KR100737179B1 - 플라즈마 디스플레이 패널 - Google Patents

플라즈마 디스플레이 패널 Download PDF

Info

Publication number
KR100737179B1
KR100737179B1 KR1020050085461A KR20050085461A KR100737179B1 KR 100737179 B1 KR100737179 B1 KR 100737179B1 KR 1020050085461 A KR1020050085461 A KR 1020050085461A KR 20050085461 A KR20050085461 A KR 20050085461A KR 100737179 B1 KR100737179 B1 KR 100737179B1
Authority
KR
South Korea
Prior art keywords
electrode
sustain
discharge
electrodes
width
Prior art date
Application number
KR1020050085461A
Other languages
English (en)
Other versions
KR20070030638A (ko
Inventor
박정후
류성남
최준영
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020050085461A priority Critical patent/KR100737179B1/ko
Priority to EP06250943A priority patent/EP1763057A3/en
Priority to US11/276,347 priority patent/US20070080638A1/en
Priority to CNA2006100095280A priority patent/CN1933086A/zh
Priority to JP2006063990A priority patent/JP2007080810A/ja
Publication of KR20070030638A publication Critical patent/KR20070030638A/ko
Application granted granted Critical
Publication of KR100737179B1 publication Critical patent/KR100737179B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H01J11/24—Sustain electrodes or scan electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10—AC-PDPs with at least one main electrode being out of contact with the plasma
    • H01J11/12—AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided on both sides of the discharge space
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H01J11/26—Address electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/34—Vessels, containers or parts thereof, e.g. substrates
    • H01J11/36—Spacers, barriers, ribs, partitions or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20—Constructional details
    • H01J2211/22—Electrodes
    • H01J2211/24—Sustain electrodes or scan electrodes
    • H01J2211/245—Shape, e.g. cross section or pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20—Constructional details
    • H01J2211/34—Vessels, containers or parts thereof, e.g. substrates
    • H01J2211/36—Spacers, barriers, ribs, partitions or the like
    • H01J2211/361—Spacers, barriers, ribs, partitions or the like characterized by the shape
    • H01J2211/365—Pattern of the spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20—Constructional details
    • H01J2211/54—Means for exhausting the gas

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

본 발명은 플라즈마 디스플레이 패널에 관한 것으로, 보다 자세하게는 패널상에 형성되는 전극의 구조를 개선하여 방전 특성을 안정시키고, 휘도를 향상시켜 구동 효율을 높일 수 있는 플라즈마 디스플레이 패널에 관한 것이다.
이러한 본 발명에 따른 플라즈마 디스플레이 패널은 제 1 폭을 갖는 스캔 전극과, 상기 스캔 전극과 나란하게 형성되며 제 2 폭을 갖는 서스테인 전극과, 상기 스캔 전극 및 상기 서스테인 전극에 대응하는 방전 셀을 구획하는 격벽을 포함하고, 상기 방전셀에 대응하는 위치에서 상기 스캔 전극의 제 1 폭은 상기 서스테인 전극의 제 2 폭보다 1.05배 이상 1.5배 이하의 범위로 더 넓은 것을 특징으로 한다.

Description

플라즈마 디스플레이 패널{Plasma Display Panel}
도 1은 종래 플라즈마 디스플레이 패널 상에 형성된 전극들의 배열구조를 설명하기 위한 도.
도 2는 종래 플라즈마 디스플레이 패널의 전극 구조에서 어드레스 방전의 특성을 나타낸 도.
도 3은 본 발명의 플라즈마 디스플레이 패널의 구조를 나타낸 도.
도 4는 본 발명의 플라즈마 디스플레이 패널의 화상 계조를 구현하는 방법을 나타낸 도.
도 5는 본 발명의 플라즈마 디스플레이 패널의 구동 방법에 따른 구동파형을 나타낸 도.
도 6은 본 발명의 플라즈마 디스플레이 패널의 전극 구조의 제 1 실시예를 나타낸 도.
도 7은 본 발명의 전극 폭 조절에 따른 지터 특성의 개선을 나타낸 도.
도 8은 도 6의 실시예에서의 격벽 구조를 나타낸 도.
도 9는 본 발명의 플라즈마 디스플레이 패널의 전극 구조의 제 2 실시예를 나타낸 도.
도 10은 본 발명의 플라즈마 디스플레이 패널의 전극 구조의 제 3 실시예를 나타낸 도.
도 11은 본 발명의 플라즈마 디스플레이 패널의 전극 구조에서 어드레스 방전의 특성을 나타낸 도.
도 12는 본 발명의 플라즈마 디스플레이 패널의 전극 구조의 방전 전압 특성을 비교하여 나타낸 도.
도 13은 본 발명의 플라즈마 디스플레이 패널의 전극 구조의 서스테인 기간에 방전 전류 파형을 비교하여 나타낸 도.
도 14 내지 도 19는 본 발명의 플라즈마 디스플레이 패널의 전극 구조의 제 4 내지 제 9 실시예를 나타낸 도.
<도면의 주요 부분에 대한 부호의 설명>
300 : 전면 패널 310 : 후면 패널
301 : 전면 기판 311 : 후면 기판
304 : 상부 유전체층 315 : 하부 유전체층
302a : 스캔 투명 전극 302b : 스캔 버스 전극
303a : 서스테인 투명 전극 303b : 서스테인 버스 전극
313 : 데이터 전극 312 : 격벽
314 : 형광체 305 : 보호층
본 발명은 플라즈마 디스플레이 패널에 관한 것으로, 더욱 자세하게는 패널상에 형성되는 전극의 구조를 개선시킨 플라즈마 디스플레이 패널에 관한 것이다.
일반적으로 플라즈마 디스플레이 패널은 전면 패널과 후면 패널 사이에 형성된 격벽이 하나의 방전 셀을 구획하는 것으로, 이러한 방전 셀들이 복수개가 모여 하나의 픽셀(Pixel)을 형성한다. 예컨대 적색(Red, R) 셀, 녹색(Green, G) 셀, 청색(Blue, B) 셀이 모여 하나의 픽셀 즉, 화소를 표현하게 된다.
또한, 각 방전 셀 내에는 네온(Ne), 헬륨(He) 또는 이들의 혼합(Ne+He)기체 등과 같은 주 방전 기체와 소량의 크세논(Xe)을 함유하는 불활성 가스가 충진되어 있다. 고주파 전압에 의해 방전이 될 때, 불활성 가스는 진공자외선(Vacuum Ultra Violet-rays)을 방사하여 방전셀 내에 형성된 형광체를 발광시킴으로써 화상이 구현된다. 이와 같은 플라즈마 디스플레이 패널은 얇고 가벼운 구성이 가능하므로 차세대 표시장치로서 각광받고 있다.
도 1은 종래 플라즈마 디스플레이 패널 상에 형성된 전극들의 배열구조를 설명하기 위한 도이다.
도 1에 도시한 바와 같이, 종래 플라즈마 디스플레이 패널(100)에는 복수의 전극들, 예컨대 스캔 전극(Y1~Yn)과 서스테인 전극(Z1~Zn)이 서로 나란한 방향으로 형성되고, 이러한 스캔 전극(Y1~Yn)과 서스테인 전극(Z1~Zn)과 교차되게 어드레스 전극(X1~Xm)이 형성된다.
이러한 스캔 전극(Y1~Yn) 및 서스테인 전극(Z1~Zn)과 어드레스 전극(X1~Xm)이 교차하는 지점 즉, A 영역에서는 단위 방전이 일어나는 방전셀이 형성되는 것이 다. 이에 따라, 방전셀은 플라즈마 디스플레이 패널 상에서 매트릭스 형태로 형성되게 된다. 이러한 복수의 전극들에 소정의 구동 전압을 공급하기 위한 구동부들이 부착되어 플라즈마 디스플레이 장치가 구성된다. 또한, 플라즈마 디스플레이 패널은 구동부로부터 구동 전압을 인가받아 방전을 발생시켜 영상을 표시하게 된다.
이러한 방전 셀내에 배열되있는 스캔 전극(Y), 서스테인 전극(Z) 및 어드레스 전극(X)은 일정한 두께와 일정한 폭으로 형성된다.
이러한 종래 플라즈마 디스플레이 패널에 형성되는 전극 구조에서는 패널의 구동 시 방전이 늦게 시작되어서 방전 시간이 늘어나는 즉, 지터 특성이 악화되는 문제점이 있다. 즉, 방전이 지연되어 다음 방전에도 악 영향을 미쳐 오방전이 발생하게 되는 것이다. 이러한 플라즈마 디스플레이 패널의 지터 특성을 살펴보면 다음과 같다.
도 2는 종래 플라즈마 디스플레이 패널의 전극 구조에서 어드레스 방전의 특성을 나타낸 도이다.
도 2에 도시된 바와 같이, 종래 플라즈마 디스플레이 패널의 방전의 한 예로 도 1에 나타난 스캔 전극(Y)과 데이터 전극(X)이 화상이 표시될 방전 셀 즉, 표시 방전이 일어날 방전 셀을 선택하기 위해서 어드레스 기간에서 어드레스 방전을 수행한다. 도 2는 이러한 어드레스 방전을 일으키기 위해 각 방전 셀에 인가되는 펄스에 따라 나타나는 광 파형을 나타내었다.
도 2에서는 일 예로, 연속되어 일어나는 500번의 어드레스 방전의 광 파형이 지속된 시간이 나타나있다. 즉, 종래 플라즈마 디스플레이 패널의 구동 시 처음의 어드레스 방전을 위한 펄스가 방전 셀에 인가되기 시작하는 시점부터 순차적으로 방전 셀마다 어드레스 방전을 일으켜 마지막 어드레스 방전이 일어나는 시점까지의 시간은 대략 2.5㎲로 방전이 지연되는 것을 알 수 있다. 이러한 방전 지연 특성인 지터 특성이 나타나는 것은 여러 원인이 있을 수 있다.
예컨대, 전극 간에 생성되어 있는 벽전하의 차이 또는 오방전을 일으키는 여러 원인 일 예로, 전극간의 방전이 약하게 터지는 문제나 목적하는 전극들 간의 방전의 부정확성 등에 의해 지터 특성이 더욱 악화되는 문제점이 나타난다.
따라서 본 발명은 오방전을 방지하고 방전의 정확도를 높일 수 있는 플라즈마 디스플레이 패널을 제공하는데 그 목적이 있다.
또한, 본 발명의 다른 목적은 지터 특성이 개선된 플라즈마 디스플레이 패널을 제공하는데 있다.
또한, 본 발명의 다른 목적은 구동 효율을 높일 수 있는 플라즈마 디스플레이 패널을 제공하는 데 있다.
또한, 본 발명의 다른 목적은 휘도를 향상시킬 수 있는 플라즈마 디스플레이 패널을 제공하는 데 있다.
본 발명의 기술적 과제는 이상에서 언급한 것에 제한되지 않으며, 본 발명이 이루고자 하는 또 다른 기술적 과제들은 이하 발명의 구성에서 나타나는 효과에 의해 당업자에게 명확하게 이해될 수 있을 것이다.
상기한 목적을 달성하기 위한 본 발명의 플라즈마 디스플레이 패널은 제 1 폭을 갖는 스캔 전극과 상기 스캔 전극과 나란하게 형성되며 제 2 폭을 갖는 서스테인 전극 및 상기 스캔 전극 및 상기 서스테인 전극에 대응하는 방전 셀을 구획하는 격벽을 포함하고, 상기 방전셀에 대응하는 위치에서 상기 스캔 전극의 제 1 폭은 상기 서스테인 전극의 제 2 폭보다 1.05배 이상 1.5배 이하의 범위로 더 넓은 것을 특징으로 한다.
삭제
또한, 상기 제 1 폭은 상기 제 2 폭에 대하여 10% 이상 30% 이하 더 넓은 것을 특징으로 한다.
또한, 상기 제 1 폭 및 상기 제 2 폭은 상기 스캔 전극 및 상기 서스테인 전극의 최대 폭인 것을 특징으로 한다.
또한, 상기 스캔 전극 및 상기 서스테인 전극은 각각 투명 전극을 포함하고, 상기 제 1 폭 및 상기 제 2 폭은 상기 스캔 전극 및 상기 서스테인 전극의 투명 전극의 폭인 것을 특징으로 한다.
또한, 상기 방전 셀을 구획하는 격벽 중 상기 스캔 전극 또는 상기 서스테인 전극의 진행 방향으로의 격벽에는 배기 채널이 형성되는 것을 특징으로 한다.
또한, 상기 스캔 전극 및 상기 서스테인 전극과 교차하도록 형성되는 데이터 전극을 더 포함하고, 상기 데이터 전극은 상기 스캔 전극과 대응하는 위치에서 상기 스캔 전극과 나란한 방향으로 돌출되는 것을 특징으로 한다.
또한, 상기한 목적을 달성하기 위한 본 발명의 플라즈마 디스플레이 패널은 제 1 폭을 갖는 제 1 버스 전극을 포함하는 스캔 전극과 상기 스캔 전극과 나란하게 형성되며 제 2 폭을 갖는 제 2 버스 전극을 포함하는 서스테인 전극 및 상기 스캔 전극 및 상기 서스테인 전극에 대응하는 방전셀을 구획하는 격벽을 포함하고, 상기 방전셀에 대응하는 위치에서 상기 제 1 버스 전극의 제 1 폭은 상기 제 2 버스 전극의 제 2 폭보다 1.05배 이상 1.5배 이하의 범위로 더 넓은 것을 특징으로 한다.
삭제
또한, 상기 제 1 폭은 상기 제 2 폭에 대하여 10% 이상 30% 이하 더 넓은 것을 특징으로 한다.
또한, 상기 스캔 전극 및 상기 서스테인 전극은 각각 투명 전극을 포함하고, 상기 스캔 전극의 투명 전극 및 상기 서스테인 전극의 투명 전극의 폭은 동일한 것을 특징으로 한다.
또한, 상기 스캔 전극 및 상기 서스테인 전극은 각각 투명 전극을 포함하고, 상기 스캔 전극의 투명 전극의 폭은 상기 서스테인 전극의 투명 전극의 폭보다 넓은 것을 특징으로 한다.
또한, 상기 방전 셀을 구획하는 격벽 중 상기 스캔 전극 또는 상기 서스테인 전극의 진행 방향으로의 격벽에는 배기 채널이 형성되는 것을 특징으로 한다.
또한, 상기 스캔 전극 및 상기 서스테인 전극과 교차하도록 형성되는 데이터 전극을 더 포함하고, 상기 데이터 전극은 상기 스캔 전극과 대응하는 위치에서 상기 스캔 전극과 나란한 방향으로 돌출되는 것을 특징으로 한다.
이하에서는 첨부된 도면을 참조하여 본 발명의 플라즈마 디스플레이 패널의 실시예들을 구체적으로 설명하기로 한다.
도 3은 본 발명의 플라즈마 디스플레이 패널의 구조를 나타낸 도이다.
도 3에 도시된 바와 같이, 본 발명의 플라즈마 디스플레이 패널은 일예로 화상이 디스플레이되는 표시 면인 전면 기판(301)에 스캔 전극(302,Y)과 서스테인 전극(303,Z)이 쌍을 이뤄 형성된 복수의 유지 전극 쌍이 배열된 전면 패널(300) 및 배면을 이루는 후면 기판(311) 상에 전술한 복수의 유지 전극 쌍과 교차 되도록 복수의 데이터 전극(313,X)이 배열된 후면 패널(310)이 일정거리를 사이에 두고 평행하게 결합 된다.
전면 패널(300)은 일예로 하나의 방전 셀에서 상호 방전시키고 셀의 발광을 유지하기 위한 스캔 전극(302,Y) 및 서스테인 전극(303,Z), 즉 투명한 ITO 물질로 형성된 투명 전극(a)과 금속재질로 제작된 버스 전극(b)으로 구비된 스캔 전극(302,Y) 및 서스테인 전극(303,Z)이 쌍을 이뤄 포함된다. 스캔 전극(302,Y) 및 서스테인 전극(303,Z)은 방전 전류를 제한하며 전극 쌍 간을 절연시켜주는 하나 이상의 상부 유전체 층(304)에 의해 덮여지고, 상부 유전체 층(304) 상면에는 방전 조건을 용이하게 하기 위하여 산화마그네슘(MgO)을 증착한 보호층(305)이 형성된다.
후면 패널(310)은 일예로 복수 개의 방전 공간 즉, 방전 셀을 형성시키기 위한 스트라이프 타입(또는 웰 타입)의 격벽(312)이 평행을 유지하여 배열된다. 또한, 어드레스 방전을 수행하여 진공자외선을 발생시키는 다수의 데이터 전극(313, X)이 격벽(312)에 대해 평행하게 배치된다. 후면 패널(310)의 상측면에는 어드레스 방전시 화상표시를 위한 가시광선을 방출하는 R, G, B 형광체(314)가 도포된다. 데이터 전극(313, X)과 형광체(314) 사이에는 데이터 전극(313, X)을 보호하기 위한 하부 유전체층(315)이 형성된다.
여기서, 종래와 차별적으로 본 발명의 플라즈마 디스플레이 패널의 전극 구조의 폭의 비율을 한정하였는데, 이에 대한 더욱 자세한 구성은 도 6이하에서 후술하기로 한다.
여기 도 3에서는 본 발명의 플라즈마 디스플레이 패널 구조의 일례만을 도시하고 설명한 것으로써, 본 발명이 여기 도 3의 구조에 한정되는 것은 아님을 밝혀둔다. 예를 들면, 여기 도 3에서는 전면 패널(300)에 스캔 전극(302, Y)과 서스테인 전극(303, Z)이 형성되고, 후면 패널(310)에 데이터 전극(313, X)이 형성되는 것만을 도시하고 있지만, 이와는 다르게 전면 패널(300)에 스캔 전극(302, Y), 서스테인 전극(303, Z) 및 데이터 전극(313, X)이 모두 형성될 수도 있는 것이다.
또한, 전술한 스캔 전극(302, Y)과 서스테인 전극(303, Z)은 각각 투명 전극(a)과 버스 전극(b)으로 이루어지는 것만을 도시하고 있지만, 이와는 다르게 스캔 전극(302, Y)과 서스테인 전극(303, Z) 중 하나 이상은 버스 전극(b)만으로 이루어지는 것도 가능한 것이다.
이렇게 형성된 전면 패널(300)과 후면 패널(310)이 실링공정을 통해 합착되어 플라즈마 디스플레이 패널이 형성되고 전술한 전극들, 일예로 스캔 전극(302,Y) 및 서스테인 전극(303,Z)과 데이터 전극(313, X)등을 구동하기 위한 구동부등이 부착되어 플라즈마 디스플레이 장치를 이룬다.
이러한 본 발명의 플라즈마 디스플레이 패널에서 화상의 계조가 표현되는 방법을 살펴보면 다음 도 4와 같다.
도 4는 본 발명의 플라즈마 디스플레이 패널의 화상 계조를 구현하는 방법을 나타낸 도이다.
도 4에 도시된 바와 같이, 종래 플라즈마 디스플레이 장치의 화상 계조(Gray Level) 표현 방법은 한 프레임을 발광횟수가 소정의 값으로 각각 설정된 여러 서브필드로 나누고, 각 서브필드는 다시 모든 셀들을 초기화시키기 위한 리셋 기간(RPD), 방전될 셀을 선택하기 위한 어드레스 기간(APD) 및 방전횟수에 따라 계조를 구현하는 서스테인 기간(SPD)으로 나뉘어진다. 예를 들어, 256 계조로 화상을 표시하고자 하는 경우에 1/60 초에 해당하는 프레임기간(16.67ms)은 도 3과 같이 8개의 서브필드들(SF1 내지 SF8)로 나누어지고, 8개의 서브 필드들(SF1 내지 SF8) 각각은 리셋 기간, 어드레스 기간 및 서스테인 기간으로 다시 나누어지게 된다.
각 서브필드의 리셋 기간 및 어드레스 기간은 각 서브필드마다 동일하다. 방전될 셀을 선택하기 위한 어드레스방전은 어드레스 전극과 스캔 전극인 투명전극 사이의 전압차에 의해 일어난다. 서스테인 기간은 각 서브필드에서 2n(단, n = 0, 1, 2, 3, 4, 5, 6, 7)의 비율로 증가된다. 이와 같이 각 서브필드에서 서스테인 기간이 달라지게 되므로 각 서브필드의 서스테인 기간 즉, 서스테인 방전 횟수를 조절하여 화상의 계조를 표현하게 된다.
여기 도 4에서는 하나의 프레임이 8개의 서브필드로 이루어진 경우만으로 도시하고 설명하였지만, 이와는 다르게 하나의 프레임을 이루는 서브필드의 개수는 다양하게 변경될 수 있다. 예를 들면, 제 1 서브필드부터 제 12 서브필드까지의 12 개의 서브필드로 하나의 프레임을 구성할 수도 있고, 10개의 서브필드로 하나의 프레임을 구성할 수도 있는 것이다.
또한, 여기 도 4에서는 하나의 프레임에서 계조 가중치의 크기가 증가하는 순서에 따라 서브필드들이 배열되었지만, 이와는 다르게 하나의 프레임에서 서브필드들이 계조 가중치가 감소하는 순서에 따라 배열될 수도 있고, 또는 계조 가중치에 관계없이 서브필드들이 배열될 수도 있다.
이러한 방법으로 영상의 계조를 구현하게 되는 본 발명의 플라즈마 디스플레이 패널의 구동 방법에 따른 구동 파형을 살펴보면 다음 도 5와 같다.
도 5는 본 발명의 플라즈마 디스플레이 패널의 구동 방법에 따른 구동파형을 나타낸 도이다.
도 5에 도시된 바와 같이, 플라즈마 디스플레이 장치는 모든 셀들을 초기화시키기 위한 리셋 기간, 방전할 셀을 선택하기 위한 어드레스 기간, 선택된 셀의 방전을 유지시키기 위한 서스테인 기간으로 나뉘어 구동된다. 또한, 필요에 따라 방전된 셀 내의 벽전하를 소거하기 위한 소거 기간이 추가되어 구동될 수 있다.
리셋 기간에 있어서, 셋업 기간에는 모든 스캔 전극들에 상승 램프파형(Ramp-up)이 동시에 인가된다. 이 상승 램프파형에 의해 전화면의 방전셀들 내에는 약한 암방전(Dark Discharge)이 일어난다. 이 셋업 방전에 의해 데이터 전극과 서스테인 전극 상에는 정극성 벽전하가 쌓이게 되며, 스캔 전극 상에는 부극성의 벽전하가 쌓이게 된다.
셋다운 기간에는 상승 램프파형이 공급된 후, 상승 램프파형의 피크전압보다 낮은 정극성 전압에서 떨어지기 시작하여 그라운드(GND)레벨 전압 이하의 특정 전압레벨까지 떨어지는 하강 램프파형(Ramp-down)이 셀들 내에 미약한 소거방전을 일으킴으로써 스캔 전극에 과도하게 형성된 벽 전하를 충분히 소거시키게 된다. 이 셋다운 방전에 의해 어드레스 방전이 안정되게 일어날 수 있을 정도의 벽전하가 셀들 내에 균일하게 잔류된다.
어드레스 기간에는 부극성 스캔 펄스가 스캔 전극들에 순차적으로 인가됨과 동시에 스캔 펄스에 동기되어 데이터 전극에 정극성의 데이터 펄스가 인가된다. 이 스캔 펄스와 데이터 펄스의 전압 차와 리셋 기간에 생성된 벽 전압이 더해지면서 데이터 펄스가 인가되는 방전셀 내에는 어드레스 방전이 발생된다. 어드레스 방전에 의해 선택된 셀들 내에는 서스테인 전압(Vs)이 인가될 때 방전이 일어날 수 있게 하는 정도의 벽전하가 형성된다. 서스테인 전극에는 셋다운 기간부터 어드레스 기간 동안 또는 어드레스 기간 동안에 스캔 전극과의 전압차를 줄여 스캔 전극과의 오방전이 일어나지 않도록 정극성 전압(Vz)이 공급된다.
서스테인 기간에는 스캔 전극과 서스테인 전극들에 교번적으로 서스테인 펄스(Sus)가 인가된다. 어드레스 방전에 의해 선택된 셀은 셀 내의 벽 전압과 서스테인 펄스가 더해지면서 매 서스테인 펄스가 인가될 때 마다 스캔 전극과 서스테인 전극 사이에 서스테인 방전 즉, 표시방전이 일어나게 된다.
서스테인 방전이 완료된 후, 방전된 셀 내의 벽전하를 소거하기 위한 소거 기간이 추가되어 구동된다면 소거 기간에서는 펄스폭 또는 전압레벨이 작은 소거 램프파형(Ramp-ers)의 전압이 서스테인 전극에 공급되어 전화면의 셀들 내에 잔류 하는 벽 전하를 소거시키게 된다.
이와 같이 여러 방전 예컨대, 각 셀을 초기화시키기 위한 리셋 기간의 방전과 방전할 셀을 선택하기 위한 어드레스 방전 및 선택된 셀의 방전을 유지시키기 위한 서스테인 기간 및 방전된 셀 내의 벽전하를 소거하기 위한 소거 기간의 방전 등 여러 방전을 일으키는데, 이러한 방전의 중요한 요소로 작용하는 본 발명의 플라즈마 디스플레이 패널의 전극 구조를 도 6이하에서 자세히 살펴보고자 한다.
도 6은 본 발명의 플라즈마 디스플레이 패널의 전극 구조의 제 1 실시예를 나타낸 도이다.
도 6에 도시된 바와 같이, 본 발명의 플라즈마 디스플레이 패널 상에 하나의 방전 셀에서 상호 방전시키고 셀의 발광을 유지하기 위한 스캔 전극(302,Y) 및 서스테인 전극(303,Z)이 형성된다. 즉, 스캔 전극(302,Y) 및 서스테인 전극(303,Z)은 일예로 투명한 물질로 형성된 투명 전극(a)과 금속재질로 제작된 버스 전극(b)으로 구비된 스캔 전극(302,Y) 및 서스테인 전극(303,Z)이 쌍을 이뤄 포함될 수 있다.
또한, 이에 덧붙여 스캔 전극(302,Y) 또는 서스테인 전극(303,Z)과 교차되도록 데이터 전극(313,X)이 형성될 수도 있다. 스캔 전극(302,Y) 또는 서스테인 전극(303,Z)과 데이터 전극(313,X)이 교차되는 지점에 대응되는 위치에는 방전셀이 형성되는데, 이러한 방전 셀은 격벽(312)으로 구획된다.
도 6에서는 이러한 방전 셀 하나에 대응하는 전극 구조를 자세히 도시하였는데 방전셀에 대응되는 위치에서 스캔 전극의 투명 전극(302,a)의 데이터 전극(313,X)의 진행 방향으로의 제 1 폭(W1)은 상기 서스테인 전극의 투명 전극(303,a) 의 상기 데이터 전극(313,X)의 진행 방향으로의 제 2 폭(W2)보다 넓은 것을 특징으로 한다.
즉, 일예로 제 1 폭(W1)은 제 2 폭(W2)에 대하여 5% 이상 50% 이하 만큼 더 넓게 형성할 수 있다. 여기서, 보다 구체적으로는 스캔 전극의 투명 전극(302,a)의 데이터 전극(313,X)의 진행 방향으로의 폭(W1)은 상기 서스테인 전극의 투명 전극(303,a)의 상기 데이터 전극(313,X)의 진행 방향으로의 폭(W2)에 대하여 10% 이상 30% 이하로 더 넓게 형성할 수 있다.
또한, 전술한 제 1 폭(W1) 및 제 2 폭(W2)은 스캔 전극의 투명 전극(302,a) 및 서스테인 전극의 투명 전극(303,a)의 최대 폭 즉, 전극의 폭이 일정하지 않은 경우 최대 돌출부위까지의 폭으로 정의할 수 있다.
이와 같이, 스캔 전극의 투명 전극(302,a)과 서스테인 전극의 투명 전극(303,a)을 소정의 비대칭 비율로 형성시키는 이유는 방전 특성을 향상시키기 위해서이다. 예컨대, 스캔 전극(302)과 데이터 전극(313)이 행하는 어드레스 방전에서의 방전 지연 특성인 지터 특성이 개선될 수 있다. 이는 서스테인 전극(303)보다 스캔 전극(302)의 폭을 넓게 형성함으로써 스캔 전극과의 방전을 보다 용이하게 터트리기 위함이다.
즉, 일예로 모든 방전 셀을 초기화 시키는 리셋 기간에 일어나는 방전에서 스캔 전극(302)에 보다 많은 벽전하를 쌓아주게 되어 다음기간의 어드레스 방전이 보다 용이하게 일어날 수 있는 것이다. 이로써, 지터 특성이 개선되는 효과가 나타난다. 이와 같이, 전극 폭을 조절함에 따라 나타나는 지터 특성의 개선 정도를 살 펴보면 다음 도 7과 같다.
도 7은 본 발명의 전극 폭 조절에 따른 지터 특성의 개선을 나타낸 도이다.
도 7에 도시된 바와 같이, 본 발명의 플라즈마 디스플레이 패널에서는 스캔 전극의 폭과 서스테인 전극의 폭의 비율을 지터 특성에 따라 한정하고 있다. 즉, 스캔 전극의 폭이 서스테인 전극의 폭에 비하여 넓어지는 비율에 따라 지터특성이 개선되는 정도를 보여주고 있다
여기서, 전술한 스캔 전극이 증가되는 비율이 5% 미만인 경우에서는 지터 특성의 개선 정도가 미미하였고, 스캔 전극이 서스테인 전극보다 증가되는 비율이 50% 초과되는 경우는 지터 특성의 개선 정도는 뚜렷하였지만 두 전극 간의 비대칭이 심화되어 서스테인 방전 시 방전이 균일하게 일어나지 않게 되어 구동 특성이 악화된다.
이와 같은 결과에 따라 보다 바람직하게는 스캔 전극의 투명 전극(302,a)의 데이터 전극(313,X)의 진행 방향으로의 폭(W1)이 상기 서스테인 전극의 투명 전극(303,a)의 상기 데이터 전극(313,X)의 진행 방향으로의 폭(W2)에 대하여 10% 이상 30% 이하 더 넓어지도록 형성할 수 있다.
또한 이에 덧붙여, 전술한 스캔 전극의 투명 전극(302,a)과 서스테인 전극의 투명 전극(303,a)간의 이격 거리(W3)는 60㎛이상으로 형성시킬 수 있다. 이는 스캔 전극(302)과 서스테인 전극(303)이 행하는 화상을 표시하기 위한 서스테인 방전이 안정하게 일어날 수 있도록 하기 위해 전극 간의 소정의 이격 거리(W3)를 유지하는 것이다. 즉, 일예로 스캔 전극(302)과 서스테인 전극(303)의 거리가 방전 개시 전 압과 방전에 의해 발생하는 광의 휘도에 중요한 영향을 미치는데, 전술한 휘도와 방전 개시 전압도 최적으로 유지될 수 있도록 전극 간의 거리를 조절하는 것이다.
또한, 방전 조건에 중요한 요소인 방전 셀의 크기 또한 조절할 수 있다. 방전 셀의 데이터 전극(313)의 진행 방향으로의 폭 즉, 도 6에서 가로 상의 격벽(312b)을 제외한 방전 셀의 내부 폭(W4) 또한 조절하여 600㎛이상으로 형성시킬 수 있다. 이렇게 방전 셀의 크기를 조절하여 전술한 스캔 전극(302)과 서스테인 전극(303)의 최적의 구조를 이끌어 낼 수 있다. 또한, 방전 공간이 줄어들면서 휘도 대비 소비 전력이 감소하여 플라즈마 디스플레이 패널의 구동 효율이 향상되는 효과가 있다.
또한, 이에 덧붙여 방전 셀을 구획하는 격벽을 추가로 조절할 수 있는데 이를 살펴보면 다음 도 8과 같다.
도 8은 도 6의 실시 예에서의 격벽 구조를 나타낸 도이다.
도 8의 (a)에 도시된 바와 같이, 본 발명에 따른 플라즈마 디스플레이 패널의 방전 셀의 일예로 R(710), G(720), B(730) 서브 방전 셀이 모여 하나의 화소를 이루는 방전 셀(700)을 형성할 수 있다. 이러한 방전 셀들은 격벽(312)에 의해 구획되는데 스캔 전극 또는 서스테인 전극의 진행 방향으로의 격벽 즉, 도 8의 (a)의 측면도인 도 8의 (b)에 나타난 가로상의 격벽(312b)에는 소정형상의 홈(H)으로 이루어진 배기 채널을 형성시킬 수 있다.
이러한 배기 채널(H)은 보통 플라즈마 디스플레이 패널의 배기 특성의 향상을 위해 형성시키는데 본 발명에서는 특징적으로, 소정의 커패시턴스(Capacitance) 로 등가되는 플라즈마 디스플레이 패널의 커패시턴스 값에서 격벽에 소정형상의 홈(H)으로 인해 격벽의 커패시턴스 값이 줄어들어 구동 전압을 낮출 수 있는 효과가 있다. 즉, 구동 전압이 낮아져 전술한 플라즈마 디스플레이 패널의 구동 효율이 보다 효과적으로 향상되는 것이다.
이와 같은 본 발명의 플라즈마 디스플레이 패널의 전극 구조는 전술한 투명 전극을 조절하는 것에 한정되지 않고 버스 전극을 조절하는 것도 가능한데 이를 자세히 살펴보면 다음 도 9와 같다.
도 9는 본 발명의 플라즈마 디스플레이 패널의 전극 구조의 제 2 실시예를 나타낸 도이다.
도 9에 도시된 바와 같이, 본 발명의 플라즈마 디스플레이 패널 상에 하나의 방전 셀에서 상호 방전시키고 셀의 발광을 유지하기 위한 스캔 전극(302,Y) 및 서스테인 전극(303,Z)이 형성된다. 즉, 스캔 전극(302,Y) 및 서스테인 전극(303,Z)은 일예로 투명한 물질로 형성된 투명 전극(a)과 금속재질로 제작된 버스 전극(b)으로 구비된 스캔 전극(302,Y) 및 서스테인 전극(303,Z)이 쌍을 이뤄 포함될 수 있다.
여기서, 도 9에서는 투명 전극(a)까지 도시하였지만 본 발명의 플라즈마 디스플레이 패널의 제 2 실시예에서는 투명 전극(a)없이 버스 전극(b)만으로도 실시 가능하다.
또한, 스캔 전극(302,Y) 또는 서스테인 전극(303,Z)과 교차되도록 데이터 전극(313,X)이 형성된다. 이렇게 스캔 전극(302,Y) 또는 서스테인 전극(303,Z)과 데이터 전극(313,X)이 교차되는 지점에 대응되는 위치에는 방전셀이 형성되는데, 이 러한 방전 셀은 격벽(312)으로 구획된다.
도 9에서는 이러한 방전 셀 하나에 대응하는 전극 구조를 자세히 도시하였는데 방전셀에 대응되는 위치에서 스캔 전극의 제 1 버스 전극(302,b)의 데이터 전극(313,X)의 진행 방향으로의 제 1 폭(W5)은 상기 서스테인 전극의 제 2 버스 전극(303,b)의 상기 데이터 전극(313,X)의 진행 방향으로의 제 2 폭(W6)보다 넓은 것을 특징으로 한다.
즉, 일예로 제 1 폭(W5)은 제 2 폭(W6)에 대하여 5% 이상 50% 이하 만큼 더 넓게 형성할 수 있다. 여기서, 보다 구체적으로는 스캔 전극의 제 1 버스 전극(302,b)의 데이터 전극(313,X)의 진행 방향으로의 제 1 폭(W5)은 상기 서스테인 전극의 제 2 버스 전극(303,b)의 상기 데이터 전극(313,X)의 진행 방향으로의 제 2 폭(W6)에 대하여 10% 이상 30% 이하로 더 넓게 형성할 수 있다.
이와 같이, 스캔 전극의 버스 전극(302,b)과 서스테인 전극의 버스 전극(303,b)을 소정의 비대칭 비율로 형성시키는 이유는 전술한 바와 같이 방전 지연을 방지하여 지터 특성을 개선시키기 위해서이다.
즉, 도 7에서 전술한 바와 같이 스캔 전극이 증가되는 비율이 5% 미만인 경우에서는 지터 특성의 개선 정도가 미미하였고, 스캔 전극이 서스테인 전극보다 증가되는 비율이 50% 초과되는 경우는 지터 특성의 개선 정도는 뚜렷하였지만 두 전극 간의 비대칭이 심화되어 서스테인 방전 시 방전이 균일하게 일어나지 않게 되어 구동 특성이 악화된다.
또한, 여기서 스캔 전극의 버스 전극(302,b)의 데이터 전극(313,X)의 진행 방향으로의 폭(W5)과 서스테인 전극의 버스 전극(303,b)의 데이터 전극(313,X)의 진행 방향으로의 폭(W6)은 최소 50㎛으로 이상으로 형성하여 플라즈마 디스플레이 패널의 구동마진을 확보할 수 있다.
또한 이에 덧붙여, 전술한 스캔 전극의 버스 전극(302,b)과 서스테인 전극의 버스 전극(303,b)간의 이격 거리(W7)는 200㎛이상으로 형성시켜 스캔 전극(302)과 서스테인 전극(303)이 행하는 화상을 표시하기 위한 서스테인 방전이 안정하게 일어날 수 있도록 할 수 있고, 방전 효율을 상승시킬 수 있다.
즉, 전극간의 거리를 조절하여 방전 개시 전압과 방전에 의해 발생하는 광의 휘도간의 균형을 맞추어 최적으로 구동할 수 있게 하는 것이다.
또한, 방전 조건에 중요한 요소인 방전 셀의 크기 또한 조절할 수 있다. 방전 셀의 데이터 전극(313)의 진행 방향으로의 폭 즉, 도 8에서 가로 상의 격벽(312b)을 제외한 방전 셀의 내부 폭(W4)은 600㎛ 이상으로 형성시킬 수 있다. 이렇게 방전 셀의 크기를 조절하여 전술한 스캔 전극(302)과 서스테인 전극(303)의 최적의 구조를 이끌어 낼 수 있다. 또한, 방전 공간이 줄어들면서 휘도 대비 소비 전력이 감소하여 플라즈마 디스플레이 패널의 구동 효율이 향상되는 효과가 있다.
또한, 이에 덧붙여 방전 셀을 구획하는 격벽을 추가로 조절할 수 있는데 이는 전술한 도 8과 같으므로 생략한다.
또한, 이에 덧붙여 본 발명의 플라즈마 디스플레이 패널은 전술한 도 6과 도 9의 실시예에 한정되지 않고 다양하게 실시 가능한데, 이를 더 살펴보면 다음 도 10과 같다.
도 10은 본 발명의 플라즈마 디스플레이 패널의 전극 구조의 제 3 실시예를 나타낸 도이다.
도 10 에 도시된 바와 같이, 전술한 도 6의 본 발명의 제 1 실시예와 도 9의 제 2 실시예를 같이 조절할 수도 있다. 즉, 도 6의 스캔 전극의 투명 전극(302,a)의 데이터 전극(313)의 진행 방향으로의 폭(W1)을 서스테인 전극의 투명 전극(303,a)의 데이터 전극의 진행 방향으로의 폭(W2)보다 넓게 형성하는 제 1 실시예와 도 9의 상기 스캔 전극의 버스 전극(302,b)의 상기 데이터 전극(313)의 진행 방향으로의 폭(W5)을 상기 서스테인 전극의 버스 전극(303,b)의 데이터 전극(313)의 진행 방향으로의 폭(W6)보다 넓게 형성하는 제 2 실시예를 동시에 실시하는 것도 가능한 것이다. 이에 대한 자세한 구성은 전술하였으므로 생략 한다.
이와 같이 본 발명의 플라즈마 디스플레이 패널은 전극의 폭을 조절하여 지터 특성을 개선시키는데, 이러한 본 발명의 효과를 이하 도면을 참조하여 보다 명확히 할 수 있다.
도 11은 본 발명의 플라즈마 디스플레이 패널의 전극 구조에서 어드레스 방전의 특성을 나타낸 도이다.
도 11에 도시된 바와 같이, 본 발명의 플라즈마 디스플레이 패널의 방전의 일예인 어드레스 방전의 시간에 따른 광 파형을 도시하였다. 도 11에서는 일예로, 연속되어 일어나는 500번의 어드레스 방전의 광 파형이 지속된 시간이 표시되어있다.
즉, 본 발명의 플라즈마 디스플레이 패널의 구동 시 처음의 어드레스 방전을 위한 펄스가 방전 셀에 인가되기 시작하는 시점부터 순차적으로 방전 셀마다 어드레스 방전을 일으켜 마지막 어드레스 방전이 일어나는 시점까지의 시간은 대략 1.3㎲로 나타나 있다. 이는 도 2의 종래의 어드레스 방전 시간인 2.5㎲보다 대략 48% 단축한 것으로 본 발명의 플라즈마 디스플레이 패널의 전극 구조가 지터 특성 개선의 탁월한 효과를 나타내는 것을 확인할 수 있다.
나아가, 어드레스 방전을 정확하고 안정되게 일어날 수 있게 함으로써 표시 방전인 스캔 전극(302,Y)과 서스테인 전극(303,Z)이 일으키는 서스테인 방전도 보다 정확하게 일으킬 수 있는 효과가 있다.
그에 따라, 본 발명의 플라즈마 디스플레이 장치는 보다 정확한 방전을 통한 품질 높은 화상을 표시할 수 있게 되는 것이다.
여기서, 본 발명의 플라즈마 디스플레이 패널의 전극 구조가 지터 특성이 개선시키는 것 이외에도 패널의 구동 시 전압 특성과 전류 특성도 중요한 요소이다. 즉, 일예로 본 발명의 플라즈마 디스플레이 패널은 서스테인 방전을 일으키기 위한 스캔 전극(302,Y)과 서스테인 전극(303,Z)을 비대칭으로 형성시킨다.
여기서, 전극간의 비대칭의 비율을 고려하지 않고 형성하게 되면 불균형을 초래하여 서스테인 방전이 불안정하게 될 수 있다. 그렇게 되면, 전술한 전압 특성과 전류 특성이 악화되어 구동 마진이 떨어지게 되는 것이다. 이런 구동 마진의 저감을 방지하기 위해서 본 발명의 플라즈마 디스플레이 패널의 전극 구조의 비대칭 비율을 한정한 것인데, 이에 따른 본 발명의 플라즈마 디스플레이 패널의 전압 특성과 전류 특성을 살펴보면 다음 도 12 및 도 13과 같다.
도 12는 본 발명의 플라즈마 디스플레이 패널의 전극 구조의 방전 전압 특성을 비교하여 나타낸 도이다.
도 12에 도시된 바와 같이, 종래 플라즈마 디스플레이 패널의 전극 구조와 본 발명의 플라즈마 디스플레이 패널의 전극 구조에 따른 방전 전압 특성을 그래프로 나타내었다. 종래의 전극 구조(Conventional electrode)에서의 방전 전압 특성은 동그란 점으로 도시하였고, 본 발명의 전극 구조(Suggested electrode)에서의 방전 전압 특성은 세모형상의 점으로 도시하였다.
도 12의 그래프에서의 방전 전압 특성은 방전 개시 전압(V_firing_max, V_firing_min) 특성과 서스테인 방전시의 서스테인 전압 레벨 (V_sustain_max, V_sustain_min) 특성으로 나타낼 수 있는데, 그래프에 나타난 선과 같이, 종래 플라즈마 디스플레이 패널의 전극 구조의 방전 전압 특성과 본 발명의 플라즈마 디스플레이 패널의 전극 구조에 따른 방전 전압 특성은 거의 유사함을 알 수 있다. 이처럼 본 발명의 플라즈마 디스플레이 패널의 전극 구조에서는 스캔 전극과 서스테인 전극의 비대칭 구조로 전술한 지터 특성을 개선시키면서도 방전 전압 특성을 그대로 안정화시킬 수 있는 전극간 비대칭의 비율을 제시한 것이다.
또한, 본 발명의 플라즈마 디스플레이 패널의 전극 구조에서의 전류 특성을 살펴보도록 한다.
도 13은 본 발명의 플라즈마 디스플레이 패널의 전극 구조의 서스테인 기간에 방전 전류 파형을 비교하여 나타낸 도이다.
도 13에 도시된 바와 같이, 종래 플라즈마 디스플레이 패널의 전극 구조와 본 발명의 플라즈마 디스플레이 패널의 전극 구조에서 서스테인 기간에 인가되는 서스테인 전압(Applied voltage)에 따른 방전 전류(Discharge current)의 파형을 그래프로 나타내었다.
도 13a에서는 종래의 전극 구조(Conventional electrode)에서의 방전 전류 특성을 나타내었고, 도 13b에서는 본 발명의 전극 구조(Suggested electrode)에서의 방전 전류 특성을 나타내었다.
대략 200V 레벨의 서스테인 전압(Applied voltage)이 스캔 전극과 서스테인 전극에 교번 되게 인가되면 서스테인 방전이 일어나는데, 이때의 도 13b의 본 발명의 전극 구조에서 나타나는 방전 전류(Discharge current)의 파형과 도 13a의 종래의 전극 구조에서 나타나는 방전 전류(Discharge current)의 파형은 거의 유사하게 나타남을 알 수 있다. 이처럼 본 발명의 플라즈마 디스플레이 패널의 전극 구조에서는 스캔 전극과 서스테인 전극의 비대칭 구조로 전술한 지터 특성을 개선시키면서도 방전 전류 특성을 안정화시킬 수 있는 전극간 비대칭의 비율을 제시한 것이다.
이와 같이, 본 발명의 플라즈마 디스플레이 패널은 지터 특성을 개선시키면서도 방전을 안정화시킬 수 있는 구조를 제시하였다. 또한, 전극간의 거리, 격벽의 구조, 방전 공간의 크기 등 방전에 영향을 미치는 요소들을 조절함으로써 휘도를 최대화하고, 구동 효율을 향상시킬 수 있는 효과가 있다.
한편, 전술한 본 발명의 구성에서 덧붙여 플라즈마 디스플레이 패널은 데이터 전극의 크기 또한 조절할 수 있는데, 이를 살펴보면 다음 도 14와 같다.
도 14는 본 발명의 플라즈마 디스플레이 패널의 전극 구조의 제 4 실시예를 나타낸 도이다.
도 14에 도시된 바와 같이, 본 발명의 플라즈마 디스플레이 패널 상에 하나의 방전 셀에서 상호 방전시키고 셀의 발광을 유지하기 위한 스캔 전극(302,Y) 및 서스테인 전극(303,Z)이 형성된다. 즉, 스캔 전극(302,Y) 및 서스테인 전극(303,Z)은 일예로 투명한 물질로 형성된 투명 전극(a)과 금속재질로 제작된 버스 전극(b)으로 구비된 스캔 전극(302,Y) 및 서스테인 전극(303,Z)이 쌍을 이뤄 포함될 수 있다.
또한, 스캔 전극(302,Y) 또는 서스테인 전극(303,Z)과 교차되도록 데이터 전극(313,X)이 형성될 수 있다. 이렇게 스캔 전극(302,Y) 또는 서스테인 전극(303,Z)과 데이터 전극(313,X)이 교차되는 지점에 대응되는 위치에는 방전셀이 형성되는데, 이러한 방전 셀은 격벽(312)으로 구획된다.
도 14에서는 이러한 방전 셀 하나에 대응하는 전극 구조를 자세히 도시하였는데 방전셀에 대응되는 위치에서 스캔 전극의 투명 전극(302,a)의 데이터 전극(313,X)의 진행 방향으로의 제 1 폭(W1)은 상기 서스테인 전극의 투명 전극(303,a)의 상기 데이터 전극(313,X)의 진행 방향으로의 제 2 폭(W2)보다 넓게 조절한다. 또한 이에 덧붙여 데이터 전극(313)은 스캔 전극(302)에 대응하는 지점에서 스캔 전극과 나란한 방향으로 돌출되도록 즉, 데이터 전극의 면적이 스캔 전극에 대응하는 지점에서 다른 지점보다 더 넓어지도록 형성할 수 있다.
이와 같이, 비대칭의 스캔 전극(302)과 서스테인 전극(303) 구조에서 스캔 전극(302)에 대응하는 지점의 데이터 전극(313)의 면적을 더 넓게 형성하면 스캔 전극(302)과 데이터 전극(313) 간에 일어나는 어드레스 방전의 유효 공간 즉, 벽전하가 형성될 수 있는 공간을 확보하여 어드레스 방전을 보다 효과적으로 일으킬 수 있다. 이에 따라, 전술한 지터 특성이 보다 효과적으로 개선될 수 있다.
또한, 이와 같은 본 발명의 플라즈마 디스플레이 패널의 전극 구조는 전술한 투명 전극을 조절하는 것에 한정되지 않고 버스 전극을 조절한 제 2 실시예에 데이터 전극을 추가하여 조절하는 것도 가능한데 이를 자세히 살펴보면 다음 도 15와 같다.
도 15는 본 발명의 플라즈마 디스플레이 패널의 전극 구조의 제 5 실시예를 나타낸 도이다.
도 15에 도시된 바와 같이, 본 발명의 플라즈마 디스플레이 패널 상에 하나의 방전 셀에서 상호 방전시키고 셀의 발광을 유지하기 위한 스캔 전극(302,Y) 및 서스테인 전극(303,Z)이 형성된다. 즉, 스캔 전극(302,Y) 및 서스테인 전극(303,Z)은 일예로 투명한 물질로 형성된 투명 전극(a)과 금속재질로 제작된 버스 전극(b)으로 구비된 스캔 전극(302,Y) 및 서스테인 전극(303,Z)이 쌍을 이뤄 포함될 수 있다.
또한, 스캔 전극(302,Y) 또는 서스테인 전극(303,Z)과 교차되도록 데이터 전극(313,X)이 형성된다. 이렇게 스캔 전극(302,Y) 또는 서스테인 전극(303,Z)과 데이터 전극(313,X)이 교차되는 지점에 대응되는 위치에는 방전셀이 형성되는데, 이러한 방전 셀은 격벽(312)으로 구획된다.
도 15에서는 이러한 방전 셀 하나에 대응하는 전극 구조를 자세히 도시하였는데 방전셀에 대응되는 위치에서 스캔 전극의 제 1 버스 전극(302,b)의 데이터 전극(313,X)의 진행 방향으로의 제 1 폭(W5)은 상기 서스테인 전극의 제 2 버스 전극(303,b)의 상기 데이터 전극(313,X)의 진행 방향으로의 제 2 폭(W6)보다 넓게 형성한다. 또한 이에 덧붙여 데이터 전극(313)은 스캔 전극(302)에 대응하는 지점에서 스캔 전극과 나란한 방향으로 돌출되도록 즉, 데이터 전극의 면적이 스캔 전극에 대응하는 지점에서 다른 지점보다 더 넓어지도록 형성할 수 있다.
또한, 전술한 제 4 실시예와 제 5 실시예를 동시에 실시하는 것도 가능한데 이를 살펴보면 다음 도 16과 같다.
도 16은 본 발명의 플라즈마 디스플레이 패널의 전극 구조의 제 6 실시예를 나타낸 도이다.
도 16에 도시된 바와 같이, 도 14에서의 스캔 전극의 투명 전극(302,a)의 데이터 전극(313)의 진행 방향으로의 폭(W1)을 서스테인 전극의 투명 전극(303,a)의 데이터 전극의 진행 방향으로의 폭(W2)보다 넓게 형성하고, 데이터 전극(313)을 스캔 전극(302)과 대응하는 위치에서 돌출되도록 형성하는 제 4 실시예와 도 15의 상기 스캔 전극의 버스 전극(302,b)의 상기 데이터 전극(313)의 진행 방향으로의 폭(W5)을 상기 서스테인 전극의 버스 전극(303,b)의 데이터 전극(313)의 진행 방향으로의 폭(W6)보다 넓게 형성하고, 데이터 전극(313)을 상기 도 14의 제 4 실시예와 동일하게 형성하는 제 5 실시예를 동시에 실시할 수 있다.
이밖에도, 본 발명의 플라즈마 디스플레이 패널의 전극 구조는 상술한 목적 들을 해결하고 보다 향상된 효과를 제공하기 위해 다양한 실시예로 형성가능한데, 이에 대한 또 다른 실시예를 살펴보면 다음 도 17과 같다.
도 17 내지 19는 본 발명의 플라즈마 디스플레이 패널의 전극 구조의 제 7 실시예 내지 제 9 실시예를 나타낸 도이다.
도 17에서와 같이 전술한 실시 예들 중 스캔 전극의 투명 전극(302,a)의 데이터 전극(313)의 진행 방향으로의 폭을 서스테인 전극의 투명 전극(303,a)보다 더 넓게 형성하는 것에 덧붙여, 이들 각각의 투명 전극(a)들의 데이터 전극(313)의 진행 방향으로의 폭을 차등적으로 형성시킬 수 있다.
즉, 스캔 전극(302) 및/또는 서스테인 전극(303)의 각각 투명 전극(a)을 서로 마주보는 지점에서 더 넓어지도록 즉, 도 17 에 도시된 바와 같이 마주 보는 지점에서 가로 방향으로의 폭이 더 넓도록 티자형('T')으로 형성시킬 수 있다.
또한, 도 18에서와 같이 전술한 실시 예들 중 스캔 전극의 버스 전극(302,b)의 데이터 전극(313)의 진행 방향으로의 폭을 서스테인 전극의 버스 전극(303,b)보다 더 넓게 형성하는 것에 덧붙여, 이들 각각의 투명 전극(a)들의 데이터 전극(313)의 진행 방향으로의 폭을 차등적으로 형성시킬 수 있다.
즉, 상술한 바와 같이 스캔 전극(302) 및/또는 서스테인 전극(303)의 각각 투명 전극(a)을 서로 마주보는 지점에서 더 넓어지도록 즉, 도 18 에 도시된 바와 같이 마주 보는 지점에서 가로 방향으로의 폭이 더 넓도록 티자형('T')으로 형성시킬 수 있다.
또한, 도 19에서와 같이 도 17의 구조와 도 18의 구조를 동시에 실시하는 것 도 가능하다. 이는 상술하였으므로 생략하기로 한다.
이렇게 스캔 전극(302)과 서스테인 전극(303)의 폭을 조절하여 즉, 일예로 투명 전극(a)의 폭을 차등적으로 하여 서로 마주보는 지점의 전극부위에 방전을 위한 벽전하들이 밀집되게 하여 방전을 보다 쉽게 터트릴 수 있는 효과가 있다. 이로써, 전술한 지터 특성이 향상된 것에 덧붙여 스캔 전극과 서스테인 전극이 일으키는 면 방전 즉, 표시 방전의 특성 또한 향상시키므로 패널의 구동 특성을 보다 향상시키는 효과가 있다.
또한, 도면에는 도시하지 않았지만 투명 전극(a)의 구조를 돌출형으로 즉, 차등적인 폭을 갖도록 하는 실시예에 덧붙여 전술한 데이터 전극(313)의 폭을 스캔 전극(302)에 대응하는 지점에서 돌출되도록 형성하는 것도 동시에 실시 가능함은 상당하다.
이와 같이, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.
그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 전술한 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
이상에서 상세히 설명한 바와 같이, 본 발명의 플라즈마 디스플레이 패널은 방전을 보다 효과적으로 일으켜 방전의 정확도를 높일 수 있는 효과가 있다.
또한, 본 발명의 플라즈마 디스플레이 패널은 지터 특성을 개선시키는 효과가 있다.
또한, 본 발명의 플라즈마 디스플레이 패널은 패널의 구동 효율을 높일 수 있는 효과가 있다.
또한, 본 발명의 플라즈마 디스플레이 패널은 휘도를 향상시킬 수 있는 효과가 있다.

Claims (14)

  1. 제 1 폭을 갖는 스캔 전극;
    상기 스캔 전극과 나란하게 형성되며 제 2 폭을 갖는 서스테인 전극;
    상기 스캔 전극 및 상기 서스테인 전극에 대응하는 방전 셀을 구획하는 격벽을 포함하고,
    상기 방전셀에 대응하는 위치에서 상기 스캔 전극의 제 1 폭은 상기 서스테인 전극의 제 2 폭보다 1.05배 이상 1.5배 이하의 범위로 더 넓은 것을 특징으로 하는 플라즈마 디스플레이 패널.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 제 1 폭은 상기 제 2 폭에 대하여 10% 이상 30% 이하 더 넓은 것을 특징으로 하는 플라즈마 디스플레이 패널.
  4. 제 1 항에 있어서,
    상기 제 1 폭 및 상기 제 2 폭은 상기 스캔 전극 및 상기 서스테인 전극의 최대 폭인 것을 특징으로 하는 플라즈마 디스플레이 패널.
  5. 제 1 항에 있어서,
    상기 스캔 전극 및 상기 서스테인 전극은 각각 투명 전극을 포함하고,
    상기 제 1 폭 및 상기 제 2 폭은 상기 스캔 전극 및 상기 서스테인 전극의 투명 전극의 폭인 것을 특징으로 하는 플라즈마 디스플레이 패널.
  6. 제 1 항에 있어서,
    상기 방전 셀을 구획하는 격벽 중 상기 스캔 전극 또는 상기 서스테인 전극의 진행 방향으로의 격벽에는 배기 채널이 형성되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  7. 제 1 항에 있어서,
    상기 스캔 전극 및 상기 서스테인 전극과 교차하도록 형성되는 데이터 전극을 더 포함하고,
    상기 데이터 전극은 상기 스캔 전극과 대응하는 위치에서 상기 스캔 전극과 나란한 방향으로 돌출되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  8. 제 1 폭을 갖는 제 1 버스 전극을 포함하는 스캔 전극;
    상기 스캔 전극과 나란하게 형성되며 제 2 폭을 갖는 제 2 버스 전극을 포함하는 서스테인 전극;
    상기 스캔 전극 및 상기 서스테인 전극에 대응하는 방전셀을 구획하는 격벽을 포함하고,
    상기 방전셀에 대응하는 위치에서 상기 제 1 버스 전극의 제 1 폭은 상기 제 2 버스 전극의 제 2 폭보다 1.05배 이상 1.5배 이하의 범위로 더 넓은 것을 특징으로 하는 플라즈마 디스플레이 패널.
  9. 삭제
  10. 제 8 항에 있어서,
    상기 제 1 폭은 상기 제 2 폭에 대하여 10% 이상 30% 이하 더 넓은 것을 특징으로 하는 플라즈마 디스플레이 패널.
  11. 제 8 항에 있어서,
    상기 스캔 전극 및 상기 서스테인 전극은 각각 투명 전극을 포함하고,
    상기 스캔 전극의 투명 전극 및 상기 서스테인 전극의 투명 전극의 폭은 동일한 것을 특징으로 하는 플라즈마 디스플레이 패널.
  12. 제 8 항에 있어서,
    상기 스캔 전극 및 상기 서스테인 전극은 각각 투명 전극을 포함하고, 상기 스캔 전극의 투명 전극의 폭은 상기 서스테인 전극의 투명 전극의 폭보다 넓은 것을 특징으로 하는 플라즈마 디스플레이 패널.
  13. 제 8 항에 있어서,
    상기 방전 셀을 구획하는 격벽 중 상기 스캔 전극 또는 상기 서스테인 전극의 진행 방향으로의 격벽에는 배기 채널이 형성되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  14. 제 8 항에 있어서,
    상기 스캔 전극 및 상기 서스테인 전극과 교차하도록 형성되는 데이터 전극을 더 포함하고,
    상기 데이터 전극은 상기 스캔 전극과 대응하는 위치에서 상기 스캔 전극과 나란한 방향으로 돌출되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
KR1020050085461A 2005-09-13 2005-09-13 플라즈마 디스플레이 패널 KR100737179B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020050085461A KR100737179B1 (ko) 2005-09-13 2005-09-13 플라즈마 디스플레이 패널
EP06250943A EP1763057A3 (en) 2005-09-13 2006-02-22 Plasma display panel
US11/276,347 US20070080638A1 (en) 2005-09-13 2006-02-24 Plasma display panel
CNA2006100095280A CN1933086A (zh) 2005-09-13 2006-02-24 等离子显示面板
JP2006063990A JP2007080810A (ja) 2005-09-13 2006-03-09 プラズマディスプレイパネル

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050085461A KR100737179B1 (ko) 2005-09-13 2005-09-13 플라즈마 디스플레이 패널

Publications (2)

Publication Number Publication Date
KR20070030638A KR20070030638A (ko) 2007-03-16
KR100737179B1 true KR100737179B1 (ko) 2007-07-10

Family

ID=36662915

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050085461A KR100737179B1 (ko) 2005-09-13 2005-09-13 플라즈마 디스플레이 패널

Country Status (5)

Country Link
US (1) US20070080638A1 (ko)
EP (1) EP1763057A3 (ko)
JP (1) JP2007080810A (ko)
KR (1) KR100737179B1 (ko)
CN (1) CN1933086A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010015858A (ja) * 2008-07-04 2010-01-21 Panasonic Corp プラズマディスプレイパネルおよびその製造方法
US8004191B2 (en) * 2008-11-10 2011-08-23 Samsung Sdi Co., Ltd. Plasma display panel

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000074098A (ko) * 1999-05-18 2000-12-05 구자홍 플라즈마 표시 패널의 방전 유지전극

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11213894A (ja) * 1998-01-23 1999-08-06 Fujitsu Ltd プラズマディスプレイパネル
JP3705914B2 (ja) * 1998-01-27 2005-10-12 三菱電機株式会社 面放電型プラズマディスプレイパネル及びその製造方法
KR100300407B1 (ko) * 1998-10-14 2001-09-06 김순택 플라즈마표시장치
EP1156506A1 (en) * 1999-01-22 2001-11-21 Matsushita Electric Industrial Co., Ltd. Gas discharge panel, gas discharge device, and method of manufacture thereof
JP2000285814A (ja) * 1999-03-31 2000-10-13 Matsushita Electric Ind Co Ltd Ａｃ型プラズマディスプレイパネル
JP3706012B2 (ja) * 1999-11-24 2005-10-12 三菱電機株式会社 面放電ａｃ型プラズマディスプレイパネル用基板、面放電ａｃ型プラズマディスプレイパネル及び面放電ａｃ型プラズマディスプレイ装置
JP2002056781A (ja) * 2000-05-31 2002-02-22 Mitsubishi Electric Corp プラズマディスプレイパネル及びプラズマディスプレイ装置
US7133005B2 (en) * 2000-07-05 2006-11-07 Lg Electronics Inc. Plasma display panel and method and apparatus for driving the same
CN100409394C (zh) * 2000-08-29 2008-08-06 松下电器产业株式会社 气体放电屏
JP2002075213A (ja) * 2000-09-01 2002-03-15 Fujitsu Hitachi Plasma Display Ltd プラズマ表示装置
US6628077B2 (en) * 2000-10-27 2003-09-30 Sony Corporation Alternating current driven type plasma display
US7057343B2 (en) * 2002-07-04 2006-06-06 Matsushita Electric Industrial Co., Ltd. Plasma display panel
US7329990B2 (en) * 2002-12-27 2008-02-12 Lg Electronics Inc. Plasma display panel having different sized electrodes and/or gaps between electrodes
CN100337296C (zh) * 2003-01-02 2007-09-12 三星Sdi株式会社 等离子体显示面板
KR20040070563A (ko) * 2003-02-04 2004-08-11 삼성에스디아이 주식회사 플라즈마 디스플레이 패널
KR100477994B1 (ko) * 2003-03-18 2005-03-23 삼성에스디아이 주식회사 플라즈마 디스플레이 패널 및 그 구동 방법
JP2004342447A (ja) * 2003-05-15 2004-12-02 Pioneer Electronic Corp プラズマディスプレイパネル
US7183720B2 (en) * 2003-07-22 2007-02-27 Pioneer Corporation Plasma display panel, plasma display apparatus and method of driving the same
EP1505625A3 (en) * 2003-08-06 2007-08-08 LG Electronics Inc. Plasma display panel, and method and apparatus of driving the same
WO2005029530A1 (ja) * 2003-09-24 2005-03-31 Matsushita Electric Industrial Co., Ltd. プラズマディスプレイパネル
KR100637148B1 (ko) * 2004-02-18 2006-10-20 삼성에스디아이 주식회사 플라즈마 디스플레이 패널
KR100589393B1 (ko) * 2004-04-29 2006-06-14 삼성에스디아이 주식회사 플라즈마 디스플레이 패널
JP2005353419A (ja) * 2004-06-10 2005-12-22 Pioneer Electronic Corp 表示パネル
US7482754B2 (en) * 2004-08-13 2009-01-27 Samsung Sdi Co., Ltd. Plasma display panel
KR100625496B1 (ko) * 2004-12-14 2006-09-20 엘지전자 주식회사 플라즈마 디스플레이 패널
KR100599630B1 (ko) * 2005-01-20 2006-07-12 삼성에스디아이 주식회사 플라즈마 디스플레이 패널
KR100709254B1 (ko) * 2005-07-29 2007-04-19 삼성에스디아이 주식회사 플라즈마 디스플레이 패널

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000074098A (ko) * 1999-05-18 2000-12-05 구자홍 플라즈마 표시 패널의 방전 유지전극

Also Published As

Publication number Publication date
KR20070030638A (ko) 2007-03-16
EP1763057A3 (en) 2009-06-10
CN1933086A (zh) 2007-03-21
EP1763057A2 (en) 2007-03-14
US20070080638A1 (en) 2007-04-12
JP2007080810A (ja) 2007-03-29

Similar Documents

Publication Publication Date Title
KR100667550B1 (ko) 플라즈마 디스플레이 패널의 구동방법
US20060001610A1 (en) Plasma display panel (PDP)
KR100737179B1 (ko) 플라즈마 디스플레이 패널
US20070035477A1 (en) Method of driving plasma display panel and plasma display device driven using the method
KR100683792B1 (ko) 플라즈마 디스플레이 패널의 구동 방법
JP2007249207A (ja) プラズマディスプレイ装置の駆動方法
JP4441368B2 (ja) プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ装置
KR20060086775A (ko) 플라즈마 디스플레이 패널의 구동방법
KR100683795B1 (ko) 플라즈마 디스플레이 패널의 구동 방법
KR100686464B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100634695B1 (ko) 플라즈마 디스플레이 패널의 구동 장치 및 방법
KR100686465B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100811528B1 (ko) 플라즈마 디스플레이 장치
KR100647679B1 (ko) 플라즈마 디스플레이 패널 구동방법
JP2006194951A (ja) プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ装置
KR20090117418A (ko) 플라즈마 디스플레이 패널의 구동방법
KR20090069693A (ko) 플라즈마 디스플레이 패널의 구동방법 및 플라즈마디스플레이 장치
KR20070042252A (ko) 플라즈마 디스플레이 패널
JP2006091742A (ja) プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ装置
KR20080062325A (ko) 플라즈마 디스플레이 패널
KR20060065381A (ko) 플라즈마 디스플레이 패널의 구동방법
KR20050111997A (ko) 플라즈마 디스플레이 장치
KR20060064410A (ko) 플라즈마 디스플레이 패널의 구동방법
KR20060110417A (ko) 플라즈마 디스플레이 패널
KR20080056605A (ko) 플라즈마 디스플레이 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120619

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130624

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee