KR100736516B1 - Circuit formation substrate manufacturing method and circuit formation substrate material - Google Patents

Circuit formation substrate manufacturing method and circuit formation substrate material Download PDF

Info

Publication number
KR100736516B1
KR100736516B1 KR1020057017305A KR20057017305A KR100736516B1 KR 100736516 B1 KR100736516 B1 KR 100736516B1 KR 1020057017305 A KR1020057017305 A KR 1020057017305A KR 20057017305 A KR20057017305 A KR 20057017305A KR 100736516 B1 KR100736516 B1 KR 100736516B1
Authority
KR
South Korea
Prior art keywords
sheet
prepreg sheet
film
circuit formation
manufacturing
Prior art date
Application number
KR1020057017305A
Other languages
Korean (ko)
Other versions
KR20050109580A (en
Inventor
도시히로 니시이
요시히로 가와키타
구니오 기시모토
Original Assignee
마쯔시다덴기산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마쯔시다덴기산교 가부시키가이샤 filed Critical 마쯔시다덴기산교 가부시키가이샤
Publication of KR20050109580A publication Critical patent/KR20050109580A/en
Application granted granted Critical
Publication of KR100736516B1 publication Critical patent/KR100736516B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/14—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers
    • B32B37/16—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers with all layers existing as coherent layers before laminating
    • B32B37/22—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers with all layers existing as coherent layers before laminating involving the assembly of both discrete and continuous layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/14—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers
    • B32B37/16—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers with all layers existing as coherent layers before laminating
    • B32B37/22—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers with all layers existing as coherent layers before laminating involving the assembly of both discrete and continuous layers
    • B32B37/223—One or more of the layers being plastic
    • B32B37/226—Laminating sheets, panels or inserts between two continuous plastic layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B38/18—Handling of layers or the laminate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2309/00—Parameters for the laminating or treatment process; Apparatus details
    • B32B2309/08—Dimensions, e.g. volume
    • B32B2309/10—Dimensions, e.g. volume linear, e.g. length, distance, width
    • B32B2309/105—Thickness
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/08—PCBs, i.e. printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0191—Using tape or non-metallic foil in a process, e.g. during filling of a hole with conductive paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/068—Features of the lamination press or of the lamination process, e.g. using special separator sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1545—Continuous processing, i.e. involving rolls moving a band-like or solid carrier along a continuous production path
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/53796—Puller or pusher means, contained force multiplying operator
    • Y10T29/53848—Puller or pusher means, contained force multiplying operator having screw operator
    • Y10T29/53857—Central screw, work-engagers around screw
    • Y10T29/53861—Work-engager arms along or parallel to screw
    • Y10T29/53865—Work-engager arms along or parallel to screw with arm connecting engaging means

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Lining Or Joining Of Plastics Or The Like (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

회로 형성 기판의 제조 방법에서는, 제1 시트의 제1 방향과 일치하는 제2 방향으로 제1 시트가 제2 방향으로 이송된다. 제1 시트의 제1 방향과 직각인 제3 방향으로 제1 시트를 이송하면서, 제1 시트의 양면에 필름을 부착한다. 이 방법에 의하면, 회로 형성 기판의 층간을 도전 페이스트 등의 접속 부재에 의해 확실하게 전기적 접속할 수 있다.In the manufacturing method of a circuit formation board | substrate, a 1st sheet | seat is conveyed in a 2nd direction in the 2nd direction corresponding to the 1st direction of a 1st sheet | seat. The film is attached to both surfaces of the first sheet while transferring the first sheet in a third direction perpendicular to the first direction of the first sheet. According to this method, the interlayer of a circuit formation board can be reliably electrically connected by connection members, such as an electrically conductive paste.

Description

회로 형성 기판의 제조 방법 및 회로 형성 기판의 재료{CIRCUIT FORMATION SUBSTRATE MANUFACTURING METHOD AND CIRCUIT FORMATION SUBSTRATE MATERIAL}CIRCUIT FORMATION SUBSTRATE MANUFACTURING METHOD AND CIRCUIT FORMATION SUBSTRATE MATERIAL

본 발명은, 각종 전자기기에 이용되는 회로 형성 기판의 제조 방법에 관한 것이다. TECHNICAL FIELD This invention relates to the manufacturing method of the circuit formation board used for various electronic devices.

최근의 전자기기의 소형화·고밀도화에 따라, 전자 부품을 탑재하는 회로 형성 기판은 종래의 단면 기판으로부터 양면, 다층 기판의 채용이 진행되어, 보다 많은 회로 및 부품을 기판 상에 집적 가능한 고밀도 기판이 개발되고 있다. With the recent miniaturization and high density of electronic devices, circuit-forming boards on which electronic components are mounted have been adopted from conventional single-sided boards on both sides and multilayer boards, and high-density boards capable of integrating more circuits and components on boards have been developed. It is becoming.

일본국 특개평 6-268345호 공보에 개시되어 있는 종래의 회로 형성 기판을 이하에 설명한다. The conventional circuit forming substrate disclosed in Japanese Patent Laid-Open No. 6-268345 is described below.

도 6에 기판의 재료인 프리프레그(prepreg) 시트(13)의 제법을 도시한다. 보강재로서 이용하는 유리 섬유 직물(glass cloth)(11) 등의 섬유 시트는 열 경화성 수지를 용제로 희석한 함침 재료인 바니시(varnish)(12)에 도입되어, 유리 섬유 직물(11)에 바니시(12)가 원하는 양만큼 함침된다. 함침된 바니시(12)의 양을 조정하기 위해서 함침 후에 롤 등으로 바니시(12)를 짜내고, 그 후, 가열에 의해서 바니시(12)를 반 경화 상태(B스테이지)로 한다. B스테이지 상태인 바니시를 포함하는 유리 섬유 직물은 소정 치수로 절단되어, 회로 형성 기판 제조용 재료로서 프 리프레그 시트(13)가 얻어진다. The manufacturing method of the prepreg sheet 13 which is a material of a board | substrate is shown in FIG. A fiber sheet such as a glass cloth 11 used as a reinforcing material is introduced into a varnish 12, which is an impregnating material in which a thermosetting resin is diluted with a solvent, and the varnish 12 is applied to the glass fiber fabric 11. ) Is impregnated as desired. In order to adjust the quantity of the varnish 12 impregnated, the varnish 12 is squeezed out by a roll etc. after impregnation, and the varnish 12 is made into the semihardening state (B stage) by heating after that. The glass fiber fabric containing the varnish in the B-stage state is cut into predetermined dimensions to obtain a prepreg sheet 13 as a material for producing a circuit-forming substrate.

도 6에서, 프리프레그 시트(13)는 직사각형으로 절단되고, 그 긴 변 방향(202)이 유리 섬유 직물(11)이 흐르는 방향(201)인 머쉰 디렉션(Machine Direction)(MD) 방향이다. In FIG. 6, the prepreg sheet 13 is cut into rectangles, and its long side direction 202 is a Machine Direction (MD) direction, which is the direction 201 in which the glass fiber fabric 11 flows.

이상과 같이 제조한 프리프레그 시트(13)의 양면에 도 7 및 도 8에 도시하는 방법으로 필름이 부착된다. The film is affixed on both surfaces of the prepreg sheet 13 manufactured as mentioned above by the method shown in FIG.

도 7은 필름의 부착 방법을 도시하는 사시도이다. 도 8은 도 7에 도시하는 방법을 도시하는, 방향(204)으로부터 프리프레그 시트(13)나 필름(14)을 본 도면이다. 프리프레그 시트(13)는 상하 1쌍의 필름(14)의 사이에 긴 변 방향(202)과 같은 방향(201)(MD 방향)으로 도입되고, 열 롤(15)에 의해서 필름(14)이 프리프레그 시트(13)에 압착되어 프리프레그 시트(13)가 가열 가압된다. 프리프레그 시트(13)에 함침되어 있는 수지는 반 경화 상태이므로, 가열에 의해 용융하여 필름(14)과 프리프레그 시트(13)는 가접착된다. 그 후, 필름(14)은 원하는 치수로 선(203)에서 절단되어, 라미네이트된 프리프레그 시트(16)가 얻어진다. 7 is a perspective view illustrating a method of attaching a film. FIG. 8: is the figure which looked at the prepreg sheet 13 and the film 14 from the direction 204 which shows the method shown in FIG. The prepreg sheet 13 is introduced between the upper and lower pairs of films 14 in the same direction as the long side direction 202 (201) (MD direction), and the film 14 is moved by the heat roll 15. The prepreg sheet 13 is pressed to the prepreg sheet 13 and heated and pressed. Since the resin impregnated in the prepreg sheet 13 is a semi-hardened state, it melts by heating, and the film 14 and the prepreg sheet 13 are temporarily bonded. Thereafter, the film 14 is cut at the line 203 to a desired dimension to obtain a laminated prepreg sheet 16.

이하에 회로 형성 기판의 제조 방법을 설명한다. 도 9A∼도 9G는 회로 형성 기판의 제조 방법을 도시하는 단면도이다. 도 9A는, 프리프레그 시트(13) 및 그 양면에 부착된 필름(14)으로 이루어지는 라미네이트된 프리프레그 시트(16)를 도시한다. 도 9B에 도시하는 것과 같이, 레이저 가공 등의 방법에 의해 프리프레그 시트(16)에 비아 홀(17)을 형성하고, 도 9C에 도시하는 것과 같이 도전 페이스트(18)를 비아 홀(17)에 인쇄 등의 방법에 의해 충전한다. 도전 페이스트(18)는 동 등의 금속 입자를 에폭시 수지 등의 열 경화성 수지에 혼련한 것이다. 다음으로 도 9D에 도시하는 것과 같이 필름(14)을 박리한다. 필름(14)은 프리프레그 시트(13)의 표면의 수지 성분이 약간 용융하여 접착되어 있을 뿐이므로, 용이하게 벗길 수 있다. 도 9D에 도시하는 것과 같이, 필름(14)을 박리한 후에는, 필름(14)의 두께 분만큼 페이스트(18)가 프리프레그 시트(13)로부터 돌출한다. 다음으로 도 9E에 도시하는 것과 같이, 동박(19)을 프리프레그(13)의 상하면 상에 배치하여, 진공 열 프레스 장치 등의 가열 가압 장치를 이용하여 가열 가압하고, 프리프레그 시트(13)의 수지 성분을 용융하고 성형 경화시켜, 도전 페이스트(18)를 압축한다. 이에 따라, 도 9F에 도시하는 것과 같이, 프리프레그 시트(13)의 상하면 상의 동박(19)이 페이스트(18)로 전기적으로 접속된다. 다음으로 도 9G에 도시하는 것과 같이, 동박(19)이 원하는 형상으로 에칭되어 회로(20)가 형성되어, 양면의 회로 형성 기판이 얻어진다. The manufacturing method of a circuit formation board is demonstrated below. 9A to 9G are cross-sectional views showing the method for manufacturing the circuit-forming substrate. 9A shows a laminated prepreg sheet 16 consisting of a prepreg sheet 13 and a film 14 attached to both sides thereof. As shown in FIG. 9B, the via hole 17 is formed in the prepreg sheet 16 by a method such as laser processing, and the conductive paste 18 is formed in the via hole 17 as shown in FIG. 9C. It charges by methods, such as printing. The electrically conductive paste 18 mixes metal particles, such as copper, with thermosetting resins, such as an epoxy resin. Next, the film 14 is peeled off as shown in FIG. 9D. Since the resin component on the surface of the prepreg sheet 13 melts and adheres only to the film 14, it can peel easily. As shown in FIG. 9D, after peeling the film 14, the paste 18 protrudes from the prepreg sheet 13 by the thickness of the film 14. Next, as shown to FIG. 9E, the copper foil 19 is arrange | positioned on the upper and lower surfaces of the prepreg 13, and it heat-presses using heat press devices, such as a vacuum heat press apparatus, of the prepreg sheet 13 The resin component is melted and molded and cured to compress the conductive paste 18. Thereby, the copper foil 19 on the upper and lower surfaces of the prepreg sheet 13 is electrically connected to the paste 18, as shown to FIG. 9F. Next, as shown to FIG. 9G, the copper foil 19 is etched to a desired shape, the circuit 20 is formed and a circuit formation board of both surfaces is obtained.

상기 방법에서, 도 9D에 도시하는 프리프레그(13)의 두께가 균일하지 않으면, 도 9E에서 도 9F에 걸친 열 프레스 시의 페이스트(18)의 압축율이 불균일하다. 이로 인해, 완성된 회로 형성 기판 상하면 상의 회로(20)를 접속하는 페이스트(18)의 저항값이 불균일하여, 회로 형성 기판의 품질 및 신뢰성에 악영향을 끼친다. In the above method, if the thickness of the prepreg 13 shown in Fig. 9D is not uniform, the compression ratio of the paste 18 during the hot press from Fig. 9E to Fig. 9F is nonuniform. For this reason, the resistance value of the paste 18 which connects the circuits 20 on the upper and lower surfaces of a completed circuit formation board | substrate is nonuniform, and adversely affects the quality and reliability of a circuit formation board | substrate.

즉, 도 9D에 도시하는 프리프레그 시트(13)의 두꺼운 부분에 비아 홀(17)이 형성된 경우에는 페이스트(18)의 압축율이 낮아져, 페이스트(18)의 저항값이 높아진다. That is, when the via hole 17 is formed in the thick part of the prepreg sheet 13 shown in FIG. 9D, the compression ratio of the paste 18 becomes low, and the resistance value of the paste 18 becomes high.

또한, 도 9D에 도시하는 프리프레그 시트(13)의 얇은 부분에 비아 홀(17)이 형성된 경우에는 페이스트(18)의 압축율이 높아져, 페이스트(18)의 저항값이 낮아진다. 그러나, 페이스트(18)의 금속 입자 배합량의 설정에서 상정된 표준적인 압축율과 실제의 압축율이 어긋나므로 접속의 신뢰성이 떨어지는 경우가 있다. In addition, when the via hole 17 is formed in the thin part of the prepreg sheet 13 shown in FIG. 9D, the compression ratio of the paste 18 becomes high, and the resistance value of the paste 18 becomes low. However, since the standard compression ratio and the actual compression ratio assumed in the setting of the metal particle compounding amount of the paste 18 are shifted, the reliability of the connection may be inferior.

또한, 회로 형성 기판의 도체 저항을 일정하게 하고자 하는 경우, 예를 들어 고주파 신호를 취급하는 경우에는, 페이스트(18)의 전기 저항이 회로 형성 기판 내의 위치에 따라서 불균일한 것은 바람직하지 않다. In the case where the conductor resistance of the circuit-forming substrate is to be made constant, for example, when handling a high frequency signal, it is not preferable that the electrical resistance of the paste 18 is nonuniform depending on the position in the circuit-forming substrate.

두께의 편차가 큰 프리프레그 시트(13)에 필름(14)을 부착하더라도, 프리프레그 시트(13)의 두께의 편차는 남고, 라미네이트된 프리프레그 시트(16)에서도 프리프레그 시트(13)의 두께의 편차는 남는다. Even if the film 14 is attached to the prepreg sheet 13 having a large variation in the thickness, the deviation of the thickness of the prepreg sheet 13 remains, and the thickness of the prepreg sheet 13 also in the laminated prepreg sheet 16. Deviation remains.

이러한 문제는, 보강재인 섬유 시트로서 유리 섬유 직물(11) 즉 직포를 프리프레그 시트(13)의 재료로서 이용한 경우 이외에도, 부직포를 사용하더라도 발생하지만, 직포 쪽이 바니시(12)가 스며드는 양이 적어, 프리프레그 시트(13)의 표면에 많이 부착하므로, 두께의 편차가 도전 페이스트(18)의 전기적 성질에 크게 영향을 준다. This problem occurs even when a nonwoven fabric is used in addition to the case where the glass fiber fabric 11, that is, the woven fabric, is used as the material of the prepreg sheet 13 as the fiber sheet which is a reinforcing material. Since it adheres a lot to the surface of the prepreg sheet 13, the variation in thickness greatly affects the electrical properties of the conductive paste 18.

때로 최근에는 얇은 회로 형성 기판이 요망되고 있으므로, 유리 섬유 직물(11)은 얇고, 프리프레그 시트(13)의 표면에 보다 많이 바니시(12)가 부착하므로 상기 문제는 보다 크다. Since thin circuit forming substrates are sometimes desired in recent years, the glass fiber fabric 11 is thin and the problem is greater because more varnish 12 adheres to the surface of the prepreg sheet 13.

상기 문제를 방지하기 위해서는, 도 9A에 도시하는 프리프레그 시트(13)는 균일한 두께를 가지는 것이 중요하다. In order to prevent the above problem, it is important that the prepreg sheet 13 shown in Fig. 9A has a uniform thickness.

그러나, 도 6에 도시하는 것과 같이 롤 등으로 바니시(12)를 짜낼 때나, 도 7에 도시하는 것과 같이 필름(14)을 프리프레그 시트(13)의 양면에 부착할 때에는, 제조 장치의 정밀도의 한계에 의해, 프리프레그 시트(13)의 균일한 두께를 얻는 데에는 한도가 있다. However, when squeezing the varnish 12 with a roll or the like as shown in FIG. 6 or when attaching the film 14 to both surfaces of the prepreg sheet 13 as shown in FIG. Due to the limitation, there is a limit to obtaining a uniform thickness of the prepreg sheet 13.

회로 형성 기판의 제조 방법에서는, 제1 시트의 제1 방향과 일치하는 제2 방향으로 제1 시트가 제2 방향으로 이송된다. 제1 시트의 제1 방향과 직각인 제3 방향으로 제1 시트를 이송하면서, 제1 시트의 양면에 필름을 부착한다. In the manufacturing method of a circuit formation board | substrate, a 1st sheet | seat is conveyed in a 2nd direction in the 2nd direction corresponding to the 1st direction of a 1st sheet | seat. The film is attached to both surfaces of the first sheet while transferring the first sheet in a third direction perpendicular to the first direction of the first sheet.

이 방법에 의하면, 회로 형성 기판의 층간을 도전 페이스트 등의 접속 부재에 의해 확실히 전기적 접속할 수 있다. According to this method, the interlayer of a circuit formation board can be reliably electrically connected with connection members, such as an electrically conductive paste.

도 1은 본 발명의 실시형태에 의한 프리프레그 시트의 제조 방법을 도시하는 사시도이다. BRIEF DESCRIPTION OF THE DRAWINGS It is a perspective view which shows the manufacturing method of the prepreg sheet by embodiment of this invention.

도 2A∼도 2C는 실시형태에 의한 프리프레그 시트의 사시도 및 단면도이다. 2A to 2C are perspective and cross-sectional views of the prepreg sheet according to the embodiment.

도 3은 실시형태에 의한 회로 형성 기판의 제조 방법을 도시하는 사시도이다. It is a perspective view which shows the manufacturing method of the circuit formation board which concerns on embodiment.

도 4는 실시형태에 의한 회로 형성 기판의 제조 방법을 도시하는 횡면도이다. 4 is a horizontal sectional view showing a method for manufacturing a circuit-forming substrate according to the embodiment.

도 5A∼도 5G는 실시형태에 의한 회로 형성 기판의 제조 방법을 도시하는 단면도이다. 5A to 5G are cross-sectional views showing the method for manufacturing the circuit-forming substrate according to the embodiment.

도 6은 종래의 프리프레그 시트의 제조 방법을 도시하는 사시도이다. 6 is a perspective view showing a conventional method for producing a prepreg sheet.

도 7는 종래의 회로 형성 기판의 제조 방법을 도시하는 사시도이다. 7 is a perspective view showing a conventional method for manufacturing a circuit-forming substrate.

도 8은 종래의 회로 형성 기판의 제조 방법을 도시하는 횡면도이다. 8 is a horizontal sectional view showing a conventional method for manufacturing a circuit-forming substrate.

도 9A∼도 9C는 종래의 회로 형성 기판의 제조 방법을 도시하는 단면도이다. 9A to 9C are cross-sectional views showing a conventional method for manufacturing a circuit-forming substrate.

도 10A∼도 10C는 종래의 프리프레그 시트의 사시도 및 단면도이다. 10A to 10C are perspective and cross-sectional views of a conventional prepreg sheet.

도 6∼도 8에 도시하는 방법으로 제조된 종래의 프리프레그 시트(13)의 두께의 편차의 원인을 실험에 의해 확인하였다. The cause of the variation of the thickness of the conventional prepreg sheet 13 manufactured by the method shown in FIGS. 6-8 was confirmed by experiment.

두께가 균일하지 않은 도 9A에 도시하는 종래의 프리프레그 시트(13)를 상세하게 설명한다. 도 10A는 프리프레그 시트(13)의 사시도이다. 도 10B는 도 10A에 도시하는 프리프레그 시트(13)의 선(10B-10B)에서의 단면도이다. 도 10C는 도 10A에 도시하는 프리프레그 시트(13)의 선(10C-10C)에서의 단면도이다. The conventional prepreg sheet 13 shown in FIG. 9A whose thickness is not uniform is demonstrated in detail. 10A is a perspective view of the prepreg sheet 13. FIG. 10B is a cross-sectional view taken along the line 10B-10B of the prepreg sheet 13 shown in FIG. 10A. 10C is a cross-sectional view taken along the line 10C-10C of the prepreg sheet 13 shown in FIG. 10A.

프리프레그 시트(13)의 양면 상의 필름(14)을 박리하여, 프리프레그 시트(13)의 단면을 관찰하면, 도 10B에 도시하는 것과 같이 10B-10B선에서의 단면에서는 프리프레그 시트(13)의 두께의 편차가 크고, 도 10C에 도시하는 것과 같이 10C-10C선에서의 단면에서는 두께의 편차가 작다. When the film 14 on both surfaces of the prepreg sheet 13 is peeled off and the cross section of the prepreg sheet 13 is observed, as shown in FIG. 10B, the prepreg sheet 13 is shown in the cross section at the line 10B-10B. The variation in the thickness is large, and the variation in the thickness is small in the cross section along the line 10C-10C as shown in Fig. 10C.

유리 섬유 직물(11)에 함침되는 바니시(12)의 양을 조정하기 위해서 롤 등으로 바니시(12)를 짜내는 조작을 포함하여, 도 6에 도시하는 것과 같이, 액상의 바니시(12)를 함침시켜 유리 섬유 직물(11)을 MD 방향(201)으로 이송한다. MD 방향(201)에서는 바니시(12)의 양의 편차 즉 프리프레그 시트(13)의 두께의 편차는 적지만, MD 방향(201)과 직각인 방향에는 프리프레그 시트(13)의 두께의 편차는 크 다.Impregnating the liquid varnish 12 as shown in FIG. 6, including an operation of squeezing the varnish 12 with a roll or the like to adjust the amount of the varnish 12 impregnated into the glass fiber fabric 11. The glass fiber fabric 11 is conveyed in the MD direction 201. In the MD direction 201, the variation in the thickness of the varnish 12, that is, the thickness of the prepreg sheet 13 is small, but in the direction perpendicular to the MD direction 201, the variation in the thickness of the prepreg sheet 13 is Big.

도 1은, 본 발명의 실시형태에서의 프리프레그 시트(3)의 제조 방법을 도시하는 사시도이다. 보강재로서 이용하는 유리 섬유 직물(1) 등의 섬유 시트는 열 경화성 수지를 용제로 희석한 함침 재료인 바니시(2)에 도입되어, 유리 섬유 직물(1)에 바니시(2)가 원하는 양만큼 함침된다. 함침된 바니시(2)의 양을 조정하기 위해서 함침 후에 롤 등으로 바니시(2)를 짜내고, 그 후, 가열에 의해서 바니시(2)를 반 경화 상태(B스테이지)로 한다. B스테이지의 상태인 바니시를 포함하는 유리 섬유 직물(1)은 소정 치수로 절단되어, 회로 형성 기판 제조용의 재료로서 프리프레그 시트(3)가 얻어진다. FIG. 1: is a perspective view which shows the manufacturing method of the prepreg sheet 3 in embodiment of this invention. Fiber sheets, such as glass fiber fabric 1 used as a reinforcing material, are introduced into varnish 2, which is an impregnation material in which a thermosetting resin is diluted with a solvent, and the glass fiber fabric 1 is impregnated with the varnish 2 in a desired amount. . In order to adjust the quantity of the varnish 2 impregnated, the varnish 2 is squeezed out by a roll etc. after impregnation, and the varnish 2 is made into semi-hardening state (B stage) by heating after that. The glass fiber fabric 1 containing the varnish which is in the state of B stage is cut | disconnected to predetermined dimension, and the prepreg sheet 3 is obtained as a material for circuit formation substrate manufacture.

도 1에서, 프리프레그 시트(3)는 직사각형으로 절단되고, 그 짧은 변 방향(102)이 유리 섬유 직물(1)이 흐르는 방향(201)인 Machine Direction(MD) 방향이다. In FIG. 1, the prepreg sheet 3 is cut into rectangles, and its short side direction 102 is the Machine Direction (MD) direction, which is the direction 201 in which the glass fiber fabric 1 flows.

도 1에서는, 1매의 프리프레그 시트(3)를 도시하지만, 절단 전의 유리 섬유 직물(1)의 폭과 절단 간격을 감안하여 수매의 프리프레그 시트(3)를 가로로 나란히 배치할 수 있다. 즉, 유리 섬유 직물(1)의 폭이 약 1m인 경우에는, 프리프레그 시트(3)는 긴 변 방향 400㎜, 짧은 변 방향 300㎜의 사이즈에서는 가로 방향으로 2매의 프리프레그 시트를 나열하여 유리 섬유 직물(1)로부터 잘라낼 수 있다. In FIG. 1, although the one prepreg sheet 3 is shown, the several prepreg sheets 3 can be arrange | positioned side by side in consideration of the width | variety and the cutting spacing of the glass fiber fabric 1 before cutting | disconnection. That is, when the width of the glass fiber fabric 1 is about 1 m, the prepreg sheet 3 arranges the two prepreg sheets in the horizontal direction at a size of 400 mm in the long side direction and 300 mm in the short side direction. It can be cut out from the glass fiber fabric 1.

도 2A는 이와 같이 제조한 프리프레그 시트(3)의 사시도이다. 도 2B는 도 2A에 도시하는 2B-2B선에서의 단면도이다. 도 2C는 도 2A에 도시하는 2C-2C선에서의 단면이다. 도 2B에 도시하는 프리프레그 시트(3)의 두께의 짧은 변 방향에서의 편차는, 도 2C에 도시하는 프리프레그 시트(3)의 두께의 긴 변 방향에서의 편차보다 작다. 2A is a perspective view of the prepreg sheet 3 thus produced. FIG. 2B is a sectional view taken along the line 2B-2B shown in FIG. 2A. FIG. 2C is a cross section taken along the line 2C-2C shown in FIG. 2A. The deviation in the short side direction of the thickness of the prepreg sheet 3 shown in FIG. 2B is smaller than the deviation in the long side direction of the thickness of the prepreg sheet 3 shown in FIG. 2C.

다음으로, 도 3, 도 4에 도시하는 것과 같이, 필름(4)이 열 롤(5A, 5B)에 의해 프리프레그 시트(3)에 압착되어 부착된다. 이 때에는, 프리프레그 시트(3)의 긴 변 방향(103)과 필름(4)을 부착할 때에 프리프레그 시트(3)가 흐르는 MD 방향(104)이 일치한다. Next, as shown in FIG. 3, FIG. 4, the film 4 is crimped | bonded and adhered to the prepreg sheet 3 by the heat rolls 5A and 5B. At this time, the longitudinal direction 103 of the prepreg sheet 3 coincides with the MD direction 104 in which the prepreg sheet 3 flows when the film 4 is attached.

열 롤(5A, 5B)의 직경의 편차, 가압력, 가열 온도, 열 롤(5A, 5B)의 평행도 등은 열 롤의 원통 축 방향(105)으로 불균일한 경향이 있다. 도 3에 도시하는 것과 같이 열 롤(5A, 5B)의 원통 축 방향(105)과 프리프레그 시트(3)의 짧은 변 방향(102)을 일치시켜, 필름(4)을 부착할 때의 프리프레그 시트(3)의 MD 방향(104)에 대한 폭을 짧게 함으로써, 열 롤(5A, 5B)의 편차의 영향이 적어, 고품질로 필름(4)을 부착할 수 있다. The deviation of the diameters of the heat rolls 5A, 5B, the pressing force, the heating temperature, the parallelism of the heat rolls 5A, 5B, and the like tend to be nonuniform in the cylindrical axial direction 105 of the heat roll. As shown in FIG. 3, the prepreg at the time of attaching the film 4 by making the cylindrical axial direction 105 of the heat roll 5A, 5B coincide with the short side direction 102 of the prepreg sheet 3 By shortening the width | variety with respect to MD direction 104 of the sheet | seat 3, the influence of the deviation of the heat roll 5A, 5B is small, and the film 4 can be affixed with high quality.

실시형태에서는, 이상 설명한 바와 같이, 프리프레그 시트(3)의 제조 시의 MD 방향(101)과 필름(4)의 부착의 MD 방향(104)은 프리프레그 시트(3)를 기준으로 직교하고 있다. In the embodiment, as described above, the MD direction 101 at the time of manufacture of the prepreg sheet 3 and the MD direction 104 of the attachment of the film 4 are orthogonal to the prepreg sheet 3. .

이에 의해, 프리프레그 시트(3)의 두께의 편차는 해소된다. Thereby, the dispersion | variation in the thickness of the prepreg sheet 3 is eliminated.

프리프레그 시트(3)의 제조 시 및 필름(4)의 부착 시에는 두께나 열이나 압력의 MD 방향(101, 103)의 편차는 작고, MD 방향(101, 103)과 직교하는 방향에서는 편차는 커진다. 따라서, 프리프레그 시트(3)의 제조 시와 필름(4) 부착 시의 프리프레그 시트(3)를 기준으로 한 MD 방향(101, 103)이 동일하면, 프리프레그 시트(3)의 두께의 편차는, 회로 형성 기판이 제조될 때까지 남는다. At the time of manufacture of the prepreg sheet 3 and at the time of attachment of the film 4, the deviation in the MD directions 101 and 103 of the thickness, heat or pressure is small, and in the direction orthogonal to the MD directions 101 and 103. Grows Therefore, if the MD directions 101 and 103 with respect to the prepreg sheet 3 at the time of manufacture of the prepreg sheet 3 and the film 4 attachment are the same, the thickness difference of the prepreg sheet 3 will be different. Remains until the circuit forming substrate is manufactured.

그러나, 실시형태와 같이 프리프레그 시트(3)의 제조 시와 필름(4) 부착 시의 프리프레그 시트(3)를 기준으로 한 MD 방향(101, 103)을 직교시키면, 쌍방의 공정에서의 편차가 서로 상쇄되어, 라미네이트된 프리프레그 시트(6)에서는 프리프레그 시트(3)의 두께는 균일하다. However, if the MD directions 101 and 103 with respect to the prepreg sheet 3 at the time of manufacture of the prepreg sheet 3, and the film 4 adhesion | attachment are orthogonally crossed like embodiment, the deviation in both processes will be carried out. Are offset from each other, and in the laminated prepreg sheet 6, the thickness of the prepreg sheet 3 is uniform.

즉, 프리프레그 시트(3)의 제조 시에 발생한 섬유 시트(3)에 바니시(12)가 부착한 양인 두께의 편차는, 필름(4)의 부착 공정에서 프리프레그 시트(6)를 가열 가압함으로써 평균화된다. That is, the variation in the thickness, which is the amount of the varnish 12 adhered to the fiber sheet 3 generated during the production of the prepreg sheet 3, is caused by heating and pressing the prepreg sheet 6 in the attaching process of the film 4. Is averaged.

다음으로 실시형태에서의 회로 형성 기판의 제조 방법을 도 5A∼도 5G를 이용하여 설명한다. 도 5A에 도시하는 기판 재료인 라미네이트된 프리프레그 시트(6)는, 프리프레그 시트(3) 및 프리프레그 시트(3)의 양면 상의 필름(4)으로 이루어진다. 다음으로 도 5B에 도시하는 것과 같이 레이저 가공 등의 방법에 의해 비아 홀(7)을 형성하고, 도 5C에 도시하는 것과 같이 도전 페이스트(8)를 비아 홀(7)에 인쇄 등에 의해 충전한다. 도전 페이스트(8)는 동 등의 금속 입자를 에폭시 수지 등의 열 경화성 수지에 혼련한 것이다. Next, the manufacturing method of the circuit formation board in embodiment is demonstrated using FIGS. 5A-5G. The laminated prepreg sheet 6 which is the substrate material shown in FIG. 5A consists of the prepreg sheet 3 and the film 4 on both surfaces of the prepreg sheet 3. Next, as shown in FIG. 5B, the via hole 7 is formed by laser processing or the like, and the conductive paste 8 is filled in the via hole 7 by printing or the like as shown in FIG. 5C. The electrically conductive paste 8 mixes metal particles, such as copper, with thermosetting resins, such as an epoxy resin.

다음으로 도 5D에 도시하는 것과 같이 필름(4)을 프리프레그 시트(6)로부터 박리한다. 필름(4)은 프리프레그 시트(3)의 표면 부분의 수지가 약간 용융하여 접착되어 있을 뿐이므로, 용이하게 벗길 수 있다. 도 5D에 도시하는 것과 같이 필름(4)의 두께 분만큼 도전 페이스트(8)가 돌출한다. 다음으로 도 5E에 도시하는 것과 같이, 동박(9)을 프리프레그 시트(3)의 양면 상에 배치하여, 진공 열 프레스 장 치 등의 가열 가압 장치를 이용하여 가열 가압하고, 도 5F에 도시하는 것과 같이, 프리프레그 시트(3)를 용융하고 성형 경화시켜, 도전 페이스트(8)를 압축하여 프리프레그 시트(3)의 양면 상의 2매의 동박(9)을 동일하게 페이스트(8)에 전기적으로 접속한다. 다음으로 도 5G에 도시하는 것과 같이, 동박(9)을 원하는 형상으로 에칭하여 회로(10)를 형성하여, 층간 접속을 가지는 양면의 회로 형성 기판이 얻어진다. Next, the film 4 is peeled from the prepreg sheet 6 as shown to FIG. 5D. Since the resin of the surface part of the prepreg sheet 3 melts and adheres only to the film 4, it can peel easily. As shown in FIG. 5D, the conductive paste 8 protrudes by the thickness of the film 4. Next, as shown to FIG. 5E, the copper foil 9 is arrange | positioned on both surfaces of the prepreg sheet 3, and it heat-presses using heat press devices, such as a vacuum heat press apparatus, and is shown in FIG. 5F. As such, the prepreg sheet 3 is melted and molded and cured, and the conductive paste 8 is compressed so that the two copper foils 9 on both sides of the prepreg sheet 3 are electrically connected to the paste 8 in the same manner. Connect. Next, as shown to FIG. 5G, the copper foil 9 is etched to a desired shape, and the circuit 10 is formed, and the circuit formation board of both surfaces which have an interlayer connection is obtained.

도 5A에 도시하는 라미네이트된 프리프레그(6)의 필름(4)을 벗겨 프리프레그 시트(3)의 두께를 측정하여, 라미네이트된 프리프레그 시트(6)의 필름(4)의 외관에서도 매우 균일한 두께를 얻을 수 있다는 것을 관찰할 수 있었다. 표면이 균일하므로, 도전 페이스트(8)의 전기 저항이 안정하고, 비아 홀을 형성하는 등의 가공 시에 핸들링하기 쉬워져, 프리프레그 시트(3)의 각 공정에서의 치수가 안정하다. The film 4 of the laminated prepreg 6 shown in FIG. 5A is peeled off and the thickness of the prepreg sheet 3 is measured, which is very uniform in appearance of the film 4 of the laminated prepreg sheet 6. It was observed that the thickness could be obtained. Since the surface is uniform, the electrical resistance of the electrically conductive paste 8 is stable, it becomes easy to handle at the time of processing, such as forming a via hole, and the dimension in each process of the prepreg sheet 3 is stable.

실시형태에서, 기판 재료 즉 프리프레그 시트(3)는, 통상의 유리 섬유 직물(1) 등의 섬유 시트인 직포 또는 부직포와 그것에 함침된 B스테이지의 열 경화성 수지이다. 섬유 시트는 유리 섬유 직물 대신에 아라미드 등의 유기 섬유라도 좋다. In the embodiment, the substrate material, i.e., the prepreg sheet 3, is a thermosetting resin of a woven or nonwoven fabric which is a fiber sheet such as a conventional glass fiber fabric 1 and a B stage impregnated thereto. The fiber sheet may be an organic fiber such as aramid instead of a glass fiber fabric.

또한, 열 경화성 수지 이외에, 소결함으로써 리지드(rigid)한 기판이 되는 무기계의 재료를 바니시(2) 대신에 이용할 수 있고, 또한 보강재인 섬유 시트를 사용하지 않은 필름 기재 또는 B스테이지의 필름을 프리프레그 시트(3)로서 이용하여도 좋다. In addition to the thermosetting resin, an inorganic material that becomes a rigid substrate by sintering may be used in place of the varnish 2, and a film of a film base material or a B stage which does not use a fiber sheet as a reinforcing material is prepreg. It may be used as the sheet 3.

또한, 직포와 부직포를 혼성한 재료, 예컨대 2매의 유리 섬유의 사이에 유리 섬유 부직포를 끼워넣은 재료를 보강재인 섬유 시트(1)로서 이용할 수 있다. Moreover, the material which mixed the woven fabric and the nonwoven fabric, for example, the glass fiber nonwoven fabric sandwiched between two glass fibers, can be used as the fiber sheet 1 which is a reinforcement material.

또, 실시형태에서의 열 경화성 수지로는, 에폭시계 수지, 에폭시·멜라민계 수지, 불포화 폴리에스테르계 수지, 페놀계 수지, 폴리이미드계 수지, 시아네이트계 수지, 시안산 에스테르계 수지, 나프탈렌계 수지, 우레아(urea)계 수지, 아미노계 수지, 알키드계 수지, 규소계 수지, 푸란계 수지, 폴리우레탄계 수지, 아미노알키드계 수지, 아크릴계 수지, 불소계 수지, 폴리페닐렌에테르계 수지, 시아네이트 에스테르계 수지 등의 단독, 또는 2종 이상 혼합한 열 경화성 수지 조성물 혹은 열 가소 수지로 변성된 열 경화성 수지 조성물을 이용할 수 있고, 필요에 따라서 난연제나 무기 충전제가 첨가되어도 좋다.Moreover, as thermosetting resin in embodiment, epoxy resin, epoxy melamine resin, unsaturated polyester resin, phenol resin, polyimide resin, cyanate resin, cyanate ester resin, naphthalene type Resin, urea resin, amino resin, alkyd resin, silicon resin, furan resin, polyurethane resin, amino alkyd resin, acrylic resin, fluorine resin, polyphenylene ether resin, cyanate ester A thermosetting resin composition modified with a single type or thermosetting resin composition mixed with 2 or more types of thermoplastic resin, or a thermoplastic resin can be used, and a flame retardant and an inorganic filler may be added as needed.

또한, 실시형태에서는, 양면의 회로 기판의 제조 방법을 설명하였지만, 필요에 따라서 동일한 공정을 반복함으로써 다층의 회로 기판을 제조할 수 있고, 도전 페이스트를 충전한 프리프레그 시트로 다층 회로 기판을 맞붙여 다층 회로 기판을 제조할 수 있다. Moreover, although embodiment demonstrated the manufacturing method of a both-sided circuit board, it can manufacture a multilayer circuit board by repeating the same process as needed, and attaches a multilayer circuit board with the prepreg sheet filled with the electrically conductive paste. Multilayer circuit boards can be manufactured.

또한, 동박(9) 사이를 접속하는 부재로서의 도전 페이스트(8)로는, 동분말 등의 도전성 입자를 경화제를 포함하는 열 경화성 수지에 혼련한 것 외에, 도전성 입자와 열 프레스 시에 기판 재료 중에 배출되는 적당한 점도의 고분자 재료에 의한 페이스트, 혹은 용제 등을 혼련한 페이스트 등이 이용된다. Moreover, as the electrically conductive paste 8 as a member which connects between copper foils 9, electroconductive particle, such as copper powder, was kneaded with the thermosetting resin containing a hardening | curing agent, and discharge | released in a board | substrate material at the time of hot press with electroconductive particle. A paste made of a polymer material having a suitable viscosity, or a paste obtained by kneading a solvent or the like is used.

또한, 도전 페이스트 이외에 도금 등에 의해 형성한 포스트 형상의 도전성 돌기나, 페이스트화하지 않은 비교적 큰 입경의 도전성 입자를 단독으로 동박(9) 사이의 접속 부재로서 이용하여도 좋다. Moreover, you may use post-shaped electroconductive protrusions formed by plating etc. other than electrically conductive paste, and electroconductive particle of comparatively large particle diameter which are not pasted alone as a connection member between copper foils 9 independently.

또한, 통상의 다층 프린트 배선판과 같이 열 프레스 후에 구멍 가공을 실시하여 도금에 의해 층간이 접속된 회로 형성 기판도 실시형태에 의한 방법으로 제조할 수 있다. In addition, the circuit forming board | substrate with which the interlayer was connected by plating by performing a hole process like a normal multilayer printed wiring board by a hot press can also be manufactured by the method by embodiment.

본 발명에 의한 회로 형성 기판은, 도전 페이스트 등의 층간 접속 부재에 의해 안정하게 고품질로 양면 상의 동박 사이를 전기적으로 접속할 수 있다. The circuit-forming board | substrate which concerns on this invention can electrically connect between copper foil on both surfaces with high quality stably by interlayer connection members, such as an electrically conductive paste.

Claims (9)

제1 시트의 제1 방향과 일치하는 제2 방향으로 상기 제1 시트를 상기 제2 방향으로 이송하는 단계와, Conveying the first sheet in the second direction in a second direction coinciding with the first direction of the first sheet; 상기 제 1 시트의 상기 제1 방향과 직각인 제3 방향으로 상기 제1 시트를 이송하면서, 상기 제1 시트의 양면에 필름을 부착하는 단계를 포함하는, 회로 형성 기판의 제조 방법. Attaching the film to both sides of the first sheet while transferring the first sheet in a third direction perpendicular to the first direction of the first sheet. 제1항에 있어서, 상기 필름을 부착하는 공정은, 상기 제1 시트를 상기 제3 방향으로 이송하면서 가열 롤로 상기 필름을 상기 제1 시트에 압착하는 단계를 포함하는, 회로 형성 기판의 제조 방법. The method of claim 1, wherein the attaching the film comprises pressing the film onto the first sheet with a heating roll while transferring the first sheet in the third direction. 제1항에 있어서, 상기 제1 시트를 상기 제2 방향으로 이송하는 단계는, 상기 제1 시트의 상기 제1 방향에 대응하는 보강재의 방향이 상기 제2 방향과 일치하도록 상기 제2 방향으로 보강재를 이송하면서 상기 보강재에 함침 재료를 함침하여 상기 제1 시트를 얻는 단계를 포함하는, 회로 형성 기판의 제조 방법. The method of claim 1, wherein the transferring of the first sheet in the second direction comprises: reinforcing material in the second direction such that a direction of the reinforcing material corresponding to the first direction of the first sheet coincides with the second direction. Impregnating an impregnating material into said reinforcing material while transferring said to obtain said first sheet. 제3항에 있어서, 상기 보강재가 직포로 이루어진, 회로 형성 기판의 제조 방법. The manufacturing method of the circuit formation board of Claim 3 with which the said reinforcement consists of a woven fabric. 제1항에 있어서, 상기 필름을 부착한 상기 제1 시트에 비아 홀을 가공하는 단계와, The method of claim 1, further comprising: processing a via hole in the first sheet to which the film is attached; 상기 비아 홀에 도전 페이스트를 충전하는 단계와, Filling a conductive paste into the via hole; 상기 필름을 상기 제1 시트로부터 박리하는 단계와, Peeling the film from the first sheet; 상기 필름을 박리된 제1 시트의 양면 상에 금속박을 배치하여 가열 가압하는 단계를 더 포함하는, 회로 형성 기판의 제조 방법. The method of manufacturing a circuit-forming substrate further comprising the step of heating and pressing the metal foil on both sides of the peeled first sheet. 제1항에 있어서, 상기 제1 시트는 긴 변 방향과 짧은 변 방향을 가지는 대략 직사각형이고, 상기 긴 변 방향은 상기 제1 시트의 상기 제1 방향과 직각인, 회로 형성 기판의 제조 방법. The said 1st sheet is a substantially rectangular shape which has a long side direction and a short side direction, and the said long side direction is perpendicular to the said 1st direction of the said 1st sheet, The manufacturing method of the circuit formation board. 제1항에 있어서, 제2 시트를 상기 제2 방향으로 이송하는 동안에 절단하여 상기 제1 시트를 얻는 단계를 더 포함하는, 회로 형성 기판의 제조 방법. The method of claim 1, further comprising cutting to obtain the first sheet while transferring a second sheet in the second direction. 삭제delete 삭제delete
KR1020057017305A 2003-05-19 2004-05-14 Circuit formation substrate manufacturing method and circuit formation substrate material KR100736516B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003140137A JP4254343B2 (en) 2003-05-19 2003-05-19 Method for manufacturing circuit-formed substrate
JPJP-P-2003-00140137 2003-05-19

Publications (2)

Publication Number Publication Date
KR20050109580A KR20050109580A (en) 2005-11-21
KR100736516B1 true KR100736516B1 (en) 2007-07-06

Family

ID=33447377

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057017305A KR100736516B1 (en) 2003-05-19 2004-05-14 Circuit formation substrate manufacturing method and circuit formation substrate material

Country Status (7)

Country Link
US (1) US8069557B2 (en)
EP (1) EP1551210A4 (en)
JP (1) JP4254343B2 (en)
KR (1) KR100736516B1 (en)
CN (1) CN1701647B (en)
TW (1) TW200501864A (en)
WO (1) WO2004103041A1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008041679A (en) * 2006-08-01 2008-02-21 Matsushita Electric Ind Co Ltd Manufacturing method of circuit formation substrate
JP5050656B2 (en) * 2007-05-29 2012-10-17 パナソニック株式会社 Method for manufacturing circuit-formed substrate
TWI418045B (en) * 2010-12-07 2013-12-01 Aplus Energy Co Ltd Improvement of manufacturing method of solar module

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04323034A (en) * 1991-04-24 1992-11-12 Matsushita Electric Works Ltd Manufacture of laminated board

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3810816A (en) * 1972-04-06 1974-05-14 Dow Chemical Co Process for making reinforced resin laminates of uniform thickness
US4470858A (en) * 1982-12-06 1984-09-11 Deltaglass S.A. Lamination process and apparatus
JP2601128B2 (en) * 1992-05-06 1997-04-16 松下電器産業株式会社 Method of manufacturing circuit forming substrate and circuit forming substrate
JPH0639958A (en) 1992-07-22 1994-02-15 Nitto Denko Corp Fluorine resin-laminated sheet, circuit board and multi-layer circuit board
JPH06166029A (en) * 1992-11-30 1994-06-14 Tonen Corp Production of prepreg
NL1006092C2 (en) * 1997-05-21 1998-11-25 Beiler Beheer Bv A method for manufacturing a transverse fiber web, a transverse fiber web manufactured according to the method, as well as an apparatus for manufacturing a cross-lay using a transverse fiber web according to the invention.
JP3420039B2 (en) 1997-09-04 2003-06-23 坂本造機株式会社 Die cutting device
JPH11277676A (en) * 1998-03-30 1999-10-12 Matsushita Electric Works Ltd Manufacture of laminated plate
JP2000174438A (en) * 1998-12-07 2000-06-23 Shin Kobe Electric Mach Co Ltd Manufacture of prepreg and manufacture of multilayer printed wiring board
CN1461254A (en) * 2001-04-23 2003-12-10 积水化学工业株式会社 Method and apparatus for producing laminated composite

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04323034A (en) * 1991-04-24 1992-11-12 Matsushita Electric Works Ltd Manufacture of laminated board

Also Published As

Publication number Publication date
EP1551210A1 (en) 2005-07-06
KR20050109580A (en) 2005-11-21
TW200501864A (en) 2005-01-01
EP1551210A4 (en) 2009-11-11
TWI318094B (en) 2009-12-01
US20050198818A1 (en) 2005-09-15
JP2004338329A (en) 2004-12-02
JP4254343B2 (en) 2009-04-15
CN1701647A (en) 2005-11-23
CN1701647B (en) 2011-08-24
WO2004103041A1 (en) 2004-11-25
US8069557B2 (en) 2011-12-06

Similar Documents

Publication Publication Date Title
US6673190B2 (en) Lasable bond-ply materials for high density printed wiring boards
US7103971B2 (en) Process for manufacturing a circuit board
KR100736518B1 (en) Method for producing circuit-forming board and material for producing circuit-forming board
JP5098646B2 (en) Circuit board manufacturing method
US7816611B2 (en) Circuit board
US6528733B2 (en) Multi-layer circuit board and method of manufacturing same
US20040170795A1 (en) Lasable bond-ply materials for high density printed wiring boards
US20030137815A1 (en) Printed wiring board and method of manufacturing the same
KR100736516B1 (en) Circuit formation substrate manufacturing method and circuit formation substrate material
US20040058136A1 (en) Circuit-formed subtrate and method of manufacturing circuit-formed substrate
JP2007109697A (en) Multilayer printed wiring board and method of manufacturing same
JP4089671B2 (en) Circuit forming substrate manufacturing method and circuit forming substrate
JP2008181914A (en) Multilayer printed-wiring board and manufacturing method thereof
JP5050656B2 (en) Method for manufacturing circuit-formed substrate
JP2008041679A (en) Manufacturing method of circuit formation substrate
JP2007142147A (en) Conductive paste composition, printed wiring board using same, and manufacturing method thereof
JP2002176268A (en) Resin board, method of manufacturing the same, connection intermediate product, circuit board and manufacturing method therefor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130603

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140603

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee