KR100730090B1 - Flyback circuit comprising synchronous rectifier - Google Patents

Flyback circuit comprising synchronous rectifier Download PDF

Info

Publication number
KR100730090B1
KR100730090B1 KR1020060033121A KR20060033121A KR100730090B1 KR 100730090 B1 KR100730090 B1 KR 100730090B1 KR 1020060033121 A KR1020060033121 A KR 1020060033121A KR 20060033121 A KR20060033121 A KR 20060033121A KR 100730090 B1 KR100730090 B1 KR 100730090B1
Authority
KR
South Korea
Prior art keywords
voltage
synchronous rectifier
transformer
output
latch
Prior art date
Application number
KR1020060033121A
Other languages
Korean (ko)
Inventor
유병우
안태영
김종선
봉상철
김성철
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020060033121A priority Critical patent/KR100730090B1/en
Application granted granted Critical
Publication of KR100730090B1 publication Critical patent/KR100730090B1/en

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

A flyback circuit including a synchronous rectifier is provided to improve power conversion efficiency by using voltage and current information, by using an output of a latch as an on/off signal of the synchronous rectifier. A flyback circuit includes a switch performing a switching operation according to a pulse width modulation signal, a transformer inducing a primary voltage to a secondary according to the switching operation of the switch, and a synchronous rectifier rectifying the secondary output voltage of the transformer. A latch(801) is connected to the secondary of the transformer, and receives the secondary voltage or the secondary current of the transformer as an input, and provides a voltage outputted from the latch as an on/off signal of the synchronous rectifier. A synchronous rectifier part(805) is connected to a synchronous rectifier driver(800), and rectifies the secondary voltage by the on/off signal provided from the synchronous rectifier driver.

Description

동기정류기를 포함한 플라이백 회로{FLYBACK CIRCUIT COMPRISING SYNCHRONOUS RECTIFIER}Flyback circuit with synchronous rectifier {FLYBACK CIRCUIT COMPRISING SYNCHRONOUS RECTIFIER}

도 1a 및 도 1b는 동기정류기 정류방식이 사용된 일반적인 플라이백 회로도로서, Figure 1a and 1b is a typical flyback circuit diagram using a synchronous rectifier rectification method,

도 1a는 동기정류기 플라이백 회로의 기본 회로도이고,1A is a basic circuit diagram of a synchronous rectifier flyback circuit,

도 1b는 도 1a의 회로에 대한 등가 회로도이며,FIG. 1B is an equivalent circuit diagram for the circuit of FIG. 1A,

도 2 및 도 3은 도 1a 및 도 1b에 도시된 회로의 각부 동작에 대한 이론적인 파형을 나타낸 그래프로서, 2 and 3 are graphs showing theoretical waveforms of the operation of each part of the circuit shown in FIGS. 1A and 1B.

도 2는 도 1a 및 도 1b에 도시된 회로가 중저 부하에서 동작하는 경우의 각부 파형도이고FIG. 2 is a waveform diagram of each part when the circuit shown in FIGS. 1A and 1B is operated at a medium to low load. FIG.

도 3은 도 1a 및 도 1b에 도시된 회로가 최대부하에서 동작하는 경우의 각부 파형도이며,FIG. 3 is a waveform diagram of each part when the circuit shown in FIGS. 1A and 1B operates at maximum load. FIG.

도 4는 종래 기술의 동기정류기를 포함한 플라이백 회로도이고,4 is a flyback circuit diagram including a synchronous rectifier of the prior art,

도 5는 도 4에 도시된 회로의 각부 동작에 대한 이론적인 파형을 나타낸 그래프이고,FIG. 5 is a graph showing theoretical waveforms of operations of each part of the circuit of FIG. 4;

도 6은 도 4에 도시된 회로의 각부 동작에 대한 실제적인 파형을 나타낸 그 래프이고,FIG. 6 is a graph showing actual waveforms for operation of each part of the circuit shown in FIG. 4;

도 7은 종래 기술의 동기정류기를 포함한 플라이백 회로의 상세 회로도이고,7 is a detailed circuit diagram of a flyback circuit including a synchronous rectifier of the prior art,

도 8은 본 발명의 동기정류기를 포함한 플라이백 회로의 기본 회로도이고,8 is a basic circuit diagram of a flyback circuit including a synchronous rectifier of the present invention,

도 9는 도 8의 기본 회로도의 일실시예를 나타낸 회로도이고,9 is a circuit diagram illustrating an embodiment of the basic circuit diagram of FIG. 8;

도 10은 도 9의 회로가 정상상태 동작시 각부 전압 파형도이고,10 is a voltage waveform diagram of each part when the circuit of FIG. 9 is operated in a steady state;

도 11은 본 발명의 각부 동작 파형에 대한 시뮬레이션 결과를 나타낸 그래프이고,11 is a graph showing a simulation result for the operation waveform of each part of the present invention,

도 12는 종래 기술과 본 발명의 출력전류에 대한 전력변환효율을 나타낸 그래프이다.12 is a graph showing the power conversion efficiency for the output current of the prior art and the present invention.

*도면의 주요 부호에 대한 설명** Description of Major Symbols in Drawings *

800 : 동기정류기 드라이버 801 : 랫치800: synchronous rectifier driver 801: latch

802 : 미분회로부 803 : 전압변환부802: differential circuit portion 803: voltage conversion portion

804 : 일정이득 변환회로 805 : 동기정류부804: constant gain conversion circuit 805: synchronous rectifier

Qm : 스위치 QS : 동기정류기Qm: switch Q S : Synchronous rectifier

CT : 전류변압기 T : 트랜스CT: current transformer T: transformer

본 발명은 동기정류기를 포함한 플라이백 회로에 관한 것으로, 상기 플라이백 회로는, 랫치의 출력을 동기정류기의 온/오프 신호로 이용함에 따라 전압과 전류 정보 모두를 이용할 수 있으므로 전력변환효율을 향상시킬 수 있으며, 회로를 보다 용이하게 구현할 수 있는 플라이백 회로에 관한 것이다.The present invention relates to a flyback circuit including a synchronous rectifier, wherein the flyback circuit can use both voltage and current information by using the latch output as an on / off signal of the synchronous rectifier, thereby improving power conversion efficiency. And it relates to a flyback circuit that can implement the circuit more easily.

최근의 전자 및 전기 기기는, 소비자가 요구하는 기능이 점점 증가하고 있으며, 그 해결책으로 마이컴(Micom)과 마이크로 프로세서(Micro Processor)가 사용되면서 더욱더 디지털화 되어가고 있다. In recent years, electronic and electric devices have been increasingly demanded by consumers, and have been increasingly digitalized by using Micom and Micro Processor as solutions.

따라서, 다양한 소비자의 요구에 알맞은 적절한 서비스를 제공하기 위해서는 각 제품에 소형 및 고효율의 전원공급장치가 절실히 요구되고 있다. Therefore, small and high efficiency power supplies are urgently required for each product to provide appropriate services suitable for various consumer needs.

이에 따라, 제조 가격이 저렴해지면서 한 개의 자성소자를 사용하여 부품 구성 수가 적고 이로 인해 소형화가 가능한 플라이백(Flyback)형 전원장치가 전원장치의 기본 회로 방식으로 널리 사용되고 있다.Accordingly, as the manufacturing price is lowered, a flyback type power supply device having a small number of components using a single magnetic element and thus miniaturization is widely used as a basic circuit method of the power supply device.

일반적으로 플라이백형 컨버터에서 사용되는 정류방식에는 다이오드를 사용하는 다이오드 정류방식과 반도체 스위치 등을 사용하는 동기정류기(Synchronous rectifier) 정류방식이 있다.In general, rectification methods used in a flyback type converter include a diode rectification method using a diode and a synchronous rectifier rectification method using a semiconductor switch.

그러나, 전자기기 등에서 낮은 전원전압 및 높은 출력전류를 요구하는 것이 최근의 추세이므로, 출력전류에 비례하여 전력손실이 발생되는 다이오드 정류방식은 소비자가 요구하는 소형화 및 고효율의 조건을 만족시킬 수 없는 단점을 가진다.However, since the demand for low power supply voltage and high output current in electronic devices is a recent trend, the diode rectification method in which power loss occurs in proportion to the output current cannot satisfy the conditions of miniaturization and high efficiency required by the consumer. Has

따라서, 최근에는 다이오드 정류방식 대신에 전류에 의한 도통 손실을 줄일 수 있는 동기정류기 정류방식이 많이 사용되고 있다. Therefore, in recent years, instead of the diode rectification method, a synchronous rectifier rectification method that can reduce conduction loss due to current has been widely used.

앞서 언급한 동기정류기 정류방식이 사용된 일반적인 플라이백 회로는 도 1a 및 도 1b에 도시되어 있으며, 도 2 및 도 3은 도 1a 및 도 1b에 도시된 회로의 각부 동작에 대한 이론적인 파형을 나타낸 그래프이다. A typical flyback circuit using the aforementioned synchronous rectifier rectification scheme is shown in FIGS. 1A and 1B, and FIGS. 2 and 3 show theoretical waveforms for the operation of each part of the circuit shown in FIGS. 1A and 1B. It is a graph.

이때, 도 1a는 동기정류기 플라이백 회로의 기본 회로도를 나타낸 것으로, 여기서, Q1으로 표시된 것이 동기정류기 플라이백 회로의 주스위치를 나타내며, Q2는 동기정류기로 사용된 스위치를 나타낸다.1A shows a basic circuit diagram of a synchronous rectifier flyback circuit, where Q 1 represents a main switch of a synchronous rectifier flyback circuit, and Q 2 represents a switch used as a synchronous rectifier.

또한, 도 1b는 도 1a의 회로에 대한 등가회로도를 나타낸 것으로, 상기 도 1b에서는 스위치의 등가 커패시터(CD, CS)와 변압기의 누설인덕턴스(LIK)를 나타내었으며, 변압기의 2차측 회로를 변압기의 권선비를 고려하여 1차측으로 반영하였다. In addition, FIG. 1B illustrates an equivalent circuit diagram of the circuit of FIG. 1A. In FIG. 1B, the equivalent capacitors C D and C S of the switch and the leakage inductance L IK of the transformer are shown. Is reflected to the primary side in consideration of the turns ratio of the transformer.

한편, 도 2는 도 1a 및 도 1b에 도시된 회로가 중저 부하에서 동작하는 경우의 각부 파형도를 나타내며, 도 3은 도 1a 및 도 1b에 도시된 회로가 최대부하에서 동작하는 경우의 각부 파형도를 나타낸다.FIG. 2 is a waveform diagram of each part when the circuit shown in FIGS. 1A and 1B is operated at a medium to low load, and FIG. 3 is a part waveform when the circuit shown in FIGS. 1A and 1B is operated at the maximum load. Shows a figure.

도 2 및 도 3에서 도시한 바와 같이, 일반적인 동기정류기 플라이백 회로의 동기정류기에는 시간 t2에서 t3 사이에 전류가 흐르게 되므로, 이 시간 동안은 동기정류기가 턴 온 되도록 외부에서 제어해야 한다.As shown in Fig. 2 and 3, since the current flows in the synchronous rectifier of the general synchronous rectifier flyback circuit between the time t 2 to t 3 , it must be controlled externally so that the synchronous rectifier is turned on during this time.

도 4는 종래 기술의 동기정류기를 포함한 플라이백 회로도를 나타낸 것으로 서, 도 4에 도시된 바와 같이, 상기 플라이백 회로는 스위치(Qm), 트랜스(T), 동기정류기 드라이버(400), 동기 정류부(404)를 포함하고 있다.Figure 4 shows a flyback circuit diagram including a synchronous rectifier of the prior art, as shown in Figure 4, the flyback circuit is a switch (Qm), transformer (T), synchronous rectifier driver 400, synchronous rectifier 404 is included.

여기서, 상기 동기정류기 드라이버(400)는, 상기 트랜스(T)의 이차측 전류(iD1)를 일정이득의 전압(VR2)으로 변환하여 출력하는 전압변환부(402)와 동기정류기(QS)를 충분히 구동시킬 수 있는 전력을 제공하는 게이트 드라이버(401)로 구성되어 있다.Here, the synchronous rectifier driver 400 converts the secondary side current i D1 of the transformer T into a voltage V R2 of a constant gain and outputs the voltage converter 402 and the synchronous rectifier Q S. It is composed of a gate driver 401 that provides power capable of sufficiently driving ().

이때, 상기 전압변환부(402)는, 트랜스(T) 이차측 전류를 전압으로 변환하는 전류변압기(CT)와 다이오드(D1) 및 저항(R2)로 구성되어 상기 변환된 전압을 일정이득으로 변환하는 일정이득 변환회로(403)를 포함하고 있다. At this time, the voltage converter 402 is composed of a current transformer (CT) for converting the transformer (T) secondary side current into a voltage, a diode (D 1 ) and a resistor (R 2 ) to obtain a constant gain of the converted voltage. And a constant gain conversion circuit 403 for converting to.

도 4에 도시된 플라이백 회로는, 전류변압기 CT를 사용하기 때문에 전류연속모드(Continuous Current Mode; 이하 CCM)와 전류불연속모드(Discontinuous Current Mode; 이하 DCM) 모두에 사용할 수 있다는 장점이 있다. The flyback circuit shown in FIG. 4 has an advantage that it can be used in both the continuous current mode (hereinafter referred to as CCM) and the discontinuous current mode (hereinafter referred to as DCM) because the current transformer CT is used.

도 5는 도 4에 도시된 회로의 각부 동작에 대한 이론적인 파형을 나타낸 그래프로서, 도 4에 도시된 회로의 모든 소자들이 이상적으로 동작하는 경우에는 도 5와 같은 동작 파형을 기대할 수 있다.FIG. 5 is a graph showing a theoretical waveform of the operation of each part of the circuit shown in FIG. 4. When all the elements of the circuit shown in FIG. 4 operate ideally, an operating waveform as shown in FIG. 5 can be expected.

즉, 도 4의 플라이백 회로가 DCM에서 동작하는 경우, 스위치(Qm)가 온 오프를 반복하게 되면, 스위치(Qm) 및 동기정류기(QS)의 상태에 따라 스위치 전압(Vsw) 과 동기정류기(QS) 전압(VD)이 상기 스위치(Qm) 및 동기정류기(QS)에 인가되고, 이에 따라 트랜스(T) 2차측에 전류(iD1)가 흐르게 된다. That is, when the flyback circuit of FIG. 4 operates in DCM, when the switch Qm is repeatedly turned on and off, the switch voltage Vsw and the synchronous rectifier according to the states of the switch Qm and the synchronous rectifier Q S. (Q S) voltage (V D) is applied to the switch (Qm) and a synchronous rectifier (Q S), thereby to flow a current (i D1) to the secondary side transformer (T).

상기 2차측 전류(iD1)가 이상적인 전류변압기(CT)와 다이오드(D1) 및 저항(R2)으로 구성된 전압변환부(402)를 통과하게 되면 펄스 형태의 구동전압 파형(VGS)이 얻어지게 되며, 이때, 동기정류기(QS)를 구동할 정도의 충분한 전력 구동을 위해서 게이트 드라이버(401)를 추가할 수도 있다. When the secondary current i D1 passes through the voltage converter 402 including the ideal current transformer CT, the diode D 1 , and the resistor R 2 , a driving voltage waveform V GS in the form of a pulse is generated. In this case, a gate driver 401 may be added for sufficient power driving to drive the synchronous rectifier Q S.

그러나, 도 4에 도시된 회로의 모든 소자들이 실제적으로 도 5에 도시된 파형대로 동작하지 못하기 때문에 예상하지 못한 동작을 일으키는 경우가 있다. However, there are cases where unexpected operation occurs because all the elements of the circuit shown in FIG. 4 do not actually operate according to the waveform shown in FIG. 5.

즉, 도 6은 도 4에 도시된 회로의 각부 동작에 대한 실제적인 파형을 나타낸 그래프로서, 도 6에 도시한 바와 같이, 동기정류기(QS)에 흐르는 트랜스(T) 이차측 전류(iD1)는 트랜스(T)의 기생 인덕턴스 등의 영향으로 수직으로 상승하지 못하고, 일정한 기울기로 상승한 후에 하강하므로, 상기 이차측 전류(iD1)가 동기정류기(QS)의 문턱전압(Vth)에 이를 때까지는 상기 구동전압(VGS) 파형은 시간 td1만큼 지연되며, 마찬가지로 상기 문턱전압(Vth)에서 하강할 때에도 시간 td2 만큼 지연된다.That is, FIG. 6 is a graph showing actual waveforms for the operation of each part of the circuit shown in FIG. 4. As shown in FIG. 6, the transformer T secondary side current i D1 flowing through the synchronous rectifier Q S is illustrated. ) Does not rise vertically due to the parasitic inductance of the transformer (T), but ascends after a constant slope, the secondary current (i D1 ) reaches the threshold voltage (Vth) of the synchronous rectifier (Q S ). Until this time, the driving voltage V GS waveform is delayed by the time t d1 , and likewise, the driving voltage V GS waveform is delayed by the time t d2 even when the threshold voltage Vth falls.

이에 따라, 동기정류기(QS)는 지연된 시간(td1, td2)동안은 동작할 수 없으므로, 전력변환효율이 저하되는 문제점이 있었다. Accordingly, the synchronous rectifier Q S cannot operate during the delayed times t d1 and t d2 , and thus there is a problem in that the power conversion efficiency is lowered.

또한, 도 7은 종래 기술의 동기정류기를 포함한 플라이백 회로의 상세 회로도를 나타낸 것으로, 도 7에서 도시한 바와 같이, 종래의 동기정류기(M1)를 구동시키기 위해서는 트랜스(T1)에 추가로 권선된 보조전원용 보조권선(710)과 전류변압기(CT), 그리고 전류 구동을 위한 비교기(720) 등으로 구성된 복잡한 구동회로(700) 등이 필요하므로, 그 회로 구현이 용이하지 않은 문제점이 있었다. FIG. 7 is a detailed circuit diagram of a flyback circuit including a synchronous rectifier of the related art. As shown in FIG. 7, a further winding of the transformer T1 is performed to drive the conventional synchronous rectifier M1. Since a complicated driving circuit 700 including the auxiliary winding 710 for the auxiliary power source, the current transformer CT, and the comparator 720 for driving the current is required, the circuit implementation is not easy.

또한, 보조전원의 전압이 트랜스(T1)의 보조권선(710)에 의해 공급되므로 회로의 동작 상태에 따라 보조권선(710)에 유기되는 유기전압이 변동하는 경우 안정된 구동전압을 확보할 수 없는 문제점이 있었다.In addition, since the voltage of the auxiliary power supply is supplied by the auxiliary winding 710 of the transformer T1, when the induced voltage induced in the auxiliary winding 710 varies according to the operation state of the circuit, it is not possible to secure a stable driving voltage. There was this.

또한, 종래에는 안정된 동기정류기(M1) 구동전압을 확보하기 위해서 안정화 회로 또는 대용량의 전해 캐패시터(C1, C2, C6, C9) 등이 요구되었으므로, 인쇄회로기판(Printed Circuit Board ; 이하 PCB)을 효율적으로 이용할 수 없는 문제점이 있었다.In addition, in order to secure a stable synchronous rectifier (M1) driving voltage in the past, a stabilization circuit or a large capacity electrolytic capacitors (C1, C2, C6, C9) and the like are required. There was a problem that can not be used.

아울러, 종래의 플라이백 회로의 사용된 동기정류기는 턴 오프 전압과 턴 온 전류의 교차가 큰 하드 스위칭(Hard Switching)을 하므로 전력변환손실이 크고, 이에 따라 전력변환효율이 떨어지는 문제점이 있었다.In addition, the synchronous rectifier used in the conventional flyback circuit performs a hard switching (Hard Switching) having a large crossover of the turn-off voltage and the turn-on current, so that the power conversion loss is large, thereby reducing the power conversion efficiency.

본 발명은 상기 문제점을 해결하기 위하여 제안된 것으로, 랫치(Latch)의 출력을 동기정류기의 온/오프 신호로 이용함에 따라 전압과 전류 정보 모두를 이용할 수 있으므로 전력변환효율을 향상시킬 수 있으며, 회로를 보다 용이하게 구현할 수 있는 동기정류기를 포함한 플라이백 회로를 제공하는데 그 목적이 있다. The present invention has been proposed to solve the above problems, and by using the output of the latch (Latch) as the on / off signal of the synchronous rectifier can use both voltage and current information can improve the power conversion efficiency, the circuit An object of the present invention is to provide a flyback circuit including a synchronous rectifier which can be implemented more easily.

또한, 본 발명은, 전압과 전류 정보 모두를 이용하여 동기정류기의 온/오프 신호를 제공할 수 있으므로 높은 신뢰성을 확보할 수 있으며, 이에 따라 PCB를 효율적으로 이용할 수 있는 동기정류기를 포함한 플라이백 회로를 제공하는데 다른 목적이 있다.In addition, the present invention can provide the on / off signal of the synchronous rectifier by using both voltage and current information to ensure high reliability, accordingly a flyback circuit including a synchronous rectifier that can efficiently use the PCB There is another purpose to provide.

아울러, 본 발명은, 미분회로부를 이용하여 동기정류기의 스위칭 기울기를 조절할 수 있으므로 온/오프 속도를 증가시킬 수 있으며, 이에 따라, 온/오프 손실을 감소시키고 전력변환효율 또한 향상시킬 수 있는 동기정류기를 포함한 플라이백 회로를 제공하는데 또 다른 목적이 있다.In addition, the present invention, by using the differential circuit portion can adjust the switching slope of the synchronous rectifier can increase the on / off speed, accordingly, the synchronous rectifier can reduce the on / off loss and also improve the power conversion efficiency Another object is to provide a flyback circuit including a.

본 발명의 목적 및 장점들은 하기의 설명에 의해서 이해될 수 있으며, 본 발명의 실시예에 의해 보다 분명하게 알게 될 것이다. 또한, 본 발명의 목적 및 장점들은 특허청구범위에 나타낸 수단 및 그 조합에 의해 실현될 수 있음을 쉽게 알 수 있을 것이다.The objects and advantages of the present invention can be understood by the following description, and will be more clearly understood by the embodiments of the present invention. It will also be appreciated that the objects and advantages of the present invention may be realized by the means and combinations thereof indicated in the claims.

상기 목적을 달성하기 위한 본 발명에 의한 플라이백 회로는, 펄스폭 변조신호에 따라 스위칭 동작을 하는 스위치와, 상기 스위치의 스위칭 동작에 따라 일차측 전압을 이차측으로 유도시키는 트랜스와, 상기 트랜스의 이차측 출력전압을 정류하는 동기정류기를 구비한 플라이백 회로이며, 상기 트랜스의 이차측에 연결되 고, 상기 트랜스의 이차측 전압 또는 상기 트랜스의 이차측 전류를 입력으로 하는 랫치를 포함하며, 상기 랫치에서 출력된 전압을 상기 동기정류기의 온/오프 신호로 제공하는 동기정류기 드라이버; 및 상기 동기정류기 드라이버에 연결되어 상기 동기정류기 드라이버에서 제공되는 온/오프 신호에 의해 상기 이차측 전압을 정류하는 동기정류부;를 포함한다. A flyback circuit according to the present invention for achieving the above object comprises a switch for performing a switching operation according to a pulse width modulated signal, a transformer for inducing a primary side voltage to a secondary side according to a switching operation of the switch, and a secondary of the transformer. A flyback circuit having a synchronous rectifier for rectifying the side output voltage, the flyback circuit being connected to the secondary side of the transformer and including a latch for inputting the secondary side voltage of the transformer or the secondary side current of the transformer as input. A synchronous rectifier driver for providing the voltage output from the on / off signal of the synchronous rectifier; And a synchronous rectifier connected to the synchronous rectifier driver to rectify the secondary side voltage by an on / off signal provided from the synchronous rectifier driver.

이때, 상기 트랜스는, 이차측에 추가로 권선된 보조권선을 포함하는 것을 특징으로 한다.At this time, the transformer is characterized in that it comprises an auxiliary winding further wound on the secondary side.

또한, 상기 동기정류기 드라이버는, 상기 보조권선에 인가된 이차측 전압을 미분하여 일정이득의 전압을 출력하는 미분회로부; 상기 트랜스의 이차측 전류를 일정이득의 전압으로 변환하여 출력하는 전압변환부; 및 상기 미분회로부 및 상기 전압변환부에 연결되어 상기 미분회로부 또는 상기 전압변환부에서 출력된 전압이 입력으로 인가되고, 이에 대한 출력전압을 상기 동기정류기의 온/오프 신호로 제공하는 랫치;를 포함하는 것을 특징으로 한다.The synchronous rectifier driver may further include: a differential circuit unit which outputs a voltage having a constant gain by differentiating a secondary voltage applied to the auxiliary winding; A voltage converter converting the secondary side current of the transformer into a voltage having a predetermined gain and outputting the voltage; And a latch connected to the differential circuit unit and the voltage converter and configured to apply a voltage output from the differential circuit unit or the voltage converter as an input and provide an output voltage thereof as an on / off signal of the synchronous rectifier. Characterized in that.

이때, 상기 미분회로부는, 상기 보조권선 일단에 연결된 제 1 캐패시터; 및 상기 제 1 캐패시터와 접지단 사이에 병렬로 연결되어 있는 제 1 저항;을 포함하는 것을 특징으로 한다.In this case, the differential circuit unit, the first capacitor connected to one end of the auxiliary winding; And a first resistor connected in parallel between the first capacitor and the ground terminal.

또한, 상기 전압변환부는, 상기 트랜스의 이차측 전류를 전압으로 변환하여 출력하는 전류변압기; 및 상기 전류변압기에서 출력된 전압을 일정이득의 전압으로 변환하여 출력하는 일정이득 변환회로;를 포함하는 것을 특징으로 한다.The voltage converter may include a current transformer configured to convert a secondary side current of the transformer into a voltage and output the voltage; And a constant gain conversion circuit converting the voltage output from the current transformer into a voltage having a constant gain and outputting the converted voltage.

이때, 상기 일정이득 변환회로는, 상기 전류변압기 일단에 연결된 다이오드; 및 상기 다이오드와 접지단 사이에 병렬로 연결된 제 2 저항;을 포함하는 것을 특징으로 한다.The constant gain conversion circuit may include a diode connected to one end of the current transformer; And a second resistor connected in parallel between the diode and the ground terminal.

또한, 상기 랫치는, 상기 스위치가 턴 오프 되는 순간, 상기 미분회로부에서 출력된 전압이 입력으로 인가되고, 이에 대한 출력전압을 상기 동기정류기의 온 신호로 제공하는 것을 특징으로 한다.In addition, the latch is characterized in that, at the moment the switch is turned off, the voltage output from the differential circuit unit is applied as an input, and provides the output voltage as an on signal of the synchronous rectifier.

또한, 상기 랫치는, 상기 전압변환부에서 출력된 전압이 상기 동기정류기의 문턱전압 이상일 경우에 한하여, 상기 전압변환부에서 출력된 전압이 입력으로 인가되고, 이에 대한 출력전압을 상기 동기정류기의 온 신호로 제공하는 것을 특징으로 한다.In addition, the latch is applied when the voltage output from the voltage converter is greater than or equal to the threshold voltage of the synchronous rectifier, and the voltage output from the voltage converter is applied as an input, and the output voltage thereof is turned on. It is characterized by providing as a signal.

아울러, 상기 랫치는, 상기 전압변환부에서 출력된 전압이 상기 동기정류기의 문턱전압 아래로 하강하는 순간, 이에 대한 출력전압을 상기 동기정류기의 오프 신호로 제공하는 것을 특징으로 한다. In addition, the latch is characterized in that the moment the voltage output from the voltage converter is lowered below the threshold voltage of the synchronous rectifier, it provides an output voltage for the off signal of the synchronous rectifier.

한편, 상기 동기정류부는, 상기 트랜스의 이차측 전압 출력단과 접지단 사이에 병렬 연결되어 있는 제 2 캐패시터; 및 상기 트랜스의 이차측 일단과 접지단 사이에 연결되어 상기 이차측 전압을 정류하는 동기정류기;를 포함하는 것을 특징으로 한다.On the other hand, the synchronous rectification unit, the second capacitor is connected in parallel between the secondary voltage output terminal and the ground terminal of the transformer; And a synchronous rectifier connected between the secondary end of the transformer and the ground terminal to rectify the secondary side voltage.

또한, 앞서 언급한 동기정류기는, MOSFET 인 것을 특징으로 한다.In addition, the aforementioned synchronous rectifier is characterized in that the MOSFET.

상술한 목적, 특징 및 장점은 첨부된 도면과 관련된 다음의 상세한 설명을 통하여 보다 분명해 질 것이며, 그에 따라 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다. The above objects, features, and advantages will become more apparent from the following detailed description taken in conjunction with the accompanying drawings, whereby those skilled in the art may easily implement the technical idea of the present invention. There will be.

또한, 본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략하기로 한다. In addition, in describing the present invention, when it is determined that the detailed description of the known technology related to the present invention may unnecessarily obscure the gist of the present invention, the detailed description thereof will be omitted.

이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일실시예를 상세히 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 8은 본 발명의 동기정류기를 포함한 플라이백 회로의 기본 회로도를 나타낸다.8 shows a basic circuit diagram of a flyback circuit including a synchronous rectifier of the present invention.

도 8에서 도시한 바와 같이, 본 발명에 의한 플라이백 회로는, 펄스폭 변조신호(Pulse Width Modulation; PWM)에 따라 스위칭 동작을 하는 스위치(Qm)와, 상기 스위치(Qm)의 스위칭 동작에 따라 일차측 전압을 이차측으로 유도시키는 트랜스(T)와, 상기 트랜스(T)의 이차측 출력전압(V2)을 정류하는 동기정류기(Qs)를 구비한 플라이백 회로이며, 또한, 상기 본 발명은 동기정류기 드라이버(800)와 동기정류부(805)를 포함하고 있다.As shown in FIG. 8, the flyback circuit according to the present invention includes a switch Qm performing a switching operation according to a pulse width modulation signal (PWM) and a switching operation of the switch Qm. A flyback circuit having a transformer (T) for inducing a primary side voltage to a secondary side and a synchronous rectifier (Qs) for rectifying the secondary output voltage (V 2 ) of the transformer (T), the present invention further comprises: A synchronous rectifier driver 800 and a synchronous rectifier 805 are included.

이때, 상기 동기정류기 드라이버(800)는, 상기 트랜스(T)의 이차측에 연결되고, 상기 k1의 이득을 갖는 트랜스(T)의 이차측 전압(k1V2) 또는 상기 k2의 이득을 갖는 트랜스(T)의 이차측 전류(k2iD1)가 입력으로 인가되는 랫치(801)를 포함하고 있고, 상기 랫치(801)에서 출력된 전압(Q)은 상기 동기정류기(QS)의 구동전압(VGS) 으로 사용되며, 상기 구동전압(VGS)은 상기 동기정류기(QS)의 온/오프 신호로 제공된다. In this case, the synchronous rectifier driver 800, is coupled to the secondary side of the transformer (T), the secondary side voltage (k 1 V 2), or gain of the k 2 of the transformer (T) having a gain of the k 1 And a latch 801 to which a secondary side current k 2 i D1 of a transformer T having an input is applied as an input, and the voltage Q output from the latch 801 is the synchronous rectifier Q S. is used as the drive voltage (V GS), the driving voltage (V GS) is provided to the on / off signal of the synchronous rectifier (Q S).

상기와 같이, 본 발명은 랫치(801)를 이용하여 상기 동기정류기 드라이버(800)를 구현함으로써, 복잡한 구동회로로 동기정류기를 구동시켰던 종래에 비해 보다 회로를 용이하게 구성할 수 있는 이점을 가진다. As described above, the present invention has the advantage that by implementing the synchronous rectifier driver 800 using the latch 801, the circuit can be easily configured compared to the conventional synchronous rectifier driven by a complex drive circuit.

한편, 상기 동기정류부(805)는, 상기 동기정류기 드라이버(800)에 연결되어 상기 동기정류기 드라이버(800)에서 제공되는 온/오프 신호에 의해 상기 이차측 전압을 정류한다. The synchronous rectifier 805 is connected to the synchronous rectifier driver 800 to rectify the secondary side voltage by an on / off signal provided from the synchronous rectifier driver 800.

도 9는 도 8의 기본 회로도의 일실시예를 나타낸 회로도로서, 도 9에 도시된 플라이백 회로는, 트랜스(T) 이차측에 보조권선(N3)을 포함시켜 권선비(N1 : N2)로 조절한 트랜스(T) 이차측 전압을 이용하여 동기정류기(QS)를 구동시킨다. FIG. 9 is a circuit diagram illustrating an example of the basic circuit diagram of FIG. 8. The flyback circuit illustrated in FIG. 9 includes a winding ratio N 1 : N 2 by including an auxiliary winding N 3 on a secondary side of a transformer T. The synchronous rectifier (Q S ) is driven by using the transformer (T) secondary side voltage adjusted by).

도 9에 도시한 바와 같이, 도 9에 도시된 동기정류기 드라이버(800)는, 랫치(801)와 미분회로부(802) 및 전압변환부(803)를 포함하고 있다.As shown in FIG. 9, the synchronous rectifier driver 800 shown in FIG. 9 includes a latch 801, a differential circuit unit 802, and a voltage converter 803.

여기서, 상기 미분회로부(802)는, 상기 보조권선(N3)에 인가된 이차측 전압을 미분하여 상기 동기정류기(QS)를 구동시킬 수 있는 일정이득의 전압(VR1)을 출력하며, 이에 따라, 상기 출력된 전압(VR1)은 미분파형을 나타나게 된다. 이때, 기울기는 상기 미분회로부(802)에 의해 조절할 수 있다.Here, the differential circuit unit 802 outputs a voltage V R1 of a constant gain capable of driving the synchronous rectifier Q S by differentiating the secondary voltage applied to the auxiliary winding N 3 , Accordingly, the output voltage V R1 exhibits a differential waveform. In this case, the inclination may be adjusted by the differential circuit unit 802.

또한, 상기 미분회로부(802)는 제 1 캐패시터(C1) 및 제 1 저항(R1)로 구성되어 있는데, 이때, 상기 제 1 캐패시터(C1)는 상기 보조권선(N3) 일단에 연결되어 있으며, 상기 제 1 저항(R1)은 상기 제 1 캐패시터(C1)와 접지단 사이에 병렬로 연결되어 있다.In addition, the differential circuit unit 802 includes a first capacitor C 1 and a first resistor R 1 , where the first capacitor C 1 is connected to one end of the auxiliary winding N 3 . The first resistor R 1 is connected in parallel between the first capacitor C 1 and the ground terminal.

한편, 상기 전압변환부(803)는 상기 트랜스(T)의 이차측 전류(iD1)를 일정이득의 전압(VR2)으로 변환하여 출력하며, 한 개의 전류변압기(CT)와 일정이득 변환회로(804)로 구성되어 있다.Meanwhile, the voltage converter 803 converts the secondary side current i D1 of the transformer T into a voltage V R2 of a constant gain, and outputs the current transformer CT and a constant gain converter circuit. 804.

여기서, 상기 전류변압기(CT)는, 상기 트랜스(T)의 이차측 전류(iD1)를 전압으로 변환하여 출력하며, 상기 일정이득 변환회로(804)는 상기 전류변압기(CT)에서 출력된 전압을 상기 동기정류기(QS)를 구동시킬 수 있는 일정이득의 전압(VR2)으로 변환하여 출력한다.Here, the current transformer CT converts the secondary side current i D1 of the transformer T into a voltage and outputs the voltage, and the constant gain conversion circuit 804 outputs the voltage output from the current transformer CT. Is converted into a voltage V R2 of a constant gain capable of driving the synchronous rectifier Q S and outputted.

또한, 상기 일정이득 변환회로(804)는, 다이오드(D1) 및 제 2 저항(R2)으로 구성되어 있는데, 이때, 상기 다이오드(D1)는 상기 전류변압기(CT) 일단에 연결되어 있고, 상기 제 2 저항(R2)은 상기 다이오드(D1)와 접지단 사이에 병렬로 연결되어 있다.In addition, the constant gain conversion circuit 804 includes a diode D 1 and a second resistor R 2 , wherein the diode D 1 is connected to one end of the current transformer CT. The second resistor R 2 is connected in parallel between the diode D 1 and the ground terminal.

한편, 상기 랫치(801)는, 상기 미분회로부(802) 및 상기 전압변환부(803)에 연결되어 상기 미분회로부(802) 또는 상기 전압변환부(803)에서 출력된 전압(VR1, VR2)이 입력으로 인가되고, 이에 대한 출력전압(Q)은 상기 동기정류기(QS)의 구동전압(VGS)으로 사용되며, 상기 구동전압(VGS)은 상기 동기정류기(QS)의 온/오프 신호로 제공된다.Meanwhile, the latch 801 is connected to the differential circuit unit 802 and the voltage converter 803 and outputs voltages R R1 and V R2 output from the differential circuit unit 802 or the voltage converter 803. ) is applied to the input, thereby to output voltage (Q) is used as the drive voltage (V GS) of the synchronous rectifier (Q S), the drive voltage (V GS) is one of the synchronous rectifiers (Q S) Provided as on / off signal.

한편, 도 9에 도시된 동기정류부(805)는, 제 2 캐패시터(CF) 및 동기정류기(QS)로 구성되어 있는데, 이때, 상기 제 2 캐패시터(CF)는 트랜스(T)의 이차측 전압 출력단과 접지단 사이에 병렬 연결되어 있으며, 상기 동기정류기(QS)는 상기 트랜스(T)의 이차측 일단과 접지단 사이에 연결되어 상기 랫치(801)로부터 인가된 구동전압(VGS)에 의해 이차측 전압을 정류한다.Meanwhile, the synchronous rectifier 805 shown in FIG. 9 is composed of a second capacitor C F and a synchronous rectifier Q S , wherein the second capacitor C F is a secondary of the transformer T. A side voltage output terminal and a ground terminal are connected in parallel, and the synchronous rectifier Q S is connected between one end of the secondary side of the transformer T and a ground terminal, and a driving voltage V GS applied from the latch 801. To rectify the secondary voltage.

도 10은 도 9의 회로가 정상상태 동작시 각부 전압 파형도를 나타낸 것으로,도 9 및 도 10을 참고로 하여 본 발명에 의한 플라이백 회로의 동작과정을 설명하면 다음과 같다.FIG. 10 is a diagram illustrating voltage waveforms of respective parts when the circuit of FIG. 9 operates in a steady state. Referring to FIGS. 9 and 10, the operation of the flyback circuit according to the present invention will be described below.

먼저, 트랜스(T)의 전압이 보조권선(N3)에 인가되고 스위치(Qm)가 턴 오프 되는 순간, 상기 미분회로부(802)에 의해 출력된 미분전압(VR1)은 시간 t1에서 수직상승한다. First, when the voltage of the transformer T is applied to the auxiliary winding N3 and the switch Qm is turned off, the differential voltage V R1 output by the differential circuit unit 802 rises vertically at time t 1 . do.

따라서, 이때부터는 상기 미분전압(VR1)이 상기 랫치(801)의 입력(S)으로 인가되며 이에 대한 랫치의 출력전압(Q)은 "1" 의 상태가 되므로, 상기 출력전압(Q) 은 온 신호로 제공되고, 이에 따라, 상기 동기정류기(QS)는 턴 온 된다. Therefore, from this time, the differential voltage V R1 is applied to the input S of the latch 801, and the output voltage Q of the latch becomes a state of "1", so that the output voltage Q is It is provided with an on signal, whereby the synchronous rectifier Q S is turned on.

이때, 상기 미분전압(VR1)의 기울기는 상기 미분회로부(802)에 의해 조절할 수 있으므로, 상기 미분회로부(802)에 의한 기울기 조절에 의해 턴 오프 전압과 턴 온 전류의 교차를 작게 할 수 있으며, 이에 따라 상기 동기정류기(QS)의 턴 온 속도를 빠르게 함으로써 온/오프 손실을 줄이고 전력변환효율 또한 향상시킬 수 있는 이점을 가지게 된다.In this case, since the inclination of the differential voltage V R1 may be adjusted by the differential circuit unit 802, the intersection of the turn-off voltage and the turn-on current may be reduced by adjusting the inclination of the differential circuit unit 802. As a result, the turn-on speed of the synchronous rectifier Q S is increased to reduce on / off loss and to improve power conversion efficiency.

또한, 상기 동기정류기(QS)는 MOSFET을 사용하는 것이 바람직한데, 그 이유는 상기 동기정류기(QS)가 턴 온 될 때, 트랜스(T) 이차측에 흐르는 전류(iD1)는 모두 상기 동기정류기(QS)로 흐르게 되므로, 낮은 온 저항을 갖는 MOSFET을 동기정류기(QS)로 사용하는 것이 전류 도통 손실을 줄일 수 있으며, 이로 인해 전력변환효율 또한 향상시킬 수 있어 결과적으로 회로 내부에 발생되는 발열양을 최소화시킬 수 있기 때문이다.Also, the synchronous rectifier (Q S) is is preferred to use a MOSFET, The reason is that the synchronous rectifier (Q S) is turned on when turned on, transformer (T) the current flowing through the secondary side (i D1) are all the synchronous rectifier, so flow to the (Q S), which can reduce that current conduction loss using the MOSFET having low on-resistance as a synchronous rectifier (Q S), which it causes to improve also the power conversion efficiency therein as a result circuit This is because the amount of heat generated can be minimized.

다음으로, 시간 ta 시점에서는 상기 전압변환부(803)에서 출력된 전압(VR2)이 상기 동기정류기(QS)의 문턱전압(Vth)에 이르게 되고, 이때부터는 상기 전압변환부(803)에서 출력된 전압(VR2)이 상기 랫치(801)의 입력으로 인가된다.Next, at time t a , the voltage V R2 output from the voltage converter 803 reaches the threshold voltage V th of the synchronous rectifier Q S , from which the voltage converter 803 ), the voltage (V R2) is applied from the output to the input of said latch (801).

이에 따라, 랫치 출력전압(Q)은 "1" 의 상태가 되고, 이로 인해 상기 출력전압(Q)이 온 신호로 제공되므로, 상기 동기정류기(QS)는 턴 온 된다. Accordingly, the latch output voltage Q is in a state of "1", and thus the output voltage Q is provided as an on signal, so that the synchronous rectifier Q S is turned on.

한편, 트랜스(T) 이차측 전류(iD1)는 시간이 지나면 회로 동작에 의해 감소하게 되므로, 상기 전압변환부(803)에 출력된 전압(VR)은 시간 tb 시점에서부터 상기 동기정류기(QS)의 문턱전압(Vth) 아래로 하강하게 된다.On the other hand, transformer (T) the secondary-side current (i D1) is therefore reduced by the circuit behavior over time, the voltage (V R) output to the voltage conversion unit 803 is the synchronous rectifier, from the point of time t b ( Q S ) falls below the threshold voltage V th .

이때부터는 상기 랫치(801) R 단자의 입력이 "1" 이 되며, 이에 따라 상기 랫치(801)의 동작에 의해 랫치 출력전압(Q)은 "0"의 상태로 바뀌게 된다.At this time, the input of the latch 801 R terminal becomes “1”, and accordingly, the latch output voltage Q is changed to a state of “0” by the operation of the latch 801.

따라서, 상기 랫치 출력전압(Q)이 오프 신호로 제공되어 상기 동기정류기(QS)의 구동전압(VGS)은 0이 되고, 이로 인해 상기 동기정류기(QS)는 턴 오프 된다.Accordingly, the latch output voltage Q is provided as an off signal so that the driving voltage V GS of the synchronous rectifier Q S is zero, thereby turning off the synchronous rectifier Q S.

이에 따라, 시간 t2까지는 상기 동기정류기(QS)의 내부 다이오드에 의해 전류가 흐르게 되며, 전류가 0이 될 때, DCM 상태가 되어 이때부터는 제 2 커패시터(CF)에서 출력전류(IO)를 공급하게 된다. Accordingly, the current flows through the internal diode of the synchronous rectifier Q S until time t 2 , and when the current becomes 0, the state becomes DCM. From this time, the output current I O in the second capacitor C F is obtained. Will be supplied.

도 10에서 도시한 바와 같이, 본 발명은 동기정류기(QS)가 구동하는 전체 시간(t1~tb)동안 구동전압(VGS) 파형은 지연되지 않으므로, 동기정류기(QS)가 동작하지 않는 지연시간은 존재하지 않게 되고, 이에 따라, 구동전압(VGS) 파형의 펄스 폭이 종래보다 넓어지게 되어 전력변환효율이 향상되는 이점을 가지게 된다.As shown in FIG. 10, the waveform of the driving voltage V GS is not delayed for the entire time t 1 to t b during which the synchronous rectifier Q S is driven, so that the synchronous rectifier Q S operates. There is no delay time that does not exist, and thus, the pulse width of the driving voltage V GS waveform becomes wider than before, resulting in an improvement in power conversion efficiency.

도 11은 본 발명의 각부 동작 파형에 대한 시뮬레이션 결과를 나타낸 그래프 로서, 이때 적용된 입력전압은 220V이고, 출력전압은 12V이며, 출력전류(IO)의 경우 (a)는 0A, (b)는 0.2A, (c)는 8A, (d)는 17A이다. 11 is a graph showing the simulation results of the operating waveform of the present invention, wherein the input voltage is 220V, the output voltage is 12V, (a) is 0A, (b) is the output current (I 0 ) 0.2A, (c) is 8A, and (d) is 17A.

또한, 도 11에 도시된 상단 파형은 트랜스의 이차측 전류(iD1)이고, 하단 파형은 랫치의 출력전압(VGS)이며, 그 사이의 파형은 미분회로부에 출력된 미분전압(VR1)에 해당한다.In addition, the upper waveform shown in FIG. 11 is the secondary current (i D1 ) of the transformer, the lower waveform is the output voltage (V GS ) of the latch, and the waveform therebetween is the differential voltage (V R1 ) output to the differential circuit portion. Corresponds to

도 11에서 도시한 바와 같이, 다양한 출력부하에서도 시뮬레이션한 각주 동작 파형은 비교적 유사함을 확인할 수 있다.As shown in FIG. 11, it can be seen that the footnote motion waveforms simulated under various output loads are relatively similar.

이는, 랫치를 이용함에 따라 전압과 전류 정보 모두를 이용할 수 있게 되어 비교적 안정적인 구동전압(VGS)을 확보할 수 있기 때문이며, 이로 인해 높은 신뢰성을 가진 플라이백 회로를 구현할 수 있는 이점을 가지게 된다.This is because, by using the latch, both voltage and current information can be used, thereby obtaining a relatively stable driving voltage (V GS ), which has the advantage of implementing a flyback circuit having high reliability.

또한, 높은 신뢰성의 플라이백 회로를 구현할 수 있음에 따라, 안정된 구동전압 확보를 위한 별도의 안정화 회로 및 대용량의 전해 캐패시터 등이 필요없게 되므로, PCB를 종래보다 더 효율적으로 이용할 수 있는 이점도 가지게 된다.In addition, since the flyback circuit with high reliability can be implemented, a separate stabilization circuit and a large capacity electrolytic capacitor, etc. are not required for securing a stable driving voltage, and thus, the PCB can be used more efficiently than before.

도 12는 종래 기술과 본 발명의 출력전류(Output current)에 대한 전력변환효율(Effciency)을 나타낸 그래프로서, 종래 기술의 동기정류기를 포함한 플라이백 회로와 본 발명의 동기정류기를 포함한 플라이백 회로의 전력변환 효율을 비교하여 측정하였다.12 is a graph showing the power conversion efficiency (Effciency) of the prior art and the output current of the present invention, the flyback circuit including the synchronous rectifier of the prior art and the flyback circuit including the synchronous rectifier of the present invention. The power conversion efficiency was compared and measured.

도 12에서 도시한 바와 같이, 출력전류가 6A 이상에서는 차이가 거의 나타나지 않지만, 6A 이하에서는 종래의 플라이백 회로보다 본 발명이 더 향상된 효율을 유지하고 있음을 알 수 있다. As shown in FIG. 12, the difference in output current is almost no more than 6A, but it is understood that the present invention maintains more improved efficiency than the conventional flyback circuit below 6A.

여기서, 주목할 점은 본 발명의 전력효율 개선효과가 저전력에서 나타났다는 점인데, 이러한 효과는 최근에 주목받고 있는 대기전력 저감과도 연관되는 본 발명의 긍정적인 효과라고 판단된다. Here, it is noted that the power efficiency improvement effect of the present invention appeared in the low power, this effect is determined to be a positive effect of the present invention also associated with the standby power reduction, which has recently attracted attention.

이상에서 설명한 본 발명의 바람직한 일실시예는 예시의 목적을 위해 개시된 것이며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러가지 치환, 변형 및 변경이 가능할 것이며, 이러한 치환, 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.One preferred embodiment of the present invention described above is disclosed for the purpose of illustration, various substitutions, modifications and Modifications may be made and such substitutions, changes and the like should be regarded as belonging to the following claims.

상술한 바와 같이, 본 발명에 따른 플라이백 회로에 의하면, 랫치의 출력을 동기정류기의 온/오프 신호로 이용함에 따라 전압과 전류 정보 모두를 이용할 수 있으므로 전력변환효율을 향상시킬 수 있으며, 회로를 보다 용이하게 구현할 수 있는 효과가 있다. As described above, according to the flyback circuit according to the present invention, by using the output of the latch as an on / off signal of the synchronous rectifier, both voltage and current information can be used, and thus the power conversion efficiency can be improved. There is an effect that can be implemented more easily.

또한, 본 발명은, 전압과 전류 정보 모두를 이용하여 동기정류기의 온/오프 신호를 제공할 수 있으므로 높은 신뢰성을 확보할 수 있으며, 이에 따라 PCB를 효 율적으로 이용할 수 있는 효과가 있다.In addition, the present invention can provide the on / off signal of the synchronous rectifier by using both the voltage and current information, it is possible to ensure a high reliability, thereby effectively using the PCB.

아울러, 본 발명은, 미분회로부를 이용하여 동기정류기의 스위칭 기울기를 조절할 수 있으므로 온/오프 속도를 증가시킬 수 있으며, 이에 따라, 온/오프 손실을 감소시키고 전력변환효율 또한 향상시킬 수 있는 효과가 있다.In addition, the present invention, it is possible to increase the on / off rate by adjusting the switching slope of the synchronous rectifier using the differential circuit portion, accordingly, has the effect of reducing the on / off loss and also improve the power conversion efficiency have.

Claims (11)

펄스폭 변조신호에 따라 스위칭 동작을 하는 스위치와, 상기 스위치의 스위칭 동작에 따라 일차측 전압을 이차측으로 유도시키는 트랜스와, 상기 트랜스의 이차측 출력전압을 정류하는 동기정류기를 구비한 플라이백 회로에 있어서,A flyback circuit comprising a switch for performing a switching operation according to a pulse width modulation signal, a transformer for inducing a primary voltage to a secondary side according to the switching operation of the switch, and a synchronous rectifier for rectifying the secondary output voltage of the transformer. In 상기 트랜스의 이차측에 연결되고, 상기 트랜스의 이차측 전압 또는 상기 트랜스의 이차측 전류를 입력으로 하는 랫치를 포함하며, 상기 랫치에서 출력된 전압을 상기 동기정류기의 온/오프 신호로 제공하는 동기정류기 드라이버; 및A latch connected to a secondary side of the transformer and having a latch for inputting a secondary side voltage of the transformer or a secondary side current of the transformer, and providing a voltage output from the latch as an on / off signal of the synchronous rectifier; Rectifier driver; And 상기 동기정류기 드라이버에 연결되어 상기 동기정류기 드라이버에서 제공되는 온/오프 신호에 의해 상기 이차측 전압을 정류하는 동기정류부;를 포함하는 플라이백 회로.And a synchronous rectifier connected to the synchronous rectifier driver to rectify the secondary voltage by an on / off signal provided from the synchronous rectifier driver. 제 1항에 있어서, 상기 트랜스는,The method of claim 1, wherein the trans, 이차측에 추가로 권선된 보조권선을 포함하는 것을 특징으로 하는 플라이백 회로.A flyback circuit comprising an auxiliary winding further wound on a secondary side. 제 2항에 있어서, 상기 동기정류기 드라이버는,The synchronous rectifier driver of claim 2, wherein 상기 보조권선에 인가된 이차측 전압을 미분하여 일정이득의 전압을 출력하 는 미분회로부; A differential circuit unit which outputs a voltage having a predetermined gain by differentiating the secondary voltage applied to the auxiliary winding; 상기 트랜스의 이차측 전류를 일정이득의 전압으로 변환하여 출력하는 전압변환부; 및 A voltage converter converting the secondary side current of the transformer into a voltage having a predetermined gain and outputting the voltage; And 상기 미분회로부 및 상기 전압변환부에 연결되어 상기 미분회로부 또는 상기 전압변환부에서 출력된 전압이 입력으로 인가되고, 이에 대한 출력전압을 상기 동기정류기의 온/오프 신호로 제공하는 랫치;를 포함하는 것을 특징으로 하는 플라이백 회로.A latch connected to the differential circuit unit and the voltage converter and configured to apply a voltage output from the differential circuit unit or the voltage converter as an input, and provide an output voltage thereof as an on / off signal of the synchronous rectifier. A flyback circuit, characterized in that. 제 3항에 있어서, 상기 미분회로부는, The method of claim 3, wherein the differential circuit unit, 상기 보조권선 일단에 연결된 제 1 캐패시터; 및A first capacitor connected to one end of the auxiliary winding; And 상기 제 1 캐패시터와 접지단 사이에 병렬로 연결되어 있는 제 1 저항;을 포함하는 것을 특징으로 하는 플라이백 회로.And a first resistor connected in parallel between the first capacitor and the ground terminal. 제 3항에 있어서, 상기 전압변환부는,The method of claim 3, wherein the voltage conversion unit, 상기 트랜스의 이차측 전류를 전압으로 변환하여 출력하는 전류변압기; 및A current transformer converting the secondary side current of the transformer to a voltage and outputting the voltage; And 상기 전류변압기에서 출력된 전압을 일정이득의 전압으로 변환하여 출력하는 일정이득 변환회로;를 포함하는 것을 특징으로 하는 플라이백 회로. And a constant gain converter circuit converting the voltage output from the current transformer into a voltage having a constant gain and outputting the constant gain converter circuit. 제 5항에 있어서, 상기 일정이득 변환회로는,The method of claim 5, wherein the constant gain conversion circuit, 상기 전류변압기 일단에 연결된 다이오드; 및A diode connected to one end of the current transformer; And 상기 다이오드와 접지단 사이에 병렬로 연결된 제 2 저항;을 포함하는 것을 특징으로 하는 플라이백 회로.And a second resistor connected in parallel between the diode and the ground terminal. 제 3항에 있어서, 상기 랫치는,The method of claim 3, wherein the latch, 상기 스위치가 턴 오프 되는 순간, 상기 미분회로부에서 출력된 전압이 입력으로 인가되고, 이에 대한 출력전압을 상기 동기정류기의 온 신호로 제공하는 것을 특징으로 하는 플라이백 회로. And at the moment the switch is turned off, a voltage output from the differential circuit unit is applied as an input, and the output voltage thereof is provided as an ON signal of the synchronous rectifier. 제 3항에 있어서, 상기 랫치는,The method of claim 3, wherein the latch, 상기 전압변환부에서 출력된 전압이 상기 동기정류기의 문턱전압 이상일 경우에 한하여, 상기 전압변환부에서 출력된 전압이 입력으로 인가되고, 이에 대한 출력전압을 상기 동기정류기의 온 신호로 제공하는 것을 특징으로 하는 플라이백 회로.Only when the voltage output from the voltage converter is greater than or equal to the threshold voltage of the synchronous rectifier, the voltage output from the voltage converter is applied as an input, and the output voltage thereof is provided as an ON signal of the synchronous rectifier. Flyback circuit. 제 3항에 있어서, 상기 랫치는,The method of claim 3, wherein the latch, 상기 전압변환부에서 출력된 전압이 상기 동기정류기의 문턱전압 아래로 하로 하강하는 순간, 이에 대한 출력전압을 상기 동기정류기의 오프 신호로 제공하는 것을 특징으로 하는 플라이백 회로.And at the moment when the voltage output from the voltage converter drops below the threshold voltage of the synchronous rectifier, an output voltage thereof is provided as an off signal of the synchronous rectifier. 제 1항에 있어서, 상기 동기정류부는,The method of claim 1, wherein the synchronous rectification unit, 상기 트랜스의 이차측 전압 출력단과 접지단 사이에 병렬 연결되어 있는 제 2 캐패시터; 및 A second capacitor connected in parallel between the secondary voltage output terminal of the transformer and a ground terminal; And 상기 트랜스의 이차측 일단과 접지단 사이에 연결되어 상기 이차측 전압을 정류하는 동기정류기;를 포함하는 것을 특징으로 하는 플라이백 회로.And a synchronous rectifier connected between the secondary end of the transformer and the ground terminal to rectify the secondary side voltage. 제 7항 내지 제 10항 중 어느 한 항에 있어서, The method according to any one of claims 7 to 10, 상기 동기정류기는, MOSFET 인 것을 특징으로 하는 플라이백 회로.And the synchronous rectifier is a MOSFET.
KR1020060033121A 2006-04-12 2006-04-12 Flyback circuit comprising synchronous rectifier KR100730090B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060033121A KR100730090B1 (en) 2006-04-12 2006-04-12 Flyback circuit comprising synchronous rectifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060033121A KR100730090B1 (en) 2006-04-12 2006-04-12 Flyback circuit comprising synchronous rectifier

Publications (1)

Publication Number Publication Date
KR100730090B1 true KR100730090B1 (en) 2007-06-19

Family

ID=38372805

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060033121A KR100730090B1 (en) 2006-04-12 2006-04-12 Flyback circuit comprising synchronous rectifier

Country Status (1)

Country Link
KR (1) KR100730090B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107346943A (en) * 2017-07-12 2017-11-14 电子科技大学 Suitable for DCM and CCM dual-mode sync rectifier control circuit

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010040913A (en) * 1998-12-11 2001-05-15 도날드 디. 먼둘 Self-driven synchronous rectification scheme
KR20030011343A (en) * 2001-03-28 2003-02-07 코닌클리즈케 필립스 일렉트로닉스 엔.브이. Synchronous rectifiers
KR20050050674A (en) * 2002-10-16 2005-05-31 톰슨 라이센싱 에스.에이. Capacitively coupled power supply

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010040913A (en) * 1998-12-11 2001-05-15 도날드 디. 먼둘 Self-driven synchronous rectification scheme
KR20030011343A (en) * 2001-03-28 2003-02-07 코닌클리즈케 필립스 일렉트로닉스 엔.브이. Synchronous rectifiers
KR20050050674A (en) * 2002-10-16 2005-05-31 톰슨 라이센싱 에스.에이. Capacitively coupled power supply

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107346943A (en) * 2017-07-12 2017-11-14 电子科技大学 Suitable for DCM and CCM dual-mode sync rectifier control circuit

Similar Documents

Publication Publication Date Title
US6198638B1 (en) Synchronous rectifier flyback circuit for zero voltage switching
Arntzen et al. Switched-capacitor DC/DC converters with resonant gate drive
Lee et al. Resonant Capacitor O n/O ff Control of Half-Bridge LLC Converter for High-Efficiency Server Power Supply
US8520414B2 (en) Controller for a power converter
JP5088386B2 (en) Switching power supply
KR101378568B1 (en) Synchronous Rectifier
EP0658968B1 (en) Switching regulator
US7324355B2 (en) Dc-DC converter
KR20060083162A (en) Dc-dc converter of multi-output type
CN108418435B (en) Synchronous rectification flyback DC-DC power supply conversion device
JP2009284667A (en) Power supply device, its control method, and semiconductor device
US20150194900A1 (en) Power converter with modulated secondary-side synchronous rectification
JP6424982B2 (en) DC-DC converter
KR20130026714A (en) Synchronize rectifier driver circuit for llc resonant half bridge converter
JP2008131793A (en) Dc conversion device
US20110310638A1 (en) Power factor corrector and driving method thereof
Fernández et al. New self-driven synchronous rectification system for converters with a symmetrically driven transformer
JP3346543B2 (en) Switching power supply
KR101141374B1 (en) Boost converter
KR100730090B1 (en) Flyback circuit comprising synchronous rectifier
KR100963024B1 (en) Driving circuit of synchronous rectifier for flyback converter
Yang et al. A new transformer-based non-isolated topology optimized for VRM application
Lee et al. A study on implementing a phase-shift full-bridge converter employing an asynchronous active clamp circuit
JP4438885B2 (en) Isolated switching power supply
JP2011061953A (en) Multi-output switching power supply device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130403

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140325

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee