KR100729050B1 - 반도체패키지의 랜드 구조 및 그 제조 방법 - Google Patents

반도체패키지의 랜드 구조 및 그 제조 방법 Download PDF

Info

Publication number
KR100729050B1
KR100729050B1 KR1020000086236A KR20000086236A KR100729050B1 KR 100729050 B1 KR100729050 B1 KR 100729050B1 KR 1020000086236 A KR1020000086236 A KR 1020000086236A KR 20000086236 A KR20000086236 A KR 20000086236A KR 100729050 B1 KR100729050 B1 KR 100729050B1
Authority
KR
South Korea
Prior art keywords
land
package
conductor
insulating layer
hole
Prior art date
Application number
KR1020000086236A
Other languages
English (en)
Other versions
KR20020058199A (ko
Inventor
이춘흥
이선구
강대병
신원선
로비네트로버트
장상재
최석현
이상호
양준영
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020000086236A priority Critical patent/KR100729050B1/ko
Publication of KR20020058199A publication Critical patent/KR20020058199A/ko
Application granted granted Critical
Publication of KR100729050B1 publication Critical patent/KR100729050B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

이 발명은 반도체패키지의 랜드 구조 및 그 제조 방법에 관한 것으로, 랜드그리드어레이(LGA, Land Grid Array)형 반도체패키지와 마더보드 사이의 접속 신뢰성을 향상시킬 수 있도록, 다수의 도전성 패키지랜드가 평면상에 배열되어 있고, 상기 각각의 패키지랜드 하면중 일정 영역이 하부로 오픈되도록 상기 패키지랜드 하면에 일정 직경의 홀이 형성된 채 절연층이 부착되어 이루어진 회로기판을 갖는 반도체패키지에 있어서, 상기 절연층의 홀 내측에 위치된 패키지랜드 하면에는 일정두께의 도전체가 더 부착된 것을 특징으로 한다.

Description

반도체패키지의 랜드 구조 및 그 제조 방법{Land structure of semiconductor package and its manufacturing method}
도1a는 종래의 반도체패키지를 도시한 부분 단면도이고, 도1b는 그 실장 상태를 도시한 부분 단면도이다.
도2a 내지 도2d는 본 발명에 의한 반도체패키지의 랜드 구조를 도시한 부분 단면도이다.
도3 내지 도5b는 본 발명에 의한 반도체패키지의 랜드 제조 방법을 도시한 상태도이다.
- 도면중 주요 부호에 대한 설명 -
100; 반도체패키지 10; 회로기판
12; 패키지랜드 14; 절연층
14a; 절연층의 홀 20; 봉지부
30; 마더보드 32; 보드랜드
34; 솔더마스크 40; 도전체
41; 솔더페이스트 42; 구리도금층
43; 요철 50; 마스크
50a; 마스크의 홀 51; 스퀴즈
52; 스프레이 53; 에칭수단
본 발명은 반도체패키지의 랜드 구조 및 그 제조 방법에 관한 것으로, 더욱 상세하게 설명하면 랜드그리드어레이(LGA, Land Grid Array)형 반도체패키지와 마더보드 사이의 접속 신뢰성을 향상시킬 수 있는 반도체패키지의 랜드 구조 및 그 제조 방법에 관한 것이다.
통상 LGA형 반도체패키지(100')는 도1a에 도시된 바와 같이, 그 구성 요소중 하나인 회로기판(10)에 있어서, 상기 회로기판(10)의 하면에 마더보드(30)의 랜드(32)(이하, 보드랜드(32)라 함)와의 접속을 위한 패키지랜드(12)가 어레이(Array)된 형태를 하고, 상기 패키지랜드(12)가 외부로 노출되도록 그 패키지랜드(12) 하면에는 일정 직경의 홀(14a)이 형성된 절연층(14)이 부착되어 있다. 도면중 미설명 부호 20은 반도체칩 등을 감싸는 봉지부이다.
이러한, LGA형 반도체패키지(100')는 통상의 볼그리드어레이(Ball Grid Array)형 반도체패키지와 같이 패키지랜드(12)에 솔더볼이 형성되어 있지 않다. 따라서, 실장시 솔더페이스트를 마더보드(30)의 보드랜드(32)에 미리 도포한 후, 상기 반도체패키지(100)의 패키지랜드(12)를 상기 솔더페이스트에 융착시킴으로써, 반도체패키지(100')의 실장이 이루어진다.
이러한 LGA형 반도체패키지(100')와 마더보드(30)의 접속 구조가 도1b에 도 시되어 있다.
도시된 바와 같이 반도체패키지(100')의 하면에는 다수의 패키지랜드(12)가 어레이되어 있다. 상기 패키지랜드(12)는 절연성 절연층(14)에 의해 일정 영역이 오픈(Open)되어 있으며, 이 오픈된 영역이 마더보드(30)에 접속되는 영역이다.
한편, 상기 반도체패키지(100')가 접속되는 마더보드(30) 역시 상면에 상기 반도체패키지(100')의 패키지랜드(12)와 대응되는 모양으로 다수의 보드랜드(32)가 어레이되어 있다. 물론, 상기 보드랜드(32) 역시 절연성 솔더마스크(34)에 의해 일정 영역이 오픈되어 있다.
또한, 상기 패키지랜드(12)와 보드랜드(32) 사이에는 도전체(40)가 융착되어 있으며, 상기 도전체(40)에 의해 패키지랜드(12)와 보드랜드(32)가 상호 접속되는 구조를 한다. 여기서, 상기 도전체(40)는 통상적인 솔더페이스트가 리플로우(Reflow)되어 형성된 것이다.
이러한 접속 구조는 먼저, 마더보드(30)의 솔더마스크(34)를 통해 오픈된 보드랜드(32) 표면에 일정량의 도전체(40)(솔더페이스트)를 형성하고, 상기 마더보드(30)의 도전체(40) 상면에 상술한 구조의 반도체패키지(100')를 올려놓은 후 리플로우 공정을 수행한다. 그러면, 상기 도전체(40)가 융용되면서, 상기 패키지랜드(12)와 보드랜드(32)를 상호 접속시킨 채 융착됨으로써, 결국 반도체패키지(100')가 마더보드(30)에 접속된다.
그러나, 상기와 같은 종래의 반도체패키지(100')와 마더보드(30) 사이의 접속 구조는 제조 공정중 전적으로 마더보드(30)의 보드랜드(32)에 형성된 도전체(40)의 량에 따라 접속률이 결정되는 단점이 있다.
즉, 도1b의 확대도에서와 같이 패키지랜드(12)의 하면은 일정두께를 갖는 절연층(14)의 하면에서 상부로 일정거리 이격된 영역에 위치되기 때문에, 그것과 대응되는 도전체(40)의 량이 작을 경우, 리플로우 공정에서 상기 도전체(40)가 상기 패키지랜드(12) 하면에까지 융용되어 올라가지 않음으로써, 결국 반도체패키지(100)와 마더보드(30)의 접속불량이 발생하게 된다.
따라서 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로, 반도체패키지와 마더보드 사이의 접속 신뢰성을 향상시킬 수 있는 반도체패키지의 랜드 구조 및 그 제조 방법을 제공하는데 있다.
상기한 목적을 달성하기 위해 본 발명은 다수의 도전성 패키지랜드가 평면상에 배열되어 있고, 상기 각각의 패키지랜드 하면중 일정 영역이 하부로 오픈되도록 상기 패키지랜드 하면에 일정 직경의 홀이 형성된 채 절연층이 부착되어 이루어진 회로기판을 갖는 반도체패키지에 있어서, 상기 절연층의 홀 내측에 위치된 패키지랜드 하면에는 일정두께의 도전체가 더 부착된 것을 특징으로 한다.
여기서, 상기 도전체의 두께는 상기 절연층의 두께 이하가 되도록 함이 바람직하다.
또한, 상기 도전체는 단면상 다수의 요철(凹凸) 형태가 되도록 할 수도 있다.
또한, 상기 도전체는 솔더(Solder) 또는 구리(Cu)중 어느 하나 일 수 있다.
더불어, 상기한 목적을 달성하기 위해 본 발명은 다수의 도전성 패키지랜드를 평면상에 배열하고, 상기 패키지랜드의 하면중 일정 영역이 하부로 오픈되도록 상기 패키지랜드 하면에 일정 직경의 홀이 형성된 절연층을 부착하여 회로기판을 제조하는 단계가 포함된 반도체패키지의 제조 방법에 있어서, 상기 회로기판의 제조 단계후에는, 상기 절연층의 홀을 통해 외측으로 오픈된 패키지랜드에 도전체를 형성하는 단계가 더 포함된 것을 특징으로 한다.
여기서, 상기 도전체 형성 단계는 상기 절연층의 홀과 대응되도록 일정 직경의 홀이 형성된 마스크를 상기 절연층에 부착한 후, 상기 마스크에 솔더페이스트를 위치시키고, 상기 마스크 상에서 스퀴즈로 상기 솔더페이스트를 일측으로 밀어 상기 절연층의 홀 내측인 패키지랜드에 솔더페이스트가 충진되도록 하여 구현할 수 있다.
여기서, 상기 도전체 형성 단계는 상기 절연층의 홀과 대응되도록 일정 직경의 홀이 형성된 마스크를 상기 절연층에 부착한 후, 상기 마스크의 홀 내측인 패키지랜드에 스프레이를 이용하여 솔더페이스트가 충진되도록 하여 구현할 수도 있다.
또한, 상기 도전체 형성 단계는 상기 절연층의 홀을 통해 오픈된 패키지랜드 표면에 구리 도금층을 형성하여 이루어질 수도 있다.
이때, 상기 구리 도금층 형성 단계 후에는, 상기 도금층 표면에 다수의 요철(凹凸)이 형성되도록 에칭 용액을 분사하는 단계가 더 포함될 수 도 있다.
상기와 같이 하여 본 발명에 의한 반도체패키지의 랜드 구조 및 그 제조 방 법에 의하면, 절연층의 홀 내측에 위치된 패키지랜드 표면에 도전체를 채워줌으로써, 상기 도전체와 마더보드의 보드랜드에 형성된 솔더페이스트간의 접속 신뢰성이 더욱 향상되고, 결국은 반도체패키지의 실장 신뢰성이 높아지는 장점이 있다.
또한, 상기 패키지랜드에 형성된 도전체에 다수의 요철을 형성할 경우, 실장 공정에서 솔더페이스트와의 락킹(Locking) 효과가 유발되고, 더불어 실장 신뢰성 역시 향상되는 장점이 있다.
또한, 상기 도전체로서 구리 도금층을 이용할 경우에는 패키지랜드와 상기 도전체가 하나의 금속(One-Solid Metal)이 됨으로써, 반도체패키지의 전기적 성능이 더욱 향상되는 장점도 있다.
이하 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
도2a 내지 도2d는 본 발명에 의한 반도체패키지(100)의 랜드 구조를 도시한 부분 단면도이다.
먼저, 종래와 같이 도전성 패키지랜드(12)가 평면상에 배열되어 있고, 상기 각각의 패키지랜드(12) 하면중 일정 영역이 하부로 오픈되도록 상기 패키지랜드(12) 하면에는 일정 직경의 홀(14a)이 형성된 절연층(14)이 부착되어 회로기판(10)을 구성하고 있다. 또한 상기 회로기판(10) 상부에는 도시되지 않은 반도체칩 등이 위치되어 있고, 일정 형상의 봉지부(20)가 형성되어 있다. 상기 절연층(14)으로서는 통상적인 필름, 테이프, 솔더마스크 또는 커버코트 등이 가능하다.
여기서, 본 발명은 상기 절연층(14)의 홀(14a) 내측에 위치되는 패키지랜드(12) 하면에 일정 두께의 도전체(40)가 더 형성된 것이 특징이다.
여기서, 상기 도전체(40)는 두께가 상기 절연층(14)의 두께 이하가 되도록 함이 바람직하나 이것으로 본 발명을 한정하는 것은 아니다.
즉, 상기 도전체(40)는 도2a에 도시된 바와 같이 절연층(14)의 홀(14a) 내측에서 하부를 향하여 대략 볼록(Convex)하게 형성되거나, 도2b에 도시된 바와 같이 절연층(14)의 홀(14a) 내측에서 대략 평평하게 형성되거나, 또는 도2c에 도시된 바와 같이 절연층(14)의 홀(14a) 외측까지 대략 볼록하게 형성될 수 있다.
더불어, 도2d에 도시된 바와 같이 상기 도전체(40)는 하면에 다수의 요철(43)(凹凸)이 더 형성되어, 실장시 락킹 효과가 유발되도록 할 수도 있다.
한편, 상기 도2a 내지 도2d의 도전체(40)는 솔더(Solder)로 형성하거나 또는 구리 도금층일 수 있다. 즉, 절연층(14)의 홀(14a) 내측인 패키지랜드(12) 표면에 솔더페이스트를 충진하여 솔더가 형성되도록 하거나, 또는 패키지랜드(12) 표면에 구리를 도금함으로써 구리 도금층을 형성할 수도 있다. 물론, 도2d의 랜드 구조는 도전체(40)로 이용된 솔더 또는 구리 도금층에 요철(43)이 형성되도록 에칭 공정이 수행된 것이다.
도3 내지 도5b는 본 발명에 의한 반도체패키지(100)의 랜드 제조 방법을 도시한 상태도이다.
종래와 같이 다수의 도전성 패키지랜드(12)를 평면상에 배열하고, 상기 패키지랜드(12)의 하면중 일정 영역이 하부로 오픈되도록 상기 패키지랜드(12) 하면에 일정 직경의 홀(14a)이 형성된 절연층(14)을 부착하여 회로기판(10)을 제조하는 단계가 포함된 반도체패키지(100)의 제조 방법은 동일하다.
본 발명은 상기 회로기판(10)의 제조 단계후, 상기 절연층(14)의 홀(14a)을 통해 외측으로 오픈된 패키지랜드(12)에 일정두께의 도전체를 형성하는 단계가 더 포함된 것이 특징이다.
즉, 도3에 도시된 바와 같이 상기 도전체(40) 형성 단계는 상기 절연층(14)의 홀(14a)과 대응되도록 일정 직경의 홀(50a)이 형성된 마스크(50)를 상기 절연층(14)에 부착한 후, 상기 마스크(50)에 솔더페이스트(41)를 위치시키고, 상기 마스크(50) 상에서 스퀴즈(51)로 상기 솔더페이스트(41)를 일측으로 밀어 상기 절연층(14)의 홀(14a) 내측인 패키지랜드(12)에 솔더페이스트(41)가 충진되도록 함으로써 도전체를 형성한다. 물론, 상기 솔더페이스트(41)의 충진후에는 솔더페이스트(41)를 융용시키는 리플로우(Reflow) 공정을 수행한다.
또한, 도4에 도시된 바와 같이 상기 도전체 형성 단계는 상기 절연층(14)의 홀(14a)과 대응되도록 일정 직경의 홀(50a)이 형성된 마스크(50)를 상기 절연층(14)에 부착한 후, 상기 마스크(50)의 홀(50a) 내측인 패키지랜드(12)에 스프레이(52)를 이용하여 솔더페이스트(41)가 충진되도록 함으로써 도전체를 형성한다. 물론, 상기 솔더페이스트(41)의 충진후에는 솔더페이스트(41)를 융용시키는 리플로우 공정을 수행한다.
한편, 도5a 및 도5b에 도시된 바와 같이, 상기 도전체 형성 단계는 상기 절연층(14)의 홀(14a)을 통해 오픈된 패키지랜드(12) 표면에 일정 두께의 도전체(구 리 도금층(42) 또는 융용되어 고착된 솔더페이스트(41))를 형성하고, 상기 도전체 상에 격자상의 마스크(50)를 부착한 후, 상기 도전체에 다수의 요철(43)(凹凸)이 형성되도록 에칭 용액을 분사하는 단계로 이루어질 수도 있다. 도면중 미설명 부호 53은 에칭 수단이다.
이상에서와 같이 본 발명은 비록 상기의 실시예에 한하여 설명하였지만 여기에만 한정되지 않으며, 본 발명의 범주 및 사상을 벗어나지 않는 범위내에서 여러가지로 변형된 실시예도 가능할 것이다.
따라서, 본 발명에 의한 반도체패키지의 랜드 구조 및 그 제조 방법에 의하면, 절연층의 홀 내측에 위치된 패키지랜드 표면에 도전체를 채워줌으로써, 상기 도전체와 마더보드의 보드랜드에 형성된 솔더페이스트간의 접속 신뢰성이 더욱 향상되고, 결국은 반도체패키지의 실장 신뢰성이 높아지는 효과가 있다.
또한, 상기 패키지랜드에 형성된 도전체에 다수의 요철을 형성할 경우, 실장 공정에서 솔더페이스트와의 락킹(Locking) 효과가 유발되고, 더불어 실장 신뢰성 역시 향상되는 효과가 있다.
또한, 상기 도전체로서 구리 도금층을 이용할 경우에는 패키지랜드와 상기 도전체가 하나의 금속(One-Solid Metal)이 됨으로써, 반도체패키지의 전기적 성능이 더욱 향상되는 효과도 있다.

Claims (7)

  1. 다수의 도전성 패키지랜드가 평면상에 배열되어 있고, 상기 각각의 패키지랜드 하면중 일정 영역이 하부로 오픈되도록 상기 패키지랜드 하면에 일정 직경의 홀이 형성된 채 절연층이 부착되어 이루어진 회로기판을 갖는 반도체패키지에 있어서,
    상기 절연층의 홀 내측에 위치된 패키지랜드 하면에는 일정두께의 도전체가 더 부착된 것을 특징으로 하는 반도체패키지의 랜드 구조.
  2. 제1항에 있어서, 상기 도전체는 단면상 다수의 요철(凹凸) 형태인 것을 특징으로 하는 반도체패키지의 랜드 구조.
  3. 제1항 또는 제2항에 있어서, 상기 도전체는 솔더(Solder) 또는 구리(Cu)중 어느 하나 인 것을 특징으로 하는 반도체패키지의 랜드 구조.
  4. 다수의 도전성 패키지랜드를 평면상에 배열하고, 상기 패키지랜드의 하면중 일정 영역이 하부로 오픈되도록 상기 패키지랜드 하면에 일정 직경의 홀이 형성된 절연층을 부착하여 회로기판을 제조하는 단계가 포함된 반도체패키지의 제조 방법에 있어서,
    상기 회로기판의 제조 단계후에는, 상기 절연층의 홀을 통해 외측으로 오픈 된 패키지랜드에 도전체를 형성하는 단계가 더 포함된 것을 특징으로 하는 반도체패키지의 랜드 제조 방법.
  5. 제4항에 있어서, 상기 도전체 형성 단계는 상기 절연층의 홀과 대응되는 홀이 형성된 마스크를 상기 절연층에 부착한 후, 상기 마스크의 홀 내측인 패키지랜드에 스프레이를 이용하여 솔더페이스트가 충진되도록 함을 특징으로 하는 반도체패키지의 랜드 제조 방법.
  6. 제4항에 있어서, 상기 도전체 형성 단계는 상기 절연층의 홀을 통해 오픈된 패키지랜드 표면에 구리 도금층을 형성하여 이루어진 것을 특징으로 하는 반도체패키지의 랜드 제조 방법.
  7. 제6항에 있어서, 상기 구리 도금층 형성 단계 후에는, 상기 도금층 표면에 다수의 요철(凹凸)이 형성되도록 에칭용액을 분사하는 단계가 더 포함된 것을 특징으로 하는 반도체패키지의 랜드 제조 방법.
KR1020000086236A 2000-12-29 2000-12-29 반도체패키지의 랜드 구조 및 그 제조 방법 KR100729050B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000086236A KR100729050B1 (ko) 2000-12-29 2000-12-29 반도체패키지의 랜드 구조 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000086236A KR100729050B1 (ko) 2000-12-29 2000-12-29 반도체패키지의 랜드 구조 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20020058199A KR20020058199A (ko) 2002-07-12
KR100729050B1 true KR100729050B1 (ko) 2007-06-14

Family

ID=27689305

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000086236A KR100729050B1 (ko) 2000-12-29 2000-12-29 반도체패키지의 랜드 구조 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100729050B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100845121B1 (ko) 2006-12-29 2008-07-09 세미텍 주식회사 반도체용 임베디드 회로기판 제조방법 및 그 반도체용임베디드 회로기판

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970030530A (ko) * 1995-11-03 1997-06-26 김광호 전기적 연결용 지지 수단을 적용한 플립 칩(flip chip) 패킹 구조
JPH11121528A (ja) * 1997-10-21 1999-04-30 Fujitsu Ltd 半導体装置
JP2000164751A (ja) * 1998-11-26 2000-06-16 Sumise Device:Kk Ｉｃパッケージ
KR20000042669A (ko) * 1998-12-26 2000-07-15 김영환 반도체 패키지의 실장방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970030530A (ko) * 1995-11-03 1997-06-26 김광호 전기적 연결용 지지 수단을 적용한 플립 칩(flip chip) 패킹 구조
JPH11121528A (ja) * 1997-10-21 1999-04-30 Fujitsu Ltd 半導体装置
JP2000164751A (ja) * 1998-11-26 2000-06-16 Sumise Device:Kk Ｉｃパッケージ
KR20000042669A (ko) * 1998-12-26 2000-07-15 김영환 반도체 패키지의 실장방법

Also Published As

Publication number Publication date
KR20020058199A (ko) 2002-07-12

Similar Documents

Publication Publication Date Title
CN101834166B (zh) 具有支架触点以及管芯附垫的无引脚集成电路封装
US10461006B1 (en) Encapsulated semiconductor package
EP0957520A2 (en) Semiconductor package and mount board, and mounting method
US7579676B2 (en) Leadless leadframe implemented in a leadframe-based BGA package
US6381838B1 (en) BGA package and method of manufacturing the same
US8067698B2 (en) Wiring substrate for use in semiconductor apparatus, method for fabricating the same, and semiconductor apparatus using the same
US20050054187A1 (en) Method for forming ball pads of BGA substrate
KR20110064471A (ko) 패키지 기판 및 그의 제조방법
US7340829B2 (en) Method for fabricating electrical connection structure of circuit board
US11081370B2 (en) Methods of manufacturing an encapsulated semiconductor device
US9691635B1 (en) Buildup dielectric layer having metallization pattern semiconductor package fabrication method
US6250606B1 (en) Substrate for semiconductor device, semiconductor device and manufacturing method thereof
KR100214544B1 (ko) 볼 그리드 어레이 반도체 패키지
KR19990052644A (ko) 반도체 패키지 및 그 제조방법 및 그 적층방법
JPH11126795A (ja) 実装基板およびその製造方法ならびに電子部品の実装方法
KR100729050B1 (ko) 반도체패키지의 랜드 구조 및 그 제조 방법
KR20080045017A (ko) 금속 범프를 갖는 반도체 칩 패키지 및 그 제조방법
JPH09153519A (ja) 半導体の実装構造
US8786108B2 (en) Package structure
JP4856410B2 (ja) 半導体装置
JPH08148526A (ja) 半導体装置
KR100243023B1 (ko) 반도체 패키지와 그 제조방법 및 그 적층방법
KR100702938B1 (ko) 반도체 팩키지용 기판
JP3932771B2 (ja) 半導体チップ搭載用基板の製造方法及び半導体装置の製造方法
KR20000025382A (ko) 적층형 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130607

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140603

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150604

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160607

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170602

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180605

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190604

Year of fee payment: 13