KR100725568B1 - 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마디스플레이 장치 - Google Patents

플라즈마 디스플레이 패널의 구동 방법 및 플라즈마디스플레이 장치 Download PDF

Info

Publication number
KR100725568B1
KR100725568B1 KR1020050089168A KR20050089168A KR100725568B1 KR 100725568 B1 KR100725568 B1 KR 100725568B1 KR 1020050089168 A KR1020050089168 A KR 1020050089168A KR 20050089168 A KR20050089168 A KR 20050089168A KR 100725568 B1 KR100725568 B1 KR 100725568B1
Authority
KR
South Korea
Prior art keywords
electrode
electrodes
discharge
plasma display
potential
Prior art date
Application number
KR1020050089168A
Other languages
English (en)
Other versions
KR20060051636A (ko
Inventor
다까시 사사끼
다까유끼 고바야시
나오끼 이또까와
Original Assignee
후지츠 히다찌 플라즈마 디스플레이 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지츠 히다찌 플라즈마 디스플레이 리미티드 filed Critical 후지츠 히다찌 플라즈마 디스플레이 리미티드
Publication of KR20060051636A publication Critical patent/KR20060051636A/ko
Application granted granted Critical
Publication of KR100725568B1 publication Critical patent/KR100725568B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/298—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels using surface discharge panels
    • G09G3/2983—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels using surface discharge panels using non-standard pixel electrode arrangements
    • G09G3/2986—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels using surface discharge panels using non-standard pixel electrode arrangements with more than 3 electrodes involved in the operation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • G09G3/2942—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge with special waveforms to increase luminous efficiency
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/298—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels using surface discharge panels
    • G09G3/299—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels using surface discharge panels using alternate lighting of surface-type panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0228—Increasing the driving margin in plasma displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

고휘도의 플라즈마 디스플레이 장치를 실현하기 위해, 평행하게 교대로 설치되어, 근접하는 전극 사이에서 반복 방전을 행하는 복수의 제1 및 제2 전극(X1, X2, Xn; Y1, Y2, Yn)과, 반복 방전을 행하는 상기 제1 및 제2 전극 사이에 설치되어, 유전체층으로 피복된 복수의 제3 전극(Z1, Z2, Zn)을 구비하는 플라즈마 디스플레이 장치로서, 복수의 제1 전극을 구동하는 제1 전극 구동 회로(5)와, 복수의 제2 전극을 구동하는 제2 전극 구동 회로(3, 4)와, 복수의 제3 전극을 구동하는 제3 전극 구동 회로(6)를 구비하고, 제3 전극 구동 회로는, 제3 전극을 제1 및 제2 전극 사이에서의 반복 방전에 있어서의 음극으로 되는 전극과 대략 동일 전위로 한다.
유지 방전, 반복 방전, 플라즈마 디스플레이, 동일 전위

Description

플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 디스플레이 장치{METHOD FOR DRIVING PLASMA DISPLAY PANEL AND PLASMA DISPLAY DEVICE}
도 1은 본 발명의 제1 실시예의 PDP 장치의 전체 구성을 도시하는 도면.
도 2는 제1 실시예의 PDP의 분해 사시도.
도 3은 제1 실시예의 PDP의 단면도.
도 4는 제1 실시예의 전극 형상을 도시하는 도면.
도 5는 제1 실시예의 구동 파형을 도시하는 도면.
도 6은 제1 실시예의 유지 방전 기간에 있어서의 구동 파형의 상세를 도시하는 도면.
도 7은 전극 구조의 변형예를 도시하는 도면.
도 8은 유지 방전 기간에 있어서의 구동 파형의 변형예를 도시하는 도면.
도 9는 본 발명의 제2 실시예의 PDP 장치의 전체 구성을 도시하는 도면.
도 10은 제2 실시예의 전극 형상을 도시하는 도면.
도 11은 제2 실시예의 구동 파형(홀수 필드)를 도시하는 도면.
도 12는 제2 실시예의 구동 파형(짝수 필드)를 도시하는 도면.
도 13은 제2 실시예의 변형예의 PDP 장치의 전체 구성을 도시하는 도면.
<도면의 주요 부분에 대한 부호의 설명>
11 : 전면 기판
12 : 제1 (X) 방전 전극
13 : 제1 (X) 버스 전극
14 : 제2 (Y) 방전 전극
15 : 제2 (Y) 버스 전극
16 : 제3 (Z) 방전 전극
17 : 제3 (Z) 버스 전극
18 : 유전체층
20 : 배면 기판
21 : 제3 (어드레스) 버스 전극
22 : 유전체층
23 : 세로격벽
[특허 문헌 1] 일본 특허공개 평성 6-260092호 공보
[특허 문헌 2] 일본 특허공개 2000-123741호 공보
[특허 문헌 3] 일본 특허공개 2002-110047호 공보
[특허 문헌 4] 일본 특허 공개 2001-34228호 공보
[특허 문헌 5] 일본 특허공개 2004-192875호 공보
[특허 문헌 6] 일본 특허 제2801893호 공보
본 발명은, 퍼스널 컴퓨터나 워크스테이션 등의 디스플레이 장치, 평면형 텔레비전, 광고나 정보 등의 표시용 플라즈마 디스플레이에 사용되는 A/C형 플라즈마 디스플레이 패널(PDP)에 관한 것이다.
AC형 컬러 PDP 장치에 있어서는, 표시할 셀을 규정하는 기간(어드레스 기간)과 표시 점등을 위한 방전을 행하는 표시 기간(서스테인 기간)을 분리한 어드레스·표시 분리(ADS) 방식이 널리 채용되고 있다. 이 방식에 있어서는, 어드레스 기간에, 점등하는 셀에 전하를 축적하고, 그 전하를 이용하여 서스테인 기간에 표시를 위한 방전을 행한다.
또한, 플라즈마 디스플레이 패널에는, 제1 방향으로 신장되는 복수의 제1 전극을 서로 평행하게 설치하고, 제1 방향에 대하여 수직인 제2 방향으로 신장하는 복수의 제2 전극을 서로 평행하게 설치한 2전극형 PDP와, 제1 방향으로 신장하는 복수의 제1 전극과 제2 전극을 교대로 평행하게 설치하고, 제1 방향에 대하여 수직인 제2 방향으로 신장하는 복수의 어드레스 전극을 서로 평행하게 설치한 3전극형 PDP가 있고, 최근에는 3전극형 PDP가 널리 사용되고 있다.
이 3전극형 PDP의 일반적인 구조는, 제1 기판에 제1 (X) 전극과 제2 (Y) 전극을 교대로 평행하게 설치하고, 제1 기판에 대향하는 제2 기판에 제1 및 제2 전극에 수직인 방향으로 신장하는 어드레스 전극을 설치하고, 전극 표면을 각각 유전체층으로 피복한다. 제2 기판 상에는 또한, 제3 전극 사이에 제3 전극과 평행하게 신장하는 1방향의 스트라이프 형상의 격벽, 또는 셀을 각각 분리하도록 어드레스 전극 및 제1 및 제2 전극과 평행 배치되는 2차원 격자 형상의 격벽을 설치하고, 격벽 사이에 형광체층을 형성한 후, 제1과 제2 기판을 접합한다. 따라서, 제3 전극 상에는 유전체층과 형광체층, 그리고 격벽이 형성되는 경우도 있다.
제1과 제2 전극 사이에 전압을 인가하여 전체 셀에서 방전을 발생시키고, 전극 근방의 전하(벽전하)를 균일한 상태로 한 후, 제2 전극에 스캔 펄스를 순차적으로 인가하고, 스캔 펄스에 동기하여 어드레스 전극에 어드레스 펄스를 인가하여, 점등하는 셀 내에 선택적으로 벽전하를 남기는 어드레스 동작을 행한 후, 방전하는 제1 및 제2의 인접 2전극 사이에 교대로 역극성의 전위로 되는 유지 방전 펄스를 인가하여 어드레스 동작에 의해 벽전하가 형성된 점등 셀에서 유지 방전을 발생시켜 점등을 행한다. 형광체층은, 방전에 의해 발생하는 자외선에 의해 발광하고, 그것을 제1 기판을 통해서 본다. 그 때문에, 제1 및 제2 전극은, 금속 재료로 형성된 불투명한 버스 전극과, ITO막 등의 투명 전극으로 형성되고, 투명 전극을 통해서 형광체층에서 발생한 광을 볼 수 있게 되어 있다. 일반적인 PDP의 구조 및 동작은 널리 알려져 있으므로, 여기서는 자세한 설명을 생략한다.
상기한 바와 같은 3전극형 PDP에 있어서, 제1 전극과 제2 전극 사이에 평행하게 제3 전극을 설치한 PDP가 여러 종류 제안되어 있다.
예를 들면, 특허 문헌 1은, 제1 전극과 제2 전극 사이에 평행하게 제3 전극을 설치한 PDP를 사용한 비어드레스·표시 분리(비ADS)방식의 PDP 장치를 기재하고 있다.
또한, 특허 문헌 2는, 제1 전극과 제3 전극간 및 제2 전극과 제3 전극간의 표시 라인을 이용하여 인터레이스 표시를 행하는 PDP 장치를 기재하고 있다.
또한, 특허 문헌 3은, 제1 전극과 제2 전극 사이에 평행하게 제3 전극을 설치한 각종의 PDP 및 제3 전극을 각종 용도로 사용하는 구성을 기재하고 있다.
또한, 특허 문헌 4 및 특허 문헌 5는, 방전을 행하지 않는 제1 전극과 제2 전극 사이(비표시 라인)에 제3 전극을 설치하여, 트리거 동작, 비표시 라인에서의 방전 방지(역 슬릿 방지) 및 리세트 동작 등에 제3 전극을 이용하는 구성을 기재하고 있다.
PDP 장치에서는, 휘도(발광량)를 향상시켜, 높은 표시 휘도가 얻어지는 것이 기대되고 있다. 방전을 행하는 전극간의 간격(슬릿 폭)을 넓혀 장거리 방전을 하면 발광 효율이 향상하지만, 방전 개시 전압이 상승하기 때문에, 인가하는 전압을 높게 할 필요가 있어, 구동 회로의 코스트 증가 등 각종 문제가 발생한다. 특허 문헌 1 및 3은, 제3 전극을 이용하여, 방전 개시 전압을 상승시키는 일없이, 장거리 방전을 행하는 구성을 기재하고 있다.
본 발명은, 이것과 전혀 다른 원리로 발광량을 향상시키는 새로운 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 디스플레이 장치의 실현을 목적으로 한다.
상기 목적을 실현하기 위해서, 본 발명의 플라즈마 디스플레이 패널(PDP)의 구동 방법은, 3전극형의 PDP에 있어서, 방전을 행하는 제1 (X) 전극과 제2 (Y) 전극 사이에 제3 전극(Z) 전극을 설치하고, 제1 및 제2 전극 사이에서 반복 방전(유지 방전)을 행할 때의 적어도 방전 기간 중에는, 제3 전극을, 제1 및 제2 전극 사이에서의 반복 방전에 있어서의 음극으로 되는 전극과 대략 동일 전위로 한다.
즉, 본 발명의 플라즈마 디스플레이 패널(PDP)의 구동 방법은, 평행하게 교대로 설치되어, 근접하는 전극 사이에서 반복 방전을 행하는 복수의 제1 및 제2 전극과, 상기 반복 방전을 행하는 상기 제1 및 제2 전극 사이에 설치되고, 유전체층으로 피복된 복수의 제3 전극을 구비하는 플라즈마 디스플레이 패널의 구동 방법으로서, 상기 제1 및 제2 전극 사이에서 상기 반복 방전을 행할 때의 적어도 방전 기간 중에는, 상기 제3 전극을, 상기 제1 및 제2 전극 사이에서의 상기 방전에 있어서의 음극으로 되는 전극과 대략 동일 전위로 하는 것을 특징으로 한다.
종래의 PDP에서는, 제1 및 제2 전극을, 평행하게 신장하는 제1 및 제2 버스 전극과, 셀마다 제1 및 제2 버스 전극에 접속되도록 설치된 투명한 제1 및 제2 방전 전극으로 구성하고 있었다. 이 구성에 있어서의 유지 방전은, 제1 및 제2 전극에 교대로 극성을 변경한 유지 방전 펄스를 반복해서 인가하여 유지 방전을 발생시키고 있었다. 바꿔 말하면, 제1 전극은 교대로 양극과 음극으로 되고, 마찬가지로 제2 전극도 교대로 음극과 양극으로 된다. 그 때문에, 지금까지의 PDP에서는, 제1 방전 전극과 제2 방전 전극은, 방전의 대칭성을 고려하여, 동일한 형상으로 하고 있었다.
본원 발명자는, 방전에 있어서의 양극과 음극의 면적비와 발광량의 관계에 대하여 실험을 행하고, 음극의 면적이 양극의 면적보다 큰 경우에, 발광량이 커지는 것을 발견하였다. 구체적으로는, 음극의 방전 영역과 양극의 방전 영역의 면적비를 3:1로 한 경우와, 1:3으로 한 경우에, 음극이 큰 경우 쪽이 약 1.5배의 가시광이 출력되었다. 따라서, 방전에 있어서, 음극은 양극보다 발광량이 약 2배 양호하다고 생각된다.
따라서, 본 발명에서는, 반복해서 행해지는 각 유지 방전에 있어서, 방전 개시시부터 방전 종료까지의 동안에는 제3 (Z) 전극을 음극으로서 동작시킨다. 이에 의해, 예를 들면, 제1 (X) 전극이 음극, 제2 (Y) 전극이 양극으로서 방전을 행하는 경우에는, 제1 (X) 전극 및 제3 (Z) 전극을 합한 넓은 영역을 음극으로 하여 큰 발광량의 방전이 행해진다. 반대로, 제1 (X) 전극이 양극, 제2 (Y) 전극이 음극으로서 방전을 행하는 경우에는, 제2 (Y) 전극 및 제3 (Z) 전극을 합한 넓은 영역을 음극으로 하여 큰 발광량의 방전이 행해지게 된다.
방전 종료 후, 제3 (Z) 전극을 양극으로 함으로써, 마이너스의 벽전하가 축적된다. 다음으로, 극성을 변경하여 유지 방전 펄스를 제1 (X) 전극과 제2 (Y)전극 사이에 인가할 때에는, 재차 제3 (Z) 전극을 음극으로 한다. 이 이후, 상기한 동작을 반복함으로써, 제3 (Z) 전극을 항상 음극으로 하는 대 발광량의 방전이 행해진다.
예를 들면, 제1 (X) 방전 전극, 제2 (Y) 방전 전극 및 제3 (Z) 전극의 방전 영역의 면적비를 1:1:2로 하면, 항상 음극과 양극의 방전 영역의 면적비가 3:1로 방전이 행해지게 되어, 발광량이 향상하고, 표시 휘도가 향상한다.
방전은, 전압의 인가로부터 지연해서 발생하고, 임의의 시간 후에 방전 강도가 피크값으로 되고, 그 후 방전 강도가 서서히 감쇠하여 종료한다. 방전에 의해 자외선이 발생하고, 자외선이 형광체를 여기하여 가시광을 발생하여, 글래스 기판을 통해서 패널 밖으로 출력된다. 자외선은 글래스 기판에 흡수되기 때문에 외부로는 출력되지 않아, 패널 밖에서 자외선을 검출할 수는 없다. 방전에 의해 자외선과 함께 적외광도 발생하고, 자외선과 적외광의 발생 타이밍은 거의 대응하고 있다. 따라서, 적외광을 측정함으로써, 방전의 상태 변화를 검출할 수 있다.
제3 (Z) 전극을 음극으로 한 상태로부터, 전하가 축적되도록 양극으로 하는 절환 타이밍은, 방전이 충분히 종료한 후인 것이 바람직하다. 바꿔 말하면, 출력되는 적외광이 강한 동안에는, 제3 (Z) 전극을 양극으로 절환하는 것은 바람직하지 못하다. 여기서는, 예를 들면, 출력되는 적외광이 피크 강도로부터 10%의 강도로 감소한 시점에서 제3 (Z) 전극을 양극으로 절환한다.
또한, 유지 방전은 반복해서 행해지는데, 유지 방전의 초기에 있어서는 방전 공간 내의 부유 전하가 적어, 전압의 인가로부터 방전이 발생하여 방전 강도가 피크값으로 될 때까지의 시간이 길지만, 유지 방전은 수회 반복되면, 방전 공간 내의 부유 전하가 증가하여 방전 강도가 피크값으로 될 때까지의 시간이 짧아진다. 그래서, 제3 (Z) 전극을 음극으로 하는 기간에는, 반복 방전의 초기에는 길고, 그 후 짧아지도록 하는 것이 바람직하다.
본 발명은, 제1 및 제2 전극이 쌍을 이루고, 쌍을 이루는 제1 및 제2 전극 사이에서 유지 방전이 행해지는 통상형의 플라즈마 디스플레이 패널(PDP)의 구동 방법에도, 복수의 제1 및 제2 전극의 전부의 사이에서 유지 방전이 행해지는 특허 문헌 6에 기재된 ALIS 방식의 PDP의 구동 방법에도 적용 가능하다. 본 발명을 통상형의 PDP의 구동 방법에 적용하는 경우에는, 복수의 제3 전극에는 공통의 전위를 인가한다.
ALIS 방식의 PDP는 인터레이스 구동되므로, 본 발명을 ALIS 방식의 PDP의 구동 방법에 적용하는 경우에는, 홀수 필드의 유지 방전 기간 중에는, 제2 (Y) 전극과 그의 한쪽에 근접하는 제1 (X) 전극 사이는 표시 라인이고, 유지 방전이 행해지므로, 거기에 설치된 제3 (Z) 전극을 반복 방전에 있어서 음극으로 되는 전위로 하고, 제2 (Y) 전극과 그의 다른쪽에 근접하는 제1 (X) 전극 사이는 비표시 라인이므로, 거기에 설치된 제3 (Z) 전극을 방전의 발생 및 방전의 전파를 방지하는 전위로 한다. 마찬가지로, 짝수 필드의 방전 기간 중에는, 제2 전극과 그의 다른쪽에 근접하는 제1 (X) 전극 사이에 설치된 제3 (Z) 전극을 반복 방전에 있어서 음극으로 되는 전위로 하고, 제2 (Y) 전극과 그의 한쪽에 근접하는 제1 (X) 전극 사이에 설치된 제3 (Z) 전극을 방전의 발생 및 방전의 전파를 방지하는 전위로 한다. 실제로는, 근접하는 표시 라인에서는 제1 (X) 전극과 제2 (Y) 전극에 역상의 유지 방전 펄스가 인가되고, 근접하는 비표시 라인에서도 제1 (X) 전극과 제2 (Y) 전극에 역상의 유지 방전 펄스가 인가되므로, 복수의 제3 (Z) 전극은 4개의 그룹으로 나누어, 각각의 그룹마다 서로 다른 신호를 인가할 수 있도록 구성할 필요가 있다.
<발명을 실시하기 위한 최량의 형태>
도 1은, 본 발명의 제1 실시예의 플라즈마 디스플레이 장치(PDP 장치)의 전 체 구성을 도시하는 도면이다. 제1 실시예의 PDP 장치에서 사용하는 PDP(1)는, 한 쌍의 제1 (X) 전극과 제2 (Y) 전극 사이에서 방전을 행하는 종래형의 PDP에 본 발명을 적용한 것이다. 도 1에 도시하는 바와 같이, 제1 실시예의 PDP(1)는, 가로 방향으로 신장하는 X 전극(X1, X2,…, Xn)과 Y 전극(Y1, Y2,…, Yn)이 교대로 배치되고, 각 쌍의 X 전극과 Y 전극 사이에 제3 전극(Z1, Z2, …, Zn)이 배치된다. 따라서, X 전극, Y 전극 및 Z 전극의 3개의 전극의 조합이 n조 형성된다. 또한, 세로 방향으로 신장하는 어드레스 전극 A1, A2,…, Am이, n조의 X 전극, Y 전극 및 Z 전극과 교차하도록 배치되고, 교차 부분에 셀이 형성된다. 따라서, n개의 표시 행과 m개의 표시 열이 형성된다.
도 1에 도시하는 바와 같이, 제1 실시예의 PDP장치는, m개의 어드레스 전극을 구동하는 어드레스 구동 회로(2)와, n개의 Y 전극에 주사 펄스를 인가하는 주사 회로(3)와, 주사 회로(3)를 통하여 n개의 Y 전극에 주사 펄스 이외의 전압을 공통으로 인가하는 Y 구동 회로(4)와, n개의 X 전극에 전압을 공통으로 인가하는 X 구동 회로(5)와, n개의 Z 전극에 전압을 공통으로 인가하는 Z 구동 회로(6)와, 각 부를 제어하는 제어 회로(7)를 갖는다. 제1 실시예의 PDP 장치는, PDP(1)에 Z 전극을 설치한 점 및 그것을 구동하는 Z 구동 회로(6)를 설치한 점이 종래예와 다르고, 다른 부분은 종래예와 동일하므로, 여기서는 Z 전극에 관계되는 부분만을 설명하고, 다른 부분의 설명은 생략한다.
도 2는, 제1 실시예의 PDP의 분해 사시도이다. 도시한 바와 같이, 전면(제1) 글래스 기판(11) 상에는, 가로 방향으로 신장하는 제1 (X) 버스 전극(13) 및 제 2 (Y) 버스 전극(15)이 교대로 평행하게 배치되어 쌍을 이루고 있다. X 및 Y 광투과성 전극(방전 전극)(12 및 14)이 X 및 Y 버스 전극(13, 15)에 중첩되도록 설치되고, X 및 Y 방전 전극(12 및 14)의 일부가 대향하는 전극 쪽으로 확대되어 있다. 한 쌍의 X 및 Y 버스 전극(13, 15) 사이에는, 제3 방전 전극(16)과 제3 버스 전극(17)이 중첩되도록 설치되어 있다. 예를 들면, 버스 전극(13, 15 및 17)은 금속층으로 형성되고, 방전 전극(12, 14 및 16)은 ITO층막 등으로 형성되고, 버스 전극(13, 15 및 17)의 저항값은 방전 전극(12, 14 및 16)의 저항값보다 낮거나 또는 동등하다. 이하, X 및 Y 방전 전극(12 및 14)의 X 및 Y 버스 전극(13, 15)으로부터 신장한 부분을, 단순히 X 및 Y 방전 전극(12 및 14)이라고 칭하고, 제3 방전 전극(16)과 제3 버스 전극(17)을 합쳐서 제3 전극이라고 한다.
방전 전극(12, 14 및 16)과 버스 전극(13, 15 및 17) 상에는, 이들의 전극을 피복하도록 유전체층(18)이 형성되어 있다. 이 유전체층(18)은, 가시광을 투과하는 SiO2 등으로 구성되어, 기상 성막법으로 형성되고, 또한 그 위에 MgO 등의 보호층(19)이 형성된다. 이 보호층(19)은, 이온 충격에 의해 전자를 방출하여 방전을 성장시키고, 방전 전압의 저감, 방전 지연의 저감 등의 효과를 갖는, 이 구조에서는, 모든 전극이 이 보호층(19)으로 피복되어 있기 때문에, 어느 전극군이 음극으로 되더라도 보호층의 효과를 이용한 방전이 가능하게 된다. 이상과 같은 구성의 글래스 기판(11)을 전면 기판으로서 이용하여, 글래스 기판(11)을 통해서 표시를 본다.
한편, 배면(제2) 기판(20) 상에는, 버스 전극(13, 15 및 17)과 교차하도록 어드레스 전극(21)이 설치되어 있다. 예를 들면, 어드레스 전극(21)은 금속층으로 형성된다. 어드레스 전극군 상에는, 유전체층(22)이 형성된다. 그 위에는, 세로 방향 격벽(23)이 형성되어 있다. 그리고, 격벽(23)과 유전체층(22)으로 형성되는 홈의 측면과 저면에는, 방전 시에 발생하는 자외선으로 여기되어, 적색, 녹색 및 청색의 가시광을 발생하는 형광체층(24, 25, 26)이 도포되어 있다.
도 3은, 제1 실시예의 PDP(30)의 부분 단면도로서, (A)는 세로 방향의 단면도, (B)는 가로 방향의 단면도이다. 격벽(23)으로 구획되는 전면 기판(11)과 배면 기판(20) 사이의 방전 공간(27)에는 Ne, Xe, He 등의 방전 가스가 봉입되어 있다.
도 4는, 상하 2개의 셀의 전극 형상을 도시하는 도면이다. 도시된 바와 같이, X 버스 전극(13)과 Y 버스 전극(15)이 평행하게 배치되고, 그 중앙에 Z 버스 전극(17)이 평행하게 배치되어 있다. 그리고, 버스 전극(13, 15 및 17)에 대하여 수직인 방향으로 신장하는 격벽(23)이 배치되어 있다. 격벽(23) 사이에는 어드레스 전극(21)이 배치된다. 격벽(23)으로 구획된 각 부분에는, X 버스 전극(13)으로부터 신장한 T자형의 X 방전 전극(12)과, Y 버스 전극(15)으로부터 신장한 T자형의 Y 방전 전극(14)과, Z 버스 전극(17)으로부터 상하 양측으로 신장한 Z 방전 전극(16)이 설치되어 있다. X 방전 전극(12)과 Z 방전 전극(16)의 대향하는 엣지 및 Y 방전 전극(14)과 Z 방전 전극(16)의 대향하는 엣지는, 버스 전극(13, 15 및 17)이 신장하는 방향에 대하여 평행하고, 간격은 일정하다.
다음으로, 제1 실시예의 PDP 장치의 동작을 설명한다. PDP의 각 셀은, 점등 ·비점등만을 선택 가능할 뿐이고, 점등 휘도를 변화시킬 수, 즉 계조를 표시할 수 없다. 따라서, 1 프레임을 소정의 웨이팅을 한 복수의 서브 필드로 분할하고, 각 셀마다 1 프레임에서 점등하는 서브 필드를 조합함으로써 계조 표시를 행한다. 각 서브 필드는, 유지 방전의 횟수를 제외하면, 통상 동일한 구동 시퀀스를 갖는다.
도 5는, 제1 실시예의 PDP 장치의 1 서브 필드의 구동 파형을 도시하는 도면이고, 도 6은 유지 방전 기간의 구동 파형의 상세를 도시하는 도면이다.
리세트 기간의 처음에는, 어드레스 전극 A에 0V를 인가한 상태에서, X 전극과 Z 전극에 서서히 전위가 저하한 후, 일정 전위로 되는 마이너스의 리세트 펄스(101, 102)를 인가하고, Y 전극에 소정의 전위를 인가한 후 서서히 전위가 증가하는 플러스의 리세트 펄스(103)를 인가한다. 이에 의해, 전체 셀에서, Z 방전 전극(16)과 Y 방전 전극(14) 사이에서 우선 방전이 발생하고, X 방전 전극(12)과 Y 방전 전극(14) 사이의 방전으로 이행한다. 여기서 인가되는 것은, 전위가 서서히 변화하는 둔파이므로, 미약한 방전과 전하 형성을 반복하여, 전체 셀 균일하게 벽전하를 형성한다. 형성된 벽전하의 극성은, X 방전 전극 및 Z 방전 전극 근방이 정극성, Y 방전 전극 근방이 부극성이다.
다음으로, X 방전 전극 및 Z 방전 전극에 플러스의 보상 전위(104, 105)(예를 들면 +Vs)를 인가하여, Y 전극에 서서히 전위가 저하하는 보상 둔파(106)를 인가함으로써, 상기한 바와 같이 형성된 벽전하와는 역극성의 전압이 둔파로 인가되기 때문에, 미약한 방전에 의해, 셀 내의 벽전하가 감소한다. 이상으로, 리세트 기간이 종료하고, 전체 셀은 균일한 상태로 된다.
본 실시예의 PDP에서는, Z 방전 전극(16)과 Y 방전 전극(14)의 간격이 좁아, 낮은 방전 개시 전압에서도 방전이 발생하고, 그것을 트리거로 해서 X 방전 전극(12)과 Y 방전 전극(14) 사이의 방전으로 이행하므로, 리세트 기간에 X 전극 및 Z 전극과 Y 전극 사이에 인가하는 리세트 전압을 작게 할 수 있다. 이에 의해, 표시에 관계하지 않는 리세트 방전에 의한 발광량을 저감하여 콘트라스트를 향상시킬 수 있다.
다음의 어드레스 기간에서는, X 전극 및 Z 전극에 보상 전위(104, 105)와 동일한 전압(예를 들면 +Vs)을 인가하고, Y 전극에 소정의 마이너스 전위를 인가한 상태에서 또 주사 펄스(107)를 순차적으로 인가한다. 주사 펄스(107)의 인가에 따라서, 점등하는 셀의 어드레스 전극에 어드레스 펄스(108)를 인가한다. 이에 의해, 주사 펄스가 인가된 Y 전극과 어드레스 펄스가 인가된 어드레스 전극 사이에서 방전이 발생하고, 그것을 트리거로 해서 X 방전 전극 및 Z 방전 전극과 Y 방전 전극 사이의 방전이 발생한다. 이 어드레스 방전에 의해, X 전극 및 Z 전극의 근방(유전체층의 표면)에는 마이너스의 벽전하가 형성되고, Y 전극의 근방에는 플러스의 벽전하가 형성된다. 또한, Y 전극의 근방에는, X 전극과 Y 전극의 근방에 형성된 마이너스의 벽전하를 합한 벽전하량에 대응하는 플러스의 벽전하가 형성된다. 주사 펄스 또는 어드레스 펄스가 인가되지 않는 셀에서는 어드레스 방전은 발생하지 않으므로, 리세트시의 벽전하가 유지된다. 어드레스 기간 에서는, 모든 Y 전극에 순차적으로 주사 펄스를 인가하여 상기한 동작을 행하여, 패널 전체면이 점등하는 셀에서 어드레스 방전을 발생시킨다.
또한, 어드레스 기간의 마지막에는, 어드레스 방전을 발생시키지 않은 셀에 있어서, 리세트 기간에 형성된 벽전하를 조정하는 펄스를 인가하는 경우도 있다.
유지 방전 기간에서는, 우선, X 전극에 전위 -Vs의 마이너스의 유지 방전 펄스(109)를, Z 전극에 전위 -Vs의 마이너스의 펄스(110)를, Y 전극에 전위 +Vs의 플러스의 유지 방전 펄스(111)를 인가한다. 어드레스 방전이 행해진 셀에서는, Y 전극의 근방에 형성된 플러스의 벽전하에 의한 전압이 전위 +Vs에 중첩되고, X 전극 및 Z 전극의 근방에 형성된 마이너스의 벽전하에 의한 전압이 전위 -Vs에 중첩된다. 이에 의해, X 전극 및 Z 전극과 Y 전극 사이의 전압이 방전 개시 전압을 초과하여, 우선 간격이 좁은 Z 방전 전극과 Y 방전 전극 사이에서 방전이 개시되고, 이 방전을 트리거로 해서, 간격이 넓은 X 전극과 Y 전극 사이의 방전으로 이행한다. X 전극과 Y 전극 사이의 방전은 장거리 방전이고, 발광 효율이 좋은 방전이다.
도 6에 도시하는 바와 같이, 이 방전은, X 및 Z 전극에 -Vs가, Y 전극에 +Vs가 인가되면 발생하여(실제로는, 전위의 인가로부터 약간 지연해서 발생하고), 임의의 시간 후에 방전 강도가 피크값으로 되고, 그 후 방전 강도가 감쇠한다. 제1 실시예에서는, 방전 강도가 충분히 감쇠했을 때에, Z 전극에 전위 +Vs의 플러스의 펄스(112)를 인가한다. X 전극 및 Z 전극 근방의 마이너스의 벽전하 및 Y 전극 근방의 플러스의 벽전하는 상기한 방전으로 소멸해 있고, 또한 방전에 의해 발생한 플러스의 전하는 X 전극 및 Z 전극의 근방으로, 마이너스의 전하는 Y 전극의 근방으로 이동하지만, 아직 충분한 벽전하는 형성되어 있지 않다. 게다가, Z 전극의 근방의 전하에 의한 전압은 Z 전극의 전위를 증가시키지만, X 전극 및 Y 전극의 근 방의 전하에 의한 전압은 X 전극의 전위를 상승시켜, Y 전극의 전위를 감소시키므로, 펄스(112)를 인가해도 X 전극과 Z 전극 사이 및 Y 전극과 Z 전극 사이에서 방전은 발생하지 않는다. Z 전극에 전위 +Vs를 인가함으로써, Z 전극의 근방의 플러스의 전하는 Z 전극의 바로 위의 유전체층 상에는 축적하지 않고, 반대로 마이너스의 전하가 Z 전극의 바로 위의 유전체층 상으로 이동하여 마이너스의 벽전하가 형성된다. X 전극의 바로 위의 유전체층 상에는 플러스의 벽전하가, Y 전극의 바로 위의 유전체층 상에는 마이너스의 벽전하가 형성된다.
Z 전극에 전위 +Vs의 플러스의 펄스(112)를 인가하는 타이밍은, 다음과 같이 결정했다. 방전에 의해 자외선이 발생하고, 자외선이 형광체를 여기하여 가시광을 발생하여, 글래스 기판을 통해서 패널 밖으로 출력된다. 자외선은 글래스 기판에 흡수되기 때문에 외부로는 출력되지 않아, 패널의 밖에서 자외선을 검출할 수는 없다. 방전에 의해 자외선과 함께 적외광도 발생하고, 자외선과 적외광의 발생 타이밍은 거의 대응하고 있다. 그래서, 적외광을 측정함으로써, 방전의 상태 변화를 검출할 수 있다. 도 6의 방전의 강도는, 적외광을 측정한 것이다. 여기서는, 적외광의 강도가 피크값의 10%로 감소했을 때에 펄스(l12)의 인가를 개시하도록 했다.
상기한 바와 같이, Y 전극 및 Z 전극의 근방에는 마이너스의 벽전하가 형성되고, X 전극의 근방에는 플러스의 벽전하가 형성된다. 다음으로, X 전극에 전위 +Vs의 펄스(113)를, Y 전극에 전위 -Vs의 펄스(115)를, Z 전극에 전위 -Vs의 펄스(114)를 인가하면, X 전극과 Y 전극 및 Z 전극 사이의 전압은, 벽전하에 의한 전압 이 중첩되어 방전 개시 전압을 초과한다. 이에 의해, 우선 간격이 좁은 Z 방전 전극과 X 방전 전극 사이에서 방전이 개시되고, 이 방전을 트리거로 해서, 간격이 넓은 X 전극과 Y 전극 사이의 방전으로 이행한다. 이 방전은 Z 전극을 음극으로 하는 방전이다. 그리고, 방전 강도가 충분히 감쇠했을 때에, Z 전극에 전위 +Vs의 플러스의 펄스(116)를 인가한다. 이에 의해, X 전극 및 Z 전극의 근방에는 마이너스의 벽전가 형성되고, Y 전극의 근방에는 플러스의 벽전하가 형성된다. 이하 마찬가지로, X 전극과 Y 전극에 극성을 교대로 변경한 유지 방전 펄스를 인가하고, 유지 방전 펄스의 2배의 주파수의 펄스를 Z 전극에 인가함으로써, Z 전극을 항상 음극으로 하는 유지 방전이 반복해서 행해진다.
이상 본 발명의 제1 실시예를 설명했지만, 전극의 구조나 형상 등에 대하여 각종 변형예가 있을 수 있다. 이하, 변형예의 몇 가지를 설명한다.
도 7은, 전극 구조의 변형예를 도시하는 도면이다. 제1 실시예에서는, 도 3의 (a)에 도시한 바와 같이, Z 전극(Z 방전 전극(16), Z 버스 전극(17))은, X 전극(X 방전 전극(12), X 버스 전극(13)) 및 Y 전극(Y 방전 전극(14), Y 버스 전극(15))과 동일한 층에 형성되었다. 이것이면, Z 전극을 X 전극 및 Y 전극과 동일한 프로세스로 형성할 수 있어, Z 전극을 설치하기 위해서 새롭게 프로세스를 증가시킬 필요는 없다. 그러나, X 방전 전극(12)과 Y 방전 전극(14) 사이에 Z 전극을 설치하므로, 제조시의 위치나 선폭의 변동 때문에, Z 전극이 X 방전 전극(12)과 Y 방전 전극(14)을 단락하여 수율을 저하시킨다고 하는 문제를 발생시킨다. 그래서, 도 7의 변형예에서는, X 전극(X 방전 전극(12), X 버스 전극(13)) 및 Y 전극(Y 방 전 전극(14), Y 버스 전극(15))을 피복하는 유전체층(18) 상에, Z 전극(Z 방전 전극(16), Z 버스 전극(17))을 형성하고, 그 위를 유전체층(28)으로 피복한다. 이러한 구조에서도, 제1 실시예와 동일한 동작이 가능하다.
도 7의 변형예는, 제1 실시예에 비하여, Z 전극을 설치하기 위한 프로세스가 증가하기 때문에 제조 코스트가 증가한다고 하는 문제가 있지만, Z 전극이 X 전극 및 Y 전극과는 다른 층에 형성되기 때문에, Z 전극이 X 방전 전극(12) 및 Y 방전 전극(14)을 단락하는 일은 없어, 단락에 의한 수율의 저하는 발생하지 않는다. 또한, 다른 층에 설치되기 때문에, 기판에 수직인 방향으로부터 보았을 때에, Z 전극과 X 방전 전극(12) 및 Y 방전 전극(14)의 간격을 매우 좁게 할 수 있어, 파셴 미니멈으로 되는 간격에 가까운 간격으로 하는 것도 가능하다.
또한, 도 4에 도시한 바와 같이, X 방전 전극(12) 및 Y 방전 전극(14)은, 각 셀마다 T자형의 형상을 갖고, 근접하는 셀의 방전 전극과는 독립되어 있지만, X 및 Y 방전 전극을 X 및 Y 버스 전극과 평행하게 설치하고, 격벽 부분에 X 및 Y 버스 전극과 X 및 Y 방전 전극을 접속하는 전극을 설치하는 종래의 전극 형상을 사용하는 것도 가능하다.
도 8은, 구동 파형의 변형예를 도시하는 도면으로서, 도 6에 대응하는 도면이다. 도 6과 비교하여 명확한 바와 같이, 이 변형예에서는, Z 전극에 반복해서 인가하는 전위 -Vs의 마이너스의 펄스의 폭이, 처음의 2개는 폭이 T1이고, 3개째 이후는 T1보다 좁은 폭 T2인 점이 도 6의 예와 다르다. 최초의 유지 방전은, 어드레스 방전에 의해 형성된 벽전하를 이용하여 행해지는데, 어드레스 방전에 의해 형 성된 벽전하는 적고, 또한 방전 공간 내의 부유 전하도 적기 때문에, 최초의 유지 방전 펄스(Z 전극으로의 펄스도 포함한다)를 인가해도, 방전의 발생은 늦어지고, 그만큼 방전의 종료도 늦어진다. 이에 대하여, 유지 방전을 수회 반복했을 때에는, 어드레스 방전에 의해 형성된 벽전하보다 큰 전하량의 벽전하가 형성되어, 방전 공간 내의 부유 전하도 많아지기 때문에, 유지 방전 펄스를 인가하고 나서 방전이 발생할 때까지의 지연 및 방전 종료까지의 시간도 짧아진다. 그래서, 이 변형예에서는, 유지 방전의 초기(2회 분)에서는, Z 전극에 마이너스의 전위 -Vs를 인가하는 시간을 길게 하고, 그 이후에는 그 시간을 짧게 하고 있다. 바꿔 말하면, Z 전극을 음극으로 하는 기간을, 반복 방전의 초기에는 길게, 그 후 짧게 하고 있다. 이에 의해, Z 전극의 근방에 충분한 양의 벽전하를 형성할 수 있어, 안정된 유지 방전을 행할 수 있다.
도 9는, 본 발명의 제2 실시예의 PDP 장치의 전체 구성을 도시하는 도면이다. 제2 실시예는, 본 발명을 특허 문헌 6에 기재된 ALIS 방식의 PDP 장치에 적용한 예로서, 제1 및 제2 전극(X 및 Y 전극)을 제1 기판(투명 기판)에 설치하고, 어드레스 전극을 제2 기판(배면 기판)에 설치한 구성에 있어서, X 전극과 Y 전극 사이에 제3 전극(Z 전극)을 설치한 경우의 예이다. ALIS 방식에 대해서는, 특허 문헌 6에 기재되어 있으므로, 여기서는 상세한 설명을 생략한다.
도 9에 도시하는 바와 같이, 플라즈마 디스플레이 패널(1)은, 가로 방향(길이 방향)으로 신장하는 복수의 제1 전극(X 전극) 및 제2 전극(Y 전극)을 갖는다. 복수의 X 전극과 Y 전극은 교대로 배치되고, X 전극의 개수가 Y 전극의 개수보다 1 개 많다. X 전극과 Y 전극 사이에는, 제3 전극(Z 전극)이 배치된다. 따라서, Z 전극의 개수는 Y 전극의 2배이다. 어드레스 전극은, X, Y 및 Z 전극에 대하여 수직인 방향으로 신장한다. ALIS 방식에서는, X 전극과 Y 전극의 전부의 사이가 표시 라인으로서 이용되고, 홀수번째의 표시 라인과 짝수번째의 표시 라인이 인터레이스 표시된다. 바꿔 말하면, 홀수번째의 X 전극과 홀수번째의 Y 전극 사이 및 짝수번째의 X 전극과 짝수번째의 Y 전극 사이에 홀수 표시 라인이 형성되고, 홀수번째의 Y 전극과 짝수번째의 X 전극 사이 및 짝수번째의 Y 전극과 홀수번째의 Y 전극 사이에 짝수 표시 라인이 형성된다. 1표시 필드는, 홀수 필드와 짝수 필드로 구성되고, 홀수 필드에서는 홀수 표시 라인이 표시되고, 짝수 필드에서는 짝수 표시 라인이 표시된다. 따라서, Z 전극은, 홀수 및 짝수 표시 라인 내에 각각 존재한다. 여기서는, 홀수번째의 X 전극과 홀수번째의 Y 전극 사이에 설치된 Z 전극을 제1 그룹의 Z 전극, 홀수번째의 Y 전극과 짝수번째의 X 전극 사이에 설치된 Z 전극을 제2 그룹의 Z 전극, 짝수번째의 X 전극과 짝수번째의 Y 전극 사이에 설치된 Z 전극을 제3 그룹의 Z 전극, 짝수번째의 Y 전극과 홀수번째의 X 전극 사이에 설치된 Z 전극을 제4 그룹의 Z 전극이라고 칭한다. 바꿔 말하면, 4p+1(p는 자연수)번째의 Z 전극은 제1 그룹의 Z 전극, 4p+2번째의 Z 전극은 제2 그룹의 Z 전극, 4p+3번째의 Z 전극은 제3 그룹의 Z 전극, 4p+4번째의 Z 전극은 제4 그룹의 Z 전극이다.
도 9에 도시하는 바와 같이, 제2 실시예의 PDP 장치는, 어드레스 전극을 구동하는 어드레스 구동 회로(2)와, Y 전극에 주사 펄스를 인가하는 주사 회로(3)와, 주사 회로(3)를 통하여 홀수번째의 Y 전극에 주사 펄스 이외의 전압을 공통으로 인 가하는 홀수 Y 구동 회로(41)와, 주사 회로(3)를 통하여 짝수번째의 Y 전극에 주사 펄스 이외의 전압을 공통으로 인가하는 짝수 Y 구동 회로(42)와, 홀수번째의 X 전극에 전압을 공통으로 인가하는 홀수 X 구동 회로(51)와, 짝수번째의 X 전극에 전압을 공통으로 인가하는 짝수 X 구동 회로(52)와, 제1 그룹의 Z 전극을 공통으로 구동하는 제1 Z 구동 회로(61)와, 제2 그룹의 Z 전극을 공통으로 구동하는 제2 Z 구동 회로(62)와, 제3 그룹의 Z 전극을 공통으로 구동하는 제3 Z 구동 회로(63)와, 제4 그룹의 Z 전극을 공통으로 구동하는 제4 Z 구동 회로(64)와, 각 부를 제어하는 제어 회로(7)를 갖는다.
제2 실시예의 PDP는, X 버스 전극과 Y 버스 전극의 양측에 X 방전 전극 및 Y 방전 전극이 각각 설치되는 점, X 버스 전극과 Y 버스 전극의 전부의 사이에 Z 전극이 설치되는 점을 제외하면, 제1 실시예와 동일한 구조를 갖기 때문에, 분해 사시도는 생략한다. 또한, Z 전극은, 도 3과 같이, X 및 Y 전극과 동일한 층에 형성하는 것도 가능하고, 도 7에 도시하는 바와 같이, X 및 Y 전극과 다른 층에 형성하는 것도 가능하다.
도 10은, 제2 실시예의 전극 형상을 도시하는 도면이다. 도시한 바와 같이, X 버스 전극(13)과 Y 버스 전극(15)이 등간격으로 평행하게 배치되고, 그 중앙에 Z 전극(16, 17)이 평행하게 배치되어 있다. 그리고, 버스 전극(13, 15 및 17)에 대하여 수직인 방향으로 신장되는 격벽(23)이 배치되어 있다. 격벽(23) 사이에는 어드레스 전극(21)이 배치된다. 격벽(23)으로 구획된 각 부분에는, X 버스 전극(13)으로부터 하측으로 신장한 X 방전 전극(12A)과, X 버스 전극(13)으로부터 상측으로 신장한 X 방전 전극(12B)과, Y 버스 전극(15)으로부터 상측으로 신장한 Y 방전 전극(14A)과, Y 버스 전극(15)으로부터 하측으로 신장한 Y 방전 전극(14B)과, Z 버스 전극(17)으로부터 상하로 신장한 Z 방전 전극(16)이 설치되어 있다. X 방전 전극(12A 및 12B), Y 방전 전극(14A 및 14B)과 Z 방전 전극(16)의 대향하는 엣지는, X 버스 전극(13), Y 버스 전극(15) 및 Z 버스 전극(17)이 신장하는 방향에 대하여 평행하다.
도 11 및 도 12는, 제2 실시예의 PDP 장치의 구동 파형을 도시하는 도면으로서, 도 11은 홀수 필드의 구동 파형을, 도 12는 짝수 필드의 구동 파형을 나타낸다. X 전극, Y 전극 및 어드레스 전극에 인가되는 구동 파형은 특허 문헌 6 등에 기재된 구동 파형과 동일하고, 방전을 행하는 X 전극과 Y 전극 사이에 설치된 Z 전극에는 도 5 및 도 6에 도시한 파형과 유사한 구동 파형이 인가되고, 방전을 행하지 않는 X 전극과 Y 전극 사이에 설치된 Z 전극에는, 방전의 발생이나 방전의 전파를 방지하는 구동 파형이 인가된다.
리세트 기간에 있어서의 구동 파형은 제1 실시예의 구동 파형과 동일하고, 리세트 기간에는 전체 셀이 균일한 상태로 된다.
어드레스 기간의 전반에서는, 홀수번째의 X 전극(X1) 및 제1 그룹의 Z 전극(Z1)에 소정의 전위(예를 들면 +Vs)를 인가하고, 짝수번째의 X 전극(X2), 짝수번째의 Y 전극(Y2) 및 제2 내지 제4 그룹의 Z 전극(Z2-Z4)을 0V로 하고, 홀수번째의 Y 전극(Y1)에 소정의 마이너스 전위를 인가한 상태에서 또 주사 펄스를 순차적으로 인가한다. 주사 펄스의 인가에 따라서, 점등하는 셀의 어드레스 전극에 어드레스 펄스를 인가한다. 이에 의해, 주사 펄스가 인가된 홀수번째의 Y 전극(Y1)과 어드레스 펄스가 인가된 어드레스 전극 사이에서 방전이 발생하고, 그것을 트리거로 해서 홀수번째의 X 전극(X1) 및 제1 그룹의 Z 전극(Z1)과 홀수번째의 Y 전극(Y1) 사이의 방전이 발생한다. 이 어드레스 방전에 의해, 홀수번째의 X 전극(X1) 및 제1 그룹의 Z 전극(Z1)의 근방(유전체층의 표면)에는 마이너스의 벽전하가 형성되고, 홀수번째의 Y 전극(Y1)의 근방에는 플러스의 벽전하가 형성된다. 주사 펄스 또는 어드레스 펄스가 인가되지 않는 셀에서는 어드레스 방전은 발생하지 않으므로, 리세트시의 벽전하가 유지된다. 어드레스 기간의 전반에서는, 모든 홀수번째의 Y 전극(Y1)에 순차적으로 주사 펄스를 인가하여 상기한 동작을 행한다.
어드레스 기간의 후반에서는, 짝수번째의 X 전극(X2) 및 제3 그룹의 Z 전극(Z3)에 소정의 전위를 인가하고, 홀수번째의 X 전극 X1, 홀수번째의 Y 전극(Y1) 및 제1, 제2 및 제4 그룹의 Z 전극(Z1, Z2, Z4)을 0V로 하고, 짝수번째의 Y 전극(Y2)에 소정의 마이너스 전위를 인가한 상태에서 또 주사 펄스를 순차적으로 인가한다. 주사 펄스의 인가에 따라서, 점등하는 셀의 어드레스 전극에 어드레스 펄스를 인가한다. 이에 의해, 주사 펄스가 인가된 짝수번째의 Y 전극(Y2)과 어드레스 펄스가 인가된 어드레스 전극 사이에서 방전이 발생하고, 그것을 트리거로 해서 짝수번째의 X 전극(X2) 및 제3 그룹의 Z 전극(Z3)과 짝수번째의 Y 전극(Y2) 사이의 방전이 발생한다. 이 어드레스 방전에 의해, 짝수번째의 X 전극(X2)및 제3 그룹의 Z 전극(Z3)의 근방에는 마이너스의 벽전하가 형성되고, 짝수번째의 Y 전극(Y2)의 근방에는 플러스의 벽전하가 형성된다. 어드레스 기간의 후반에서는, 모든 짝수번째의 Y 전극(Y2)에 순차적으로 주사 펄스를 인가하여 상기한 동작을 행한다.
이상과 같이 하여, 홀수번째의 X 전극(X1)과 홀수번째의 Y 전극(Y1), 및 짝수번째의 X 전극(X2)과 짝수번째의 Y 전극(Y2) 사이, 즉 홀수번째의 표시 라인의 어드레스 동작이 종료한다. 어드레스 방전이 행해진 셀에서는, 홀수번째 및 짝수번째의 Y 전극(Y1, Y2)의 근방에 플러스의 벽전하가 형성되고, 홀수번째 및 짝수번째의 X 전극(X1, X2), 제1 및 제3 그룹의 Z 전극(Z1, Z3)의 근방에 마이너스의 벽전하가 형성되어 있다.
유지 방전 기간에서는, 우선, 홀수번째의 X 전극(X1) 및 짝수번째의 Y 전극(Y2)에 전위 -Vs의 마이너스의 유지 방전 펄스(121 및 125)를, 홀수번째의 Y 전극(Y1) 및 짝수번째의 X 전극(X2)에 전위 +Vs의 플러스의 유지 방전 펄스(123 및 124)를, 제1 그룹의 Z 전극(Z1)에 전위 -Vs의 마이너스의 펄스(122)를, 제4 그룹의 Z 전극(Z4)에 전위 -Vs의 마이너스의 펄스(126)를, 제2 및 제3 그룹의 Z 전극(Z2 및 Z3)에 0V를 인가한다. 홀수번째의 X 전극(X1) 및 제1 그룹의 Z 전극(Z1)에서는, 마이너스의 벽전하에 의한 전압이 전위 -Vs에 중첩되고, 홀수번째의 Y 전극(Y1)에서는 플러스의 벽전하에 의한 전압이 전위 +Vs에 중첩되고, 이들 사이에 큰 전압이 인가된다. 이에 의해, 우선 간격이 좁은 제1 그룹의 Z 전극(Z1)과 홀수번째의 Y 전극(Y1) 사이에서 방전이 개시되고, 이 방전을 트리거로 해서, 간격이 넓은 홀수번째의 X 전극(X1)과 홀수번째의 Y 전극(Y1) 사이의 방전으로 이행한다. 이 방전이 종료하면, 제1 실시예와 마찬가지로 제1 그룹의 Z 전극(Z1)에 전위 +Vs의 플러스의 펄스(127)가 인가된다. 이에 의해, 홀수번째의 X 전극(X1) 및 제1 그 룹의 Z 전극(Z1)의 근방에 플러스의 벽전하가 형성되고, 홀수번째의 Y 전극(Y1)의 근방에 마이너스의 벽전하가 형성된다.
이 때, 짝수번째의 X 전극(X2) 및 제3 그룹의 Z 전극(Z3)에서는, 마이너스의 벽전하에 의한 전압이 전위 +Vs에 중첩되고, 짝수번째의 Y 전극(Y2)에서는 플러스의 벽전하에 의한 전압이 전위 -Vs에 중첩되므로, 전극간의 전압이 작아져 방전은 발생하지 않고, 벽전하는 유지된다.
또한, 홀수번째의 Y 전극(Y1)과 짝수번째의 X 전극(X2)에는 +Vs가, 짝수번째의 Y 전극(Y2)과 홀수번째의 X 전극(X1)에는 -Vs가 인가되므로 방전은 발생하지 않는다. 홀수번째의 Y 전극(Y1)에는 전위 Vs가 인가되고, 제2 그룹의 Z 전극(Z2)에는 0V가 인가되고, 홀수번째의 Y 전극(Y1)에서는 플러스의 벽전하에 의한 전압이 중첩되고, 홀수번째의 Y 전극(Y1)과 제2 그룹의 Z 전극(Z2) 사이의 전압은 커지지만, 제2 그룹의 Z 전극(Z2)에 인가되는 전압은 0V이고, 또한 제2 그룹의 Z 전극(Z2)에는 벽전하가 형성되어 있지 않으므로, 벽전하에 의한 전압은 중첩되지 않아, 방전은 발생하지 않는다. 반대로 말하면, 제2 그룹의 Z 전극(Z2)에 인가하는 전압은, 방전이 발생하지 않는 전압으로 설정하는 것이 필요하다. 단, 제2 그룹의 Z 전극(Z2)에 인가하는 전압은 인접하는 홀수번째의 Y 전극(Y1) 및 짝수번째의 X 전극(X2)에 인가되는 전압 +Vs보다 낮은 것이 바람직하다. 이것은, 홀수번째의 X 전극(X1)과 홀수번째의 Y 전극(Y1) 사이에서 유지 방전이 발생하면, 이동하기 쉬운 전자가 홀수번째의 X 전극(X1)으로부터 홀수번째의 Y 전극(Y1)을 향하여 이동하는데, 만일 제2 그룹의 Z 전극(Z2)의 전압이 홀수번째의 Y 전극(Y1)의 전압과 동일하 면, 전자는 그대로 제2 그룹의 Z 전극(Z2)을 향하여 이동하고, 또한 짝수번째의 X 전극(X2)으로까지 이동한다. 이러한 경우가 발생하면, 다음으로 역극성의 유지 방전 펄스를 인가하면 오방전을 발생해서 표시 에러로 된다. 이에 대하여, 본 실시예와 같이, 제2 그룹의 Z 전극(Z2)의 전압을 홀수번째의 Y 전극(Y1)의 전압보다 낮게 하면, 전자의 이동을 방지할 수 있어, 인접하는 표시 라인에서의 오방전의 발생을 방지할 수 있다.
다음으로, 홀수번째의 X 전극(X1) 및 짝수번째의 Y 전극(Y2)에 전위 +Vs의 플러스의 유지 방전 펄스(128 및 134)를, 홀수번째의 Y 전극(Y1) 및 짝수번째의 X 전극(X2)에 전위 -Vs의 마이너스의 유지 방전 펄스(130 및 132)를, 제1 및 제3 그룹의 Z 전극(Z1) 및 Z3에 전위 -Vs의 마이너스의 펄스(129 및 133)를, 제2 그룹의 Z 전극(Z2)에 -Vs의 마이너스의 펄스(131)를, 제4 그룹의 Z 전극(Z4)에 0V의 펄스(135)를 인가한다. 홀수번째의 X 전극(X1) 및 제1 그룹의 Z 전극(Z1)에서는, 상기한 바와 같이, 이전의 유지 방전에 의해 플러스의 벽전하가 형성되어 있고, 그것에 의한 전압이 전위 +Vs에 중첩되고, 홀수번째의 Y 전극(Y1)에서는 이전의 유지 방전에 의해 마이너스의 벽전하에 의한 전압이 전위 -Vs에 중첩되어, 이들 사이에 큰 전압이 인가된다. 또한, 짝수번째의 X 전극(X2) 및 제3 그룹의 Z 전극(Z3)에서는, 어드레스 종료시의 마이너스의 벽전하가 유지되어 있고, 그것에 의한 전압이 전위 -Vs에 중첩되고, 짝수번째의 Y 전극(Y2)에서는 어드레스 종료시의 플러스의 벽전하가 유지되어 있고, 그것에 의한 전압이 전위 +Vs에 중첩되어, 이들 사이에 큰 전압이 인가된다. 이에 의해, 간격이 좁은 제1 그룹의 Z 전극(Z1)과 홀수번째의 Y 전 극(Y1) 사이 및 제3 그룹의 Z 전극(Z3)과 짝수번째의 Y 전극(Y2) 사이에서 방전이 개시되고, 이 방전을 트리거로 해서, 간격이 넓은 홀수번째의 X 전극(X1)과 홀수번째의 Y 전극(Y1) 사이 및 짝수번째의 X 전극(X2)과 짝수번째의 Y 전극(Y2) 사이의 방전으로 이행한다. 이 방전이 종료하면, 제1 실시예와 마찬가지로 제1 및 제3 그룹의 Z 전극(Z1 및 Z3)에 전위 +Vs의 플러스의 펄스(136 및 137)가 인가된다. 이에 의해, 홀수번째의 X 전극(X1)과 제1 그룹의 Z 전극(Z1) 및 짝수번째의 X 전극(X2) 및 제3 그룹의 Z 전극(Z3)의 근방에 플러스의 벽전하가 형성되고, 홀수번째의 Y 전극(Y1) 및 짝수번째의 Y 전극(Y1 및 Y2)의 근방에 마이너스의 벽전하가 형성된다.
이 때, 홀수번째의 Y 전극(Y1)과 짝수번째의 X 전극(X2) 및 제2 그룹의 Z 전극(Z1) 사이에는 동일한 전압 -Vs가 인가되고, 짝수번째의 Y 전극(Y2)과 홀수번째의 X 전극(X1) 사이에는 동일한 전압 +Vs가 인가되므로 방전은 발생하지 않는다. 또한, 짝수번째의 Y 전극(Y2)과 제4 그룹의 Z 전극(Z4) 사이에는 전압 Vs가 인가되지만, 상술한 바와 같이 방전은 발생하지 않고, 인접하는 셀에서 발생한 전자의 이동을 저지하여 오방전의 발생을 방지한다.
이하, 극성을 반전하면서 유지 방전 펄스를 인가하고, 각 Z 전극에 펄스를 인가함으로써 유지 방전이 반복된다.
상기한 바와 같이, 최초의 유지 방전은, 홀수번째의 X 전극(X1)과 홀수번째의 Y 전극(Y1) 사이에서만 발생하고, 짝수번째의 X 전극(X2)과 짝수번째의 Y 전극(Y2) 사이에서는 발생하지 않으므로, 유지 방전 기간의 마지막에, 짝수번째의 X 전 극(X2)과 짝수번째의 Y 전극(Y2) 사이에서만 유지 방전이 발생하고, 홀수번째의 X 전극(X1)과 홀수번째의 Y 전극(Y1) 사이에서는 발생하지 않도록 하여, 유지 방전 횟수를 일치시킨다.
이상 홀수 필드의 구동 파형에 대하여 설명했다. 짝수 필드의 구동 파형에서는, 홀수 및 짝수번째의 Y 전극(Y1 및 Y2)에 홀수 필드와 동일한 구동 파형을, 홀수번째의 X 전극(X1)에 홀수 필드의 짝수번째의 X 전극(X2)에 인가한 구동 파형을, 짝수번째의 X 전극(X2)에 홀수 필드의 홀수번째의 X 전극(X1)에 인가한 구동 파형을, 제1 그룹의 Z 전극(Z1)에 홀수 필드의 제2 그룹의 Z 전극(Z2)에 인가한 구동 파형을, 제2 그룹의 Z 전극(Z2)에 홀수 필드의 제1 그룹의 Z 전극(Z1)에 인가한 구동 파형을, 제3 그룹의 Z 전극(Z3)에 홀수 필드의 제4 그룹의 Z 전극(Z4)에 인가한 구동 파형을, 제4 그룹의 Z 전극(Z4)에 홀수 필드의 제3 그룹의 Z 전극(Z3)에 인가한 구동 파형을 인가한다.
도 13은 제2 실시예의 변형예의 PDP 장치의 전체 구성을 도시하는 도면이다. 이 변형예는, 제2 실시예에 있어서, 제1 및 제3 그룹의 Z 전극(Z1, Z3)을 패널(1)의 우측으로, 제2 및 제4 그룹의 Z 전극(Z2, Z4)을 패널(1)의 좌측으로 인출한 점, 즉 Z 전극을 교대로 패널의 좌우로 인출한 점이 제2 실시예와 서로 다르다.
이상 제2 실시예의 PDP 장치를 설명했지만, 제1 실시예에서 설명한 변형예를 제2 실시예의 ALIS 방식의 PDP 장치에 적용하는 것도 가능하다.
(부기 1)
평행하게 교대로 설치되어, 근접하는 전극 사이에서 반복 방전을 행하는 복 수의 제1 및 제2 전극과,
상기 반복 방전을 행하는 상기 제1 및 제2 전극 사이에 설치되어, 유전체층으로 피복된 복수의 제3 전극을 구비하는 플라즈마 디스플레이 패널의 구동 방법으로서,
상기 제1 및 제2 전극 사이에서 상기 반복 방전을 행할 때의 적어도 방전 기간 중에는, 상기 제3 전극을, 상기 제1 및 제2 전극 사이에서의 상기 반복 방전에 있어서의 음극으로 되는 전극과 대략 동일 전위로 하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.
(부기 2)
상기 제3 전극을 상기 반복 방전에 있어서의 음극으로 되는 전극과 대략 동일 전위로 하는 상기 방전 기간은, 방전의 개시로부터, 방전 강도의 피크를 거쳐 감소 기간으로 들어가고, 방전에 의해 발생하는 적외광이 피크 강도로부터 10%의 강도로 될 때까지의 기간을 적어도 포함하는 부기 1에 기재된 플라즈마 디스플레이 패널의 구동 방법.
(부기 3)
상기 제3 전극을 음극으로 되는 전극과 대략 동일 전위로 하는 기간 이외에는, 상기 제3 전극을, 상기 제1 및 제2 전극 사이에서의 상기 반복 방전에 있어서의 양극으로 되는 전극과 대략 동일 전위로 하는 부기 1에 기재된 플라즈마 디스플레이 패널의 구동 방법.
(부기 4)
상기 제3 전극을 상기 제1 및 제2 전극 사이에서의 상기 반복 방전에 있어서의 양극으로 되는 전극과 대략 동일 전위로 한 후, 상기 제1 및 제2 전극의 한쪽이 양극에서 음극으로 될 때에, 상기 제3 전극을, 상기 제1 및 제2 전극 사이에서의 상기 반복 방전에 있어서의 음극으로 되는 전극과 대략 동일 전위로 하는 부기 3에 기재된 플라즈마 디스플레이 패널의 구동 방법.
(부기 5)
상기 제3 전극을 상기 제1 및 제2 전극 사이에서의 상기 반복 방전에 있어서의 음극으로 되는 전극과 대략 동일 전위로 하는 기간은, 상기 반복 방전의 초기에는 길고, 그 후 짧아지는 부기 2에 기재된 플라즈마 디스플레이 패널의 구동 방법.
(부기 6)
상기 복수의 제1 및 제2 전극은 쌍을 이루고, 상기 제3 전극은 한 쌍의 상기 제1 전극과 상기 제2 전극 사이에 설치되고, 복수의 상기 제3 전극에는 공통의 전위가 인가되는 부기 1에 기재된, 플라즈마 디스플레이 패널의 구동 방법.
(부기 7)
상기 복수의 제3 전극은, 상기 복수의 제1 전극과 상기 복수의 제2 전극 전부이 사이에 설치되고,
상기 제2 전극이 한쪽에 근접하는 상기 제1 전극과의 사이에서 상기 반복 방전을 행하는 홀수 필드와, 상기 제2 전극이 다른쪽에 근접하는 상기 제1 전극과의 사이에서 상기 반복 방전을 행하는 짝수 필드를 구비하고,
상기 홀수 필드에 있어서 상기 반복 방전을 행할 때의 적어도 방전 기간 중 에는, 상기 제2 전극과 한쪽에 근접하는 상기 제1 전극과의 사이에 설치된 상기 제3 전극을, 상기 제1 및 제2 전극 사이에서의 상기 반복 방전에 있어서의 음극으로 되는 전극과 대략 동일 전위로 하고, 상기 제2 전극과 다른쪽에 근접하는 상기 제1 전극과의 사이에 설치된 상기 제3 전극을, 방전의 발생 및 방전의 전파를 방지하는 전위로 하고,
상기 짝수 필드에 있어서 상기 반복 방전을 행할 때의 적어도 방전 기간 중에는, 상기 제2 전극과 한쪽에 근접하는 상기 제1 전극과의 사이에 설치된 상기 제3 전극을, 방전의 발생 및 방전의 전파를 방지하는 전위로 하고, 상기 제2 전극과 다른쪽에 근접하는 상기 제1 전극과의 사이에 설치된 상기 제3 전극을, 상기 제1 및 제2 전극 사이에서의 상기 반복 방전에 있어서의 음극으로 되는 전극과 대략 동일 전위로 하는 부기 1에 기재된 플라즈마 디스플레이 패널의 구동 방법.
(부기 8)
상기 복수의 제3 전극은, 교대로 상기 플라즈마 디스플레이 패널의 좌우로 인출되는 부기 1에 기재된 플라즈마 디스플레이 패널의 구동 방법.
(부기 9)
평행하게 교대로 설치되어, 근접하는 전극 사이에서 반복 방전을 행하는 복수의 제1 및 제2 전극과,
상기 반복 방전을 행하는 상기 제1 및 제2 전극 사이에 설치되어, 유전체층으로 피복된 복수의 제3 전극을 구비하는 플라즈마 디스플레이 장치로서,
상기 복수의 제1 전극을 구동하는 제1 전극 구동 회로와,
상기 복수의 제2 전극을 구동하는 제2 전극 구동 회로와,
상기 복수의 제3 전극을 구동하는 제3 전극 구동 회로를 구비하고,
상기 제3 전극 구동 회로는, 상기 제1 및 제2 전극 사이에서 상기 반복 방전을 행할 때의 적어도 방전 기간 중에는, 상기 제3 전극을, 상기 제1 및 제2 전극 사이에서의 상기 반복 방전에 있어서의 음극으로 되는 전극과 대략 동일 전위로 하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
(부기 10)
상기 제3 전극 구동 회로는, 상기 제3 전극을 음극으로 되는 전극과 대략 동일 전위로 하는 기간 이외에는, 상기 제3 전극을, 상기 제1 및 제2 전극 사이에서의 상기 반복 방전에 있어서의 양극으로 되는 전극과 대략 동일 전위로 하는 부기 에 기재된 플라즈마 디스플레이 장치.
(부기 11)
상기 제3 전극 구동 회로는, 상기 제3 전극을 상기 제1 및 제2 전극 사이에서의 상기 반복 방전에 있어서의 양극으로 되는 전극과 대략 동일 전위로 한 후, 상기 제1 및 제2 전극의 한쪽이 양극에서 음극으로 될 때에, 상기 제3 전극을, 상기 제1 및 제2 전극 사이에서의 상기 반복 방전에 있어서의 음극으로 되는 전극과 대략 동일 전위로 하는 부기 9에 기재된 플라즈마 디스플레이 장치.
(부기 12)
상기 제3 전극 구동 회로는, 상기 제3 전극을 상기 제1 및 제2 전극 사이에서의 상기 반복 방전에 있어서의 음극으로 되는 전극과 대략 동일 전위로 하는 기 간을, 상기 반복 방전의 초기에는 길게, 그 후 짧게 하는 부기 8에 기재된 플라즈마 디스플레이 장치.
(부기 13)
상기 복수의 제1 및 제2 전극은 쌍을 이루고, 상기 제3 전극은 한 쌍의 상기 제1 전극과 상기 제2 전극 사이에 설치되고,
상기 제3 전극 구동 회로는, 복수의 상기 제3 전극에는 공통의 전위를 인가하는 부기 8에 기재된 플라즈마 디스플레이 장치.
(부기 14)
상기 복수의 제3 전극은, 상기 복수의 제1 전극과 상기 복수의 제2 전극의 전부의 사이에 설치되고,
상기 제2 전극이 한쪽에 근접하는 상기 제1 전극과의 사이에서 상기 반복 방전을 행하는 홀수 필드와, 상기 제2 전극이 다른쪽에 근접하는 상기 제1 전극과의 사이에서 상기 반복 방전을 행하는 짝수 필드를 구비하고,
상기 제3 전극 구동 회로는, 상기 홀수 필드에 있어서 상기 반복 방전을 행할 때의 적어도 방전 기간 중에는, 상기 제2 전극과 한쪽에 근접하는 상기 제1 전극과의 사이에 설치된 상기 제3 전극을, 상기 제1 및 제2 전극 사이에서의 상기 반복 방전에 있어서의 음극으로 되는 전극과 대략 동일 전위로 하고, 상기 제2 전극과 다른쪽에 근접하는 상기 제1 전극과의 사이에 설치된 상기 제3 전극을, 방전의 발생 및 방전의 전파를 방지하는 전위로 하고,
상기 짝수 필드에 있어서 상기 반복 방전을 행할 때의 적어도 방전 기간 중 에는, 상기 제2 전극과 한쪽에 근접하는 상기 제1 전극과의 사이에 설치된 상기 제3 전극을, 방전의 발생 및 방전의 전파를 방지하는 전위로 하고, 상기 제2 전극과 다른쪽에 근접하는 상기 제1 전극과의 사이에 설치된 상기 제3 전극을, 상기 제1 및 제2 전극 사이에서의 상기 반복 방전에 있어서의 음극으로 되는 전극과 대략 동일 전위로 하는 부기 8에 기재된 플라즈마 디스플레이 장치.
(부기 15)
상기 복수의 제3 전극은, 교대로 좌우로 인출되어, 상기 제3 전극 구동 회로에 접속되는 부기 14에 기재된 플라즈마 디스플레이 장치.
<산업상의 이용 가능성>
이상 설명한 바와 같이, 본 발명에 따르면, PDP의 발광 휘도를 향상시키는 것이 가능하여, 표시 품질이 양호한 PDP 장치를 저코스트로 실현할 수 있는 플라즈마 디스플레이 패널을 제공할 수 있다.
본 발명에 따르면, 발광량을 개선하여, 높은 표시 휘도가 얻어지는 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 디스플레이 장치를 실현할 수 있다.

Claims (10)

  1. 평행하게 교대로 설치되어, 근접하는 전극 사이에서 반복 방전을 행하는 복수의 제1 및 제2 전극과,
    상기 반복 방전을 발생시키는 상기 제1 및 제2 전극 사이에 설치되어, 유전체층으로 피복된 복수의 제3 전극을 구비하는 플라즈마 디스플레이 패널의 구동 방법으로서,
    상기 제1 및 제2 전극 사이에서 상기 반복 방전이 발생하는 기간의 적어도 일부의 기간 중에는, 상기 제3 전극을, 상기 제1 및 제2 전극 사이에서의 상기 반복 방전에서의 저전위측으로 되는 전극과 대략 동일 전위로 하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.
  2. 제1항에 있어서,
    상기 제3 전극을 상기 반복 방전에서의 음극으로 되는 전극과 대략 동일 전위로 하는 상기 방전 기간은, 방전의 개시로부터, 방전 강도의 피크를 거쳐 감소 기간으로 들어가고, 방전에 의해 발생하는 적외광이 피크 강도의 10% 이하의 강도로 될 때까지의 기간을 적어도 포함하는 플라즈마 디스플레이 패널의 구동 방법.
  3. 제1항에 있어서,
    상기 제3 전극을 음극으로 되는 전극과 대략 동일 전위로 하는 기간 이외에 는, 상기 제3 전극을, 상기 제1 및 제2 전극 사이에서의 상기 반복 방전에서의 양극으로 되는 전극과 대략 동일 전위로 하는 플라즈마 디스플레이 패널의 구동 방법.
  4. 제3항에 있어서,
    상기 제3 전극을 상기 제1 및 제2 전극 사이에서의 상기 반복 방전에서의 양극으로 되는 전극과 대략 동일 전위로 한 후, 상기 제1 및 제2 전극의 한쪽이 양극에서 음극으로 될 때에, 상기 제3 전극을, 상기 제1 및 제2 전극 사이에서의 상기 반복 방전에서의 음극으로 되는 전극과 대략 동일 전위로 하는 플라즈마 디스플레이 패널의 구동 방법.
  5. 제2항에 있어서,
    상기 제3 전극을 상기 제1 및 제2 전극 사이에서의 상기 반복 방전에서의 음극으로 되는 전극과 대략 동일 전위로 하는 기간은, 상기 반복 방전의 초기에는 길고, 그 후 짧아지는 플라즈마 디스플레이 패널의 구동 방법.
  6. 평행하게 교대로 설치되어, 근접하는 전극 사이에서 반복 방전을 행하는 복수의 제1 및 제2 전극과,
    상기 반복 방전을 발생시키는 상기 제1 및 제2 전극 사이에 설치되어, 유전체층으로 피복된 복수의 제3 전극을 구비하는 플라즈마 디스플레이 장치로서,
    상기 복수의 제1 전극을 구동하는 제1 전극 구동 회로와,
    상기 복수의 제2 전극을 구동하는 제2 전극 구동 회로와,
    상기 복수의 제3 전극을 구동하는 제3 전극 구동 회로를 구비하고,
    상기 제3 전극 구동 회로는, 상기 제1 및 제2 전극 사이에서 상기 반복 방전이 발생하는 기간 중 적어도 일부의 기간 중에는, 상기 제3 전극을, 상기 제1 및 제2 전극 사이에서의 상기 반복 방전에서의 저전위측으로 되는 전극과 대략 동일 전위로 하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  7. 제6항에 있어서,
    상기 제3 전극 구동 회로는, 상기 제3 전극을 음극으로 되는 전극과 대략 동일 전위로 하는 기간 이외에는, 상기 제3 전극을, 상기 제1 및 제2 전극 사이에서의 상기 반복 방전에서의 양극으로 되는 전극과 대략 동일 전위로 하는 플라즈마 디스플레이 장치.
  8. 제7항에 있어서,
    상기 제3 전극 구동 회로는, 상기 제3 전극을 상기 제1 및 제2 전극 사이에서의 상기 반복 방전에서의 양극으로 되는 전극과 대략 동일 전위로 한 후, 상기 제1 및 제2 전극의 한쪽이 양극에서 음극으로 될 때에, 상기 제3 전극을, 상기 제1 및 제2 전극 사이에서의 상기 반복 방전에서의 음극으로 되는 전극과 대략 동일 전위로 하는 플라즈마 디스플레이 장치.
  9. 제6항에 있어서,
    상기 복수의 제1 및 제2 전극은 쌍을 이루고, 상기 제3 전극은 한 쌍의 상기 제1 전극과 상기 제2 전극 사이에 설치되고,
    상기 제3 전극 구동 회로는, 복수의 상기 제3 전극에는 공통의 전위를 인가하는 플라즈마 디스플레이 장치.
  10. 제6항에 있어서,
    상기 복수의 제3 전극은, 상기 복수의 제1 전극과 상기 복수의 제2 전극의 전부의 사이에 설치되고,
    상기 제2 전극이 한쪽에 근접하는 상기 제1 전극과의 사이에서 상기 반복 방전을 행하는 홀수 필드와, 상기 제2 전극이 다른쪽에 근접하는 상기 제1 전극과의 사이에서 상기 반복 방전을 행하는 짝수 필드를 구비하고,
    상기 제3 전극 구동 회로는, 상기 홀수 필드에서 상기 반복 방전을 행할 때의 적어도 방전 기간 중에는, 상기 제2 전극과 한쪽에 근접하는 상기 제1 전극과의 사이에 설치된 상기 제3 전극을, 상기 제1 및 제2 전극 사이에서의 상기 반복 방전에서의 음극으로 되는 전극과 대략 동일 전위로 하고, 상기 제2 전극과 다른쪽에 근접하는 상기 제1 전극과의 사이에 설치된 상기 제3 전극을, 방전의 발생 및 방전의 전파를 방지하는 전위로 하고,
    상기 짝수 필드에서 상기 반복 방전을 행할 때의 적어도 방전 기간 중에는, 상기 제2 전극과 한쪽에 근접하는 상기 제1 전극과의 사이에 설치된 상기 제3 전극을, 방전의 발생 및 방전의 전파를 방지하는 전위로 하고, 상기 제2 전극과 다른쪽에 근접하는 상기 제1 전극과의 사이에 설치된 상기 제3 전극을, 상기 제1 및 제2 전극 사이에서의 상기 반복 방전에서의 음극으로 되는 전극과 대략 동일 전위로 하는 플라즈마 디스플레이 장치.
KR1020050089168A 2004-09-27 2005-09-26 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마디스플레이 장치 KR100725568B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004280193A JP2006091742A (ja) 2004-09-27 2004-09-27 プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ装置
JPJP-P-2004-00280193 2004-09-27

Publications (2)

Publication Number Publication Date
KR20060051636A KR20060051636A (ko) 2006-05-19
KR100725568B1 true KR100725568B1 (ko) 2007-06-08

Family

ID=35510986

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050089168A KR100725568B1 (ko) 2004-09-27 2005-09-26 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마디스플레이 장치

Country Status (5)

Country Link
US (1) US20060066521A1 (ko)
EP (1) EP1640947A2 (ko)
JP (1) JP2006091742A (ko)
KR (1) KR100725568B1 (ko)
CN (1) CN100428307C (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5007021B2 (ja) * 2004-12-27 2012-08-22 株式会社日立製作所 プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000251746A (ja) * 1999-03-02 2000-09-14 Samsung Sdi Co Ltd 補助電極を有するプラズマ表示パネル及びその駆動方法
KR20020080818A (ko) * 2001-04-18 2002-10-26 엘지전자주식회사 플라즈마 디스플레이 패널 및 그 구동방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3437596B2 (ja) * 1993-03-01 2003-08-18 パイオニア株式会社 プラズマディスプレイ装置
US6373452B1 (en) * 1995-08-03 2002-04-16 Fujiitsu Limited Plasma display panel, method of driving same and plasma display apparatus
KR100516122B1 (ko) * 1998-01-26 2005-12-29 엘지전자 주식회사 플라즈마 표시장치의 유지전극구조
JP2000123741A (ja) * 1998-10-13 2000-04-28 Hitachi Ltd 表示用放電管
CN1121673C (zh) * 1999-12-09 2003-09-17 达碁科技股份有限公司 具有低启动电压的等离子显示装置及其启动方法
JP2002110047A (ja) * 2000-09-29 2002-04-12 Fujitsu Hitachi Plasma Display Ltd プラズマディスプレイ装置
US6906689B2 (en) * 2001-04-18 2005-06-14 Lg Electronics Inc. Plasma display panel and driving method thereof
JP4140685B2 (ja) * 2001-12-14 2008-08-27 株式会社日立製作所 プラズマディスプレイパネル
JP2004177825A (ja) * 2002-11-28 2004-06-24 Pioneer Electronic Corp 表示装置
US20040164930A1 (en) * 2002-11-29 2004-08-26 Shinichiro Hashimoto Plasma display panel device and related drive method
JP2004192875A (ja) * 2002-12-10 2004-07-08 Nec Plasma Display Corp プラズマディスプレイパネル及びその駆動方法
JP2005031479A (ja) * 2003-07-08 2005-02-03 Nec Plasma Display Corp プラズマディスプレイ装置及びその駆動方法
JP4441368B2 (ja) * 2004-09-28 2010-03-31 日立プラズマディスプレイ株式会社 プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000251746A (ja) * 1999-03-02 2000-09-14 Samsung Sdi Co Ltd 補助電極を有するプラズマ表示パネル及びその駆動方法
KR20020080818A (ko) * 2001-04-18 2002-10-26 엘지전자주식회사 플라즈마 디스플레이 패널 및 그 구동방법

Also Published As

Publication number Publication date
US20060066521A1 (en) 2006-03-30
CN1755774A (zh) 2006-04-05
CN100428307C (zh) 2008-10-22
KR20060051636A (ko) 2006-05-19
JP2006091742A (ja) 2006-04-06
EP1640947A2 (en) 2006-03-29

Similar Documents

Publication Publication Date Title
KR100341313B1 (ko) 플라즈마 디스플레이 패널과 구동장치 및 방법
KR100784597B1 (ko) 플라즈마 디스플레이 패널 및 플라즈마 디스플레이 장치
US20070108903A1 (en) Plasma display panel and method and apparatus for driving the same
KR100721079B1 (ko) 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마디스플레이 장치
KR100749602B1 (ko) 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마디스플레이 장치
KR100725568B1 (ko) 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마디스플레이 장치
KR100781843B1 (ko) 플라즈마 디스플레이 패널 및 플라즈마 디스플레이 장치
KR100775204B1 (ko) 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마디스플레이 장치
JPWO2007023568A1 (ja) プラズマディスプレイパネル及びプラズマディスプレイ装置
US20050134535A1 (en) Plasma display panel and driving method thereof
KR20020050740A (ko) 플라즈마 디스플레이 패널과 그 구동 방법
JPH0981071A (ja) プラズマディスプレイパネル
JP4262648B2 (ja) プラズマディスプレイパネル
JP2005258279A (ja) プラズマディスプレイパネルの駆動方法
JP2006202669A (ja) プラズマディスプレイパネル及びプラズマディスプレイ装置
JP2009175201A (ja) プラズマディスプレイの駆動方法及びプラズマディスプレイ装置
JP2006216452A (ja) プラズマディスプレイパネル及びプラズマディスプレイ装置
JP2006196286A (ja) プラズマディスプレイパネル及びプラズマディスプレイ装置
JP2004085693A (ja) プラズマディスプレイパネルの駆動方法およびプラズマ表示装置
JP2007066722A (ja) プラズマディスプレイパネル及びプラズマディスプレイ装置
JP2005010424A (ja) プラズマディスプレイパネルの駆動方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee