JP2005258279A - プラズマディスプレイパネルの駆動方法 - Google Patents

プラズマディスプレイパネルの駆動方法 Download PDF

Info

Publication number
JP2005258279A
JP2005258279A JP2004072573A JP2004072573A JP2005258279A JP 2005258279 A JP2005258279 A JP 2005258279A JP 2004072573 A JP2004072573 A JP 2004072573A JP 2004072573 A JP2004072573 A JP 2004072573A JP 2005258279 A JP2005258279 A JP 2005258279A
Authority
JP
Japan
Prior art keywords
discharge
electrode
voltage
electrodes
priming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004072573A
Other languages
English (en)
Other versions
JP4569136B2 (ja
Inventor
Hiroyuki Tachibana
弘之 橘
Shunichi Wakabayashi
俊一 若林
Fumito Kusama
史人 草間
Kenji Ogawa
兼司 小川
Junpei Hashiguchi
淳平 橋口
Fumio Sakamoto
文男 坂本
Yoshio Watanabe
由雄 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004072573A priority Critical patent/JP4569136B2/ja
Publication of JP2005258279A publication Critical patent/JP2005258279A/ja
Application granted granted Critical
Publication of JP4569136B2 publication Critical patent/JP4569136B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

【課題】初期化放電を安定化させ、良好な品質で画像表示させることができるプラズマディスプレイパネルの駆動方法を提供する。
【解決手段】背面基板上に、表示電極対とデータ電極とが対向して構成される主放電セルのそれぞれを区画するとともに隣接する2本の走査電極の隙間で構成されるプライミング放電セルを区画するように設けた隔壁とを備えたプラズマディスプレイパネルの駆動方法であって、サブフィールドの初期化期間において、主放電セル内の走査電極SC、SCp+1を陽極とし維持電極SU〜SUを陰極とする放電を発生させる前にプライミング放電セル内の走査電極SC、SCp+1を陽極としデータ電極D〜Dを陰極とする放電を発生させるための電圧Vxをデータ電極D〜Dに印加する。
【選択図】図4

Description

本発明は、壁掛けテレビや大型モニター等に用いられるプラズマディスプレイパネルの駆動方法に関する。
プラズマディスプレイパネル(以下、PDPまたはパネルと略記する)は、大画面、薄型、軽量であることを特徴とする視認性に優れた表示デバイスである。
PDPとして代表的な交流面放電型パネルは、対向配置された前面板と背面板との間に多数の放電セルが形成されている。前面板は、走査電極と維持電極とからなる表示電極が前面ガラス基板上に互いに平行に複数対形成され、それら表示電極を覆うように誘電体層および保護層が形成されている。背面板は、背面ガラス基板上に複数の平行なデータ電極と、それらを覆うように誘電体層と、さらにその上にデータ電極と平行に複数の隔壁がそれぞれ形成され、誘電体層の表面と隔壁の側面とに蛍光体層が形成されている。そして、表示電極とデータ電極とが立体交差するように前面板と背面板とが対向配置されて密封され、内部の放電空間には放電ガスが封入されている。このような構成のパネルにおいて、各放電セル内でガス放電により紫外線を発生させ、この紫外線でRGB各色の蛍光体を励起発光させてカラー表示を行っている。
パネルを駆動する方法としては、サブフィールド法、すなわち1フィールド期間を複数のサブフィールドに分割した上で、発光させるサブフィールドの組み合わせによって階調表示を行う方法が一般的である。ここで、各サブフィールドは初期化期間、書込み期間および維持期間を有する。
初期化期間では、すべての放電セルで一斉に初期化放電を行い、それ以前の個々の放電セルに対する壁電荷の履歴を消すとともに、つづく書込み動作のために必要な壁電荷を形成する。加えて、放電遅れを小さくし書込み放電を安定して発生させるためのプライミング(放電のための起爆剤=励起粒子)を発生させるという働きをもつ。書込み期間では、走査電極に順次走査パルスを印加するとともに、データ電極には表示すべき画像信号に対応した書込みパルスを印加し、走査電極とデータ電極との間で選択的に書込み放電をおこし、選択的な壁電荷形成を行う。つづく維持期間では、走査電極と維持電極との間に所定の回数の維持パルスを印加し、書込み放電による壁電荷形成を行った放電セルを選択的に放電させ発光させる。
このように、画像を正しく表示するためには書込み期間における選択的な書込み放電を確実に行うことが重要であるが、回路構成上の制約から書込みパルスに高い電圧が使えないこと、データ電極上に形成された蛍光体層が放電をおこり難くしていること等、書込み放電に関しては放電遅れを大きくする要因が多い。したがって、書込み放電を安定して発生させるためのプライミングが非常に重要となる。
しかしながら、放電によって生じるプライミングは時間の経過とともに急速に減少する。そのため、上述したパネルの駆動方法において、初期化放電から長い時間が経過した書込み放電に対しては初期化放電で生じたプライミングが不足して放電遅れが大きくなり、書込み動作が不安定になって画像表示品質が低下するといった問題があった。あるいは、書込み動作を安定して行うために書込み時間を長く設定し、その結果、書込み期間に費やす時間が大きくなりすぎるといった問題があった。
これらの問題を解決するために、パネルの前面板に設けたプライミング放電セルを用いてプライミングを発生させ、放電遅れを小さくするパネルとその駆動方法が提案されている(たとえば特許文献1)。
特開2002−150949号公報
近年、消費電力削減や輝度向上の要求にこたえるために、パネルの構造やパネル材料等に対する検討が活発になされている。たとえば、パネルに封入されている放電ガスのキセノン分圧を増加させることによりパネルの発光効率が向上することが一般に知られている。しかしながら上述のパネルおよびその駆動方法においては、キセノン分圧を増加させると放電、特に初期化放電が不安定になり、その結果、書込み不良を生じるおそれがあり、そのため書込み動作の駆動電圧マージンが狭くなるという課題があった。
本発明は、これらの課題に鑑みなされたものであり、初期化放電を安定化させ、良好な品質で画像表示させることができるプラズマディスプレイパネルの駆動方法を提供することを目的とする。
本発明のプラズマディスプレイパネルの駆動方法は、第1の基板と、第1の基板上にあって平行に配置した走査電極および維持電極からなる複数の表示電極対と、放電空間を挟んで第1の基板に対向配置される第2の基板と、第2の基板上にあって表示電極対と交差する方向に配置した複数のデータ電極と、第1の基板と第2の基板の間にあって主放電を発生させる主放電セルおよびプライミング放電を発生させるプライミング放電セルを区画するように設けた隔壁とを備えたプラズマディスプレイパネルの駆動方法であって、1フィールドを初期化期間、書込み期間および維持期間を有する複数のサブフィールドで構成し、複数のサブフィールドのうち少なくともひとつのサブフィールドの初期化期間において主放電セル内の走査電極を陽極とし維持電極を陰極として放電を発生させる前にプライミング放電セル内の走査電極を陽極としデータ電極を陰極として放電を発生させるための電圧をデータ電極に印加することを特徴とする。この駆動方法により、プラズマディスプレイパネルの初期化放電を安定化させ、良好な品質で画像表示させることが可能となる。
また、本発明のプラズマディスプレイパネルの駆動方法は、第1の基板と、第1の基板上にあって平行に配置した走査電極および維持電極からなる複数の表示電極対と、放電空間を挟んで第1の基板に対向配置される第2の基板と、第2の基板上にあって表示電極対と交差する方向に配置した複数のデータ電極と、第1の基板と第2の基板の間にあって主放電を発生させる主放電セルおよびプライミング放電を発生させるプライミング放電セルを区画するように設けた隔壁とを備えたプラズマディスプレイパネルの駆動方法であって、1フィールドを初期化期間、書込み期間および維持期間を有する複数のサブフィールドで構成し、複数のサブフィールドのうち少なくともひとつのサブフィールドの初期化期間において主放電セル内の走査電極を陽極とし維持電極を陰極として放電を発生させる前にプライミング放電セル内の走査電極を陽極としデータ電極を陰極として放電を発生させるための電圧を維持電極に印加してもよい。この駆動方法によっても、プラズマディスプレイパネルの初期化放電を安定化させ、良好な品質で画像表示させることが可能となる。
本発明によれば、初期化放電を安定化させ、良好な品質で画像表示させることができるプラズマディスプレイパネルの駆動方法を提供することができる。
以下、本発明の実施の形態におけるパネルについて、図面を用いて説明する。
(実施の形態1)
図1は本発明の実施の形態1におけるパネルの構造を示す分解斜視図であり、図2は同パネルの断面図である。第1の基板であるガラス製の前面基板21と第2の基板である背面基板31とが放電空間を挟んで対向配置され、放電空間には放電によって紫外線を放射するネオンとキセノンとの混合ガスが封入されている。
前面基板21上には、走査電極22と維持電極23とからなる表示電極対が互いに平行に複数対形成されている。このとき、走査電極22、維持電極23は、維持電極23−走査電極22−走査電極22−維持電極23−・・・となるように2本ずつ交互に配列されている。走査電極22と維持電極23はそれぞれ透明電極22a、23aと、透明電極22a、23a上に形成された金属母線22b、23bとから構成されている。走査電極22−走査電極22間、および維持電極23−維持電極23間には黒色材料からなる光吸収層28が設けられている。走査電極22の金属母線22bの突出部分22b’は光吸収層28上にまで突出して形成されている。そして、これらの走査電極22、維持電極23および光吸収層28とを覆うように誘電体層24および保護層25が形成されている。
背面基板31上には、走査電極22および維持電極23と交差する方向にデータ電極32が互いに平行に複数形成され、そしてデータ電極32を覆うように誘電体層33が形成されている。そして誘電体層33の上に主放電セル40を区画するための隔壁34が形成されている。
隔壁34は、データ電極32と平行な方向に延びる縦壁部34aと、主放電セル40を形成するとともに主放電セル40の間に隙間部41を形成する横壁部34bとで構成されている。その結果、隔壁34は一対の走査電極と維持電極とからなる表示電極対に沿って主放電セル40を複数連結した主放電セル行を形成し、隣接した主放電セル行の間に隙間部41を生じる。隙間部41のうち、2本の走査電極が隣り合う側に位置する隙間部には突出部分22b’が形成されており、この隙間部はプライミング放電セル41aとして働く。すなわち隙間部41は1つおきに突出部分22b’を有するプライミング放電セル41aとなっている。なお、隙間部41bは2本の維持電極が隣り合う側に位置する隙間部である。
そして、これら隔壁34の頂部は前面基板21に当接するように平坦に形成されている。これは、隣接する放電セルの相互干渉を防ぐためであり、特に書込み期間において隣接する放電セルの書込み放電にともない発生するプライミングの影響を受けて誤書込みを生じる等の誤動作を防ぐためである。さらには、プライミング放電にともない、プライミング放電セル41aに隣接する主放電セル40の壁電荷が減少し書込み不良を生じる等の誤動作を防ぐためである。本発明の実施の形態1においては、隔壁34の段差が10μm以下となるように形成されている。この値は、10μmを超えると隣り合う主放電セル40間の相互干渉が発生し、プライミング放電セル41aと主放電セル40との相互干渉も発生するという実験結果にもとづく値である。
そして、隔壁34により区画された主放電セル40に対応する誘電体層33の表面と隔壁34の側面とに蛍光体層35が設けられている。さらに、プライミング放電セル41aに対応する誘電体層33の表面と隔壁34の側面とに酸化マグネシウム(MgO)粉体を用いた電子放出層39が設けられている。電子放出層39の材料としては2次電子放出係数の大きい材料であればよく、他の金属酸化物、たとえば、Y、La、CeO、Er、Lu、あるいは(La,M1)M2O(ただし、M1はBaまたはSr、M2はCo、Ni、Fe、Mnのいずれか)であらわされるペロブスカイト型構造を持つもの、さらには、(La,M1)M3O(ただし、M1はBaまたはSr、M3はCuまたはNi)であらわされるKNiF型構造を持つもの等であってもよい。
なお、上述の説明ではデータ電極32を覆うように誘電体層33が形成されているが、この誘電体層33は形成しなくてもよい。
図3は本発明の実施の形態1におけるパネルの電極配列図である。列方向にm列のデータ電極D〜D(図1のデータ電極32)が配列され、行方向にn行の走査電極SC〜SC(図1の走査電極22)とn行の維持電極SU〜SU(図1の維持電極23)とが維持電極SU−走査電極SC−走査電極SC−維持電極SU−・・・となるように2本ずつ交互に配列されている。そして、本発明の実施の形態1においては隣り合う走査電極SC、SCp+1(p=奇数)の突出部分(図1の突出部分22b’)の間でプライミング放電を行う。
そして、一対の走査電極SC、維持電極SU(i=1〜n)と一つのデータ電極D(j=1〜m)とを含む主放電セルCi,j(図1の主放電セル40)が放電空間内にm×n個形成される。また隣り合う走査電極SC、SCp+1の突出部分を含むプライミング放電セルPS(図1のプライミング放電セル41a)が形成される。
次に、パネルを駆動するための駆動波形とそのタイミングについて、パネルの動作とともに説明する。
図4は、本発明の実施の形態1におけるパネルの駆動波形図である。このように実施の形態1においては、1フィールド期間が初期化期間、書込み期間、維持期間を有する複数のサブフィールドから構成されており、書込み期間は、奇数番目の走査電極(以下、奇数走査電極と略記する)をもつ主放電セルの書込み動作を行う奇数ライン書込み期間と、偶数番目の走査電極(以下、偶数走査電極と略記する)をもつ主放電セルの書込み動作を行う偶数ライン書込み期間とを有し、奇数走査電極と偶数走査電極との書込み動作を時間的に分離して行う。これは壁電荷を用いてプライミング放電を順次継続して安定して発生させるためである。
まず、初期化期間前半部では、データ電極D〜Dに負の電圧Vx(V)を印加し、維持電極SU〜SUは0(V)に保持し、走査電極SC〜SCには、維持電極SU〜SUに対して放電開始電圧以下の電圧Viから、放電開始電圧を超える電圧Viに向かって緩やかに上昇する傾斜波形電圧を印加する。主放電セルCi,jおよびプライミング放電セルPS内では、この傾斜波形電圧が上昇する間に、走査電極SC〜SCと維持電極SU〜SU、データ電極D〜Dとの間でそれぞれ1回目の微弱な初期化放電がおこる。
このとき、主放電セルCi,j内で放電が発生する前に、まず最初にプライミング放電セルPS内の走査電極SC〜SCとデータ電極D〜Dとの間で微弱なプライミング放電がおこる。このときの放電は電子放出層39の働きにより放電遅れの小さい安定した放電である。そして主放電セルCi,j内部にプライミングが供給される。つづいて、主放電セルCi,j内で走査電極SC〜SCと維持電極SU〜SU、データ電極D〜Dとの間でそれぞれ微弱な初期化放電がおこる。このときの放電は主放電セルCi,j内部にプライミングが供給された後に発生するため非常に安定した初期化放電となる。
そして、走査電極SC〜SC上部に負の壁電圧が蓄積されるとともに、データ電極D〜D上部および維持電極SU〜SU上部には正の壁電圧が蓄積される。ここで、電極上部の壁電圧とは電極を覆う誘電体層上あるいは蛍光体層上に蓄積された壁電荷により生じる電圧をあらわす。
初期化期間後半部では、データ電極D〜Dを0(V)に保持し、維持電極SU〜SUに正電圧Veを印加し、走査電極SC〜SCには、維持電極SU〜SUに対して放電開始電圧以下となる電圧Viから放電開始電圧を超える電圧Viに向かって緩やかに下降する傾斜波形電圧を印加する。主放電セルCi,jおよびプライミング放電セルPS内では、この間に、走査電極SC〜SCと維持電極SU〜SU、データ電極D〜Dとの間でそれぞれ2回目の微弱な初期化放電がおこる。そして、主放電セルCi,j内の走査電極SC〜SC上部の負の壁電圧および維持電極SU〜SU上部の正の壁電圧が弱められ、データ電極D〜D上部の正の壁電圧は書込み動作に適した値に調整される。また、プライミング放電セルPS内のデータ電極D〜D上部の正の壁電圧は書込み期間におけるプライミング動作に適した値に調整される。
奇数ライン書込み期間では、奇数走査電極SCを一旦電圧Vcに保持する。そして、偶数走査電極SCp+1には、隣接する奇数走査電極SCとの間でプライミング放電セルPS内部に放電を生じさせるための電圧Vqを印加する。次に、1番目の走査電極SCに走査パルス電圧Vaを印加すると、プライミング放電セルPS内において2番目の走査電極SCとの間でプライミング放電が発生し、主放電セルC1,1〜C1,m内部にプライミングが供給される。このとき、表示すべき画像信号に対応するデータ電極D(kは1〜mの整数)に正の書込みパルスVdを印加すると、データ電極Dと走査電極SCとの交差部で放電が発生し、対応する主放電セルC1,kの維持電極SUと走査電極SCとの間の放電に進展する。そして主放電セルC1,k内の走査電極SC上部に正の壁電圧が蓄積され、維持電極SU上部に負の壁電圧が蓄積され、1行目の書込み動作が終了する。なお、このとき、プライミング放電セルPS内部の走査電極SC上部には正の壁電圧が蓄積され、走査電極SC上部には負の壁電圧が蓄積される。
以下同様に奇数番目の主放電セルC3,k,C5,k,・・・について書込み動作を行う。
偶数ライン書込み期間では、偶数走査電極SCp+1を一旦電圧Vcに保持する。そして、奇数走査電極SCには、隣接する偶数番目の走査電極SCp+1との間でプライミング放電セルPS内部に放電を生じさせるための電圧Vqを印加する。そして、2番目の走査電極SCに走査パルス電圧Vaを印加すると、プライミング放電セルPS内において1番目の走査電極SCとの間でプライミング放電が発生する。このときの放電は、プライミング放電セルPS内部の走査電極SC上部に蓄積された正の壁電圧、走査電極SC上部に蓄積された負の壁電圧が加算されるため放電遅れが小さく安定した放電となる。そして、主放電セルC2,1〜C2,m内部にプライミングが供給される。このとき、表示すべき画像信号に対応するデータ電極Dに正の書込みパルスVdを印加すると、データ電極Dと走査電極SCとの交差部で放電が発生し、対応する主放電セルC2,kの維持電極SUと走査電極SCとの間の放電に進展する。そして主放電セルC2,k内の走査電極SC上部に正の壁電圧が蓄積され、維持電極SU上部に負の壁電圧が蓄積され、2行目の書込み動作が終了する。なお、プライミング放電セルPS内部の壁電圧は反転し、プライミング放電セルPS内部の走査電極SC上部には負の壁電圧、走査電極SC上部には正の壁電圧が蓄積される。
以下同様に偶数番目の主放電セルC4,k,C6,k,・・・について書込み動作を行い、書込み期間を終了する。
維持期間では、走査電極SC〜SCおよび維持電極SU〜SUを0(V)に一旦戻した後、走査電極SC〜SCに正の維持パルス電圧Vsを印加する。このとき、書込み放電をおこした主放電セルCi,kにおける走査電極SC上部と維持電極SU上部との間の電圧は、正の維持パルス電圧Vsに加えて、書込み期間において走査電極SC上部および維持電極SU上部に蓄積された壁電圧が加算されて、放電開始電圧より大きくなる。これにより、主放電セルCi,kにおいて維持放電が発生する。以降同様に、走査電極SC〜SCと維持電極SU〜SUとに維持パルスを交互に印加することにより、書込み放電をおこした主放電セルCi,kに対して維持パルスの回数だけ維持放電が継続して行われる。
つづくサブフィールドの初期化期間では、維持電極SU〜SUを正電圧Veに保ち、走査電極SC〜SCには電圧Viに向かって緩やかに下降する傾斜波形電圧を印加する。すると、維持放電を行った主放電セルCi,kの走査電極SC〜SCと維持電極SU〜SU、データ電極D〜Dとの間でそれぞれ微弱な初期化放電がおこる。そして、走査電極SC〜SC上部および維持電極SU〜SU上部の壁電圧が弱められ、データ電極D〜D上部の正の壁電圧は書込み動作に適した値に調整される。
この後の書込み期間、維持期間、およびつづくサブフィールドの駆動波形およびパネルの動作は上述と同様である。
ここで、初期化期間前半部における動作について再度詳細に説明する。図5は初期化期間前半部における放電の説明図である。このときの放電は、(1)主放電セル40内の走査電極22を陽極とし維持電極23を陰極とする放電、(2)主放電セル40内の走査電極22を陽極としデータ電極32を陰極とする放電、(3)プライミング放電セル41a内の走査電極22を陽極としデータ電極32を陰極とする放電の3つの放電について考える必要がある。なお、図5には、陰極側から陽極側に向かう矢印を用いて(1)〜(3)の各放電を示している。初期化放電の目的は主放電セル40内の壁電圧の調整であるから、(1)と(2)の放電を安定して発生させることができればよい。しかし、(2)の放電は2次電子放出係数の小さい蛍光体層35が陰極となるため放電が発生しにくく、不安定な放電になる傾向がある。また(1)の放電は2次電子放出係数の大きい保護層25が陰極となるが、対向放電と比較して放電が発生しにくい面放電であるため、たとえばキセノン分圧を高めたパネル等の場合は放電が不安定になることがある。ところが(3)の放電は2次電子放出係数の大きい電子放出層39が陰極であり、しかも対向放電であるため非常に安定した放電を発生させることができる。
そこで、本発明の実施の形態1においては、データ電極に電圧Vxを印加することにより、(1)の放電を発生させる前に(3)の放電を発生させ、(3)の放電で生じたプライミングを利用して(1)の放電を安定して発生させるというものである。すなわち、主放電セル40内の走査電極22を陽極とし維持電極23を陰極とする放電を発生させる前にプライミング放電セル41a内の走査電極22を陽極としデータ電極32を陰極とする放電を発生させるための電圧Vxをデータ電極32に印加することを特徴としている。なお、プライミング放電セル41a内に設けた電子放出層39が走査電極−データ電極間の放電開始電圧を低下させるため、(2)の放電が(3)の放電より先に発生する恐れはない。
このように、本発明の実施の形態1におけるパネルの駆動方法によれば、初期化動作を安定して発生させることができるので、たとえば放電ガスのキセノン分圧を増加させたパネルであっても、初期化放電を安定化させ良好な品質で画像表示させることができる。
なお、本発明の実施の形態1においては、主放電セル40内の走査電極22を陽極とし維持電極23を陰極として放電を発生させる前にプライミング放電セル41a内の走査電極22を陽極としデータ電極32を陰極とする放電を発生させるための電圧として、データ電極32に負の電圧Vxを印加したが、図6に示すように維持電極23に正の電圧Vyを印加しても同様の効果を得ることができる。この場合、維持電極23に正の電圧Vyを印加することにより、主放電セル40内の走査電極22と維持電極23との間の電圧差が小さくなり、(1)の放電の開始が遅れ結果的に(3)の放電が先行するので、(3)の放電で生じたプライミングを利用して(1)の放電を安定して発生させることが可能となる。
(実施の形態2)
本発明の実施の形態2におけるパネルの構造は実施の形態1と同じである。また駆動方法においても、書込み期間として奇数ライン書込み期間と偶数ライン書込み期間とをもち、それらを時間的に分離して行うことも実施の形態1と同様である。実施の形態2が実施の形態1と異なるところは、初期化期間についても奇数ライン初期化期間と偶数ライン初期化期間とを時間的に分離して設けたサブフィールドをもつことである。すなわち、複数のサブフィールドのうち少なくとも1つのサブフィールドにおいて、奇数番目の走査電極をもつ主放電セルの初期化動作を行う奇数ライン初期化期間と、偶数番目の走査電極をもつ主放電セルの初期化動作を行う偶数ライン初期化期間とを有し、奇数ライン書込み期間の直前に奇数ライン初期化期間を設け、偶数ライン書込み期間の直前に偶数ライン初期化期間を設けたことである。そして、それぞれの初期化期間の前半部では主放電セル内の走査電極を陽極とし維持電極を陰極とする放電を発生させる前にプライミング放電セル内の走査電極を陽極としデータ電極を陰極とする放電を発生させるための電圧をデータ電極に印加したことである。
次に、パネルを駆動するための駆動波形とそのタイミングについて、パネルの動作とともに説明する。図7は、本発明の実施の形態2におけるパネルの駆動波形図である。
まず、奇数ライン初期化期間の前半部では、データ電極D〜Dに負の電圧Vx(V)を印加し、維持電極SU〜SUは0(V)に保持し、奇数走査電極SCには電圧Viから電圧Viに向かって緩やかに上昇する傾斜波形電圧を印加する。この間に奇数番目の主放電セルCp,jおよびプライミング放電セルPS内では1回目の微弱な放電がおこり、奇数走査電極SC上部に負の壁電圧が蓄積されるとともに、データ電極D〜D上部および奇数維持電極SU上部には正の壁電圧が蓄積される。実施の形態2においても実施の形態1と同様に、プライミング放電セルPS内のプライミング放電が最初に開始し主放電セルにプライミングを供給する。そしてその後主放電セル内の初期化放電が発生する。このように、主放電セル内の初期化放電はプライミングが供給された状態で発生するので非常に安定した初期化放電となる。そして、奇数ライン初期化期間の後半部では、維持電極SU〜SUを正電圧Veに保ち、奇数走査電極SCには、電圧Viから電圧Viに向かって緩やかに下降する傾斜波形電圧を印加する。この間に奇数番目の主放電セルCp,jおよびプライミング放電セルPS内では2回目の微弱な放電がおこり、奇数走査電極SC上部の負の壁電圧および奇数維持電極SU上部の正の壁電圧が弱められ、データ電極D〜D上部の正の壁電圧は書込み動作に適した値に調整される。以上が奇数番目の主放電セル内部で発生する放電およびそれにともなう壁電圧の動きである。なお偶数ライン側の主放電セルCp+1,j内部では放電が発生しない。
このとき、プライミング放電セルPS内部では以下のような放電と壁電圧の動きが発生する。まず、奇数ライン初期化期間の前半部では、データ電極D〜Dに負の電圧Vx(V)を印加しながら奇数走査電極SCに緩やかに上昇する傾斜波形電圧を印加するため、まず最初に奇数走査電極SCとデータ電極D〜Dとの間で微弱な放電が開始し、その後奇数走査電極SCと偶数走査電極SCp+1との間で微弱な放電がおこる。そして、プライミング放電セルPS内部の奇数走査電極SC上部に負の壁電圧が蓄積されるとともに、偶数走査電極SCp+1上部には正の壁電圧が蓄積される。奇数ライン初期化期間の後半部では、奇数走査電極SCには、電圧Viから電圧Viに向かって緩やかに下降する傾斜波形電圧を印加する。しかし、偶数走査電極SCp+1には放電を抑制するための電圧Vrを印加するために放電は発生しないか、発生しても壁電荷を大きくは減少させない。
このように、奇数ライン書込み期間に先立って、プライミング放電セルPS内部の奇数走査電極SC上には負の壁電圧が蓄積され、偶数走査電極SCp+1上には正の壁電圧が蓄積される。
つづく奇数ライン書込み期間では、すでに負の壁電圧が蓄積している奇数走査電極SCにさらに負電圧の走査電圧パルスVaを印加し、すでに正の壁電圧が蓄積している偶数走査電極SCp+1にさらに正の電圧Vqを印加してプライミング放電を発生させる。したがって、最初のサブフィールドにおける書込み期間のプライミング放電も放電遅れの小さい安定した放電となる。そして、プライミング放電セルPS内の奇数走査電極SC上に正の壁電圧、偶数走査電極SCp+1上に負の壁電圧が蓄積される。
次に、偶数ライン初期化期間の前半部では、データ電極D〜Dに負の電圧Vx(V)を印加し、維持電極SU〜SUは0(V)に保持し、偶数走査電極SCp+1には電圧Viから電圧Viに向かって緩やかに上昇する傾斜波形電圧を印加する。このときも主放電セルCp+1,j内の初期化放電はプライミングが供給された状態で発生するので非常に安定した初期化放電となる。そして、偶数ライン初期化期間の後半部では、維持電極SU〜SUを正電圧Veに保ち、偶数走査電極SCには、電圧Viから電圧Viに向かって緩やかに下降する傾斜波形電圧を印加する。この間に偶数番目の主放電セルCp+1,j内では奇数番目の主放電セルCp,jと同様の初期化動作が行われる。なお偶数番目の主放電セルCp+1,j内部では放電が発生しない。
このとき、プライミング放電セルPS内の奇数走査電極SC上には正の壁電圧、偶数走査電極SCp+1上には負の壁電圧が蓄積されているため、偶数ライン初期化期間の前半部において偶数走査電極SCp+1に上昇する傾斜波形電圧を印加しても、壁電圧がこの電圧を打ち消す方向に働くために放電は発生しないか、発生しても壁電荷を大きくは減少させない。さらに、偶数ライン初期化期間の後半部において偶数走査電極SCp+1に下降する傾斜波形電圧を印加しても、奇数走査電極SCに放電を抑制するための電圧Vrを印加するために放電は発生しないか、発生しても壁電荷を大きくは減少させない。
つづく偶数ライン書込み期間では、負の壁電圧が蓄積している偶数走査電極SCp+1にさらに負電圧の走査電圧パルスVaを印加し、正の壁電圧が蓄積している奇数走査電極SCにさらに正の電圧Vqを印加してプライミング放電を発生させる。このように、このときのプライミング放電も電極に印加した電圧にさらに壁電圧が加算されるため、放電遅れの小さい安定した放電となる。そして、プライミング放電セルPS内の偶数走査電極SCp+1上に正の壁電圧、奇数走査電極SC上に負の壁電圧が蓄積される。
このように、本発明の実施の形態2におけるパネルの駆動方法によっても、初期化動作を安定して発生させることができるので、たとえば放電ガスのキセノン分圧を増加させたパネルであっても、初期化放電を安定化させ良好な品質で画像表示させることができる。
なお、本発明の実施の形態2においても、図6に示すように、主放電セル40内の走査電極22を陽極とし維持電極23を陰極として放電を発生させる前にプライミング放電セル41a内の走査電極22を陽極としデータ電極32を陰極として放電を発生させるための電圧として、維持電極23に正の電圧Vyを印加してもよい。この場合も、維持電極23に正の電圧Vyを印加することにより、主放電セル40内の走査電極22と維持電極23との間の電圧差が小さくなり(1)の放電の開始が遅れ結果的に(3)の放電が先行するので、(3)の放電で生じたプライミングを利用して(1)の放電を安定して発生させることが可能となる。
また、本発明の実施の形態1および実施の形態2において、最初のサブフィールドの初期化期間はすべての主放電セルで初期化放電を行う全セル初期化動作を行い、次のサブフィールドの初期化期間は維持放電を行った主放電セルを選択的に初期化する選択初期化動作を行うものとして説明したが、これらの初期化動作は任意に組み合わせてもよい。
また、AC型PDPの各電極は誘電体層に囲まれており放電空間と絶縁されているため、直流成分は放電そのものには何ら寄与しない。したがって、図4、図6および図7に示した駆動電圧波形に任意の直流電圧を重畳印加しても本発明の実施の形態1、実施の形態2と同様の効果が得られる。
本発明のパネルの駆動方法は、初期化放電を安定化させ、良好な品質で画像表示させることができるので、壁掛けテレビや大型モニター等に用いられるプラズマディスプレイ装置等に有用である。
本発明の実施の形態1におけるパネルの構造を示す分解斜視図 同パネルの断面図 同パネルの電極配列図 同パネルの駆動波形図 初期化期間前半部における放電の説明図 同パネルの他の駆動波形図 本発明の実施の形態2におけるパネルの駆動波形図
符号の説明
21 前面基板
22 走査電極
22a,23a 透明電極
22b,23b 金属母線
22b’ 突出部分
23 維持電極
24 誘電体層
25 保護層
28 光吸収層
31 背面基板
32 データ電極
33 誘電体層
34 隔壁
34a 縦壁部
34b 横壁部
35 蛍光体層
39 電子放出層
40 主放電セル
41a プライミング放電セル

Claims (2)

  1. 第1の基板と、
    前記第1の基板上にあって、平行に配置した走査電極および維持電極からなる複数の表示電極対と、
    放電空間を挟んで前記第1の基板に対向配置された第2の基板と、
    前記第2の基板上にあって、前記表示電極対と交差する方向に配置した複数のデータ電極と、
    前記第1の基板と前記第2の基板の間にあって、主放電を発生させる主放電セル、およびプライミング放電を発生させるプライミング放電セルを区画するように設けた隔壁とを備えたプラズマディスプレイパネルの駆動方法であって、
    1フィールドを初期化期間、書込み期間および維持期間を有する複数のサブフィールドで構成し、
    前記複数のサブフィールドのうち少なくともひとつのサブフィールドの初期化期間において、前記主放電セル内の走査電極を陽極とし維持電極を陰極として放電を発生させる前に、前記プライミング放電セル内の走査電極を陽極としデータ電極を陰極として放電を発生させるための電圧を前記データ電極に印加することを特徴とするプラズマディスプレイパネルの駆動方法。
  2. 第1の基板と、
    前記第1の基板上にあって、平行に配置した走査電極および維持電極からなる複数の表示電極対と、
    放電空間を挟んで前記第1の基板に対向配置された第2の基板と、
    前記第2の基板上にあって、前記表示電極対と交差する方向に配置した複数のデータ電極と、
    前記第1の基板と前記第2の基板の間にあって、主放電を発生させる主放電セル、およびプライミング放電を発生させるプライミング放電セルを区画するように設けた隔壁とを備えたプラズマディスプレイパネルの駆動方法であって、
    1フィールドを初期化期間、書込み期間および維持期間を有する複数のサブフィールドで構成し、
    前記複数のサブフィールドのうち少なくともひとつのサブフィールドの初期化期間において、前記主放電セル内の走査電極を陽極とし維持電極を陰極として放電を発生させる前に、前記プライミング放電セル内の走査電極を陽極としデータ電極を陰極として放電を発生させるための電圧を前記維持電極に印加することを特徴とするプラズマディスプレイパネルの駆動方法。
JP2004072573A 2004-03-15 2004-03-15 プラズマディスプレイパネルの駆動方法 Expired - Fee Related JP4569136B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004072573A JP4569136B2 (ja) 2004-03-15 2004-03-15 プラズマディスプレイパネルの駆動方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004072573A JP4569136B2 (ja) 2004-03-15 2004-03-15 プラズマディスプレイパネルの駆動方法

Publications (2)

Publication Number Publication Date
JP2005258279A true JP2005258279A (ja) 2005-09-22
JP4569136B2 JP4569136B2 (ja) 2010-10-27

Family

ID=35084026

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004072573A Expired - Fee Related JP4569136B2 (ja) 2004-03-15 2004-03-15 プラズマディスプレイパネルの駆動方法

Country Status (1)

Country Link
JP (1) JP4569136B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008126155A1 (ja) * 2007-04-13 2008-10-23 Hitachi, Ltd. プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JPWO2009069175A1 (ja) * 2007-11-27 2011-04-07 株式会社日立製作所 プラズマディスプレイ装置
JP5194017B2 (ja) * 2007-09-03 2013-05-08 パナソニック株式会社 プラズマディスプレイパネルの駆動装置および駆動方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08162026A (ja) * 1994-12-06 1996-06-21 Nec Corp プラズマディスプレイパネル及びその駆動方法
JP2002150949A (ja) * 2000-11-09 2002-05-24 Pioneer Electronic Corp プラズマディスプレイパネル
JP2002278510A (ja) * 2001-03-19 2002-09-27 Fujitsu Ltd プラズマディスプレイパネルの駆動方法および表示装置
JP2002358047A (ja) * 2001-03-26 2002-12-13 Lg Electronics Inc 選択的反転アドレス方式を利用したプラズマディスプレーパネルの駆動方法
JP2003151445A (ja) * 2001-11-09 2003-05-23 Pioneer Electronic Corp プラズマディスプレイパネルおよびその駆動方法
JP2004012939A (ja) * 2002-06-07 2004-01-15 Pioneer Electronic Corp 表示装置及び表示パネルの駆動方法
JP2004031198A (ja) * 2002-06-27 2004-01-29 Pioneer Electronic Corp 表示装置及び表示パネルの駆動方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08162026A (ja) * 1994-12-06 1996-06-21 Nec Corp プラズマディスプレイパネル及びその駆動方法
JP2002150949A (ja) * 2000-11-09 2002-05-24 Pioneer Electronic Corp プラズマディスプレイパネル
JP2002278510A (ja) * 2001-03-19 2002-09-27 Fujitsu Ltd プラズマディスプレイパネルの駆動方法および表示装置
JP2002358047A (ja) * 2001-03-26 2002-12-13 Lg Electronics Inc 選択的反転アドレス方式を利用したプラズマディスプレーパネルの駆動方法
JP2003151445A (ja) * 2001-11-09 2003-05-23 Pioneer Electronic Corp プラズマディスプレイパネルおよびその駆動方法
JP2004012939A (ja) * 2002-06-07 2004-01-15 Pioneer Electronic Corp 表示装置及び表示パネルの駆動方法
JP2004031198A (ja) * 2002-06-27 2004-01-29 Pioneer Electronic Corp 表示装置及び表示パネルの駆動方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008126155A1 (ja) * 2007-04-13 2008-10-23 Hitachi, Ltd. プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JPWO2008126155A1 (ja) * 2007-04-13 2010-07-15 株式会社日立製作所 プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP5194017B2 (ja) * 2007-09-03 2013-05-08 パナソニック株式会社 プラズマディスプレイパネルの駆動装置および駆動方法
US8446399B2 (en) 2007-09-03 2013-05-21 Panasonic Corporation Driving device and driving method of plasma display panel, and plasma display apparatus
JPWO2009069175A1 (ja) * 2007-11-27 2011-04-07 株式会社日立製作所 プラズマディスプレイ装置

Also Published As

Publication number Publication date
JP4569136B2 (ja) 2010-10-27

Similar Documents

Publication Publication Date Title
JP4357463B2 (ja) プラズマディスプレーパネル
KR100784597B1 (ko) 플라즈마 디스플레이 패널 및 플라즈마 디스플레이 장치
US7342558B2 (en) Plasma display panel drive method
JP4029841B2 (ja) プラズマディスプレイパネルの駆動方法
KR100749602B1 (ko) 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마디스플레이 장치
JP4075878B2 (ja) プラズマディスプレイパネルの駆動方法
US7298349B2 (en) Drive method for plasma display panel
JP4569136B2 (ja) プラズマディスプレイパネルの駆動方法
US7330165B2 (en) Method of driving plasma display panel
JP4046092B2 (ja) プラズマディスプレイパネルの駆動方法
JP4547949B2 (ja) プラズマディスプレイパネルの駆動方法
JP4239779B2 (ja) プラズマディスプレイパネル
JP2006351259A (ja) プラズマディスプレイパネル
JP4461733B2 (ja) プラズマディスプレイパネルの駆動方法
JP4507709B2 (ja) プラズマディスプレイパネルの駆動方法
JP2007133291A (ja) プラズマディスプレイパネルの駆動方法
JP4258351B2 (ja) プラズマディスプレイパネル
JP2006003397A (ja) プラズマディスプレイパネルの駆動方法
JP4165351B2 (ja) プラズマディスプレイパネル
JP2005037821A (ja) プラズマディスプレイパネルの駆動方法
JP2006172800A (ja) プラズマディスプレイパネルとその駆動方法
JP2007133207A (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2006091742A (ja) プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ装置
JP2006085964A (ja) プラズマディスプレイパネルとその駆動方法
JP2006108023A (ja) プラズマディスプレイパネル

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20070227

Free format text: JAPANESE INTERMEDIATE CODE: A621

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070313

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090821

A131 Notification of reasons for refusal

Effective date: 20090908

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091106

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100126

A521 Written amendment

Effective date: 20100329

Free format text: JAPANESE INTERMEDIATE CODE: A523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100713

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100726

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 3

Free format text: PAYMENT UNTIL: 20130820

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130820

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees