KR100723225B1 - 금속 커버를 구비하는 저온 동시소성 세라믹 패키지 - Google Patents

금속 커버를 구비하는 저온 동시소성 세라믹 패키지 Download PDF

Info

Publication number
KR100723225B1
KR100723225B1 KR1020060006135A KR20060006135A KR100723225B1 KR 100723225 B1 KR100723225 B1 KR 100723225B1 KR 1020060006135 A KR1020060006135 A KR 1020060006135A KR 20060006135 A KR20060006135 A KR 20060006135A KR 100723225 B1 KR100723225 B1 KR 100723225B1
Authority
KR
South Korea
Prior art keywords
low temperature
ceramic
temperature cofired
cover
cofired ceramic
Prior art date
Application number
KR1020060006135A
Other languages
English (en)
Inventor
이일형
송석찬
박윤휘
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020060006135A priority Critical patent/KR100723225B1/ko
Application granted granted Critical
Publication of KR100723225B1 publication Critical patent/KR100723225B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00—Casings, cabinets or drawers for electric apparatus
    • H05K5/04—Metal casings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00—Casings, cabinets or drawers for electric apparatus
    • H05K5/02—Details
    • H05K5/03—Covers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

저온 동시소성 세라믹에 실장되는 전자부품을 덮기 위한 커버의 결합성을 개선한 저온 동시소성 세라믹 패키지가 제공된다.
본 발명에 의한 저온 동시소성 세라믹 패키지는, 각종 전자부품이 상면에 실장되는 저온 동시소성 세라믹; 및 상기 각종 전자부품들과 접촉되지 아니하며 상기 저온 동시소성 세라믹의 상면을 덮을 수 있도록, 외측 끝단이 하향으로 연장되어 상기 저온 동시소성 세라믹의 측면에 결합되는 커버를 포함하여 구성된다.
본 발명에 의한 저온 동시소성 세라믹 패키지는, 커버가 저온 동시소성 세라믹의 상면에 결합되지 아니하고 측면에 결합됨으로써 각종 부품이 실장되는 공간 즉, 저온 동시소성 세라믹의 상면을 최대한 확보할 수 있고, 커버와 저온 동시소성 세라믹의 결합력을 강화시킬 수 있으며, 각종 부품에서 발생되는 불필요한 신호나 잡음 등이 방사되는 현상을 방지할 수 있다는 장점이 있다.
LTCC, 세라믹, 결합, 커버, 접지단자, 금속패턴

Description

금속 커버를 구비하는 저온 동시소성 세라믹 패키지{LOW TEMPERATURE COFIRED CERAMICS PACKAGE HAVING METAL COVER}
도 1은 종래의 듀얼 밴드 프런트 엔드부 구성을 나타낸 블록도이다.
도 2는 종래의 저온 동시소성 세라믹 패키지 단면도이다.
도 3은 종래 저온 동시소성 세라믹의 다른 실시예 단면도이다.
도 4는 본 발명에 의한 저온 동시소성 세라믹 패키지의 단면도이다.
도 5는 본 발명에 의한 저온 동시소성 세라믹 패키지에 적용되는 저온 동시소성 세라믹의 분해 사시도이다.
도 6은 본 발명에 의한 저온 동시소성 세라믹 패키지에 적용되는 세라믹 시트의 평면도이다.
도 7은 본 발명에 의한 저온 동시소성 세라믹 패키지의 제2 실시예 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
100 : 저온 동시소성 세라믹 102, 104 : 세라믹 시트
106 : 금속패턴 110 : 결합홈
120 : 접지단자 130 : 패드
200 : 전자부품 300 : 커버
310 : 결합돌기 320 : 스토퍼
본 발명은 저온 동시소성 세라믹(Low Temperature Cofired Ceramics : LTCC)을 포함하는 패키지에 관한 것으로, 더 상세하게는 저온 동시소성 세라믹에 실장되는 전자부품을 덮기 위한 커버의 결합성을 개선한 저온 동시소성 세라믹 패키지에 관한 것이다.
도 1은 종래의 듀얼 밴드 프런트 엔드부 구성을 나타낸 블록도이고, 도 2는 종래의 저온 동시소성 세라믹 패키지 단면도이다.
도 1에 도시된 바와 같이 일반적인 듀얼 밴드 프런트 엔드부(10)는, GSM 및 DCS 송신단(Tx)에서 전송되는 신호를 증폭시키는 PA 모듈(Power Amplifier Module: 12)과, 상기 GSM 송신단(Tx)에서 전송되어 PA 모듈(12)을 통과한 신호의 고주파 잡음을 제거하는 제 1 LPF(Low Pass Filter: 13a)와, 상기 DCS 송신단(Tx)에서 전송되어 PA 모듈(12)을 통과한 신호의 고주파 잡음을 제거하는 제 2 LPF(13b)를 포함한다.
또한, 상기 GSM 신호의 송신 경로와 수신 경로를 바꾸어 주는 제 1 스위치 (15a)와, 상기 DCS 신호의 송신 경로와 수신경로를 바꾸어 주는 제 2 스위치(15b)와, 상기 안테나(17)에 수신된 신호를 수신하는 DCS 수신단 및 GSM 수신단을 포함한다.
또한, 상기 안테나(17)로부터 수신된 신호 중에서 각 시스템의 주파수대에 응해서 고주파 대역(DCS)과 저주파 대역(GSM)으로 분리시켜 어느 쪽에 연결할지를 결정하는 다이플렉서(16)와, 상기 다이플렉서(16)에 의해 원하는 GSM 저주파수 대역으로 분리시키는 제 1 위상 변이기(14a; P.S2)와, 상기 제 1 위상 변이기를 통과한 신호에 대해 GSM 수신단(Rx)에서 원하는 소정 범위의 주파수대(925~960MHz)의 신호만 통과시키고 이 범위를 벗어난 신호를 제거하는 제 1 SAW BPF(Band Pass Filter: 11a)를 포함한다.
또한, 상기 다이플렉서(16)에 의해 원하는 DCS 고주파 대역으로 분리시키는 제 2 위상 변이기(14b; P.S4)와, 상기 제 2 위상 변이기를 통과한 신호에 대해 DCS 수신단(Rx)에서 원하는 소정 범위의 주파수대(1805~1880MHz)의 신호만 통과시키고 이 범위를 벗어난 신호를 제거하는 제 2 SAW BPF(11b)를 포함하여 구성된다.
또한 저온 동시소성 세라믹 패키지는, 도 2에 도시된 바와 같이 위상 변이기(14a, 14b), 다이플렉서(16)(도 1 참조) 등이 저온 동시소성 세라믹(18)에 내장되고, PA 소자(12), 용량이 큰 칩 저항(12a) 및 커패시터(12b), 핀 다이오드(12c), 듀얼 밴드 SAW BPF(11a, 11b)가 상기 저온 동시소성 세라믹(18)의 상면에 실장되도록 구성된다.
또한, 각 부품들이 실장된 저온 동시소성 세라믹(18)의 상면은 몰드물(18a) 로 패시베이션(Passivation) 처리되는데, 이와 같이 저온 동시소성 세라믹(18)의 상면을 몰드물(18a)로 도포하기 위해서는 고가의 장비가 필요할 뿐만 아니라 제조 공정 시간이 길어지므로 제조원가가 상승된다는 문제점이 있다. 또한, 저온 동시소성 세라믹(18)의 상면에 장착된 부품들이 몰드물(18a)에 의해 묻히게 되므로 몰드물(18a)과 저온 동시소성 세라믹(18)의 분리가 용이하지 아니하게 되고, 이에 따라 제품의 어느 한 부위에 고장이 발생되는 경우 제품 전체를 폐기해야 한다는 문제점이 있었다.
이와 같은 문제점을 해결하기 위하여, 커버를 이용하여 저온 동시소성 세라믹(18)의 상면을 덮도록 구성되는 동시소성 세라믹 패키지가 제공된 바 있다.
도 3은 종래 저온 동시소성 세라믹의 다른 실시예 단면도이다.
도 3에 도시된 바와 같이 종래의 저온 동시소성 세라믹 패키지는, 각종 부품들이 실장되는 저온 동시소성 세라믹(Low Temperature Cofired Ceramics: 18)과, 상기 저온 동시소성 세라믹(18)의 상면을 덮도록 외측 하단부가 저온 동시소성 세라믹(18)의 상면에 결합되는 커버(19)를 포함하여 구성된다. 상기 커버(19)는 저온 동시소성 세라믹(18)의 상면에 실장되는 부품들과 접촉되지 아니하므로, 저온 동시소성 세라믹(18)과 분리가 용이하게 되어 부품의 수리 및 교체가 용이해진다는 이점이 있다.
이때 커버(19)와 저온 동시소성 세라믹(18)과의 접촉 면적(18a, 18b)이 도 2에 도시된 실시예에 비해 좁기 때문에 커버(19)와 저온 동시소성 세라믹(18)과의 결합력이 낮아진다는 문제점이 있으므로, 저온 동시소성 세라믹(18)과 접촉되는 지점의 커버(19) 일측에 돌출부를 형성하고 상기 돌출부와 대응되는 지점의 저온 동시소성 세라믹(18) 일측에 홈을 형성함으로써 커버(19)와 저온 동시소성 세라믹(18)과의 결합력을 증대시키도록 구성되는 저온 동시소성 세라믹(18)이 고안된 바도 있다.
그러나 상기와 같이 커버(19)로 저온 동시소성 세라믹(18)을 덮도록 구성되는 저온 동시소성 세라믹 패키지는, 저온 동시소성 세라믹(18)의 상면에 커버(19)의 하단부가 결합되므로 커버(19)가 접촉되는 면적만큼 부품 실장 공간이 좁아지고, 이에 따라 전체 제품의 소형화가 어렵다는 문제점이 있다.
또한, 상기와 같은 구조로 구성되는 저온 동시소성 세라믹 패키지는, 저온 동시소성 세라믹(18)에 실장된 각종 부품에서 불필요한 신호나 잡음 등이 방출되는 경우 불필요한 신호나 잡음이 외부로 방사된다는 단점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 제안된 것으로, 각종 부품이 실장되는 공간을 최대한 확보할 수 있고, 커버와 저온 동시소성 세라믹의 결합력을 강화시킬 수 있으며, 각종 부품에서 발생되는 불필요한 신호나 잡음 등이 방사되는 현상을 방지할 수 있도록 구성되는 저온 동시소성 세라믹 패키지를 제공하는데 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 의한 저온 동시소성 세라믹 패키지는,
각종 전자부품이 상면에 실장되는 저온 동시소성 세라믹; 및
상기 각종 전자부품들과 접촉되지 아니하며 상기 저온 동시소성 세라믹의 상면을 덮을 수 있도록, 외측 끝단이 하향으로 연장되어 상기 저온 동시소성 세라믹의 측면에 결합되는 커버;
를 포함하고,
상기 저온 동시소성 세라믹(100)은 적어도 하나 이상의 세라믹시트(104)의 외측 끝단에 금속패턴(106)이 형성되고, 상기 세라믹 시트(104)의 상부와 하부에는 금속패턴이 형성되지 아니한 세라믹 시트(102)가 각각 하나 이상 적층되고,
상기 금속패턴이 형성되지 아니한 세라믹시트(102)와 상기 금속패턴(106)이 형성된 세라믹시트(104)를 적재한 후 상기 금속패턴(106)이 제거되는 공정을 통해 상기 저온 동시소성 세라믹(100)의 측면에 결합홈(110)이 형성되고,
상기 커버(300)는 외측 끝단이 상기 결합홈(110)에 인입되도록 결합된다.
삭제
삭제
상기 저온 동시소성 세라믹은 다수의 세라믹 시트가 적층되도록 구성되며,
중단에 적층되는 적어도 하나 이상의 세라믹 시트는 외측 끝단에 결합홈이 형성된다.
삭제
삭제
삭제
삭제
상기 커버는 도전성 금속으로 제작되고, 상기 저온 동시소성 세라믹 패키지는 상기 커버와 접촉되는 부위에 접지단자가 형성된다.
상기 커버는, 상기 저온 동시소성 세라믹에 결합되었을 때 상기 저온 동시소성 세라믹의 상면에 밀착되도록 돌출되는 스토퍼가 형성된다.
상기 저온 동시소성 세라믹은, 상기 스토퍼가 밀착되는 부위의 상면에 접지단자가 형성된다.
이하 첨부된 도면을 참조하여 본 발명에 의한 저온 동시소성 세라믹 패키지의 실시예를 설명한다.
도 4는 본 발명에 의한 저온 동시소성 세라믹 패키지의 단면도이다.
도 4에 도시된 바와 같이 본 발명에 의한 저온 동시소성 세라믹 패키지는, 각종 전자부품(200)이 상면에 실장되는 저온 동시소성 세라믹(100)과, 상기 각종 전자부품(200)들과 접촉되지 아니하며 상기 저온 동시소성 세라믹(100)의 상면을 덮을 수 있도록 즉, 각종 전자부품(200)들을 실장하기 위한 공간이 확보되도록 세라믹에 결합되는 커버(300)를 포함하여 구성된다.
저온 동시소성 세라믹(100)의 측면에는 결합홈(110)이 형성되고, 상기 커버(300)는 외측 끝단이 하향으로 연장되며 하향으로 연장된 끝단에는 상기 결합홈(110)에 인입되도록 결합되는 결합돌기(310)가 형성되어 있다. 따라서 상기 커버(300)는 결합돌기(310)가 결합홈(110)에 인입됨으로써 상기 저온 동시소성 세라믹(100)에 결합되며, 이때 커버(300)는 저온 동시소성 세라믹(100)의 상면에는 접촉되지 아니하고 저온 동시소성 세라믹(100)의 측면에만 접촉된다.
이와 같이 커버(300)의 외측 끝단이 저온 동시소성 세라믹(100)의 측면에만 접촉되도록 결합되면 저온 동시소성 세라믹(100)의 상면 전체가 전자부품(200) 실장을 위한 공간으로 활용될 수 있으므로, 전자부품(200) 실장을 위한 설계 및 제조공정이 보다 용이해지고, 저온 동시소성 세라믹 패키지의 소형화가 가능해진다는 장점이 있다.
이때 상기 결합홈(110)은 결합돌기(310)가 끼워맞춤 방식으로 결합될 수 있도록 결합돌기(310)와 동일한 형상으로 형성될 수도 있고, 결합돌기(310)의 인입이 용이해지도록 도 4에 도시된 바와 같이 입구측이 넓게 형성될 수도 있다. 즉, 상기 결합홈(110)은 결합돌기(310)가 인입되어 고정될 수 있는 형상이라면 어떠한 형상으로도 변경 가능하다.
또한 상기 커버(300)는 하향으로 연장되는 부위의 내측면에 돌기 형상으로 돌출되는 스토퍼(320)가 형성된다. 스토퍼(320)는 커버(300)가 저온 동시소성 세라믹(100)에 결합되었을 때 저온 동시소성 세라믹(100)의 상면에 밀착됨으로써, 커버(300)에 하향 외력이 인가되더라도 커버(300)가 더 이상 하향으로 내려가지 못하도 록 커버(300)의 결합 위치를 제한하는 역할을 한다. 따라서 본 발명에 의한 저온 동시소성 세라믹 패키지는, 조립이나 이송 및 사용 중에 커버(300)의 상면을 누르는 힘이 인가되더라도 커버(300)와 전자부품(200)이 접촉되지 아니하므로, 전자부품(200)의 손상 및 파손을 방지할 수 있다는 장점이 있다.
또한 본 발명에 의한 저온 동시소성 세라믹 패키지는 전자부품(200)에서 발생되는 불필요한 신호나 노이즈가 외부로 방사되지 아니하도록 즉, 잡음레벨을 낮출 수 있도록, 상기 커버(300)는 전도성 금속으로 제작되고 저온 동시소성 세라믹(100)에는 커버(300)와 접촉되는 접지단자(120)가 형성된다. 따라서 본 발명에 의한 저온 동시소성 세라믹 패키지는, 상기 전자부품(200)에서 발생하는 불필요한 신호나 노이즈가 커버(300)를 통해 접지단자(120)로 전달된 후 어스되므로 커버(300) 외측으로 방사되지 아니하게 된다는 효과가 있다.
본 실시예에서는 접지단자(120)가 보다 확실하게 커버(300)와 접촉될 수 있도록 결합돌기(310)가 인입되는 결합홈(110) 내부로 연장되도록 위치되어 있으나, 상기 접지단자(120)의 형성 위치는 이에 한정되지 아니하고 상기 커버(300)와 접촉될 수 있는 지점이라면 어떠한 곳으로도 변경될 수 있다. 또한 상기 접지단자(120)는 커버(300)와의 접촉효율을 증대시킬 수 있도록 도 4에 도시된 바와 같이 스토퍼(320)가 안착되는 지점에도 마련됨이 바람직하다.
또한 저온 동시소성 세라믹 패키지를 다른 부재에 결합시키기 위해 용접을 하고자 하는 경우 세라믹의 재료 특성상 용접이 어렵다는 문제점이 있으므로, 본 발명에 적용되는 저온 동시소성 세라믹(100)의 저면에는 저온 동시소성 세라믹 패 키지를 다른 부재에 용접시킬 수 있도록 용접용 패턴 역할을 하는 패드(130)가 형성됨이 바람직하다.
도 5는 본 발명에 의한 저온 동시소성 세라믹 패키지에 적용되는 저온 동시소성 세라믹의 분해 사시도이고, 도 6은 본 발명에 의한 저온 동시소성 세라믹 패키지에 적용되는 세라믹 시트의 평면도이다.
도 5에 도시된 바와 같이 저온 동시소성 세라믹(100)은 다수의 세라믹 시트(102, 104)가 적층되도록 구성되며, 중단에 적층되는 적어도 하나 이상의 세라믹 시트(104)는 외측 끝단에 금속패턴(106)이 형성되어 있고, 금속패턴(106)이 형성된 세라믹 시트(104)의 상부와 하부에는 금속패턴(106)이 형성되지 아니한 세라믹 시트(102)가 각각 하나 이상 적층된다. 금속패턴(106)이 형성된 세라믹 시트(104)는 일반적으로 도 5에 도시된 바와 같이 하나의 패널에서 여러 개가 동시에 제작된다.
금속패턴(106)이 형성되지 아니한 세라믹 시트(102)와 금속패턴(106)이 형성된 세라믹 시트(104)를 적재한 후 열처리 공정 또는 에칭공정을 하게 되면, 상기 금속패턴(106)은 세라믹 시트(104)로부터 제거되고, 이와 같이 금속패턴(106)이 제거된 부분은 커버(300)의 결합돌기(310)가 인입되는 결합홈(110)이 된다(도 4 참조).
본 실시예에서는 중단에 적층되는 세라믹 시트(104)의 외측 끝단에 금속패턴(106)을 형성한 후 금속패턴(106)을 제거함으로써 결합홈(110)을 형성하고 있으나, 결합홈(110)의 형성 방법은 이에 한정되지 아니하고 여러 가지 방법으로 구현될 수 있다. 예를 들어, 중단에 적층되는 세라믹 시트(104)의 외측 끝단 일부를 오목하게 가공함으로써 결합홈(110)을 형성할 수도 있다.
도 7은 본 발명에 의한 저온 동시소성 세라믹 패키지의 제2 실시예 단면도이다.
본 발명에 적용되는 저온 동시소성 세라믹 패키지는, 도 6에 도시된 바와 같이 금속패턴(106)이 형성되지 아니한 세라믹 시트(102)와 금속패턴(106)이 형성된 세라믹 시트(104)를 적층한 후 금속패턴(106)을 제거하지 아니하고, 도 7에 도시된 바와 같이 하향으로 연장된 커버(300)의 끝단이 금속패턴(106)에 용접되도록 구성될 수도 있다.
이와 같이 커버(300)가 저온 동시소성 세라믹 패키지에 용접 방식으로 결합되면, 결합력이 크게 향상된다는 장점이 있다. 이때, 저온 동시소성 세라믹(100) 내부에 형성되는 접지단자(120)는 금속패턴(106)에 연결되도록 배치됨이 바람직하다.
이상, 본 발명을 바람직한 실시 예를 사용하여 상세히 설명하였으나, 본 발명의 범위는 특정 실시 예에 한정되는 것은 아니며, 첨부된 특허청구범위에 의하여 해석되어야 할 것이다. 또한, 이 기술분야에서 통상의 지식을 습득한 자라면, 본 발명의 범위에서 벗어나지 않으면서도 많은 수정과 변형이 가능함을 이해하여야 할 것이다.
본 발명에 의한 저온 동시소성 세라믹 패키지는, 커버가 저온 동시소성 세라믹의 상면에 결합되지 아니하고 측면에 결합됨으로써 각종 부품이 실장되는 공간 즉, 저온 동시소성 세라믹의 상면을 최대한 확보할 수 있고, 커버와 저온 동시소성 세라믹의 결합력을 강화시킬 수 있으며, 각종 부품에서 발생되는 불필요한 신호나 잡음 등이 방사되는 현상을 방지할 수 있다는 장점이 있다.

Claims (8)

  1. 각종 전자부품(200)이 상면에 실장되는 저온 동시소성 세라믹(100); 및
    상기 각종 전자부품(200)들과 접촉되지 아니하며 상기 저온 동시소성 세라믹(100)의 상면을 덮을 수 있도록, 외측 끝단이 하향으로 연장되어 상기 저온 동시소성 세라믹(100)의 측면에 결합되는 커버(300);
    를 포함하고,
    상기 저온 동시소성 세라믹(100)은 적어도 하나 이상의 세라믹시트(104)의 외측 끝단에 금속패턴(106)이 형성되고, 상기 세라믹 시트(104)의 상부와 하부에는 금속패턴이 형성되지 아니한 세라믹 시트(102)가 각각 하나 이상 적층되고,
    상기 금속패턴이 형성되지 아니한 세라믹시트(102)와 상기 금속패턴(106)이 형성된 세라믹시트(104)를 적재한 후 상기 금속패턴(106)이 제거되는 공정을 통해 상기 저온 동시소성 세라믹(100)의 측면에 결합홈(110)이 형성되고,
    상기 커버(300)는 외측 끝단이 상기 결합홈(110)에 인입되도록 결합되는 것을 특징으로 하는 저온 동시소성 세라믹 패키지.
  2. 삭제
  3. 제1항에 있어서,
    상기 저온 동시소성 세라믹(100)은 다수의 세라믹 시트가 적층되도록 구성되며,
    중단에 적층되는 적어도 하나 이상의 세라믹 시트는 외측 끝단에 결합홈(110)이 형성되는 것을 특징으로 하는 저온 동시소성 세라믹 패키지.
  4. 삭제
  5. 삭제
  6. 제1항에 있어서,
    상기 커버(300)는 도전성 금속으로 제작되고, 상기 저온 동시소성 세라믹 패키지는 상기 커버(300)와 접촉되는 부위에 접지단자(120)가 형성되는 것을 특징으로 하는 저온 동시소성 세라믹 패키지.
  7. 제1항에 있어서,
    상기 커버(300)는, 상기 저온 동시소성 세라믹(100)에 결합되었을 때 상기 저온 동시소성 세라믹(100)의 상면에 밀착되도록 돌출되는 스토퍼(320)가 형성되는 것을 특징으로 하는 저온 동시소성 세라믹 패키지.
  8. 제7항에 있어서,
    상기 저온 동시소성 세라믹(100)은, 상기 스토퍼(320)가 밀착되는 부위의 상면에 접지단자(120)가 형성되는 것을 특징으로 하는 저온 동시소성 세라믹 패키지.
KR1020060006135A 2006-01-20 2006-01-20 금속 커버를 구비하는 저온 동시소성 세라믹 패키지 KR100723225B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060006135A KR100723225B1 (ko) 2006-01-20 2006-01-20 금속 커버를 구비하는 저온 동시소성 세라믹 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060006135A KR100723225B1 (ko) 2006-01-20 2006-01-20 금속 커버를 구비하는 저온 동시소성 세라믹 패키지

Publications (1)

Publication Number Publication Date
KR100723225B1 true KR100723225B1 (ko) 2007-05-29

Family

ID=38278666

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060006135A KR100723225B1 (ko) 2006-01-20 2006-01-20 금속 커버를 구비하는 저온 동시소성 세라믹 패키지

Country Status (1)

Country Link
KR (1) KR100723225B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05267484A (ja) * 1992-03-24 1993-10-15 Fuji Electric Co Ltd 半導体装置のパッケージ構造
KR100356109B1 (ko) 1996-01-19 2002-11-18 헬무트 칼 전기적차폐하우징
KR20050070158A (ko) * 2003-12-29 2005-07-07 엘지이노텍 주식회사 멀티칩 모듈 패키지
KR20050070159A (ko) * 2003-12-29 2005-07-07 엘지이노텍 주식회사 멀티칩 모듈 패키지 및 그 제조방법
KR20050094187A (ko) * 2004-03-22 2005-09-27 엘지이노텍 주식회사 Ｌｔｃｃ 모듈

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05267484A (ja) * 1992-03-24 1993-10-15 Fuji Electric Co Ltd 半導体装置のパッケージ構造
KR100356109B1 (ko) 1996-01-19 2002-11-18 헬무트 칼 전기적차폐하우징
KR20050070158A (ko) * 2003-12-29 2005-07-07 엘지이노텍 주식회사 멀티칩 모듈 패키지
KR20050070159A (ko) * 2003-12-29 2005-07-07 엘지이노텍 주식회사 멀티칩 모듈 패키지 및 그 제조방법
KR20050094187A (ko) * 2004-03-22 2005-09-27 엘지이노텍 주식회사 Ｌｔｃｃ 모듈

Similar Documents

Publication Publication Date Title
US11476226B2 (en) Radio-frequency module and communication device
EP1368858B1 (en) Module and electronic device
CN107039406B (zh) 电子器件
JP4879443B2 (ja) 送受信用受動素子、その集積モジュール及びその製造方法
JP5117632B1 (ja) 高周波回路モジュール
US8803315B2 (en) High-frequency module and communication apparatus
US7276992B2 (en) Antenna duplexer and electronic device
JP2006279604A (ja) 弾性表面波装置
KR102427432B1 (ko) 고주파 모듈 및 통신 장치
US20080048315A1 (en) Electronic Device and Package Used for the Same
JP2011014659A (ja) 複合電子部品モジュール
KR100723225B1 (ko) 금속 커버를 구비하는 저온 동시소성 세라믹 패키지
US9306538B2 (en) Composite electronic component
KR20070110957A (ko) 프론트 앤드 모듈
US11936085B2 (en) Ceramic waveguide filter
US7180387B2 (en) Antenna duplexer
US8014161B2 (en) Communication device and electronic apparatus using the same
JP2008271169A (ja) 高周波モジュール及びそれを備える携帯端末
JP2006135771A (ja) 電子部品モジュール
JP2005136887A (ja) 高周波モジュール及び無線通信機器
KR100550916B1 (ko) 전력증폭 및 듀플렉스 복합 장치
KR100993121B1 (ko) 멀티칩 모듈 패키지 및 그 제조방법
KR101983972B1 (ko) 측면 실장형 필터 칩 패키지 및 이를 구비한 고주파 프론트 엔드 모듈
KR100550917B1 (ko) Ｐｃｂ 기판을 이용한 ｓａｗ 듀플렉서
KR100471160B1 (ko) 전력증폭 및 듀플렉스 복합 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20130403

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140325

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee