JP4879443B2 - 送受信用受動素子、その集積モジュール及びその製造方法 - Google Patents
送受信用受動素子、その集積モジュール及びその製造方法 Download PDFInfo
- Publication number
- JP4879443B2 JP4879443B2 JP2002173451A JP2002173451A JP4879443B2 JP 4879443 B2 JP4879443 B2 JP 4879443B2 JP 2002173451 A JP2002173451 A JP 2002173451A JP 2002173451 A JP2002173451 A JP 2002173451A JP 4879443 B2 JP4879443 B2 JP 4879443B2
- Authority
- JP
- Japan
- Prior art keywords
- inductor
- substrate
- capacitor
- via hole
- transmitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000005540 biological transmission Effects 0.000 title claims description 35
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 239000000758 substrate Substances 0.000 claims description 114
- 239000003990 capacitor Substances 0.000 claims description 83
- 238000004806 packaging method and process Methods 0.000 claims description 22
- 239000002184 metal Substances 0.000 claims description 14
- 239000004065 semiconductor Substances 0.000 claims description 11
- 239000004020 conductor Substances 0.000 claims description 10
- 230000000149 penetrating effect Effects 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims description 2
- 238000002955 isolation Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 9
- 238000004891 communication Methods 0.000 description 8
- 238000010295 mobile communication Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 2
- 238000001914 filtration Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
- B81B7/0032—Packages or encapsulation
- B81B7/0064—Packages or encapsulation for protecting against electromagnetic or electrostatic interferences
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
- H03H7/0115—Frequency selective two-port networks comprising only inductors and capacitors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
- H03H7/17—Structural details of sub-circuits of frequency selective networks
- H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
- H03H7/1775—Parallel LC in shunt or branch path
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/46—Networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/02—Fixed inductances of the signal type without magnetic core
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6661—High-frequency adaptations for passive devices
- H01L2223/6672—High-frequency adaptations for passive devices for integrated passive components, e.g. semiconductor device with passive components only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H2007/006—MEMS
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Semiconductor Integrated Circuits (AREA)
- Filters And Equalizers (AREA)
- Transceivers (AREA)
- Coils Or Transformers For Communication (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は送受信用受動素子、その集積モジュール及びその製造方法に係り、特にＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍ）技術を用いて受動素子のキャパシタ、インダクタなどを基板の上下部に形成して回路連結した送受信用受動素子、その集積モジュール及びその製造方法に関する。
【０００２】
【従来の技術】
無線通信技術の発達につれて移動通信端末機の通話品質及び小型化のための技術の開発が研究されつつある。また、無線通信端末機の送受信方式は、９００ＭＨｚ帯域の周波数を使用するコード分割多重接続（Ｃｏｄｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ：ＣＤＭＡ）方式と１．８ＧＨｚ帯域周波数を使用する個人通信システム（Ｐｅｒｓｏｎａｌ Ｃｏｍｍｕｎｉｃａｔｉｏｎ Ｓｙｓｔｅｍ：ＰＣＳ）方式などの多様な帯域の周波数を区別して使用しつつ発展されてきた。したがって、多重バンドを使用する送受信システムが使用されつつ無線通信端末機の小型化がさらに必要となった。
【０００３】
個人移動通信端末機の小型化のためには端末機内で最も広い面積を占める受動素子の面積を縮めることが優先課題である。従来の移動通信端末機で使われている受動素子の大部分は個別的な形態を有する個別素子であり、これらは基板上で占める面積が広くて、チップマウント面積とコストを増加させる要因となる。特に、インダクタは面積を広く占めるだけでなく通信の品質を落とす問題があった。
【０００４】
【発明が解決しようとする課題】
本発明は上記問題点を改善するために創出されたものであって、本発明の目的は、ＭＥＭＳ技術を用いて１つの基板の上下面に受動素子を集積した送受信用受動素子及びその集積モジュールを提供することである。
本発明の他の目的は、前記受動素子及びその集積モジュールを製造する方法を提供することである。
【０００５】
【課題を解決するための手段】
上記の目的を達成するために本発明の送受信用受動素子は、半導体または誘電体基板と、前記基板の第１面上に形成された少なくとも１つのキャパシタと、前記第１面に対向する第２面上に形成された少なくとも１つのインダクタと、前記基板を貫通するビアホールと、前記ビアホールに形成され、前記第１面上のキャパシタと前記第２面上のインダクタとを電気的に連結するメタル電極と、前記インダクタ及びキャパシタのためのＲＦ信号線と、前記基板上に形成され、前記信号線と隔離されて位置するＲＦ接地と、前記第１面または第２面に結合されて該当面に形成された構造物を保護する空洞が形成されたパッケージング基板とを具備し、前記キャパシタの少なくとも一部分と前記インダクタの少なくとも一部分とは前記基板を挟んで重なって配置され、前記キャパシタと前記インダクタとは前記ビアホールを介して接続され、前記インダクタは、前記基板上から浮游され、前記インダクタ上に空気層がさらに形成されたことを特徴とする。
【０００６】
本発明の他の目的を達成するために本発明の送受信用の受動素子集積モジュールは、半導体または誘電体基板と、前記基板の第１面上に形成されたキャパシタと、前記第１面に対向する第２面上に形成されたインダクタと、前記基板を貫通するビアホールと、前記ビアホールに形成されて前記第１面上のキャパシタと前記第２面上のインダクタとを電気的に連結するメタル電極と、前記インダクタ及びキャパシタのためのＲＦ入出力信号線と、前記基板上に形成され、前記信号線と隔離されて位置するＲＦ接地と、前記第１面または第２面に結合されて該当面に形成された構造物を保護する空洞が形成されたパッケージング基板とを具備するが、前記キャパシタ、インダクタ、ビアホール、メタル電極及び信号線によって回路を構成し、高域通過フィルターと低域通過フィルターとで構成される無線周波数セレクターと、前記無線周波数セレクターに信号を伝達し、帯域フィルターより構成される送信フィルターと、前記無線周波数セレクターから信号を伝達されて帯域フィルターより構成される受信フィルターとを具備するデュプレクサと、前記送信フィルターに電力増幅器を通じて信号を伝達する送信用帯域フィルターと、前記受信フィルターからの信号が低雑音増幅器を通じて伝達される受信用帯域フィルターとを具備し、前記キャパシタの少なくとも一部分と前記インダクタの少なくとも一部分とは前記基板を挟んで重なって配置され、前記キャパシタと前記インダクタとは前記ビアホールを介して接続され、前記インダクタは、前記基板上から浮游され、前記インダクタ上に空気層がさらに形成されたことを特徴とする。
【０００７】
本発明のさらに他の目的を達成するために本発明の送受信用の受動素子集積モジュールの製造方法は、（ａ）基板の第２面をパタニングして底を有するビアホール用ウェルを形成する段階と、（ｂ）前記基板の第２面上にインダクタを形成し、前記ビアホール用ウェルの内壁及び底に電極を形成する段階と、（ｃ）パッケージング基板の第１面をエッチングする段階と、（ｄ）前記基板の第２面に前記パッケージング基板の第１面を接合する段階と、（ｅ）前記基板の第２面に対向する第１面を平坦化して前記ビアホール用ウェルの底に形成された電極を前記第１面上に露出させる段階と、（ｆ）前記基板の第１面上に前記キャパシタを含む集積回路を形成する段階とを具備し、前記キャパシタの少なくとも一部分と前記インダクタの少なくとも一部分とは前記基板を挟んで重なって配置され、前記キャパシタと前記インダクタとはビアホールを介して接続され、前記（ｂ）段階は前記インダクタの電気導線が前記基板の第２面の上方に浮遊されるように犠牲層を使用する段階を含み、前記（ｂ）段階の前記インダクタを形成する段階は、前記電気導線上に空気層を形成する段階とを含むことを特徴とする。
【０００８】
【発明の実施の形態】
以下、添付した図面に基づいて本発明を詳しく説明する。
図１及び図２は本発明の第１実施例による送受信用受動素子の高域通過フィルター（Ｈｉｇｈ ｐａｓｓ Ｆｉｌｔｅｒ：ＨＰＦ）の概略的な断面図及び部分斜視図であり、図３は図１及び図２に示された高域通過フィルターの等価回路図である。
【０００９】
図面を参照すれば、ＨＰＦの基本回路は図３に示されたように直列接続された２つのキャパシタＣ１、Ｃ２の中間点に１つのインダクタＬが接続されている。図１及び図２はこのような等価回路図によるＨＰＦ構造が１つの基板１１０に積層された構造を示す。基板１１０上に第１キャパシタ１２０及び第２キャパシタ１３０が直列に連結されており、基板１１０の下部にはインダクタ１４０が形成されている。このインダクタ１４０はビアホール１５０に形成された電極１５２を通じて基板１１０上の第１及び第２キャパシタ１２０、１３０の前記中間点に接続されている。基板１１０の下部にはインダクタ１４０を収容する空間である空洞１６２が形成されたパッケージング基板１６０が結合されている。前記空洞１６２の表面にはシールドメタル１６４が形成されている。前記基板１１０とパッケージング基板１６０とは半導体または誘電体よりなる。前記パッケージング基板１６０は、変形例として前記基板１１０下部に結合される代わりに前記基板１１０上のキャパシタ１２０、１３０を保護するように結合されることもある。
【００１０】
前記インダクタ１４０はＭＥＭＳ技術よりなり、インダクタ１４０の電気導線１４２は基板１１０から浮游されるか、または前記基板１１０上で電気導線１４２に対応する所定の面積に形成された誘電体（図示せず）上に形成され、電気導線１４２上に空気層または誘電体をさらに形成しうる。
【００１１】
第１キャパシタ１２０は基板１１０上に形成された下部電極としての第２電極１２６とその上方に対応して位置する上部電極の第１電極１２２及びその間に介在された第１誘電体１２４で構成される。第２キャパシタ１３０は第２電極が延びて上部電極１３２をなし、第３電極１３６の下部電極が形成されており、その間に第２誘電体１３４が介在されている。第１電極１２２の一側は入力信号線１１２に連結され、第３電極１３６の一側は出力信号線１１４と連結され、信号線１１２、１１４のＲＦ信号の伝達のために接地１１６が信号線１１２、１１４の側面に形成されている。
【００１２】
前記構造の高域フィルターは入力信号線１１２から一定周波数信号が入力されれば、第１及び第２キャパシタ１２０、１３０を通過して出力信号線１１４に信号が伝達され、一定周波数以下の信号はインダクタ１４０を介して接地１１６に信号が放出される。
【００１３】
図４は本発明の第２実施例による送受信用受動素子である低域通過フィルター（Ｌｏｗ ｐａｓｓ Ｆｉｌｔｅｒ：ＬＰＦ）の概略的な断面図であり、図５は図４に示されたＬＰＦの等価回路図である。
【００１４】
図面を参照すれば、ＬＰＦの基本回路は図５に示されたように２つのインダクタＬ１、Ｌ２の中間点に１つのキャパシタＣが接続されている。図４はこのような等価回路図によるＬＰＦが１つの基板２１０に積層された構造を示す。基板２１０の下部に第１インダクタ２３０及び第２インダクタ２４０が直列に連結されており、基板２１０上にはキャパシタ２２０が形成されている。このキャパシタ２２０はビアホール２５０に形成された電極２５２を通じて基板２１０の下部の第１及び第２インダクタ２３０、２４０の前記中間点に接続されている。基板２１０の下部にはインダクタ２３０、２４０を収容する空間である空洞２６２が形成されたパッケージング基板２６０が結合されている。前記空洞２６２の表面にシールドメタル２６４が形成されている。前記基板２１０とパッケージング基板２６０とは半導体または誘電体よりなる。前記パッケージング基板２６０は、変形例として前記基板２１０の下部に結合される代わりに前記基板２１０上のキャパシタ２２０を保護するように結合されうる。
【００１５】
前記インダクタ２３０、２４０はＭＥＭＳ技術より製造され、インダクタ２３０、２４０の電気導線２３２、２４２は基板２１０から浮游されるか、または基板２１０上に形成された誘電体（図示せず）上に形成され、電気導線２３２、２４２上に空気層または誘電体がさらに形成される。
【００１６】
キャパシタ２２０は基板２１０上に形成された下部電極２２６とその上方に対応して位置する上部電極２２２及びその間に介在された誘電体２２４より構成される。
【００１７】
前記構造のＬＰＦは、第１インダクタ２３０の一側に連結された入力信号線２１２から一定周波数信号が入力されれば第１及び第２インダクタ２３０、２４０を通過して第２インダクタ２４０の他側に連結された出力信号線２１４に信号が伝達され、一定周波数以上の信号はキャパシタ２２０を介して上部電極２２２に連結された接地Ｇに信号が放出される。
【００１８】
図６は、本発明の第３実施例による送受信用受動素子であるバンド通過フィルター（Ｂａｎｄ ｐａｓｓ Ｆｉｌｔｅｒ：ＢＰＦ）の等価回路図である。図面を参照すれば、多数のキャパシタＣ１、Ｃ２、Ｃ３、Ｃ４が直列接続されており、この直列に接続された隣り合うキャパシタＣ１、Ｃ２、Ｃ３、Ｃ４の中間点に他のキャパシタＣ５、Ｃ６、Ｃ７が接続されている。前記中間点には、前記他のキャパシタＣ５、Ｃ６、Ｃ７とビアホールを通じて並列にインダクタＬ１、Ｌ２、Ｌ３が接続されている。前記キャパシタＣ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５、Ｃ６、Ｃ７と前記インダクタＬ１、Ｌ２、Ｌ３とによって帯域フィルターが形成される。このような回路を１つの基板に積層する時は、基板上にキャパシタＣ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５、Ｃ６、Ｃ７を形成し、前記キャパシタＣ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５、Ｃ６、Ｃ７と接続するインダクタＬ１、Ｌ２、Ｌ３を基板の下部に形成するが、これらの連結をビアホールに形成された電極（図１及び図２の１５２、図４の２５２）を通じて行えば良い。基板の下部にはインダクタを収容する空間である空洞が形成され、空洞上にシールドメタルが形成されたパッケージング基板を結合する。前記基板及びパッケージング基板は半導体または誘電体よりなる。
【００１９】
前記インダクタＬ１、Ｌ２、Ｌ３はＭＥＭＳ技術より製造され、インダクタＬ１、Ｌ２、Ｌ３の電気導線は基板から浮游されるか、または基板上に形成された誘電体（図示せず）上に形成され、電気導線上に空気層または誘電体がさらに形成される。
【００２０】
前記構造のＢＰＦは、キャパシタＣ１の一側に周波数信号が入力されればキャパシタ及びインダクタの回路を通じてフィルタリングされてキャパシタＣ４の他側の出力信号線に信号が伝達される。
【００２１】
図７は本発明の第４実施例による送受信用の受動素子集積モジュールの等価回路図であって、送受信周波数が１．８ＧＨｚ帯域のＰＣＳ方式と送受信周波数が０．９ＧＨｚ帯域のＣＤＭＡ方式との二重周波数帯域で使用可能なモジュールを示した図面である。
【００２２】
図面を参照すれば、送受信用の受動素子集積モジュールは送受信アンテナＡＮＴの周波数信号を区分する無線周波数セレクターＳ、アンテナＡＮＴから受信された信号とアンテナＡＮＴに伝送する信号とを受信してスイッチするデュプレクサＤ１、Ｄ２、デュプレクサＤ１、Ｄ２への送信信号をフィルタリングする送信帯域フィルターＢ３、Ｂ７とデュプレクサＤ１、Ｄ２からの受信信号をフィルタリングする受信帯域フィルターＢ４、Ｂ８とで構成される。
【００２３】
無線周波数セレクターＳは、ＨＰＦとＬＰＦとを備え、各フィルターＨＰＦ、ＬＰＦは第１及び第２実施例の説明と同一である。デュプレクサＤ１、Ｄ２は第３実施例で説明した帯域フィルターより構成される送信フィルターＢ１、Ｂ５と受信フィルターＢ２、Ｂ６とを具備する。
【００２４】
図７の回路図を１つの基板上に積層した構造は、基板上に多数のキャパシタを前記実施例のように回路連結して形成し、前記キャパシタの連結に接続されるインダクタは前記基板の下部に形成され、ビアホールに形成された電極を通じて基板上のキャパシタと接続する。したがって、あらゆる受動素子の連結は基板を介在してキャパシタとインダクタとをＭＥＭＳ技術で連結することである。前記構造の受動素子モジュールには音声信号と電気回路との間の変換回路、高周波信号への変調回路及び増幅回路などの外部のＩＣ回路が連結され、無線送受信期の役割を行うことになる。
【００２５】
前記構造の送受信モジュールの作用を図７を参照して詳細に説明する。まず送信過程を説明する。送信端Ｔｘから送信される信号は送信帯域フィルターＢ３、Ｂ７を通じてフィルタリングされ、電力増幅器ＰＡで増幅されてデュプレクサＤ１、Ｄ２の送信フィルターＢ１、Ｂ５でフィルタリングされ、ＨＰＦまたはＬＰＦを通じてアンテナＡＮＴに受信された後、外部に伝送される。
【００２６】
次いで、受信過程を見ると、前記アンテナＡＮＴを通じて受信された信号は周波数の大きさによって無線周波数セレクターＳで受信経路が選択される。次いで、デュプレクサＤ１、Ｄ２の受信フィルターＢ２、Ｂ６を通じてフィルタリングされた信号は低雑音増幅器（Ｌｏｗ Ｎｏｉｓｅ Ａｍｐｌｉｆｉｅｒ：ＬＮＡ）を通じて増幅される。増幅された信号は受信帯域フィルターＢ４、Ｂ８を通じてフィルタリングされて受信端Ｒｘに出力される。
【００２７】
図８は本発明の第４実施例を具体的に説明するために図２のＨＰＦの基板上にＲＦ ＩＣが備えられることを示す図面であり、第１実施例と同一な構成要素には同一な部材番号を付し、その詳細な説明は略す。
図面を参照すれば、基板上に２つのキャパシタ１２０、１３０が形成されており、キャパシタ１２０、１３０の中間端に接続された信号線１８２に連結されたＲＦ ＩＣ１８４が備えられている。ＲＦ ＩＣ１８４はオシレータ、ミキサー、ＬＮＡまたはドライバーアンプであって、抵抗、キャパシタ及びインダクタより構成される。このようなＲＦ ＩＣ１８４としては従来の個別素子を使用でき、または少なくとも１つのキャパシタ（図示せず）を基板１１０上に形成し、少なくとも１つのインダクタ（図示せず）を基板の下部に形成して前述した実施例のような方法でビアホールに形成された電極を通じて従来の個別素子のような回路を構成することもできる。
【００２８】
このような本発明の送受信用受動素子及びその集積モジュールの製造方法を説明するためにＨＰＦを基板の上下に製造する方法を図９ないし図１３に示した。
まず、図９に示したように、基板３００の第２面３０４をパタニングして底を有するビアホール用ウェル３５１を形成する。
【００２９】
次いで、基板の第２面３０４上にＭＥＭＳ技術を用いて、図１０に示したように、インダクタ３４０を形成し、前記ビアホール用ウェル３５１の内壁及び底に電極３５２を形成する。この際、インダクタ３４０の電気導線３４２が基板３１０の第２面３０４上で浮游されるように犠牲層を用いて電気導線３４２を形成した後、犠牲層を除去する段階を含む。
【００３０】
または、前記基板３１０の第２面３０４上に前記インダクタ３４０の電気導線３４２に対応する所定の面積に誘電体（図示せず）を形成した後、前記誘電体上に電気導線３４２を形成し、引き続き、電気導線３４２上に空気層または誘電体を形成しても良い。
【００３１】
別のパッケージング基板３６０を用いて前記インダクタ３４０を収容する空洞３６２をエッチングした後、図１１に示したようにエッチングされたパッケージング基板３６０上にシールドメタル３６４を形成して前記基板３１０の第２面３０４上に接合させる。
【００３２】
次いで、前記基板３１０の第１面３０２の上部をラッピングマシン（図示せず）を用いて平坦化するが、前述した段階でのビアホール用ウェル３５０の底に形成された電極３５２を基板３１０の第１面３０２上に露出させる（図１２参照）。このような平坦化工程で基板３１０の第１面３０２上に露出されるビアホール３５０の大きさを容易に調節しうる。
【００３３】
次いで、基板３１０の第１面３０２上に図１３に示したようにキャパシタ３２０、３３０を含む集積回路を形成する。
前記製造方法を拡張応用すれば送受信用の受動素子及びモジュールを同一な方法で製造しうる。
【００３４】
【発明の効果】
以上、本発明に係る受動素子及びその集積モジュールは、実装面積を縮めて通信端末機の小型化に寄与し、ＭＥＭＳ技術を用いることによってインダクタなどの挿入損失を減らして通信品質を向上させうる。また、本発明の方法発明によればビアホールを容易に形成してビアホールの大きさを任意に調節しうる。
本発明は図面及び実施例に基づいて説明されたが、これは例示的なものに過ぎず、当業者ならこれより多様な変形及び均等な実施例が可能なのを理解しうる。したがって、本発明の真の技術的保護範囲は特許請求の範囲によってのみ決まらねばならない。
【図面の簡単な説明】
【図１】 図１は本発明の第１実施例による送受信用受動素子であるＨＰＦの概略的な断面図である。
【図２】 図１は本発明の第１実施例による送受信用受動素子であるＨＰＦの概略的な部分斜視図である。
【図３】 図１及び図２に示されたＨＰＦの等価回路図である。
【図４】 発明の第２実施例による送受信用受動素子であるＬＰＦの概略的断面図である。
【図５】 図４に示されたＬＰＦの等価回路図である。
【図６】 発明の第３実施例による送受信用受動素子であるＢＰＦの等価回路図である。
【図７】 発明の第４実施例による送受信用の受動素子集積モジュールの等価回路図である。
【図８】 発明の第４実施例を説明するための図面である。
【図９】 図９は、図１及び図２に示された本発明の送受信用受動素子及びその集積モジュールの製造方法を説明する図面である。
【図１０】 図１０は、図１及び図２に示された本発明の送受信用受動素子及びその集積モジュールの製造方法を説明する図面である。
【図１１】 図１１は、図１及び図２に示された本発明の送受信用受動素子及びその集積モジュールの製造方法を説明する図面である。
【図１２】 図１２は、図１及び図２に示された本発明の送受信用受動素子及びその集積モジュールの製造方法を説明する図面である。
【図１３】 図１３は、図１及び図２に示された本発明の送受信用受動素子及びその集積モジュールの製造方法を説明する図面である。
【符号の説明】
１１０ 基板
１２０、１３０ 第１及び第２キャパシタ
１４０ インダクタ
１５０ ビアホール
１５２ 電極
１６０ パッケージング基板
１６２ 空洞
１６４ シールドメタル
【発明の属する技術分野】
本発明は送受信用受動素子、その集積モジュール及びその製造方法に係り、特にＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍ）技術を用いて受動素子のキャパシタ、インダクタなどを基板の上下部に形成して回路連結した送受信用受動素子、その集積モジュール及びその製造方法に関する。
【０００２】
【従来の技術】
無線通信技術の発達につれて移動通信端末機の通話品質及び小型化のための技術の開発が研究されつつある。また、無線通信端末機の送受信方式は、９００ＭＨｚ帯域の周波数を使用するコード分割多重接続（Ｃｏｄｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ：ＣＤＭＡ）方式と１．８ＧＨｚ帯域周波数を使用する個人通信システム（Ｐｅｒｓｏｎａｌ Ｃｏｍｍｕｎｉｃａｔｉｏｎ Ｓｙｓｔｅｍ：ＰＣＳ）方式などの多様な帯域の周波数を区別して使用しつつ発展されてきた。したがって、多重バンドを使用する送受信システムが使用されつつ無線通信端末機の小型化がさらに必要となった。
【０００３】
個人移動通信端末機の小型化のためには端末機内で最も広い面積を占める受動素子の面積を縮めることが優先課題である。従来の移動通信端末機で使われている受動素子の大部分は個別的な形態を有する個別素子であり、これらは基板上で占める面積が広くて、チップマウント面積とコストを増加させる要因となる。特に、インダクタは面積を広く占めるだけでなく通信の品質を落とす問題があった。
【０００４】
【発明が解決しようとする課題】
本発明は上記問題点を改善するために創出されたものであって、本発明の目的は、ＭＥＭＳ技術を用いて１つの基板の上下面に受動素子を集積した送受信用受動素子及びその集積モジュールを提供することである。
本発明の他の目的は、前記受動素子及びその集積モジュールを製造する方法を提供することである。
【０００５】
【課題を解決するための手段】
上記の目的を達成するために本発明の送受信用受動素子は、半導体または誘電体基板と、前記基板の第１面上に形成された少なくとも１つのキャパシタと、前記第１面に対向する第２面上に形成された少なくとも１つのインダクタと、前記基板を貫通するビアホールと、前記ビアホールに形成され、前記第１面上のキャパシタと前記第２面上のインダクタとを電気的に連結するメタル電極と、前記インダクタ及びキャパシタのためのＲＦ信号線と、前記基板上に形成され、前記信号線と隔離されて位置するＲＦ接地と、前記第１面または第２面に結合されて該当面に形成された構造物を保護する空洞が形成されたパッケージング基板とを具備し、前記キャパシタの少なくとも一部分と前記インダクタの少なくとも一部分とは前記基板を挟んで重なって配置され、前記キャパシタと前記インダクタとは前記ビアホールを介して接続され、前記インダクタは、前記基板上から浮游され、前記インダクタ上に空気層がさらに形成されたことを特徴とする。
【０００６】
本発明の他の目的を達成するために本発明の送受信用の受動素子集積モジュールは、半導体または誘電体基板と、前記基板の第１面上に形成されたキャパシタと、前記第１面に対向する第２面上に形成されたインダクタと、前記基板を貫通するビアホールと、前記ビアホールに形成されて前記第１面上のキャパシタと前記第２面上のインダクタとを電気的に連結するメタル電極と、前記インダクタ及びキャパシタのためのＲＦ入出力信号線と、前記基板上に形成され、前記信号線と隔離されて位置するＲＦ接地と、前記第１面または第２面に結合されて該当面に形成された構造物を保護する空洞が形成されたパッケージング基板とを具備するが、前記キャパシタ、インダクタ、ビアホール、メタル電極及び信号線によって回路を構成し、高域通過フィルターと低域通過フィルターとで構成される無線周波数セレクターと、前記無線周波数セレクターに信号を伝達し、帯域フィルターより構成される送信フィルターと、前記無線周波数セレクターから信号を伝達されて帯域フィルターより構成される受信フィルターとを具備するデュプレクサと、前記送信フィルターに電力増幅器を通じて信号を伝達する送信用帯域フィルターと、前記受信フィルターからの信号が低雑音増幅器を通じて伝達される受信用帯域フィルターとを具備し、前記キャパシタの少なくとも一部分と前記インダクタの少なくとも一部分とは前記基板を挟んで重なって配置され、前記キャパシタと前記インダクタとは前記ビアホールを介して接続され、前記インダクタは、前記基板上から浮游され、前記インダクタ上に空気層がさらに形成されたことを特徴とする。
【０００７】
本発明のさらに他の目的を達成するために本発明の送受信用の受動素子集積モジュールの製造方法は、（ａ）基板の第２面をパタニングして底を有するビアホール用ウェルを形成する段階と、（ｂ）前記基板の第２面上にインダクタを形成し、前記ビアホール用ウェルの内壁及び底に電極を形成する段階と、（ｃ）パッケージング基板の第１面をエッチングする段階と、（ｄ）前記基板の第２面に前記パッケージング基板の第１面を接合する段階と、（ｅ）前記基板の第２面に対向する第１面を平坦化して前記ビアホール用ウェルの底に形成された電極を前記第１面上に露出させる段階と、（ｆ）前記基板の第１面上に前記キャパシタを含む集積回路を形成する段階とを具備し、前記キャパシタの少なくとも一部分と前記インダクタの少なくとも一部分とは前記基板を挟んで重なって配置され、前記キャパシタと前記インダクタとはビアホールを介して接続され、前記（ｂ）段階は前記インダクタの電気導線が前記基板の第２面の上方に浮遊されるように犠牲層を使用する段階を含み、前記（ｂ）段階の前記インダクタを形成する段階は、前記電気導線上に空気層を形成する段階とを含むことを特徴とする。
【０００８】
【発明の実施の形態】
以下、添付した図面に基づいて本発明を詳しく説明する。
図１及び図２は本発明の第１実施例による送受信用受動素子の高域通過フィルター（Ｈｉｇｈ ｐａｓｓ Ｆｉｌｔｅｒ：ＨＰＦ）の概略的な断面図及び部分斜視図であり、図３は図１及び図２に示された高域通過フィルターの等価回路図である。
【０００９】
図面を参照すれば、ＨＰＦの基本回路は図３に示されたように直列接続された２つのキャパシタＣ１、Ｃ２の中間点に１つのインダクタＬが接続されている。図１及び図２はこのような等価回路図によるＨＰＦ構造が１つの基板１１０に積層された構造を示す。基板１１０上に第１キャパシタ１２０及び第２キャパシタ１３０が直列に連結されており、基板１１０の下部にはインダクタ１４０が形成されている。このインダクタ１４０はビアホール１５０に形成された電極１５２を通じて基板１１０上の第１及び第２キャパシタ１２０、１３０の前記中間点に接続されている。基板１１０の下部にはインダクタ１４０を収容する空間である空洞１６２が形成されたパッケージング基板１６０が結合されている。前記空洞１６２の表面にはシールドメタル１６４が形成されている。前記基板１１０とパッケージング基板１６０とは半導体または誘電体よりなる。前記パッケージング基板１６０は、変形例として前記基板１１０下部に結合される代わりに前記基板１１０上のキャパシタ１２０、１３０を保護するように結合されることもある。
【００１０】
前記インダクタ１４０はＭＥＭＳ技術よりなり、インダクタ１４０の電気導線１４２は基板１１０から浮游されるか、または前記基板１１０上で電気導線１４２に対応する所定の面積に形成された誘電体（図示せず）上に形成され、電気導線１４２上に空気層または誘電体をさらに形成しうる。
【００１１】
第１キャパシタ１２０は基板１１０上に形成された下部電極としての第２電極１２６とその上方に対応して位置する上部電極の第１電極１２２及びその間に介在された第１誘電体１２４で構成される。第２キャパシタ１３０は第２電極が延びて上部電極１３２をなし、第３電極１３６の下部電極が形成されており、その間に第２誘電体１３４が介在されている。第１電極１２２の一側は入力信号線１１２に連結され、第３電極１３６の一側は出力信号線１１４と連結され、信号線１１２、１１４のＲＦ信号の伝達のために接地１１６が信号線１１２、１１４の側面に形成されている。
【００１２】
前記構造の高域フィルターは入力信号線１１２から一定周波数信号が入力されれば、第１及び第２キャパシタ１２０、１３０を通過して出力信号線１１４に信号が伝達され、一定周波数以下の信号はインダクタ１４０を介して接地１１６に信号が放出される。
【００１３】
図４は本発明の第２実施例による送受信用受動素子である低域通過フィルター（Ｌｏｗ ｐａｓｓ Ｆｉｌｔｅｒ：ＬＰＦ）の概略的な断面図であり、図５は図４に示されたＬＰＦの等価回路図である。
【００１４】
図面を参照すれば、ＬＰＦの基本回路は図５に示されたように２つのインダクタＬ１、Ｌ２の中間点に１つのキャパシタＣが接続されている。図４はこのような等価回路図によるＬＰＦが１つの基板２１０に積層された構造を示す。基板２１０の下部に第１インダクタ２３０及び第２インダクタ２４０が直列に連結されており、基板２１０上にはキャパシタ２２０が形成されている。このキャパシタ２２０はビアホール２５０に形成された電極２５２を通じて基板２１０の下部の第１及び第２インダクタ２３０、２４０の前記中間点に接続されている。基板２１０の下部にはインダクタ２３０、２４０を収容する空間である空洞２６２が形成されたパッケージング基板２６０が結合されている。前記空洞２６２の表面にシールドメタル２６４が形成されている。前記基板２１０とパッケージング基板２６０とは半導体または誘電体よりなる。前記パッケージング基板２６０は、変形例として前記基板２１０の下部に結合される代わりに前記基板２１０上のキャパシタ２２０を保護するように結合されうる。
【００１５】
前記インダクタ２３０、２４０はＭＥＭＳ技術より製造され、インダクタ２３０、２４０の電気導線２３２、２４２は基板２１０から浮游されるか、または基板２１０上に形成された誘電体（図示せず）上に形成され、電気導線２３２、２４２上に空気層または誘電体がさらに形成される。
【００１６】
キャパシタ２２０は基板２１０上に形成された下部電極２２６とその上方に対応して位置する上部電極２２２及びその間に介在された誘電体２２４より構成される。
【００１７】
前記構造のＬＰＦは、第１インダクタ２３０の一側に連結された入力信号線２１２から一定周波数信号が入力されれば第１及び第２インダクタ２３０、２４０を通過して第２インダクタ２４０の他側に連結された出力信号線２１４に信号が伝達され、一定周波数以上の信号はキャパシタ２２０を介して上部電極２２２に連結された接地Ｇに信号が放出される。
【００１８】
図６は、本発明の第３実施例による送受信用受動素子であるバンド通過フィルター（Ｂａｎｄ ｐａｓｓ Ｆｉｌｔｅｒ：ＢＰＦ）の等価回路図である。図面を参照すれば、多数のキャパシタＣ１、Ｃ２、Ｃ３、Ｃ４が直列接続されており、この直列に接続された隣り合うキャパシタＣ１、Ｃ２、Ｃ３、Ｃ４の中間点に他のキャパシタＣ５、Ｃ６、Ｃ７が接続されている。前記中間点には、前記他のキャパシタＣ５、Ｃ６、Ｃ７とビアホールを通じて並列にインダクタＬ１、Ｌ２、Ｌ３が接続されている。前記キャパシタＣ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５、Ｃ６、Ｃ７と前記インダクタＬ１、Ｌ２、Ｌ３とによって帯域フィルターが形成される。このような回路を１つの基板に積層する時は、基板上にキャパシタＣ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５、Ｃ６、Ｃ７を形成し、前記キャパシタＣ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５、Ｃ６、Ｃ７と接続するインダクタＬ１、Ｌ２、Ｌ３を基板の下部に形成するが、これらの連結をビアホールに形成された電極（図１及び図２の１５２、図４の２５２）を通じて行えば良い。基板の下部にはインダクタを収容する空間である空洞が形成され、空洞上にシールドメタルが形成されたパッケージング基板を結合する。前記基板及びパッケージング基板は半導体または誘電体よりなる。
【００１９】
前記インダクタＬ１、Ｌ２、Ｌ３はＭＥＭＳ技術より製造され、インダクタＬ１、Ｌ２、Ｌ３の電気導線は基板から浮游されるか、または基板上に形成された誘電体（図示せず）上に形成され、電気導線上に空気層または誘電体がさらに形成される。
【００２０】
前記構造のＢＰＦは、キャパシタＣ１の一側に周波数信号が入力されればキャパシタ及びインダクタの回路を通じてフィルタリングされてキャパシタＣ４の他側の出力信号線に信号が伝達される。
【００２１】
図７は本発明の第４実施例による送受信用の受動素子集積モジュールの等価回路図であって、送受信周波数が１．８ＧＨｚ帯域のＰＣＳ方式と送受信周波数が０．９ＧＨｚ帯域のＣＤＭＡ方式との二重周波数帯域で使用可能なモジュールを示した図面である。
【００２２】
図面を参照すれば、送受信用の受動素子集積モジュールは送受信アンテナＡＮＴの周波数信号を区分する無線周波数セレクターＳ、アンテナＡＮＴから受信された信号とアンテナＡＮＴに伝送する信号とを受信してスイッチするデュプレクサＤ１、Ｄ２、デュプレクサＤ１、Ｄ２への送信信号をフィルタリングする送信帯域フィルターＢ３、Ｂ７とデュプレクサＤ１、Ｄ２からの受信信号をフィルタリングする受信帯域フィルターＢ４、Ｂ８とで構成される。
【００２３】
無線周波数セレクターＳは、ＨＰＦとＬＰＦとを備え、各フィルターＨＰＦ、ＬＰＦは第１及び第２実施例の説明と同一である。デュプレクサＤ１、Ｄ２は第３実施例で説明した帯域フィルターより構成される送信フィルターＢ１、Ｂ５と受信フィルターＢ２、Ｂ６とを具備する。
【００２４】
図７の回路図を１つの基板上に積層した構造は、基板上に多数のキャパシタを前記実施例のように回路連結して形成し、前記キャパシタの連結に接続されるインダクタは前記基板の下部に形成され、ビアホールに形成された電極を通じて基板上のキャパシタと接続する。したがって、あらゆる受動素子の連結は基板を介在してキャパシタとインダクタとをＭＥＭＳ技術で連結することである。前記構造の受動素子モジュールには音声信号と電気回路との間の変換回路、高周波信号への変調回路及び増幅回路などの外部のＩＣ回路が連結され、無線送受信期の役割を行うことになる。
【００２５】
前記構造の送受信モジュールの作用を図７を参照して詳細に説明する。まず送信過程を説明する。送信端Ｔｘから送信される信号は送信帯域フィルターＢ３、Ｂ７を通じてフィルタリングされ、電力増幅器ＰＡで増幅されてデュプレクサＤ１、Ｄ２の送信フィルターＢ１、Ｂ５でフィルタリングされ、ＨＰＦまたはＬＰＦを通じてアンテナＡＮＴに受信された後、外部に伝送される。
【００２６】
次いで、受信過程を見ると、前記アンテナＡＮＴを通じて受信された信号は周波数の大きさによって無線周波数セレクターＳで受信経路が選択される。次いで、デュプレクサＤ１、Ｄ２の受信フィルターＢ２、Ｂ６を通じてフィルタリングされた信号は低雑音増幅器（Ｌｏｗ Ｎｏｉｓｅ Ａｍｐｌｉｆｉｅｒ：ＬＮＡ）を通じて増幅される。増幅された信号は受信帯域フィルターＢ４、Ｂ８を通じてフィルタリングされて受信端Ｒｘに出力される。
【００２７】
図８は本発明の第４実施例を具体的に説明するために図２のＨＰＦの基板上にＲＦ ＩＣが備えられることを示す図面であり、第１実施例と同一な構成要素には同一な部材番号を付し、その詳細な説明は略す。
図面を参照すれば、基板上に２つのキャパシタ１２０、１３０が形成されており、キャパシタ１２０、１３０の中間端に接続された信号線１８２に連結されたＲＦ ＩＣ１８４が備えられている。ＲＦ ＩＣ１８４はオシレータ、ミキサー、ＬＮＡまたはドライバーアンプであって、抵抗、キャパシタ及びインダクタより構成される。このようなＲＦ ＩＣ１８４としては従来の個別素子を使用でき、または少なくとも１つのキャパシタ（図示せず）を基板１１０上に形成し、少なくとも１つのインダクタ（図示せず）を基板の下部に形成して前述した実施例のような方法でビアホールに形成された電極を通じて従来の個別素子のような回路を構成することもできる。
【００２８】
このような本発明の送受信用受動素子及びその集積モジュールの製造方法を説明するためにＨＰＦを基板の上下に製造する方法を図９ないし図１３に示した。
まず、図９に示したように、基板３００の第２面３０４をパタニングして底を有するビアホール用ウェル３５１を形成する。
【００２９】
次いで、基板の第２面３０４上にＭＥＭＳ技術を用いて、図１０に示したように、インダクタ３４０を形成し、前記ビアホール用ウェル３５１の内壁及び底に電極３５２を形成する。この際、インダクタ３４０の電気導線３４２が基板３１０の第２面３０４上で浮游されるように犠牲層を用いて電気導線３４２を形成した後、犠牲層を除去する段階を含む。
【００３０】
または、前記基板３１０の第２面３０４上に前記インダクタ３４０の電気導線３４２に対応する所定の面積に誘電体（図示せず）を形成した後、前記誘電体上に電気導線３４２を形成し、引き続き、電気導線３４２上に空気層または誘電体を形成しても良い。
【００３１】
別のパッケージング基板３６０を用いて前記インダクタ３４０を収容する空洞３６２をエッチングした後、図１１に示したようにエッチングされたパッケージング基板３６０上にシールドメタル３６４を形成して前記基板３１０の第２面３０４上に接合させる。
【００３２】
次いで、前記基板３１０の第１面３０２の上部をラッピングマシン（図示せず）を用いて平坦化するが、前述した段階でのビアホール用ウェル３５０の底に形成された電極３５２を基板３１０の第１面３０２上に露出させる（図１２参照）。このような平坦化工程で基板３１０の第１面３０２上に露出されるビアホール３５０の大きさを容易に調節しうる。
【００３３】
次いで、基板３１０の第１面３０２上に図１３に示したようにキャパシタ３２０、３３０を含む集積回路を形成する。
前記製造方法を拡張応用すれば送受信用の受動素子及びモジュールを同一な方法で製造しうる。
【００３４】
【発明の効果】
以上、本発明に係る受動素子及びその集積モジュールは、実装面積を縮めて通信端末機の小型化に寄与し、ＭＥＭＳ技術を用いることによってインダクタなどの挿入損失を減らして通信品質を向上させうる。また、本発明の方法発明によればビアホールを容易に形成してビアホールの大きさを任意に調節しうる。
本発明は図面及び実施例に基づいて説明されたが、これは例示的なものに過ぎず、当業者ならこれより多様な変形及び均等な実施例が可能なのを理解しうる。したがって、本発明の真の技術的保護範囲は特許請求の範囲によってのみ決まらねばならない。
【図面の簡単な説明】
【図１】 図１は本発明の第１実施例による送受信用受動素子であるＨＰＦの概略的な断面図である。
【図２】 図１は本発明の第１実施例による送受信用受動素子であるＨＰＦの概略的な部分斜視図である。
【図３】 図１及び図２に示されたＨＰＦの等価回路図である。
【図４】 発明の第２実施例による送受信用受動素子であるＬＰＦの概略的断面図である。
【図５】 図４に示されたＬＰＦの等価回路図である。
【図６】 発明の第３実施例による送受信用受動素子であるＢＰＦの等価回路図である。
【図７】 発明の第４実施例による送受信用の受動素子集積モジュールの等価回路図である。
【図８】 発明の第４実施例を説明するための図面である。
【図９】 図９は、図１及び図２に示された本発明の送受信用受動素子及びその集積モジュールの製造方法を説明する図面である。
【図１０】 図１０は、図１及び図２に示された本発明の送受信用受動素子及びその集積モジュールの製造方法を説明する図面である。
【図１１】 図１１は、図１及び図２に示された本発明の送受信用受動素子及びその集積モジュールの製造方法を説明する図面である。
【図１２】 図１２は、図１及び図２に示された本発明の送受信用受動素子及びその集積モジュールの製造方法を説明する図面である。
【図１３】 図１３は、図１及び図２に示された本発明の送受信用受動素子及びその集積モジュールの製造方法を説明する図面である。
【符号の説明】
１１０ 基板
１２０、１３０ 第１及び第２キャパシタ
１４０ インダクタ
１５０ ビアホール
１５２ 電極
１６０ パッケージング基板
１６２ 空洞
１６４ シールドメタル
Claims (10)
- 半導体または誘電体基板と、前記基板の第１面上に形成された少なくとも１つのキャパシタと、前記第１面に対向する第２面上に形成された少なくとも１つのインダクタと、前記基板を貫通するビアホールと、前記ビアホールに形成され、前記第１面上のキャパシタと前記第２面上のインダクタとを電気的に連結するメタル電極と、前記インダクタ及びキャパシタのためのＲＦ信号線と、前記基板上に形成され、前記信号線と隔離されて位置するＲＦ接地と、前記第１面または第２面に結合されて該当面に形成された構造物を保護する空洞が形成されたパッケージング基板とを具備し、前記キャパシタの少なくとも一部分と前記インダクタの少なくとも一部分とは前記基板を挟んで重なって配置され、前記キャパシタと前記インダクタとは前記ビアホールを介して接続され、
前記インダクタは、前記基板上から浮游され、
前記インダクタ上に空気層がさらに形成され、
前記空洞が形成された半導体であるパッケージング基板の前記インダクタと対向する表面にシールドメタルが形成されたことを特徴とする送受信用受動素子。 - ２つのキャパシタと１つのインダクタとより構成され、前記インダクタは前記ビアホールを通じて前記２つのキャパシタの中間点に連結されて高域通過フィルターを形成することを特徴とする請求項１に記載の送受信用受動素子。
- １つのキャパシタと２つのインダクタとより構成され、前記キャパシタは前記ビアホールを通じて前記２つのインダクタの中間点に連結されて低域通過フィルターを形成することを特徴とする請求項１に記載の送受信用受動素子。
- 前記キャパシタは、直列に連結される多数のキャパシタ及び、前記直列に連結された隣り合うキャパシタの中間点に連結されるキャパシタであり、前記インダクタは、前記中間点に連結されたキャパシタと前記ビアホールを通じて並列に連結されるインダクタであって、前記キャパシタと前記インダクタとによって帯域フィルターを形成することを特徴とする請求項１に記載の送受信用受動素子。
- 半導体または誘電体基板と、前記基板の第１面上に形成されたキャパシタと、前記第１面に対向する第２面上に形成されたインダクタと、前記基板を貫通するビアホールと、前記ビアホールに形成されて前記第１面上のキャパシタと前記第２面上のインダクタとを電気的に連結するメタル電極と、前記インダクタ及びキャパシタのためのＲＦ入出力信号線と、前記基板上に形成され、前記信号線と隔離されて位置するＲＦ接地と、前記第１面または第２面に結合されて該当面に形成された構造物を保護する空洞が形成されたパッケージング基板とを具備するが、前記キャパシタ、インダクタ、ビアホール、メタル電極及び信号線によって回路を構成し、高域通過フィルターと低域通過フィルターとで構成される無線周波数セレクターと、前記無線周波数セレクターに信号を伝達し、帯域フィルターより構成される送信フィルターと、前記無線周波数セレクターから信号を伝達されて帯域フィルターより構成される受信フィルターとを具備するデュプレクサと、前記送信フィルターに電力増幅器を通じて信号を伝達する送信用帯域フィルターと、前記受信フィルターからの信号が低雑音増幅器を通じて伝達される受信用帯域フィルターとを具備し、前記キャパシタの少なくとも一部分と前記インダクタの少なくとも一部分とは前記基板を挟んで重なって配置され、前記キャパシタと前記インダクタとは前記ビアホールを介して接続され、
前記インダクタは、前記基板上から浮游され、
前記インダクタ上に空気層がさらに形成され、
前記空洞が形成された半導体であるパッケージング基板の前記インダクタと対向する表面にシールドメタルが形成されたことを特徴とする送受信用受動素子。 - 前記高域通過フィルターは、２つのキャパシタと１つのインダクタとより構成され、前記インダクタは前記ビアホールを通じて前記２つのキャパシタの中間点に連結されることを特徴とする請求項５に記載の送受信用の受動素子集積モジュール。
- 前記低域通過フィルターは、１つのキャパシタと２つのインダクタとより構成され、前記キャパシタは前記ビアホールを通じて前記２つのインダクタの中間点に連結されることを特徴とする請求項５に記載の送受信用の受動素子集積モジュール。
- 前記キャパシタは、直列に連結される多数のキャパシタ及び、前記直列に連結された隣り合うキャパシタの中間点に連結されるキャパシタであり、前記インダクタは、前記中間点に連結されたキャパシタと前記ビアホールを通じて並列に連結されるインダクタであって、前記キャパシタと前記インダクタとによって帯域フィルターを形成することを特徴とする請求項５に記載の送受信用の受動素子集積モジュール。
- （ａ）半導体基板または誘電体基板の第２面をパタニングして底を有するビアホール用ウェルを形成する段階と、（ｂ）前記基板の第２面上にインダクタを形成し、前記ビアホール用ウェルの内壁及び底に電極を形成する段階と、（ｃ）半導体であるパッケージング基板の第１面をエッチングして空洞を形成し、前記エッチングされた第１面上にシールドメタルを形成する段階と、（ｄ）前記基板の第２面に前記パッケージング基板の第１面を接合する段階と、（ｅ）前記基板の第２面に対向する第１面を平坦化して前記ビアホール用ウェルの底に形成された電極を前記第１面上に露出させる段階と、（ｆ）前記基板の第１面上にキャパシタを含む集積回路を形成する段階とを具備し、前記キャパシタの少なくとも一部分と前記インダクタの少なくとも一部分とは前記基板を挟んで重なって配置され、前記キャパシタと前記インダクタとはビアホールを介して接続され、
前記（ｂ）段階は前記インダクタの電気導線が前記基板の第２面の上方に浮游されるように犠牲層を使用する段階を含み、
前記（ｂ）段階の前記インダクタを形成する段階は、前記電気導線上に空気層を形成する段階とを含むことを特徴とする送受信用受動素子の製造方法。 - 前記（ｄ）段階は、前記（ｆ）段階以後に前記基板の第２面に前記パッケージング基板の第１面を接合する段階であることを特徴とする請求項９に記載の送受信用受動素子の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0033911A KR100382765B1 (ko) | 2001-06-15 | 2001-06-15 | 송수신용 수동소자와 그 집적모듈 및 그 제조방법 |
| KR2001-033911 | 2001-06-15 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003142592A JP2003142592A (ja) | 2003-05-16 |
| JP4879443B2 true JP4879443B2 (ja) | 2012-02-22 |
Family
ID=19710881
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002173451A Expired - Fee Related JP4879443B2 (ja) | 2001-06-15 | 2002-06-13 | 送受信用受動素子、その集積モジュール及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6649998B2 (ja) |
| EP (1) | EP1276152A3 (ja) |
| JP (1) | JP4879443B2 (ja) |
| KR (1) | KR100382765B1 (ja) |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100438160B1 (ko) * | 2002-03-05 | 2004-07-01 | 삼성전자주식회사 | 인덕터와 캐패시터를 갖는 소자 및 그의 제작방법 |
| JP4159378B2 (ja) * | 2002-04-25 | 2008-10-01 | 三菱電機株式会社 | 高周波装置とその製造方法 |
| KR100498041B1 (ko) * | 2003-04-18 | 2005-07-01 | 삼성전자주식회사 | 기판 접합을 이용하여 제조된 단일칩 듀플렉서 및 그 제조방법 |
| KR100548388B1 (ko) * | 2004-07-20 | 2006-02-02 | 삼성전자주식회사 | 저손실 인덕터소자 및 그의 제조방법 |
| US7351641B2 (en) * | 2004-08-12 | 2008-04-01 | Tessera, Inc. | Structure and method of forming capped chips |
| KR100662848B1 (ko) * | 2005-12-20 | 2007-01-02 | 삼성전자주식회사 | 인덕터 집적 칩 및 그 제조방법 |
| KR100760915B1 (ko) * | 2005-12-29 | 2007-09-21 | 동부일렉트로닉스 주식회사 | 반도체 소자의 인덕터 구조 및 그 제조 방법 |
| US20070164378A1 (en) * | 2006-01-13 | 2007-07-19 | Honeywell International Inc. | Integrated mems package |
| KR100831405B1 (ko) * | 2006-10-02 | 2008-05-21 | (주) 파이오닉스 | 웨이퍼 본딩 패키징 방법 |
| US7602027B2 (en) * | 2006-12-29 | 2009-10-13 | Semiconductor Components Industries, L.L.C. | Semiconductor component and method of manufacture |
| JP4815623B2 (ja) * | 2007-09-07 | 2011-11-16 | 三菱電機株式会社 | 高周波受動素子およびその製造方法 |
| US7746174B2 (en) | 2008-06-12 | 2010-06-29 | Samsung Electro-Mechanics Company, Ltd. | Systems and methods for power amplifier with integrated passive device |
| JP5491535B2 (ja) * | 2009-03-13 | 2014-05-14 | 華為技術有限公司 | 無線周波数ユニット及び統合アンテナ |
| KR101062848B1 (ko) | 2009-06-01 | 2011-09-07 | 한국과학기술원 | 관통실리콘비아를 갖는 반도체칩에서 크로스토크 차폐를 위한 쉴딩구조 |
| FR2961345A1 (fr) * | 2010-06-10 | 2011-12-16 | St Microelectronics Tours Sas | Circuit integre passif |
| CN102823146A (zh) * | 2010-09-06 | 2012-12-12 | 株式会社村田制作所 | Rfid模块及rfid器件 |
| US9431473B2 (en) | 2012-11-21 | 2016-08-30 | Qualcomm Incorporated | Hybrid transformer structure on semiconductor devices |
| US10002700B2 (en) | 2013-02-27 | 2018-06-19 | Qualcomm Incorporated | Vertical-coupling transformer with an air-gap structure |
| US9634645B2 (en) | 2013-03-14 | 2017-04-25 | Qualcomm Incorporated | Integration of a replica circuit and a transformer above a dielectric substrate |
| US9800434B2 (en) * | 2013-04-22 | 2017-10-24 | International Business Machines Corporation | Millimeter wave phase shifters using tunable transmission lines |
| US9634640B2 (en) | 2013-05-06 | 2017-04-25 | Qualcomm Incorporated | Tunable diplexers in three-dimensional (3D) integrated circuits (IC) (3DIC) and related components and methods |
| US9264013B2 (en) * | 2013-06-04 | 2016-02-16 | Qualcomm Incorporated | Systems for reducing magnetic coupling in integrated circuits (ICS), and related components and methods |
| US9449753B2 (en) | 2013-08-30 | 2016-09-20 | Qualcomm Incorporated | Varying thickness inductor |
| US9906318B2 (en) | 2014-04-18 | 2018-02-27 | Qualcomm Incorporated | Frequency multiplexer |
| CN107527876A (zh) * | 2016-06-16 | 2017-12-29 | 思鹭科技股份有限公司 | 封装结构 |
| CN106783019B (zh) * | 2016-12-02 | 2018-08-28 | 江苏贺鸿电子有限公司 | 一种低干扰电感结构 |
| CN106653568B (zh) * | 2016-12-02 | 2019-04-16 | 昆山纳尔格信息科技有限公司 | 一种低干扰电感结构的制造方法 |
| CN106848512B (zh) * | 2016-12-14 | 2019-06-07 | 武汉凡谷电子技术股份有限公司 | 超宽带高通滤波器 |
| WO2021039076A1 (ja) * | 2019-08-29 | 2021-03-04 | 株式会社村田製作所 | 高周波モジュールおよび通信装置 |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6421993A (en) * | 1987-07-16 | 1989-01-25 | Toshiba Corp | Formation of thick-film inductor |
| JPH01277012A (ja) * | 1988-04-28 | 1989-11-07 | Mitsumi Electric Co Ltd | フイルタ装置 |
| JPH0897375A (ja) | 1994-07-26 | 1996-04-12 | Toshiba Corp | マイクロ波集積回路装置及びその製造方法 |
| US5541442A (en) * | 1994-08-31 | 1996-07-30 | International Business Machines Corporation | Integrated compact capacitor-resistor/inductor configuration |
| US5608263A (en) * | 1994-09-06 | 1997-03-04 | The Regents Of The University Of Michigan | Micromachined self packaged circuits for high-frequency applications |
| JPH08222694A (ja) * | 1995-02-13 | 1996-08-30 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
| JPH08274504A (ja) * | 1995-03-28 | 1996-10-18 | Taiyo Yuden Co Ltd | 高周波用フィルタ装置 |
| US6492705B1 (en) * | 1996-06-04 | 2002-12-10 | Intersil Corporation | Integrated circuit air bridge structures and methods of fabricating same |
| US5798557A (en) * | 1996-08-29 | 1998-08-25 | Harris Corporation | Lid wafer bond packaging and micromachining |
| WO1998012744A1 (fr) * | 1996-09-20 | 1998-03-26 | Tdk Corporation | Composants electroniques passifs, elements de circuit integre et plaquette |
| US5874770A (en) * | 1996-10-10 | 1999-02-23 | General Electric Company | Flexible interconnect film including resistor and capacitor layers |
| JP3218996B2 (ja) * | 1996-11-28 | 2001-10-15 | 松下電器産業株式会社 | ミリ波導波路 |
| JPH10189822A (ja) * | 1996-12-06 | 1998-07-21 | Texas Instr Inc <Ti> | 表面実装形基板構造および方法 |
| SE511926C2 (sv) * | 1997-04-16 | 1999-12-20 | Ericsson Telefon Ab L M | Skärmningshölje jämte förfarande för framställning och användning av ett skärmningshölje samt mobiltelefon med skärmningshölje |
| US6188877B1 (en) * | 1997-07-03 | 2001-02-13 | Ericsson Inc. | Dual-band, dual-mode power amplifier with reduced power loss |
| JPH1145977A (ja) * | 1997-07-28 | 1999-02-16 | Hitachi Ltd | マルチチップモジュールおよびその製造方法 |
| US6261872B1 (en) * | 1997-09-18 | 2001-07-17 | Trw Inc. | Method of producing an advanced RF electronic package |
| KR100281637B1 (ko) * | 1997-12-22 | 2001-03-02 | 정선종 | 기판 변환 기술에 의한 고성능 인덕터 소자의 제조방법 |
| JPH11251316A (ja) * | 1998-03-02 | 1999-09-17 | Toshiba Corp | マルチチップ半導体装置の製造方法 |
| FR2780546B1 (fr) * | 1998-06-29 | 2003-05-16 | Memscap | Circuit integre monolithique comprenant une inductance plane ou un transformateur plan, et procede de fabrication d'un tel circuit |
| JP3371812B2 (ja) * | 1998-07-02 | 2003-01-27 | 株式会社村田製作所 | 積層型インダクタアレイ |
| JP4294141B2 (ja) * | 1999-01-27 | 2009-07-08 | 株式会社日立製作所 | 表示装置 |
| JP3322665B2 (ja) * | 1999-05-26 | 2002-09-09 | シャープ株式会社 | 高周波モジュール |
| TW503439B (en) * | 2000-01-21 | 2002-09-21 | United Microelectronics Corp | Combination structure of passive element and logic circuit on silicon on insulator wafer |
-
2001
- 2001-06-15 KR KR10-2001-0033911A patent/KR100382765B1/ko not_active IP Right Cessation
-
2002
- 2002-06-13 JP JP2002173451A patent/JP4879443B2/ja not_active Expired - Fee Related
- 2002-06-14 EP EP02013187A patent/EP1276152A3/en not_active Withdrawn
- 2002-06-17 US US10/171,756 patent/US6649998B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6649998B2 (en) | 2003-11-18 |
| EP1276152A2 (en) | 2003-01-15 |
| US20020192920A1 (en) | 2002-12-19 |
| JP2003142592A (ja) | 2003-05-16 |
| KR100382765B1 (ko) | 2003-05-09 |
| EP1276152A3 (en) | 2003-01-22 |
| KR20020095728A (ko) | 2002-12-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4879443B2 (ja) | 送受信用受動素子、その集積モジュール及びその製造方法 | |
| KR100400234B1 (ko) | 송수신용 수동소자와 그 집적모듈 | |
| US6975841B2 (en) | Diplexer, and high-frequency switch and antenna duplexer using the same | |
| US7978031B2 (en) | High frequency module provided with power amplifier | |
| US7190970B2 (en) | Multiplexer | |
| JP4007323B2 (ja) | 高周波複合スイッチモジュールおよびそれを用いた通信端末 | |
| US20050099244A1 (en) | Band elimination filter, filter device, antenna duplexer and communication apparatus | |
| JP5220099B2 (ja) | フロントエンド回路を有する電気的構成要素 | |
| EP1641119A2 (en) | Duplexer | |
| JP3903456B2 (ja) | マルチバンド用高周波スイッチモジュール | |
| CN109845029A (zh) | 定向耦合器内置基板、高频前端电路以及通信装置 | |
| JP2005268878A (ja) | アンテナ共用器 | |
| JP3223848B2 (ja) | 高周波部品 | |
| JP3433430B2 (ja) | 分波器 | |
| CN112088489A (zh) | 电路基板 | |
| US8422972B2 (en) | Antenna combining module | |
| US6373350B1 (en) | Branching filter with saw-resonator transmitting and receiving filters in separate packages and receiving-branch lines in both packages | |
| JPH08191230A (ja) | 分波器 | |
| KR100759737B1 (ko) | 분파 필터 패키지 | |
| JP4389521B2 (ja) | 弾性波フィルタ | |
| JP3951960B2 (ja) | 誘電体フィルタ | |
| JPH0951206A (ja) | 分波器及びその製造方法 | |
| JP3922135B2 (ja) | 高周波デバイス | |
| KR20040043055A (ko) | 듀플렉서 제조방법 | |
| KR100844773B1 (ko) | 듀플렉서 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050510 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070801 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090310 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090610 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090811 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091211 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100115 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20100212 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111007 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111130 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141209 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |