KR100722605B1 - Manufacturing method of all layer inner via hall printed circuit board that utilizes the fill plating - Google Patents

Manufacturing method of all layer inner via hall printed circuit board that utilizes the fill plating Download PDF

Info

Publication number
KR100722605B1
KR100722605B1 KR1020050081731A KR20050081731A KR100722605B1 KR 100722605 B1 KR100722605 B1 KR 100722605B1 KR 1020050081731 A KR1020050081731 A KR 1020050081731A KR 20050081731 A KR20050081731 A KR 20050081731A KR 100722605 B1 KR100722605 B1 KR 100722605B1
Authority
KR
South Korea
Prior art keywords
via hole
unclad
plating
circuit board
peel
Prior art date
Application number
KR1020050081731A
Other languages
Korean (ko)
Other versions
KR20070025493A (en
Inventor
고태호
김종국
정재엽
김병학
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020050081731A priority Critical patent/KR100722605B1/en
Publication of KR20070025493A publication Critical patent/KR20070025493A/en
Application granted granted Critical
Publication of KR100722605B1 publication Critical patent/KR100722605B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via

Abstract

본 발명은 비아홀에 필 도금을 하며 접착제(Adhesive)로써 액상 프리프레그를 사용하여 일괄적층하는 필 도금을 이용한 전층 이너비아홀 인쇄회로기판 제조방법에 관한 것이다. The present invention relates to a method for manufacturing a full-layer inner via hole printed circuit board using peel plating which fills via holes and laminates them using liquid prepreg as an adhesive.

본 발명에 따른 필 도금을 이용한 전층 이너비아홀 인쇄회로기판 제조방법은, 필(fill) 도금되어 있는 비아홀을 적어도 하나이상 구비하며 양면에 회로가 형성된 복수의 회로기판을 준비하는 단계; 필 도금되어 있는 비아홀이 적어도 하나이상 구비된 복수의 언클레드 기판을 준비하는 단계; 상기 언클레드 기판 양면에 접착제를 도포하는 단계; 상기 복수의 회로기판 및 복수의 언클레드 기판을 교대로 정합하여 적층하는 단계; 및 상기 복수의 회로기판 및 언클레드 기판을 접합하여 전층 이너비아홀이 구비된 다층기판을 형성하는 단계를 포함한다. In accordance with another aspect of the present invention, there is provided a method of manufacturing a full-layer inner via hole printed circuit board using fill plating, the method comprising: preparing a plurality of circuit boards having at least one via hole filled with a fill plate and having circuits formed on both surfaces thereof; Preparing a plurality of unclad substrates having at least one via hole that is peel-plated; Applying an adhesive to both sides of the unclad substrate; Alternately matching and stacking the plurality of circuit boards and the plurality of unclad substrates; And bonding the plurality of circuit boards and the unclad board to form a multilayer board having a full-layer inner via hole.

필 도금, 액상 프리프레그, 전층 이너비아홀, 회로기판, 언클레드 기판 Peel Plating, Liquid Prepreg, Full Inner Via Hole, Circuit Board, Unclad Board

Description

필 도금을 이용한 전층 이너비아홀 인쇄회로기판 제조방법 {MANUFACTURING METHOD OF ALL LAYER INNER VIA HALL PRINTED CIRCUIT BOARD THAT UTILIZES THE FILL PLATING}Method for manufacturing full layer inner via hole printed circuit board using peel plating {MANUFACTURING METHOD OF ALL LAYER INNER VIA HALL PRINTED CIRCUIT BOARD THAT UTILIZES THE FILL PLATING}

도 1a 내지 도 1i는 종래의 ALIVE방식에 의한 전층 이너비아홀 인쇄회로기판 제조방법의 공정도.1A to 1I are process diagrams of a method for manufacturing a full-layer inner via hole printed circuit board using a conventional ALIVE method.

도 2a 내지 도 2e는 본 발명의 일 실시예에 따른 필 도금을 이용한 전층 이너비아홀 인쇄회로기판 제조방법의 공정도.2a to 2e is a process diagram of a method for manufacturing a full-layer inner via hole printed circuit board using peel plating according to an embodiment of the present invention.

도 3a 내지 도 3e는 본 발명에 이용되는 필 도금된 언클레드 기판을 준비하는 과정을 나타내는 공정도.Figures 3a to 3e is a process diagram showing the process of preparing a peel-plated unclad substrate used in the present invention.

도 4a 내지 도 4g는 본 발명에 이용되는 양면에 회로가 형성된 회로기판을 준비하는 과정을 나타내는 공정도.4A to 4G are process drawings showing a process of preparing a circuit board having circuits formed on both surfaces used in the present invention.

< 도면의 주요 부분에 대한 설명 ><Description of Main Parts of Drawings>

210 : 회로기판 211 : 비아홀 210: circuit board 211: via hole

212 : 회로 220 : 언클레드 기판 212 circuit 220 unclad board

231 : 접착제 322 : 도금레지스트231: adhesive 322: plating resist

422 : 윈도우422: Windows

본 발명은 필 도금을 이용한 전층 이너비아홀 인쇄회로기판 제조방법에 관한 것으로써, 보다 상세하게는 비아홀에 필 도금을 하며 접착제(Adhesive)로써 액상 프리프레그를 사용하여 일괄적층하는 필 도금을 이용한 전층 이너비아홀 인쇄회로기판 제조방법에 관한 것이다. The present invention relates to a method for manufacturing a full-layer inner via hole printed circuit board using peel plating. More specifically, the present invention relates to a full layer inner layer using peel plating in which a via plating is performed in a via hole and a liquid prepreg is used as an adhesive. The present invention relates to a via hole printed circuit board manufacturing method.

최근 전자기기들이 소형화, 경량화, 박형화 및 다기능화됨으로써, 전자기기들을 위한 부품을 실장하는 인쇄회로기판 역시 소형화 및 박형화가 요구되고 있다. Recently, as electronic devices have been miniaturized, reduced in weight, thinned and multifunctional, printed circuit boards for mounting components for electronic devices have also been required to be miniaturized and thinned.

이에 PCB산업은 종래의 MLB(Multi Layer Board)방식에서 마이크로 비아를 채용한 방식으로 변경하여 소형화 및 박형화에 대한 시도를 해 왔으나 고밀도에 대한 요구 증대와 공정수 증가에 따른 원가 상승에 의해 이 역시 한계에 다다르고 있다. The PCB industry has been attempting to miniaturize and thinner by changing from the conventional MLB (Multi Layer Board) method to the micro via method, but this is also limited by the increased demand for high density and the cost increase due to the increase of the number of processes. Is approaching.

따라서, 최근 이러한 요구의 대응으로써 페이스트 충진 및 범프를 이용해 층간을 연결하는 공법이 주류를 이루고 있으며 특히 이 중 일괄적층법은 기존의 순차로 적층하는 방법에 비해 공정수를 현저히 줄일 수 있을 뿐 아니라, 파인피치(fine pitch) 형성과 설계의 자유도가 높기 때문에 소형화, 고밀도화 요구에 대응이 가능하여 특히 선호도가 높다. Therefore, in recent years, in order to cope with these demands, methods for connecting layers using paste filling and bumps have become mainstream, and in particular, the batch lamination method can significantly reduce the number of processes as compared with the conventional sequential lamination method. The fine pitch formation and the high degree of freedom in design make it possible to meet the demand for miniaturization and high density, which is particularly preferred.

상기 페이스트 충진을 이용해 적층을 하는 대표적인 예로써는 'ALIVE' 방식이 있으며, 또한 상기 범프를 이용한 적층공법에는 일괄적층시 비아홀을 뚫는 대신 에 범프로 층간을 뚫도록 하여 층간을 연결하는 'B2IT' 방식이 있다. A representative example of lamination using the paste filling is the 'ALIVE' method, and in the lamination method using the bumps, 'B 2 IT' connecting the layers by boring the interlayers with bumps instead of through-holes during the stacking process. There is a way.

도 1a 내지 도 1i는 일본 특개평 6-268345호 공보에 따른 상기 ALIVE방식에 의한 제조방법의 일 예로써, 일괄적층에 의한 전층 IVH 제조방법의 공정도를 도시하고 있다. 1A to 1I show an example of a manufacturing method using the ALIVE method according to Japanese Patent Laid-Open No. 6-268345, which shows a process diagram of a full-layer IVH manufacturing method by batch lamination.

도 1a에 도시한 바와 같이, 기판의 원재료로 아라미드(aramid)섬유의 부직포에 열경화성 에폭시 수지를 함침시킨 다공질기재(111)를 형성한다. 이 아라미드 부직포 원자재는 다공성물질로 이루어져 있고, 내열성이 강한 특성을 가지고 있으나, B-스테이지로 반경화 상태이기 때문에 적층시 수축되기 쉬운 성질을 띈다. As shown in FIG. 1A, a porous base material 111 in which a non-woven fabric of aramid fibers is impregnated with a thermosetting epoxy resin is formed as a raw material of the substrate. This aramid nonwoven raw material is made of a porous material and has a strong heat resistance property, but because it is semi-cured with a B-stage, it is easy to shrink when laminated.

도 1b를 참조하면, 상기 다공질 기재(111)의 양면에 커버필름(115)을 적층한다. 상기 커버필름(115)은 일반적으로 폴리에스테르(PET)를 사용하고, 이는 다공질기재(111)를 보호하기 위한 것으로 이형 필름이다. Referring to FIG. 1B, the cover film 115 is laminated on both surfaces of the porous substrate 111. The cover film 115 generally uses polyester (PET), which is to protect the porous substrate 111 and is a release film.

도 1c를 참조하면, CO2레이저 가공법에 의해 상기 다공질 기재(111)의 소정위치에 비아홀(117)을 형성한다. Referring to FIG. 1C, a via hole 117 is formed at a predetermined position of the porous substrate 111 by a CO 2 laser processing method.

도 1d를 참조하면, 상기 CO2 레이저 가공법에 의해 형성된 비아홀(117)에 도전성페이스트(119)를 충진한다. 충진하는 방법으로서는 비아홀(117)을 갖는 상기 다공질 기재(111)를 스크린 인쇄기의 테이블 상에 설치하고, 직접 도전성 페이스트(119)를 커버필름(115) 상에서 인쇄한다. 이 때, 인쇄 면의 커버필름(115)은 인쇄 마스크의 역할과 다공질 기재(111) 표면의 오염 방지의 역할을 한다. Referring to FIG. 1D, the conductive paste 119 is filled in the via hole 117 formed by the CO 2 laser processing method. In the filling method, the porous substrate 111 having the via holes 117 is installed on the table of the screen printing machine, and the conductive paste 119 is directly printed on the cover film 115. At this time, the cover film 115 of the printing surface serves as a printing mask and preventing contamination of the surface of the porous substrate 111.

도 1e를 참조하면, 도전성 페이스트(119)가 충진된 상기 다공질 기재(111)의 양면에 부착되어 있는 이형 필름인 커버필름(115)을 제거한다. Referring to FIG. 1E, the cover film 115, which is a release film attached to both surfaces of the porous substrate 111 filled with the conductive paste 119, is removed.

도 1f를 참조하면, 커버필름(115)이 제거된 상기 다공질 기재(111)의 양면에 동박(121)을 부착한다. 이 상태에서 가열, 가압함으로써, 다공질 기재(111)는 압축되어 그 두께는 얇아진다. 이 때, 비아홀(117) 내의 도전성페이스트(119)도 압축되어, 도전성페이스트(119) 내의 바인더 성분이 압출됨으로써, 도전 성분끼리 및 도전 성분과 동박(121) 간의 결합이 견고해지며, 도전성페이스트(119)의 도전 물질로 인해 층간의 전기적 접속을 가능하게 한다. 그런 다음, 다공질 기재(111)의 구성성분인 열경화성 수지 및 도전성페이스트(119)를 경화한다. Referring to FIG. 1F, the copper foil 121 is attached to both surfaces of the porous substrate 111 from which the cover film 115 is removed. By heating and pressurizing in this state, the porous base material 111 is compressed and its thickness becomes thin. At this time, the conductive paste 119 in the via hole 117 is also compressed, and the binder component in the conductive paste 119 is extruded, so that the bonding between the conductive components and the conductive component and the copper foil 121 is secured, and the conductive paste ( The conductive material of 119 allows for electrical connection between layers. Then, the thermosetting resin and the conductive paste 119 which are components of the porous substrate 111 are cured.

도 1g를 참조하면, 상기와 같이 형성된 원자재를 드라이필름이나 액상포토레지스트로 코팅한 후, 포토마스크를 덮어 자외선으로 조사하고, 현상, 에칭, 박리를 통해 회로패턴을 형성한다. Referring to Figure 1g, the raw material formed as described above is coated with a dry film or a liquid photoresist, and then covered with a photomask and irradiated with ultraviolet rays, to form a circuit pattern through development, etching, peeling.

또한, 도 1h를 참조하면, 도 1a내지 도 1e의 과정에 의해 형성된 별도의 절연성기재(110)를 가운데 두고, 그 양면에 상기 양면 배선기판(120)을 각각 위치를 맞추어 중첩한 후, 전체를 가열, 가압함으로써 다층화하여, 도 1i에서 도시된 바와 같은 다층인쇄회로기판을 형성한다.In addition, referring to FIG. 1H, a separate insulating substrate 110 formed by the process of FIGS. 1A to 1E is placed in the center, and the double-sided wiring board 120 is overlapped with each other on both sides thereof, and then the whole is overlapped. Multilayered by heating and pressing to form a multilayer printed circuit board as shown in FIG. 1I.

이와 같은 제조방법은 레이저를 이용하여 비아홀을 형성하고, 유동성의 도전성페이스트를 이용해서 동박층간의 전기접속을 하기 때문에 매우 작은 직경의 비아홀 접속을 가능하게 한다. Such a manufacturing method enables via hole connection of a very small diameter because a via hole is formed using a laser and electrical connection between copper foil layers is made using a fluid conductive paste.

그러나, 상기와 같이 도전성페이스트를 이용하여 층간도통을 하는 'ALIVE' 공법은 도전성페이스트가 충진된 비아홀 내부에 기포가 잔재하여 부품실장시 열에 의해, 또한 일괄적층시 가압에 의해 기포터짐현상이 발생할 가능성이 있으므로 층간접속에 있어 신뢰성 문제가 발생한다는 단점이 있으며, 비록 도시되지는 않았지만 도전성페이스트로 형성된 범프로 층간도통을 하는 'B2IT' 공법 또한, 일괄적층시 가압에 의한 도전성페이스트의 기포터짐현상 및 이로 인해 상하층간 사이에 완전 압착이 되지 않았을 경우 층간접속에 문제점이 생겨 저항이 증가하도록 하는 단점을 가지고 있다. However, in the 'ALIVE' method of conducting interlayer conduction using conductive pastes as described above, bubbles may remain in the via holes filled with conductive pastes due to heat during component mounting and pressurization during batching. Therefore, there is a disadvantage in that reliability problems occur in the interlayer connection, and although not shown, the 'B 2 IT' method of interlayer conduction with bumps formed of conductive pastes also causes bubble bursting of the conductive pastes by pressurization during stacking. And because of this, when not fully compressed between the upper and lower layers has a disadvantage in that the resistance is increased due to problems in the interlayer connection.

또한, 비록 도시되지는 않았지만 일괄적층시 하부에 접착제가 부착된 보호필름이 부착된 상태에서 공법을 행함으로써(예컨데, 화상형성공정 등) 접착제가 변형(예컨데, 부분적으로 식각이 되는)이 되어 층간결합시 접착력이 떨어지는 문제가 있었다. In addition, although not shown, the adhesive is deformed (e.g. partially etched) by performing a method (eg, an image forming process) in a state in which the protective film with the adhesive is attached to the lower part in the case of batch lamination. There was a problem that the adhesive strength when bonding.

본 발명은 상기와 같은 문제점을 해결하기 위해 창안된 것으로써, 비아홀을 필 도금하여 전층 이너비아홀을 형성함으로써 층간접속에 있어서의 상하도통을 견고하게 할 수 있는 필 도금을 이용한 전층 이너비아홀 인쇄회로기판 제조방법을 제공하는 것을 목적으로 한다. The present invention was devised to solve the above problems, and the entire layer inner via hole printed circuit board using the peel plating which can strengthen the top and bottom conduction in the interlayer connection by peeling the via hole and forming the inner layer inner via hole. It is an object to provide a manufacturing method.

본 발명의 또 다른 목적은, 필 도금후 박리과정을 거친 후에 접착제를 도포함으로써 공정 중의 접착제 변형을 방지하여 층간 접착력을 증대시킬 수 있는 필 도금을 이용한 전층 이너비아홀 인쇄회로기판 제조방법을 제공하는 것을 목적으로 한다. It is still another object of the present invention to provide a method for manufacturing a full-layer inner via hole printed circuit board using peel plating, which can prevent adhesive deformation during the process by applying an adhesive after peeling and peeling after peeling to increase interlayer adhesion. The purpose.

이와 같은 목적을 달성하기 위한 본 발명의 필 도금을 이용한 전층 이너비아홀 인쇄회로기판 제조방법은, 필(fill) 도금되어 있는 비아홀을 적어도 하나이상 구비하며 양면에 회로가 형성된 복수의 회로기판을 준비하는 단계; 필 도금되어 있는 비아홀이 적어도 하나이상 구비된 복수의 언클레드 기판을 준비하는 단계; 상기 언클레드 기판 양면에 접착제를 도포하는 단계; 상기 복수의 회로기판 및 복수의 언클레드 기판을 교대로 정합하여 적층하는 단계; 및 상기 복수의 회로기판 및 언클레드 기판을 접합하여 전층 이너비아홀이 구비된 다층기판을 형성하는 단계를 포함하는 것을 특징으로 한다. In order to achieve the above object, a method for manufacturing a full-layer inner via hole printed circuit board using peel plating of the present invention includes preparing at least one via hole with fill plating and preparing a plurality of circuit boards having circuits formed on both surfaces thereof. step; Preparing a plurality of unclad substrates having at least one via hole that is peel-plated; Applying an adhesive to both sides of the unclad substrate; Alternately matching and stacking the plurality of circuit boards and the plurality of unclad substrates; And bonding the plurality of circuit boards and the unclad board to form a multilayer board having a full-layer inner via hole.

본 발명에 있어서, 상기 필 도금되어 있는 비아홀이 적어도 하나이상 구비된 복수의 언클레드 기판을 준비하는 단계는, 동박적층판의 양면동박을 에칭하여 언클레드 원판을 형성하는 단계; 상기 언클레드 원판에 비아홀을 형성하는 단계; 상기 언클레드 원판의 양면에 도금레지스트를 도포하는 단계; 상기 비아홀을 필 도금하는 단계; 및 상기 도금레지스트를 제거하여 상기 언클레드 기판을 형성하는 단계를 포함하는 것이 바람직하다. In the present invention, the preparing of the plurality of unclad substrates having at least one or more via-filled via holes may include: forming an unclad disc by etching double-sided copper foil of the copper-clad laminate; Forming a via hole in the unclad disc; Applying plating resist on both sides of the unclad disc; Peeling the via hole; And removing the plating resist to form the unclad substrate.

또한, 본 발명에 있어서, 상기 복수의 회로기판을 준비하는 단계는, 복수의 동박적층판을 준비하는 단계; 에칭과정을 통해 상기 동박적층판의 일면에 윈도우를 형성하는 단계; 상기 동박적층판에 비아홀을 형성하는 단계; 상기 동박적층판의 양면에 도금레지스트를 도포하는 단계; 상기 비아홀을 필 도금하는 단계; 상기 도금레지스트를 제거하는 단계; 및 상기 필 도금된 동박적층판에 회로를 형성하는 단계 를 포함하는 것이 바람직하다. In addition, in the present invention, the preparing of the plurality of circuit boards may include preparing a plurality of copper-clad laminates; Forming a window on one surface of the copper-clad laminate through an etching process; Forming a via hole in the copper clad laminate; Coating plating resist on both sides of the copper-clad laminate; Peeling the via hole; Removing the plating resist; And forming a circuit on the peel plated copper-clad laminate.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명한다. Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the present invention.

도 2a 내지 도 2e는 본 발명의 일 실시예에 따른 필 도금을 이용한 전층 이너비아홀 인쇄회로기판 제조방법의 공정도를 나타낸다. 2A to 2E illustrate a process diagram of a method for manufacturing a full-layer inner via hole printed circuit board using peel plating according to an embodiment of the present invention.

우선, 도 2a에서 도시한 바와 같이 필 도금되어 있는 비아홀(211)을 다수개 구비하며 양면에 회로(212)가 형성된 회로기판(210)을 복수개 준비한다.First, as shown in FIG. 2A, a plurality of circuit boards 210 having a plurality of via holes 211 that are peeled and having circuits 212 formed on both surfaces thereof are prepared.

이때 상기 비아홀을 채우는 필 도금은 도금액 첨가제인 리벨러의 도금억제작용과 광택제(brightner)의 촉진작용이 극대화된 도금액을 사용하여 동(CU)으로 채우는 방식을 이용한다. At this time, the fill plating for filling the via hole uses a method of filling with copper (CU) using a plating solution in which plating inhibiting action of the plating agent additive reveler and promoting action of brightener are maximized.

도 2b에서 도시한 바와 같이, 필 도금되어 있는 비아홀(221)이 다수개 구비된 언클레드 기판(220)을 복수개 준비한다. 상기 언클레드 기판(220)은 일반적인 동박적층판의 동박을 전면적으로 에칭하여 제거한 것을 이용할 수 있다. As shown in FIG. 2B, a plurality of unclad substrates 220 including a plurality of via holes 221 that are peeled off are prepared. The unclad substrate 220 may be one obtained by etching the entire copper foil of a general copper clad laminate.

도 2c를 참조하면, 상기 언클레드 기판(230)의 양면에 접착제(231)를 도포한다. 상기 접착제(231)는, 공정 중에 변형가능성 없이 접착력을 증대시킬 수 있는 액상 프리프레그(프리프레그)를 사용하는 것이 바람직하다. Referring to FIG. 2C, an adhesive 231 is coated on both surfaces of the unclad substrate 230. The adhesive 231, it is preferable to use a liquid prepreg (prepreg) that can increase the adhesive force without deformation during the process.

상기 액상 프리프레그는, 기계적 강도가 우수하고, 경화 수축이 없으며, 반복하중 및 진동에 의한 균열이 방지되고, 내약품성, 내마모성 및 내충격성이 우수한 일반 프리프레그를 제조하기 위한 에폭시 레진이 사용된다. The liquid prepreg has excellent mechanical strength, no curing shrinkage, prevents cracking due to repeated load and vibration, and epoxy resin for producing a general prepreg having excellent chemical resistance, abrasion resistance, and impact resistance.

도 2d를 참조하면, 상기와 같이 준비된 복수의 회로기판(240) 및 복수의 언 클레드 기판(250)을 정합하여 적층하기 위해 정확한 위치에 배치하고 고정한다. 또한 상기 복수의 회로기판(240) 및 복수의 언클레드 기판(250)을 고정할 때는 리벳(rivet)을 사용하는 것이 바람직하다. Referring to FIG. 2D, the plurality of circuit boards 240 and the plurality of unclad boards 250 prepared as described above are disposed and fixed at the correct positions in order to match and stack the unclad substrates 250. In addition, it is preferable to use a rivet when fixing the plurality of circuit boards 240 and the plurality of unclad boards 250.

도 2e를 참조하면, 상기 적층된 복수의 회로기판(260) 및 언클레드 기판(270)을 진공 프레스에 넣고 고온 가압을 가하여 성형한다. 이때 상기 액상 프리프레그는 상기 적층된 복수의 회로기판(260) 및 언클레드 기판(270)이 완전히 밀착하도록 접착하여 전층 이너비아홀을 포함한 인쇄회로기판을 형성하게 된다. Referring to FIG. 2E, the stacked plurality of circuit boards 260 and the unclad substrate 270 are put into a vacuum press and molded by applying high pressure. At this time, the liquid prepreg is bonded so that the plurality of stacked circuit boards 260 and the unclad substrate 270 are completely in contact with each other, thereby forming a printed circuit board including an entire inner via hole.

도 3a 내지 도 3e는 본 발명에 이용되는 필 도금된 언클레드 기판을 준비하는 과정을 나타내는 공정도이다. 3A to 3E are flowcharts illustrating a process of preparing a peel plated unclad substrate used in the present invention.

도 3a에서 도시한 바와 같이, 동박적층판의 양면동박을 에칭하여 언클레드 원판(310)을 형성한다. 이때 동박적층판은 일반적으로 인쇄회로기판에 사용되는 것을 사용할 수 있으며, 에칭시 동박을 완전제거하는 것이 바람직하다. As shown in FIG. 3A, the double-sided copper foil of the copper-clad laminate is etched to form an unclad disc 310. In this case, a copper foil laminated plate may be generally used for a printed circuit board, and it is preferable to completely remove copper foil during etching.

도 3b를 참조하면, 상기 언클레드 원판(320)에 비아홀(321)을 형성한다. 이때 상기 비아홀(321)은 언클레드 원판(320)을 미세하게 관통하도록 형성하며, 이를 위해 레이저드릴을 이용하는 것이 바람직하다. Referring to FIG. 3B, a via hole 321 is formed in the unclad disc 320. In this case, the via hole 321 is formed to finely penetrate the unclad disc 320, and for this purpose, it is preferable to use a laser drill.

도 3c를 참조하면, 상기 비아홀(331)이 형성된 언클레드 원판(330)의 양면에 도금레지스트(332)를 도포한다. 이때, 상기 도금레지스트(322)는 도금이 필요 없는 부분을 덮어 도금반응이 일어나지 않도록 하는 레지스트이며, 솔더등을 이용할 수 있다. Referring to FIG. 3C, the plating resist 332 is coated on both surfaces of the unclad disc 330 on which the via holes 331 are formed. At this time, the plating resist 322 is a resist to cover the portion that does not require plating so that the plating reaction does not occur, it is possible to use a solder or the like.

도 3d를 참조하면, 상기 비아홀(341)이 형성된 언클레드 원판(340)의 비아홀 (341)을 필 도금한다. 상기 필 도금은 상술한 바와 같이 도금액 첨가제인 리벨러의 도금억제작용과 광택제(brightner)의 촉진작용이 극대화된 도금액을 사용하여 동(CU)을 비아홀(341)에 채운다. 이때 필 도금의 정도는 공정시간을 줄이기 위해 비아홀(341)을 완전히 채우되 그 높이가 도금레지스트(342)를 넘지 않을 정도로 도금하는 것이 바람직하다. 비아홀(341) 필 도금의 정도는 도금액에 담그는 시간 길이에 따라 달라진다. Referring to FIG. 3D, the via hole 341 of the unclad disc 340 on which the via hole 341 is formed is peeled. As described above, the fill plating of copper (CU) is filled in the via hole 341 using a plating solution that maximizes the plating inhibitory action of the plating agent additive reveler and the promoting action of the brightener. At this time, the degree of peeling is preferably filled to the via hole 341 so as to reduce the process time, but the plating is not so high that the height of the plating resist 342. The degree of fill plating of the via hole 341 depends on the length of time it is immersed in the plating liquid.

이후에, 도 3e를 참조하면, 필 도금 후 도금레지스트를 제거한다. 도금레지스트는 완전히 제거되는 것이 바람직하며 도금레지스트를 제거 후 비아홀(351)이 필 도금되어 있는 언클레드 기판(350)만이 남게 된다. Afterwards, referring to FIG. 3E, the plating resist is removed after peel plating. Preferably, the plating resist is completely removed, and only the unclad substrate 350 where the via hole 351 is peeled is left after the plating resist is removed.

도 4a 내지 도 4g는 본 발명에 이용되는 양면에 회로가 형성된 회로기판을 준비하는 과정을 나타내는 공정도이다.4A to 4G are process diagrams illustrating a process of preparing a circuit board having circuits formed on both surfaces used in the present invention.

도 4a에서 도시한 바와 같이, 동박적층판(410)을 준비한다. 이때 동박적층판(410)의 동박(411)에는 제조 공정 중의 각종 화학적, 물리적 처리를 원활히 하고 추후 공정에 접착될 언클레드 회로기판과의 접착력 향상을 위해 적절한 조도(roughness)가 형성되어 있는 것이 바람직하다.As shown in FIG. 4A, a copper clad laminate 410 is prepared. In this case, the copper foil 411 of the copper clad laminate 410 is preferably formed with an appropriate roughness to facilitate various chemical and physical treatments during the manufacturing process and to improve adhesion to the unclad circuit board to be bonded to a later process. .

도 4b를 참조하면, 에칭과정을 통해 상기 동박적층판(420)의 일면에 윈도우(422)를 형성한다. 상기 윈도우(422)는 후술할 레이저드릴을 이용하여 비아홀을 형성할 시 비아홀이 위치할 지점에 형성되며, 동박(421) 소정의 위치에 일반적인 화상형성공정을 통해 형성할 수 있다. Referring to FIG. 4B, a window 422 is formed on one surface of the copper clad laminate 420 through an etching process. The window 422 is formed at a point where the via hole is to be formed when the via hole is formed using a laser drill, which will be described later. The window 422 may be formed at a predetermined position through a general image forming process.

도 4c를 참조하면, 상기 동박적층판(430)에 비아홀(432)을 형성한다. 상기 비아홀(432)은 상기 윈도우가 형성된 곳에 형성된다. 이때 상기 비아홀(432)은 동박적층판(430)을 미세하게 관통하도록 형성하며, 이를 위해 레이저드릴을 이용하는 것이 바람직하다. Referring to FIG. 4C, a via hole 432 is formed in the copper clad laminate 430. The via hole 432 is formed where the window is formed. In this case, the via hole 432 is formed to penetrate the copper-clad laminate 430 finely, and for this purpose, it is preferable to use a laser drill.

도 4d를 참조하면, 상기 동박적층판(440)의 양면에 도금레지스트(442)를 도포한다. 이때, 상기 도금레지스트(422)는 도금이 필요 없는 부분을 덮어 도금반응이 일어나지 않도록 하는 레지스트로써, 솔더등을 이용할 수 있으며, 비아홀(443)이 형성될 부분을 제외하고 전면을 도포한다. Referring to FIG. 4D, the plating resist 442 is coated on both surfaces of the copper clad laminate 440. At this time, the plating resist 422 is a resist to cover the portion that does not require plating, so that the plating reaction does not occur, it is possible to use a solder, etc., except that the via hole 443 is the entire surface is coated.

도 4e를 참조하면, 상기 과정 이후에 상기 비아홀(452)을 필 도금한다. 필 도금은 상기에서 형성된 비아홀(452)을 채우도록 형성되며, 비아홀(452) 필 도금의 정도는 도금액에 담그는 시간 길이에 따라 달라지므로 공정시간을 고려하여 비아홀(452)을 완전히 채울 때까지만 공정을 행하는 것이 바람직하다. Referring to FIG. 4E, after the process, the via hole 452 is plated. The fill plating is formed to fill the via hole 452 formed above, and the degree of fill plating of the via hole 452 depends on the length of time to be immersed in the plating solution, so that the process is performed only until the via hole 452 is completely filled in consideration of the processing time. It is preferable to carry out.

도 4f를 참조하면, 상기 필 도금 이후에 동박적층판(460)으로부터 상기 도금레지스트를 제거한다. 상기 도금레지스트는 완전히 제거하는 것이 바람직하다. Referring to FIG. 4F, the plating resist is removed from the copper clad laminate 460 after the peel plating. The plating resist is preferably removed completely.

도 4g를 참조하면, 상기 필 도금된 동박적층판(470)에 회로(471)를 형성하여 회로기판을 형성한다. 이때 상기 회로(471)를 형성하는 공정은 일반적인 화상형성공정이 사용될 수 있다. Referring to FIG. 4G, a circuit 471 is formed on the peel-plated copper-clad laminate 470 to form a circuit board. In this case, a general image forming process may be used as the process of forming the circuit 471.

본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상 범 위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다. Although the technical spirit of the present invention has been described in detail according to the above-described preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the technical scope of the present invention.

이상에서 설명한 바와 같이 본 발명은 견고하게 비아홀을 채울 수 있는 필 도금을 이용하여 비아홀을 채움으로써 전층 이너비아홀을 포함한 인쇄회로기판 제조시 층간접속에 있어서의 상하도통을 견고하게 할 수 있다. As described above, the present invention can secure the top and bottom conduction in the interlayer connection in the manufacture of a printed circuit board including an entire inner via hole by filling the via hole using a fill plating capable of filling the via hole.

또한, 본 발명은 접착제를 필 도금한 다음 도금레지스트 박리 후에 도포함으로써 공정 중의 접착제 변형을 방지할 수 있으며, 이로 인해 접착력을 증대시킬 수 있다. 또한, 상기 접착제로 기계적 강도가 우수하고, 경화 수축이 없으며, 반복하중 및 진동에 의한 균열방지가 되고, 내약품성, 내마모성, 내충격이 우수한 액상 프리프레그를 사용함으로써 공정 중의 변형을 더욱 줄일 수 있어 접착력을 더욱 증대시킬 수 있다. In addition, the present invention can prevent the adhesive deformation during the process by peeling the adhesive and then applied after peeling the plating resist, thereby increasing the adhesive force. In addition, the adhesive has excellent mechanical strength, no curing shrinkage, prevents cracking due to repeated loads and vibrations, and further reduces deformation during the process by using a liquid prepreg having excellent chemical resistance, abrasion resistance, and impact resistance. Can be further increased.

Claims (7)

필 도금되어 있는 비아홀을 적어도 하나 이상 구비하며 양면에 회로가 형성된 복수의 회로기판을 준비하는 단계;Preparing a plurality of circuit boards having at least one via hole that is peel-plated and having circuits formed on both surfaces thereof; 필 도금되어 있는 비아홀이 적어도 하나 이상 구비된 복수의 언클레드 기판을 준비하는 단계; Preparing a plurality of unclad substrates having at least one via hole that is peel-plated; 상기 복수의 회로기판 및 상기 복수의 언클레드 기판을 교대로 정합하여 적층하는 단계; 및 Alternately matching and stacking the plurality of circuit boards and the plurality of unclad substrates; And 상기 복수의 회로기판 및 상기 복수의 언클레드 기판을 접합하여 전층 이너비아홀이 구비된 다층기판을 형성하는 단계를 포함하는 것을 특징으로 하는 필 도금을 이용한 전층 이너비아홀 인쇄회로기판 제조방법.And joining the plurality of circuit boards and the plurality of unclad substrates to form a multilayer board having a full-layer inner via hole. 제 1 항에 있어서, The method of claim 1, 상기 복수의 언클레드 기판을 준비하는 단계 이후에,After preparing the plurality of unclad substrates, 상기 언클레드 기판의 양면에 접착제를 도포하는 단계를 더 포함하는 것을 특징으로 하는 필 도금을 이용한 전층 이너비아홀 인쇄회로기판 제조방법.Method for manufacturing a full-layer inner via hole printed circuit board using peel plating, characterized in that it further comprises the step of applying an adhesive on both sides of the unclad substrate. 제 2 항에 있어서,The method of claim 2, 상기 필 도금되어 있는 비아홀이 적어도 하나이상 구비된 복수의 언클레드 기판을 준비하는 단계는, Preparing a plurality of unclad substrates having at least one via plated via hole may include: 동박적층판의 양면동박을 에칭하여 언클레드 원판을 형성하는 단계; Etching the double-sided copper foil of the copper-clad laminate to form an unclad disc; 상기 언클레드 원판에 비아홀을 형성하는 단계; Forming a via hole in the unclad disc; 상기 언클레드 원판의 양면에 도금레지스트를 도포하는 단계; Applying plating resist on both sides of the unclad disc; 상기 비아홀을 필 도금하는 단계; 및 Peeling the via hole; And 상기 도금레지스트를 제거하여 상기 언클레드 기판을 형성하는 단계를 포함하는 것을 특징으로 하는 필 도금을 이용한 전층 이너비아홀 인쇄회로기판 제조방법.And removing the plating resist to form the unclad substrate, wherein the entire layer of the inner via hole printed circuit board is formed using the peel plating. 제 3 항에 있어서,The method of claim 3, wherein 상기 언클레드 원판에 비아홀을 형성하는 단계는,Forming a via hole in the unclad disc, 레이저드릴을 이용하여 비아홀을 형성하는 것을 특징으로 하는 필 도금을 이용한 전층 이너비아홀 인쇄회로기판 제조방법. A method for manufacturing a full-layer inner via hole printed circuit board using peel plating, characterized in that via holes are formed using a laser drill. 제 3 항에 있어서,The method of claim 3, wherein 상기 복수의 회로기판을 준비하는 단계는,Preparing the plurality of circuit boards, 복수의 동박적층판을 준비하는 단계;Preparing a plurality of copper-clad laminates; 에칭과정을 통해 상기 동박적층판의 일면에 윈도우를 형성하는 단계; Forming a window on one surface of the copper-clad laminate through an etching process; 상기 동박적층판에 비아홀을 형성하는 단계; Forming a via hole in the copper clad laminate; 상기 동박적층판의 양면에 도금레지스트를 도포하는 단계; Coating plating resist on both sides of the copper-clad laminate; 상기 비아홀을 필 도금하는 단계; Peeling the via hole; 상기 도금레지스트를 제거하는 단계; 및 Removing the plating resist; And 상기 필 도금된 동박적층판에 회로를 형성하여 동박기판을 형성하는 단계를 포함하는 것을 특징으로 하는 필 도금을 이용한 전층 이너비아홀 인쇄회로기판 제조방법.And forming a circuit on the peel-plated copper-clad laminate to form a copper foil substrate. 제 5 항에 있어서,The method of claim 5, 상기 동박적층판에 비아홀을 형성하는 단계는,Forming a via hole in the copper clad laminate, 레이저드릴을 이용하여 비아홀을 형성하는 것을 특징으로 하는 필 도금을 이용한 전층 이너비아홀 인쇄회로기판 제조방법.A method for manufacturing a full-layer inner via hole printed circuit board using peel plating, characterized in that via holes are formed using a laser drill. 제 2 항 내지 제 6 항 중 어느 한 항에 있어서,The method according to any one of claims 2 to 6, 상기 접착제는 액상 프리프레그인 것을 특징으로 하는 필 도금을 이용한 전층 이너비아홀 인쇄회로기판 제조방법.The adhesive is a full-layer inner via hole printed circuit board manufacturing method using a peel plating, characterized in that the liquid prepreg.
KR1020050081731A 2005-09-02 2005-09-02 Manufacturing method of all layer inner via hall printed circuit board that utilizes the fill plating KR100722605B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050081731A KR100722605B1 (en) 2005-09-02 2005-09-02 Manufacturing method of all layer inner via hall printed circuit board that utilizes the fill plating

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050081731A KR100722605B1 (en) 2005-09-02 2005-09-02 Manufacturing method of all layer inner via hall printed circuit board that utilizes the fill plating

Publications (2)

Publication Number Publication Date
KR20070025493A KR20070025493A (en) 2007-03-08
KR100722605B1 true KR100722605B1 (en) 2007-05-28

Family

ID=38099761

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050081731A KR100722605B1 (en) 2005-09-02 2005-09-02 Manufacturing method of all layer inner via hall printed circuit board that utilizes the fill plating

Country Status (1)

Country Link
KR (1) KR100722605B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100883857B1 (en) * 2007-03-29 2009-02-20 주식회사 티에스피 Connection method of coated plate for leadframe using rivet machine
KR100955464B1 (en) * 2007-11-15 2010-04-29 삼성전기주식회사 Printed circuit board
KR101022965B1 (en) * 2008-10-27 2011-03-16 삼성전기주식회사 A multilayer printed circuit board and a fabricating method the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001230551A (en) 2000-02-14 2001-08-24 Ibiden Co Ltd Printed wiring board, multil ayered printed wiring board and its manufacturing method
JP2003218528A (en) 2002-01-21 2003-07-31 Hitachi Kokusai Electric Inc Method of manufacturing printed board
JP2005044988A (en) 2003-07-22 2005-02-17 Matsushita Electric Ind Co Ltd Method for manufacturing circuit board

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001230551A (en) 2000-02-14 2001-08-24 Ibiden Co Ltd Printed wiring board, multil ayered printed wiring board and its manufacturing method
JP2003218528A (en) 2002-01-21 2003-07-31 Hitachi Kokusai Electric Inc Method of manufacturing printed board
JP2005044988A (en) 2003-07-22 2005-02-17 Matsushita Electric Ind Co Ltd Method for manufacturing circuit board

Also Published As

Publication number Publication date
KR20070025493A (en) 2007-03-08

Similar Documents

Publication Publication Date Title
KR100782407B1 (en) Method for manufacturing circuit board
JP4792749B2 (en) Manufacturing method of printed wiring board with built-in electronic components
WO2001045478A1 (en) Multilayered printed wiring board and production method therefor
JP4192657B2 (en) Manufacturing method of build-up multilayer wiring board with built-in chip parts
JP2011199077A (en) Method of manufacturing multilayer wiring board
JP4043115B2 (en) Multi-layer printed wiring board
JP2006165496A (en) Parallel multi-layer printed board having inter-layer conductivity through via post
KR100747022B1 (en) Imbedded circuit board and fabricating method therefore
KR100704920B1 (en) Pcb and it&#39;s manufacturing method used bump board
KR100722599B1 (en) All layer inner via hall printed circuit board and the manufacturing method that utilize the fill plating
KR100722605B1 (en) Manufacturing method of all layer inner via hall printed circuit board that utilizes the fill plating
CN1886034B (en) Printed circuit board using convex point and manufacturing method thereof
KR100716809B1 (en) A PCB using the ACF and manufacturing method thereof
KR20120040892A (en) The printed circuit board and the method for manufacturing the same
KR101205464B1 (en) Method for manufacturing a printed circuit board
KR101167422B1 (en) Carrier member and method of manufacturing PCB using the same
JPH1154926A (en) One-sided circuit board and its manufacture
KR100754071B1 (en) Method of manufacturing printed circuit board for using all layer interstitial via hole
KR101109277B1 (en) Fabricating Method of Printed Circuit Board
JP2011222962A (en) Print circuit board and method of manufacturing the same
KR100651422B1 (en) Method for fabricating the multi layer using Layup Process
JP3253886B2 (en) Single-sided circuit board for multilayer printed wiring board, method for manufacturing the same, and multilayer printed wiring board
KR20070025496A (en) Manufacturing method of printed circuit board
WO2021246005A1 (en) Circuit board, method for manufacturing circuit board, and electronic apparatus
KR100477258B1 (en) Method for creating bump and making printed circuit board using the said bump

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
LAPS Lapse due to unpaid annual fee