JP2005044988A - Method for manufacturing circuit board - Google Patents
Method for manufacturing circuit board Download PDFInfo
- Publication number
- JP2005044988A JP2005044988A JP2003277193A JP2003277193A JP2005044988A JP 2005044988 A JP2005044988 A JP 2005044988A JP 2003277193 A JP2003277193 A JP 2003277193A JP 2003277193 A JP2003277193 A JP 2003277193A JP 2005044988 A JP2005044988 A JP 2005044988A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- resin
- prepreg sheet
- prepreg
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
Description
本発明は回路基板の製造方法に関するものである。 The present invention relates to a circuit board manufacturing method.
近年、電子機器の小型、軽量化および高機能化に伴い、多層の回路基板に対して、小型、軽量化および高速信号処理化、さらには高密度実装への対応が要求されている。このような要求に対して、回路基板に関する技術として、高多層化、ビアホールの小径化および狭ピッチ化、回路パターンのファイン化技術等を急速に進展させる必要性がある。しかし、従来のスルーホール構造によって層間の電気接続がなされる多層回路基板では、もはやこれらの要求を満足させることは極めて困難である。そのために新しい構造を備えた多層回路基板やその製造方法が開発された。 In recent years, as electronic devices have become smaller, lighter, and more functional, multilayer circuit boards are required to be smaller, lighter, faster signal processing, and more capable of high-density mounting. In response to such demands, it is necessary to rapidly advance techniques for circuit boards, such as increasing the number of layers, reducing the diameter and pitch of via holes, and refining circuit patterns. However, in a multilayer circuit board in which electrical connection between layers is made by a conventional through-hole structure, it is extremely difficult to satisfy these requirements. Therefore, a multilayer circuit board having a new structure and a manufacturing method thereof have been developed.
その代表例の一つに多層回路基板の層間接続の主流となっていた従来のスルーホール構造に代わって、導電性ペーストにより層間の電気接続を確保した完全IVH(Inner Via Holl インナービアホール)構造を有する回路基板が開発された(特許文献1)。この回路基板の製造方法において、導電性ペーストからなるビアホールを形成するための工程がある。この工程は、プラスチックフィルムを表裏に備えたプリプレグシートの所定の位置にレーザ等で貫通孔を形成し、その貫通孔に印刷等の方法で導電性ペースト充填するものである。この工程において、プラスチックフィルムは導電性ペーストの充填時に貫通孔以外の絶縁部分に導電性ペーストの付着を防ぐ役割と搬送時の汚染防止等の役割とを担っている。そして導電性ペーストの充填後は、このプラスチックフィルムをプリプレグシートから剥離し、導電性ペーストが充填されたビアホールを有するプリプレグシートを得ることができ、さらにこれを用いて従来の銅張積層板あるいは多層回路基板の工法と同一の方法で回路のパターニングを行うことで、完全IVH構造の多層回路基板を提供できる。 One of the representative examples is a complete IVH (Inner Via Hole inner via hole) structure in which the electrical connection between the layers is secured by a conductive paste instead of the conventional through-hole structure which has been the mainstream of the interlayer connection of multilayer circuit boards. The circuit board which has is developed (patent document 1). In this method of manufacturing a circuit board, there is a step for forming a via hole made of a conductive paste. In this step, a through-hole is formed with a laser or the like at a predetermined position of a prepreg sheet provided with a plastic film on both sides, and the through-hole is filled with a conductive paste by a method such as printing. In this process, the plastic film plays a role of preventing the conductive paste from adhering to an insulating portion other than the through-holes when the conductive paste is filled, and of preventing contamination during transportation. After filling with the conductive paste, the plastic film is peeled off from the prepreg sheet to obtain a prepreg sheet having a via hole filled with the conductive paste. By patterning a circuit by the same method as the circuit board construction method, a multilayer circuit board having a complete IVH structure can be provided.
以下、従来の多層回路基板の製造方法について図13を用いて簡単に説明する。
図13(a)〜(i)はそれぞれ従来の回路基板の製造工程を示す断面図である。まず、PETフィルム1が接着された厚みt1のアラミド−エポキシシート2(図13(a)参照)の所定箇所に、図13(b)に示すようにレーザ加工法などを利用して貫通孔3を形成する。
Hereinafter, a conventional method for manufacturing a multilayer circuit board will be briefly described with reference to FIG.
13 (a) to 13 (i) are cross-sectional views showing a conventional circuit board manufacturing process. First, a
次に、図13(c)に示すように、貫通孔3に導電性ペースト4を充填する。導電性ペースト4を充填する方法としては、貫通孔3を有するアラミド−エポキシシート2を印刷機(図示せず)のテーブル上に設置し、導電性ペースト4を直接PETフィルム1の上から印刷充填する。このとき、上面のPETフィルム1は、印刷マスクの役割と、アラミド−エポキシシート2の表面を汚染防止する役割とを果たしている。
Next, as shown in FIG. 13C, the
次に、図13(d)に示すように、アラミド−エポキシシート2の両面からPETフィルム1を剥離する。
次に、図13(e)に示すように、アラミド−エポキシシート2の両面に銅などの金属箔5を張り付ける。この状態で熱プレスにより真空加熱加圧することで、図13(f)に示すように、アラミド−エポキシシート2が圧縮されて元の厚みt1よりその厚みt2が小さくされる(t1>t2)とともに、アラミド−エポキシシート2と金属箔5とが接着される。この時、アラミド−エポキシシート2は樹脂成分が加熱によって硬化する。
Next, as shown in FIG. 13 (d), the
Next, as shown in FIG. 13 (e), a
そして、表裏の金属箔5の両側にレジスト(図示せず)をラミネートした後、外周部に設けられたアライメントマーク(図示せず)と露光マスクのアライントマーク(図示せず)との位置を合わせて露光した後にレジストの現像およびエッチングすることにより、回路パターンが形成されて両面の回路基板6(図13(g)参照)が得られる。
Then, after laminating resist (not shown) on both sides of the
多層回路基板を作製する場合は、両面の回路基板6の両側に上記と同様に図13(d)までの工程により作製したアラミド−エポキシシート2同士を、それぞれ外周部に設けられたアライメントマークの位置を合わせて積層配置し、さらにその両側に銅などの金属箔5を張り付ける。この状態で熱プレスにより真空加熱加圧することで、図13(h)に示すように、アラミド−エポキシシート2と両面の回路基板6と金属箔5とを接着し、そして、表裏の金属箔5を選択的にエッチングして回路パターンを形成することにより、4層の回路基板(図13(i)参照)を得る。
In the case of producing a multilayer circuit board, the aramid-
6層以上の多層回路基板を作製する場合は、上記工程を繰り返して所望の多層回路基板を作製する(詳細省略)。
しかしながら、上記従来の回路基板の製造方法では次のような課題を有していた。
現在、導電性ペースト4が充填される貫通孔3であるビアホールの孔径は200μm、ランドは400μm以上、接続用のビアホールピッチは0.5mm以上のものが量産されている。しかし、回路基板の小型化、さらに配線密度の向上が進んでおり、今後、ビアホールの孔径およびランド径は小径化へと小さくなっていく。また、ビアホールのピッチも当然ながら狭くなっていく。
However, the conventional circuit board manufacturing method has the following problems.
Currently, via holes, which are the through
この場合に、各層の接続は、貫通孔3としてのビアホールに導電性ペースト4を充填することで行っているため、ビアホールのピッチが狭くなれば、当然の如く、隣り合うビアホールとの絶縁が保てない場合を生じ、回路基板としては致命傷となる。ガラスクロスなどの織布を材料の出発点にして熱硬化性樹脂を含浸したプリプレグシートの場合、織布の厚みが厚いと、含浸する熱硬化性樹脂がクロス内部に届かず、気泡などの空洞となってしまう。そのため、このようなプリプレグシートを使用して回路基板を作成した場合、ビアホールのピッチが狭いと、充填したペーストが織布に沿ってにじみ出し、隣り合うビアホール同士がショートしてしまう。
In this case, since each layer is connected by filling the via hole as the through
本発明は、上記従来の課題を解決するもので、回路基板の基材としてプリプレグシートを使用しながら、導電性ペーストが充填された貫通孔であるビアホール間の絶縁信頼性が高く、歩留まり向上に優れた回路基板を実現することができる回路基板の製造方法を提供することを目的とするものである。 The present invention solves the above-mentioned conventional problems, and while using a prepreg sheet as a substrate of a circuit board, insulation reliability between via holes, which are through holes filled with a conductive paste, is high, and yield is improved. It is an object of the present invention to provide a circuit board manufacturing method capable of realizing an excellent circuit board.
上記課題を解決するために本発明は、厚みが0.06mm以下である織布または不織布に熱硬化性樹脂を含浸させて半硬化状態にしたプリプレグシートの両面にフィルムを張り合わせる工程と、前記プリプレグシートに貫通孔を設ける工程と、前記貫通孔に導電性ペーストを充填する工程と、前記プリプレグシートからフィルムを剥離する工程と、前記フィルムを剥離した面に金属箔を張り合わせる工程と、前記金属箔を張り合わせたプリプレグシートを加圧加熱する工程と、前記金属箔をパターンニングする工程とを有する回路基板の製造方法であることを特徴とし、この方法により、回路基板の基材としてプリプレグシートを使用しながら、貫通孔であるインナービアホール間の絶縁信頼性が高く、歩留まり向上に優れた回路基板を実現することができる。 In order to solve the above-mentioned problems, the present invention includes a step of laminating a film on both sides of a prepreg sheet in which a woven fabric or a nonwoven fabric having a thickness of 0.06 mm or less is impregnated with a thermosetting resin to form a semi-cured state, A step of providing a through hole in the prepreg sheet, a step of filling the through hole with a conductive paste, a step of peeling the film from the prepreg sheet, a step of attaching a metal foil to the surface from which the film has been peeled, A method for producing a circuit board comprising a step of pressurizing and heating a prepreg sheet laminated with a metal foil, and a step of patterning the metal foil. By this method, a prepreg sheet as a base material for a circuit board is provided. Circuit board with high insulation reliability between inner via holes that are through holes and excellent yield improvement Rukoto can.
この方法によれば、厚みが0.06mm以下である織布または不織布を用いることで、隣り合う貫通孔に充填した導電ペースト間の絶縁は大幅に改善でき、高信頼性の回路基板を提供することができる。 According to this method, by using a woven fabric or a non-woven fabric having a thickness of 0.06 mm or less, insulation between conductive pastes filled in adjacent through holes can be significantly improved, and a highly reliable circuit board is provided. be able to.
また、プリプレグシートの厚みが同一または、違う厚みのプリプレグシートを組み合わせることで任意の層間厚みの制御が簡単にできる。
さらに複数のプリプレグシートを使用する場合、含浸樹脂種類を任意に選択することで、誘電率等の制御が簡単にでき、高周波回路用基板にも対応できるものとなる。
Moreover, the control of an arbitrary interlayer thickness can be easily performed by combining prepreg sheets having the same thickness or different thicknesses.
Further, when a plurality of prepreg sheets are used, by arbitrarily selecting the type of impregnating resin, it is possible to easily control the dielectric constant and the like, and to deal with a high frequency circuit board.
本発明は、厚みが0.06mm以下である織布または不織布に熱硬化性樹脂を含浸させて半硬化状態にしたプリプレグシートの両面にフィルムを張り合わせる工程と、前記プリプレグシートに貫通孔を設ける工程と、前記貫通孔に導電性ペーストを充填する工程と、前記プリプレグシートからフィルムを剥離する工程と、前記フィルムを剥離した面に金属箔を張り合わせる工程と、前記金属箔を張り合わせたプリプレグシートを加圧加熱する工程と、前記金属箔をパターンニングする工程とを有する回路基板の製造方法であることを特徴とする。 The present invention includes a step of pasting films on both sides of a prepreg sheet that is made into a semi-cured state by impregnating a woven or non-woven fabric having a thickness of 0.06 mm or less with a thermosetting resin, and providing a through hole in the prepreg sheet. A step, a step of filling the through-hole with a conductive paste, a step of peeling the film from the prepreg sheet, a step of bonding a metal foil to the surface from which the film has been peeled, and a prepreg sheet bonded to the metal foil It is a method for manufacturing a circuit board, comprising the step of pressurizing and heating the metal foil and the step of patterning the metal foil.
ここで、前記プリプレグシートは、厚みが0.06mm以下である耐熱性の有機繊維あるいは無機繊維の少なくとも一方を主成分とする織布あるいは不織布に熱硬化性樹脂を含浸させて半硬化状態にした複合剤であることを特徴とし、また、前記熱硬化性樹脂は、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリエステル樹脂、シリコーン樹脂、シアネートエステル樹脂、ポリフェニレンエーテル樹脂、ポリフェニレンオキサイド樹脂およびメラミン樹脂から選ばれる少なくとも1種類以上の材料である。 Here, the prepreg sheet is made into a semi-cured state by impregnating a thermosetting resin into a woven or non-woven fabric mainly comprising at least one of heat-resistant organic fibers or inorganic fibers having a thickness of 0.06 mm or less. The thermosetting resin is selected from an epoxy resin, a phenol resin, a polyimide resin, a polyester resin, a silicone resin, a cyanate ester resin, a polyphenylene ether resin, a polyphenylene oxide resin, and a melamine resin. At least one material.
なお、前記プリプレグシートが多孔質であることが望ましく、前記プリプレグシートに含浸する熱硬化性樹脂にはフィラーを添加してもよい。
なお、厚さの薄いプリプレグシートを製造工程で扱うのは困難であるため、前記プリプレグシートの両面にフィルムを張り合わせる工程時に前記プリプレグシートを複数枚、すなわち2枚以上重ねて張り合わせてもよい。
The prepreg sheet is desirably porous, and a filler may be added to the thermosetting resin impregnated in the prepreg sheet.
In addition, since it is difficult to handle a thin prepreg sheet in the manufacturing process, a plurality of prepreg sheets, that is, two or more sheets may be laminated and laminated at the time of laminating films on both sides of the prepreg sheet.
また、前記プリプレグシートを複数枚、すなわち2枚以上重ねて張り合わせる工程時に、厚みの違うプリプレグシートを用い所望の厚み調整を行ったり、異なった樹脂を含浸したプリプレグシートを用いたりしてもよい。 In addition, a plurality of the prepreg sheets, that is, two or more sheets may be laminated and laminated, and a desired thickness adjustment may be performed using prepreg sheets having different thicknesses, or prepreg sheets impregnated with different resins may be used. .
前記プリプレグシートの貫通孔ピッチが0.5mm以下である場合は特に効果が大きい。
この製造方法によれば、一枚のプリプレグシートにおける織布または不織布の厚みが60μm以下のものを用いることで、含浸する熱硬化性樹脂が織布または不織布の内部に届いて、気泡などの空洞を生じることを減少できて、貫通孔のピッチが狭い場合でも、隣接した貫通孔にそれぞれ充填した導電性ペースト同士が織布または不織布に沿ってにじみ出してショートしてしまうことを防止でき、絶縁不良の発生を防止することができる。
The effect is particularly great when the pitch of the through holes of the prepreg sheet is 0.5 mm or less.
According to this manufacturing method, by using a woven or non-woven fabric having a thickness of 60 μm or less in one prepreg sheet, the thermosetting resin to be impregnated reaches the inside of the woven or non-woven fabric, and voids such as bubbles Even when the pitch of the through holes is narrow, it is possible to prevent the conductive paste filled in the adjacent through holes from exuding along the woven or non-woven fabric and short-circuiting. The occurrence of defects can be prevented.
以下、本発明の実施の形態における回路基板の製造方法について説明する。
この回路基板における、貫通孔としての接続用ビアの孔径は150μm、金属箔からなるランドの直径は300μmとし、接続用ビアのピッチは700μm、600μm、500μm、400μm、350μmとした。
Hereinafter, a method for manufacturing a circuit board according to an embodiment of the present invention will be described.
In this circuit board, the hole diameter of the connection via as a through hole was 150 μm, the diameter of the land made of metal foil was 300 μm, and the pitch of the connection via was 700 μm, 600 μm, 500 μm, 400 μm, and 350 μm.
まず、回路基板の基材として、ガラスの織布にフィラーを混入したエポキシ樹脂を含浸したガラスエポキシのプリプレグシートを用いた。このとき、ガラス織布の厚みは100μm、80μm、60μm、30μmのものを用い、ガラス織布への含浸樹脂量は40〜85wt%のものを使用した。 First, a glass epoxy prepreg sheet impregnated with an epoxy resin mixed with a filler in a glass woven fabric was used as a substrate of a circuit board. At this time, glass woven fabrics having a thickness of 100 μm, 80 μm, 60 μm, and 30 μm were used, and the amount of impregnating resin into the glass woven fabric was 40 to 85 wt%.
まず、プリプレグシートの表裏にフィルムをラミネート機などによって加熱加圧工程にて張り合わせる。次に、フィルムを表裏に備えたプリプレグシートの所定位置にレーザ加工機などで150μmの貫通孔を形成し、その貫通孔に印刷方式で導電性ペーストを充填する。この工程において使用するフィルムは、導電性ペーストの充填時に貫通孔以外の絶縁部分に導電性ペーストの付着を防ぐ役割と搬送時の汚染防止等の役割を担っている。そして導電性ペーストの充填後は、このフィルムをプリプレグシートから剥離し、導電性ペーストが充填されたビアホールを有するプリプレグシートを得ることができ、さらにこれを用いて従来の銅張積層板あるいは多層回路基板の工法と回路のパターニングとで完全IVH構造の多層回路基板を提供できる。 First, a film is laminated on the front and back of a prepreg sheet by a heating and pressing process using a laminating machine or the like. Next, 150 μm through holes are formed at predetermined positions on a prepreg sheet provided with a film on both sides using a laser processing machine, and the through holes are filled with a conductive paste by a printing method. The film used in this step plays a role of preventing the conductive paste from adhering to an insulating portion other than the through-holes when filled with the conductive paste and preventing contamination during transportation. And after filling with the conductive paste, this film can be peeled from the prepreg sheet to obtain a prepreg sheet having via holes filled with the conductive paste, and using this, a conventional copper-clad laminate or multilayer circuit can be obtained. A multilayer circuit board having a complete IVH structure can be provided by the substrate construction method and circuit patterning.
以下、回路基板の製造方法について、図1(a)〜(i)を用いて、より具体的に説明する。ここで、図1(a)〜(i)は、それぞれ本実施の形態に係る回路基板の製造方法における各工程の断面図である。 Hereinafter, a method for manufacturing a circuit board will be described more specifically with reference to FIGS. Here, FIGS. 1A to 1I are cross-sectional views of respective steps in the circuit board manufacturing method according to the present embodiment.
まず、図1(a)に示すように、フィルムの一例としてのPETフィルム1が両面に接着されたプリプレグシート7の所定箇所に、図1(b)に示すようにレーザ加工法などを利用して貫通孔3を形成する。
First, as shown in FIG. 1 (a), a laser processing method or the like is used as shown in FIG. 1 (b) at a predetermined position of a
次に、図1(c)に示すように、貫通孔3に導電性ペースト4を充填する。導電性ペースト4を充填する方法としては、貫通孔3を有するプリプレグシート7を印刷機(図示せず)のテーブル上に設置し、導電性ペースト4を直接PETフィルム1の上から印刷充填する。このとき、上面のPETフィルム1は、印刷マスクの役割と、プリプレグシート7の表面を汚染防止する役割とを果たしている。
Next, as shown in FIG. 1C, the through-
次に、図1(d)に示すように、プリプレグシート7の両面からPETフィルム1を剥離する。
次に、図1(e)に示すように、プリプレグシート7の両面に銅箔などの金属箔5を張り付ける。この状態で熱プレスにより真空加熱加圧することで、図1(f)に示すように、プリプレグシート7と金属箔5とが接着される。この時、プリプレグシート7は樹脂成分が加熱によって硬化する。
Next, as shown in FIG. 1 (d), the
Next, as shown in FIG. 1 (e), a
そして、表裏の金属箔5の両側にレジスト(図示せず)をラミネートした後、外周部に設けられたアライメントマーク(図示せず)と露光マスクのアライメントマーク(図示せず)とを位置合わせして露光した後にレジストの現像およびエッチングすることにより、回路パターンが形成されて両面の回路基板8(図1(g)参照)が得られる。
Then, after laminating resist (not shown) on both sides of the
4層の回路基板9を作製する場合は、両面の回路基板8の両側に上記と同様に図1(d)までの工程により作成したプリプレグシート7同士を、それぞれ外周部に設けられたアライメントマークの位置を合わせて積層配置し、さらにその両側に銅などの金属箔5を張り付ける。この状態で熱プレスにより真空加熱加圧することで、図1(h)に示すように、プリプレグシート7と両面の回路基板8と金属箔5とが接着される。
When the four-
そして、表裏の金属箔5を選択的にエッチングして回路パターンを形成することにより、4層の回路基板9(図1(i)参照)が得られる。
また、図2、図3に示すように、2枚のプリプレグシート7a,7bを重ねたものを用いて回路基板10、16を製造してもよい。すなわち、図2に示すように、まず、それぞれ厚さ0.06mmの2枚のプリプレグシート7a,7bを重ねて供給部11上にセットし、これら2枚のプリプレグシート7a,7bを第1の加熱ロール12間に投入する。そして、PETフィルム1を両側から巻き込んだ後、これらを第2の加熱ロール13間を通過させて取り出し部14まで流す。このとき、第1の加熱ロール12の温度を110℃とし、第2の加熱ロール13の温度を140℃とする。これにより、第1の加熱ロール13によって各プリプレグシート7a,7bと各PETフィルム1とが接着されて一体化され、また、第2の加熱ロール13によってプリプレグシート7a,7b同士が接着される。なお、図2における15は、PETフィルム1を供給する供給ロールである。
Then, by selectively etching the front and back metal foils 5 to form a circuit pattern, a four-layer circuit board 9 (see FIG. 1 (i)) is obtained.
In addition, as shown in FIGS. 2 and 3, the
このようにして、2枚のプリプレグシート7a,7bからなるプリプレグシート7の両面に、PETフィルム1を貼り合わせ、このプリプレグシート7を用いて、上記した図1(a)〜(i)に示す工程と同様な工程を、図3(a)〜(i)に示すように経て、両面の回路基板10や、4層の回路基板16を得る。
In this way, the
また、同様の製造工程により、厚さの異なるプリプレグシート7a,7bを重ねたプリプレグシート7を用いて回路基板10、16を製造することもできる。さらに、プリプレグシート7a,7bとして、各プリプレグシート7a,7bの誘電率εが同じ材料のものを用いたり、誘電率εが互いに異なるものを用いたりすることもできる。また、さらに、3枚以上のプリプレグシートを重ねてなるプリプレグシート7を用いて回路基板を製造することもできる。
Moreover, the
このような工程で下記のスペックの回路基板9を各60セット作製した。ただし、これらの回路基板9の貫通孔径は150μm、ランド径は300μmで固定した。
図4(a)は上記のようにして製作した回路基板の断面図を示し、図4(b)は同回路基板の平面図を示す。これらの図において、21は貫通孔3に導電性ペースト4を充填した接続用ビアを示し、22は接続用ランド、23は接続用ランド22を連結するための連結ライン、24は電圧印可用ライン、25は絶縁評価用の回路基板である。図4(a)、(b)に示すように、電圧印可形式は2列配列とし、接続用ビア21は1mmピッチで50個直列構造とした。また、図4(c)はPETフィルム1の張り合わせ時に同じ厚みのプリプレグシート7a,7bを2枚使用した回路基板25(16)の断面図であり、図4(d)はPETフィルム1の張り合わせ時に厚みの違うプリプレグシート7a,7bを2枚使用した回路基板25(16)の断面図である。
In this process, 60 sets of
4A shows a cross-sectional view of the circuit board manufactured as described above, and FIG. 4B shows a plan view of the circuit board. In these drawings,
今回の回路基板25は全て4層板で作製し、隣り合う接続用ビア21の評価数は150とした。また、以下に述べるように、7種類の絶縁評価用の回路基板25を作製して、絶縁評価試験を行った。
The
第1の回路基板25は、ガラス織布の厚みが100μmのプリプレグシート7にPETフィルム1を張り合わせ、貫通孔3のピッチは700μm、600μm、500μm、400μm、350μmとした。
In the
第2の回路基板25は、ガラス織布の厚みが80μmのプリプレグシート7にPETフィルム1を張り合わせ、貫通孔3のピッチは700μm、600μm、500μm、400μm、350μmとした。
In the
第3の回路基板25は、ガラス織布の厚みが60μmのプリプレグシート7にPETフィルム1を張り合わせ、貫通孔3のピッチは700μm、600μm、500μm、400μm、350μmとした。
In the
第4の回路基板25は、ガラス織布の厚みが30μmのプリプレグシート7にPETフィルム1を張り合わせ、貫通孔3のピッチは700μm、600μm、500μm、400μm、350μmとした。
For the
第5の回路基板25は、ガラス織布の厚みが30μmのプリプレグシート7を2枚重ね合わせPETフィルム1を張り合わせる工程と同時に一体化させ、貫通孔3のピッチは700μm、600μm、500μm、400μm、350μmとした。
The
第6の回路基板25は、ガラス織布の厚みが30μmのプリプレグシート7を3枚重ね合わせ、PETフィルム1を張り合わせる工程と同時に一体化させ、貫通孔3のピッチは700μm、600μm、500μm、400μm、350μmとした。
The
第7の回路基板25は、ガラス織布の厚みが30μmと60μmのプリプレグシート7a,7bを2枚重ね合わせ、PETフィルム1を張り合わせる工程と同時に一体化させ、貫通孔3のピッチは700μm、600μm、500μm、400μm、350μmとした。
The
以下それぞれの回路基板25の、隣り合う接続用ビア21間の絶縁試験を行った結果を示す。
絶縁試験の条件は、隣り合う接続用ビア21間にDC5Vを印可し、温度85℃、湿度80%の雰囲気に回路基板25を入れ、250時間後、500時間後、1000時間後、1500時間後、2000時間後に絶縁試験を行い、隣り合う接続用ビア21の絶縁抵抗値が1E08Ω以下となった場合に、不良と判定した。
The results of an insulation test between adjacent connection vias 21 of each
The insulation test was performed by applying DC 5V between adjacent connection vias 21 and placing the
これらの第1〜第7の回路基板25の絶縁試験結果を図5〜図11に示す。
これらの絶縁試験の結果から、ガラス織布の厚みが80μm以上のプリプレグシート7,7a,7bでは接続用ビア21のピッチが狭くなるにつれて絶縁不良が多発しているが、ガラス織布の厚みが60μmのプリプレグシート7,7a,7bでは絶縁不良がほとんど発生していないことがわかる。また、60μm以下のプリプレグシート7a,7bであれば複数枚使用しても絶縁不良は発生しない。
The insulation test results of these first to
From the results of these insulation tests, in the
このように、プリプレグシート7,7a,7bを用いて回路基板25を製造する場合に、その一枚のプリプレグシート7,7a,7bにおける織布の厚みが60μm以下のものを用いることで、ガラス織布に含浸する熱硬化性樹脂がクロス内部に届いて、気泡などの空洞を生じることを減少できて、接続用ビア21のピッチが狭い場合でも、隣接した接続用ビア21にそれぞれ充填した導電性ペースト4同士が織布に沿ってにじみ出してショートしてしまうことを防止でき、絶縁不良の発生を防止することができる。
Thus, when the
また、上記のように、同じ厚みのプリプレグ7a,7bを用いた場合には、PETフィルム1を張り合わせた際の応力が均一化されるため、複数枚のプリプレグ7a,7bを用いて回路基板を形成する場合に、良好なプリプレグ7を比較的容易に製造することができる利点がある。ただし、安易にプリプレグの枚数を増やした場合には層間の厚みが厚くなったり、基板の重さが重くなったりする場合があるので、この点には留意する必要がある。
Further, as described above, when the
また、異なる厚みのプリプレグ7a,7bを用いた場合には任意の層間厚みの調整が容易となる利点があるが、この場合には、PETフィルム1を張り合わせた際の応力が不均一となるので、この点について工夫をしたり、応力の差があまり大きくならないようにしたりする必要がある。
Further, when prepregs 7a and 7b having different thicknesses are used, there is an advantage that adjustment of an arbitrary interlayer thickness is facilitated. However, in this case, stress when the
また、同じ材料のプリプレグ7a,7bを用いた場合には、熱プレスの条件の設定が比較的簡単であるとともに、プリプレグ7a,7b間での応力変化が少ないため、完成した回路基板の発生応力を抑えることができる利点がある。なお、安易にプリプレグの枚数を増やした場合には層間の厚みが厚くなったり、基板の重さが重くなったりする場合があるので、この点には留意する必要がある。
In addition, when the
また、絶縁対策以外にも複数枚のプリプレグシート7,7a,7bを使用することで、高周波特性を重視する回路基板には、含浸する熱硬化性樹脂を自由に選択したり、各層の厚みをコントロールしたり、高周波特性に影響する誘電率εなども任意に選択可能となる。
In addition to insulation measures, by using a plurality of
例えば、図12は、表層にコプレナー線路を配置した回路基板の断面図である。図12に示すように、この回路基板30では、信号線31を囲むように接地配線32a,32b,32cを配置している。ここで、信号線31を形成しているプリプレグシート33aには低誘電率εの材料、他のプリプレグシート33bには高誘電率εの材料を用いる。
For example, FIG. 12 is a cross-sectional view of a circuit board in which coplanar lines are arranged on the surface layer. As shown in FIG. 12, in this
このような構成にすることにより、高周波信号は信号線31と接地配線32a,32bとによって安定した電送ができる。また、信号線31を形成していないプリプレグシート33として高誘電率εの材料を使うことで、信号線31を形成しているプリプレグシート33aと接地配線32a,32bとの間で容易にコンデンサを回路基板30に作り込むことができる。
With this configuration, high-frequency signals can be stably transmitted by the
このようにプリプレグシート33a,33b間の誘電率εを異ならせることで、高周波基板として用いた場合の自由度が増し、さらに、コイルやコンデンサを回路基板内部に設計することが可能になるため、設計自由度が増す利点がある。しかし、この場合には、プレス条件が複雑となったり、完成した基板の残留応力が発生して回路基板のそりが発生したりする可能性があるので、支障をきたさない範囲で用いる必要がある。
By making the dielectric constant ε between the
なお、上記実施の形態では、プリプレグシート7,7a,7bとして織布を用いた場合を述べたが、これに限るものではなく、不織布に熱硬化性樹脂を含浸させて半硬化状態にしたプリプレグシートを用いてもよい。また、織布あるいは不織布としては、耐熱性有機繊維あるいは耐熱性無機繊維の少なくとも一方を主成分としたものであればよく、さらに、熱硬化性樹脂としては、エポキシ樹脂に限るものではなく、フェノール樹脂、ポリイミド樹脂、ポリエステル樹脂、シリコーン樹脂、シアネートエステル樹脂、ポリフェニレンエーテル樹脂、ポリフェニレンオキサイド樹脂およびメラミン樹脂から選ばれる少なくとも1種類以上の材料であればよい。
In the above embodiment, the case where a woven fabric is used as the
1 PETフィルム(フィルム)
3 貫通孔
4 導電性ペースト
5 金属箔
7、7a,7b、33a,33b プリプレグシート
8、9、10、16、25、30 回路基板
11 供給部
12 第1の加熱ロール
13 第2の加熱ロール
14 取り出し部
21 接続用ビア
22 接続用ランド
23 連結ライン
24 電圧印可用ライン
31 信号線
32a,32b,32c 接地配線
1 PET film (film)
DESCRIPTION OF
Claims (9)
The method for manufacturing a circuit board according to any one of claims 1 to 8, wherein a pitch of through holes of the prepreg sheet is 0.5 mm or less.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003277193A JP2005044988A (en) | 2003-07-22 | 2003-07-22 | Method for manufacturing circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003277193A JP2005044988A (en) | 2003-07-22 | 2003-07-22 | Method for manufacturing circuit board |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005044988A true JP2005044988A (en) | 2005-02-17 |
Family
ID=34263989
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003277193A Pending JP2005044988A (en) | 2003-07-22 | 2003-07-22 | Method for manufacturing circuit board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005044988A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100722605B1 (en) | 2005-09-02 | 2007-05-28 | 삼성전기주식회사 | Manufacturing method of all layer inner via hall printed circuit board that utilizes the fill plating |
JP2009200205A (en) * | 2008-02-21 | 2009-09-03 | Panasonic Corp | Circuit board, inspecting method for circuit board, and manufacturing method of circuit board |
JP2017043105A (en) * | 2012-06-04 | 2017-03-02 | Jx金属株式会社 | Metallic foil with carrier |
JPWO2015076121A1 (en) * | 2013-11-20 | 2017-03-16 | 株式会社村田製作所 | Multilayer wiring board and probe card having the same |
-
2003
- 2003-07-22 JP JP2003277193A patent/JP2005044988A/en active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100722605B1 (en) | 2005-09-02 | 2007-05-28 | 삼성전기주식회사 | Manufacturing method of all layer inner via hall printed circuit board that utilizes the fill plating |
JP2009200205A (en) * | 2008-02-21 | 2009-09-03 | Panasonic Corp | Circuit board, inspecting method for circuit board, and manufacturing method of circuit board |
JP2017043105A (en) * | 2012-06-04 | 2017-03-02 | Jx金属株式会社 | Metallic foil with carrier |
JPWO2015076121A1 (en) * | 2013-11-20 | 2017-03-16 | 株式会社村田製作所 | Multilayer wiring board and probe card having the same |
US10231331B2 (en) | 2013-11-20 | 2019-03-12 | Murata Manufacturing Co., Ltd. | Multilayer wiring board and probe card having the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6459046B1 (en) | Printed circuit board and method for producing the same | |
KR100674319B1 (en) | Manufacturing method of printed circuit board having thin core layer | |
KR101116079B1 (en) | Method for manufacturing multilayer printed circuit board and multilayer printed circuit board | |
US20020016018A1 (en) | Method of manufacturing multi-layer printed wiring board | |
JP4192657B2 (en) | Manufacturing method of build-up multilayer wiring board with built-in chip parts | |
WO2001045478A1 (en) | Multilayered printed wiring board and production method therefor | |
WO2010113448A1 (en) | Manufacturing method for circuit board, and circuit board | |
WO1997048260A1 (en) | One-sided circuit board for multi-layer printed wiring board, multi-layer printed wiring board, and method for its production | |
JP4075673B2 (en) | Copper-clad laminate for multilayer printed wiring board, multilayer printed wiring board, and method for manufacturing multilayer printed wiring board | |
JP2011159855A (en) | Partially multilayer printed circuit board, and method of manufacturing the same | |
JP3207663B2 (en) | Printed wiring board and method of manufacturing the same | |
US20120080401A1 (en) | Method of fabricating multilayer printed circuit board | |
US20140318834A1 (en) | Wiring board and method for manufacturing the same | |
US20170006699A1 (en) | Multilayer circuit board, semiconductor apparatus, and method of manufacturing multilayer circuit board | |
JP2005051075A (en) | Multilayer circuit board and its manufacturing method | |
JP2006332280A (en) | Double-sided printed wiring board and its manufacturing method, and rigid-flex printed wiring board | |
JP2005044988A (en) | Method for manufacturing circuit board | |
JP3705370B2 (en) | Manufacturing method of multilayer printed wiring board | |
JP2011187854A (en) | Multilayer printed wiring board and method of manufacturing the same | |
JP3738536B2 (en) | Method for manufacturing printed wiring board | |
JP3230727B2 (en) | Multilayer printed wiring board and method of manufacturing the same | |
JPH11251703A (en) | Circuit board, both-sided circuit board, multilayered circuit board, and manufacture of circuit board | |
KR101097504B1 (en) | The method for preparing multi layered circuit board | |
JP2011040648A (en) | Method of manufacturing circuit board, and the circuit board | |
JP5483921B2 (en) | Method for manufacturing printed circuit board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060426 |
|
RD04 | Notification of resignation of power of attorney |
Effective date: 20080430 Free format text: JAPANESE INTERMEDIATE CODE: A7424 |
|
A977 | Report on retrieval |
Effective date: 20081027 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081111 |
|
A521 | Written amendment |
Effective date: 20090113 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A02 | Decision of refusal |
Effective date: 20090609 Free format text: JAPANESE INTERMEDIATE CODE: A02 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090730 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Effective date: 20090916 Free format text: JAPANESE INTERMEDIATE CODE: A911 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Effective date: 20091106 Free format text: JAPANESE INTERMEDIATE CODE: A912 |