KR100719565B1 - 저계조 디스플레이의 선형성이 증진되는 방전 디스플레이패널의 구동 방법 - Google Patents

저계조 디스플레이의 선형성이 증진되는 방전 디스플레이패널의 구동 방법 Download PDF

Info

Publication number
KR100719565B1
KR100719565B1 KR1020050098078A KR20050098078A KR100719565B1 KR 100719565 B1 KR100719565 B1 KR 100719565B1 KR 1020050098078 A KR1020050098078 A KR 1020050098078A KR 20050098078 A KR20050098078 A KR 20050098078A KR 100719565 B1 KR100719565 B1 KR 100719565B1
Authority
KR
South Korea
Prior art keywords
voltage
subfields
period
subfield
electrode lines
Prior art date
Application number
KR1020050098078A
Other languages
English (en)
Other versions
KR20070042308A (ko
Inventor
민병선
최학기
이성수
김유미
이상영
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020050098078A priority Critical patent/KR100719565B1/ko
Publication of KR20070042308A publication Critical patent/KR20070042308A/ko
Application granted granted Critical
Publication of KR100719565B1 publication Critical patent/KR100719565B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/2803—Display of gradations
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0235—Field-sequential colour display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은, 단위 프레임이 시분할 계조 디스플레이를 위한 복수의 서브필드들로 구분되고, 이 서브필드들 각각이 초기화 주기, 어드레싱 주기, 및 유지 주기를 포함하는 방전 디스플레이 패널의 구동 방법이다. 여기에서, 복수의 서브필드들 중에서 가장 낮은 계조 가중값을 가진 서브필드에서 초기화 주기 및 어드레싱 주기만이 존재한다. 또한, 복수의 서브필드들 중에서 두번째로 낮은 계조 가중값을 가진 서브필드의 초기화 구동 전력이 나머지 서브필드들 각각의 초기화 구동 전력보다 낮다.

Description

저계조 디스플레이의 선형성이 증진되는 방전 디스플레이 패널의 구동 방법{Method for driving plasma display panel wherein linearity of low gray-scale display is improved}
도 1은 본 발명의 일 실시예에 의한 방전 디스플레이 패널로서 3-전극 면방전 방식의 플라즈마 디스플레이 패널의 구조를 보여주는 내부 사시도이다.
도 2는 도 1의 플라즈마 디스플레이 패널의 한 디스플레이 셀의 예를 보여주는 단면도이다.
도 3은 도 1의 플라즈마 디스플레이 패널의 구동 장치를 보여주는 블록도이다.
도 4는 도 1의 플라즈마 디스플레이 패널의 구동 방법을 보여주는 타이밍도이다.
도 5는 도 4의 제3 내지 제8 서브필드들 각각에 선택적으로 적용될 구동 신호들을 보여주는 파형도이다.
도 6은 도 5의 t3 시점에서의 어느 한 디스플레이 셀의 벽전하 분포를 보여주는 단면도이다.
도 7은 도 5의 t4 시점에서의 어느 한 디스플레이 셀의 벽전하 분포를 보여 주는 단면도이다.
도 8은 도 5의 t8 시점에서의 어느 한 디스플레이 셀의 벽전하 분포를 보여주는 단면도이다.
도 9는 도 5의 t10 시점에서의 어느 한 디스플레이 셀의 벽전하 분포를 보여주는 단면도이다.
도 10은 단위 프레임의 각 서브필드에서 도 5의 두 초기화 유형들이 적용되는 예를 보여주는 도면이다.
도 11은 도 10의 제1 및 제2 서브필드들 각각에 적용될 구동 신호들을 보여주는 파형도이다.
<도면의 주요 부분에 대한 부호의 설명>
1...방전 디스플레이 패널, 10...앞쪽 글라스 기판,
11, 15...유전체층, 12...보호층,
13...뒤쪽 글라스 기판, 14...방전 공간,
16...형광층, 17...격벽,
X1, ..., Xn...X 전극 라인, Y1, ..., Yn...Y 전극 라인,
AR1, ..., ABm...어드레스 전극 라인, Xna, Yna...투명 전극 라인,
Xnb, Ynb...금속 전극 라인, SF1, ...SF8...서브필드,
SY...Y 구동 제어 신호, VG...접지 전압,
SX...X 구동 제어 신호,
SA...어드레스 구동 제어 신호,
62...제어부, 63...어드레스 구동부,
64...X 구동부, 65...Y 구동부,
66...영상 처리부, R1, ..., R8...초기화 주기.
본 발명은, 방전 디스플레이 패널의 구동 방법에 관한 것으로서, 보다 상세하게는, 단위 프레임이 시분할 계조 디스플레이를 위한 복수의 서브필드들로 구분되고, 이 서브필드들 각각이 초기화 주기, 어드레싱 주기, 및 유지 주기를 포함하는 방전 디스플레이 패널의 구동 방법에 관한 것이다.
통상적인 방전 디스플레이 장치 예를 들어, 미국 특허 제5,541,618호의 플라즈마 디스플레이 장치에서는, 단위 프레임이 시분할 계조 디스플레이를 위한 복수의 서브필드들로 구분되고, 서브필드들 각각이 초기화 주기, 어드레싱 주기, 및 유지 주기를 포함한다.
서브필드들 각각은 고유한 계조 가중값을 가지며, 이 계조 가중값에 비례하여 유지 주기가 설정된다. 예를 들어, 단일 프레임이 8 서브필드들을 포함함에 따라 256 계조를 실현할 경우, 제1 서브필드의 유지 주기에는 20에 상응하는 주기(1T) 이, 제2 서브필드의 유지 주기에는 21에 상응하는 주기가, 제3 서브필드의 유지 주기에는 22에 상응하는 주기가, 제4 서브필드의 유지 주기에는 23에 상응하는 주기가, 제5 서브필드의 유지 주기에는 24에 상응하는 주기가, 제6 서브필드의 유지 주기에는 25에 상응하는 주기가, 제7 서브필드의 유지 주기에는 26에 상응하는 주기가, 그리고 최대 계조 가중값을 가진 제8 서브필드의 유지 주기에는 27에 상응하는 주기가 각각 설정된다.
따라서, 256 계조가 0 계조부터 255 계조라면, 어느 한 방전 셀이 상기 8 서브필드들의 유지 주기들 모두에서 방전을 수행하지 않는 경우에 상기 방전 셀은 0 계조를 디스플레이한다고 표현될 수 있다. 또한, 어느 한 방전 셀이 가장 낮은 계조 가중값을 가진 상기 제1 서브필드의 유지 주기에서만 방전을 수행하는 경우에 상기 방전 셀은 1 계조를 디스플레이한다고 표현될 수 있다.
하지만, 상기 0 계조와 상기 1 계조 사이의 휘도 차이가 상대적으로 크기 때문에 저계조 디스플레이의 선형성이 낮아지는 문제점이 있다. 이 문제점을 개선함에 있어서, 가장 낮은 계조 가중값을 가진 서브필드와 두번째로 낮은 계조 가중값을 가진 서브필드 사이의 휘도 차이도 고려되어야만 한다.
본 발명의 목적은, 저계조 디스플레이의 선형성을 효과적으로 증진할 수 있는 방전 디스플레이 패널의 구동 방법을 제공하는 것이다.
상기 목적을 이루기 위한 본 발명은, 단위 프레임이 시분할 계조 디스플레이를 위한 복수의 서브필드들로 구분되고, 상기 서브필드들 각각이 초기화 주기, 어드레싱 주기, 및 유지 주기를 포함하는 방전 디스플레이 패널의 구동 방법이다. 여기에서, 상기 복수의 서브필드들 중에서 가장 낮은 계조 가중값을 가진 서브필드에서 상기 초기화 주기 및 상기 어드레싱 주기만이 존재한다. 또한, 상기 복수의 서브필드들 중에서 두번째로 낮은 계조 가중값을 가진 서브필드의 초기화 구동 전력이 나머지 서브필드들 각각의 초기화 구동 전력보다 낮다.
본 발명의 상기 방전 디스플레이 패널의 구동 방법에 의하면, 가장 낮은 계조 가중값을 가진 서브필드에서는 상기 어드레싱 주기에서의 방전 여부로만 가장 낮은 계조 가중값을 실현한다. 이에 따라 0 계조와 1 계조 사이의 밝기 차이가 큰 문제점이 효과적으로 개선될 수 있다.
또한, 두번째로 낮은 계조 가중값을 가진 서브필드의 초기화 구동 전력이 나머지 서브필드들 각각의 초기화 구동 전력보다 낮다. 이에 따라, 가장 낮은 계조 가중값을 가진 서브필드와 두번째로 낮은 계조 가중값을 가진 서브필드 사이의 휘도 차이도 효과적으로 줄어들 수 있다.
따라서, 저계조 디스플레이의 선형성이 효과적으로 증진될 수 있다.
이하, 본 발명에 따른 바람직한 실시예가 상세히 설명된다.
도 1은 본 발명의 일 실시예에 의한 방전 디스플레이 패널로서 3-전극 면방전 방식의 플라즈마 디스플레이 패널(1)의 구조를 보여준다. 도 2는 도 1의 플라 즈마 디스플레이 패널(1)의 한 디스플레이 셀의 예를 보여준다.
도 1 및 2를 참조하면, 본 발명의 일 실시예에 의한 3-전극 면방전 플라즈마 디스플레이 패널(1)의 앞쪽 및 뒤쪽 글라스 기판들(10, 13) 사이에는, 어드레스 전극 라인들(AR1, ..., ABm), 유전체층(11, 15), 제1 디스플레이 전극 라인들로서의 X 전극 라인들(X1, ..., Xn), 제2 디스플레이 전극 라인들로서의 Y 전극 라인들(Y1, ..., Yn), 형광체(16), 격벽(17) 및 보호층으로서의 일산화마그네슘(MgO)층(12)이 마련되어 있다.
어드레스 전극 라인들(AR1, ..., ABm)은 뒤쪽 글라스 기판(13)의 앞쪽에 일정한 패턴으로 형성된다. 하부 유전체층(15)은 어드레스 전극 라인들(AR1, ..., ABm)의 앞쪽에서 전면(全面) 도포된다. 하부 유전체층(15)의 앞쪽에는 격벽(17)들이 어드레스 전극 라인들(AR1, ..., ABm)과 평행한 방향으로 형성된다. 이 격벽(17)들은 각 디스플레이 셀의 방전 영역을 구획하고 각 디스플레이 셀 사이의 광학적 간섭(cross talk)을 방지하는 기능을 한다. 형광층(16)은 격벽(17)들 사이에 도포된다.
제1 디스플레이 전극 라인들로서의 X 전극 라인들(X1, ..., Xn)과 제2 디스플레이 전극 라인들로서의 Y 전극 라인들(Y1, ..., Yn)은 어드레스 전극 라인들(AR1, ..., ABm)과 교차되는 방향으로 앞쪽 글라스 기판(10)의 뒤쪽에서 교호하고 나란하 게 형성된다. 각 교차점은 상응하는 디스플레이 셀을 설정한다. 각 X 전극 라인(X1, ..., Xn)과 각 Y 전극 라인(Y1, ..., Yn)은 ITO(Indium Tin Oxide) 등과 같은 투명한 도전성 재질의 투명 전극 라인(도 2의 Xna, Yna)과 전도도를 높이기 위한 금속 전극 라인(도 2의 Xnb, Ynb)이 결합되어 형성된다. 앞쪽 유전체층(11)은 X 전극 라인들(X1, ..., Xn)과 Y 전극 라인들(Y1, ..., Yn)의 뒤쪽에 전면(全面) 도포되어 형성된다. 강한 전계로부터 패널(1)을 보호하기 위한 보호층(12) 예를 들어, 일산화마그네슘(MgO)층은 앞쪽 유전체층(11)의 뒤쪽에 전면 도포되어 형성된다. 방전 공간(14)에는 플라즈마 형성용 가스가 밀봉된다.
이와 같은 방전 디스플레이 패널에 적용되는 구동 방법에서는, 초기화(initializing), 어드레싱(addressing), 및 유지(discharge-sustaining) 주기들이 단위 서브필드에서 순차적으로 수행된다. 초기화 주기에서는 모든 디스플레이 셀들의 전하 상태들이 균일해진다. 어드레싱 주기에서는, 선택된 디스플레이 셀들에 소정의 벽전압이 생성된다. 유지 주기에서는, 모든 XY 전극 라인쌍들에 소정의 교류 전압이 인가됨으로써 어드레싱 주기에서 상기 벽전압이 형성된 디스플레이 셀들이 유지 방전을 일으킨다. 이 유지 주기에 있어서, 유지 방전을 일으키는 선택된 디스플레이 셀들의 방전 공간(14) 즉, 가스층에서 플라즈마가 형성되고, 그 자외선 방사에 의하여 형광층(16)이 여기되어 빛이 발생된다.
도 3을 참조하면, 도 1의 플라즈마 디스플레이 패널(1)의 구동 장치는 영상 처리부(66), 제어부(62), 어드레스 구동부(63), X 구동부(64) 및 Y 구동부(65)를 포함한다.
영상 처리부(66)는 외부 아날로그 영상 신호를 디지털 신호로 변환하여 내부 영상 신호 예를 들어, 각각 8 비트의 적색(R), 녹색(G) 및 청색(B) 영상 데이터, 클럭 신호, 수직 및 수평 동기 신호들을 발생시킨다. 제어부(62)는 영상 처리부(66)로부터의 내부 영상 신호에 따라 구동 제어 신호들(SA, SY, SX)을 발생시킨다. 어드레스 구동부(63)는, 제어부(62)로부터의 구동 제어 신호들(SA, SY, SX)중에서 어드레스 신호(SA)를 처리하여 표시 데이터 신호를 발생시키고, 발생된 표시 데이터 신호를 어드레스 전극 라인들에 인가한다. X 구동부(64)는 제어부(62)로부터의 구동 제어 신호들(SA, SY, SX)중에서 X 구동 제어 신호(SX)를 처리하여 X 전극 라인들에 인가한다. Y 구동부(65)는 제어부(62)로부터의 구동 제어 신호들(SA, SY, SX)중에서 Y 구동 제어 신호(SY)를 처리하여 Y 전극 라인들에 인가한다.
도 4는 도 1의 플라즈마 디스플레이 패널(1)의 구동 방법을 보여준다.
도 4를 참조하면, 모든 단위 프레임들 각각은 시분할 계조 표시를 실현하기 위하여 8 개의 서브필드들(SF1, ..., SF8)로 분할된다. 또한, 각 서브필드(SF1, ..., SF8)는 초기화 주기(R1, ..., R8), 어드레싱 주기(A1, ..., A8), 및 유지 주기(S1, ..., S8)로 분할된다.
여기에서, 가장 낮은 계조 가중값을 가진 제1 서브필드(SF1)에서 초기화 주 기(R1) 및 어드레싱 주기(A1)만이 존재한다. 즉, 제1 서브필드(SF1)에서는 어드레싱 주기(A1)에서의 방전 여부로만 가장 낮은 계조 가중값을 실현한다. 이에 따라 0 계조와 1 계조 사이의 밝기 차이가 큰 문제점이 효과적으로 개선될 수 있다.
또한, 두번째로 낮은 계조 가중값을 가진 제2 서브필드(SF2)의 초기화 구동 전력이 나머지 서브필드들 각각의 초기화 구동 전력보다 낮다. 이에 따라, 가장 낮은 계조 가중값을 가진 제1 서브필드(SF1)와 두번째로 낮은 계조 가중값을 가진 제2 서브필드(SF2) 사이의 휘도 차이도 효과적으로 줄어들 수 있다.
모든 디스플레이 셀들의 방전 조건들은 각 초기화 주기(R1, ..., R8)에서 균일해지면서 동시에 다음 주기에서 수행될 어드레싱에 적합해지도록 된다.
각 어드레싱 주기(A1, ..., A8)에서는, 어드레스 전극 라인들(도 1의 AR1, ..., ABm)에 표시 데이터 신호가 인가됨과 동시에 각 Y 전극 라인(Y1, ..., Yn)에 상응하는 주사 펄스가 순차적으로 인가된다. 이에 따라 주사 펄스가 인가되는 동안에 높은 레벨의 표시 데이터 신호가 인가되면 상응하는 방전셀에서 어드레싱 방전에 의하여 벽전하들이 형성되며, 그렇지 않은 방전셀에서는 벽전하들이 형성되지 않는다.
각 유지 주기(S2, ..., S8)에서는, 모든 Y 전극 라인들(Y1, ..., Yn)과 모든 X 전극 라인들(X1, ..., Xn)에 유지용 펄스가 교호하게 인가되어, 상응하는 어드레 싱 주기(A1, ..., A8)에서 벽전하들이 형성된 방전셀들에서 유지 방전을 일으킨다. 따라서, 단위 프레임에서 어느 한 방전 셀의 계조는 단위 프레임에서 선택된 유지 주기(S2, ..., S8)에 따라 결정된다.
도 5는 도 4의 제3 내지 제8 서브필드들(SF3 내지 SF8) 중에서 어느 한 서브필드(SFA)와 또다른 서브필드(SFB)에서 도 1의 방전 디스플레이 패널(1)의 전극 라인들에 인가되는 구동 신호들을 보여준다. 상기 어느 한 서브필드(SFA)의 어드레싱 주기(A) 및 유지 주기(S)에서의 구동 파형들은 상기 또다른 서브필드(SFB)에서의 것들과 같다. 도 5에서 참조부호 SAR1 .. ABm은 각 어드레스 전극 라인(도 1의 AR1, AG1, ..., AGm, ABm)에 인가되는 구동 신호를, SX1..Xn은 X 전극 라인들(도 1의 X1, ...Xn)에 인가되는 구동 신호를, 그리고 SY1, ..., SYn은 각 Y 전극 라인(도 1의 Y1, ...Yn)에 인가되는 구동 신호를 가리킨다. 도 6은 도 5의 t3 시점에서의 어느 한 디스플레이 셀의 벽전하 분포를 보여준다. 도 7은 도 5의 t4 시점에서의 어느 한 디스플레이 셀의 벽전하 분포를 보여준다. 도 8은 도 5의 t8 시점에서의 어느 한 디스플레이 셀의 벽전하 분포를 보여준다. 도 9는 도 5의 t10 시점에서의 어느 한 디스플레이 셀의 벽전하 분포를 보여준다. 도 6 내지 9에서 도 2와 동일한 참조 부호는 동일한 기능의 대상을 가리킨다.
도 5 내지 7을 참조하여, 도 4의 제3 내지 제8 서브필드들(SF3 내지 SF8) 중에서 어느 한 서브필드(SFA)에서 도 1의 방전 디스플레이 패널(1)의 전극 라인들에 인가되는 구동 신호들을 설명하면 다음과 같다.
도 4의 제3 내지 제8 서브필드들(SF3 내지 SF8) 중에서 어느 한 단위 서브필드(SFA)의 초기화 주기(RA)의 제1 전압-상승 주기(t1 ~ t3)에서는, 제2 디스플레이 전극 라인들로서의 Y 전극 라인들(Y1, ..., Yn)에 인가되는 전압이 제2 전압(VS)부터 제2 전압(VS)보다 제5 전압(VSET)만큼 더 높은 제1 전압(VSET+VS)까지 연속적으로 상승된다. 여기에서, X 전극 라인들(X1, ..., Xn)과 어드레스 전극 라인들(AR1, ..., ABm)에는 접지 전압(VG)이 인가된다. 이에 따라, Y 전극 라인들(Y1, ..., Yn)과 X 전극 라인들(X1, ..., Xn) 사이에 약한 방전이 일어나는 한편, Y 전극 라인들(Y1, ..., Yn)과 어드레스 전극 라인들(AR1, ..., ABm) 사이에 더욱 약한 방전이 일어난다. 여기에서, Y 전극 라인들(Y1, ..., Yn)과 어드레스 전극 라인들(AR1, ..., ABm) 사이의 방전보다 Y 전극 라인들(Y1, ..., Yn)과 X 전극 라인들(X1, ..., Xn) 사이의 방전이 더 강해지는 이유는, X 전극 라인들(X1, ..., Xn) 주위에 부극성의 벽전하들이 형성되어 있었기 때문이다. 이에 따라, Y 전극 라인들(Y1, ..., Yn) 주위에는 부극성 벽전하들이 많이 형성되고, X 전극 라인들(X1, ..., Xn) 주위에는 정극 성의 벽전하들이 형성되며, 어드레스 전극 라인들(AR1, ..., ABm) 주위에는 정극성의 벽전하들이 적게 형성된다(도 6 참조).
제1 전압-하강 주기(t3 ~ t4)에서는, X 전극 라인들(X1, ..., Xn)에 인가되는 전압이 제2 전압(VS)으로 유지된 상태에서, Y 전극 라인들(Y1, ..., Yn)에 인가되는 전압이 제2 전압(VS)로부터 접지 전압(VG)보다 낮은 부극성의 제3 전압(VNF)까지 연속적으로 하강된다. 여기에서, 어드레스 전극 라인들(AR1, ..., ABm)에는 접지 전압(VG)이 인가된다. 이에 따라, X 전극 라인들(X1, ..., Xn)과 Y 전극 라인들(Y1, ..., Yn) 사이의 약한 방전으로 인하여, Y 전극 라인들(Y1, ..., Yn) 주위의 부극성의 벽전하들의 일부가 X 전극 라인들(X1, ..., Xn) 주위로 이동한다(도 7 참조). 이에 따라, X 전극 라인들(X1, ..., Xn)의 벽전압(wall voltage)이 어드레스 전극 라인들(AR1, ..., ABm)의 벽전압보다 낮고 Y 전극 라인들(Y1, ..., Yn)의 벽전압보다 높아진다. 이에 따라, 이어지는 어드레싱 주기(A)에서 선택된 어드레스 전극 라인들과 Y 전극 라인 사이의 대향 방전에 요구되는 어드레싱 전압(VA-VSC _L)이 낮아질 수 있다. 한편, 모든 어드레스 전극 라인들(AR1, ..., ABm)에는 접지 전압(VG)이 인가되므로, 어드레스 전극 라인들(AR1, ..., ABm)은 X 전극 라인들(X1, ..., Xn)과 Y 전극 라인들(Y1, ..., Yn)에 대하여 방전을 수행하고, 이 방전으로 인하여 어드레스 전극 라인들(AR1, ..., ABm) 주위의 정극성의 벽전하들이 약간 소멸한다(도 7 참조).
이어지는 어드레싱 주기(A)에서, 어드레스 전극 라인들(AR1, ..., ABm)에 표시 데이터 신호가 인가되고, 제2 전압(VS)보다 낮은 제6 전압(VSC_H)로 바이어싱된 Y 전극 라인들(Y1, ..., Yn)에 접지 전압(VG)보다 낮은 부극성의 제7 전압(VSC _L)의 주사 신호가 순차적으로 인가됨에 따라, 원활한 어드레싱이 수행될 수 있다.
각 어드레스 전극 라인(AR1, ..., ABm)에 인가되는 표시 데이터 신호는 디스플레이 셀을 선택할 경우에 정극성 어드레싱 전압(VA)이, 그렇지 않을 경우에 접지 전압(VG)가 인가된다. 이에 따라 접지 전압(VG)의 주사 펄스가 인가되는 동안에 정극성 어드레싱 전압(VA)의 표시 데이터 신호가 인가되면 상응하는 디스플레이 셀에서 어드레싱 방전에 의하여 벽전하들이 형성되며, 그렇지 않은 디스플레이 셀에서는 벽전하들이 형성되지 않는다. 여기에서, 보다 정확하고 효과적인 어드레싱 방전을 위하여, X 전극 라인들(X1, ...Xn)에 제2 전압(VS)이 유지된다.
이어지는 유지 주기(S)에서는, 모든 Y 전극 라인들(Y1, ...Yn)과 X 전극 라인들(X1, ...Xn)에 제2 전압(VS)의 유지 펄스들이 교호하게 인가되어, 상응하는 어드레싱 주기(A)에서 벽전하들이 형성된 디스플레이 셀들에서 유지를 위한 방전을 일으킨다.
도 5, 8, 및 9를 참조하여, 도 5의 또다른 서브필드(SFB)에서 도 1의 플라즈마 디스플레이 패널(1)의 전극 라인들에 인가되는 구동 신호들을 설명하면 다음과 같다.
상기 또다른 서브필드(SFB)의 초기화 주기(RB)의 제2 전압-상승 주기(t6 ~ t7)에서는, Y 전극 라인들(Y1, ..., Yn)에 인가되는 전압이 제2 전압(VS)까지 급격한 기울기로써 상승된다. 여기에서, X 전극 라인들(X1, ..., Xn)과 어드레스 전극 라인들(AR1, ..., ABm)에는 접지 전압(VG)이 인가된다. 이에 따라, 이전 서브필드의 유지 주기(S)에서 유지 방전을 수행하였던 디스플레이 셀들의 Y 전극 라인들(Y1, ..., Yn) 주위에는 부극성 벽전하들이 많이 형성되고, X 전극 라인들(X1, ..., Xn) 주위에는 정극성의 벽전하들이 형성되며, 어드레스 전극 라인들(AR1, ..., ABm) 주위에는 정극성의 벽전하들이 적게 형성된다(도 8 참조).
중간 주기(t7 ~ t8)에서는, Y 전극 라인들(Y1, ..., Yn)에 인가되는 전압이 제2 전압(VS)으로 유지됨에 따라 적절한 안정화가 이루어질 수 있다.
제2 전압-하강 주기(t8 ~ t10)에서는, Y 전극 라인들(Y1, ..., Yn)에 인가되는 전압이 제2 전압(VS)로부터 접지 전압(VG)보다 낮은 제4 전압(VSC _L)까지 연속적으로 하강된다. 이에 따라, X 전극 라인들(X1, ..., Xn)과 Y 전극 라인들(Y1, ..., Yn) 사이의 약한 방전으로 인하여, Y 전극 라인들(Y1, ..., Yn) 주위의 부극성의 벽전하들의 일부가 X 전극 라인들(X1, ..., Xn) 주위로 이동한다(도 9 참조). 이에 따라, X 전극 라인들(X1, ..., Xn)의 벽전압(wall voltage)가 어드레스 전극 라인들(AR1, ..., ABm)의 벽전압보다 낮고 Y 전극 라인들(Y1, ..., Yn)의 벽전압보다 높아진다. 이에 따라, 이어지는 어드레싱 주기(A)에서 선택된 어드레스 전극 라인들과 Y 전극 라인 사이의 대향 방전에 요구되는 어드레싱 전압(VA-VG)이 낮아질 수 있다. 한편, 모든 어드레스 전극 라인들(AR1, ..., ABm)에는 접지 전압(VG)이 인가되므로, 어드레스 전극 라인들(AR1, ..., ABm)은 X 전극 라인들(X1, ..., Xn)과 Y 전극 라인들(Y1, ..., Yn)에 대하여 방전을 수행하고, 이 방전으로 인하여 어드레스 전극 라인들(AR1, ..., ABm) 주위의 정극성의 벽전하들이 약간 소멸한다(도 9 참조).
도 10은 단위 프레임의 각 서브필드에서 도 5의 두 초기화 유형들(RA, RB)이 적용되는 예를 보여준다. 도 5 및 10을 참조하면, 제1, 제3, 및 제4 서브필드들(SF1, SF3, SF4)의 초기화 주기들(R1, R5 내지 R8)에서 상기 제1 초기화 유형(RA)이 사용되고, 나머지 서브필드들(SF2, SF5 내지 SF8)의 초기화 주기들(R2, R5 내지 R8)에서 상기 제2 초기화 유형(RB)이 사용된다. 이와 같이 적절하고 효과적인 초기화가 수행됨에 따라, 방전 디스플레이 장치의 콘트라스트 성능이 증진되고, 소비 전력이 절감되며, 수명이 연장될 수 있다.
도 11은 도 10의 제1 및 제2 서브필드들(SF1, SF2) 각각에 적용될 구동 신호들을 보여준다. 도 11에서 도 5와 동일한 참조 부호는 동일한 기능의 대상을 가리킨다. 따라서 도 5의 구동 신호들에 대한 도 11의 구동 신호들의 차이점들만을 설명하면 다음과 같다.
도 4를 참조하여 설명된 바와 같이, 가장 낮은 계조 가중값을 가진 제1 서브필드(SF1)에서는 초기화 주기(R1) 및 어드레싱 주기(A1)만이 존재한다. 즉, 제1 서브필드(SF1)에서는 어드레싱 주기(A1)에서의 방전 여부로만 가장 낮은 계조 가중값을 실현한다. 이에 따라 0 계조와 1 계조 사이의 밝기 차이가 큰 문제점이 효과적으로 개선될 수 있다.
또한, 두번째로 낮은 계조 가중값을 가진 제2 서브필드(SF2)의 초기화 구동 전력이 나머지 서브필드들 각각의 초기화 구동 전력보다 낮다. 보다 상세하게는, 두번째로 낮은 계조 가중값을 가진 제2 서브필드(SF2)의 t6 내지 t7 시간 동안에 초기화 구동 전압의 상승 기울기가 나머지 서브필드들 각각의 초기화 구동 전압의 상승 기울기보다 낮다. 여기에서, 초기화 구동 전압의 상승 기울기는 초기화 구동 전력의 상승 기울기로 표현될 수도 있음은 물론이다. 이에 따라, 가장 낮은 계조 가중값을 가진 제1 서브필드(SF1)와 두번째로 낮은 계조 가중값을 가진 제2 서브필드(SF2) 사이의 휘도 차이도 효과적으로 줄어들 수 있다.
이상 설명된 바와 같이, 본 발명에 따른 방전 디스플레이 패널의 구동 방법에 의하면, 가장 낮은 계조 가중값을 가진 서브필드에서는 어드레싱 주기에서의 방전 여부로만 가장 낮은 계조 가중값을 실현한다. 이에 따라 0 계조와 1 계조 사이의 밝기 차이가 큰 문제점이 효과적으로 개선될 수 있다.
또한, 두번째로 낮은 계조 가중값을 가진 서브필드의 초기화 구동 전력이 나머지 서브필드들 각각의 초기화 구동 전력보다 낮다. 이에 따라, 가장 낮은 계조 가중값을 가진 서브필드와 두번째로 낮은 계조 가중값을 가진 서브필드 사이의 휘도 차이도 효과적으로 줄어들 수 있다.
따라서, 저계조 디스플레이의 선형성이 효과적으로 증진될 수 있다.
본 발명은, 상기 실시예에 한정되지 않고, 청구범위에서 정의된 발명의 사상 및 범위 내에서 당업자에 의하여 변형 및 개량될 수 있다.

Claims (8)

  1. 단위 프레임이 시분할 계조 디스플레이를 위한 복수의 서브필드들로 구분되고, 상기 서브필드들 각각이 초기화 주기, 어드레싱 주기, 및 유지 주기를 포함하는 방전 디스플레이 패널의 구동 방법에 있어서,
    상기 복수의 서브필드들 중에서 가장 낮은 계조 가중값을 가진 서브필드에서 상기 초기화 주기 및 상기 어드레싱 주기만이 존재하고,
    상기 복수의 서브필드들 중에서 두번째로 낮은 계조 가중값을 가진 서브필드의 초기화 구동 전력이 나머지 서브필드들 각각의 초기화 구동 전력보다 낮은 방전 디스플레이 패널의 구동 방법.
  2. 제1항에 있어서,
    상기 복수의 서브필드들 중에서 두번째로 낮은 계조 가중값을 가진 서브필드의 초기화 구동 전압의 상승율이 나머지 서브필드들 각각의 초기화 구동 전압의 상승율보다 낮은 방전 디스플레이 패널의 구동 방법.
  3. 서로 대향 이격된 앞쪽 기판과 뒤쪽 기판을 갖고, 상기 기판들 사이에 제1 디스플레이 전극 라인들 및 제2 디스플레이 전극 라인들이 서로 교호하고 나란하게 형성되며, 어드레스 전극 라인들이 상기 제1 및 제2 디스플레이 전극 라인들에 대하여 교차되게 형성되는 방전 디스플레이 패널의 구동 방법에 있어서,
    단위 프레임을 시분할 계조 디스플레이를 위한 복수의 서브필드들로 구분하는 단계; 및
    상기 서브필드들 각각을 초기화 주기, 어드레싱 주기, 및 유지 주기로 구분하는 단계를 포함하고,
    상기 복수의 서브필드들 중에서 가장 낮은 계조 가중값을 가진 서브필드에서 상기 초기화 주기 및 상기 어드레싱 주기만이 존재하며,
    상기 복수의 서브필드들 중에서 두번째로 낮은 계조 가중값을 가진 서브필드의 초기화 구동 전력이 나머지 서브필드들 각각의 초기화 구동 전력보다 낮은 방전 디스플레이 패널의 구동 방법.
  4. 제3항에 있어서,
    상기 복수의 서브필드들 중에서 두번째로 낮은 계조 가중값을 가진 서브필드의 초기화 구동 전압의 상승율이 나머지 서브필드들 각각의 초기화 구동 전압의 상승율보다 낮은 방전 디스플레이 패널의 구동 방법.
  5. 제4항에 있어서,
    상기 복수의 서브필드들 중에서 상기 두번째로 낮은 계조 가중값을 가진 서브필드를 제외한 적어도 어느 한 서브필드의 초기화 주기가,
    상기 제2 디스플레이 전극 라인들에 인가되는 전압을 제1 전압까지 연속적으로 상승시키는 제1 전압-상승 주기; 및
    상기 제2 디스플레이 전극 라인들에 인가되는 전압을 상기 제2 전압보다 낮은 제3 전압까지 연속적으로 하강시키는 제1 전압-하강 주기를 포함하고,
    상기 복수의 서브필드들 중에서 상기 두번째로 낮은 계조 가중값을 가진 서브필드 및 적어도 어느 한 서브필드의 초기화 주기가,
    상기 제2 디스플레이 전극 라인들에 인가되는 전압을 상기 제2 전압까지 상승시키는 제2 전압-상승 주기; 및
    상기 제2 디스플레이 전극 라인들에 인가되는 전압을 상기 제2 전압보다 낮은 제4 전압까지 연속적으로 하강시키는 제2 전압-하강 주기를 포함하되,
    상기 제2 전압-상승 주기에서, 상기 두번째로 낮은 계조 가중값을 가진 서브필드의 전압 상승 기울기가 다른 서브필드의 것보다 낮은 방전 디스플레이 패널의 구동 방법.
  6. 제5항에 있어서,
    상기 제3 및 제4 전압들이 부극성 전압들인 방전 디스플레이 패널의 구동 방법.
  7. 제5항에 있어서, 상기 제1 전압-상승 주기에서,
    상기 제2 디스플레이 전극 라인들에 인가되는 전압이 상기 제2 전압에서 상기 제1 전압까지 연속적으로 상승되는 방전 디스플레이 패널의 구동 방법.
  8. 제5항에 있어서, 상기 제1 전압-하강 주기에서,
    상기 제1 디스플레이 전극 라인들에 인가되는 전압이 상기 제2 전압으로 유지되는 방전 디스플레이 패널의 구동 방법.
KR1020050098078A 2005-10-18 2005-10-18 저계조 디스플레이의 선형성이 증진되는 방전 디스플레이패널의 구동 방법 KR100719565B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050098078A KR100719565B1 (ko) 2005-10-18 2005-10-18 저계조 디스플레이의 선형성이 증진되는 방전 디스플레이패널의 구동 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050098078A KR100719565B1 (ko) 2005-10-18 2005-10-18 저계조 디스플레이의 선형성이 증진되는 방전 디스플레이패널의 구동 방법

Publications (2)

Publication Number Publication Date
KR20070042308A KR20070042308A (ko) 2007-04-23
KR100719565B1 true KR100719565B1 (ko) 2007-05-17

Family

ID=38177204

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050098078A KR100719565B1 (ko) 2005-10-18 2005-10-18 저계조 디스플레이의 선형성이 증진되는 방전 디스플레이패널의 구동 방법

Country Status (1)

Country Link
KR (1) KR100719565B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100551041B1 (ko) * 2004-08-12 2006-02-13 삼성에스디아이 주식회사 플라즈마 표시 패널의 구동 방법 및 플라즈마 표시 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100551041B1 (ko) * 2004-08-12 2006-02-13 삼성에스디아이 주식회사 플라즈마 표시 패널의 구동 방법 및 플라즈마 표시 장치

Also Published As

Publication number Publication date
KR20070042308A (ko) 2007-04-23

Similar Documents

Publication Publication Date Title
KR100467692B1 (ko) 디스플레이 유지 펄스의 폭이 변하는 플라즈마 디스플레이패널의 구동 방법
KR100388912B1 (ko) 콘트라스트 향상을 위한 플라즈마 디스플레이 패널의리셋팅 방법
KR100581899B1 (ko) 어드레스-디스플레이 혼합에 의한 방전 디스플레이 패널의구동 방법
KR100484113B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100502355B1 (ko) 어드레스 전극 라인들이 전기적으로 플로팅되는 플라즈마디스플레이 패널의 리셋팅 방법, 및 이 리셋팅 방법을사용한 플라즈마 디스플레이 패널의 구동 방법
KR100719565B1 (ko) 저계조 디스플레이의 선형성이 증진되는 방전 디스플레이패널의 구동 방법
KR100829749B1 (ko) 효과적인 어드레싱을 위한 방전 디스플레이 패널의 구동방법
KR100670356B1 (ko) 격벽판의 내부에 3 전극들이 형성된 방전 디스플레이 장치
KR100730160B1 (ko) 효과적인 초기화가 수행되는 방전 디스플레이 패널의 구동방법
KR100581877B1 (ko) 플라즈마 디스플레이 패널 구동방법
KR100573113B1 (ko) 효율적인 리셋팅이 수행되는 플라즈마 디스플레이 패널의구동 방법
KR100449764B1 (ko) 디스플레이-유지 전압이 변하는 플라즈마 디스플레이패널의 구동 방법
KR20070094093A (ko) 유지 펄스가 전기적인 플로팅의 영역을 포함하는 방전디스플레이 패널의 구동 방법
KR100777726B1 (ko) 효과적인 초기화가 수행되는 방전 디스플레이 패널의 구동방법
KR100911005B1 (ko) 외부 압력에 따라 휘도가 조정되는 방전 디스플레이 장치
KR20030090373A (ko) 효과적으로 초기화 단계들이 수행되는 플라즈마디스플레이 패널의 구동 방법
KR100741119B1 (ko) 누적 구동 시간에 따른 방전 표시 패널의 구동 방법
KR100544124B1 (ko) 바이어스 전압이 어드레스 전극 라인들에 인가되는플라즈마 디스플레이 패널의 리셋팅 방법, 및 이 리셋팅방법을 사용한 플라즈마 디스플레이 패널의 구동 방법
KR100573125B1 (ko) 안정된 표시-유지 방전을 위한 방전 표시 패널의 구동 방법
KR100708728B1 (ko) 정확한 어드레싱 방전을 위한 방전 디스플레이 패널의 구동방법
KR100647674B1 (ko) 중간 전극 라인들에 의해 어드레싱되는 플라즈마디스플레이 장치의 구동 방법
KR100537610B1 (ko) 디스플레이-유지 펄스들의 주파수가 변하는 플라즈마디스플레이 패널의 구동 방법
KR20080006887A (ko) 디스플레이-데이터 펄스들의 전위가 변하는 방전디스플레이 패널의 구동 방법
KR20080038543A (ko) 유지 펄스들의 주파수가 변하는 방전 디스플레이 패널의구동 방법
KR20080013591A (ko) 전자파 장애를 줄이기 위한 방전 디스플레이 패널의 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee