JP3511552B2 - 重ね合わせ測定マークおよび測定方法 - Google Patents
重ね合わせ測定マークおよび測定方法Info
- Publication number
- JP3511552B2 JP3511552B2 JP20801796A JP20801796A JP3511552B2 JP 3511552 B2 JP3511552 B2 JP 3511552B2 JP 20801796 A JP20801796 A JP 20801796A JP 20801796 A JP20801796 A JP 20801796A JP 3511552 B2 JP3511552 B2 JP 3511552B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- overlay
- measurement mark
- circuit pattern
- overlay measurement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は、半導体装置や液
晶パネル製造時に用いられる重ね合わせ測定マークおよ
び測定方法に関するものである。
晶パネル製造時に用いられる重ね合わせ測定マークおよ
び測定方法に関するものである。
【０００２】
【従来の技術】半導体装置の技術進歩は激しく、例えば
現在０．３μｍ以下のデザインルールで２５６Ｍビット
のＤＲＡＭが開発されている。このような超微細半導体
デバイスのながでリソグラフィープロセスは最も重要な
ものである。リソグラフィープロセスでは、高い解像性
と高い重ね合わせ精度が求められている。解像性に関し
ては、ステッパの光源として３６５ｎｍのｉ線から２４
８ｎｍのフッ化クリプトンのエキシマレーザーが用いら
れるようになってきた。また輪帯照明法に代表されるよ
うな変形照明法により高解像度を得る努力がなされてい
る。
現在０．３μｍ以下のデザインルールで２５６Ｍビット
のＤＲＡＭが開発されている。このような超微細半導体
デバイスのながでリソグラフィープロセスは最も重要な
ものである。リソグラフィープロセスでは、高い解像性
と高い重ね合わせ精度が求められている。解像性に関し
ては、ステッパの光源として３６５ｎｍのｉ線から２４
８ｎｍのフッ化クリプトンのエキシマレーザーが用いら
れるようになってきた。また輪帯照明法に代表されるよ
うな変形照明法により高解像度を得る努力がなされてい
る。
【０００３】一方で、リソグラフィープロセスで現在問
題となっているのは、重ね合わせ精度の確保である。以
下図を用いてこの重ね合わせ精度について説明する。図
４は代表的なメモリ半導体のメモリセル部分の構造の模
式図である。ワード線２１を形成した後ビット線２２を
形成する。そしてワード線２１とビット線２２に囲まれ
た部分に容量蓄積電極の為のコンタクトホール２３を形
成する。コンタクトホール２３を形成する際にマスク合
わせずれによりワード線２１あるいはビット線２２と接
触するとその半導体は不良品となる。また半導体装置の
微細化によりコンタクトホール２３とワード線２１、ビ
ット線２２との間隔（アライメントマージン）は０．１
μｍ程度となっている。このためリソグラフィー工程に
おいて、先行ウェハの処理を行い、マスクの重ね合わせ
ずれを測定し補正することが行われている。この重ね合
わせ測定のためのマークとして一般には図５の様なボッ
クスインボックスマークが用いられている。このマーク
は例えば外側のボックス２４を被アライメント層である
下地で形成し、内側のボックス２５をレジストで形成す
る。そして両者のずれを測定することでマスクの重ね合
わせずれを測定することができる。
題となっているのは、重ね合わせ精度の確保である。以
下図を用いてこの重ね合わせ精度について説明する。図
４は代表的なメモリ半導体のメモリセル部分の構造の模
式図である。ワード線２１を形成した後ビット線２２を
形成する。そしてワード線２１とビット線２２に囲まれ
た部分に容量蓄積電極の為のコンタクトホール２３を形
成する。コンタクトホール２３を形成する際にマスク合
わせずれによりワード線２１あるいはビット線２２と接
触するとその半導体は不良品となる。また半導体装置の
微細化によりコンタクトホール２３とワード線２１、ビ
ット線２２との間隔（アライメントマージン）は０．１
μｍ程度となっている。このためリソグラフィー工程に
おいて、先行ウェハの処理を行い、マスクの重ね合わせ
ずれを測定し補正することが行われている。この重ね合
わせ測定のためのマークとして一般には図５の様なボッ
クスインボックスマークが用いられている。このマーク
は例えば外側のボックス２４を被アライメント層である
下地で形成し、内側のボックス２５をレジストで形成す
る。そして両者のずれを測定することでマスクの重ね合
わせずれを測定することができる。
【０００４】
【発明が解決しようとする課題】通常上記の従来の重ね
合わせ測定マークの大きさは、外側のボックス２４が２
０から３０μｍの方形で、内側のボックス２５が１０か
ら２０μｍの方形である。あるいは測定精度向上のため
図６に示すような棒状のパターンで囲んだマーク２６が
用いられることもある。この場合棒状パターンの幅Ｗ
は、数μｍ以上である。
合わせ測定マークの大きさは、外側のボックス２４が２
０から３０μｍの方形で、内側のボックス２５が１０か
ら２０μｍの方形である。あるいは測定精度向上のため
図６に示すような棒状のパターンで囲んだマーク２６が
用いられることもある。この場合棒状パターンの幅Ｗ
は、数μｍ以上である。
【０００５】一般にこのような重ね合わせ測定を必要と
する工程の回路パターンの大きさは１μｍ以下であり、
現在では０．３μｍから０．５μｍが代表的な寸法とな
っている。発明者の実験によると、このようなサブミク
ロンのパターンと１０μｍを越えるパターンとの間に、
結像位置の差が存在することが確認された。またパター
ンのサイズ・ピッチによりこの結像位置が変化していく
ことや、変形照明法を用いたときに特に大きな差が認め
られた。これは露光に用いられるステッパの投影レンズ
の収差によるものであることを、シミュレーション等に
より確認した。すなわち現在、一般的に用いられている
ボックスパターンや、数μｍの棒状パターンでは実際の
回路パターンの重ね合わせずれを正確に測定できていな
いことになる。実際にボックスパターンで重ね合わせず
れがほぼ０μｍであると測定された回路間で、電気的に
回路間の重ね合わせを測定したところ約０．０４μｍの
ずれが確認された。
する工程の回路パターンの大きさは１μｍ以下であり、
現在では０．３μｍから０．５μｍが代表的な寸法とな
っている。発明者の実験によると、このようなサブミク
ロンのパターンと１０μｍを越えるパターンとの間に、
結像位置の差が存在することが確認された。またパター
ンのサイズ・ピッチによりこの結像位置が変化していく
ことや、変形照明法を用いたときに特に大きな差が認め
られた。これは露光に用いられるステッパの投影レンズ
の収差によるものであることを、シミュレーション等に
より確認した。すなわち現在、一般的に用いられている
ボックスパターンや、数μｍの棒状パターンでは実際の
回路パターンの重ね合わせずれを正確に測定できていな
いことになる。実際にボックスパターンで重ね合わせず
れがほぼ０μｍであると測定された回路間で、電気的に
回路間の重ね合わせを測定したところ約０．０４μｍの
ずれが確認された。
【０００６】したがって、この発明の目的は、上記課題
に鑑み、実際の回路パターンの重ね合わせずれを正確に
測定できる重ね合わせ測定用マークおよび測定方法を提
供することである。
に鑑み、実際の回路パターンの重ね合わせずれを正確に
測定できる重ね合わせ測定用マークおよび測定方法を提
供することである。
【０００７】
【０００８】
【０００９】
【００１０】
【課題を解決するための手段】
請求項１記載の重ね合わ
せ測定マークは、半導体装置あるいは液晶パネルの製造
工程における第一の回路パターンと第二の回路パターン
の重ね合わせずれを測定する重ね合わせ測定マークであ
って、前記第一の回路パターンの設計ルールと同じ寸法
を有する線状、あるいは幅状のパターンを、複数本配置
した線／幅パターンによる第一の重ね合わせ測定マーク
と、前記第二の回路パターンの設計ルールと同じ寸法を
有する線状、あるいは幅状のパターンを、複数本配置し
た線／幅パターンによる第二の重ね合わせ測定マークと
を備え、前記第一の回路パターンと前記第一の重ね合わ
せ測定マークとが同じ層に形成されており、前記第二の
回路パターンと前記第二の重ね合わせ測定マークとが同
じ層に形成されており、前記第一および前記第二の重ね
合わせ測定マークの線／幅パターンは、これらの線／幅
パターンと同時に形成される前記第一および前記第二の
回路パターンのうちの主要なパターンのピッチと同じピ
ッチで、線／幅が配置されていることを特徴とするもの
である。
せ測定マークは、半導体装置あるいは液晶パネルの製造
工程における第一の回路パターンと第二の回路パターン
の重ね合わせずれを測定する重ね合わせ測定マークであ
って、前記第一の回路パターンの設計ルールと同じ寸法
を有する線状、あるいは幅状のパターンを、複数本配置
した線／幅パターンによる第一の重ね合わせ測定マーク
と、前記第二の回路パターンの設計ルールと同じ寸法を
有する線状、あるいは幅状のパターンを、複数本配置し
た線／幅パターンによる第二の重ね合わせ測定マークと
を備え、前記第一の回路パターンと前記第一の重ね合わ
せ測定マークとが同じ層に形成されており、前記第二の
回路パターンと前記第二の重ね合わせ測定マークとが同
じ層に形成されており、前記第一および前記第二の重ね
合わせ測定マークの線／幅パターンは、これらの線／幅
パターンと同時に形成される前記第一および前記第二の
回路パターンのうちの主要なパターンのピッチと同じピ
ッチで、線／幅が配置されていることを特徴とするもの
である。
【００１１】上記のように構成された重ね合わせ測定マ
ークは、例えば光学式重ね合わせ装置を用いて第一の重
ね合わせ測定マークと第二の重ね合わせ測定マークとの
位置の差を検出することにより第一の回路パターンと第
二の回路パターンの位置ずれを検出することができる。
この場合、重ね合わせ測定マークが、実際の回路パター
ンの設計ルールと同じ寸法を有する線状、あるいは幅状
のパターンを複数本配置した線／幅パターンによるもの
であるので、露光の際に結像位置の差がさらに生じ難
く、実際の回路パターンの重ね合わせずれをさらに正確
に測定することができる。特に、第一および第二の重ね
合わせ測定マークの線／幅パターンは、第一および第二
の回路パターンのうちの主要なパターンのピッチと同じ
ピッチで、線／幅が配置されているので、主要なパター
ンの重ね合わせずれを正確に測定でき、測定精度が向上
する。
ークは、例えば光学式重ね合わせ装置を用いて第一の重
ね合わせ測定マークと第二の重ね合わせ測定マークとの
位置の差を検出することにより第一の回路パターンと第
二の回路パターンの位置ずれを検出することができる。
この場合、重ね合わせ測定マークが、実際の回路パター
ンの設計ルールと同じ寸法を有する線状、あるいは幅状
のパターンを複数本配置した線／幅パターンによるもの
であるので、露光の際に結像位置の差がさらに生じ難
く、実際の回路パターンの重ね合わせずれをさらに正確
に測定することができる。特に、第一および第二の重ね
合わせ測定マークの線／幅パターンは、第一および第二
の回路パターンのうちの主要なパターンのピッチと同じ
ピッチで、線／幅が配置されているので、主要なパター
ンの重ね合わせずれを正確に測定でき、測定精度が向上
する。
【００１２】請求項２記載の重ね合わせ測定マークは、
請求項１において、第一および第二の重ね合わせ測定マ
ークが、０．２μｍから１．０μｍの線状、あるいは幅
状のパターンを複数本配置した線／幅パターンにより構
成されている。このように、第一および第二の重ね合わ
せ測定マークを、０．２μｍから１．０μｍの線状、あ
るいは幅状のパターンにより構成することにより、一般
に重ね合わせ測定を必要とする１μｍ以下の大きさの回
路パターンに対応できる。
請求項１において、第一および第二の重ね合わせ測定マ
ークが、０．２μｍから１．０μｍの線状、あるいは幅
状のパターンを複数本配置した線／幅パターンにより構
成されている。このように、第一および第二の重ね合わ
せ測定マークを、０．２μｍから１．０μｍの線状、あ
るいは幅状のパターンにより構成することにより、一般
に重ね合わせ測定を必要とする１μｍ以下の大きさの回
路パターンに対応できる。
【００１３】
【００１４】
【００１５】
【００１６】
【発明の実施の形態】この発明の参考例の重ね合わせ測
定マークおよび測定方法を図１に基づいて説明する。図
１はこの参考例の重ね合わせ測定マークを示す平面図で
ある。図中の１は第一の回路パターンを形成した層によ
る第一の重ね合わせ測定マークである。この第一の重ね
合わせ測定マーク１は、第一の回路パターンの設計ルー
ルと同じ０．５μｍの線状パターンで形成してある。ま
た、２は第二の回路パターンを形成した層による第二の
重ね合わせ測定マークである。この第二の重ね合わせ測
定マーク２は、第二の回路パターンの設計ルールである
０．４μｍの線状パターンで形成してある。これらのマ
ーク１，２を用いて、第一の重ね合わせ測定マーク１
と、第二の重ね合わせ測定マークとの位置の差を検出す
ることにより、第一の回路パターンと第二の回路パター
ンの位置ずれを検出する。
定マークおよび測定方法を図１に基づいて説明する。図
１はこの参考例の重ね合わせ測定マークを示す平面図で
ある。図中の１は第一の回路パターンを形成した層によ
る第一の重ね合わせ測定マークである。この第一の重ね
合わせ測定マーク１は、第一の回路パターンの設計ルー
ルと同じ０．５μｍの線状パターンで形成してある。ま
た、２は第二の回路パターンを形成した層による第二の
重ね合わせ測定マークである。この第二の重ね合わせ測
定マーク２は、第二の回路パターンの設計ルールである
０．４μｍの線状パターンで形成してある。これらのマ
ーク１，２を用いて、第一の重ね合わせ測定マーク１
と、第二の重ね合わせ測定マークとの位置の差を検出す
ることにより、第一の回路パターンと第二の回路パター
ンの位置ずれを検出する。
【００１７】つぎに、この参考例の重ね合わせ測定方法
について説明する。第一のパターンとして例えば０．５
μｍのデザインルールを持つ回路パターンをフォトリソ
グラフィーによりレジストパターンとして形成する。そ
の後、例えばフォトエッチングにより第一の回路パター
ンを形成後、例えば層間絶縁膜などを形成する。つぎ
に、第二のパターンとして例えば０．４μｍのデザイン
ルールを持つ回路パターンをフォトリソグラフィーによ
りレジストパターンとして形成する。そして、これら第
一と第二の回路パターン間の重ね合わせを測定する。
について説明する。第一のパターンとして例えば０．５
μｍのデザインルールを持つ回路パターンをフォトリソ
グラフィーによりレジストパターンとして形成する。そ
の後、例えばフォトエッチングにより第一の回路パター
ンを形成後、例えば層間絶縁膜などを形成する。つぎ
に、第二のパターンとして例えば０．４μｍのデザイン
ルールを持つ回路パターンをフォトリソグラフィーによ
りレジストパターンとして形成する。そして、これら第
一と第二の回路パターン間の重ね合わせを測定する。
【００１８】例えば、光学式重ね合わせ測定装置を用い
て第一と第二の重ね合わせ測定マーク１，２の重ね合わ
せずれを測定したところ０．０３０μｍであった。この
回路間のずれを電気的に測定したところ０．０３４μｍ
であり、非常によい一致を示した。また測定再現性は
０．００３μｍであり問題はなかった。一方、従来のボ
ックスマークでは０．０６８μｍのずれであった。
て第一と第二の重ね合わせ測定マーク１，２の重ね合わ
せずれを測定したところ０．０３０μｍであった。この
回路間のずれを電気的に測定したところ０．０３４μｍ
であり、非常によい一致を示した。また測定再現性は
０．００３μｍであり問題はなかった。一方、従来のボ
ックスマークでは０．０６８μｍのずれであった。
【００１９】この参考例によれば、第一の重ね合わせ測
定マーク１と第二の重ね合わせ測定マーク２との位置の
差を検出することにより第一の回路パターンと第二の回
路パターンの位置ずれを検出することができる。この場
合、重ね合わせ測定マーク１，２が、実際の回路パター
ンの設計ルールと同じ寸法を有する線状のパターンであ
るので、露光の際に結像位置の差が生じ難く、実際の回
路パターンの重ね合わせずれを正確に測定することがで
きる。
定マーク１と第二の重ね合わせ測定マーク２との位置の
差を検出することにより第一の回路パターンと第二の回
路パターンの位置ずれを検出することができる。この場
合、重ね合わせ測定マーク１，２が、実際の回路パター
ンの設計ルールと同じ寸法を有する線状のパターンであ
るので、露光の際に結像位置の差が生じ難く、実際の回
路パターンの重ね合わせずれを正確に測定することがで
きる。
【００２０】また、第一および第二の重ね合わせ測定マ
ーク１，２を、０．２μｍから１．０μｍの線状のパタ
ーンにより構成することにより、一般に重ね合わせ測定
を必要とする１μｍ以下の大きさの回路パターンに対応
できる。この発明の第１の実施の形態を図２に基づいて
説明する。図２はこの実施の形態の重ね合わせ測定マー
クを示す平面図である。図中の３は第一の回路パターン
を形成した層による重ね合わせ測定マークである。この
重ね合わせ測定マーク３は第一の回路パターンのルール
と同じ０．４μｍの線状パターンを例えば３本の線パタ
ーンを０．４μｍ間隔で形成してある。４は第二の回路
パターンを形成した層による第二の重ね合わせ測定マー
クである。この第二の重ね合わせ測定マーク４は第二の
回路パターンのルールである０．４μｍの線状パターン
を例えば３本の線パターンを０．４μｍ間隔で形成して
ある。また、第一および第二の重ね合わせ測定マーク
３，４の線パターンは、第一および第二の回路パターン
のうちの主要なパターンのピッチと同じピッチで、線を
配置する。これらのマーク３，４を用いて、参考例と同
様に第一回路パターンと第二の回路パターンの重ね合わ
せずれを測定する。
ーク１，２を、０．２μｍから１．０μｍの線状のパタ
ーンにより構成することにより、一般に重ね合わせ測定
を必要とする１μｍ以下の大きさの回路パターンに対応
できる。この発明の第１の実施の形態を図２に基づいて
説明する。図２はこの実施の形態の重ね合わせ測定マー
クを示す平面図である。図中の３は第一の回路パターン
を形成した層による重ね合わせ測定マークである。この
重ね合わせ測定マーク３は第一の回路パターンのルール
と同じ０．４μｍの線状パターンを例えば３本の線パタ
ーンを０．４μｍ間隔で形成してある。４は第二の回路
パターンを形成した層による第二の重ね合わせ測定マー
クである。この第二の重ね合わせ測定マーク４は第二の
回路パターンのルールである０．４μｍの線状パターン
を例えば３本の線パターンを０．４μｍ間隔で形成して
ある。また、第一および第二の重ね合わせ測定マーク
３，４の線パターンは、第一および第二の回路パターン
のうちの主要なパターンのピッチと同じピッチで、線を
配置する。これらのマーク３，４を用いて、参考例と同
様に第一回路パターンと第二の回路パターンの重ね合わ
せずれを測定する。
【００２１】つぎに、この実施の形態の重ね合わせ測定
方法について説明する。第一のパターンとして例えば
０．４μｍのデザインルールを持つメモリセルのパター
ンをフォトリソグラフィーによりレジストパターンとし
て形成する。このメモリーセルは０．８μｍピッチの周
期パターンを有している。その後、例えばフォトエッチ
ングにより第一の回路パターンを形成後、例えば層間絶
縁膜などを形成する。そして、第二のパターンとして例
えば０．４μｍのデザインルールを持つメモリーセルの
回路パターンをフォトリソグラフィーによりレジストパ
ターンとして形成する。このメモリーセルも第一のパタ
ーンと同様に０．８μｍピッチの周期パターンを有して
いる。そして、これら第一と第二の回路パターン間の重
ね合わせを測定する。
方法について説明する。第一のパターンとして例えば
０．４μｍのデザインルールを持つメモリセルのパター
ンをフォトリソグラフィーによりレジストパターンとし
て形成する。このメモリーセルは０．８μｍピッチの周
期パターンを有している。その後、例えばフォトエッチ
ングにより第一の回路パターンを形成後、例えば層間絶
縁膜などを形成する。そして、第二のパターンとして例
えば０．４μｍのデザインルールを持つメモリーセルの
回路パターンをフォトリソグラフィーによりレジストパ
ターンとして形成する。このメモリーセルも第一のパタ
ーンと同様に０．８μｍピッチの周期パターンを有して
いる。そして、これら第一と第二の回路パターン間の重
ね合わせを測定する。
【００２２】例えば、光学式重ね合わせ測定装置を用い
て第一と第二の重ね合わせ測定マーク３，４の重ね合わ
せずれを測定した。この時３本の線パターンの内中央の
線パターンの位置を検出するように測定した結果０．０
３２μｍであった。この回路間のずれを電気的に測定し
たところ０．０３４μｍであり、非常によい一致を示し
た。この実施の形態では、０．４μｍのパターンを３本
用いたがこれは２本から７本程度で有れば何本でもかま
わない。
て第一と第二の重ね合わせ測定マーク３，４の重ね合わ
せずれを測定した。この時３本の線パターンの内中央の
線パターンの位置を検出するように測定した結果０．０
３２μｍであった。この回路間のずれを電気的に測定し
たところ０．０３４μｍであり、非常によい一致を示し
た。この実施の形態では、０．４μｍのパターンを３本
用いたがこれは２本から７本程度で有れば何本でもかま
わない。
【００２３】また、線パターンの代わりに幅パターンと
してもよい。すなわち、必要なパターンをレジストとし
て残したものを線、抜いたものを幅とし、幅パターンの
場合には線の間隔の重ね合わせずれを測定する。この実
施の形態によれば、第一の重ね合わせ測定マーク３と第
二の重ね合わせ測定マーク４との位置の差を検出するこ
とにより第一の回路パターンと第二の回路パターンの位
置ずれを検出することができる。この場合、重ね合わせ
測定マーク３，４が、実際の回路パターンの設計ルール
と同じ寸法を有する線状のパターンを複数本配置した線
パターンによるものであるので、露光の際に結像位置の
差がさらに生じ難く、実際の回路パターンの重ね合わせ
ずれをさらに正確に測定することができる。
してもよい。すなわち、必要なパターンをレジストとし
て残したものを線、抜いたものを幅とし、幅パターンの
場合には線の間隔の重ね合わせずれを測定する。この実
施の形態によれば、第一の重ね合わせ測定マーク３と第
二の重ね合わせ測定マーク４との位置の差を検出するこ
とにより第一の回路パターンと第二の回路パターンの位
置ずれを検出することができる。この場合、重ね合わせ
測定マーク３，４が、実際の回路パターンの設計ルール
と同じ寸法を有する線状のパターンを複数本配置した線
パターンによるものであるので、露光の際に結像位置の
差がさらに生じ難く、実際の回路パターンの重ね合わせ
ずれをさらに正確に測定することができる。
【００２４】また、第一および第二の重ね合わせ測定マ
ークの線パターンは、第一および第二の回路パターンの
うちの主要なパターンのピッチと同じピッチで、線を配
置することにより、主要なパターンの重ね合わせずれを
正確に測定でき、測定精度が向上する。なお、特許請求
の範囲に記載された発明は上記実施の形態に限られるも
のではない。例えば、第１の実施の形態では、図２に示
したように囲み状のパターンを用いたが、図３に示すよ
うに、棒状のパターン５であってもかまわない。また、
０．２μｍ以下のパターンを有する回路パターンを形成
する場合にはその寸法に応じた寸法のパターンを使用で
きることはいうまでもない。
ークの線パターンは、第一および第二の回路パターンの
うちの主要なパターンのピッチと同じピッチで、線を配
置することにより、主要なパターンの重ね合わせずれを
正確に測定でき、測定精度が向上する。なお、特許請求
の範囲に記載された発明は上記実施の形態に限られるも
のではない。例えば、第１の実施の形態では、図２に示
したように囲み状のパターンを用いたが、図３に示すよ
うに、棒状のパターン５であってもかまわない。また、
０．２μｍ以下のパターンを有する回路パターンを形成
する場合にはその寸法に応じた寸法のパターンを使用で
きることはいうまでもない。
【００２５】
【００２６】
【発明の効果】
この発明の請求項１記載の重ね合わせ測
定マークによれば、第一の重ね合わせ測定マークと第二
の重ね合わせ測定マークとの位置の差を検出することに
より第一の回路パターンと第二の回路パターンの位置ず
れを検出することができる。この場合、重ね合わせ測定
マークが、実際の回路パターンの設計ルールと同じ寸法
を有する線状、あるいは幅状のパターンを複数本配置し
た線／幅パターンによるものであるので、露光の際に結
像位置の差がさらに生じ難く、実際の回路パターンの重
ね合わせずれをさらに正確に測定することができる。特
に、第一および第二の重ね合わせ測定マークの線／幅パ
ターンは、第一および第二の回路パターンのうちの主要
なパターンのピッチと同じピッチで、線／幅が配置され
ているので、主要なパターンの重ね合わせずれを正確に
測定でき、測定精度が向上する。その結果、測定精度の
向上および製品歩留りの向上の効果がある。
定マークによれば、第一の重ね合わせ測定マークと第二
の重ね合わせ測定マークとの位置の差を検出することに
より第一の回路パターンと第二の回路パターンの位置ず
れを検出することができる。この場合、重ね合わせ測定
マークが、実際の回路パターンの設計ルールと同じ寸法
を有する線状、あるいは幅状のパターンを複数本配置し
た線／幅パターンによるものであるので、露光の際に結
像位置の差がさらに生じ難く、実際の回路パターンの重
ね合わせずれをさらに正確に測定することができる。特
に、第一および第二の重ね合わせ測定マークの線／幅パ
ターンは、第一および第二の回路パターンのうちの主要
なパターンのピッチと同じピッチで、線／幅が配置され
ているので、主要なパターンの重ね合わせずれを正確に
測定でき、測定精度が向上する。その結果、測定精度の
向上および製品歩留りの向上の効果がある。
【００２７】請求項２では、第一および第二の重ね合わ
せ測定マークを、０．２μｍから１．０μｍの線状、あ
るいは幅状のパターンにより構成することにより、一般
に重ね合わせ測定を必要とする１μｍ以下の大きさの回
路パターンに対応できる。
せ測定マークを、０．２μｍから１．０μｍの線状、あ
るいは幅状のパターンにより構成することにより、一般
に重ね合わせ測定を必要とする１μｍ以下の大きさの回
路パターンに対応できる。
【００２８】
【図１】この発明の参考例の重ね合わせ測定マークを示
す平面図である。
す平面図である。
【図２】この発明の第１の実施の形態の重ね合わせ測定
マークを示す平面図である。
マークを示す平面図である。
【図３】この発明の実施の形態の重ね合わせ測定マーク
の変形例を示す平面図である。
の変形例を示す平面図である。
【図４】半導体メモリのメモリセルの模式図である。
【図５】従来の重ね合わせ測定マークの例を示す平面図
である。
である。
【図６】従来の重ね合わせ測定マークの別の例を示す平
面図である。
面図である。
１ 第一の重ね合わせ測定マーク
２ 第二の重ね合わせ測定マーク
３ 第一の重ね合わせ測定マーク
４ 第二の重ね合わせ測定マーク
２１ ワード線
２２ ビット線
２３ コンタクトホール
２４ 外側のボックス
２５ 内側のボックス
Claims (2)
- 【請求項１】 半導体装置あるいは液晶パネルの製造工
程における第一の回路パターンと第二の回路パターンの
重ね合わせずれを測定する重ね合わせ測定マークであっ
て、 前記第一の回路パターンの設計ルールと同じ寸法を有す
る線状、あるいは幅状のパターンを、複数本配置した線
／幅パターンによる第一の重ね合わせ測定マークと、 前記第二の回路パターンの設計ルールと同じ寸法を有す
る線状、あるいは幅状のパターンを、複数本配置した線
／幅パターンによる第二の重ね合わせ測定マークとを備
え、 前記第一の回路パターンと前記第一の重ね合わせ測定マ
ークとが同じ層に形成されており、前記第二の回路パタ
ーンと前記第二の重ね合わせ測定マークとが同じ層に形
成されており、前記第一および前記第二の重ね合わせ測
定マークの線／幅パターンは、これらの線／幅パターン
と同時に形成される前記第一および前記第二の回路パタ
ーンのうちの主要なパターンのピッチと同じピッチで、
線／幅が配置されていることを特徴とする重ね合わせ測
定マーク。 - 【請求項２】 前記第一および前記第二の重ね合わせ測
定マークが、０．２μｍから１．０μｍの線状、あるい
は幅状のパターンを、複数本配置した線／幅パターンに
より構成されている請求項１記載の重ね合わせ測定マー
ク。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20801796A JP3511552B2 (ja) | 1996-08-07 | 1996-08-07 | 重ね合わせ測定マークおよび測定方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20801796A JP3511552B2 (ja) | 1996-08-07 | 1996-08-07 | 重ね合わせ測定マークおよび測定方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1050583A JPH1050583A (ja) | 1998-02-20 |
| JP3511552B2 true JP3511552B2 (ja) | 2004-03-29 |
Family
ID=16549304
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20801796A Expired - Fee Related JP3511552B2 (ja) | 1996-08-07 | 1996-08-07 | 重ね合わせ測定マークおよび測定方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3511552B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001168002A (ja) * | 1999-12-06 | 2001-06-22 | Mitsubishi Electric Corp | 半導体装置およびその製造に用いるフォトマスクならびにその重ね合わせ精度向上方法 |
| JP4528464B2 (ja) * | 2000-06-08 | 2010-08-18 | 株式会社東芝 | アライメント方法、重ね合わせ検査方法及びフォトマスク |
| KR100472411B1 (ko) * | 2002-08-09 | 2005-03-10 | 삼성전자주식회사 | 반도체 장치의 제조방법 및 오버레이 검사마크를 가진반도체 장치 |
| JP2004134473A (ja) * | 2002-10-09 | 2004-04-30 | Nikon Corp | 位置検出用マーク、位置検出装置、位置検出方法、露光装置、および露光方法 |
| SG108975A1 (en) * | 2003-07-11 | 2005-02-28 | Asml Netherlands Bv | Marker structure for alignment or overlay to correct pattern induced displacement, mask pattern for defining such a marker structure and lithographic projection apparatus using such a mask pattern |
| JP2007019307A (ja) * | 2005-07-08 | 2007-01-25 | Sharp Corp | 半導体ウエーハのおける位置精度検証用マークの形成方法、及びアライメント用マークの形成方法 |
| US7526749B2 (en) * | 2005-10-31 | 2009-04-28 | Kla-Tencor Technologies Corporation | Methods and apparatus for designing and using micro-targets in overlay metrology |
| JP4835921B2 (ja) * | 2006-01-31 | 2011-12-14 | 株式会社ニコン | 計測方法、露光方法、デバイス製造方法、及びマスク |
| JP2007324371A (ja) * | 2006-06-01 | 2007-12-13 | Ebara Corp | オーバーレイ検査用オーバーレイマーク及びレンズ収差調査用マーク |
| NL2003785A (en) * | 2008-12-09 | 2010-06-10 | Asml Netherlands Bv | Method of forming a marker, substrate having a marker and device manufacturing method. |
-
1996
- 1996-08-07 JP JP20801796A patent/JP3511552B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1050583A (ja) | 1998-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7244533B2 (en) | Method of the adjustable matching map system in lithography | |
| US5902703A (en) | Method for measuring dimensional anomalies in photolithographed integrated circuits using overlay metrology, and masks therefor | |
| JP3039210B2 (ja) | 半導体装置の製造方法 | |
| US4475811A (en) | Overlay test measurement systems | |
| JP3371852B2 (ja) | レチクル | |
| US5962173A (en) | Method for measuring the effectiveness of optical proximity corrections | |
| KR20010111048A (ko) | 얼라이먼트 방법, 정합 검사 방법, 및 포토마스크 | |
| JP2009064951A (ja) | アライメントマーク、アライメントマーク形成方法及びパターン形成方法 | |
| US7349105B2 (en) | Method and apparatus for measuring alignment of layers in photolithographic processes | |
| JP3511552B2 (ja) | 重ね合わせ測定マークおよび測定方法 | |
| US5928822A (en) | Method for confirming optimum focus of stepper | |
| KR20000029347A (ko) | 위치정렬을 검출하는 마크를 구비한 레티클과 위치정렬검출방법 | |
| JPH09180983A (ja) | 重ね合せ誤差の低減方法 | |
| US7939224B2 (en) | Mask with registration marks and method of fabricating integrated circuits | |
| US7084962B2 (en) | Method for detecting positioning errors of circuit patterns during the transfer by means of a mask into layers of a substrate of a semiconductor wafer | |
| KR20000047483A (ko) | 노광방법 및 그를 사용한 디바이스제조방법 | |
| KR20040014078A (ko) | 반도체 장치의 제조방법 및 오버레이 검사마크를 가진반도체 장치 | |
| US6841307B2 (en) | Photomask making method and alignment method | |
| JP2002100557A (ja) | 半導体装置の製造方法 | |
| US6338926B1 (en) | Focus measurement method | |
| JP2970473B2 (ja) | アライメント方法およびアライメント誤差検査方法 | |
| US5928820A (en) | Method for measuring pattern line width during manufacture of a semiconductor device | |
| KR100278919B1 (ko) | 반도체 장치 및 그 제조방법 | |
| KR0170892B1 (ko) | 중첩도 측정마크 및 그 제조방법 | |
| JPH1174189A (ja) | マスクの位置ずれ検出用マーク |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031224 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031226 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080116 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090116 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090116 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100116 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110116 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |