KR100714477B1 - 반도체 집적 회로 장치의 제조 방법 - Google Patents

반도체 집적 회로 장치의 제조 방법 Download PDF

Info

Publication number
KR100714477B1
KR100714477B1 KR1020050118935A KR20050118935A KR100714477B1 KR 100714477 B1 KR100714477 B1 KR 100714477B1 KR 1020050118935 A KR1020050118935 A KR 1020050118935A KR 20050118935 A KR20050118935 A KR 20050118935A KR 100714477 B1 KR100714477 B1 KR 100714477B1
Authority
KR
South Korea
Prior art keywords
mask
pattern
layer
photoresist
etching
Prior art date
Application number
KR1020050118935A
Other languages
English (en)
Inventor
이지영
우상균
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050118935A priority Critical patent/KR100714477B1/ko
Priority to US11/634,142 priority patent/US20070128823A1/en
Application granted granted Critical
Publication of KR100714477B1 publication Critical patent/KR100714477B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

반도체 집적 회로 장치의 제조 방법이 제공된다. 반도체 집적 회로 장치의 제조 방법은 반도체 기판 상에 피식각대상막을 형성하고, 피식각대상막 상에 희생 몰드층을 형성하고, 희생 몰드층 상에 제1 상의 포토레지스트 패턴을 형성하고, 제1 상의 포토레지스트 패턴을 식각 마스크로 하여 희생 몰드층을 패터닝하여 희생 몰드를 형성하고, 제1 상의 포토레지스트 패턴을 제거하고, 희생 몰드 사이를 매립하며 상기 제1 상과 역상인 마스크를 형성하되, 마스크는 스핀온 코팅으로 형성하고, 마스크를 식각 마스크로 희생 몰드 및 피식각대상막을 식각하여 미세 리세스 패턴을 형성하는 것을 포함한다.
반도체 집적 회로 장치, 하드 마스크

Description

반도체 집적 회로 장치의 제조 방법{Fabrication method for semiconductor integrated circuit device}
도 1은 본 발명의 일 실시예에 따른 반도체 집적 회로 장치의 제조 방법을 설명하기 위한 흐름도이다.
도 2 내지 도 8은 본 발명의 일 실시예에 따른 반도체 집적 회로 장치의 제조 방법을 순차적으로 나타낸 단면도들이다.
도 9는 본 발명의 다른 실시예에 따른 반도체 집적 회로 장치의 제조 방법을 설명하기 위한 흐름도이다.
도 10 내지 도 16는 본 발명의 다른 실시예에 따른 반도체 집적 회로 장치의 제조 방법을 순차적으로 나타낸 단면도들이다.
(도면의 주요부분에 대한 부호의 설명)
110: 반도체 기판 120, 122: 패턴
120a, 122a: 피식각대상막 122b: 피식각대상막 패턴
130: 식각 정지막 140: 희생 몰드
140a: 희생 몰드층 150: 반사 방지막
160: 포토레지스트 패턴 170a, 172a: 하드 마스크층
170, 172: 하드 마스크
본 발명은 반도체 집적 회로 장치의 제조 방법에 관한 것으로, 더욱 상세하게는 생산성이 향상된 반도체 집적 회로 장치와 그 제조 방법에 관한 것이다.
반도체 집적 회로 장치의 배선, 콘택 등을 패터닝하기 위하여는 사진 식각 공정으로 포토레지스트(Photo Resist; PR) 패턴을 형성하여 도전층 또는 절연층을 패터닝하게 된다. 식각 공정시 포토레지스트 패턴이 식각 마스크로서 기능을 충분히 달성하기 위해서는 에칭 내성이 좋아야 한다.
한편, 반도체 집적 회로 장치의 고집적화에 따라 배선의 디자인 룰이 딥 서브 마이크론(deep sub-micron)까지 감소됨에 따라 피식각대상막의 두께가 수천 내지 수만 이상 되는 경우가 발생한다. 그런데 현재까지 개발된 포토레지스트의 경우 수천 내지 수만 이상의 피식각대상막을 식각할 때 견딜수 있는 충분한 에칭 내성을 가지지 못한다. 이 경우 포토레지스트 패턴의 높이를 높게 하는 방법을 사용할 수 있으나, 물성상 원하는 높이로 형성할 수 없는 포토레지스트가 다수이고, 원하는 높이로 형성이 가능하다 해도 포토레지스트 패턴의 폭은 작은데 높이가 높아지면 포토레지스트 패턴이 쓰러질 수 있다.
따라서, 포토레지스트 패턴만으로 패터닝을 하지 않고, 하드 마스크를 사용하게 된다. 즉, 포토레지스트 패턴을 식각 마스크로 하여 하드 마스크를 형성한 후, 포토레지스트 패턴을 제거하고, 하드 마스크를 주식각 마스크로 하여 하부 패턴 을 형성하게 된다.
그러나, 포토레지스트 패턴의 경우 형성할 수 있는 높이가 제한적이어서 결과적으로 형성할 수 있는 하드 마스크의 높이 또한 제한되게 된다. 따라서, 단층의 하드 마스크만으로는 원하는 에칭 내성을 확보하지 못하는 경우가 종종 발생한다. 이런 경우 하드 마스크를 다층으로 형성해야 하는 복잡함이 유발된다.
본 발명이 이루고자 하는 기술적 과제는, 생산성이 향상된 반도체 집적 회로 장치의 제조 방법을 제공하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 반도체 집적 회로 장치의 제조 방법은 반도체 기판 상에 피식각대상막을 형성하고, 상기 피식각대상막 상에 희생 몰드층을 형성하고, 상기 희생 몰드층 상에 제1 상의 포토레지스트 패턴을 형성하고, 상기 제1 상의 포토레지스트 패턴을 식각 마스크로 하여 상기 희생 몰드층을 패터닝하여 희생 몰드를 형성하고, 상기 제1 상의 포토레지스트 패턴을 제거하고, 상기 희생 몰드 사이를 매립하며 상기 제1 상과 역상인 마스크를 형성하되, 상기 마스크는 스핀온 코팅으로 형성하고, 상기 마스크를 식각 마스크로 상기 희생 몰드 및 상기 피식각대상막을 식각하여 미세 리세스 패턴을 형성하는 것을 포함한다.
상기 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 반도체 집적 회로 장치의 제조 방법은 반도체 기판 상에 피식각대상막을 형성하고, 상기 피식각대상막 상에 제1 상의 포토레지스트 패턴을 형성하고, 상기 포토레지스트 패턴을 식각 마스크로 하여 상기 피식각대상막의 일부를 패터닝하여 피식각대상막 패턴을 형성하되, 상기 피식각대상막의 상부만이 패터닝되도록 형성하고, 상기 제1 상의 포토레지스트 패턴을 제거하고, 상기 피식각대상막 패턴을 매립하며 상기 제1 상과 역상인 마스크를 형성하고, 상기 마스크를 식각 마스크로 상기 피식각대상막 패턴을 식각하는 것을 포함한다.
본 발명의 기타 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
이하, 도 1 내지 도 8을 참조하여 본 발명의 일 실시예에 따른 반도체 집적 회로 장치의 제조 방법에 대하여 설명한다.
도 1은 본 발명의 일 실시예에 따른 반도체 집적 회로 장치의 제조 방법을 설명하기 위한 흐름도이다. 도 2 내지 도 8은 본 발명의 일 실시예에 따른 반도체 집적 회로 장치의 제조 방법을 순차적으로 나타낸 단면도들이다.
도 1 및 도 2를 참조하면, 반도체 기판(110) 상에 피식각대상막(120a) 및 희생 몰드층(140a)을 형성한다(S10). 반도체 기판(110)은 실리콘 기판, SOI(Silicon On Insulator) 기판, 갈륨 비소 기판, 실리콘 게르마늄 기판, 세라믹 기판, 석영 기판, 또는 디스플레이용 유리 기판 등이 될 수 있다. 또한, 반도체 기판(100)은 주로 P형 기판을 사용하고, 도면에는 표시하지 않았으나, 반도체 기판(100) 상부에 P형 에피층(epitaxial layer)을 성장시켜 사용할 수 있다. 한편, 반도체 기판(110)과 피식각대상막(120a) 사이에는 피식각대상막(120a)의 종류에 따라, 하부 배선이나 트랜지스터, 또는 캐패시터 등이 형성되어 있을 수 있다.
피식각대상막(120a)은 패터닝 하고자 하는 물질로써, 무엇을 형성할 것인지에 따라 달라질 수 있다. 예를 들어, 스토리지 노드가 형성될 개구 패턴 또는 금속 콘택 패턴을 형성하고자 할 경우에는 피식각대상막(120a)은 산화막(예., PE-TEOS, USG)과 반사방지막(예., 질화막 또는 산질화막)일 수 있다. 또한, RCAT(Recessed Channel Array Transistor)을 형성하기 위한 리세스 트렌치를 형성하고자 할 경우에는 피식각대상막(120a)은 실리콘 기판일 수 있으며, 다양한 종류의 배선을 형성하고자 할 경우에는 피식각대상막(120a)은 도전막일 수 있다.
희생 몰드층(140a)은 예를 들어, 산화막 등이 사용될 수 있다.
피식각대상막(120a)과 희생 몰드층(140a) 사이에는 식각 정지막(130a)이 더 형성될 수 있다. 식각 정지막(130a)은 희생 몰드층(140a)을 패터닝할 때에 피식각대상막(120a)의 손상을 방지하고, 적절한 높이에서 식각을 정지시키며 예를 들어, SiON, SiN, 폴리 실리콘(poly silicon) 등으로 형성될 수 있다.
이어서, 도 1 및 도 3을 참조하면, 희생 몰드층(140a) 상에 제1 상의 포토레지스트 패턴(160)을 형성한다(S20). 우선, 희생 몰드층(140a) 상부에 포토레지스트층을 형성한다. 포토레지스트층은 피식각대상막(120a)에 전사하고자 하는 패턴의 크기에 적합한 분해능을 가진 포토레지스트를 사용할 수 있다. 예를 들어, 금속 콘택 패턴과 같이 100nm 이상 크기의 패턴을 형성하고자 할 경우에는 KrF(248nm) 포토레지스트가 사용될 수 있으며, 100nm 이하 크기의 스토리지 노드가 형성될 개구 패턴, 리세스 트렌치 패턴 또는 배선 패턴을 형성하고자 할 경우에는 ArF(193nm) 포토레지스트, F2(158nm) 포토레지스트 등이 사용될 수 있다. 이 때, 포토레지스트층의 하부에는 반사 방지막(150)이 더 형성될 수 있다. 반사 방지막(150)은 예를 들어, 유기 반사 방지막(Anti Refletive Coating; ARC) 등으로 형성될 수 있다.
이어서, 포토레지스트층을 사진 식각 공정을 통해 패터닝하여 제1 상의 포토레지스트 패턴(160)을 형성한다. 이 때, 제1 상은 형성하려는 미세 패턴과 역상이 되도록 형성된다.
예를 들어, 형성하고자 하는 패턴이 콘택, 스토리지 노드가 형성될 개구 패턴 또는 리세스 트렌치 패턴일 경우에는 포토레지스트 패턴은 콘택, 개구 또는 트렌치가 양각된 패턴이 될 수 있다. 일반적으로 동일 디자인 룰의 패턴을 포토레지스트막에 음각하는 것보다 양각하는 것이 상대적으로 용이하다. 그 이유는 좁은 영역의 포토레지스트를 완전히 제거하는 것보다는 좁은 영역만큼의 포토레지스트를 남겨두는 것이 제어가 유리하기 때문이다. 따라서, 디자인 룰이 작은 콘택, 개구, 트렌치 패턴을 포토레지스트에 양각시키면서 양각 패턴의 크기를 작게하면 최종적으로 형성되는 콘택, 개구, 트렌치 패턴을 효과적으로 작게 형성할 수 있다.
포토레지스트층(미도시)은 포지티브(positive) 포토레지스트 또는 네가티브(negative) 포토레지스트 중 어느 것으로라도 형성될 수 있다. 네가티브 포토레지스트를 사용할 경우에는, 기존에 사용하던 마스크를 그대로 사용하여 진행할 수 있다. 즉, 네가티브 포토레지스트로 사진 식각 공정을 진행하면, 마스크의 패턴과 역상으로 포토레지스트의 패턴이 형성되므로, 기존에 사용하던 마스크를 본 발명의 공정에 그대로 사용할 수 있다.
이어서, 도 1 및 도 4를 참조하면, 포토레지스트 패턴(도 3의 160 참조)을 식각 마스크로 하여 희생 몰드층(도 3의 140a 참조)을 패터닝하여 희생 몰드(140)를 형성한다(S30). 먼저, 식각 공정을 통해 희생 몰드(140)를 형성하고, 희생 몰드(140) 상부의 포토레지스트 패턴(160) 및 반사 방지막(도 3의 150 참조)을 애싱(ashing) 공정 등에 의해 제거한다.
이어서, 도 1 및 도 5를 참조하면, 희생 몰드(140)를 매립하고 희생 몰드(140)의 상부를 덮도록 마스크층(170a)을 형성한다(S40).
여기서, 마스크층(170a)은 에칭 내성이 좋고 성막이 용이한 물질로 형성될 수 있다. 성막이 용이하다는 것은 저온에서 단시간에 형성할 수 있으며 추가적인 평탄화 공정을 필요로 하지 않는 것을 의미한다. 따라서, 마스크층(170a)은 스핀온(spin on) 공정으로 형성될 수 있는 포토레지스트, 폴리머(polymer) 등으로 형성될 수 있다. 포토레지스트로는 에칭 내성이 좋은 KrF 포토레지스트, I-Line 포토레지스트 등이 쉽게 사용될 수 있다. 물론 ArF 포토레지스트 중에서 에칭 내성이 양호한 포토레지스트 또한 사용될 수 있다. 폴리머로는 폴리메틸 메타크릴레이트(PolyMethyl MethAcrylate; PMMA), 폴리 스티렌(Poly Styrene; PS), 폴리이미드(poly imide) 등과 같이 이중 결합이 다수 존재하는 폴리머들이 사용될 수 있다.
스핀온 공정을 사용하여 마스크층(170a)을 형성하면 굴곡이 있는 희생 몰드(140) 상부에 평탄하게 형성할 수 있다. 만약, 스핀온 공정을 적용할 수 없는 질화막 또는 산화막으로 마스크층(170a)을 형성할 경우, 희생 몰드(140)의 프로파일을 따라 굴곡이 있는 박막이 형성되고, 평탄화를 위한 CMP(Chemical Mechanical Polishing) 등의 공정이 추가로 필요하게 된다. 즉, 스핀온 타입의 마스크층(170a)을 형성하는 경우 공정이 단순해지게 된다.
또한, 마스크층(170a)은 스핀온 방법으로 고르게 코팅한 후, 약 300℃ 이하의 열처리를 통한 경화 공정만으로 성막이 완성될 수 있다. 열처리 공정은 마스크층(170a) 내부의 용제(solvent) 및 수분을 증발시켜주는 공정이다.
종래의 하드 마스크 물질로 널리 알려진 질화막 또는 산화막은 500℃ 이상의 고온을 요하는 화학 기상 증착(Chemical Vapor Deposition; CVD) 등의 방법으로 형성해야 한다. 반도체 집적 회로 장치의 제조 공정을 고온에서 진행하게 되면, 피식각대상막(120a) 하부 구조물(예., 트랜지스터 또는 배선)의 성능에 영향을 미치는 힛 버짓(heat budget)이 커지게 된다. 이에 반해, 스핀온 방법에 의해 마스크층(170a)을 형성하면, 상대적으로 저온에서 형성되므로 힛 버짓을 최소화하여 열에 의한 손상을 방지할 수 있다.
한편, 질화막 또는 산화막 등을 CVD 등의 방법으로 증착하는데 적어도 약 1시간 이상이 소요되는 반면, 스핀온 방법으로 코팅하고 열처리하는데 소요되는 총 시간은 약 10분 정도가 된다. 즉, 스핀온 방법에 의해 마스크층(170a)을 형성하면 짧은 시간에 형성할 수 있어 생산성이 좋아질 수 있다.
이어서, 도 1 및 도 6을 참조하면, 희생 몰드(140)의 상면이 드러나도록 마스크층(도 5의 170a 참조)을 식각하여 포토레지스트 패턴(160)의 상과 역상인 마스크(170)를 형성한다(S50). 여기서, 마스크층(170a)의 일부를 식각하는 공정은 예를 들어, 에치 백(etch back) 공정에 의해 진행할 수 있다.
일반적으로 포토레지스트로 패턴을 형성하면, 현상 공정에서 포토레지스트 패턴의 상부가 둥글게 형성된다. 포토레지스트 패턴의 상부가 둥글게 형성되면, 둥근 부분은 마스크(170)로 사용할 수가 없으므로, 요구되는 패턴의 높이가 더 높아지게 된다. 그러나, 마스크층(170a)의 일부를 에치 백 공정에 의해 제거하여 마스크(170)를 형성하면 마스크(170)의 상면의 프로파일이 평평하게 된다. 따라서, 마스크(170) 패턴의 상면과 측면이 수직(vertical)으로 형성되게 된다. 마스크(170) 패턴의 상면과 측면이 수직(vertical)으로 형성되면 마스크(170) 패턴의 상부가 둥글게 형성된 때보다 요구되는 마스크(170)의 두께가 낮아질 수 있다.
이어서, 도 1 및 도 7을 참조하면, 마스크(170)를 식각 마스크로 하여 패턴(120)을 형성한다(S60). 즉, 마스크(170)를 식각 마스크로 하여 희생 몰드(도 6의 140 참조) 및 피식각대상막(120a)을 식각하여 패턴(120)을 형성한다. 이 때, 마스 크(170)는 에칭 내성이 좋은 물질이 사용되므로, 식각하려는 폭에 비해 깊이가 깊은 미세 패턴도 충분히 식각할 수 있다.
이어서, 도 1 및 도 8을 참조하면, 마스크(도 7의 170 참조)를 제거한다(S70). 즉, 패턴(120) 상부의 마스크(170)을 제거하여 패턴(120)을 완성한다.
본 발명의 일 실시예에 따른 반도체 집적 회로 장치의 제조 방법에 따르면, 포토레지스트 패턴(160)을 형성한 후, 이를 사용하여 희생 몰드(140)를 형성하고, 희생 몰드(140) 사이를 다마신 방법으로 매립하여 포토레지스트 패턴(160)과 역상의 마스크(170)를 형성한다. 따라서, 미세 패턴을 보다 정확한 프로파일로 형성할 수 있다. 또한, 에치 내성이 좋은 물질을 마스크(170)로 사용함으로써, 식각 공정이 보다 정확하고 효과적으로 진행될 수 있다.
한편, 저온에서 단시간에 성막이 가능한 스핀온 방법으로 마스크(170)를 형성할 수 있기 때문에 공정이 단순화 되고, 시간이 단축되며 반도체 집적 회로 장치의 열에 의한 손상을 방지할 수 있다. 즉, 반도체 집적 회로 장치의 생산성이 향상될 수 있다.
이하, 도 9 내지 도 16을 참조하여 본 발명의 다른 실시예에 따른 반도체 집적 회로 장치의 제조 방법에 대하여 설명한다.
도 9는 본 발명의 다른 실시예에 따른 반도체 집적 회로 장치의 제조 방법을 설명하기 위한 흐름도이다. 도 10 내지 도 16은 본 발명의 다른 실시예에 따른 반도체 집적 회로 장치의 제조 방법을 순차적으로 나타낸 단면도들이다. 도 1 내지 도 8과 실질적으로 동일한 구성 요소에 대해서는 동일한 도면 부호를 사용하며, 해 당 구성 요소에 대한 상세한 설명은 생략하기로 한다.
본 발명의 다른 실시예에 따른 반도체 집적 회로 장치의 제조 방법이 일 실시예에 따른 반도체 집적 회로 장치의 제조 방법과 다른 점은, 희생 몰드층(도 2의 122a 참조)을 사용하지 않는다는 점이다.
도 9 및 도 10을 참조하면, 반도체 기판(110) 상에 피식각대상막(122a)을 형성한다(S12).
피식각대상막(122a)은 패터닝 하고자 하는 물질로써, 무엇을 형성할 것인지에 따라 달라질 수 있다. 예를 들어, 스토리지 노드가 형성될 개구 패턴 또는 금속 콘택 패턴을 형성하고자 할 경우에는 피식각대상막(122a)은 산화막(예., PE-TEOS, USG)과 반사방지막(예., 질화막 또는 산질화막)일 수 있다. 또한, RCAT(Recessed Channel Array Transistor)을 형성하기 위한 리세스 트렌치를 형성하고자 할 경우에는 피식각대상막(122a)은 실리콘 기판일 수 있으며, 다양한 종류의 배선을 형성하고자 할 경우에는 피식각대상막(122a)은 도전막일 수 있다.
이어서, 도 9 및 도 11을 참조하면, 피식각대상막(122a) 상에 제1 상의 포토레지스트 패턴(160)을 형성한다(S22). 우선, 피식각대상막(122a) 상부에 포토레지스트층을 형성한다. 포토레지스트층은 피식각대상막(122a)에 전사하고자 하는 패턴의 크기에 적합한 분해능을 가진 포토레지스트를 사용할 수 있다.
예를 들어, 금속 콘택 패턴과 같이 100nm 이상 크기의 패턴을 형성하고자 할 경우에는 KrF(248nm) 포토레지스트가 사용될 수 있으며, 100nm 이하 크기의 스토리지 노드가 형성될 개구 패턴, 리세스 트렌치 패턴 또는 배선 패턴을 형성하고자 할 경우에는 ArF(193nm) 포토레지스트, F2(158nm) 포토레지스트 등이 사용될 수 있다. 이 때, 포토레지스트층의 하부에는 반사 방지막(150)이 더 형성될 수 있다. 반사 방지막(150)은 예를 들어, 유기 반사 방지막 등으로 형성될 수 있다.
이어서, 포토레지스트층을 사진 식각 공정을 통해 패터닝하여 제1 상의 포토레지스트 패턴(160)을 형성한다. 이 때, 제1 상은 형성하려는 미세 패턴과 역상이 되도록 형성된다. 포토레지스트층(미도시)은 포지티브(positive) 포토레지스트 또는 네가티브(negative) 포토레지스트 중 어느 것으로라도 형성될 수 있다.
이어서, 도 9 및 도 12를 참조하면, 포토레지스트 패턴(도 11의 160 참조)을 식각 마스크로 하여 피식각대상막(도 11의 122a 참조)의 일부를 패터닝하여 피식각대상막 패턴(122b)을 형성한다(S32). 즉, 포토레지스트 패턴(160)을 식각 마스크로 하여 피식각대상막(122a)의 일부를 패터닝하여 피식각대상막 패턴(122b)을 형성하되, 피식각대상막(122a)의 상부만이 패터닝되도록 한다. 이 때, 피식각대상막(122a)의 식각 시간을 조절하여 피식각대상막 패턴(122b)의 일부만을 패터닝한다. 여기서, 피식각대상막 패턴(122b)의 패터닝되지 않는 높이는 최종적으로 형성하려는 패턴의 높이와 동일하거나 더 높아야 한다. 이어서, 피식각대상막 패턴(122b) 상부의 포토레지스트 패턴(160) 및 반사 방지막(도 11의 150 참조)을 애싱 공정 등에 의해 제거한다.
이어서, 도 9 및 도 13을 참조하면, 피식각대상막 패턴(122b)을 매립하고 피식각대상막 패턴(122b)의 상부를 덮도록 마스크층(172a)을 형성한다(S42).
여기서, 마스크층(172a)은 에칭 내성이 좋고 성막이 용이한 물질로 형성될 수 있다. 성막이 용이하다는 것은 저온에서 단시간에 형성할 수 있으며 추가적인 평탄화 공정을 필요로 하지 않는 것을 의미한다. 따라서, 마스크층(172a)은 스핀온(spin on) 공정으로 형성될 수 있는 포토레지스트, 폴리머(polymer) 등으로 형성될 수 있다. 포토레지스트로는 에칭 내성이 좋은 KrF 포토레지스트, I-Line 포토레지스트 등이 쉽게 사용될 수 있다. 물론 ArF 포토레지스트 중에서 에칭 내성이 양호한 포토레지스트 또한 사용될 수 있다. 폴리머로는 폴리메틸 메타크릴레이트(PolyMethyl MethAcrylate; PMMA), 폴리 스티렌(Poly Styrene; PS), 폴리이미드(poly imide) 등과 같이 이중 결합이 다수 존재하는 폴리머들이 사용될 수 있다.
또한, 마스크층(172a)은 스핀온 방법으로 고르게 코팅한 후, 약 300℃ 이하의 열처리를 통한 경화 공정만으로 성막이 완성될 수 있다. 열처리 공정은 마스크층(172a) 내부의 용제(solvent) 및 수분을 증발시켜주는 공정이다.
이어서, 도 9 및 도 14를 참조하면, 피식각대상막 패턴(122b)의 상면이 드러나도록 마스크층(도 13의 172a 참조)을 식각하여 포토레지스트 패턴(160)의 상과 역상인 마스크(172)를 형성한다(S52). 여기서, 마스크층(172a)의 일부를 식각하는 공정은 예를 들어, 에치 백(etch back) 공정에 의해 진행할 수 있다.
이어서, 도 9 및 도 15를 참조하면, 마스크(172)를 식각 마스크로 하여 패턴(122)을 형성한다(S62). 이 때, 마스크(172)는 에칭 내성이 좋은 물질이 사용되므로, 식각 하려는 폭에 비해 깊이가 깊은 미세 패턴도 충분히 식각할 수 있다.
이어서, 도 9 및 도 16을 참조하면, 마스크(172)을 제거한다(S72). 즉, 패턴 (122) 상부의 마스크(172)를 제거하여 패턴(122)을 완성한다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
상기한 바와 같은 반도체 집적 회로 장치 및 그 제조 방법에 따르면 다음과 같은 효과가 하나 혹은 그 이상 있다.
첫째, 포토레지스트 패턴을 형성하려는 패턴과 역상으로 형성함으로써, 보다 정확하게 패턴을 형성할 수 있다.
둘째, 에칭 내성이 좋은 물질을 마스크로 사용함으로써, 식각 공정이 보다 정확하고 효과적으로 진행될 수 있다.
셋째, 공정이 단순화 되고, 시간이 단축되며 반도체 집적 회로 장치의 열에 의한 손상을 방지할 수 있다. 따라서, 반도체 집적 회로 장치의 생산성이 향상될 수 있다.

Claims (16)

  1. 반도체 기판 상에 피식각대상막을 형성하고,
    상기 피식각대상막 상에 희생 몰드층을 형성하고,
    상기 희생 몰드층 상에 제1 상의 포토레지스트 패턴을 형성하고,
    상기 제1 상의 포토레지스트 패턴을 식각 마스크로 하여 상기 희생 몰드층을 패터닝하여 희생 몰드를 형성하고,
    상기 제1 상의 포토레지스트 패턴을 제거하고,
    상기 희생 몰드 사이를 매립하며 상기 제1 상과 역상인 마스크를 형성하되, 상기 마스크는 스핀온 코팅으로 형성하고,
    상기 마스크를 식각 마스크로 상기 희생 몰드 및 상기 피식각대상막을 식각하여 미세 리세스 패턴을 형성하는 것을 포함하는 반도체 집적 회로 장치의 제조 방법.
  2. 삭제
  3. 제 1항에 있어서,
    상기 마스크는 300℃ 이하에서 형성하는 반도체 집적 회로 장치의 제조 방법.
  4. 제 1항에 있어서, 상기 마스크는 포토레지스트 또는 폴리머로 형성하는 반도체 집적 회로 장치의 제조 방법.
  5. 제 1항에 있어서, 상기 마스크를 형성하는 것은
    상기 희생 몰드 사이를 매립하는 마스크층을 형성하고,
    상기 희생 몰드의 상면이 드러나도록 상기 마스크층을 식각하여 상기 마스크를 형성하는 것을 포함하는 반도체 집적 회로 장치의 제조 방법.
  6. 제 1항에 있어서,
    상기 피식각대상막 상부에 식각 정지막을 더 포함하고,
    상기 식각 정지막은 상기 마스크를 식각 마스크로 상기 희생 몰드 및 상기 피식각대상막을 식각할 때 같이 식각되는 반도체 집적 회로 장치의 제조 방법.
  7. 제 1항에 있어서, 상기 피식각대상막에는 콘택 패턴, 스토리지 노드 형성용 개구 패턴 또는 리세스 트렌치 패턴이 형성되고,
    상기 포토레지스트 패턴은 상기 콘택 패턴, 개구 패턴 또는 리세스 트렌치 패턴이 양각된 패턴으로 형성하는 반도체 집적 회로 장치의 제조 방법.
  8. 제 1항에 있어서,
    상기 포토레지스트 패턴은 네가티브 포토레지스트로 형성하는 반도체 집적 회로 장치의 제조 방법.
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
KR1020050118935A 2005-12-07 2005-12-07 반도체 집적 회로 장치의 제조 방법 KR100714477B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050118935A KR100714477B1 (ko) 2005-12-07 2005-12-07 반도체 집적 회로 장치의 제조 방법
US11/634,142 US20070128823A1 (en) 2005-12-07 2006-12-06 Method of fabricating semiconductor integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050118935A KR100714477B1 (ko) 2005-12-07 2005-12-07 반도체 집적 회로 장치의 제조 방법

Publications (1)

Publication Number Publication Date
KR100714477B1 true KR100714477B1 (ko) 2007-05-07

Family

ID=38119323

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050118935A KR100714477B1 (ko) 2005-12-07 2005-12-07 반도체 집적 회로 장치의 제조 방법

Country Status (2)

Country Link
US (1) US20070128823A1 (ko)
KR (1) KR100714477B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100823847B1 (ko) * 2006-12-20 2008-04-21 동부일렉트로닉스 주식회사 반도체 소자의 패턴 형성방법
KR100871967B1 (ko) * 2007-06-05 2008-12-08 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성 방법
JP5373635B2 (ja) * 2008-01-09 2013-12-18 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5606388B2 (ja) * 2011-05-13 2014-10-15 株式会社東芝 パターン形成方法
US10199223B2 (en) * 2016-01-26 2019-02-05 Asm Ip Holding B.V. Semiconductor device fabrication using etch stop layer
CN113517182A (zh) * 2021-06-29 2021-10-19 上海华力集成电路制造有限公司 硬掩膜层的图形结构的形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1032190A (ja) 1996-07-13 1998-02-03 Ricoh Co Ltd 半導体装置の製造方法
KR20030001084A (ko) * 2001-06-28 2003-01-06 주식회사 하이닉스반도체 반도체소자의 패턴 형성 방법
KR20030002886A (ko) * 2001-06-30 2003-01-09 주식회사 하이닉스반도체 희생산화막을 이용한 미세 라인 패턴 형성방법
KR20050002509A (ko) * 2003-06-30 2005-01-07 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6808946B1 (en) * 2002-07-16 2004-10-26 Advanced Micro Devices, Inc. Method of using critical dimension measurements to control stepper process parameters
US6939751B2 (en) * 2003-10-22 2005-09-06 International Business Machines Corporation Method and manufacture of thin silicon on insulator (SOI) with recessed channel

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1032190A (ja) 1996-07-13 1998-02-03 Ricoh Co Ltd 半導体装置の製造方法
KR20030001084A (ko) * 2001-06-28 2003-01-06 주식회사 하이닉스반도체 반도체소자의 패턴 형성 방법
KR20030002886A (ko) * 2001-06-30 2003-01-09 주식회사 하이닉스반도체 희생산화막을 이용한 미세 라인 패턴 형성방법
KR20050002509A (ko) * 2003-06-30 2005-01-07 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성방법

Also Published As

Publication number Publication date
US20070128823A1 (en) 2007-06-07

Similar Documents

Publication Publication Date Title
KR101091298B1 (ko) 반도체 디바이스의 임계 치수를 축소하는 방법 및 축소된 임계 치수를 갖는 부분적으로 제조된 반도체 디바이스
US10784155B2 (en) Multi-metal fill with self-align patterning
US8951918B2 (en) Method for fabricating patterned structure of semiconductor device
KR100791344B1 (ko) 반도체 집적 회로 장치의 제조 방법
KR20170069909A (ko) 기판 상의 패턴 형성 방법, 그 방법에 관련된 반도체 장치 및 이용
US20180047575A1 (en) Self-aligned single dummy fin cut with tight pitch
KR100714477B1 (ko) 반도체 집적 회로 장치의 제조 방법
US20150064889A1 (en) Method for Dopant Implantation of FinFET Structures
CN111834203B (zh) 半导体器件及其形成方法
US7364997B2 (en) Methods of forming integrated circuitry and methods of forming local interconnects
US10957550B2 (en) Semiconductor structure and formation method thereof
US20110254142A1 (en) Stacked structure
US7125496B2 (en) Etching method using photoresist etch barrier
US9412612B2 (en) Method of forming semiconductor device
KR100843899B1 (ko) 반도체 소자의 제조방법
CN115954320A (zh) 半导体结构及浅沟槽隔离结构制备方法
CN111640659A (zh) 半导体器件及其形成方法
KR100650859B1 (ko) 반도체 소자의 미세패턴 형성방법
KR20070113604A (ko) 반도체 소자의 미세패턴 형성방법
TWI772484B (zh) 圖案化方法
KR100920837B1 (ko) 미세 콘택홀을 갖는 상변화 메모리 소자의 제조방법
CN111834213A (zh) 半导体器件及其形成方法
CN114203545B (zh) 半导体结构的制作方法
KR100460718B1 (ko) 금속 절연체 금속 캐패시터 제조 방법
KR100912958B1 (ko) 반도체 소자의 미세 패턴 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee