KR100707221B1 - 광대역 주파수 합성기 - Google Patents

광대역 주파수 합성기 Download PDF

Info

Publication number
KR100707221B1
KR100707221B1 KR1020050049312A KR20050049312A KR100707221B1 KR 100707221 B1 KR100707221 B1 KR 100707221B1 KR 1020050049312 A KR1020050049312 A KR 1020050049312A KR 20050049312 A KR20050049312 A KR 20050049312A KR 100707221 B1 KR100707221 B1 KR 100707221B1
Authority
KR
South Korea
Prior art keywords
frequency
divider
output
phase
locked loop
Prior art date
Application number
KR1020050049312A
Other languages
English (en)
Other versions
KR20060128124A (ko
Inventor
이종철
송기재
Original Assignee
광운대학교 산학협력단
이종철
송기재
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 광운대학교 산학협력단, 이종철, 송기재 filed Critical 광운대학교 산학협력단
Priority to KR1020050049312A priority Critical patent/KR100707221B1/ko
Publication of KR20060128124A publication Critical patent/KR20060128124A/ko
Application granted granted Critical
Publication of KR100707221B1 publication Critical patent/KR100707221B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/193—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number the frequency divider/counter comprising a commutable pre-divider, e.g. a two modulus divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/02—Digital function generators
    • G06F1/03—Digital function generators working, at least partly, by table look-up
    • G06F1/0321—Waveform generators, i.e. devices for generating periodical functions of time, e.g. direct digital synthesizers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은 주파수 합성기의 전압제어 발진기와 프로그래머블 1/N 분주기 사이에 복수의 스위칭 분배기와 주파수 하향 변환믹서를 설치하고 프로그래머블 1/N 분주기의 분주비를 낮은 정수 값으로 고정함으로써, 단일의 높은 분할 값에 의해 발생되는 위상잡음을 해결하고 광대역 동작은 물론 미세한 주파수 조정이 가능하도록 된 광대역 주파수 합성기에 관한 것이다.
본 발명은 프로그래머블 1/N 분주기와 고주파 위상검출기, 전하펌프, 고주파 루프필터 및 전압제어 발진기가 구비된 고주파 위상동기루프와, 프로그래머블 1/N 분주기와 저주파 위상검출기, 전하펌프, 저주파 루프필터 및 전압제어 발진기가 구비된 저주파 위상동기루프와, 상기 각 위상검출기에 기준 주파수를 인가하는 직접발진기와, 상기 각 전압제어 발진기의 출력단과 각 프로그래머블 1/N 분주기 사이에 설치되는 스위칭부 및 상기 스위칭부와 저주파 위상동기루프 사이에 설치되고, 각 전압제어 발진기의 출력 신호를 다중 분할하고 대역통과 필터를 통해 스퓨리어스 신호를 제거하는 주파수 혼합부가 구비되는 것을 특징으로 한다.
주파수 합성기, 광대역, 프로그래머블 분주기, 위상검출기, 전압제어 발진기

Description

광대역 주파수 합성기{Broad Band Frequency Synthesizer}
도 1은 종래의 직접 디지털 합성기의 블록구성도.
도 2는 종래의 고주파 위상동기루프를 이용한 고주파 주파수 합성기의 블록구성도.
도 3은 종래의 저주파 위상동기루프를 이용한 고주파 주파수 합성기의 블록구성도.
도 4는 종래의 직접 디지털 합성기와 위상동기루프를 동시에 이용한 혼합형 주파수 합성기의 블록구성도.
도 5는 본 발명에 따른 광대역 주파수 합성기의 블록구성도.
*** 도면의 주요부분의 부호의 설명 ***
100 : 직접 디지털 합성기 102 : 위상 누산기
103 : 위상 레지스터 104 : 사인 롬
105 : 디지털-아날로그 변환기 106 : 필터
200 : 위상동기루프 주파수 합성기
201 : 고정 발진기 202 : 고주파위상 검출기
203 : 전하펌프 204 : 고주파 루프필터
205 : 전압제어 발진기 206 : 프로그래머블 1/N 분주기
302 : 저주파위상 검출기 304 : 저주파 루프필터
500 : 광대역 주파수 합성기 510 : 직접 발진기
520 : 고주파 위상동기루프 530 : 저주파 위상동기루프
540 : 스위칭부 550 : 주파수 혼합부
본 발명은 낮은 위상잡음을 갖는 주파수 합성기에 관한 것으로, 보다 상세하게는 전압제어 발진기와 프로그래머블 1/N 분주기 사이에 복수의 주파수 하향 변환믹서를 설치함으로써, 전압제어 발진기에서 출력되는 고주파 신호를 다중 하향 변환하고 프로그래머블 1/N 분주기의 고정된 낮은 N 분주기 값을 통해 루프 대역폭내의 N 분주비에 따라 위상잡음을 제거하는 광대역 주파수 합성기에 관한 것이다.
현재 무선통신 분야에서 사용되는 주파수 합성기는 고주파 광대역에서 동작 가능하면서 주파수 해상도 즉, 주파수 증가단계 조정이 용이하고 빠른 주파수 천이속도와 낮은 위상잡음 특성을 동시에 갖추어야 한다.
도 1은 종래의 직접 디지털 합성기의 블록구성도이다.
도 1을 참조하면, 직접 디지털 합성기(Direct Digital Synthesizer ; DDS)는 주파수 해상도와 천이속도를 개선하기 위한 것으로서, 주파수 입력 레지스터(101)에 주파수 조정 2진 데이터 워드 값을 입력하며, 해당되는 출력 값은 계수형 발진기의 형태를 가지고 있는 위상 누산기(102)와 위상 레지스터(103)로 입력되어 기준 주파수에 따라 가산된다.
상기 위상 레지스터(103)의 출력 값이 궤환(Feedback)되고 원래의 값과 다시 가산되어 출력 신호의 위상 값을 계수하게 된다. 이에 따라 생성된 주소 비트는 사인 롬(104, ROM)으로 입력되어 정현파를 나타내는 일련의 데이터 값으로 출력된다.
상기 사인 롬(104)에서 출력된 일련의 데이터 값은 디지털-아날로그 변환기(105, Digital-Analog Converter; DAC)로 입력되고 변환된 출력 파형은 다시 필터(106)를 최종 통과하게 된다. 이와 같은 과정을 통해 주파수 출력단에는 정현파가 출력된다.
그러나 상기 직접 디지털 합성기(100)는 시스템의 클록 속도를 1/4 이내의 주파수로 출력한다는 단점을 가지고 있다. 따라서 직접 디지털 합성기(100)를 고주파 대역에서 사용하기 위해서는 많은 체배단이 필요하므로 실효성이 떨어지는 문제점이 있었다.
도 2는 종래의 고주파 위상동기루프를 이용한 고주파 주파수 합성기의 블록구성도이고, 도 3은 종래의 저주파 위상동기루프를 이용한 저주파 주파수 합성기의 블록구성도이다. 도 2에 도시된 구성과 동일한 기능을 수행하는 도 3의 구성에 대해서는 그 상세한 설명을 생략한다.
도 2와 도 3을 참조하면, 고주파(저주파) 대역에서 합성할 수 있는 위상동기루프(PLL ; Phase Locked Loop)를 이용한 주파수 합성기(200, 300)는 직접 디지털 합성기(100)와 달리 고주파 광대역에서 사용할 수 있으나, 주파수 천이속도가 떨어지고 주파수 증가단계(Frequency Increasing Step) 조정이 어려우며, 또한 위상 잡 음의 특성을 만족시킬 수 없다는 단점이 있었다.
상기 위상동기루프 방식의 주파수 합성기(200, 300)는 전압제어 발진기(205, 305)에 의해 출력되는 고주파(저주파) 신호가 프로그래머블 1/N 분주기(206, 306)에 의해 단일 분할되며, 상기 분할된 주파수는 수정 고정 발진기(201, 301, System Clock)와의 비교를 위해 고주파(저주파) 위상 주파수 검출기(202, 302, Phase Frequency Detector; PFD)로 입력되고, 두 주파수의 위상 차이는 전하펌프(203, 303, Charge Pump)와 고주파(저주파)루프필터(204, 304, Loop Filter)를 거쳐 전압제어 발진기(205, 305)로 입력된다.
상기 주파수 합성기(200, 300)의 루프내의 위상잡음(Phase Noise)은 프로그래머블 1/N 분주기(206, 306)의 분할 동작에서 생기는 것으로 20Log(N)으로 표현되며, 따라서 단일 분할로 인한 큰 N 분주기 값은 위상잡음 증가의 원인이 된다.
도 4는 종래의 직접 디지털 합성기와 위상동기루프를 이용한 혼합형 주파수 합성기의 블록구성도이다.
도 4를 참조하면, 혼합형 주파수 합성기(400, Hybrid DDS/PLL Frequency synthesizer)는 직접 디지털 합성기(100)와 위상동기루프 주파수 합성기(200)를 함께 혼합하여 구성된 것으로서, 주파수 해상도 즉, 주파수 증가단계에 대한 문제점을 어느 정도 해결할 수 있으나, 위상잡음에 대한 특성 향상을 이루지 못하는 문제점이 있었다.
따라서 상기 언급한 주파수 합성기의 중요한 특성은 위상잡음(Phase Noise)과 주파수 천이속도(Frequency Switching Speed) 외에도 동작 주파수 대역폭 (Frequency Bandwidth) 및 주파수 해상도(Frequency Resolution) 등이 있으나, 이와 같은 모든 특성을 동시에 만족시키는 주파수 합성기가 현재 무선통신 시장에서 필요로 하고 있다.
이에, 본 발명은 상기와 같은 종래 문제점을 해결하기 위해 안출된 것으로서, 주파수 합성기의 전압제어 발진기와 프로그래머블 1/N 분주기 사이에 복수의 스위칭 분배기와 주파수 하향 변환믹서를 설치하고 프로그래머블 1/N 분주기의 분주비를 낮은 정수 값으로 고정함으로써, 단일의 높은 분할 값에 의해 발생되는 위상잡음을 해결하고 광대역 동작은 물론 미세한 주파수 조정이 가능하도록 된 광대역 주파수 합성기를 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 광대역 주파수 합성기는 프로그래머블 1/N 분주기와 고주파 위상검출기, 전하펌프, 고주파 루프필터 및 전압제어 발진기가 구비된 고주파 위상동기루프와, 프로그래머블 1/N 분주기와 저주파 위상검출기, 전하펌프, 저주파 루프필터 및 전압제어 발진기가 구비된 저주파 위상동기루프와, 상기 각 위상검출기에 기준 주파수를 인가하는 직접발진기와, 상기 각 전압제어 발진기의 출력단과 각 프로그래머블 1/N 분주기 사이에 설치되는 스위칭부 및 상기 스위칭부와 저주파 위상동기루프 사이에 설치되고, 각 전압제어 발진기의 출력 신호를 다중 분할하고 대역통과 필터를 통해 스퓨리어스 신호를 제거하는 주파수 혼합부가 구비되는 것을 특징으로 한다.
상기 주파수 혼합부는 상기 스위칭부를 통해 인가되는 전압제어 발진기의 출력 신호를 1차 분할하여 출력하는 제 1주파수 변환믹서와, 상기 제 1주파수 변환믹서에 발진 주파수를 인가하는 위상동기루프 주파수 합성기와, 상기 제 1주파수 변환믹서의 출력 주파수를 설정된 대역으로 필터링하는 제 1대역통과 필터와, 상기 제 1대역통과 필터의 출력 주파수를 2차 분할하는 제 2주파수 변환믹서와, 상기 제 2주파수 변환믹서에 발진 주파수를 인가하는 고정 발진기 및 상기 제 2주파수 변환믹서의 출력 주파수를 설정된 대역으로 필터링하여 스퓨리어스 잡음을 제거하는 제 2대역통과 필터가 구비되는 것을 특징으로 한다.
본 발명의 상기 제 1주파수 변환믹서는 상기 위상동기루프 주파수 합성기의 발진 주파수 변환을 통해 출력 주파수가 고정되는 것을 특징으로 한다.
본 발명의 상기 제 2주파수 변환믹서는 상기 고정 발진기의 발진 주파수를 통해 제 1대역통과 필터에서 필터링된 출력 주파수를 2차 하향 변환하는 것을 특징으로 한다.
본 발명의 스위칭부는 상기 저주파 위상동기루프의 출력단과 연결되는 제 1스위칭 분배기와 고주파 위상동기루프의 출력단과 연결되는 제 2스위칭 분배기가 구비되고, 디지털 룩업 테이블에 따라 스위칭되는 것을 특징으로 한다.
본 발명의 상기 스위칭부는 광대역 범위로 주파수 이동시에 제 1스위칭 분배기를 차단하고 제 2스위칭 분배기를 연결시켜 고주파 위상동기루프를 통해 설정된 주파수를 얻어내고, 상기 설정된 주파수가 출력됨과 동시에 제 2스위칭 분배기를 차단하고 제 1스위칭 분배기를 연결시켜 주파수 혼합부를 통해 설정된 낮은 주파수 를 얻어내는 것을 특징으로 한다.
본 발명의 상기 주파수 혼합부는 낮은 주파수 해상도로 주파수 이동시에 제 1주파수 변환믹서로 인가되는 위상동기루프 주파수 합성기의 발진 주파수 변환만으로 위상을 고정시켜 저주파 위상동기루프의 전압제어 발진기에서 출력되는 출력주파수를 변환시키는 주파수 스위프 기능을 수행하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대하여 상세히 설명하면 다음과 같다.
도 5는 본 발명에 따른 광대역 주파수 합성기의 블록구성도이다.
도 5를 참조하면, 본 발명에 따른 광대역 주파수 합성기(500)는 고주파 위상동기루프(520)의 전압제어 발진기(525)에서 출력되는 고주파 신호가 스위칭부(540)를 통해 주파수 혼합부(550)로 인가되고, 주파수 혼합부(550)의 제 1주파수 변환믹서(551)와 제 2주파수 변환믹서(554)에 의해 낮은 주파수 대역으로 다중 변환되어 저주파 위상동기루프(530)의 프로그래머블 1/N 분주기(536)에 입력됨으로써, 낮은 위상잡음을 가질 수 있게 된다.
상기 고주파 위상동기루프(520)는 입력되는 주파수와 직접 발진기(500)에서 출력되는 기준 주파수를 비교하는 고주파 위상검출기(522)와, 상기 위상 및 주파수 차이를 인가받아 전류의 충전 및 방전 동작을 수행하는 전하펌프(523), 상기 전하펌프(523)로부터 출력되는 전류를 전압으로 변환하여 출력하는 고주파 루프필터(524), 상기 출력되는 전압을 인가받아 해당되는 주파수로 변환하여 출력하는 전압제어 발진기(525) 및 상기 전압제어 발진기(525)에서 출력되는 주파수를 단일 분할 하는 프로그래머블 1/N 분주기(526)가 구비된다.
상기 고주파 위상동기루프(520)는 전압제어 발진기(525)에서 출력되는 고주파 신호를 프로그래머블 1/N 분주기(526)에서 단일 분할하고, 상기 분할된 주파수는 직접 발진기(100)에서 출력되는 기준 주파수와 비교하기 위하여 고주파 위상검출기(522)로 인가되며, 상기 두 주파수의 위상 차이는 전하펌프(523)와 고주파 루프필터(524)를 거쳐 전압제어 발진기(525)를 통해 주파수로 출력된다.
상기 저주파 위상동기루프(530)는 입력되는 주파수와 직접 발진기(100)에서 출력되는 기준 주파수를 비교하는 저주파 위상검출기(532)와, 상기 위상 및 주파수 차이를 인가받아 전류의 충전 및 방전 동작을 수행하는 전하펌프(533), 상기 전하펌프(533)로부터 출력되는 전류를 전압으로 변환하여 출력하는 저주파 루프필터(534), 상기 출력되는 전압을 인가받아 해당되는 주파수로 변환하여 출력하는 전압제어 발진기(535) 및 상기 전압제어 발진기(535)에서 출력되는 주파수를 단일 분할하는 프로그래머블 1/N 분주기(536)가 구비된다.
상기 저주파 위상동기루프(530)는 전압제어 발진기(535)에서 출력되는 저주파 신호를 프로그래머블 1/N 분주기(536)에서 단일 분할하고, 상기 분할된 주파수는 직접 발진기(100)에서 출력되는 기준 주파수와 비교하기 위하여 저주파 위상검출기(532)로 인가되며, 상기 두 주파수의 위상 차이는 전하펌프(533)와 저주파 루프필터(534)를 거쳐 전압제어 발진기(535)를 통해 주파수로 출력된다.
상기 스위칭부(540)는 저주파 위상동기루프(530)의 출력단과 연결되는 제 1스위칭 분배기(541)와, 고주파 위상동기루프(520)의 출력단과 연결되는 제 2스위칭 분배기(542)가 구비되고, 소정의 디지털 룩업 테이블(Digital Look-Up Table)에 따라 스위칭 된다.
상기 주파수 혼합부(550)는 궤환된 주파수와 국부발진 신호를 혼합하여 중간주파수(Intermediate Frequency ; IF)를 출력하는 제 1주파수 변환믹서(551)와, 국부발진 신호를 생성하는 위상동기루프 주파수 합성기(552), 상기 중간주파수를 설정된 대역으로 통과시켜 필터링하는 제 1대역통과 필터(553), 상기 필터링된 주파수와 고정발진 신호를 혼합하여 출력하는 제 2주파수 변환믹서(554), 고정발진 신호를 생성하는 고정 발진기(555) 및 상기 주파수를 설정된 대역으로 통과시켜 필터링하는 2대역통과 필터(556)가 구성된다.
상기 직접 발진기(510)는 시스템 클록으로 사용하기 위해 고주파 위상검출기(522)와 저주파 위상검출기(532)의 입력단에 연결되고, 두 개의 프로그래머블 1/N 분주기(526, 536)의 출력 주파수와 비교하게 된다.
상기 저주파 위상검출기(532)에서 출력되는 값은 전하펌프(533)와 루프필터(534) 및 전압제어 발진기(535)를 통해서 주파수가 출력된다. 이때, 상기 출력되는 주파수는 궤환되어 제 1스위칭 분배기(541)를 통해서 제 1주파수 변환믹서(551)로 입력된다.
상기 제 1주파수 변환믹서(551)에서 선행 분할된 주파수는 다시 제 2주파수 변환믹서(554)로 입력되며, 제 1 및 제 2주파수 변환믹서(551, 554)의 출력단의 제 1 및 제 2대역통과 필터(553, 556)를 통해 원하지 않는 스퓨니어스 잡음(Spurious Noise)을 제거하게 된다. 따라서 상기 저주파 위상동기루프(530)의 프로그래머블 1/N 분주기(536)에 고정된 주파수가 인가된다.
상기 광대역 주파수 합성기(500)는 위상잡음을 최소화하기 위해 설계된 것으로서, 출력되고 있는 주파수를 다른 주파수로 변환할 경우에는 스위칭부(540)의 제 1스위칭 분배기(541)를 차단함으로써, 상기 주파수 혼합부(550)와 스위칭부(540)를 통해 직렬로 연결된 상기 저주파 위상동기루프(530)의 전압제어 발진기(535)에서 출력되는 신호를 차단하게 된다.
이때, 상기 고주파 위상동기루프(520)의 프로그램머블 1/N 분주기(526)의 N 분주비를 변환하고자 하는 주파수에 맞는 N 분주값으로 변환하고, 스위칭부(540)의 제2스위칭 분배기(542)를 직렬 연결하여 원하는 주파수 신호를 얻을 수 있게 된다.
상기 원하는 주파수 신호는 다시 스위칭부(540)의 스위칭 분배기(541)를 연결함으로써, 저주파 위상동기루프(530)와 주파수 혼합부(550)의 국부발진 신호 변환에 의해 정해진 고정된 저주파가 저주파 위상동기루프(530)내의 프로그램머블 1/N 분주기(536)로 인가된다.
상기 과정을 통해 원하는 주파수 신호가 출력됨과 동시에 고주파 위상동기루프(520)와 연결되어 있는 스위칭부(540)의 제 2스위칭 분배기(542)를 차단하여 스퓨니어스 잡음을 제거하게 된다.
이와 같이, 주파수를 광대역 범위로 이동할 경우에 고주파 위상동기루프(520)를 사용하여 스위칭부(540)의 제 2스위칭 분배기(542)를 연결시켜 원하는 주파수를 얻어낸 후, 상기 원하는 주파수가 출력됨과 동시에 제 1스위칭 분배기(541)를 연결시켜 제1 주파수 변환믹서(552)의 국부 발진기 주파수 변환을 통해 이미 정 해진 중간 주파수를 출력하게 되면, 정해진 최종 낮은 주파수가 저주파 위상동기루프(530)의 프로그램머블 1/N 분주기(536)로 입력된다.
상기 과정을 통해 고주파 위상동기루프(520)를 통해 얻어진 출력 주파수를 낮은 루프내의 위상잡음을 갖는 출력 주파수로 변환하게 된다.
상기 주파수 혼합부(550)는 고주파 위상동기루프(520)의 전압제어 발진기(525)와 저주파 위상동기루프(530) 사이에 설치되어, 제 1주파수 변환믹서(551)의 출력단과 연결된 제 1대역통과 필터(553)의 설정된 대역폭 내에서 주파수 이동시 고주파 위상동기루프(520)를 사용하지 않고, 단지 제 1주파수 변환믹서(551)의 발진 주파수 변환으로 위상 고정함으로써, 저주파 위상동기루프(530)의 전압제어 발진기(535)의 출력 주파수를 변환하는 주파수 스위프(Frequency Sweep) 기능을 수행하게 된다.
상기한 바와 같이, 본 발명의 다중 주파수 변환믹서 장치를 이용하여 루프내의 위상잡음을 향상시킴과 동시에 광대역 고주파에서 사용되는 고주파 혼합형 위상동기발진기를 구비함으로써, 주파수 합성기의 주요 특성인 위상잡음과 주파수 천이속도, 동작 주파수 대역폭, 주파수 해상도 등을 만족시킬 수 있게 된다.
이상의 설명은 본 발명의 기술사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특징에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다.
본 발명의 보호 범위는 아래의 특허청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
이상 설명에서와 같이 본 발명은 전압제어 발진기와 프로그래머블 1/N 분주기 사이에 복수의 주파수 하향 변환믹서를 설치하고 프로그래머블 1/N 분주기의 분주비를 낮은 정수 값으로 고정함으로써, 단일의 높은 분할 값에 의해 발생되는 위상잡음을 해결하고 광대역 동작은 물론 미세한 주파수 조정이 가능한 효과가 있다.
본 발명은 고정된 N 분주비를 통하여 루프 대역폭내의 위상잡음을 최소화하고 광대역에서도 사용가능함은 물론 낮은 주파수 해상도를 갖는 장점이 있다.

Claims (7)

  1. 삭제
  2. 프로그래머블 1/N 분주기와 고주파 위상검출기, 전하펌프, 고주파 루프필터 및 전압제어 발진기가 구비된 고주파 위상동기루프와;
    프로그래머블 1/N 분주기와 저주파 위상검출기, 전하펌프, 저주파 루프필터 및 전압제어 발진기가 구비된 저주파 위상동기루프와;
    상기 각 위상검출기에 기준 주파수를 인가하는 직접 발진기와;
    상기 각 전압제어 발진기의 출력단과 각 프로그래머블 1/N 분주기 사이에 설치되는 스위칭부; 및
    상기 스위칭부와 저주파 위상동기루프 사이에 설치되고,
    상기 스위칭부를 통해 인가되는 전압제어 발진기의 출력 신호를 1차 분할하여 출력하는 제 1주파수 변환믹서와,
    상기 제 1주파수 변환믹서에 발진 주파수를 인가하는 위상동기루프 주파수 합성기와,
    상기 제 1주파수 변환믹서의 출력 주파수를 설정된 대역으로 필터링하는 제 1대역통과 필터와,
    상기 제 1대역통과 필터의 출력 주파수를 2차 분할하는 제 2주파수 변환믹서와,
    상기 제 2주파수 변환믹서에 발진 주파수를 인가하는 고정 발진기, 및
    상기 제 2주파수 변환믹서의 출력 주파수를 설정된 대역으로 필터링하여 스퓨리어스 잡음을 제거하는 제 2대역통과 필터로 이루어진 주파수 혼합부가 구비되는 것을 특징으로 하는 광대역 주파수 합성기.
  3. 청구항 2에 있어서, 상기 제 1주파수 변환믹서는,
    상기 위상동기루프 주파수 합성기의 발진 주파수 변환을 통해 출력 주파수가 고정되는 것을 특징으로 하는 광대역 주파수 합성기.
  4. 청구항 2에 있어서, 상기 제 2주파수 변환믹서는,
    상기 고정 발진기의 발진 주파수를 통해 제 1대역통과 필터에서 필터링된 출력 주파수를 2차 하향 변환하는 것을 특징으로 하는 광대역 주파수 합성기.
  5. 청구항 2에 있어서, 상기 스위칭부는,
    상기 저주파 위상동기루프의 출력단과 연결되는 제 1스위칭 분배기와 고주파 위상동기루프의 출력단과 연결되는 제 2스위칭 분배기가 구비되고, 디지털 룩업 테이블에 따라 스위칭 되는 것을 특징으로 하는 광대역 주파수 합성기.
  6. 청구항 5에 있어서, 상기 스위칭부는,
    광대역 범위로 주파수 이동시에 제 1스위칭 분배기를 차단하고 제 2스위칭 분배기를 연결시켜 고주파 위상동기루프를 통해 설정된 주파수를 얻어내고, 상기 설정된 주파수가 출력됨과 동시에 제 2스위칭 분배기를 차단하고 제 1스위칭 분배기를 연결시켜 주파수 혼합부를 통해 설정된 낮은 주파수를 얻어내는 것을 특징으로 하는 광대역 주파수 합성기.
  7. 청구항 2에 있어서, 상기 주파수 혼합부는,
    낮은 주파수 해상도로 주파수 이동시에 제 1주파수 변환믹서로 인가되는 위상동기루프 주파수 합성기의 발진 주파수 변환만으로 위상을 고정시켜 저주파 위상동기루프의 전압제어 발진기에서 출력되는 출력주파수를 변환시키는 주파수 스위프 기능을 수행하는 것을 특징으로 하는 광대역 주파수 합성기.
KR1020050049312A 2005-06-09 2005-06-09 광대역 주파수 합성기 KR100707221B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050049312A KR100707221B1 (ko) 2005-06-09 2005-06-09 광대역 주파수 합성기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050049312A KR100707221B1 (ko) 2005-06-09 2005-06-09 광대역 주파수 합성기

Publications (2)

Publication Number Publication Date
KR20060128124A KR20060128124A (ko) 2006-12-14
KR100707221B1 true KR100707221B1 (ko) 2007-04-13

Family

ID=37730837

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050049312A KR100707221B1 (ko) 2005-06-09 2005-06-09 광대역 주파수 합성기

Country Status (1)

Country Link
KR (1) KR100707221B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106788421A (zh) * 2016-12-30 2017-05-31 陕西烽火电子股份有限公司 一种频率合成器
CN107942296A (zh) * 2017-11-29 2018-04-20 北方通用电子集团有限公司 一种超宽带扫频信号发生装置
CN111654284B (zh) * 2020-07-20 2024-06-25 无锡华测电子***有限公司 一种超低相噪的离散可调点频源
CN113726334B (zh) * 2021-07-20 2024-03-08 江苏华讯电子技术有限公司 一种s波段低相噪低杂散细步进频率源组件及使用方法
CN117040530B (zh) * 2023-08-01 2024-04-26 南京威翔科技有限公司 一种宽带频率合成模块

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5053722A (en) 1990-12-20 1991-10-01 Hughes Aircraft Company Fault-tolerant, wideband radar microwave signal generator
US5374905A (en) * 1991-01-09 1994-12-20 Allgon Ab Phase locked loop motor control circuit for tuning cavity resonator
JPH1041811A (ja) * 1996-07-24 1998-02-13 Matsushita Electric Ind Co Ltd Ｐｌｌ集積回路
JP2000269810A (ja) 1999-03-16 2000-09-29 Hitachi Ltd 複数の位相同期回路を用いた周波数シンセサイザ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5053722A (en) 1990-12-20 1991-10-01 Hughes Aircraft Company Fault-tolerant, wideband radar microwave signal generator
US5374905A (en) * 1991-01-09 1994-12-20 Allgon Ab Phase locked loop motor control circuit for tuning cavity resonator
JPH1041811A (ja) * 1996-07-24 1998-02-13 Matsushita Electric Ind Co Ltd Ｐｌｌ集積回路
JP2000269810A (ja) 1999-03-16 2000-09-29 Hitachi Ltd 複数の位相同期回路を用いた周波数シンセサイザ

Also Published As

Publication number Publication date
KR20060128124A (ko) 2006-12-14

Similar Documents

Publication Publication Date Title
JP2526847B2 (ja) ディジタル方式無線電話機
US7602254B2 (en) System and method for generating signals with a preselected frequency relationship in two steps
US20090146747A1 (en) Novel method of frequency synthesis for fast switching
KR100707221B1 (ko) 광대역 주파수 합성기
JP4903969B2 (ja) 回転周波数合成器
US7579916B1 (en) Low noise frequency synthesizer
JP6366523B2 (ja) 周波数シンセサイザ
US7928808B2 (en) Selectable local oscillator
JPH0923158A (ja) 周波数シンセサイザ
KR0149126B1 (ko) 혼합형 주파수 합성기
CN115940938A (zh) 一种低相位噪声快速宽带扫频频率源
US6636086B2 (en) High performance microwave synthesizer using multiple-modulator fractional-N divider
JP6584330B2 (ja) 周波数シンセサイザ
KR101306458B1 (ko) 주파수 합성 장치 및 방법
JP3567779B2 (ja) シンセサイザ及び基準信号生成回路
CN113193867B (zh) 一种兼容c波段和毫米波频段的本振锁相频率综合器
JP2002141797A (ja) 周波数シンセサイザ
US20020160730A1 (en) Frequency synthesizer and method of low-noise frequency synthesis
JP2013135296A (ja) 無線送信機
JP2007134833A (ja) Ｐｌｌ周波数シンセサイザ
Karlquist A narrow band high-resolution synthesizer using a direct digital synthesizer followed by repeated dividing and mixing
Sumi et al. Dead-zone-less PLL frequency synthesizer by hybrid phase detectors
JP4348225B2 (ja) Ｐｌｌ周波数シンセサイザ
JP2007215039A (ja) 周波数シンセサイザ、通信機、及び周波数シンセサイズ方法
JPH09148928A (ja) 周波数シンセサイザ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100406

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee