KR100706618B1 - 반복 복호기를 위한 고차변조 방식에 적합한 연판정 디매핑방법 및 그를 이용한 오류 정정 장치 - Google Patents

반복 복호기를 위한 고차변조 방식에 적합한 연판정 디매핑방법 및 그를 이용한 오류 정정 장치 Download PDF

Info

Publication number
KR100706618B1
KR100706618B1 KR1020050121114A KR20050121114A KR100706618B1 KR 100706618 B1 KR100706618 B1 KR 100706618B1 KR 1020050121114 A KR1020050121114 A KR 1020050121114A KR 20050121114 A KR20050121114 A KR 20050121114A KR 100706618 B1 KR100706618 B1 KR 100706618B1
Authority
KR
South Korea
Prior art keywords
bit
soft decision
llr
value
received signal
Prior art date
Application number
KR1020050121114A
Other languages
English (en)
Inventor
이인기
장대익
오덕길
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020050121114A priority Critical patent/KR100706618B1/ko
Priority to US11/518,247 priority patent/US7761777B2/en
Priority to EP06254903A priority patent/EP1806894A3/en
Priority to JP2006290246A priority patent/JP2007166592A/ja
Application granted granted Critical
Publication of KR100706618B1 publication Critical patent/KR100706618B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/3488—Multiresolution systems
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0047—Decoding adapted to other signal detection operation
    • H04L1/005—Iterative decoding, including iteration between signal detection and decoding operation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0052—Realisations of complexity reduction techniques, e.g. pipelining or use of look-up tables
    • H04L1/0053—Realisations of complexity reduction techniques, e.g. pipelining or use of look-up tables specially adapted for power saving
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/08—Arrangements for detecting or preventing errors in the information received by repeating transmission, e.g. Verdan system
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/067—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing soft decisions, i.e. decisions together with an estimate of reliability

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야
본 발명은 반복 복호기를 위한 고차변조 방식에 적합한 연판정 디매핑 방법 및 그를 이용한 오류 정정 장치에 관한 것임.
2. 발명이 해결하려고 하는 기술적 과제
본 발명은 하드웨어 연산량의 부담을 줄이며 BER 성능의 열화가 없는 연판정 비트분산 방식으로, 복잡한 지수연산 및 로그연산을 피하고 간단히 구현 가능한 비교 연산을 이용하여 연판정 비트를 얻을 수 있는, 샤논의 한계에 근접하는 성능을 요구하는 디지털 무선통신 시스템에 적합한 연판정 디맵핑 방법 및 그를 이용한 오류 정정 장치를 제공하는데 그 목적이 있음.
3. 발명의 해결방법의 요지
본 발명은, 2N(여기서, N은 양의 정수) 위상변조 시스템에서의 연판정 디맵핑 방법에 있어서, 수신신호(r)와 성상점 좌표(si) 간의 거리 값(Pi)을 정의하는 단계; N 비트 수신신호 심볼의 최상위 비트(첫 번째 비트)를 연판정함에 있어서, 첫 번째 비트가 0인 거리 값들(Pi)의 최대값과 첫 번째 비트가 1인 거리 값들의 최대값의 차를 구하는 단계; 상기 N 비트 수신신호 심볼의 두 번째 비트를 연판정함에 있어서, 두 번째 비트가 0인 거리 값들(Pi)의 최대값과 두 번째 비트가 1인 거리 값들의 최대값의 차를 구하는 단계; 및 상기 N 비트 수신신호 심볼의 소정 번째 비트를 연판정함에 있어서, 해당 소정 번째 비트가 0인 거리 값들(Pi)의 최대값과 해당 소정 번째 비트가 1인 거리 값들의 최대값의 차를 구하는 단계를 포함한다.
4. 발명의 중요한 용도
본 발명은 디지털 무선통신 시스템 등에 이용됨.
샤논의 한계, 고차변조, 반복 부호, 디맵퍼, LDPC, LLR

Description

반복 복호기를 위한 고차변조 방식에 적합한 연판정 디매핑 방법 및 그를 이용한 오류 정정 장치{Soft decision method on the high order modulation for the iterative decoder and error correction apparatus using it}
도 1 은 일반적인 디지털 무선통신 시스템의 구성 예시도,
도 2 는 디지털 변조 방식 8 PSK의 성상도,
도 3 은 위상의 구간을 이용한 방식에서의 8 PSK의 성상도.
도 4 는 디지털 변조 방식 16 APSK의 성상도,
도 5 는 디지털 변조 방식 32 APSK의 성상도,
도 6 은 본 발명에 따른 연판정 디매핑 방법(연판정 디맵퍼)이 적용되는 채널 적응형 모뎀 수신기(오류 정정 장치)의 일실시예 구성도,
도 7 은 본 발명에 따른 연판정 디매핑 방법을 나타낸 일실시예 설명도,
도 8 은 본 발명에 따라 8 PSK 적용시 BER 성능 곡선을 나타낸 일실시예 설명도,
도 9 는 본 발명에 따라 16 APSK 적용시 BER 성능 곡선을 나타낸 일실시예 설명도,
도 10 은 본 발명에 따라 32 APSK 적용시 BER 성능 곡선을 나타낸 일실시예 설명도,
* 도면의 주요 부분에 대한 부호 설명
13 : 복조기(동기 모듈) 14 : 연판정 디맵퍼
16 : 반복 부호(LDPC) 복호기
본 발명은 반복 복호기를 위한 고차변조 방식에 적합한 연판정(Soft Decision) 디매핑(Demapping) 방법 및 그를 이용한 오류 정정 장치에 관한 것으로, 디지털 무선통신 시스템에서 고차변조된 수신된 심볼값을 고차변조의 차수만큼의 비트들로 연판정하여(연판정 비트분산) 채널 부호의 입력으로 사용함으로써, 샤논의 한계(Shannon Limit)에 근접하는 반복 부호(LDPC, Turbo, TPC)의 성능 열화를 방지할 수 있는, 연판정 디맵핑 방법 및 그를 이용한 오류 정정 장치에 관한 것이다.
본 발명에서, '샤논의 한계(Shannon Limit)'란, 통신채널상에 신뢰성을 가지고 전송될 수 있는 최대 정보 전송율에 대한 기본적인 한계를 의미한다.
무선통신 시스템에서 오류를 정정하기 위해, 일반적으로는 채널 부호 기법을 사용한다.
특히, 샤논의 한계(Shannon Limit)에 근접하는 '반복 부호 기법'은 다양하게 디지털 무선통신 시스템에 적용되어 왔다.
그러나, '반복 부호 기법'에서 원하는 성능을 달성하기 위해서는, SISO(Soft Input Soft Output), 즉 수신신호를 경판정(Hard decision)이 아닌 연판정(Soft decision)하여야 한다. 따라서, 고차 변조 방식의 시스템에서는 특히 수신 심벌을 각 비트들로 연판정하는 기법이 필수적이다.
참고적으로, 디지털 변조에서는 반송파의 위상(Phase), 진폭(Amplitude), 주파수(Frequency) 중 어느 하나 또는 이들의 조합을 0과 1의 디지털 데이터로 변화시킴으로써 신호를 전송한다. 위상 변화에 부호를 대응시켜서 신호를 전송하는 것을 위상 편이 변조(PSK : Phase Shift Keying)라 한다.
전송하고자 하는 두 값(0 또는 1)의 디지털 신호를 반송파의 2위상(즉, 0 위상과 π 위상)에 대응시켜서 전송하는 기본적인 위상 편이 변조 방식을 2진 위상 편이(BPSK : Binary Phase Shift Keying)라 한다.
BPSK와는 달리 두 값의 디지털 신호 0과 1의 2비트를 모아서 반송파의 4위상에 대응시켜서 전송하는 방식을 직교 위상 편이 변조(QPSK)라 한다. 즉, 0 위상에 (0,0), π/2 위상에 (0,1), π 위상에 (1,0), 3π/2 위상에 (1,1)을 대응시켜서 저송한다. 2진 위상 편이 변조(BPSK)를 2 위상 편이 변조(2 PSK), 직교 위상 편이 변조(QPSK)를 4 위상 편이 변조(4 PSK)라고도 한다. QPSK 변조파는 같은 주파수 대역에서 BPSK 변조파와 비교하여 2배의 정보를 전송할 수가 있으며, 위성 방송의 음성신호 전송이나 위성통신 분야에서 널리 사용되고 있다.
한편, 같은 주파수 대역에서 BPSK에 비해 3배의 정보를 전송할 수 있는 8 위상 편이 변조(8 PSK), 4배의 정보를 전송할 수 있는 16 위상 편이 변조(16 PSK), 5배의 정보를 전송할 수 있는 32 위상 편이 변조(32 PSK)가 있다.
그리고, 반송파의 위상과 진폭 양쪽에 정보를 실어서 전송하는 방식을 APSK(Amplitude Phase Shift Keying)라 한다.
그럼, 도 1을 참조하여 일반적인 디지털 무선통신 시스템에 대해 살펴보기로 한다.
부호화된 정보 비트들은 직렬/병렬 변환기(11)를 통해 log2M 비트씩 병렬적으로 고차변조 맵퍼(Mapper)(12)에 입력되어 각각 하나의 심볼로 출력되며, 이 심벌은 채널을 통과하여 수신단의 복조기(동기 모듈)(13)에서 동기를 맞춰 디맵퍼(Demapper)(14)를 거친 후 채널 부호(반복 부호인 LDPC)로 LDPC(Low Density Parity Check) 복호기(16)에 입력된다.
이때, 디맵퍼(Demapper)(14)에서는 수신된 심볼을 다시 분리하여야 하는데, 채널 부호가 반복 부호일 경우 연판정 값이 되어야 한다.
종래의 무선통신 시스템에서는 이런 연판정 기법으로 대수우도비(LLR : Log Likelihood Ratio) 방식을 사용해 왔으나, 이 방식을 이용할 경우 복잡한 연산과정으로 인하여 하드웨어의 크기, 전력소모량에서 문제점이 있다. 이를 극복하기 위하여, 저복잡도 연판정 기법들이 제안된 바 있으나, LLR 방식과 비교하여 BER(Bit Error Rate) 성능 측면에서 열화가 있는 문제점이 있었다. 이를 구체적으로 살펴보 면 다음과 같다.
우선, 디지털 변조 방식 중, 도 2를 참조하여 8 PSK의 성상도를 살펴보기로 한다. 이때, 기존의 LLR을 이용한 연판정 기법은 하기의 [수학식 1]과 같다.
Figure 112005072259352-pat00001
상기 [수학식 1]에서, "si"는 성상점의 좌표이며, "r"은 수신신호를 의미하며, "σ2"은 가산 백색 가우시안 잡음(AWGN : Additive White Gaussian Noise) 채널 환경에서의 분산을 나타내며, "b0, b1, b2"는 도 2의 8 PSK 성상점에서 심볼 매핑시 각 비트이고, "LLR[b0], LLR[b1], LLR[b2]"는 b0, b1, b2 각각의 비트들의 확률 값으로 연판정 기법의 출력이다.
상기 [수학식 1]에서 볼 수 있듯이, 최종출력 LLR을 계산하기 위해서는, 수식에 지수함수, 로그함수 연산 과정이 들어가게 되며, 이 연산은 하드웨어의 연산량을 크게 증가시키는 요인이 된다. 이를 극복하기 위한 방안으로, 유클리디언 거리를 이용하는 방식(하기의 [수학식 2] 참조)과, 위상의 구간을 이용하는 방식(하기의 [수학식 3] 참조)을 이용하였다.
먼저, 유클리디언 거리를 이용하는 방식을 수학식으로 표현하면, 하기의 [수학식 2]와 같다.
Figure 112005072259352-pat00002
한편, 위상의 구간을 이용하는 방식은, 도 3과 같은 성상점으로 변형한 후, 하기의 [수학식 3]의 방식을 이용하여 연판정한다.
Figure 112005072259352-pat00003
그러나, 위의 두 방식(유클리디언 거리를 이용하는 방식(Euclidian), 위상의 구간을 이용하는 방식(Phase Sector))은 도 8의 BER(Bit Error Rate) 성능곡선에서 알 수 있듯이 본 발명의 LLR 방식과 비교하여 성능의 열화가 생기는 문제점이 있었다. 또한, 전술한 바와 같이 복잡한 연산과정으로 인하여 하드웨어의 크기, 전력소모량에서 문제점이 있었다.
본 발명은 상기 문제점을 해결하기 위하여 제안된 것으로, 하드웨어 연산량의 부담을 줄이며 BER 성능의 열화가 없는 연판정 비트분산 방식으로, 복잡한 지수연산 및 로그연산을 피하고 간단히 구현 가능한 비교 연산을 이용하여 연판정 비트를 얻을 수 있는, 샤논의 한계에 근접하는 성능을 요구하는 디지털 무선통신 시스템에 적합한 연판정 디맵핑 방법 및 그를 이용한 오류 정정 장치를 제공하는데 그 목적이 있다.
본 발명의 다른 목적 및 장점들은 하기의 설명에 의해서 이해될 수 있으며, 본 발명의 실시예에 의해 보다 분명하게 알게 될 것이다. 또한, 본 발명의 목적 및 장점들은 특허 청구 범위에 나타낸 수단 및 그 조합에 의해 실현될 수 있음을 쉽게 알 수 있을 것이다.
상기 목적을 달성하기 위한 본 발명은, 2N(여기서, N은 양의 정수) 위상변조 시스템에서의 연판정 디맵핑 방법에 있어서, 수신신호(r)와 성상점 좌표(si) 간의 거리 값(Pi)을 정의하는 단계; N 비트 수신신호 심볼의 최상위 비트(첫 번째 비트)를 연판정함에 있어서, 첫 번째 비트가 0인 거리 값들(Pi)의 최대값과 첫 번째 비트가 1인 거리 값들의 최대값의 차를 구하는 단계; 상기 N 비트 수신신호 심볼의 두 번째 비트를 연판정함에 있어서, 두 번째 비트가 0인 거리 값들(Pi)의 최대값과 두 번째 비트가 1인 거리 값들의 최대값의 차를 구하는 단계; 및 상기 N 비트 수신신호 심볼의 소정 번째 비트를 연판정함에 있어서, 해당 소정 번째 비트가 0인 거리 값들(Pi)의 최대값과 해당 소정 번째 비트가 1인 거리 값들의 최대값의 차를 구하는 단계를 포함한다.
한편, 본 발명은, 상기 연판정 디매핑 방법에 의해 수신 심벌이 각 비트들로 연판정된 값을 입력받아 오류를 정정하는 장치에 있어서, 채널 부호가 반복 부호인 경우, 연판정 디매퍼로부터 고차변조 차수 만큼의 비트를 연판정으로 분리한 값을 입력받아, 적응 복조 신호와 변조방식 정보에 의해 오류를 정정하여 샤논의 한계(Shannon Limit)에 근접한 성능을 갖는 것을 특징으로 한다.
본 발명의 연판정 디맵핑 방법(디맵퍼)은, 반복 부호의 입력으로 수신신호를 디맵핑함에 있어서, 다양한 고차변조 방식에 적합한 저복잡도를 가지면서도, 수신된 신호를 연판정하는데 있어 성능의 열화를 보이지 않는다.
이를 위해, 본 발명의 연판정 디맵핑 방법(디맵퍼)은, 디지털 무선통신 시스템에서 고차변조 방식의 경우, 수신되는 심볼의 값을 이용하여 채널 부호(반복 부호)의 입력으로 고차 변조의 차수 만큼의 비트를 연판정으로 분리하는데, 이때 수신된 신호로부터 연판정 값을 출력하는데 있어, 필요한 지수함수 및 로그함수 연산 방식을 배제하고, 간단한 비교연산을 이용하여 성능의 열화없이 연판정 값을 얻는다.
본 발명에 따르면, 고차변조 방식을 이용한 반복 부호(LDPC, Turbo, TPC 등)에 이용 가능하다. 즉, 고차변조 방식에 따라 매핑된 수신신호를 효율적으로 연판정 값으로 출력함으로써, 디지털 위성방송 시스템의 반복 부호(LDPC, Turbo, TPC 등)와 결합하여 샤논의 한계에 근접한 성능에 도달할 수 있다.
상술한 목적, 특징 및 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이며, 그에 따라 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다. 또한, 본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에 그 상세한 설명 을 생략하기로 한다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일실시예를 상세히 설명하기로 한다.
도 6 은 본 발명에 따른 연판정 디매핑 방법(연판정 디맵퍼)이 적용되는 채널 적응형 모뎀 수신기(오류 정정 장치)의 일실시예 구성도이다.
차기 디지털 위성방송 시스템(DVB-S2)에서 채널 부호로 사용되는 LDPC 부호는 대표적인 반복 부호 중 하나이며, 따라서 SISO(Soft Input Soft Output)를 기반으로 한다. 이를 위해, LDPC 복호기(16)는 입력으로 수신신호의 연판정 값을 요구하며, 이 연판정 방식에 따라 LDPC 복호기(16) 성능이 변하게 된다. 따라서, LDPC 복호기(16) 입력단에는 수신신호를 효율적으로 연판정할 수 있는 디매퍼(연판정 디맵퍼)(14)가 필요하다. 따라서, LDPC 복호기(16)는 연판정 디매퍼(14)의 연판정 값을 입력받아, 적응 복조 신호와 변조방식 정보에 의해 오류를 정정할 수 있다.
본 발명의 연판정 디매퍼(연판정 디매핑 방법)(14)에서는 구현이 간단한 비교 연산을 이용하여 양호한 성능을 보이면서, 별도의 복잡한 지수 연산 및 로그 연산이 필요없다.
상기 종래기술에 따른 LLR 방식은 상기 [수학식 1]에서와 같이 수신신호(r)와 성상점의 좌표(si)간의 수학적인 연산으로 Pi를 유도하는데 있어 지수연산을 포함하였고 이를 다시 로그연산을 이용하여 최종적으로 LLR 값을 유도하였다.
그러나, 본 발명의 연판정 디매퍼(연판정 디매핑 방법)(14)에서는 하기의 [수학식 4]의 성질을 이용하여 상기 [수학식 1]을 하기의 [수학식 5]와 같이 유도할 수 있다.
Figure 112005072259352-pat00004
Figure 112005072259352-pat00005
상기 [수학식 5]에서, "r"은 수신심벌이며, "si"는 각각의 성상점(성상점의 좌표)이며, "σ2"는 AWGN(Additive White Gaussian Noise) 채널 환경에서의 분산을 의미한다.
결국, Pi는 수신신호(r)와 성상점 좌표(si) 간의 거리 값을 의미하고, 8 PSK 경우, P0는 "000", P1은 "001", P2는 "010", P3은 "011", P4는 "100", P5는 "101", P6은 "110", P7은 "111"을 의미한다.
그리고, "b0, b1, b2"는 도 2의 8 PSK 성상점에서 심볼 매핑시 각 비트이고, "LLR[b0], LLR[b1], LLR[b2]"는 b0, b1, b2 각각의 비트들의 확률값으로 연판정 기법의 출력이다.
따라서, 8 PSK 경우, LLR[b2]는 최상위 비트(첫 번째 비트)의 연판정 값, LLR[b1]는 두 번째 비트의 연판정 값, LLR[b0]는 세 번째 비트의 연판정 값을 의미한다.
그러므로, 3비트 수신신호 심볼의 최상위 비트(첫 번째 비트)를 연판정함에 있어서는(LLR[b2]), 첫 번째 비트가 0인 거리 값들(Pi)의 최대값(max(P0,P1,P2,P3))과 첫 번째 비트가 1인 거리 값들의 최대값(max(P4,P5,P6,P7))의 차를 구하면 된다.
또한, 3비트 수신신호 심볼의 두 번째 비트를 연판정함에 있어서는(LLR[b1]), 두 번째 비트가 0인 거리 값들(Pi)의 최대값(max(P0,P1,P4,P5))과 두 번째 비트가 1인 거리 값들의 최대값(max(P2,P3,P6,P7))의 차를 구하면 된다.
또한, 3비트 수신신호 심볼의 세 번째 비트를 연판정함에 있어서는(LLR[b0]), 세 번째 비트가 0인 거리 값들(Pi)의 최대값(max(P0,P2,P4,P6))과 세 번째 비트가 1인 거리 값들의 최대값(max(P1,P3,P5,P7))의 차를 구하면 된다.
이와 같이 함으로써, [수학식 5]에서 지수 연산과 로그 연산 과정이 생략되 고, 비교 연산기 만으로 구현이 가능하여, 실제 하드웨어 구현시의 복잡성을 줄일 수 있다. 따라서, 8 PSK 경우, 도 7에 도시된 바와 같이 2입력/1출력을 갖는 7개의 비교기를 통해 연판정 값을 출력할 수 있다.
도 8 은 본 발명에 8 PSK 변조 방식을 적용하였을 경우, 기존의 방식(유클리디언 거리를 이용하는 방식(Euclidian), 위상의 구간을 이용하는 방식(Phase Sector))과 본 발명에 따른 LLR의 BER 성능 비교를 보여주는 그래프이다. 이때, 사용된 반복부호는 DVB-S2 표준안에 제시되는 LDPC이며, 이때의 부호화율은 2/3이다.
도 8에서 알 수 있듯이, 본 발명의 LLR 방식은 성능의 열화가 없고, 위상섹터를 이용한 방식(Phase Sector)과 유클리디언 거리를 이용한 방식(Euclidian)에 비해 약 0.3dB정도 성능이 우수함을 알 수 있다.
한편, 상기 [수학식 4]의 성질을 이용하여 도 4의 16 APSK의 성상점을 하기의 [수학식 6]과 같이 유도할 수 있다.
Figure 112005072259352-pat00006
상기 [수학식 6]에서, "r"은 수신심벌이며, "si"는 각각의 성상점(성상점의 좌표)이며, "σ2"는 AWGN(Additive White Gaussian Noise) 채널 환경에서의 분산을 의미한다.
결국, Pi는 수신신호(r)와 성상점 좌표(si) 간의 거리 값을 의미하고, 8 PSK경우, P0는 "0000", P1은 "0001", P2는 "0010", P3은 "0011", P4는 "0100", P5는 "0101", P6은 "0110", P7은 "0111", P8은 "1000", P9는 "1001", P10은 "1010", P11은 "1011", P12은 "1100", P13은 "1101", P14는 "1110", P15는 "1111"을 의미한다.
그리고, "b0, b1, b2, b3"는 도 4의 16 APSK 성상점에서 심볼 매핑시 각 비트이고, "LLR[b0], LLR[b1], LLR[b2], LLR[b3]"는 b0, b1, b2, b3 각각의 비트들의 확률값으로 연판정 기법의 출력이다.
따라서, 16 APSK 경우, LLR[b3]는 최상위 비트(첫 번째 비트)의 연판정 값, LLR[b2]는 두 번째 비트의 연판정 값, LLR[b1]는 세 번째 비트의 연판정 값, LLR[b0]는 네 번째 비트의 연판정 값을 의미한다.
그러므로, 4비트 수신신호 심볼의 최상위 비트(첫 번째 비트)를 연판정함에 있어서는(LLR[b3]), 첫 번째 비트가 0인 거리 값들(Pi)의 최대값(max(P0,P1,P2,P3,P4,P5,P6,P7))과 첫 번째 비트가 1인 거리 값들의 최대값(max(P8,P9,P10,P11,P12,P13,P14,P15))의 차를 구하면 된다.
또한, 4비트 수신신호 심볼의 두 번째 비트를 연판정함에 있어서는 (LLR[b2]), 두 번째 비트가 0인 거리 값들(Pi)의 최대값(max(P0,P1,P2,P3,P8,P9,P10,P11))과 두 번째 비트가 1인 거리 값들의 최대값(max(P4,P5,P6,P7,P12,P13,P14,P15))의 차를 구하면 된다.
또한, 4비트 수신신호 심볼의 세 번째 비트를 연판정함에 있어서는(LLR[b1]), 세 번째 비트가 0인 거리 값들(Pi)의 최대값(max(P0,P1,P4,P5,P8,P9,P12,P13))과 세 번째 비트가 1인 거리 값들의 최대값(max(P2,P3,P6,P7,P10,P11,P14,P15))의 차를 구하면 된다.
또한, 4비트 수신신호 심볼의 네 번째 비트를 연판정함에 있어서는(LLR[b0]), 네 번째 비트가 0인 거리 값들(Pi)의 최대값(max(P0,P2,P4,P6,P8,P10,P12,P14))과 네 번째 비트가 1인 거리 값들의 최대값(max(P1,P3,P5,P7,P9,P11,P13,P15))의 차를 구하면 된다.
이와 같이 함으로써, [수학식 6]에서 지수 연산과 로그 연산 과정이 생략되고, 비교 연산기 만으로 구현이 가능하여, 실제 하드웨어 구현시의 복잡성을 줄일 수 있다. 따라서, 16 APSK 경우, 2입력/1출력을 갖는 15개의 비교기를 통해 연판정 값을 출력할 수 있다.
다른 한편, 상기 [수학식 4]의 성질을 이용하여 도 5의 32 APSK의 성상점을 하기의 [수학식 7]과 같이 유도할 수 있다.
Figure 112005072259352-pat00007
상기 [수학식 7]에서, "r"은 수신심벌이며, "si"는 각각의 성상점(성상점의 좌표)이며, "σ2"는 AWGN(Additive White Gaussian Noise) 채널 환경에서의 분산을 의미한다.
결국, Pi는 수신신호(r)와 성상점 좌표(si) 간의 거리 값을 의미하고, 8 PSK경우, P0는 "00000", P1은 "00001", P2는 "00010", P3은 "00011", P4는 "00100", P5는 "00101", P6은 "00110", P7은 "00111", P8은 "01000", P9는 "01001", P10은 "01010", P11은 "01011", P12은 "01100", P13은 "01101", P14는 "01110", P15는 "01111", P16은 "10000", P17은 "10001", P18은 "10010", P19는 "10011", ..., P30은 "11110", P31은 "11111"을 의미한다.
그리고, "b0, b1, b2, b3, b4"는 도 5의 32 APSK 성상점에서 심볼 매핑시 각 비트이고, "LLR[b0], LLR[b1], LLR[b2], LLR[b3], LLR[b4]"는 b0, b1, b2, b3, b4 각각의 비트들의 확률값으로 연판정 기법의 출력이다.
따라서, 32 APSK 경우, LLR[b0]는 최상위 비트(첫 번째 비트)의 연판정 값, LLR[b1]는 두 번째 비트의 연판정 값, LLR[b2]는 세 번째 비트의 연판정 값, LLR[b3]는 네 번째 비트의 연판정 값, LLR[b4]는 다섯 번째 비트의 연판정 값을 의미한다.
그러므로, 5비트 수신신호 심볼의 최상위 비트(첫 번째 비트)를 연판정함에 있어서는(LLR[b0]), 첫 번째 비트가 0인 거리 값들(Pi)의 최대값(max(P0,P1,P2,P3,P4,P5,P6,P7,P8,P9,P10,P11,P12,P13,P14,P15))과 첫 번째 비트가 1인 거리 값들의 최대값(max(P16,P17,P18,P19,P20,P21,P22,P23,P24,P25,P26,P27,P28,P29,P30,P31))의 차를 구하면 된다.
마찬가지로, 5비트 수신신호 심볼의 두 번째 비트, 세 번째 비트, 네 번째 비트, 다섯 번째 비트를 연판정(LLR[b1], LLR[b2], LLR[b3], LLR[b4])할 수 있다.
이와 같이 함으로써, [수학식 7]에서 지수 연산과 로그 연산 과정이 생략되고, 비교 연산기 만으로 구현이 가능하여, 실제 하드웨어 구현시의 복잡성을 줄일 수 있다. 따라서, 32 APSK 경우, 2입력/1출력을 갖는 31개의 비교기를 통해 연판정 값을 출력할 수 있다.
도 9 및 도 10 은 본 발명에 16 APSK, 32 APSK 변조 방식을 적용하였을 경 우, 기존의 방식(유클리디언 거리를 이용하는 방식(Euclidian)과 본 발명에 따른 LLR의 BER 성능 비교를 보여주는 그래프이다. 이때, 사용된 반복부호는 DVB-S2 표준안에 제시되는 LDPC이며, 이때의 부호화율은 3/4이다.
도 9 및 도 10에서 알 수 있듯이, 본 발명의 LLR 방식은 유클리디언 거리를 이용한 방식(Euclidian)에 비해 성능의 열화가 없고, 성능이 우수함을 알 수 있다.
이와 같이 16 APSK, 32 APSK에서의 적용에서도 8 PSK의 경우와 마찬가지로 LLR 방식과 비교하여 성능의 열화가 없음을 알 수 있으며, 이는 고차변조 방식에서도 적용가능한 방식이라는 점을 알 수 있다.
상술한 바와 같은 본 발명의 방법은 프로그램으로 구현되어 컴퓨터로 읽을 수 있는 형태로 기록매체(씨디롬, 램, 롬, 플로피 디스크, 하드 디스크, 광자기 디스크 등)에 저장될 수 있다. 이러한 과정은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있으므로 더 이상 상세히 설명하지 않기로 한다.
이상에서 설명한 본 발명은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하므로 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니다.
상기와 같은 본 발명은, 디지털 무선통신 시스템의 반복 복호기의 입력으로 하드웨어의 크기와 전력소모량을 줄이면서 성능 열화가 없는 연판정을 얻을 수 있기 때문에, 차기 위성방송 시스템 DVB-S2 시스템의 반복 부호(LDPC) 복호기와 복조기 사이의 디매퍼로서 효율적으로 적용할 수 있는 효과가 있다.

Claims (5)

  1. 2N(여기서, N은 양의 정수) 위상변조 시스템에서의 연판정 디맵핑 방법에 있어서,
    수신신호(r)와 성상점 좌표(si) 간의 거리 값(Pi)을 정의하는 단계;
    N 비트 수신신호 심볼의 최상위 비트(첫 번째 비트)를 연판정함에 있어서, 첫 번째 비트가 0인 거리 값들(Pi)의 최대값과 첫 번째 비트가 1인 거리 값들의 최대값의 차를 구하는 단계;
    상기 N 비트 수신신호 심볼의 두 번째 비트를 연판정함에 있어서, 두 번째 비트가 0인 거리 값들(Pi)의 최대값과 두 번째 비트가 1인 거리 값들의 최대값의 차를 구하는 단계; 및
    상기 N 비트 수신신호 심볼의 소정 번째 비트를 연판정함에 있어서, 해당 소정 번째 비트가 0인 거리 값들(Pi)의 최대값과 해당 소정 번째 비트가 1인 거리 값들의 최대값의 차를 구하는 단계
    를 포함하는 반복 복호기를 위한 고차변조 방식에 적합한 연판정 디매핑 방법.
  2. 제 1 항에 있어서,
    상기 N이 3일 때, 8 PSK 변조 방식에서의 연판정 디매핑 방식은,
    하기의 [수학식 1]과 같이 비교 연산만으로 구현 가능한 것을 특징으로 하는 반복 복호기를 위한 고차변조 방식에 적합한 연판정 디매핑 방법.
    [수학식]
    Figure 112005072259352-pat00008
    (여기서, "r"은 수신심벌이며, "si"는 각각의 성상점(성상점의 좌표)이며, "σ2"는 AWGN(Additive White Gaussian Noise) 채널 환경에서의 분산, "b0, b1, b2"는 8 PSK 성상점에서 심볼 매핑시 각 비트, "LLR[b0], LLR[b1], LLR[b2]"는 b0, b1, b2 각각의 비트들의 확률값으로 연판정 기법의 출력으로서, LLR[b2]는 최상위 비트(첫 번째 비트)의 연판정 값, LLR[b1]는 두 번째 비트의 연판정 값, LLR[b0]는 세 번째 비트의 연판정 값임)
  3. 제 1 항에 있어서,
    상기 N이 4일 때, 16 APSK 변조 방식에서의 연판정 디매핑 방식은, 하기의 [수학식]과 같이 비교 연산만으로 구현 가능한 것을 특징으로 하는 반복 복호기를 위한 고차변조 방식에 적합한 연판정 디매핑 방법.
    [수학식]
    Figure 112005072259352-pat00009
    (여기서, "r"은 수신심벌이며, "si"는 각각의 성상점(성상점의 좌표)이며, "σ2"는 AWGN(Additive White Gaussian Noise) 채널 환경에서의 분산, "b0, b1, b2, b3"는 16 APSK 성상점에서 심볼 매핑시 각 비트이고, "LLR[b0], LLR[b1], LLR[b2], LLR[b3]"는 b0, b1, b2, b3 각각의 비트들의 확률값으로 연판정 기법의 출력으로서, LLR[b3]는 최상위 비트(첫 번째 비트)의 연판정 값, LLR[b2]는 두 번째 비트의 연판정 값, LLR[b1]는 세 번째 비트의 연판정 값, LLR[b0]는 네 번째 비트의 연판정 값임)
  4. 제 1 항에 있어서,
    상기 N이 5일 때, 32 APSK 변조 방식에서의 연판정 디매핑 방식은, 하기의 [수학식]과 같이 비교 연산만으로 구현 가능한 것을 특징으로 하는 반복 복호기를 위한 고차변조 방식에 적합한 연판정 디매핑 방법.
    [수학식]
    Figure 112005072259352-pat00010
    (여기서, "r"은 수신심벌이며, "si"는 각각의 성상점(성상점의 좌표)이며, "σ2"는 AWGN(Additive White Gaussian Noise) 채널 환경에서의 분산, "b0, b1, b2, b3, b4"는 32 APSK 성상점에서 심볼 매핑시 각 비트이고, "LLR[b0], LLR[b1], LLR[b2], LLR[b3], LLR[b4]"는 b0, b1, b2, b3, b4 각각의 비트들의 확률값으로 연판정 기법의 출력으로서, LLR[b0]는 최상위 비트(첫 번째 비트)의 연판정 값, LLR[b1]는 두 번째 비트의 연판정 값, LLR[b2]는 세 번째 비트의 연판정 값, LLR[b3]는 네 번째 비트의 연판정 값, LLR[b4]는 다섯 번째 비트의 연판정 값임)
  5. 제 1 항 내지 제 4 항 중 어느 한 항의 상기 연판정 디매핑 방법에 의해 수신 심벌이 각 비트들로 연판정된 값을 입력받아 오류를 정정하는 장치에 있어서,
    채널 부호가 반복 부호인 경우, 연판정 디매퍼로부터 고차변조 차수 만큼의 비트를 연판정으로 분리한 값을 입력받아, 적응 복조 신호와 변조방식 정보에 의해 오류를 정정하여 샤논의 한계(Shannon Limit)에 근접한 성능을 갖는 것을 특징으로 하는 오류 정정 장치.
KR1020050121114A 2005-12-09 2005-12-09 반복 복호기를 위한 고차변조 방식에 적합한 연판정 디매핑방법 및 그를 이용한 오류 정정 장치 KR100706618B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020050121114A KR100706618B1 (ko) 2005-12-09 2005-12-09 반복 복호기를 위한 고차변조 방식에 적합한 연판정 디매핑방법 및 그를 이용한 오류 정정 장치
US11/518,247 US7761777B2 (en) 2005-12-09 2006-09-11 Soft decision demapping method suitable for higher-order modulation for iterative decoder and error correction apparatus using the same
EP06254903A EP1806894A3 (en) 2005-12-09 2006-09-22 Soft decision demapping method suitable for higher-order modulation for iterative decoder
JP2006290246A JP2007166592A (ja) 2005-12-09 2006-10-25 反復デコーダーのための高次変調方式に適する軟判定デマップ方法及びそれを利用したエラー訂正装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050121114A KR100706618B1 (ko) 2005-12-09 2005-12-09 반복 복호기를 위한 고차변조 방식에 적합한 연판정 디매핑방법 및 그를 이용한 오류 정정 장치

Publications (1)

Publication Number Publication Date
KR100706618B1 true KR100706618B1 (ko) 2007-04-12

Family

ID=38057378

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050121114A KR100706618B1 (ko) 2005-12-09 2005-12-09 반복 복호기를 위한 고차변조 방식에 적합한 연판정 디매핑방법 및 그를 이용한 오류 정정 장치

Country Status (4)

Country Link
US (1) US7761777B2 (ko)
EP (1) EP1806894A3 (ko)
JP (1) JP2007166592A (ko)
KR (1) KR100706618B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010527552A (ja) * 2007-05-17 2010-08-12 サムスン エレクトロニクス カンパニー リミテッド 軟判定値生成装置およびその方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4697126B2 (ja) * 2006-11-21 2011-06-08 株式会社デンソー 軟判定補正方法、受信装置、プログラム
US20110004810A1 (en) * 2009-07-06 2011-01-06 Himax Media Solutions, Inc. Method and System of Receiving Data with Enhanced Error Correction
US20110150143A1 (en) * 2009-12-18 2011-06-23 Electronics And Telecommunications Research Institute Soft-decision demapping method for digital signal
KR20110071225A (ko) * 2009-12-21 2011-06-29 한국전자통신연구원 우수한 비트 오류 성능을 갖는 4+12+16 ａｐｓｋ 변조 방식을 위한 비트 매핑 방법
WO2013136694A1 (ja) * 2012-03-13 2013-09-19 パナソニック株式会社 無線通信装置及び無線通信方法
US9031168B1 (en) * 2014-04-21 2015-05-12 Northrop Grumman Systems Corporation Constellation design and optimization in non-linear satellite channels

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09181785A (ja) * 1995-09-14 1997-07-11 Thomson Consumer Electron Inc コンボルーション・デコーダ
JPH11215200A (ja) 1998-01-28 1999-08-06 Kenwood Corp ８ｐｓｋデマッパ
JP2003324356A (ja) 2002-05-01 2003-11-14 Sony Corp 符号化装置及び符号化方法、並びに復号装置及び復号方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0153966B1 (ko) 1994-11-28 1998-11-16 배순훈 비터비 복호기의 연판정 메트릭 산출방법 및 장치
DE19912825C1 (de) * 1999-03-22 2000-08-10 Siemens Ag Verfahren, Empfangseinrichtung und Funkstation zum Detektieren eines Datensymbols
US6594318B1 (en) * 1999-12-02 2003-07-15 Qualcomm Incorporated Method and apparatus for computing soft decision input metrics to a turbo decoder
JP2002198829A (ja) * 2000-12-26 2002-07-12 Sony Corp 復号装置及び復号方法
US6993098B2 (en) 2001-07-12 2006-01-31 Koninklijke Philips Electronics N.V. Method and apparatus for efficient calculating distance metric
WO2003075528A1 (en) * 2002-03-07 2003-09-12 Telefonaktiebolaget L M Ericsson (Publ) Soft value calculation for multilevel signals
JP2004032125A (ja) * 2002-06-24 2004-01-29 Hitachi Ltd 通信システムおよび信号処理方法
US7107509B2 (en) * 2002-08-30 2006-09-12 Lucent Technologies Inc. Higher radix Log MAP processor
KR20040068771A (ko) * 2003-01-27 2004-08-02 삼성전자주식회사 소프트 복조 방법 및 소프트 복조 장치
US7308047B2 (en) * 2003-12-31 2007-12-11 Intel Corporation Symbol de-mapping methods in multiple-input multiple-output systems
US7991360B2 (en) * 2004-03-05 2011-08-02 Ntt Docomo, Inc. Receiver apparatus, receiving method, and wireless communication system
KR100666399B1 (ko) * 2004-12-10 2007-01-09 한국전자통신연구원 수신기 및 그 신호 처리 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09181785A (ja) * 1995-09-14 1997-07-11 Thomson Consumer Electron Inc コンボルーション・デコーダ
JPH11215200A (ja) 1998-01-28 1999-08-06 Kenwood Corp ８ｐｓｋデマッパ
JP2003324356A (ja) 2002-05-01 2003-11-14 Sony Corp 符号化装置及び符号化方法、並びに復号装置及び復号方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010527552A (ja) * 2007-05-17 2010-08-12 サムスン エレクトロニクス カンパニー リミテッド 軟判定値生成装置およびその方法
KR101214509B1 (ko) 2007-05-17 2012-12-24 삼성전자주식회사 연판정 값 생성 장치 및 그 방법

Also Published As

Publication number Publication date
US20070133718A1 (en) 2007-06-14
JP2007166592A (ja) 2007-06-28
EP1806894A3 (en) 2012-04-11
US7761777B2 (en) 2010-07-20
EP1806894A2 (en) 2007-07-11

Similar Documents

Publication Publication Date Title
JP5955481B2 (ja) 軟判定値生成装置及び軟判定値生成方法
US7483497B2 (en) Method and apparatus for calculating log-likelihood ratio for decoding in a receiver for a mobile communication system
EP1946509B1 (en) Method and apparatus for normalizing input metric to a channel decoder in a wireless communication system
KR100706618B1 (ko) 반복 복호기를 위한 고차변조 방식에 적합한 연판정 디매핑방법 및 그를 이용한 오류 정정 장치
EP2974196B1 (en) Method and apparatus for encoding and decoding for frequency and quadrature-amplitude modulation in wireless communication system
CN111277536B (zh) Dvb-s2x***软解映射方法、数字信号处理***
AU2013362820B2 (en) Digital communication system
GB2395097A (en) A decoder apparatus and method of decoding therefor
US8116406B2 (en) Apparatus and method for generating soft bit metric and M-ary QAM receiving system using the same
CN101237434B (zh) 一种格雷映射m-psk调制的软判决方法
EP2362597B1 (en) Process for performing log-likelihood-ratio clipping in a soft-decision near-ML detector, and detector for doing the same
US8437431B1 (en) Sequential decoder fast incorrect path elimination method and apparatus for pseudo-orthogonal coding
JP4763057B2 (ja) 無線通信システムにおけるチャンネルデコーダに入力されるメトリックの正規化方法及び装置
Ryu et al. Simplified soft-decision demapping algorithm for digital video broadcasting system
US20080069273A1 (en) System for Compensating Turbodecoder Phase Shift
JP2001313571A (ja) 復調方法及び復調装置
US8422600B2 (en) Apparatus and method for estimating phase error based on variable step size
CN112003626B (zh) 一种基于导航电文已知比特的ldpc译码方法、***和介质
US8098773B1 (en) Communication method and apparatus
KR20130037429A (ko) 해상통신에서 적응형 변조방식을 적용한 고차변조 디매핑 통신방법
KR20120104824A (ko) 연판정 비트 검출 단일 복조기
Du et al. Sorting-Based Soft-Demapping Algorithm for LoRa Systems
KR100538281B1 (ko) 채널 신뢰도 값의 비균일 양자화를 이용한 복호 전처리장치 및 그를 이용한 저밀도패리티검사 복호 시스템

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130325

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140321

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee