KR100705628B1 - 액정표시장치의 구동회로 - Google Patents

액정표시장치의 구동회로 Download PDF

Info

Publication number
KR100705628B1
KR100705628B1 KR1020030100226A KR20030100226A KR100705628B1 KR 100705628 B1 KR100705628 B1 KR 100705628B1 KR 1020030100226 A KR1020030100226 A KR 1020030100226A KR 20030100226 A KR20030100226 A KR 20030100226A KR 100705628 B1 KR100705628 B1 KR 100705628B1
Authority
KR
South Korea
Prior art keywords
transistor
terminal
gate
voltage
node
Prior art date
Application number
KR1020030100226A
Other languages
English (en)
Other versions
KR20050070554A (ko
Inventor
안성준
김천홍
유세종
Original Assignee
비오이 하이디스 테크놀로지 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 비오이 하이디스 테크놀로지 주식회사 filed Critical 비오이 하이디스 테크놀로지 주식회사
Priority to KR1020030100226A priority Critical patent/KR100705628B1/ko
Priority to US11/013,051 priority patent/US20050156858A1/en
Priority to JP2004363710A priority patent/JP2005196158A/ja
Priority to TW093138832A priority patent/TWI280553B/zh
Priority to CNB2004101046348A priority patent/CN100428323C/zh
Publication of KR20050070554A publication Critical patent/KR20050070554A/ko
Application granted granted Critical
Publication of KR100705628B1 publication Critical patent/KR100705628B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
    • G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
    • G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Shift Register Type Memory (AREA)

Abstract

본 발명은 4개의 박막트랜지스터와 2개의 커패시터로 구성된 구동회로의 Vgoff 특성을 개선하고, 6개의 박막트랜지스터로 구성된 구동회로의 DC 스트레스에 의한 박막트랜지스터의 특성변화를 최소화하여 안정된 동작특성을 갖는 액정표시장치의 구동회로를 제공하기 위한 것으로서, n-1번째 회로의 출력단과 Vss단 사이에 시리얼하게 연결된 제 1, 제 2 트랜지스터와, 클럭신호(Clk)에 의해 동작하며 드레인에는 클럭신호의 반전신호인 ClkB 신호가 인가되며, 소스는 n번째 게이트 라인에 연결되는 제 3 트랜지스터와, 드레인이 제 3 트랜지스터의 소스에 연결되고 소스는 Vss단자에 연결되는 제 4 트랜지스터와, VDD단자와 Vss단자 사이에 시리얼하게 연결된 제 5, 제 6 트랜지스터와, n+1번째 회로의 출력신호에 의해 동작하고, 드레인과 소스가 각각 제 2 트랜지스터의 드레인과 소스에 각각 연결되는 제 7 트랜지스터와, n+1번째 회로의 출력신호에 의해 동작하고, 드레인과 소스가 각각 제 5 트랜지스터의 드레인과 소스에 각각 연결된 제 8 트랜지스터와, 제 3 트랜지스터의 게이트 전단에 형성된 제 1 커패시터와, 제 6 트랜지스터의 게이트와 드레인 사이에 형성된 제 2 커패시터를 포함하여 구성되는 것을 특징으로 한다.
Vgoff 전압, DC전압 스트레스

Description

액정표시장치의 구동회로{Driving circuit of Liquid Crystal Display}
도 1은 일반적인 액정표시장치의 구성도.
도 2는 종래 6개의 박막트랜지스터로 구성된 액정표시장치 구동회로의 구성도.
도 3은 도 2에 따른 동작 타이밍도.
도 4는 종래 4개의 박막트랜지스터와 2개의 커패시터로 구성된 액정표시장치 구동회로의 구성도.
도 5는 본 발명에 따른 액정표시장치 구동회로의 구성도.
도 6a 내지 6b는 본 발명의 액정표시장치 구동회로에 따른 시뮬레이션 파형도.
*도면의 주요 부분에 대한 부호 설명*
11: 액정패널 13 : 소스 드라이버 IC
15 : 게이트 드라이버 IC
본 발명은 액정표시장치 구동회로에 관한 것으로서, 특히 출력신호의 오프 레벨 안정화 및 DC 전압 스트레스에 기인한 소자 특성변화를 크게 개선하여 회로의 동작 특성을 대폭 개선시키는데 적당한 액정표시장치의 구동회로에 관한 것이다.
일반적으로, 디스플레이 장치 중 하나인 씨알티(CRT: Cathode Ray Tube)는 텔레비전을 비롯하여 각종 계측기기, 정보 단말기 등의 모니터에 주로 이용되어 왔으나, CRT 자체의 무게가 크기로 인하여 전자제품의 소형화, 경량화의 요구에 적극 대응할 수가 없었다.
이에, CRT를 대체하기 위해 경박, 단소화의 장점을 가지고 있는 액정표시장치가 활발하게 개발되어져 왔고, 최근에는 평판형 표시장치로서의 역할을 충분히 수행할 수 있을 정도로 개발되어 그 수요가 크게 증가하고 있는 추세에 있다.
이러한 액정표시장치는 도 1에 도시된 바와 같이, 복수의 게이트 라인과 데이터 라인이 교차 배치되고, 각 게이트 라인과 데이터 라인이 교차하는 부위에 박막트랜지스터가 배치되어 화상을 디스플레이 하는 액정패널(11)과, 상기 액정패널(11)의 데이터 라인을 구동하기 위한 구동전압을 인가하는 소스 드라이버 IC(13)와, 상기 액정패널(11)의 게이트 라인을 구동하기 위한 구동전압을 인가하는 게이트 드라이버 IC(15)로 구성된다.
그리고, 도면에는 도시하지 않았지만, 상기 소스 드라이버 IC(13) 및 게이트 드라이버 IC(15)로 각종 컨트롤 신호를 제공하는 주변회로를 포함하는데, 상기 주변회로에는 LVDS부, 타이밍 컨트롤러 등이 있다.
이와 같은 액정표시장치 중 a-Si AMLCD(Active Matrix Liquid Crystal Display)는 구동회로 집적기술에 있어서 폴리실리콘과 비교하여 저이동도, 다소 높 은 문턱전압과 기생용량에도 불구하고 비용절감, 콤팩트니스, 무게절감 등의 장점을 가지고 있어 그 기술이 많이 연구되었으며, 새로운 디자인 기술과 공정으로 구동회로의 액티브 매트릭스를 a-Si TFT로만 구성하게 되었다.
일반적으로 게이트 라인 구동전압은 게이트 드라이버 IC에서 출력되는데, 상기 게이트 드라이버 IC의 내부에는 쉬프트 레지스터, 레벨 쉬프트, 버퍼로 구성되어진다. 그러나 a-Si 로우 드라이버(Row Driver)는 이 모든 기능을 쉬프트 레지스터만으로 집적화해야 한다.
통상적으로 알려진 a-Si 로우 드라이버(Row Driver)의 쉬프트 레지스터는 4~6개의 트랜지스터로 구성되어 있으며, 그 크기는 각각 다르게 설계되어야 한다.
이하, 첨부된 도면을 참조하여 종래 기술에 따른 액정표시장치의 구동회로를 설명하면 다음과 같다.
도 2는 종래 기술에 따른 액정표시장치의 구동회로를 도시한 것으로서, 6개의 트랜지스터로 구성된 쉬프트 레지스터의 회로적 구성도이고, 도 3은 도 2에 따른 동작 타이밍도이다.
먼저, 종래의 액정표시장치의 구동회로는 6개의 박막트랜지스터(Tp, Td, Ts, Tr, Tl, Tz)로 구성되는데, 이와 같은 액정표시장치의 구동회로는 우선, T0에서는 입력이 하이 레벨이므로 노드 P2가 하이(high)가 되고, 그에 따라 박막트랜지스터 Tz는 턴-온이 된다. 이때, 출력측의 A점은 Vss에 의해 로우 레벨(Low level)로 바이어스(Bias)된다.
이때, 입력신호(Vi)와 φ2가 하이 레벨이면 박막트랜지스터 Tp, Tr, Ts는 동 시에 턴-온이 되며, 이때, 노드 P1은 포지티브(Positive)가 되고, 전압은 Vdd에서 Tp의 문턱전압을 뺀 전압이 된다.
한편, 노드 P2는 박막트랜지스터 Tr의 강력한 턴-온으로 인하여 로우 레벨(Low level)이 된다. 참고로, 박막트랜지스터 Tr은 Ts의 약10배 정도의 크기를 갖는다.
상기 노드 P2가 로우 레벨이 됨에 따라 Tz는 오프 상태가 되지만, 출력은 여전히 로우 레벨을 유지한다. 이는 φ1이 로우 레벨이기 때문이다.
한편, 상기 φ1이 하이 레벨이 되면, Tl은 프리챠지드 하이(Precharged high)가 되고, 노드 P1의 전압은 (Vdd-Vth)+φ1 스윙(Swing)의 약 90% 정도가 된다. 이때, 출력(Vo)은 φ1의 펄스를 따르게 되어 턴-온이 되며, 하이 레벨의 전압을 다음단 회로에 입력으로 인가하는 쉬프트 레지스터 기능을 수행하게 된다.
또한, 상기 φ2가 하이 레벨이 되면 노드 P2는 하이 레벨이 되고, 박막트랜지스터 Tz가 턴-온되면서 출력측의 A점은 로우 레벨이 된다.
한편, 도 4는 종래 다른 실시예에 따른 액정표시장치의 구동회로를 도시한 것으로서, 도 1은 6개의 박막트랜지스터로 이루어진 반면에, 도 4는 4개의 박막트랜지스터의 2개의 커패시터(C1, C2)로 구성된다.
상기 도 4와 같은 액정표시장치의 구동회로는 그 동작원리가 앞서 설명한 6개의 박막트랜지스터로 이루어진 회로와 유사하며, 리셋 신호가 다음단 출력신호를 받아 동작한다는 것에 차이가 있다.
그러나, 상기와 같은 종래의 액정표시장치의 구동회로는 다음과 같은 문제점 이 있었다.
첫째, 6개의 박막트랜지스터로 이루어진 경우, 리셋용 박막트랜지스터인 Td, Tz가 계속적으로 인가되는 Clock신호를 게이트 전압으로 사용하기 때문에 DC 스트레스를 클럭신호의 하이 레벨 전압으로 연속적으로 받게 되고, 이는 장시간 구동시 박막트랜지스터의 특성변화(문턱전압의 변화)를 야기하여 회로동작의 불량원인으로 작용하게 된다.
또한, 4개의 박막트랜지스터와 2개의 커패시터로 이루어진 경우, 박막트랜지스터 T4가 다음단의 출력신호에 의해 리셋기능을 수행하게 되는데, 1스캔 시간 동안만 온(On)이 되고, 나머지 프레임 기간 동안에는 플로팅(Floating) 상태가 된다. 이는 데이터 라인을 통해 인가되는 영상신호의 전압에 의해 커패시터 커플링을 발생시켜 일정시간 일정전압을 유지해야 하는 Vgoff 특성을 갖지 못하고 영상신호 전위만큼 변동하는 플럭츄에이션(Fluctuation) 현상을 일으키게 된다. 그런데, 상기와 같은 현상은 패널 구동이 라인반전(Line inversion)인 경우, 화면 떨림 현상(Flicker)을 유발하여 화면의 품위를 현저하게 떨어뜨리게 되는 문제점이 있었다.
본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위해 안출한 것으로서, 4개의 박막트랜지스터와 2개의 커패시터로 구성된 구동회로의 Vgoff 특성을 개선하고, 6개의 박막트랜지스터로 구성된 구동회로가 안고 있는 DC 스트레스에 의한 박막트랜지스터의 특성변화를 최소화하여 안정된 동작특성을 갖는 액정표시장치의 구동회로를 제공하는데 그 목적이 있다.
상기의 목적을 달성하기 위한 본 발명의 액정표시장치의 구동회로는 n-1번째 회로의 출력단과 Vss단 사이에 시리얼하게 연결된 제 1, 제 2 트랜지스터와, 클럭신호(Clk)에 의해 동작하며 드레인에는 상기 클럭신호의 반전신호인 ClkB 신호가 인가되며, 소스는 n번째 게이트 라인에 연결되는 제 3 트랜지스터와, 드레인이 상기 제 3 트랜지스터의 소스에 연결되고 소스는 상기 Vss단자에 연결되는 제 4 트랜지스터와, VDD단자와 상기 Vss단자 사이에 시리얼하게 연결된 제 5, 제 6 트랜지스터와, n+1번째 회로의 출력신호에 의해 동작하고, 드레인과 소스가 각각 상기 제 2 트랜지스터의 드레인과 소스에 각각 연결되는 제 7 트랜지스터와, n+1번째 회로의 출력신호에 의해 동작하고, 드레인과 소스가 각각 상기 제 5 트랜지스터의 드레인과 소스에 각각 연결된 제 8 트랜지스터와, 상기 제 3 트랜지스터의 게이트 전단에 형성된 제 1 커패시터와, 상기 제 6 트랜지스터의 게이트와 드레인 사이에 형성된 제 2 커패시터를 포함하여 구성되는 것을 특징으로 한다.
여기서, 상기 제 1, 제 6 트랜지스터는 상기 n-1번째 회로의 출력신호에 의해 동작 상태가 결정되고, 상기 제 7, 8 트랜지스터는 n+1번째 회로의 출력신호에 의해 동작상태가 결정되며, 상기 제 3 트랜지스터는 클럭신호(Clk)에 의해 동작상태가 결정되고, 상기 제 2, 4 트랜지스터는 상기 제 6 트랜지스터의 드레인 전압에 의해 동작 상태가 결정되며, 상기 제 5 트랜지스터는 VDD 전압에 의해 동작 상태가 결정된다.
또한, 상기 VDD 전압은 T2, T4, T5 트랜지스터의 Vth보다 큰 Vgs 전압이 인가 가능한 전압 범위를 갖는 것이 바람직하며, 박막트랜지스터의 소자 특성에 따라 일부 가변될 수 있음은 자명하다.
또한, 상기 제 7 트랜지스터는 n+1번째 출력신호에 의해 동작하는 리셋용 트랜지스터이고, 상기 제 8 트랜지스터는 상기 n+1번째 출력신호에 의해 동작하는 상기 VDD전압 전달용이다.
또한, 상기 제 1 커패시터는 n번째 게이트 라인으로 출력되는 신호의 오프 특성을 안정화시키기 위한 것이고, 상기 제 2 커패시터는 제 6 트랜지스터의 드레인 전압의 레벨을 안정화시키기 위한 것이다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 액정표시장치를 설명하면 다음과 같다.
도 5는 본 발명에 따른 액정표시장치의 구동회로를 도시한 것이다.
본 발명에 따른 액정표시장치의 구동회로는 도 5에 도시한 바와 같이, 8개의 박막트랜지스터(T1,T2,T3,T4,T5,T6,T7,T8)와 2개의 커패시터(C1,C2)로 구성된다.
즉, 도 5에 도시한 바와 같이, 제 1 트랜지스터(T1)의 게이트 단자와 드레인 단자는 n-1번째의 게이트 라인에 공통으로 연결되고, 상기 제 1 트랜지스터(T2)의 소스 단자와 Vss 단자 사이에는 제 2 트랜지스터(T2)가 연결되며, 클럭신호(Clk)에 의해 동작하는 제 3 트랜지스터(T3)가 소스 단자가 Vss 단자에 연결된 제 4 트랜지스터(T4)와 시리얼하게 연결된다. 이때, 상기 제 3 트랜지스터(T3)의 소스 단자와 상기 제 4 트랜지스터(T4)의 드레인 단자의 콘택점은 출력단(N)이 되고, 상기 출력단을 통해 출력되는 전압은 n번째 게이트 라인으로 인가되며, 상기 제 3 트랜지스터(T3)의 드레인 단자에는 상기 클럭신호의 반전신호(ClkB)가 인가된다.
한편, VDD단자와 Vss단자 사이에는 제 5 트랜지스터(T5)와 제 6 트랜지스터(T6)가 시리얼하게 연결되며, 리셋 신호에 의해 동작 상태가 결정되는 제 7 트랜지스터(T7)가 상기 제 2 트랜지스터(T2)는 패러렐하게 구성한다.
또한, 상기 리셋 신호에 의해 동작 상태가 결정되는 제 8 트랜지스터(T8)의 드레인 단자에는 VDD 전압이 인가되며, 상기 제 8 트랜지스터(T8)의 드레인 단자와 상기 제 5 트랜지스터(T5)의 게이트 단자에는 공통으로 상기 VDD전압이 인가되도록 연결된다.
한편, 상기 제 3 트랜지스터(T3)의 게이트 단자 전단에는 제 1 커패시터(C1)가 연결되는데, 상기 제 1 커패시터(C1)의 일측 전극에는 클럭신호가 인가되며 타측 전극은 상기 제 3 트랜지스터(T3)의 게이트 단자와 연결된다.
상기 제 2 트랜지스터(T2)의 게이트 단자는 제 6 트랜지스터(T6)의 드레인 단자와 상기 제 4 트랜지스터(T4)의 게인트 단자에 공통으로 연결되며, 상기 제 6 트랜지스터(T6)의 드레인 단자에는 제 2 커패시터(C2)의 일측 전극이 연결되고, 상기 제 2 커패시터(C2)의 타측 전극은 상기 제 1 트랜지스터(T1)의 드레인 단자와 상기 제 6 트랜지스터(T6)의 게이트 단자에 공통으로 연결된다.
이와 같이 구성된 본 발명의 액정표시장치의 구동회로의 동작을 설명하면 다음과 같다.
도면에 도시된 바와 같이, 본 발명에 따른 액정표시장치의 구동회로는 8개의 박막트랜지스터와 2개의 커패시터로 구성되며, 각 박막트랜지스터의 크기는 서로 상이할 뿐만 아니라, 그 기능도 서로 다르다.
이에, 회로 동작을 순서대로 살펴보면, 먼저, n-1번째 회로(미도시)의 출력신호가 제 1 트랜지스터(T1)의 드레인 단자를 통해 입력된다.
상기 제 1 트랜지스터(T1)를 통해 n-1번째 회로의 출력신호(본 구동회로인 n번째 회로를 기준으로 볼 때는 입력신호가 됨)가 입력되면, 클럭신호(Clk)도 상기 입력신호에 동기되어 입력된다.
이때, 상기 입력 신호가 하이 레벨의 신호이면 상기 제 1 트랜지스터(T1)와 제 6 트랜지스터(T6)는 턴-온 상태가 되며, 노드 P점은 포지티브 레벨이 되며 전압은 VDD 전압에서 제 1 트랜지스터(T1)의 문턱전압을 뺀 만큼의 전위가 된다. 이때, 제 5 트랜지스터(T5)를 통해서는 VDD DC전압 약 Vss전압보다 수 V 정도 높은 전압이 계속해서 인가됨과 동시에 노드 X점은 상기 제 6 트랜지스터(T6)의 강력한 턴-온으로 인하여 로우 레벨이 된다. 참고로, 제 6 트랜지스터(T6)는 제 5 트랜지스터(T5)의 약10배 이상의 크기이다.
상기 노드 X점의 레벨이 로우 레벨이므로, 제 4 트랜지스터(T4)가 오프 상태이지만, 출력(Output)은 여전히 로우 레벨을 유지한다. 왜냐하면, ClkB 신호가 로우 레벨이기 때문이다.
한편, n+1번째 회로의 출력신호가 리셋신호로 상기 제 7 트랜지스터(T7)와 제 8 트랜지스터(T8)에 인가되면 노드 P점의 디케이(Decay)를 제 2 트랜지스터(T2) 와 같이 그 기능을 수행하게 되며, 제 5 트랜지스터(T5)의 턴-온 전압이 기존 대비 낮기 때문에 그 기능을 강화하기 위한 수단으로 작용하게 된다.
이때, 상기 제 2 커패시터(C2)의 커패시턴스(Cap)의 역할은 노드 X점에서의 전위 레벨을 안정화시키기 위한 목적으로 형성이 되며, 제 1 커패시터(C1)의 커패시턴스는 출력신호(Output)의 오프 레벨 특성을 안정화시키기 위한 기능으로 형성된다.
이와 같이 본 발명에 따른 액정표시장치의 구동회로는 Vss전압보다 수 V 정도 높은 전압 계속적으로 인가되는 VDD신호에 의해 제 4 트랜지스터(T4)의 Vgs는 기존 대비 낮은 전압으로 구동된다.
상기와 같은 회로의 구성을 살펴보면, n-1번째 회로의 출력신호(즉, 본 회로 입장에서는 입력신호)는 제 1 트랜지스터(T1)의 게이트 단자와 드레인 단자에 동시에 입력되는 다이오드 형태를 가지며 또한 제 6 트랜지스터(T6)의 게이트 단자로도 입력된다.
상기 제 1 트랜지스터(T1)의 소스 단자는 리셋용 트랜지스터인 제 2 트랜지스터(T2)의 드레인 단자와 구동용 트랜지스터인 제 3 트랜지스터(T3)의 게이트 단자에 공통으로 연결되며, 상기 제 2 트랜지스터(T2), 제 4 트랜지스터(T4) 및 제 6 트랜지스터(T6)의 소스 단자는 Vss단자에 공통으로 연결된다.
클럭신호의 반전신호인 ClkB 신호는 구동용 트랜지스터인 제 3 트랜지스터(T3)의 드레인 단자로 인가되며 상기 제 3 트랜지스터(T3)의 소스 전극은 제 4 트랜지스터(T4)의 드레인 전극과 연결됨과 동시에 게이트 라인 구동 스위 치용 신호로 출력된다.
참고로, 도 6a 내지 6b는 본 발명에 따른 액정표시장치의 구동회로에 대한 시뮬레이션 파형을 도시한 것이다.
이상에서 본 발명의 바람직한 실시 예를 설명하였으나, 본 발명은 다양한 변화와 변경 및 균등물을 사용할 수가 있고, 상기 실시예들을 적절히 변형하여 동일하게 응용할 수가 있음이 명확하다. 따라서 상기 기재 내용은 하기의 특허청구범위의 한계에 의해 정해지는 본 발명의 범위를 한정하는 것이 아니다.
이상에서 상술한 바와 같이, 본 발명에 따른 액정표시장치의 구동회로는 다음과 같은 효과가 있다.
종래 4개의 박막트랜지스터와 2개의 커패시터로 이루어진 액정표시장치의 구동회로가 갖는 문제점인 오프 전압의 불안정화에 기인한 화면떨림 현상과 6개의 박막트랜지스터로 이루어진 액정표시장치의 구동회로가 갖는 문제점인 리셋 트랜지스터의 계속되는 DC전압 스트레스에 기인한 박막트랜지스터의 특성차 유발로 인한 회로 동작 불량의 문제점을 동시에 개선하여 안정적인 쉬프트 레지스터 회로를 구현할 수가 있다.

Claims (5)

  1. n-1번째 게이트 라인의 출력단에 드레인 단자와 게이트 단자가 공통으로 연결되는 제 1 트랜지스터와;
    드레인 단자가 상기 제 1 트랜지스터의 소스 단자와 연결되어 제 1 노드(P)를 이루고, 소스 단자가 Vss단에 연결된 제 2 트랜지스터와;
    제 1 전극에 클럭신호가 인가되고, 제 2 전극이 상기 제 1 노드(P)에 연결되는 제 1 커패시터와;
    게이트 단자가 상기 제 1 노드(P)에 연결되고, 드레인 단자에 상기 클럭신호의 반전신호가 인가되며, 소스 단자는 n번째 게이트 라인에 연결되는 제 3 트랜지스터와;
    게이트가 상기 제 2 트랜지스터의 게이트와 연결되어 제 2 노드(X)를 이루고, 드레인 단자는 상기 n번째 게이트 라인에 연결되며, 소스 단자가 상기 Vss단에 연결되는 제 4 트랜지스터와;
    VDD단자에 게이트 단자와 드레인 단자가 공통으로 연결되고, 소스 단자가 상기 제 2 노드(X)에 연결되는 제 5 트랜지스터와;
    상기 제 2 노드와 상기 Vss단 사이에 연결되고, 게이트 단자는 상기 제 1 트랜지스터의 드레인 단자에 연결되는 제 6 트랜지스터와;
    게이트 단자가 n+1번째 게이트 라인에 연결되며, 상기 제 1 노드(P)와 상기 Vss단 사이에 상기 제 2 트랜지스터와 병렬을 이루도록 연결되는 제 7 트랜지스터와;
    게이트 단자가 상기 n+1번째 게이트 라인에 연결되고, 상기 VDD단자와 상기 제 2 노드(X) 사이에 연결되는 제 8 트랜지스터와;
    상기 제 2 노드(X)와 상기 제 6 트랜지스터의 게이트 사이에 형성된 제 2 커패시터를 포함하여 구성되는 것을 특징으로 하는 액정표시장치의 구동회로.
  2. 제 1 항에 있어서,
    제 1, 제 6 트랜지스터는 입력신호로써 상기 n-1번째 게이트 라인에서 인가되는 신호에 의해 동작 상태가 결정되고,
    상기 제 7, 8 트랜지스터는 리셋신호로써 상기 n+1번째 게이트 라인에서 인가되는 신호에 의해 동작 상태가 결정되며,
    상기 제 3 트랜지스터는 클럭신호(Clk)에 의해 동작상태가 결정되고,
    상기 제 2, 4 트랜지스터는 상기 제 1 노드의 전압에 의해 동작 상태가 결정되며,
    상기 제 5 트랜지스터는 VDD 전압에 의해 동작 상태가 결정되는 것을 특징으로 하는 액정표시장치의 구동회로.
  3. 제 2 항에 있어서, 상기 VDD 전압은 상기 제2 트랜지스터, 제4 트랜지스터, 제5 트랜지스터의 문턱전압(Vth)보다 큰 게이트 소오스 전압(Vgs)이 인가 가능한 전압 범위를 갖는 것을 특징으로 하는 액정표시장치의 구동회로.
  4. 제 1 항에 있어서, 상기 제 7 트랜지스터는 n+1번째 출력신호에 의해 동작하는 리셋용 트랜지스터이고, 상기 제 8 트랜지스터는 상기 n+1번째 출력신호에 의해 동작하는 상기 VDD전압 전달용인 것을 특징으로 하는 액정표시장치의 구동회로.
  5. 제 1 항에 있어서, 상기 제 1 커패시터는 n번째 게이트 라인으로 출력되는 신호의 오프 특성을 안정화시키기 위한 것이고, 상기 제 2 커패시터는 제 6 트랜지스터의 드레인 전압의 레벨을 안정화시키기 위한 것임을 특징으로 하는 액정표시장치의 구동회로.
KR1020030100226A 2003-12-30 2003-12-30 액정표시장치의 구동회로 KR100705628B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020030100226A KR100705628B1 (ko) 2003-12-30 2003-12-30 액정표시장치의 구동회로
US11/013,051 US20050156858A1 (en) 2003-12-30 2004-12-15 Driving circuit of liquid crystal display
JP2004363710A JP2005196158A (ja) 2003-12-30 2004-12-15 液晶表示装置の駆動回路
TW093138832A TWI280553B (en) 2003-12-30 2004-12-15 Driving circuit of liquid crystal display
CNB2004101046348A CN100428323C (zh) 2003-12-30 2004-12-27 液晶显示装置的驱动电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030100226A KR100705628B1 (ko) 2003-12-30 2003-12-30 액정표시장치의 구동회로

Publications (2)

Publication Number Publication Date
KR20050070554A KR20050070554A (ko) 2005-07-07
KR100705628B1 true KR100705628B1 (ko) 2007-04-11

Family

ID=34747745

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030100226A KR100705628B1 (ko) 2003-12-30 2003-12-30 액정표시장치의 구동회로

Country Status (5)

Country Link
US (1) US20050156858A1 (ko)
JP (1) JP2005196158A (ko)
KR (1) KR100705628B1 (ko)
CN (1) CN100428323C (ko)
TW (1) TWI280553B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8542178B2 (en) 2010-06-03 2013-09-24 Hydis Technologies Co., Ltd. Display driving circuit gate driver with shift register stages

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4339103B2 (ja) * 2002-12-25 2009-10-07 株式会社半導体エネルギー研究所 半導体装置及び表示装置
US9153341B2 (en) 2005-10-18 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Shift register, semiconductor device, display device, and electronic device
KR101197058B1 (ko) 2006-02-20 2012-11-06 삼성디스플레이 주식회사 표시 장치의 구동 장치
US7936332B2 (en) * 2006-06-21 2011-05-03 Samsung Electronics Co., Ltd. Gate driving circuit having reduced ripple effect and display apparatus having the same
KR100796137B1 (ko) * 2006-09-12 2008-01-21 삼성에스디아이 주식회사 쉬프트 레지스터 및 이를 이용한 유기전계발광 표시장치
JP4306759B2 (ja) * 2007-04-04 2009-08-05 ソニー株式会社 画像表示装置、表示パネルおよび画像表示装置の駆動方法
KR100830123B1 (ko) * 2007-04-27 2008-05-19 주식회사 실리콘웍스 액정 패널의 채널들 간 오프셋 제거 방법
JP4970552B2 (ja) * 2007-12-28 2012-07-11 シャープ株式会社 補助容量配線駆動回路および表示装置
EP2226788A4 (en) * 2007-12-28 2012-07-25 Sharp Kk DISPLAY CONTROL, DISPLAY ARRANGEMENT AND DISPLAY CONTROL PROCEDURE
US8675811B2 (en) * 2007-12-28 2014-03-18 Sharp Kabushiki Kaisha Semiconductor device and display device
JP4902750B2 (ja) * 2007-12-28 2012-03-21 シャープ株式会社 半導体装置及び表示装置
KR101020627B1 (ko) * 2008-12-18 2011-03-09 하이디스 테크놀로지 주식회사 액정표시장치의 구동회로
TWI413970B (zh) * 2009-11-03 2013-11-01 Hannstar Display Corp 閘極驅動電路
CN102368378B (zh) * 2011-09-20 2014-07-16 昆山龙腾光电有限公司 栅极驱动单元及栅极驱动电路
KR101340197B1 (ko) * 2011-09-23 2013-12-10 하이디스 테크놀로지 주식회사 쉬프트 레지스터 및 이를 이용한 게이트 구동회로
CN104167188B (zh) 2013-05-16 2016-07-20 瀚宇彩晶股份有限公司 驱动单元与栅极驱动电路
CN103646636B (zh) * 2013-12-18 2015-11-25 合肥京东方光电科技有限公司 移位寄存器、栅极驱动电路及显示装置
CN104078022B (zh) * 2014-07-17 2016-03-09 深圳市华星光电技术有限公司 具有自我补偿功能的栅极驱动电路
TWI539435B (zh) * 2014-08-29 2016-06-21 友達光電股份有限公司 驅動電路
US9847070B2 (en) 2014-10-22 2017-12-19 Apple Inc. Display with intraframe pause circuitry
CN108573668B (zh) * 2017-03-10 2021-05-18 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN109243352B (zh) * 2017-07-11 2021-10-26 上海和辉光电股份有限公司 一种驱动电路及其驱动方法、显示装置
CN116416887A (zh) * 2021-12-31 2023-07-11 合肥鑫晟光电科技有限公司 一种移位寄存器单元、栅极驱动电路及显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020017530A (ko) * 2000-08-30 2002-03-07 구본준, 론 위라하디락사 쉬프트 레지스터 회로
KR20030095854A (ko) * 2002-06-15 2003-12-24 삼성전자주식회사 비정질-실리콘 박막 트랜지스터 게이트 구동 쉬프트레지스터 및 이를 가지는 액정 표시 장치
KR20040100018A (ko) * 2003-05-21 2004-12-02 비오이 하이디스 테크놀로지 주식회사 액정구동장치의 행구동회로에 사용되는 쉬프트 레지스터
KR20050037657A (ko) * 2003-10-20 2005-04-25 삼성전자주식회사 쉬프트 레지스터와, 이를 갖는 스캔 구동 회로 및 표시장치

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5434899A (en) * 1994-08-12 1995-07-18 Thomson Consumer Electronics, S.A. Phase clocked shift register with cross connecting between stages
US5517542A (en) * 1995-03-06 1996-05-14 Thomson Consumer Electronics, S.A. Shift register with a transistor operating in a low duty cycle
US5701136A (en) * 1995-03-06 1997-12-23 Thomson Consumer Electronics S.A. Liquid crystal display driver with threshold voltage drift compensation
US5949398A (en) * 1996-04-12 1999-09-07 Thomson Multimedia S.A. Select line driver for a display matrix with toggling backplane
KR100235590B1 (ko) * 1997-01-08 1999-12-15 구본준 박막트랜지스터 액정표시장치의 구동방법
KR100242244B1 (ko) * 1997-08-09 2000-02-01 구본준 스캐닝 회로
KR100281336B1 (ko) * 1998-10-21 2001-03-02 구본준 쉬프트 레지스터 회로
TW525139B (en) * 2001-02-13 2003-03-21 Samsung Electronics Co Ltd Shift register, liquid crystal display using the same and method for driving gate line and data line blocks thereof
KR100752602B1 (ko) * 2001-02-13 2007-08-29 삼성전자주식회사 쉬프트 레지스터와, 이를 이용한 액정 표시 장치
JP4310939B2 (ja) * 2001-06-29 2009-08-12 カシオ計算機株式会社 シフトレジスタ及び電子装置
US7050036B2 (en) * 2001-12-12 2006-05-23 Lg.Philips Lcd Co., Ltd. Shift register with a built in level shifter
AU2003241202A1 (en) * 2002-06-10 2003-12-22 Samsung Electronics Co., Ltd. Shift register, liquid crystal display device having the shift register and method of driving scan lines using the same
US6845140B2 (en) * 2002-06-15 2005-01-18 Samsung Electronics Co., Ltd. Method of driving a shift register, a shift register, a liquid crystal display device having the shift register

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020017530A (ko) * 2000-08-30 2002-03-07 구본준, 론 위라하디락사 쉬프트 레지스터 회로
KR20030095854A (ko) * 2002-06-15 2003-12-24 삼성전자주식회사 비정질-실리콘 박막 트랜지스터 게이트 구동 쉬프트레지스터 및 이를 가지는 액정 표시 장치
KR20040100018A (ko) * 2003-05-21 2004-12-02 비오이 하이디스 테크놀로지 주식회사 액정구동장치의 행구동회로에 사용되는 쉬프트 레지스터
KR20050037657A (ko) * 2003-10-20 2005-04-25 삼성전자주식회사 쉬프트 레지스터와, 이를 갖는 스캔 구동 회로 및 표시장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8542178B2 (en) 2010-06-03 2013-09-24 Hydis Technologies Co., Ltd. Display driving circuit gate driver with shift register stages

Also Published As

Publication number Publication date
TWI280553B (en) 2007-05-01
TW200521949A (en) 2005-07-01
KR20050070554A (ko) 2005-07-07
US20050156858A1 (en) 2005-07-21
CN1637836A (zh) 2005-07-13
JP2005196158A (ja) 2005-07-21
CN100428323C (zh) 2008-10-22

Similar Documents

Publication Publication Date Title
KR100705628B1 (ko) 액정표시장치의 구동회로
US8542178B2 (en) Display driving circuit gate driver with shift register stages
JP2626451B2 (ja) 液晶表示装置の駆動方法
US6052426A (en) Shift register using M.I.S. transistors of like polarity
US7477226B2 (en) Shift register
US8547368B2 (en) Display driving circuit having a memory circuit, display device, and display driving method
US9362892B2 (en) Scanning signal line drive circuit, display device having the same, and driving method for scanning signal line
US7646841B2 (en) Method of driving transistor
US6593920B2 (en) Level converter circuit and a liquid crystal display device employing the same
US9076370B2 (en) Scanning signal line drive circuit, display device having the same, and drive method for scanning signal line
US7196568B2 (en) Input circuit, display device and information display apparatus
US8217926B2 (en) Liquid crystal display having compensation circuit for reducing gate delay
WO2011114562A1 (ja) 走査信号線駆動回路およびそれを備えた表示装置
WO2011129126A1 (ja) 走査信号線駆動回路およびそれを備えた表示装置
US20130028370A1 (en) Shift register
TWI625718B (zh) 高穩定性的脈衝寬度可調式移位暫存器
CN110689858B (zh) 一种移位寄存器及其驱动方法、栅极驱动电路
US7382348B2 (en) Shift register
US8581814B2 (en) Method for driving pixels of a display panel
US6563481B1 (en) Active matrix liquid crystal display device, method of manufacturing the same, and method of driving the same
KR20050104895A (ko) 쉬프트 레지스터 및 그 구동 방법
US8665408B2 (en) Liquid crystal display device
KR20230103629A (ko) 게이트 구동 회로 및 이를 포함하는 표시 장치
JP2010002812A (ja) 液晶表示装置
KR101073263B1 (ko) 쉬프트 레지스터 및 그 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130315

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140318

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160323

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170321

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180316

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190326

Year of fee payment: 13