KR20050104895A

KR20050104895A - 쉬프트 레지스터 및 그 구동 방법

Info

Publication number: KR20050104895A
Application number: KR1020040030341A
Authority: KR
Inventors: 문수환
Original assignee: 엘지.필립스 엘시디 주식회사
Priority date: 2004-04-30
Filing date: 2004-04-30
Publication date: 2005-11-03
Also published as: KR101027827B1

Abstract

본 발명은 풀-업 트랜지스터를 제어하는 노드(Q)의 전압이 기생 캐패시터에 의해 변동되는 것을 방지함과 동시에 풀-다운 트랜지스터의 제어 노드(QB)의 게이트 바이어스 스트레스를 방지할 수 있는 쉬프트 레지스터를 제공하는 것이다.

이를 위하여, 본 발명의 실시 예에 따른 쉬프트 레지스터는 다수의 스테이지 각각이, 제1 노드에 의해 제어되어 클럭 신호를 출력 라인으로 공급하기 위한 풀-업 트랜지스터와; 제2 노드 및 제3 노드에 의해 각각 제어되어 제1 구동 전압을 상기 출력 라인으로 공급하기 위한 제1 및 제2 풀-다운 트랜지스터와; 상기 제1 노드의 프리-충전 및 방전을 위한 제1 제어부와; 제1 및 제2 클럭 신호와 상기 제1 노드를 이용하여 상기 제1 노드가 플로팅되는 것을 방지하고, 상기 제2 및 제3 노드를 교류 구동하기 위한 제2 제어부를 구비한다.

Description

쉬프트 레지스터 및 그 구동 방법{SHIFT REGISTER AND METHOD FOR DRIVING THE SAME}

본 발명은 액정 표시 장치의 구동 회로에 관한 것으로, 특히 아모퍼스-실리콘 박막 트랜지스터를 이용한 쉬프트 레지스터에 관한 것이다.

텔레비젼(Television) 및 컴퓨터(Computer)의 표시 장치로 사용되는 액정 표시 장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여, 액정 표시 장치는 액정셀들이 매트릭스 형태로 배열되어진 액정 패널과, 액정 패널을 구동하기 위한 구동 회로를 구비한다.

액정 패널에는 게이트 라인들과 데이터 라인들이 교차하게 배열되고 그 게이트 라인들과 데이터 라인들의 교차로 마련되는 영역에 액정셀들이 위치하게 된다. 이 액정 패널에는 액정셀들 각각에 전계를 인가하기 위한 화소 전극들과 공통 전극이 마련된다. 화소 전극들 각각은 스위칭 소자인 박막 트랜지스터(Thin Film Transistor)의 소스 및 드레인 단자들을 경유하여 데이터 라인들 중 어느 하나에 접속된다. 박막 트랜지스터의 게이트 단자는 게이트 라인들 중 어느 하나에 접속된다.

구동 회로는 게이트 라인들을 구동하기 위한 게이트 드라이버와, 데이터 라인들을 구동하기 위한 데이터 드라이버를 구비한다. 게이트 드라이버는 스캔 신호를 게이트 라인들에 순차적으로 공급하여 액정 패널 상의 액정셀들을 순차적으로 구동한다. 데이터 드라이버는 게이트 라인들 중 어느 하나에 스캔 신호가 공급될 때마다 데이터 라인들 각각에 비디오 신호를 공급한다. 이에 따라, 액정 표시 장치는 액정셀 별로 비디오 신호에 따라 화소 전극과 공통 전극 사이에 인가되는 전계에 의해 광투과율을 조절하여 화상을 표시한다.

이러한 구동 회로에서 게이트 드라이버는 쉬프트 레지스터를 이용하여 게이트 라인들을 순차적으로 구동시키기 위한 스캔 신호를 발생한다. 그리고, 데이터 드라이버는 쉬프트 레지스터를 이용하여 외부로부터 입력되는 비디오 신호를 일정 단위씩 순차적으로 샘플링할 수 있도록 하는 샘플링 신호를 발생한다.

도 1은 일반적인 2상 쉬프트 레지스터를 도시한 블록도로서, 도 1에 도시된 쉬프트 레지스터는 종속적으로 접속된 제1 내지 제n 스테이지를 구비한다.

제1 내지 제n 스테이지에는 고전위 및 고전위 구동 전압(미도시)과 함께 클럭 신호(C1) 및 제2 클럭 신호(C2)가 공통으로 공급되고, 스타트 펄스(Vst) 또는 전단 스테이지의 출력 신호가 공급된다. 제1 스테이지는 스타트 펄스(Vst)와 클럭 신호(C1) 및 제2 클럭 신호(C2)에 응답하여 제1 출력 신호(Out1)로 출력한다. 그리고, 제2 내지 제n 스테이지는 이전단 스테이지의 출력 신호와 클럭 신호(C1) 및 제2 클럭 신호(C2)에 응답하여 제2 내지 제n 출력 신호(Out2 내지 Outn) 각각을 출력한다. 이러한 제1 내지 제n 스테이지는 동일한 회로 구성을 가지며 스타트 펄스(Vst)의 특정 전압을 순차적으로 쉬프트시킨다. 제1 내지 제n 출력 신호(Out1 내지 Outn)는 액정 패널의 게이트 라인들을 순차적으로 구동하기 위한 스캔 신호로 공급되거나, 데이터 드라이버내에서 비디오 신호를 순차적으로 샘플링하기 위한 샘플링 신호로 공급된다.

도 2는 도 1에 도시된 한 스테이지의 구체적인 회로 구성을 나타낸 것이다.

도 2에 도시된 스테이지는 Q노드의 제어에 의해 제1 클럭 신호(C1)를 출력라인으로 출력하는 제5 NMOS 트랜지스터(T5)와, QB노드의 제어에 의해 저전위 구동 전압(VSS)을 출력 라인으로 출력하는 제6 NMOS 트랜지스터(T6)로 구성된 출력 버퍼부(20)와, Q노드와 QB노드를 제어하는 제1 내지 제4 NMOS 트랜지스터(T1 내지 T4)로 구성된 제어부(10)를 구비한다.

이러한 스테이지에는 고전위 및 저전위 전압(VDD, VSS)이 공급됨과 아울러 스타트 펄스(Vst), 클럭 신호(C1) 및 제2 클럭 신호(C2)가 공급된다. 여기서, 클럭 신호(C1)로는 도 3과 같이 일정한 펄스 폭을 갖는 하이 상태 전압 및 로우 상태 전압이 교번적으로 공급되고, 제2 클럭 신호(C2)(미도시)가 제1 클럭 신호(C1)와 상반된 극성을 갖도록 공급된다. 스타트 펄스(Vst)는 외부로부터 공급되거나, 이전단 스테이지의 출력 신호가 공급된다. 이하, 스테이지의 동작 과정을 도 3에 도시된 구동 파형을 참조하여 설명하기로 한다.

A기간에서 제2 클럭 신호(C2)의 하이 전압과 동기하여 스타트 펄스(Vst)의 하이 전압이 공급된다. 이에 따라, 제2 클럭 신호(C2)의 하이 전압에 의해 제1 NMOS 트랜지스터(T1)가 턴-온되어 스타트 펄스(Vst)의 하이 전압이 Q노드로 공급, 즉 프리-차지된다. Q노드로 프리-차지된 하이 전압에 의해 제5 NMOS 트랜지스터(T5)가 턴-온되어 클럭 신호(C1)의 로우 전압을 출력 라인으로 공급한다. 이때, 제2 NMOS 트랜지스터(T2)도 제2 클럭 신호(C2)의 하이 전압에 의해 턴-온되어 QB노드에 고전위 구동 전압(VDD)을 공급하고, QB노드에 공급된 고전위 구동 전압(VDD)에 의해 제6 NMOS 트랜지스터(T6)도 턴-온되어 저전위 구동 전압(VSS)을 공급한다. 이에 따라, A기간에서 스테이지의 출력 라인은 로우 상태의 출력 신호(OUT)를 출력하게 된다.

B기간에서 제2 클럭 신호(C2)의 로우 전압에 의해 제1 NMOS 트랜지스터(T1)가 턴-오프됨으로써 Q노드는 하이 상태로 플로팅되므로 제5 NMOS 트랜지스터(T5)는 턴-온 상태를 유지한다. 이때, 클럭 신호(C1)로 하이 전압이 공급됨에 따라 플로팅된 Q노드는 제5 NMOS 트랜지스터(T5)의 게이트 전극과 드레인 전극의 중첩으로 형성된 기생 캐패시터(CGD)의 영향으로 부트스트래핑(Bootstrapping)된다. 이에 따라, Q노드 전압이 더욱 상승하여 제5 NMOS 트랜지스터(T5)가 확실하게 턴-온됨으로써 클럭 신호(C1)의 하이 전압이 출력 라인으로 빠르게 공급된다. 그리고, 하이 상태로 플로팅된 Q노드에 의해 제4 NMOS 트랜지스터(T4)가, 하이 상태의 클럭 신호(C1)에 의해 제3 NMOS 트랜지스터(T3)가 턴-온되어 QB노드에는 저전위 구동 전압(VSS)가 공급되므로 제6 NMOS 트랜지스터(T6)는 턴-오프된다. 이에 따라, B기간에서 스테이지의 출력 라인은 하이 상태의 출력 신호(OUT)를 출력한다.

C기간에서 제2 클럭 신호(C2)의 하이 전압에 의해 제1 NMOS 트랜지스터(T1)가 턴-온되어 스타트 펄스(Vst)의 로우 전압이 Q노드로 공급되므로 제5 NMOS 트랜지스터(T5)는 턴-오프된다. 이때, 제2 클럭 신호(C2)의 하이 전압에 의해 제2 NMOS 트랜지스터(T2)가 턴-온되어 고전위 구동 전압(VDD)이 QB노드로 공급됨으로써 제6 NMOS 트랜지스터(T6)가 턴-온되어 저전위 구동 전압(VSS)을 출력 라인으로 출력한다. 이때, 제3 NMOS 트랜지스터(T3)는 클럭 신호(C1)의 로우 전압에 의해 턴-오프되고, 제4 NMOS 트랜지스터(T4)는 Q노드의 로우 전압에 의해 턴-오프되어 QB노드에 고전위 구동 전압(VDD)이 유지된다. 이에 따라, C기간에서 스테이지의 출력 라인은 로우 상태의 출력 신호(OUT)를 출력한다.

D기간에서 제2 클럭 신호(C2)의 로우 전압에 의해 제1 NMOS 트랜지스터(T1)가 턴-오프되므로 Q노드는 로우 상태로 플로팅된다. 그리고, 제2 클럭 신호(C2)의 로우 전압에 의해 제2 NMOS 트랜지스터(T2)가 턴-오프, 로우 상태로 플로팅된 Q노드에 의해 제4 NMOS 트랜지스터(T4)가 턴-오프되므로, QB노드는 클럭 신호(C1)의 하이 전압에 의해 제3 NMOS 트랜지스터(T3)가 턴-온되더라도 이전 기간(C)에서 공급된 고전위 구동 전압(VDD) 보다 조금 낮아진 하이 상태를 유지하면서 플로팅된다. 이에 따라, 제6 NMOS 트랜지스터(T6)는 턴-온 상태를 유지하여 저전위 구동 전압(VSS)을 출력 라인으로 출력한다. 이 결과, D기간에서 스테이지의 출력 라인은 로우 상태의 출력 신호(OUT)를 출력한다.

그리고, 나머지 기간에서는 상기 C기간 및 D기간이 교번적으로 반복되므로 스테이지의 출력 신호(OUT)는 계속 로우 상태를 유지하게 된다.

여기서, 아모퍼스-실리콘 박막 트랜지스터 공정으로 형성되는 제1 내지 제6 NMOS 트랜지스터(T1 내지 T6) 각각은 게이트 전극이 소스 및 드레인 전극 각각과 중첩되는 구조를 갖게 되므로 불가피하게도 기생 캐패시터(CGS, CGD)를 포함한다. 특히 아모퍼스-실리콘 박막 트랜지스터의 낮은 이동도를 보상하기 위하여 출력 버퍼부(20)를 구성하는 제5 및 제6 NMOS 트랜지스터(T5, T6)가 상당히 크게 형성됨에 따라 기생 캐패시터(CGS, CGD)도 증가하게 된다.

여기서, 풀-업 트랜지스터인 제5 NMOS 트랜지스터(T5)에서 게이트 전극과 드레인 전극의 중첩부에 형성된 제1 기생 캐패시터(CGD)는 Q노드를 부트스트랩핑시키는데 유용하게 된다. 그러나, 제5 NMOS 트랜지스터(T5)의 게이트 전극과 소스 전극의 중첩부에 형성된 제2 기생 캐패시터(CGS)는 소스 전극에 공급되는 클럭 신호(C1)가 도 3과 같이 로우에서 하이로 트랜지션할 때마다 플로팅 상태인 Q노드의 전압을 변동시킴으로써 출력 전압(Vout)도 흔들리게 하는 문제점이 있다.

도 3을 참조하면, D기간에서 하이 전압으로 트랜지션된 클럭 신호(C1)가 제5 NMOS 트랜지스터(T5)의 제2 기생 캐패시터(CGS)를 통해 유기됨에 따라 로우 상태로 플로팅된 Q노드의 전압이 조금 높은 상태로 변동하고, 그에 따라 출력 전압(OUT)도 로우 전압에서 좀 상승하였음을 알 수 있다. 이렇게 왜곡된 출력 전압(OUT)은 다음 스테이지의 입력으로 사용되므로 다수의 스테이지를 거칠 수록 출력 전압(OUT)의 왜곡량이 증가하게 되어 어느 시점에서는 회로 오동작을 가져올 수 있는 문제점이 있다.

또한, 아모퍼스-실리콘 박막 트랜지스터는 고온 동작시 게이트 단자에 직류(DV) 전압이 계속 공급되면 바이어스 스트레스로 인하여 오동작하게 되는 바이어스 템퍼레이쳐 스트레스(Bias Temperature Stress) 특성을 갖고 있다.

그런데, 종래의 쉬프트 레지스터에서는 도 3과 같이 제6 NMOS 트랜지스터(T6)의 게이트 노드인 QB노드에 대부분의 기간동안(즉, Q노드가 하이 상태가 되는 A, B기간을 제외한 나머지 기간동안) 고전위 구동 전압(VDD)이 직류 형태로 인가됨을 알 수 있다. 이에 따라, 종래의 쉬프트 레지스터는 고온에서 동작하는 경우 제6 NMOS 트랜지스터(T6)가 게이트 바이어스 스트레스에 의해 오동작하게 되는 문제점이 있다.

따라서, 본 발명의 목적은 풀-업 트랜지스터를 제어하는 노드(Q)의 전압이 기생 캐패시터에 의해 변동되는 것을 방지함과 동시에 풀-다운 트랜지스터의 제어 노드(QB)의 게이트 바이어스 스트레스를 방지할 수 있는 쉬프트 레지스터를 제공하는 것이다.

상기 목적을 달성하기 위하여, 본 발명의 실시 예에 따른 쉬프트 레지스터는 스타트 펄스를 쉬프트시켜 각각의 출력 신호와 다음단의 스타트 펄스로 공급하는 다수의 스테이지로 구성된 쉬프트 레지스터에 있어서, 상기 다수의 스테이지 각각이, 제1 노드에 의해 제어되어 클럭 신호를 출력 라인으로 공급하기 위한 풀-업 트랜지스터와; 제2 노드 및 제3 노드에 의해 각각 제어되어 제1 구동 전압을 상기 출력 라인으로 공급하기 위한 제1 및 제2 풀-다운 트랜지스터와; 상기 제1 노드의 프리-충전 및 방전을 위한 제1 제어부와; 제1 및 제2 클럭 신호와 상기 제1 노드를 이용하여 상기 제1 노드가 플로팅되는 것을 방지하고, 상기 제2 및 제3 노드를 교류 구동하기 위한 제2 제어부를 구비한다.

상기 제1 제어부는 상기 스타트 펄스에 응답하여 그 스타트 펄스를 상기 제1 노드로 프리-충전하는 제1 트랜지스터와; 다음단 스테이지의 출력 신호에 응답하여 상기 제1 구동 전압을 상기 제1 노드로 공급하는 제2 트랜지스터를 구비한다.

상기 제2 제어부는 상기 제2 및 제3 노드 각각에 의해 제어되어 상기 제1 구동 전압을 교번적으로 상기 제1 노드로 공급하는 제3 및 제4 트랜지스터와; 제2 구동 전압에 의해 제어되어 상기 제1 클럭 신호를 상기 제2 노드로 공급하는 제5 트랜지스터와; 상기 제1 노드에 의해 제어되어 상기 제1 구동 전압을 상기 제2 노드로 공급하는 제6 트랜지스터와; 상기 제2 구동 전압에 의해 제어되어 상기 제2 클럭 신호를 상기 제3 노드로 공급하는 제7 트랜지스터와; 상기 제1 노드에 의해 제어되어 상기 제1 구동 전압을 상기 제2 노드로 공급하는 제8 트랜지스터를 구비한다.

상기 제5 및 제6 트랜지스터가 동시에 턴-온된 경우 상기 제2 노드에 상기 제1 구동 전압이 공급되도록 상기 제6 트랜지스터가 상기 제5 트랜지스터 보다 크게 형성된다.

상기 제7 및 제8 트랜지스터가 동시에 턴-온된 경우 상기 제2 노드에 상기 제1 구동 전압이 공급되도록 상기 제6 트랜지스터가 상기 제5 트랜지스터 보다 크게 형성된다.

상기 제3 및 제4 트랜지스터는 상기 제1 노드가 상기 풀-업 트랜지스터를 턴-온시키는 기간을 제외한 나머지 기간에 상기 제1 구동 전압을 교번적으로 상기 제1 노드로 공급한다.

상기 제5 내지 제8 트랜지스터는 상기 제1 노드가 상기 풀-업 트랜지스터를 턴-온시키는 기간을 제외한 나머지 기간에 상기 제2 및 제3 노드를 교류 구동하여 상기 제1 및 제2 풀-다운 트랜지스터가 교번적으로 턴-온되게 한다.

상기 제1 구동 전압은 저전위, 상기 제2 구동 전압은 고전위 전압이다.

상기 스테이지는 동일 채널 타입의 트랜지스터로 구성된다.

상기 스테이지는 NMOS 트랜지스터로 구성된다.

그리고, 본 발명에 따른 쉬프트 레지스터의 구동 방법은 상기 풀-업 트랜지스터가 상기 제1 노드에 의해 턴-온되는 기간을 제외한 나머지 기간에서, 상기 제5 내지 제8 트랜지스터에 의해 상기 제2 및 제3 노드를 교류 구동하여 상기 제1 및 제2 풀-다운 트랜지스터가 교번적으로 턴-온되어 상기 제1 구동 전압을 상기 출력 라인으로 공급하고, 상기 제2 및 제3 노드에 의해 상기 제3 및 제4 트랜지스터가 교번적으로 턴-온되어 상기 제1 구동 전압을 상기 제1 노드로 공급하는 것을 특징으로 한다.

상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부한 도면들을 참조한 본 발명의 바람직한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.

이하, 본 발명의 바람직한 실시 예를 도 4 및 도 5를 참조하여 설명하기로 한다.

도 4는 본 발명의 실시 예에 따른 쉬프트 레지스터에서 종속적으로 접속된 다수의 스테이지 중 어느 한 스테이지의 상세 회로를 도시한 것이고, 도 5는 그 스테이지의 구동 파형을 도시한 것이다.

도 4에 도시된 쉬프트 레지스터의 스테이지는 Q노드의 제어에 의해 제1 클럭 신호(C1)를 출력 라인으로 출력하는 풀-업 NMOS 트랜지스터(T9)와, QB1 및 QB2 노드의 제어에 의해 저전위 구동 전압(VSS)을 출력 라인으로 출력하는 제1 및 제2 풀-다운 NMOS 트랜지스터(T10, T11)로 구성된 출력 버퍼부(50)와; Q노드의 프리-충전 및 방전을 위한 제1 및 제2 NMOS 트랜지스터(T1, T2)로 구성된 제1 제어부(30)와; Q노드의 변동을 방지하고 QB1 및 QB2를 교류 구동하기 위한 제3 내지 제8 NMOS 트랜지스터(T3 내지 T8)로 구성된 제2 제어부(40)를 구비한다.

제1 제어부(30)의 제1 NMOS 트랜지스터(T1)는 스타트 펄스(Vst) 입력 라인에 다이오드 형태로 접속되어 스타트 펄스(Vst)의 하이 전압의 Q노드에 프리-충전한다. 제2 NMOS 트랜지스터(T2)는 다음단 출력 전압(OUTi+1)에 의해 제어되어 저전위 전압(VSS)을 Q노드로 공급한다.

제2 제어부(40)는 QB1 및 QB2 노드 각각의 제어로 저전위 전압(VSS)를 Q노드로 공급하는 제3 및 제4 NMOS 트랜지스터(T3, T4)와, 제1 클럭 신호(C1)와 Q노드를 이용하여 QB1을 제어하는 제5 및 제6 NMOS 트랜지스터(T5, T6), 제2 클럭 신호(C2)와 Q노드를 이용하여 QB1과 상반되게 QB2를 제어하는 제7 및 제8 NMOS 트랜지스터(T7, T8)를 구비한다.

제5 및 제7 NMOS 트랜지스터(T5, T7)는 고전위 공급 전압(VDD)에 의해 제어되므로 항상 턴-온 상태를 유지하여 제1 및 제2 클럭 신호(C1, C2) 각각을 QB1 및 QB2 노드 각각에 공급한다. 제6 및 제8 NMOS 트랜지스터(T6, T8)는 Q노드에 따라 제어되어 저전위 전압(VSS)을 QB1 및 QB2 노드 각각에 공급한다. 이러한 제5 내지 제8 NMOS 트랜지스터(T5 내지 T8)는 QB1 및 QB2 노드가 교류 구동되게 함으로써 제1 및 제2 풀-다운 트랜지스터(T10, T11)의 게이트 전극이 게이트 바이어스 스트레스를 받는 것을 방지할 수 있게 된다. 그리고, 제3 및 제4 NMOS 트랜지스터(T3, T4)는 QB1 및 QB2의 제어에 의해 현 스테이지에서 하이 출력 전압(OUTi)이 출력된 이후 Q노드에 저전위 전압(VSS)을 교번적으로 공급함으로써 Q노드가 플로팅되는 것을 방지하게 된다. 이에 따라, 풀-업 트랜지스터(T9)의 제2 기생 캐패시터(CGS)의 커플링로 인한 Q노드의 전압 변동을 방지하게 된다. 여기서, 제1 및 제2 클럭 신호(C1, C2)는 서로 상반되게 공급된다.

이러한 구성을 갖는 쉬프트 레지스터의 동작을 도 5에 도시된 구동 파형을 참조하여 설명하기로 한다.

A기간에서 클럭 신호(C1)의 로우 전압, 제2 클럭 신호(C2)의 하이 전압, 그리고 스타트 펄스(Vst)의 하이 전압이 공급된다. 스타트 펄스(Vst)의 하이 전압에 의해 제1 NMOS 트랜지스터(T1)가 턴-온되어 스타트 펄스(Vst)의 하이 전압이 Q노드로 공급, 즉 프리-차지되고, 다음단 출력 신호(OUTi+1)의 로우 전압에 의해 제2 NMOS 트랜지스터(T2)는 턴-오프된다. Q노드의 하이 전압에 의해 풀-업 NMOS 트랜지스터(T8)가 턴-온되어 제1 클럭 신호(C1)의 로우 전압이 스테이지의 출력 라인으로 공급된다. 이때, 제5 및 제7 NMOS 트랜지스터(T5, T7)는 고전위 전압(VDD)에 의해, 제6 및 제7 NMOS 트랜지스터(T6, T7)는 Q노드의 하이 전압에 의해 동시에 턴-온된다. 여기서, 제6 및 제8 NMOS 트랜지스터(T6, T8)를 제5 및 제7 NMOS 트랜지스터(T5, T6) 보다 크게 형성됨으로써 QB1 및 QB2 노드에는 저전위 전압(VSS)이 공급된다. 예를 들면, 제6 및 제8 NMOS 트랜지스터(T6, T8)와, 제5 및 제7 NMOS 트랜지스터(T5, T7)의 크기는 대략 3:1 정도의 비를 갖도록 형성된다. 그리고, QB1 및 QB2의 로우 전압에 의해 제1 및 제2 풀-다운 NMOS 트랜지스터(T10, T11)는 턴-오프된다. 이에 따라, A기간에서 스테이지의 출력 라인은 로우 상태의 출력 신호(OUTi)를 출력하게 된다.

B기간에서 클럭 신호(C1)의 하이 전압, 제2 클럭 신호(C2)의 로우 전압, 그리고 스타트 펄스(Vst)의 로우 전압이 공급된다. 스타트 펄스(Vst)의 로우 전압에 의해 제1 NMOS 트랜지스터(T1)가 턴-오프, 다음단 출력 신호(OUTi+1)의 로우 전압에 의해 제2 NMOS 트랜지스터(T2)가 턴-오프되어 Q노드가 하이 상태로 플로팅된다. 하이 상태로 플로팅된 Q노드는 풀-업 NMOS 트랜지스터(T9)의 게이트 전극과 소스 전극의 중첩으로 형성된 제1 기생 캐패시터(CGD)의 커플링 작용으로 클럭 신호(C1)의 하이 전압을 따라 부트스트래핑(Bootstrapping)된다. 이에 따라, Q노드 전압이 더욱 상승하여 풀-업 NMOS 트랜지스터(T9)가 확실하게 턴-온됨으로써 클럭 신호(C1)의 하이 전압이 출력 라인으로 빠르게 공급된다. 여기서, Q노드의 부트스트래핑 효과를 높이기 위하여 별도의 캐패시터가 제1 기생 캐패시터(CGD)와 병렬로 형성되기도 한다. 이때, 제5 내지 제8 NMOS 트랜지스터(T5 내지 T8)는 상기 A기간과 같이 동작하여 QB1 및 QB2 노드는 로우 상태가 되므로, 제3 및 제4 NMOS 트랜지스터(T3, T4)와 제1 및 제2 풀-다운 NMOS 트랜지스터(T10, T11)는 턴-오프된다. 이에 따라, B기간에서 스테이지의 출력 라인은 하이 상태의 출력 신호(OUTi)를 출력한다.

C기간에서 클럭 신호(C1)의 로우 전압, 제2 클럭 신호(C2)의 하이 전압, 그리고 스타트 펄스(Vst)의 로우 전압이 공급된다. 스타트 펄스(Vst)의 로우 전압에 의해 제1 NMOS 트랜지스터(T1)는 턴-오프, 다음단 출력 신호(OUTi+1)의 하이 전압에 의해 제2 NMOS 트랜지스터(T2)가 턴-온되어 Q노드에는 저전위 전압(VSS)이 공급되므로 풀-업 NMOS 트랜지스터(T9)는 턴-오프된다. 이때, Q노드의 로우 전압에 의해 제6 및 제8 NMOS 트랜지스터(T6, T8)는 턴-오프된다. 그리고, 고전위 전압(VDD)에 의해 턴-온 상태를 유지하는 제5 및 제7 NMOS 트랜지스터(T5, T7)에 의해 QB1 노드에는 제1 클럭 신호(C1)의 로우 전압이, QB2 노드에는 제2 클럭 신호(C2)의 하이 전압이 공급된다. 이에 따라, 제3 NMOS 트랜지스터(T3)는 QB1의 로우 전압에 의해 턴-오프되고, 제4 NMOS 트랜지스터(T4)는 QB2의 하이 전압에 의해 턴-온되어 Q노드에 저전위 전압(VSS)을 공급한다. 또한, QB1의 로우 전압에 의해 제1 풀-다운 트랜지스터(T10)는 턴-오프, QB2의 하이 전압에 의해 제2 풀-다운 트랜지스터(T11)는 턴-온되어 출력 라인에는 저전위 전압(VSS)이 공급된다. 이에 따라, C기간에서 스테이지의 출력 라인은 로우 상태의 출력 신호(OUT)를 출력한다.

D기간에서 클럭 신호(C1)의 하이 전압, 제2 클럭 신호(C2)의 로우 전압, 그리고 스타트 펄스(Vst)의 로우 전압이 공급된다. 스타트 펄스(Vst) 및 다음단 출력 신호(OUTi+1)의 로우 전압에 의해 제1 및 제2 NMOS 트랜지스터(T1, T2)는 턴-오프되어 Q노드는 이전의 로우 상태를 유지하므로 제7 NMOS 트랜지스터(T7)는 턴-오프된다. 이때, Q노드의 로우 전압에 의해 제6 및 제8 NMOS 트랜지스터(T6, T8)는 턴-오프된다. 그리고, 고전위 전압(VDD)에 의해 턴-온 상태를 유지하는 제5 및 제7 NMOS 트랜지스터(T5, T7)에 의해 QB1 노드에는 제1 클럭 신호(C1)의 하이 전압이, QB2 노드에는 제2 클럭 신호(C2)의 로우 전압이 공급된다. 이에 따라, 제3 NMOS 트랜지스터(T3)는 QB1의 하이 전압에 의해 턴-온되어 Q노드에 저전위 전압(VSS)을 공급하고, 제4 NMOS 트랜지스터(T4)는 QB2의 로우 전압에 의해 턴-오프된다. 따라서, Q노드가 플로팅되지 않으므로 풀-업 NMOS 트랜지스터(T9)의 제2 기생 캐패시터(CGS)의 커플링 작용으로 클럭 신호(C1)의 하이 전압을 따라 변동되는 것을 방지할 수 있게 된다. 이 결과, D기간에서 Q노드 전압의 변동으로 인한 출력 신호(OUTi)의 왜곡을 방지할 수 있게 된다. 또한, QB1의 하이 전압에 의해 제1 풀-다운 트랜지스터(T10)가 턴-온되어 출력 라인에 저전위 전압(VSS)를 공급하고, QB2의 로우 전압에 의해 제2 풀-다운 트랜지스터(T11)는 턴-오프된다. 이 결과, D기간에서 스테이지의 출력 라인은 로우 상태의 출력 신호(OUTi)를 출력한다.

그리고, E 및 F와 같은 나머지 기간에서는 상기 C기간 및 D기간이 교번적으로 반복되면서 스테이지의 출력 라인은 로우 상태의 출력 신호(OUTi)를 출력한다. 따라서, 나머기 기간에서도 상기 C 및 D 기간과 같이 교류 구동되는 QB1 및 QB2 노드에 의해 Q노드는 저전위 전압(VSS)에 의해 고정되고, 제1 및 제2 풀-다운 NMOS 트랜지스터(T10, T11)의 게이트 전극이 게이트 바이어스 스트레스 받는 것을 방지할 수 잇게 된다.

상술한 바와 같이, 본 발명에 따른 쉬프트 레지스터는 출력 신호가 로우 상태인 대부분의 기간동안 제2 제어부에 의해 QB1 및 QB2 노드를 교류 구동함과 아울러 Q노드가 플로팅되는 것을 방지하게 된다.

이에 따라, 풀-다운 트랜지스터의 게이트 전극에 직류 바이어스가 인가되지 않게 되므로 게이트 바이어스 스트레스로 인한 회로 오동작을 방지할 수 있게 된다. 또한, 풀-업 트랜지스터의 기생 캐패시터의 커플링 작용으로 하이 전압의 제1 클럭 신호에 의해 Q노드의 전압이 변동하는 것을 방지함으로써 그로 인한 출력 신호의 왜곡을 방지할 수 있게 된다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

도 1은 종래의 2상 쉬프트 레지스터를 도시한 블록도.

도 2은 도 1에 도시된 제1 스테이지의 상세 회로도.

도 3은 도 2에 도시된 스테이지의 구동 파형도.

도 4는 본 발명의 실시 예에 따른 쉬프트 레지스터의 한 스테이지를 출력부 중심으로 도시한 회로도.

도 5는 도 4에 도시된 스테이지의 구동 파형도.

< 도면의 주요부분에 대한 설명>

10, 30, 40 : 제어부 20, 50 : 출력 버퍼부

Claims

스타트 펄스를 쉬프트시켜 각각의 출력 신호와 다음단의 스타트 펄스로 공급하는 다수의 스테이지로 구성된 쉬프트 레지스터에 있어서, 상기 다수의 스테이지 각각은

제1 노드에 의해 제어되어 클럭 신호를 출력 라인으로 공급하기 위한 풀-업 트랜지스터와;

제2 노드 및 제3 노드에 의해 각각 제어되어 제1 구동 전압을 상기 출력 라인으로 공급하기 위한 제1 및 제2 풀-다운 트랜지스터와;

상기 제1 노드의 프리-충전 및 방전을 위한 제1 제어부와;

제1 및 제2 클럭 신호와 상기 제1 노드를 이용하여 상기 제1 노드가 플로팅되는 것을 방지하고, 상기 제2 및 제3 노드를 교류 구동하기 위한 제2 제어부를 구비하는 것을 특징으로 하는 쉬프트 레지스터.
제 1 항에 있어서,

상기 제1 제어부는

상기 스타트 펄스에 응답하여 그 스타트 펄스를 상기 제1 노드로 프리-충전하는 제1 트랜지스터와;

다음단 스테이지의 출력 신호에 응답하여 상기 제1 구동 전압을 상기 제1 노드로 공급하는 제2 트랜지스터를 구비하는 것을 특징으로 하는 쉬프트 레지스터;
제 2 항에 있어서,

상기 제2 제어부는

상기 제2 및 제3 노드 각각에 의해 제어되어 상기 제1 구동 전압을 교번적으로 상기 제1 노드로 공급하는 제3 및 제4 트랜지스터와;

제2 구동 전압에 의해 제어되어 상기 제1 클럭 신호를 상기 제2 노드로 공급하는 제5 트랜지스터와;

상기 제1 노드에 의해 제어되어 상기 제1 구동 전압을 상기 제2 노드로 공급하는 제6 트랜지스터와;

상기 제2 구동 전압에 의해 제어되어 상기 제2 클럭 신호를 상기 제3 노드로 공급하는 제7 트랜지스터와;

상기 제1 노드에 의해 제어되어 상기 제1 구동 전압을 상기 제2 노드로 공급하는 제8 트랜지스터를 구비하는 것을 특징으로 하는 쉬프트 레지스터.
제 3 항에 있어서,

상기 제5 및 제6 트랜지스터가 동시에 턴-온된 경우 상기 제2 노드에 상기 제1 구동 전압이 공급되도록 상기 제6 트랜지스터가 상기 제5 트랜지스터 보다 크게 형성된 것을 특징으로 하는 쉬프트 레지스터.
제 3 항에 있어서,

상기 제7 및 제8 트랜지스터가 동시에 턴-온된 경우 상기 제2 노드에 상기 제1 구동 전압이 공급되도록 상기 제6 트랜지스터가 상기 제5 트랜지스터 보다 크게 형성된 것을 특징으로 하는 쉬프트 레지스터.
제 3 항에 있어서,

상기 제3 및 제4 트랜지스터는

상기 제1 노드가 상기 풀-업 트랜지스터를 턴-온시키는 기간을 제외한 나머지 기간에 상기 제1 구동 전압을 교번적으로 상기 제1 노드로 공급하는 것을 특징으로 하는 쉬프트 레지스터.
제 3 항에 있어서,

상기 제5 내지 제8 트랜지스터는

상기 제1 노드가 상기 풀-업 트랜지스터를 턴-온시키는 기간을 제외한 나머지 기간에 상기 제2 및 제3 노드를 교류 구동하여 상기 제1 및 제2 풀-다운 트랜지스터가 교번적으로 턴-온되게 하는 것을 특징으로 하는 쉬프트 레지스터.
제 1 항 내지 제 6 항 중 어느 한 항에 있어서,

상기 제1 구동 전압은 저전위, 상기 제2 구동 전압은 고전위 전압인 것을 특징으로 하는 쉬프트 레지스터.
제 1 항 내지 상기 제 6 항 중 어느 한 항에 있어서,

상기 스테이지는 동일 채널 타입의 트랜지스터로 구성된 것을 특징으로 하는 쉬프트 레지스터.
제 9 항에 있어서,

상기 스테이지는 NMOS 트랜지스터로 구성된 것을 특징으로 하는 쉬프트 레지스터.
제 3 항에 기재된 쉬프트 레지스터를 구동하는 방법에 있어서,

상기 풀-업 트랜지스터가 상기 제1 노드에 의해 턴-온되는 기간을 제외한 나머지 기간에서,

상기 제5 내지 제8 트랜지스터에 의해 상기 제2 및 제3 노드를 교류 구동하여 상기 제1 및 제2 풀-다운 트랜지스터가 교번적으로 턴-온되어 상기 제1 구동 전압을 상기 출력 라인으로 공급하고,

상기 제2 및 제3 노드에 의해 상기 제3 및 제4 트랜지스터가 교번적으로 턴-온되어 상기 제1 구동 전압을 상기 제1 노드로 공급하는 것을 특징으로 하는 쉬프트 레지스터의 구동 방법.