KR100700160B1 - 반도체 메모리 장치 및 반도체 메모리 장치의 워드라인활성화 방법 - Google Patents
반도체 메모리 장치 및 반도체 메모리 장치의 워드라인활성화 방법 Download PDFInfo
- Publication number
- KR100700160B1 KR100700160B1 KR1020060007872A KR20060007872A KR100700160B1 KR 100700160 B1 KR100700160 B1 KR 100700160B1 KR 1020060007872 A KR1020060007872 A KR 1020060007872A KR 20060007872 A KR20060007872 A KR 20060007872A KR 100700160 B1 KR100700160 B1 KR 100700160B1
- Authority
- KR
- South Korea
- Prior art keywords
- block
- memory
- coded
- order
- memory bank
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/408—Address circuits
- G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/408—Address circuits
- G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/10—Decoders
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Abstract
Description
Claims (23)
- 서로 다른 순서로 블록 코딩이 되어 있는 복수의 메모리 뱅크를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
- 제 1 항에 있어서,상기 복수의 메모리 뱅크들은 각각 정상 메모리 블록과 에지 메모리 블록으로 구성되어 있고, 동시에 활성화되는 에지 메모리 블록의 수는 동시에 활성화되는 정상 메모리 블록의 수의 2 배보다 작은 것을 특징으로 하는 반도체 메모리 장치.
- 제 2 항에 있어서,상기 동시에 활성화되는 에지 메모리 블록의 수는 상기 동시에 활성화되는 정상 메모리 블록의 수에 1을 더한 수인 것을 특징으로 하는 반도체 메모리 장치.
- 제 1 항에 있어서, 상기 반도체 메모리 장치는4 개의 메모리 뱅크로 구성된 것을 특징으로 하는 반도체 메모리 장치.
- 제 4 항에 있어서, 상기 복수의 메모리 뱅크는블록 주소가 0, 1, 2, ..., N-1, N의 순서로 블록 코딩이 되어 있는 제 1 메 모리 뱅크;블록 주소가 2, 3, 4, ..., 0, 1의 순서로 블록 코딩이 되어 있는 제 2 메모리 뱅크;블록 주소가 4, 5, 6, ..., 2, 3의 순서로 블록 코딩이 되어 있는 제 3 메모리 뱅크; 및블록 주소가 6, 7, 8, ..., 4, 5의 순서로 블록 코딩이 되어 있는 제 4 메모리 뱅크를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
- 제 1 항에 있어서, 상기 반도체 메모리 장치는8 개의 메모리 뱅크를 구비하는 복수의 메모리 뱅크 그룹을 구비하는 것을 특징으로 하는 반도체 메모리 장치.
- 제 6 항에 있어서, 상기 복수의 메모리 뱅크 그룹은제 1 내지 제 4 메모리 뱅크 그룹을 구비하는 것을 특징으로 하는 반도체 메모리 장치.
- 제 7 항에 있어서, 상기 제 1 메모리 뱅크 그룹은0, 1, 2, ..., N-1, N의 순서로 블록 코딩이 되어 있는 블록 주소를 가지는 제 1 메모리 뱅크;2, 3, 4, ..., 0, 1의 순서로 블록 코딩이 되어 있는 블록 주소를 가지는 제 2 메모리 뱅크;4, 5, 6, ..., 2, 3의 순서로 블록 코딩이 되어 있는 블록 주소를 가지는 제 3 메모리 뱅크;6, 7, 8, ..., 4, 5의 순서로 블록 코딩이 되어 있는 블록 주소를 가지는 제 4 메모리 뱅크;16, 17, 18, ..., 14, 15의 순서로 블록 코딩이 되어 있는 블록 주소를 가지는 제 5 메모리 뱅크;18, 19, 20, ..., 16, 17의 순서로 블록 코딩이 되어 있는 블록 주소를 가지는 제 6 메모리 뱅크;20, 21, 22, ..., 18, 19의 순서로 블록 코딩이 되어 있는 블록 주소를 가지는 제 7 메모리 뱅크; 및22, 23, 24, ..., 20, 21의 순서로 블록 코딩이 되어 있는 블록 주소를 가지는 제 8 메모리 뱅크를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
- 제 8 항에 있어서, 상기 제 2 메모리 뱅크 그룹은8, 9, 10, ..., 6, 7의 순서로 블록 코딩이 되어 있는 블록 주소를 가지는 제 9 메모리 뱅크;10, 11, 12, ..., 8, 9의 순서로 블록 코딩이 되어 있는 블록 주소를 가지는 제 10 메모리 뱅크;12, 13, 14, ..., 10, 11의 순서로 블록 코딩이 되어 있는 블록 주소를 가지 는 제 11 메모리 뱅크;14, 15, 16, ..., 12, 13의 순서로 블록 코딩이 되어 있는 블록 주소를 가지는 제 12 메모리 뱅크;24, 25, 26, ..., 22, 23의 순서로 블록 코딩이 되어 있는 블록 주소를 가지는 제 13 메모리 뱅크;26, 27, 28, ..., 24, 25의 순서로 블록 코딩이 되어 있는 블록 주소를 가지는 제 14 메모리 뱅크;28, 29, 30, ..., 26, 27의 순서로 블록 코딩이 되어 있는 블록 주소를 가지는 제 15 메모리 뱅크; 및30, 31, 32, ..., 28, 29의 순서로 블록 코딩이 되어 있는 블록 주소를 가지는 제 16 메모리 뱅크를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
- 제 9 항에 있어서, 상기 제 3 메모리 뱅크 그룹은32, 33, 34, ..., 30, 31의 순서로 블록 코딩이 되어 있는 블록 주소를 가지는 제 17 메모리 뱅크;34, 35, 36, ..., 32, 33의 순서로 블록 코딩이 되어 있는 블록 주소를 가지는 제 18 메모리 뱅크;36, 37, 38, ..., 34, 35의 순서로 블록 코딩이 되어 있는 블록 주소를 가지는 제 19 메모리 뱅크;38, 39, 40, ..., 36, 37의 순서로 블록 코딩이 되어 있는 블록 주소를 가지 는 제 20 메모리 뱅크;48, 49, 50, ..., 46, 47의 순서로 블록 코딩이 되어 있는 블록 주소를 가지는 제 21 메모리 뱅크;50, 51, 52, ..., 48, 49의 순서로 블록 코딩이 되어 있는 블록 주소를 가지는 제 22 메모리 뱅크;52, 53, 54, ..., 50, 51의 순서로 블록 코딩이 되어 있는 블록 주소를 가지는 제 23 메모리 뱅크; 및54, 55, 56, ..., 52, 53의 순서로 블록 코딩이 되어 있는 블록 주소를 가지는 제 24 메모리 뱅크를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
- 제 10 항에 있어서, 상기 제 4 메모리 뱅크 그룹은40, 41, 42, ..., 38, 39의 순서로 블록 코딩이 되어 있는 블록 주소를 가지는 제 25 메모리 뱅크;42, 43, 44, ..., 40, 41의 순서로 블록 코딩이 되어 있는 블록 주소를 가지는 제 26 메모리 뱅크;44, 45, 46, ..., 42, 43의 순서로 블록 코딩이 되어 있는 블록 주소를 가지는 제 27 메모리 뱅크;46, 47, 48, ..., 44, 45의 순서로 블록 코딩이 되어 있는 블록 주소를 가지는 제 28 메모리 뱅크;56, 57, 58, ..., 54, 55의 순서로 블록 코딩이 되어 있는 블록 주소를 가지 는 제 29 메모리 뱅크;58, 59, 60, ..., 56, 57의 순서로 블록 코딩이 되어 있는 블록 주소를 가지는 제 30 메모리 뱅크;60, 61, 62, ..., 58, 59의 순서로 블록 코딩이 되어 있는 블록 주소를 가지는 제 31 메모리 뱅크; 및62, 63, 64, ..., 60, 61의 순서로 블록 코딩이 되어 있는 블록 주소를 가지는 제 32 메모리 뱅크를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
- 정상 메모리 블록들과 에지 메모리 블록들을 갖는 복수의 메모리 뱅크를 구비하고,상기 복수의 메모리 뱅크 내에 있는 상기 에지 메모리 블록들은 상기 복수의 메모리 뱅크 각각에 대해 서로 다른 주소를 갖는 것을 특징으로 하는 반도체 메모리 장치.
- 반도체 메모리 장치를 구성하는 복수의 메모리 뱅크들을 서로 다른 순서로 블록 코딩을 하는 것을 특징으로 하는 반도체 메모리 장치의 워드라인 활성화 방법.
- 제 13 항에 있어서,동시에 활성화되는 에지 메모리 블록의 수는 동시에 활성화되는 정상 메모리 블록의 수의 2 배보다 작은 것을 특징으로 하는 반도체 메모리 장치의 워드라인 활성화 방법.
- 제 14 항에 있어서,상기 동시에 활성화되는 에지 메모리 블록의 수는 상기 동시에 활성화되는 정상 메모리 블록의 수에 1을 더한 수인 것을 특징으로 하는 반도체 메모리 장치의 워드라인 활성화 방법.
- 복수의 메모리 블록으로 구성된 복수의 메모리 뱅크를 구비하는 반도체 메모리 장치에 있어서,상기 메모리 뱅크들 중 한 개의 메모리 뱅크는 에지 메모리 블록이 활성화되고 나머지 메모리 뱅크들은 정상 메모리 블록이 활성화되는 것을 특징으로 하는 반도체 메모리 장치.
- 제 16항에 있어서, 상기 반도체 메모리 장치는4 개의 메모리 뱅크들을 구비하고 메모리 뱅크들 각각은 제 1 내지 제 N+1(N은 자연수) 메모리 블록을 가지는 것을 특징으로 하는 반도체 메모리 장치.
- 제 17 항에 있어서,제 1 메모리 뱅크는 제 1 메모리 블록 및 제 N+1 메모리 블록이 활성화되고, 제 2 메모리 뱅크는 제 K(K는 5 이상의 자연수) 메모리 블록이 활성화되고, 제 3 메모리 뱅크는 제 2K 메모리 블록이 활성화되고, 제 4 메모리 뱅크는 제 3K 메모리 블록이 활성화되는 것을 특징으로 하는 반도체 메모리 장치.
- 제 18 항에 있어서,상기 제 1 메모리 블록 및 제 N+1 메모리 블록은 에지 메모리 블록이고 제 2 내지 제 N 메모리 블록은 정상 메모리 블록인 것을 특징으로 하는 반도체 메모리 장치.
- 제 18 항에 있어서,상기 K는 5인 것을 특징으로 하는 반도체 메모리 장치.
- 블록선택 디코딩 회로를 포함하는 워드라인 제어신호 발생회로 및 제 1 내지 제 4 메모리 뱅크를 구비하는 반도체 메모리 장치에 있어서,액티브 모드 인에이블 신호에 응답하여 프리 디코딩된 로우 어드레스 신호들을 디코딩하여 상기 제 1 메모리 뱅크를 위한 제 1 디코딩된 로우 어드레스 신호들을 발생시키는 제 1 디코더;상기 액티브 모드 인에이블 신호와 리프레쉬 모드 인에이블 신호에 응답하여 상기 프리 디코딩된 로우 어드레스 신호들을 디코딩하여 상기 제 2 메모리 뱅크를 위한 제 2 디코딩된 로우 어드레스 신호들을 발생시키는 제 2 디코더;상기 액티브 모드 인에이블 신호와 상기 리프레쉬 모드 인에이블 신호에 응답하여 상기 프리 디코딩된 로우 어드레스 신호들을 디코딩하여 상기 제 3 메모리 뱅크를 위한 제 3 디코딩된 로우 어드레스 신호들을 발생시키는 제 3 디코더; 및상기 액티브 모드 인에이블 신호와 상기 리프레쉬 모드 인에이블 신호에 응답하여 상기 프리 디코딩된 로우 어드레스 신호들을 디코딩하여 상기 제 4 메모리 뱅크를 위한 제 4 디코딩된 로우 어드레스 신호들을 발생시키는 제 4 디코더를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
- 제 21 항에 있어서,리프레쉬 모드에서 상기 제 1 내지 제 4 디코딩된 로우 어드레스 신호들은 다른 값을 가지는 것을 특징으로 하는 반도체 메모리 장치.
- 제 21 항에 있어서,리프레쉬 모드에서 상기 제 1 내지 제 4 디코더는 서로 다른 값을 가지는 디코딩된 로우 어드레스 신호들을 발생시키는 것을 특징으로 하는 반도체 메모리 장치.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060007872A KR100700160B1 (ko) | 2005-08-23 | 2006-01-25 | 반도체 메모리 장치 및 반도체 메모리 장치의 워드라인활성화 방법 |
US11/506,878 US7471589B2 (en) | 2005-08-23 | 2006-08-21 | Semiconductor memory devices, block select decoding circuits and method thereof |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050077101 | 2005-08-23 | ||
KR1020060007872A KR100700160B1 (ko) | 2005-08-23 | 2006-01-25 | 반도체 메모리 장치 및 반도체 메모리 장치의 워드라인활성화 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20070023486A KR20070023486A (ko) | 2007-02-28 |
KR100700160B1 true KR100700160B1 (ko) | 2007-03-28 |
Family
ID=41564755
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060007872A KR100700160B1 (ko) | 2005-08-23 | 2006-01-25 | 반도체 메모리 장치 및 반도체 메모리 장치의 워드라인활성화 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100700160B1 (ko) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000195273A (ja) * | 1998-12-28 | 2000-07-14 | Kawasaki Steel Corp | 半導体記憶装置 |
KR20000051037A (ko) * | 1999-01-18 | 2000-08-16 | 윤종용 | 소비전력을 최소화하는 프리디코더 회로 |
KR20010069001A (ko) * | 2000-01-11 | 2001-07-23 | 윤종용 | 소비 전력을 줄이는 반도체 메모리 장치 |
KR20020035142A (ko) * | 1999-09-17 | 2002-05-09 | 추후제출 | 저 전력 메모리를 위한 아키텍처, 방법(들) 및 회로 |
-
2006
- 2006-01-25 KR KR1020060007872A patent/KR100700160B1/ko active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000195273A (ja) * | 1998-12-28 | 2000-07-14 | Kawasaki Steel Corp | 半導体記憶装置 |
KR20000051037A (ko) * | 1999-01-18 | 2000-08-16 | 윤종용 | 소비전력을 최소화하는 프리디코더 회로 |
KR20020035142A (ko) * | 1999-09-17 | 2002-05-09 | 추후제출 | 저 전력 메모리를 위한 아키텍처, 방법(들) 및 회로 |
KR20010069001A (ko) * | 2000-01-11 | 2001-07-23 | 윤종용 | 소비 전력을 줄이는 반도체 메모리 장치 |
Also Published As
Publication number | Publication date |
---|---|
KR20070023486A (ko) | 2007-02-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4997316B2 (ja) | 半導体メモリ装置 | |
US6549479B2 (en) | Memory device and method having reduced-power self-refresh mode | |
EP1074994B1 (en) | Semiconductor storage device | |
US6058053A (en) | Semiconductor memory device capable of high speed operation and including redundant cells | |
US7471589B2 (en) | Semiconductor memory devices, block select decoding circuits and method thereof | |
KR20010002766A (ko) | 리프레시 주기 선택 회로 및 입/출력 비트 폭 선택 회로를 구비한 다이내믹 랜덤 액세스 메모리 장치 | |
KR100642759B1 (ko) | 선택적 리프레쉬가 가능한 반도체 메모리 디바이스 | |
KR20030028827A (ko) | 반도체 기억장치 및 그 리프레싱 방법 | |
US5708623A (en) | Semiconductor memory decoder device | |
KR100372249B1 (ko) | 분할 워드라인 액티베이션을 갖는 리프레쉬 타입 반도체메모리 장치 | |
US20140219007A1 (en) | Dram with segmented page configuration | |
KR20030089410A (ko) | 트윈 메모리셀 구성으로 전환할 수 있는 반도체 기억 장치 | |
KR100420427B1 (ko) | 테스트 시간의 단축이 가능한 반도체 기억 장치 | |
KR100374632B1 (ko) | 반도체 메모리장치 및 이의 메모리셀 어레이 블락 제어방법 | |
JP2008299927A (ja) | 半導体記憶装置 | |
US5701273A (en) | Memory device | |
JPH0713864B2 (ja) | 半導体記憶装置 | |
KR100700160B1 (ko) | 반도체 메모리 장치 및 반도체 메모리 장치의 워드라인활성화 방법 | |
US6469947B2 (en) | Semiconductor memory device having regions with independent word lines alternately selected for refresh operation | |
KR100653686B1 (ko) | 동적 반도체 메모리 장치 및 이 장치의 절전 모드 동작방법 | |
US20060028897A1 (en) | Byte enable logic for memory | |
JP4532481B2 (ja) | 半導体メモリ | |
KR100361862B1 (ko) | 반도체 메모리장치 및 이의 센싱전류 감소방법 | |
JP3864353B2 (ja) | 半導体メモリ装置 | |
CN114664338A (zh) | 双端口存储器及其读取数据输出控制方法、装置和介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130228 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20140228 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20150302 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20170228 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20180228 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20190228 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20200228 Year of fee payment: 14 |