KR100688595B1 - 양호한 열 방출을 위한 패드 노출형 반도체 패키지 - Google Patents

양호한 열 방출을 위한 패드 노출형 반도체 패키지 Download PDF

Info

Publication number
KR100688595B1
KR100688595B1 KR1020020051971A KR20020051971A KR100688595B1 KR 100688595 B1 KR100688595 B1 KR 100688595B1 KR 1020020051971 A KR1020020051971 A KR 1020020051971A KR 20020051971 A KR20020051971 A KR 20020051971A KR 100688595 B1 KR100688595 B1 KR 100688595B1
Authority
KR
South Korea
Prior art keywords
pad
lead frame
lead
frame pad
semiconductor package
Prior art date
Application number
KR1020020051971A
Other languages
English (en)
Other versions
KR20040020373A (ko
Inventor
최윤화
김영길
Original Assignee
페어차일드코리아반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 페어차일드코리아반도체 주식회사 filed Critical 페어차일드코리아반도체 주식회사
Priority to KR1020020051971A priority Critical patent/KR100688595B1/ko
Publication of KR20040020373A publication Critical patent/KR20040020373A/ko
Application granted granted Critical
Publication of KR100688595B1 publication Critical patent/KR100688595B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명의 패드 노출형 반도체 패키지는, 상호 반대되는 제1 표면 및 제2 표면을 가지며 제1 표면의 가장자리를 따라 형성되는 패드 그루브 및 스웨징부를 포함하는 리드 프레임 패드와, 리드 프레임 패드의 제1 표면상에 부착된 반도체 칩과, 리드 프레임 패드의 좌우 양 방향을 향해 배치된 내부 리드와, 내부 리드에 연속되어 배치된 외부 리드와, 리드 프레임 패드의 상하 양 방향을 향해 리드 프레임 패드와 연결되어 배치된 리드 프레임 패드 윙과, 반도체 칩 및 내부 리드를 전기적으로 연결하는 와이어와, 리드 프레임 패드의 제2 표면 및 외부 리드만 노출되도록, 리드 프레임 패드, 반도체 칩, 내부 리드 및 와이어를 덮는 몰딩재, 및 리드 프레임 패드의 탭 본딩 영역 및 칩 부착 영역과 내부 리드의 와이어 본딩 영역에 형성된 은 도금 영역들을 구비한다.

Description

양호한 열 방출을 위한 패드 노출형 반도체 패키지{Pad exposed type semiconductor package for good heat radiation}
도 1은 종래의 패드 노출형 반도체 패키지의 일 예를 나타내 보인 단면도이다.
도 2는 종래의 패드 노출형 반도체 패키지의 다른 예를 나타내 보인 단면도이다.
도 3a 및 도 3b는 본 발명에 따른 패드 노출형 반도체 패키지의 상부 및 하부를 각각 나타내 보인 레이아웃도들이다.
도 4는 본 발명에 따른 패드 노출형 반도체 패키지에 적용되는 리드 프레임의 일 예를 나타내 보인 레이아웃도이다.
도 5는 도 4의 리드 프레임을 입체적으로 나타내 보인 사시도이다.
도 6은 도 4의 리드 프레임에서 윙 슬롯이 2개인 경우를 입체적으로 나타내 보인 사시도이다.
도 7a는 도 4의 리드 프레임을 적용한 본 발명에 따른 패드 노출형 반도체 패키지의 일 예를 도 3a 및 도 3b의 선 IV-IV'를 따라 절단하여 나타내 보인 단면도이다.
도 7b는 도 4의 리드 프레임을 적용한 본 발명에 따른 패드 노출형 반도체 패키지의 일 예를 도 3a 및 도 3b의 선 IV-IV'를 따라 절단하여 나타내 보인 단면도이다.
도 8a는 도 4의 리드 프레임을 적용한 본 발명에 따른 패드 노출형 반도체 패키지의 다른 예를 도 3a 및 도 3b의 선 IV-IV'를 따라 절단하여 나타내 보인 단면도이다.
도 8b는 도 4의 리드 프레임을 적용한 본 발명에 따른 패드 노출형 반도체 패키지의 다른 예를 도 3a 및 도 3b의 선 IV-IV'를 따라 절단하여 나타내 보인 단면도이다.
도 9는 본 발명에 따른 패드 노출형 반도체 패키지에 적용되는 리드 프레임의 다른 예를 나타내 보인 레이아웃도이다.
도 10a는 도 9의 리드 프레임을 적용한 본 발명에 따른 패드 노출형 반도체 패키지의 일 예를 도 3a 및 도 3b의 선 IV-IV'를 따라 절단하여 나타내 보인 단면도이다.
도 10b는 도 9의 리드 프레임을 적용한 본 발명에 따른 패드 노출형 반도체 패키지의 일 예를 도 3a 및 도 3b의 선 IV-IV'를 따라 절단하여 나타내 보인 단면도이다.
도 11a는 도 9의 리드 프레임을 적용한 본 발명에 따른 패드 노출형 반도체 패키지의 다른 예를 도 3a 및 도 3b의 선 IV-IV'를 따라 절단하여 나타내 보인 단면도이다.
도 11b는 도 9의 리드 프레임을 적용한 본 발명에 따른 패드 노출형 반도체 패키지의 다른 예를 도 3a 및 도 3b의 선 IV-IV'를 따라 절단하여 나타내 보인 단면도이다.
도 12는 본 발명의 또 다른 실시예에 따른 패드 노출형 반도체 패키지를 도 3a 및 도 3b의 선 IV-IV'를 따라 절단하여 나타내 보인 단면도이다.
도 13은 본 발명의 또 다른 실시예에 따른 패드 노출형 반도체 패키지를 도 3a 및 도 3b의 선 IV-IV'를 따라 절단하여 나타내 보인 단면도이다.
본 발명은 반도체 패키지에 관한 것으로서, 보다 상세하게는 양호한 열방출을 위한 패드 노출형 반도체 패키지에 관한 것이다.
일반적으로 반도체 패키지(semiconductor package)는 반도체 칩이 리드 프레임에 장착된 패키지를 의미한다. 그런데 상기 반도체 칩의 내부 소자에는 일정 크기의 전압이 인가되는 경우가 대부분이며, 따라서 반도체 칩으로부터 열이 발생된다. 이와 같은 현상은 인가되는 전압의 크기가 큰 전력용 반도체 칩인 경우 더 심각해진다. 결국 반도체 패키지 내부의 반도체 칩에서 발생되는 열을 외부 보드 등을 통해 배출시킬 수 있는 능력이 반도체 패키지의 안정성 및 신뢰성에 큰 영향을 끼친다고 할 수 있다.
도 1은 열 방출 능력을 개선하기 위한 종래의 반도체 패키지의 일 예를 나타내 보인 단면도이다.
도 1을 참조하면, 마운팅 패드(mounting pad)(12)의 제1 표면 위에 반도체 칩(11)이 배치된다. 이 반도체 칩(11)은 접착제(13)에 의해 마운팅 패드(12)에 부착된다. 반도체 칩(11)은 와이어(14)를 통해 내부 리드(inner lead)(15)와 전기적으로 연결된다. 마운팅 패드(12)는 가장자리(12a)를 갖는데, 이 가장자리(12a)의 프레임-형상(frame-shaped) 구조는 몰딩재(16)의 일부에 의해 감싸져있다. 마운팅 패드(12)의 제2 표면에는 마운팅 패드(12)의 가장자리(12a)에 포함되지 않고 몰딩재(16)에 의해 덮이지 않은 중심부가 존재한다. 이 중심부는 패키지의 외부 표면으로 노출되는 노출 표면(12b)을 형성한다. 마운팅 패드(12)의 가장자리(12a)의 제2 표면상에는 딤플(12d)이 형성된다. 반도체 칩(11), 마운팅 패드(12)의 일부, 접착제(13), 와이어(14), 및 내부 리드(15)는 몰딩재(16)에 의해 감싸이고, 외부 리드(outer lead)(17) 및 마운팅 패드(12)의 노출 표면(12b)만 외부로 노출된다.
이와 같은 종래의 반도체 패키지는 마운팅 패드(12)의 노출 표면(12b)을 만듦으로써 열 방출 효율을 증대시켰으며, 또한 딤플(12d)이 존재함으로써 흡습 통로를 연장시킬 수 있다는 이점을 제공한다. 그러나 마운팅 패드(12)의 일부 표면만을 노출시킴으로써 전면 노출 패드형에 비하여 열 방출 효율이 일정 크기 이상으로 증대되지 않는다는 한계가 있다.
도 2는 열 방출 능력을 개선하기 위한 종래의 반도체 패키지의 다른 예를 나타내 보인 단면도이다.
도 2를 참조하면, 다이 패드(21)는 위 방향 및 바깥 방향으로 향하는 날개(22, 23)를 갖는다. 이 날개(22, 23) 사이의 다이 패드(21) 위에는 반도체 칩(24)이 부착된다. 날개(22, 23), 반도체 칩(24) 및 리드(25)의 일부는 몰딩재(26)에 의해 둘러싸이고, 리드(25)의 바깥 부분 및 다이 패드(21)의 하부면(21a)만이 외부로 노출된다.
이와 같은 종래의 반도체 패키지는 날개(22, 23)가 형성되어 있으므로, 흡습 통로가 길고 다이 패드(21)의 하부면(21a)이 외부로 노출되어 있으므로 열 방출 효과가 좋다는 장점을 갖고 있다. 그러나 날개(22, 23) 부분에서 몰딩재(26)와의 흡착력이 완화된다는 단점과 함께 리드(25)를 통한 흡습에도 약하다는 단점을 가지고 있다.
본 발명이 이루고자 하는 기술적 과제는 외부로부터의 흡습을 효과적으로 억제하면서 열 방출 효율을 증대시키는 동시에 신뢰성도 또한 향상되도록 하는 구조를 갖는 패드 노출형 반도체 패키지를 제공하는 것이다.
상기 기술적 과제를 달성하기 위하여, 상호 반대되는 제1 표면 및 제2 표면을 가지며, 상기 제1 표면의 가장자리를 따라 형성되는 패드 그루브 및 스웨징부를 포함하는 리드 프레임 패드; 상기 리드 프레임 패드의 상기 제1 표면상에 부착된 반도체 칩; 상기 리드 프레임 패드의 좌우 양 방향을 향해 배치된 내부 리드; 상기 내부 리드에 연속되어 배치된 외부 리드; 상기 리드 프레임 패드의 상하 양 방향을 향해 상기 리드 프레임 패드와 연결되어 배치된 리드 프레임 패드 윙; 상기 반도체 칩 및 상기 내부 리드를 전기적으로 연결하는 와이어; 상기 리드 프레임 패드의 제2 표면 및 상기 외부 리드만 노출되도록, 상기 리드 프레임 패드, 반도체 칩, 내부 리드 및 와이어를 덮는 몰딩재; 및 상기 리드 프레임 패드의 탭 본딩 영역 및 칩 부착 영역과 상기 내부 리드의 와이어 본딩 영역에 형성된 은 도금 영역들을 구비하는 것을 특징으로 한다.
상기 몰딩재에 의해 노출되는 상기 리드 프레임 패드의 제2 표면 면적은 상기 몰딩재의 50% 이상인 것이 바람직하다.
상기 패드 그루브는 원형으로 패인 형상을 갖는 것이 바람직하다. 상기 패드 그루브는 사각형으로 패인 형상을 가질 수도 있다.
상기 스웨징부는, 평평한 상부면과 상기 리드 프레임 패드의 가장자리로 갈수록 두께가 얇아지도록 경사진 하부면을 갖는 구조로 이루어진 것이 바람직하다. 상기 스웨징부는, 평평한 상부면 및 하부면을 갖되, 상기 리드 프레임 패드의 두께보다 더 작은 두께를 갖는 구조로 이루어질 수도 있다.
상기 리드 프레임 패드 윙은 상기 리드 프레임 패드 윙을 관통하는 윙 슬롯을 적어도 하나 이상 갖는 것이 바람직하다.
상기 리드 프레임 패드는 상기 리드 프레임 패드의 탭 본딩 영역에 형성된 복수개의 딤플들이 포함된 구조로 이루어진 것이 바람직하다.
상기 리드 프레임 패드는 상기 리드 프레임 패드의 상기 반도체 칩 부착 영역에 형성된 복수개의 내부 그루브들을 포함하는 구조로 이루어진 것이 바람직하다.
상기 내부 그루브는 원형으로 패인 구조로 이루어진 것이 바람직하다. 상기 내부 그루브는 사각형으로 패인 구조로 이루어질 수도 있다.
상기 내부 그루브는 0.1-0.2㎜의 폭과 33-93㎛의 깊이를 갖는 것이 바람직하다.
상기 리드 프레임 패드와 상기 내부 리드를 연결시키는 적어도 한 개 이상의 융합 내부 리드를 더 구비하는 것이 바람직하다.
상기 리드 프레임 패드의 제2 표면은 반도체 패키지의 하부면에 위치하는 것이 바람직하다. 상기 리드 프레임 패드의 제2 표면은 반도체 패키지의 상부면에 위치할 수도 있다.
이하 첨부 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안된다.
도 3a 및 도 3b는 본 발명에 따른 패드 노출형 반도체 패키지의 상부 및 하부를 각각 나타내 보인 레이아웃도들이다.
도 3a 및 도 3b를 참조하면, 본 발명에 따른 패드 노출형 반도체 패키지는, 몰딩재(800) 밖으로 리드 프레임 패드(300)의 일부 및 외부 리드(700) 만이 노출된 구조를 갖는다. 리드 프레임 패드(300)는 패드 노출형 반도체 패키지의 하부면에서 노출되고, 외부 리드(700)는 패드 노출형 반도체 패키지의 좌우 측면에서 노출된다. 리드 프레임 패드(300)를 통한 열 방출 효율을 증대시키기 위하여, 리드 프레임 패드(300)의 노출 면적은 전체 몰딩재(800) 면적의 50% 이상이 되도록 한다. 외부 리드(700)는 패드 노출형 반도체 패키지의 좌우 측면, 즉 선 V-V' 방향의 양 측면에서만 노출되고, 상하 측면, 즉 선 IV-IV' 방향의 양 측면에서는 존재하지 않는다.
도 4는 본 발명에 따른 패드 노출형 반도체 패키지에 적용되는 리드 프레임의 일 예를 나타내 보인 레이아웃도이다. 그리고 도 5는 도 4의 리드 프레임을 입체적으로 나타내 보인 사시도이다. 또한 도 6은 도 4의 리드 프레임에서 윙 슬롯이 2개인 경우를 입체적으로 나타내 보인 사시도이다.
먼저 도 4 및 도 5를 참조하면, 구리 합금(Cu alloy)으로 이루어지며 대략 0.1-0.15㎜의 두께를 갖는 리드 프레임의 중앙에 리드 프레임 패드(300)가 배치되고, 리드 프레임 패드(300)의 가장자리쪽 둘레를 따라서는 대략 0.1-0.2㎜의 폭과 33-93㎛의 깊이를 갖는 패드 그루브(pad groove)(300g)가 형성된다. 패드 그루브(300g)는 에칭(etching) 방식 또는 스탬핑(stamping) 방식에 의해 형성할 수 있으며, 원형, 직사각형 또는 직삼각형의 형상을 갖도록 할 수도 있다. 상기 패드 그루브(300g)에 의해, 리드 프레임 패드(300)는 반도체 칩(400)이 부착될 중앙 부분을 중심으로 중앙 부분의 좌우 영역과 상하 영역의 모두 5개 영역으로 구별될 수 있다. 리드 프레임 패드(300)의 중앙부, 즉 반도체 칩(400)이 부착될 영역에는 제1 은(Ag) 도금 영역(351)이 배치된다. 도금된 은 박막의 두께는 2-5㎛인 것이 바람직하다.
리드 프레임 패드(300)의 좌우 측면 단부에는 대략 0.07-0.14㎜의 폭과 대략 50-80㎛의 깊이를 갖는 스웨징부(300s)가 형성되며, 스웨징부(300s) 밖에는 복수개 의 내부 리드(600)들이 리드 프레임 패드(300)와는 상호 일정 간격 이격되도록 배치된다. 외부 리드(700)도 내부 리드(600)에 연속되도록 배치된다. 상기 내부 리드(600)들의 개수는 8-26개인 것이 바람직하다. 대부분의 내부 리드(600)들은 리드 프레임 패드(300)와 이격되도록 배치되지만, 리드 프레임 패드(300)의 상부 및 하부의 양 끝에 위치한 내부 리드(600)는 융합 내부 리드(fused inner lead)(600')에 의해 리드 프레임 패드(300)와 연결된다. 즉 상기 융합 내부 리드(600')는 리드 프레임 패드(300)와 내부 리드(600)들을 연결함으로써 내부 리드(600)들을 지지해주는 역할을 수행한다. 융합 내부 리드(600')가 존재하지 않는 내부 리드(600)와 리드 프레임 패드(300)의 상호 이격 부분에서의 이격 간격은 0.1-0.2㎜가 되도록 한다. 내부 리드(600)의 일 부분은, 리드 프레임 패드(300)의 제1 은 도금 영역(351)에 부착되는 반도체 칩(400)과의 전기적 연결을 위한 와이어가 본딩될 영역인데, 이 와이어가 본딩될 영역에는 제2 은 도금 영역(352)이 형성된다. 이때 도금된 은 박막의 두께는 2-5㎛인 것이 바람직하다.
리드 프레임 패드(300)의 상하부의 탭 본딩(tab bonding) 영역에도 제3 은 도금 영역(353)이 형성된다. 또한 리드 프레임 패드(300)의 상하부에는 복수개의 딤플(300d)들이 형성된다. 이 딤플(300d)들은 대략 100-150㎛의 폭과 대략 0.02-0.05㎜의 깊이를 가지며, 제3 은 도금 영역(353)과는 중첩된다.
리드 프레임 패드(300)의 상하부는 패드 윙(360)과 연결된다. 이 패드 윙(360)은 리드 프레임 패드(300)와 단차를 갖는다. 패드 윙(360)은 패드 윙(360)을 관통하는 하나의 윙 슬롯(wing slot)(370)을 갖는다. 경우에 따라서, 도 8에 도시된 바와 같이, 상기 패드 윙(360)은 패드 윙(360)을 관통하는 2개의 윙 슬롯(371, 372)들을 가질 수도 있다. 1개의 윙 슬롯(370) 또는 2개의 윙 슬롯(371, 372)들은 리드 프레임 패드(300)와 몰딩재 사이의 부착력을 증대시키는 기능을 수행한다. 한편 참조 부호 "380"이 지시하는 선에 의해 둘러싸이는 영역은 몰딩재에 의해 둘러싸이는 영역을 나타낸다.
도 7a는 도 4의 리드 프레임을 적용한 본 발명에 따른 패드 노출형 반도체 패키지의 일 예를 도 3a 및 도 3b의 선 IV-IV'를 따라 절단하여 나타내 보인 단면도이다. 그리고 도 7b는 도 4의 리드 프레임을 적용한 본 발명에 따른 패드 노출형 반도체 패키지의 일 예를 도 3a 및 도 3b의 선 IV-IV'를 따라 절단하여 나타내 보인 단면도이다.
먼저 도 7a를 참조하면, 본 실시예에 따른 패드 노출형 반도체 패키지에 따르면, 반도체 칩(410)이 접착제(510)에 의해 리드 프레임 패드(310)의 제1 면(310a)에 부착된다. 접착제(510)로는 은(Ag)이 함유된 에폭시(epoxy)나 솔더(solder)를 사용할 수 있다. 접착제(510)로서 은이 함유된 에폭시를 사용할 경우, 상기 에폭시의 모듈러스(modulus)는 상온, 즉 대략 25℃에서는 대략 4000-5000Mpa이고, 고온, 즉 대략 250℃에서는 대략 450-550Mpa이다. 그리고 상기 에폭시의 유리 전이 온도(Tg)는 대략 65-75℃이며, 은 함유량은 대략 70-85%이다. 또한 상기 에폭시의 두께는 대략 14-25㎛가 되도록 한다.
상기 반도체 칩(410)은 와이어(910)를 통해 내부 리드(610)와 전기적으로 연결된다. 와이어(910)는 금(Au) 또는 구리(Cu) 재질로 이루어질 수 있으며, 경우에 따라서 금이 코팅된 구리 재질로 이루어질 수도 있다. 리드 프레임 패드(310)의 제1 면(310a)에는 리드 프레임 패드(310)의 가장자리를 따라서 패드 그루브(pad groove)(310g)가 형성된다. 그리고 패드 그루브(310g) 바깥쪽에는 스웨징(swaging)부(310s)가 형성된다. 이 스웨징부(310s)는, 상부면은 평평하지만, 하부면은 경사지게 형성되며, 따라서 리드 프레임 패드(310)의 가장자리로 갈수록 그 두께가 점점 감소하는 형상을 갖는다. 상기 스웨징부(310s)는 외부로부터의 흡습 경로를 연장시켜서 소자가 외부의 습기로부터 보다 더 보호가 잘 되도록 하는 역할을 수행하며, 마찬가지로 상기 패드 그루브(310g)도 또한 외부로부터의 흡습 경로를 연장시키는 기능을 수행한다.
리드 프레임 패드(310), 반도체 칩(410), 접착제(510), 와이어(910) 및 내부 리드(610)는 몰딩재(810)에 의해 둘러싸이고, 리드 프레임 패드(310)의 제2 면(310b)과 외부 리드(710) 만이 몰딩재(810) 밖으로 노출된다. 여기서 리드 프레임 패드(310)의 제2 면(310b)은, 반도체 칩(410)이 부착되는 리드 프레임 패드(310)의 제1 면(310a)과 반대되는 면이다. 상기 몰딩재(810)로서 에폭시 몰딩 화합물(EMC; Epoxy Molding Compound)을 사용할 경우, 상기 EMC의 모듈러스는 상온, 즉 대략 25℃에서 대략 17000-25000Mpa이고, 고온, 즉 대략 240℃에서는 대략 500-800Mpa인 것이 바람직하다. 그리고 상기 EMC의 유리 전이 온도(Tg)는 대략 110-130℃이고, 열 팽창 계수인 알파1 및 알파2는 각각 7-10PPM 및 28-38PPM이며, 실리카(silica) 함유량은 대략 80-88%이다. 한편 상기 패드 그루브(310g)는, 흡습 통로를 연장시키는 동시에, 몰딩재(810)와 리드 프레임 패드(310) 사이의 부착력을 증대시키는 기능도 또한 수행한다.
다음에 도 7b를 참조하면, 본 발명에 따른 패드 노출형 반도체 패키지의 상하 측면에는 내부 리드(610) 및 외부 리드(710)가 존재하지 않으며, 대신에 리드 프레임 패드(310)에 연속적으로 연결된 리드 프레임 패드 윙(wing)(360)이 배치된다. 이 리드 프레임 패드 윙(360)은 리드 프레임 패드(310)와 단차를 갖는다. 리드 프레임 패드(310)의 가장자리 부분에는 패드 그루브(310g) 외에 복수개의 딤플(dimple)(310d)들이 형성된다. 이 딤플(310d)들은 상호 일정 간격 이격되도록 형성되지만, 반드시 일정 간격일 필요는 없다. 상기 딤플(310d)들은 패드 그루브(310g)와 함께 몰딩재(810)와의 흡착력을 증대시키는 동시에 외부로부터의 흡습 통로를 연장시킨다.
도 8a는 도 4의 리드 프레임을 적용한 본 발명에 따른 패드 노출형 반도체 패키지의 다른 예를 도 3a 및 도 3b의 선 IV-IV'를 따라 절단하여 나타내 보인 단면도이다. 그리고 도 8b는 도 4의 리드 프레임을 적용한 본 발명에 따른 패드 노출형 반도체 패키지의 다른 예를 도 3a 및 도 3b의 선 IV-IV'를 따라 절단하여 나타내 보인 단면도이다.
먼저 도 8a를 참조하면, 본 실시예에 따른 패드 노출형 반도체 패키지에 따르면, 반도체 칩(420)이 접착제(520)에 의해 리드 프레임 패드(320)의 제1 면(320a)에 부착된다. 상기 반도체 칩(420)은 와이어(920)를 통해 내부 리드(620)와 전기적으로 연결된다. 리드 프레임 패드(320)의 제1 면(320a)에는 리드 프레임 패드(320)의 가장자리를 따라서 패드 그루브(320g)가 형성된다. 이 패드 그루브(320g)는, 도 7a 및 도 7b의 패드 노출형 반도체 패키지의 경우와는 다르게, 사각 형태로 이루어진다. 패드 그루브(320g) 바깥쪽에는 스웨징부(320s)가 형성된다. 이 스웨징부(320s)는, 상부면 및 하부면은 평평하지만, 리드 프레임 패드(320)의 두께보다 작은 두께로 리드 프레임 패드(320) 양쪽으로 돌출된 구조로 이루어진다. 상기 스웨징부(320s)는 외부로부터의 흡습 경로를 연장시켜서 소자가 외부의 습기로부터 보다 더 보호가 잘 되도록 하는 역할을 수행하며, 마찬가지로 상기 패드 그루브(320g)도 또한 외부로부터의 흡습 경로를 연장시키는 기능을 수행한다.
리드 프레임 패드(320), 반도체 칩(420), 접착제(520), 와이어(920) 및 내부 리드(620)는 몰딩재(820)에 의해 둘러싸이고, 리드 프레임 패드(320)의 제2 면(320b)과 외부 리드(720) 만이 몰딩재(820) 밖으로 노출된다. 한편 상기 패드 그루브(320g)는, 흡습 통로를 연장시키는 동시에, 몰딩재(820)와 리드 프레임 패드(320) 사이의 부착력을 증대시키는 기능도 또한 수행한다.
다음에 도 8b를 참조하면, 본 발명에 따른 패드 노출형 반도체 패키지의 상하 측면에는 내부 리드(620) 및 외부 리드(720)가 존재하지 않으며, 대신에 리드 프레임 패드(320)에 연속적으로 연결된 리드 프레임 패드 윙(360)이 배치된다. 이 리드 프레임 패드 윙(360)은 리드 프레임 패드(320)와 단차를 갖는다. 리드 프레임 패드(320)의 가장자리 부분에는 패드 그루브(320g) 외에 복수개의 딤플(dimple)(320d)들이 형성된다. 이 딤플(320d)들은 상호 일정 간격 이격되도록 형성되지만, 반드시 일정 간격일 필요는 없다. 상기 딤플(320d)들은 패드 그루브(320g)와 함께 몰딩재(820)와의 흡착력을 증대시키는 동시에 외부로부터의 흡습 통로를 연장시킨다.
도 9는 본 발명에 따른 패드 노출형 반도체 패키지에 적용되는 리드 프레임의 다른 예를 나타내 보인 레이아웃도이다. 도 9에서 도 4와 동일한 참조 부호는 동일한 요소를 나타내므로 중복된 설명은 생략하기로 하고, 이하에서는 차이점만을 설명하기로 한다.
도 9를 참조하면, 본 실시예에 따른 리드 프레임은, 리드 프레임 패드(300)의 중앙부, 즉 반도체 칩(미도시)이 부착될 영역에는 복수개의 내부 그루브(390)들이 형성된다. 이 내부 그루브(390)들은 리드 프레임의 좌우 방향을 따라 길게 배치되며, 패드 그루브(300g)와는 연결되지 않는다. 각 내부 그루브(390)의 폭(w)은 대략 0.1-0.2㎜이며, 그 깊이는 대략 33-93㎛이다.
도 10a는 도 9의 리드 프레임을 적용한 본 발명에 따른 패드 노출형 반도체 패키지의 일 예를 도 3a 및 도 3b의 선 IV-IV'를 따라 절단하여 나타내 보인 단면도이다. 그리고 도 10b는 도 9의 리드 프레임을 적용한 본 발명에 따른 패드 노출형 반도체 패키지의 일 예를 도 3a 및 도 3b의 선 IV-IV'를 따라 절단하여 나타내 보인 단면도이다.
도 10a 및 도 10b를 참조하면, 반도체 칩(430)이 접착제(530)에 의해 리드 프레임 패드(330)의 제1 면(330a)에 부착된다. 상기 반도체 칩(430)은 와이어(930)를 통해 내부 리드(630)와 전기적으로 연결된다. 리드 프레임 패드(330)의 제1 면(330a)에는 리드 프레임 패드(330)의 가장자리를 따라서 패드 그루브(330g)가 형성된다. 그리고 패드 그루브(330g) 바깥쪽에는 스웨징부(330s)가 형성된다. 이 스웨징부(330s)는, 상부면은 평평하지만, 하부면은 경사지게 형성되며, 따라서 리드 프레임 패드(330)의 가장자리로 갈수록 그 두께가 점점 감소하는 형상을 갖는다. 상기 스웨징부(330s)는 외부로부터의 흡습 경로를 연장시켜서 소자가 외부의 습기로부터 보다 더 보호가 잘 되도록 하는 역할을 수행하며, 마찬가지로 상기 패드 그루브(330g)도 또한 외부로부터의 흡습 경로를 연장시키는 기능을 수행한다.
리드 프레임 패드(330)의 중심부 제1 면(330a)에는 일정 깊이로 패인 복수개의 내부 그루브(390)들이 형성된다. 따라서 반도체 칩(430)과 리드 프레임 패드(330)를 상호 접착시키는 접착제(530)는 내부 그루브(390) 내에도 유입되며, 결과적으로 반도체 칩(430)과 리드 프레임 패드(330) 사이의 부착력을 증대시킨다. 상기 내부 그루브(390)들은 각각 원형으로 패인 형상으로 이루어지며, 상호 일정 간격 이격되도록 형성되지만, 반드시 일정한 간격일 필요는 없다. 상기 내부 그루브(390)의 폭은 대략 0.1-0.2㎜이며, 그 깊이는 대략 33-93㎛이다.
리드 프레임 패드(330), 반도체 칩(430), 접착제(530), 와이어(930) 및 내부 리드(630)는 몰딩재(830)에 의해 둘러싸이고, 리드 프레임 패드(330)의 제2 면(330b)과 외부 리드(730) 만이 몰딩재(830) 밖으로 노출된다.
패드 노출형 반도체 패키지의 상하 측면에는 내부 리드(630) 및 외부 리드(730)가 존재하지 않으며, 대신에 리드 프레임 패드(330)에 연속적으로 연결된 리드 프레임 패드 윙(360)이 배치된다. 이 리드 프레임 패드 윙(360)은 리드 프레 임 패드(330)와 단차를 갖는다. 리드 프레임 패드(330)의 가장자리 부분에는 패드 그루브(330g) 외에 복수개의 딤플(미도시)들이 형성된다. 앞서 설명한 다른 실시예에서와 마찬가지로, 상기 딤플들은 패드 그루브(330g)와 함께 몰딩재(830)와의 흡착력을 증대시키는 동시에 외부로부터의 흡습 통로를 연장시킨다.
도 11a는 도 9의 리드 프레임을 적용한 본 발명에 따른 패드 노출형 반도체 패키지의 다른 예를 도 3a 및 도 3b의 선 IV-IV'를 따라 절단하여 나타내 보인 단면도이다. 그리고 도 11b는 도 9의 리드 프레임을 적용한 본 발명에 따른 패드 노출형 반도체 패키지의 다른 예를 도 3a 및 도 3b의 선 IV-IV'를 따라 절단하여 나타내 보인 단면도이다.
도 11a 및 도 11b를 참조하면, 반도체 칩(440)이 접착제(540)에 의해 리드 프레임 패드(340)의 제1 면(340a)에 부착된다. 상기 반도체 칩(440)은 와이어(940)를 통해 내부 리드(640)와 전기적으로 연결된다. 리드 프레임 패드(340)의 제1 면(340a)에는 리드 프레임 패드(340)의 가장자리를 따라서 패드 그루브(340g)가 형성된다. 이 패드 그루브(340g)는, 도 10a 및 도 10b의 패드 노출형 반도체 패키지의 경우와는 다르게, 사각 형태로 이루어진다. 패드 그루브(340g) 바깥쪽에는 스웨징부(340s)가 형성된다. 이 스웨징부(340s)는, 상부면 및 하부면은 평평하지만, 리드 프레임 패드(340)의 두께보다 작은 두께로 리드 프레임 패드(340) 양쪽으로 돌출된 구조로 이루어진다. 상기 스웨징부(340s)는 외부로부터의 흡습 경로를 연장시켜서 소자가 외부의 습기로부터 보다 더 보호가 잘 되도록 하는 역할을 수행하며, 마찬가지로 상기 패드 그루브(340g)도 또한 외부로 부터의 흡습 경로를 연장시키는 기능을 수행한다.
리드 프레임 패드(340)의 중심부 제1 면(340a)에는 일정 깊이로 패인 복수개의 내부 그루브(390')들이 형성된다. 따라서 반도체 칩(440)과 리드 프레임 패드(340)를 상호 접착시키는 접착제(540)는 내부 그루브(390') 내에도 유입되며, 결과적으로 반도체 칩(440)과 리드 프레임 패드(340) 사이의 부착력을 증대시킨다. 상기 내부 그루브(390')들은 각각 사각형으로 패인 형상으로 이루어지며, 상호 일정 간격 이격되도록 형성되지만, 반드시 일정한 간격일 필요는 없다. 상기 내부 그루브(390')의 폭은 대략 0.1-0.2㎜이며, 그 깊이는 대략 33-93㎛이다.
리드 프레임 패드(340), 반도체 칩(440), 접착제(540), 와이어(940) 및 내부 리드(640)는 몰딩재(840)에 의해 둘러싸이고, 리드 프레임 패드(340)의 제2 면(340b)과 외부 리드(740) 만이 몰딩재(840) 밖으로 노출된다. 한편 상기 패드 그루브(340g)는, 흡습 통로를 연장시키는 동시에, 몰딩재(840)와 리드 프레임 패드(340) 사이의 부착력을 증대시키는 기능도 또한 수행한다.
도 12는 본 발명의 또 다른 실시예에 따른 패드 노출형 반도체 패키지를 도 3a 및 도 3b의 선 IV-IV'를 따라 절단하여 나타내 보인 단면도이다. 도 12에서 도 7a와 동일한 참조 부호는 동일한 요소를 나타내므로 중복된 설명은 생략하기로 하고, 이하에서는 다른 점만을 설명하기로 한다.
도 12를 참조하면, 본 실시예에 따른 패드 노출형 반도체 패키지는 도 7a에 나타낸 반도체 패키지와는 다르게 리드 프레임 패드(310)의 노출 표면인 제2 면(310b)이 반도체 패키지 상부에 배치된 구조를 갖는다. 즉 리드 프레임 패드(310)의 노출 표면이 반도체 패키지 상부에 배치된 구조로 이루어진 패드 노출형 반도체 패키지라는 점을 제외하고는 도 7a의 패드 노출형 반도체 패키지와 동일하다.
도 13은 본 발명의 또 다른 실시예에 따른 패드 노출형 반도체 패키지를 도 3a 및 도 3b의 선 IV-IV'를 따라 절단하여 나타내 보인 단면도이다. 도 13에서 도 7a와 동일한 참조 부호는 동일한 요소를 나타내므로 중복된 설명은 생략하기로 하고, 이하에서는 다른 점만을 설명하기로 한다.
도 13을 참조하면, 본 실시예에 따른 패드 노출형 반도체 패키지는 도 8a에 나타낸 반도체 패키지와는 다르게 리드 프레임 패드(320)의 노출 표면인 제2 면(320b)이 반도체 패키지 상부에 배치된 구조를 갖는다. 즉 리드 프레임 패드(310)의 노출 표면이 반도체 패키지 상부에 배치된 구조로 이루어진 패드 노출형 반도체 패키지라는 점을 제외하고는 도 7a의 패드 노출형 반도체 패키지와 동일하다.
이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능함은 당연하다.
이상의 설명에서와 같이, 본 발명에 따른 패드 노출형 반도체 패키지에 의하면 다음과 같은 이점들이 제공된다.
첫째로, 리드 프레임 패드의 노출 표면적을 몰딩재의 전체 면적의 50% 이상 이 되도록 함으로써 패키지의 열 방출 효율을 크게 향상시킬 수 있다.
둘째로, 리드 프레임 패드의 일 표면상에 패드 그루브 및/또는 복수개의 딤플들을 형성하고, 리드 프레임 가장자리에 스웨징부를 형성함으로써 외부로부터의 흡습 통로를 연장시켜 소자의 신뢰성을 향상시킬 수 있다.
셋째로, 반도체 칩이 부착되는 리드 프레임 패드의 표면에 복수개의 내부 그루브들을 형성함으로써 반도체 칩과 리드 프레임 패드 사이의 부착력을 증대시킬 수 있다. 또한 리드 프레임 패드와 패드 윙 사이에 윙 슬롯을 형성함으로써 리드 프레임 패드와 몰딩재와의 부착력도 증대시킬 수 있다.
그리고 넷째로, 리드 프레임 패드의 칩 부착 영역 및 탭 본딩 영역과 내부 리드의 와이어 본딩 영역에 은 도금 영역을 형성함으로써 패키지의 전기적인 특성을 향상시킬 수 있다.

Claims (15)

  1. 상호 대향하는 제 1 표면과 제 2 표면, 상기 제 1 표면의 가장자리 부분에 형성된 패드 그루브 및 상기 패드 그루브로부터 이격되어 상기 제 1 표면의 상기 가장자리 부분의 단부를 구성하는 스웨징부를 포함하는 리드 프레임 패드;
    상기 리드 프레임 패드의 상기 그루브에 의해 한정된 상기 제 1 표면의 중앙부 상에 부착된 반도체 칩;
    상기 리드 프레임 패드의 상기 스웨징부를 향해 배치된 내부 리드;
    상기 내부 리드에 연속되어 배치된 외부 리드;
    상기 리드 프레임 패드의 상하 양 방향을 향해 상기 리드 프레임 패드와 연결되어 배치된 리드 프레임 패드 윙;
    상기 반도체 칩 및 상기 내부 리드를 전기적으로 연결하는 와이어;
    상기 리드 프레임 패드의 제2 표면 및 상기 외부 리드만 노출되도록, 상기 리드 프레임 패드, 반도체 칩, 내부 리드 및 와이어를 덮는 몰딩재; 및
    상기 리드 프레임 패드의 탭 본딩 영역 및 칩 부착 영역과 상기 내부 리드의 와이어 본딩 영역에 형성된 은 도금 영역들을 구비하는 것을 특징으로 하는 패드 노출형 반도체 패키지.
  2. 제1항에 있어서,
    상기 몰딩재에 의해 노출되는 상기 리드 프레임 패드의 제2 표면 면적은 상기 몰딩재의 50% 이상인 것을 특징으로 하는 패드 노출형 반도체 패키지.
  3. 제1항에 있어서,
    상기 패드 그루브는 원형으로 패인 형상을 갖는 것을 특징으로 하는 패드 노출형 반도체 패키지.
  4. 제1항에 있어서,
    상기 패드 그루브는 사각형으로 패인 형상을 갖는 것을 특징으로 하는 패드 노출형 반도체 패키지.
  5. 제1항에 있어서,
    상기 스웨징부는, 평평한 상부면과 상기 리드 프레임 패드의 가장자리로 갈수록 두께가 얇아지도록 경사진 하부면을 갖는 구조로 이루어진 것을 특징으로 하는 패드 노출형 반도체 패키지.
  6. 제1항에 있어서,
    상기 스웨징부는, 평평한 상부면 및 하부면을 갖되, 상기 리드 프레임 패드의 두께보다 더 작은 두께를 갖는 구조로 이루어진 것을 특징으로 하는 패드 노출형 반도체 패키지.
  7. 제1항에 있어서,
    상기 리드 프레임 패드 윙은 상기 리드 프레임 패드 윙을 관통하는 윙 슬롯을 적어도 하나 이상 갖는 것을 특징으로 하는 패드 노출형 반도체 패키지.
  8. 제1항에 있어서,
    상기 리드 프레임 패드는 상기 리드 프레임 패드의 탭 본딩 영역에 형성된 복수개의 딤플들이 포함된 구조로 이루어진 것을 특징으로 하는 패드 노출형 반도체 패키지.
  9. 제1항에 있어서,
    상기 리드 프레임 패드는 상기 리드 프레임 패드의 상기 반도체 칩 부착 영 역에 형성된 복수개의 내부 그루브들을 포함하는 구조로 이루어진 것을 특징으로 하는 패드 노출형 반도체 패키지.
  10. 제9항에 있어서,
    상기 내부 그루브는 원형으로 패인 구조로 이루어진 것을 특징으로 하는 패드 노출형 반도체 패키지.
  11. 제9항에 있어서,
    상기 내부 그루브는 사각형으로 패인 구조로 이루어진 것을 특징으로 하는 패드 노출형 반도체 패키지.
  12. 제9항에 있어서,
    상기 내부 그루브는 0.1-0.2㎜의 폭과 33-93㎛의 깊이를 갖는 것을 특징으로 하는 패드 노출형 반도체 패키지.
  13. 제1항에 있어서,
    상기 리드 프레임 패드와 상기 내부 리드를 연결시키는 적어도 한 개 이상의 융합 내부 리드를 더 구비하는 것을 특징으로 하는 패드 노출형 반도체 패키지.
  14. 제1항에 있어서,
    상기 리드 프레임 패드의 제2 표면은 반도체 패키지의 하부면에 위치하는 것을 특징으로 하는 패드 노출형 반도체 패키지.
  15. 제1항에 있어서,
    상기 리드 프레임 패드의 제2 표면은 반도체 패키지의 상부면에 위치하는 것을 특징으로 하는 패드 노출형 반도체 패키지.
KR1020020051971A 2002-08-30 2002-08-30 양호한 열 방출을 위한 패드 노출형 반도체 패키지 KR100688595B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020051971A KR100688595B1 (ko) 2002-08-30 2002-08-30 양호한 열 방출을 위한 패드 노출형 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020051971A KR100688595B1 (ko) 2002-08-30 2002-08-30 양호한 열 방출을 위한 패드 노출형 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20040020373A KR20040020373A (ko) 2004-03-09
KR100688595B1 true KR100688595B1 (ko) 2007-03-09

Family

ID=37324840

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020051971A KR100688595B1 (ko) 2002-08-30 2002-08-30 양호한 열 방출을 위한 패드 노출형 반도체 패키지

Country Status (1)

Country Link
KR (1) KR100688595B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000196006A (ja) * 1998-12-24 2000-07-14 Matsushita Electronics Industry Corp 半導体装置およびその製造方法
JP2000236060A (ja) * 1999-02-16 2000-08-29 Matsushita Electronics Industry Corp 半導体装置
KR20010018990A (ko) * 1999-08-24 2001-03-15 김덕중 칩 패드가 방열 통로로 사용되는 리드프레임 및 이를 포함하는반도체 패키지

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000196006A (ja) * 1998-12-24 2000-07-14 Matsushita Electronics Industry Corp 半導体装置およびその製造方法
JP2000236060A (ja) * 1999-02-16 2000-08-29 Matsushita Electronics Industry Corp 半導体装置
KR20010018990A (ko) * 1999-08-24 2001-03-15 김덕중 칩 패드가 방열 통로로 사용되는 리드프레임 및 이를 포함하는반도체 패키지

Also Published As

Publication number Publication date
KR20040020373A (ko) 2004-03-09

Similar Documents

Publication Publication Date Title
US5646831A (en) Electrically enhanced power quad flat pack arrangement
US7176557B2 (en) Semiconductor device
JP3230348B2 (ja) 樹脂封止型半導体装置及びその製造方法
US6803258B2 (en) Semiconductor device
KR960019688A (ko) 디바이스 에지에서 기계적 스트레스를 줄이기 위한 개별 영역 리드 프레임 주조법 또는 하프 에칭법
TWI301652B (en) Semiconductor device and its manufacturing method
KR101115288B1 (ko) 몰디드 리드리스 패키지 및 이를 이용한 ｌｅｄ 패키지
KR100688595B1 (ko) 양호한 열 방출을 위한 패드 노출형 반도체 패키지
JP2570645B2 (ja) 半導体装置
JP2003297994A5 (ko)
JPH03174749A (ja) 半導体装置
KR100652448B1 (ko) 신뢰성 향상과 효과적인 열 전달을 위한 슬러그 노출형반도체 패키지
KR100859700B1 (ko) 양호한 열방출을 위한 패드 노출형 반도체 패키지
JPH09186272A (ja) 外部露出型ヒートシンクが付着された薄型ボールグリッドアレイ半導体パッケージ
JP3321006B2 (ja) 半導体装置
JP4994883B2 (ja) 樹脂封止型半導体装置
JP7231450B2 (ja) 半導体発光装置
JP2001015669A (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP4153813B2 (ja) 半導体装置及びその製造方法
JP2000150756A (ja) 樹脂封止型半導体装置及びリードフレーム
JP2003338601A (ja) 半導体装置
KR100268925B1 (ko) 리드프레임및이를이용한반도체패키지
JPS6197954A (ja) 半導体装置
KR100337460B1 (ko) 반도체 장치
JP2002203935A (ja) リードフレーム及びこれを用いた半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130125

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131217

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141222

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee