KR100684911B1 - 반도체 메모리 장치의 전압 레귤레이터 회로 - Google Patents

반도체 메모리 장치의 전압 레귤레이터 회로 Download PDF

Info

Publication number
KR100684911B1
KR100684911B1 KR1020060012709A KR20060012709A KR100684911B1 KR 100684911 B1 KR100684911 B1 KR 100684911B1 KR 1020060012709 A KR1020060012709 A KR 1020060012709A KR 20060012709 A KR20060012709 A KR 20060012709A KR 100684911 B1 KR100684911 B1 KR 100684911B1
Authority
KR
South Korea
Prior art keywords
voltage
transistor
result
output
level
Prior art date
Application number
KR1020060012709A
Other languages
English (en)
Inventor
한욱기
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060012709A priority Critical patent/KR100684911B1/ko
Priority to US11/698,945 priority patent/US20070182398A1/en
Application granted granted Critical
Publication of KR100684911B1 publication Critical patent/KR100684911B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61G—TRANSPORT, PERSONAL CONVEYANCES, OR ACCOMMODATION SPECIALLY ADAPTED FOR PATIENTS OR DISABLED PERSONS; OPERATING TABLES OR CHAIRS; CHAIRS FOR DENTISTRY; FUNERAL DEVICES
    • A61G5/00—Chairs or personal conveyances specially adapted for patients or disabled persons, e.g. wheelchairs
    • A61G5/10—Parts, details or accessories
    • A61G5/12—Rests specially adapted therefor, e.g. for the head or the feet
    • A61G5/122—Rests specially adapted therefor, e.g. for the head or the feet for the back
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61G—TRANSPORT, PERSONAL CONVEYANCES, OR ACCOMMODATION SPECIALLY ADAPTED FOR PATIENTS OR DISABLED PERSONS; OPERATING TABLES OR CHAIRS; CHAIRS FOR DENTISTRY; FUNERAL DEVICES
    • A61G2200/00—Information related to the kind of patient or his position
    • A61G2200/50—Information related to the kind of patient or his position the patient is supported by a specific part of the body
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61G—TRANSPORT, PERSONAL CONVEYANCES, OR ACCOMMODATION SPECIALLY ADAPTED FOR PATIENTS OR DISABLED PERSONS; OPERATING TABLES OR CHAIRS; CHAIRS FOR DENTISTRY; FUNERAL DEVICES
    • A61G2203/00—General characteristics of devices
    • A61G2203/70—General characteristics of devices with special adaptations, e.g. for safety or comfort

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Animal Behavior & Ethology (AREA)
  • General Health & Medical Sciences (AREA)
  • Public Health (AREA)
  • Veterinary Medicine (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

여기에 개시된 전압 레귤레이터는, 입력된 고전압을 레벨 다운하는 레벨다운부, 상기 레벨 다운 결과를 분압하여 제 1 분압 결과를 발생하는 분압부, 상기 제 1 분압 결과와 소정의 기준 전압을 비교하는 비교부, 그리고 상기 비교 결과를 근거로 하여 출력 전압을 발생하고 상기 출력 전압을 상기 분압부로 제공하는 구동부를 포함하며, 상기 분압부는 상기 출력 전압을 분압하여 제 2 분압 결과를 발생하고 상기 제 2 분압 결과를 상기 레벨다운부의 출력을 제어하는 제어 전압으로서 피드백한다.

Description

반도체 메모리 장치의 전압 레귤레이터 회로{VOLTAGE REGULATOR CIRCUIT BUILT IN A SEMICONDUCTOR MEMORY DEVICE}
도 1은 본 발명에 따른 전압 레귤레이터의 회로도이다.
*도면의 주요 부분에 대한 부호의 설명*
100 : 전압 레귤레이터 110 : 레벨다운부
120 : 스위치 130 : 제 1 구동부
140 : 제 2 구동부 150 : 리플 제거부
160 : 분압부 170 : 비교부
본 발명은 불 휘발성 메모리 장치에 관한 것으로, 좀 더 구체적으로는 전기적으로 소거 및 프로그램 가능한 불 휘발성 메모리 장치에 사용되는 전압 레귤레이터 회로에 관한 것이다.
일반적으로, 반도체 메모리 장치는 위성에서 소비자 전자 기술에 이르기까지 마이크로프로세서를 기반으로 한 응용 및 컴퓨터 등의 디지털 로직 설계에서 가장 필수적으로 사용되고 있는 마이크로 전자 소자이다. 따라서, 높은 집적도 및 빠른 속도를 위한 반도체 메모리의 제조 기술의 진보는, 다른 디지털 로직 계열의 성능 기준을 확립하는 데 도움이 된다.
반도체 메모리 장치는 크게 휘발성 반도체 메모리 장치와 불휘발성 메모리 장치로 구분된다. 휘발성 반도체 메모리 장치는 전원이 인가되는 동안 데이터가 저장되고 읽혀지며, 전원이 차단될 때 데이터는 소실된다. 반면, MROM(MASK ROM), PROM(Programmable ROM), EPROM(Erasable and Programmable ROM), EEPROM(Electrically Erasable and Programmable ROM) 등과 같은 불휘발성 메모리 장치는, 전원이 차단되어도 데이터를 저장할 수 있다. 불휘발성 메모리들 중에서도 플래시 메모리는 전기적으로 셀의 데이터를 일괄적으로 소거하는 기능을 가지고 있기 때문에 컴퓨터 및 메모리 카드 등에 널리 사용되고 있다.
플래시 메모리 장치는 프로그램, 소거 및 읽기를 포함하는 3개의 동작 모드를 포함하며, 각각의 동작을 수행하기 위해서는 전원 전압보다 높은 고전압들을 필요로 한다. 그러한 고전압들은 플래시 메모리 내부에서 생성된다. 왜냐하면, 고전압을 외부로부터 직접 인가하게 되면 칩 내부에 형성되는 전계 때문에 스트레스(stress)가 증가하여 트랜지스터 등의 소자가 동작불량을 일으키거나 파괴될 수 있기 때문이다. 따라서, 플래시 메모리는 문턱전압(threshold voltage)과 항복(降伏) 전압(breakdown voltage) 등과 같은 트랜지스터의 소자 특성을 고려하여 칩 내부에서 고전압을 발생한다. 낮은 레벨의 전압으로부터 높은 레벨의 전압을 생성하는 승압 회로로써 많이 사용되는 것이 챠지 펌프(charge pump)이다.
챠지 펌프로부터 발생된 고전압은 전압 레귤레이터를 통해 소정의 전압 레벨 을 갖는 정전압으로 변환된다. 일반적으로, 전압 레귤레이터는 저전압 트랜지스터(low voltage transistor)로 구성되며, 경우에 따라 전원전압(Vdd)보다 높은 고전압(Vpp)이 입력 전압으로서 사용되기도 한다. 따라서, 전압 레귤레이터의 입력단과 저전압 트랜지스터 사이에는 고전압(Vpp)을 소정 레벨 다운시키는 레벨다운 수단이 사용된다. 상기 레벨 다운 수단은 고전압에 대해 내구성을 갖는 고전압 트랜지스터(high voltage transistor)가 주로 사용되고 있다.
상기 고전압 트랜지스터의 출력(즉, 레벨다운 결과)은, 상기 고전압 트랜지스터의 제어 게이트로 인가되는 제어 전압의 레벨에 의해 조절된다. 일반적으로, 고전압 트랜지스터로 인가되는 제어 전압은 별도의 제어 회로를 통해 발생된다. 제어 회로는 발생하고자 하는 정전압 레벨에 따라 제어 전압의 레벨을 조절한다. 그 결과, 고전압 트랜지스터를 통해 흐르는 전류의 양이 조절되어, 원하는 전압 레벨을 출력할 수 있게 된다. 그러나, 별도의 제어 회로를 구비하는 경우 회로의 사이즈가 커지는 문제점이 있다.
따라서, 본 발명의 목적은 상술한 제반 문제점을 해결하기 위해 제안된 것으로, 별도의 제어 회로를 구비하지 않고도 안정된 정전압을 발생할 수 있는 전압 레귤레이터를 제공하는 데 있다.
상기의 과제를 이루기 위하여 본 발명에 의한 전압 레귤레이터는, 입력된 고전압을 레벨 다운하는 레벨다운부; 상기 레벨 다운 결과를 분압하여 제 1 분압 결 과를 발생하는 분압부; 상기 제 1 분압 결과와 소정의 기준 전압을 비교하는 비교부; 그리고 상기 비교 결과를 근거로 하여 출력 전압을 발생하고 상기 출력 전압을 상기 분압부로 제공하는 구동부를 포함하며, 상기 분압부는 상기 출력 전압을 분압하여 제 2 분압 결과를 발생하고 상기 제 2 분압 결과를 상기 레벨다운부의 출력을 제어하는 제어 전압으로서 피드백하는 것을 특징으로 한다.
이 실시예에 있어서, 상기 레벨다운부는 디플리션 타입의 고전압 트랜지스터인 것을 특징으로 한다.
이 실시예에 있어서, 상기 고전압 트랜지스터는 전압 레귤레이터의 비활성화 구간 동안 상기 고전압 트랜지스터의 내부에 형성되어 있는 채널을 이용하여 상기 고전압을 레벨 다운하는 것을 특징으로 한다.
이 실시예에 있어서, 상기 전압 레귤레이터의 비활성화 구간 동안 발생되는 상기 레벨 다운 결과는, 상기 고전압에서 상기 고전압 트랜지스터의 문턱 전압만큼 뺀 값에 해당되는 것을 특징으로 한다.
이 실시예에 있어서, 상기 고전압 트랜지스터는 전압 레귤레이터의 활성화 구간 동안 상기 제어 전압에 응답하여 상기 고전압을 레벨 다운하는 것을 특징으로 한다.
이 실시예에 있어서, 상기 제어 전압은 전압 레귤레이터의 활성화 구간 동안 상기 고전압 트랜지스터의 내부에 형성되어 있는 채널의 폭을 조절하는 것을 특징으로 한다.
이 실시예에 있어서, 상기 제어 전압은 상기 출력 전압 보다 일정 레벨 낮은 값을 갖는 것을 특징으로 한다.
이 실시예에 있어서, 전압 레귤레이터의 활성화 구간 동안 상기 출력 전압과 상기 제어 전압은 각각 일정 레벨로 수렴하는 것을 특징으로 한다.
이 실시예에 있어서, 상기 레벨 다운 결과는 상기 분압부, 상기 비교부, 및 상기 구동부의 항복전압 보다 낮은 것을 특징으로 한다.
이 실시예에 있어서, 상기 레벨 다운 결과는 상기 고전압 트랜지스터의 문턱 전압과 상기 제어 전압의 합보다 같거나 높은 것을 특징으로 한다.
(실시예)
이하 본 발명에 따른 실시예를 첨부된 도면을 참조하여 상세히 설명한다.
본 발명의 신규한 전압 레귤레이터는, 입력된 고전압을 레벨 다운하는 레벨다운부, 상기 레벨 다운 결과를 분압하여 제 1 분압 결과를 발생하는 분압부, 상기 제 1 분압 결과와 소정의 기준 전압을 비교하는 비교부, 그리고 상기 비교 결과를 근거로 하여 출력 전압을 발생하고 상기 출력 전압을 상기 분압부로 제공하는 구동부를 포함하며, 상기 분압부는 상기 출력 전압을 분압하여 제 2 분압 결과를 발생하고 상기 제 2 분압 결과를 상기 레벨다운부의 출력을 제어하는 제어 전압으로서 피드백한다. 이와 같은 구성에 따르면, 제어 신호를 발생하기 위한 별도의 회로 구성 없이도 안정된 레벨의 제어 전압과 출력 전압을 얻을 수 있게 된다.
아래에서, 본 발명의 특징 및 기능을 설명하기 위한 한 예로서 플래시 메모리와 같은 불 휘발성 메모리 장치에서 필요로 하는 전압 레귤레이터가 사용된다. 하지만, 이는 예를 들어 설명한 것에 불과하며 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 변화 및 변경이 가능함은 물론이다. 본 발명에 따른 전압 레귤레이터의 상세 구성은 다음과 같다.
도 1은 본 발명의 일 실시예에 따른 전압 레귤레이터(100)의 회로도이다. 도 1에는 플래시 메모리 장치의 읽기 전압(Vread)을 레귤레이팅하는 전압 레귤레이터의 구성이 도시되어 있다.
도 1을 참조하면, 본 발명에 따른 전압 레귤레이팅 회로(100)는, 레벨다운부(110), 스위치(120), 제 1 및 제 2 구동부(130, 140), 리플 제거부(150), 분압부(160), 및 비교부(170)를 포함한다.
레벨다운부(110)는 챠지 펌프(미 도시됨)와 같은 고전압 발생회로로부터 발생된 고전압(Vread)을 소정 레벨로 레벨 다운하고, 레벨 다운된 고전압(Vpp)을 스위치(120), 제 1 및 제 2 구동부(130, 140), 및 비교부(170)로 제공한다. 레벨다운부(110)는 전압 레귤레이터(100)에 포함된 저전압 트랜지스터들의 손상을 방지할 수 있도록 디플리션(depletion) 타입의 고전압 트랜지스터로 구성된다. 즉, 레벨다운부(110)는 챠지 펌프로부터 발생된 고전압(Vread)을 레벨 다운하여, 전압 레귤레이터(100)에 포함된 저전압 트랜지스터들의 최대 허용 전압(즉, 항복 전압(breakdown voltage)) 보다 낮은 레벨을 갖는 고전압(Vpp)을 발생한다.
이 분야의 통상의 지식을 가진 이들에게 잘 알려져 있는 바와 같이, 디플리션 타입의 트랜지스터는 게이트 단자에 전압을 인가하지 않아도 채널(channel)이 형성되어 있다. 따라서, 레벨다운부(110)는 비록 전압 레귤레이터(100)가 비활성화 되어 있다 하더라도 지속적으로 고전압(Vpp)을 발생할 수 있다. 레귤레이터(100)가 비활성화 되어 있는 구간 동안 발생되는 고전압(Vpp)은 챠지 펌프로부터 입력된 고전압(Vread)에서 자신의 문턱전압(Vth) 만큼 레벨 다운한 것에 해당된다.
이어서, 전압 레귤레이터(100)가 활성화되면 고전압 트랜지스터의 소오스 전압은 게이트 단자로 인가되는 제어 전압(Vcon)의 레벨에 의해 조절된다. 즉, 제어 전압(Vcon)은 상기 고전압 트랜지스터의 내부에 형성되어 있는 채널의 폭을 조절하여 상기 소오스 전압의 레벨을 결정한다. 고전압 트랜지스터의 소오스 전압은 레벨다운부(110)의 출력 전압(Vpp)으로서 출력된다. 아래에서 상세히 설명되겠지만, 본 발명에서 사용되는 고전압 트랜지스터의 제어 전압(Vcon)은 분압부(160)에서 발생된 분압 결과가 피드백된 것으로서, 전압 레귤레이터(100)의 출력(Vout) 보다 일정 레벨 낮은 값을 갖는다.
전압 레귤레이터(100)의 고유 특성상, 전압 레귤레이터(100)의 출력 전압(Vout)은 일정 레벨로 수렴하게 된다. 그러므로, 상기 출력 전압(Vout) 보다 일정 레벨 낮은 제어 전압(Vcon) 역시 일정 레벨로 수렴하게 된다. 따라서, 전압 레귤레이터(100)에 구비되는 기본적인 회로 구성(예를 들면, 분압 회로)만을 가지고도 안정된 제어 전압(Vcon)의 레벨을 발생할 수 있게 된다. 따라서, 제어 전압(Vcon)을 발생하기 위한 별도의 제어 회로는 필요치 않게 된다.
스위치(120)는 인에이블 신호(Enable)에 응답해서 레벨다운부(110)의 출력(Vpp)을 출력 단자(OUT)에 전기적으로 연결한다. 인에이블 신호(Enable)는 전압 레귤레이터(100)의 동작을 활성화하는 신호로서, 전압 레귤레이터(100) 외부에 구비된 컨트롤러(미 도시됨)로부터 입력된다. 예를 들어, 인에이블 신호(Enable)가 하 이 레벨을 가지면, 스위치(120)는 레벨다운부(110)의 출력(Vpp)을 출력 단자(OUT)로 제공한다. 그리고, 인에이블 신호(Enable)가 로우 레벨을 가지면, 스위치(120)는 레벨다운부(110)의 출력(Vpp)이 출력 단자(OUT)로 제공되는 것을 차단한다. 스위치(120)의 출력은 제 1 구동부(130)로 제공된다.
제 1 구동부(130)는, 게이트 단자가 스위치(120)의 출력(OUT)에 연결된 제 1 구동 트랜지스터로 구성된다. 제 1 구동 트랜지스터는 소오스 단자가 레벨다운부(110)의 출력(Vpp)이 연결되고, 드레인 단자가 제 2 구동부(140), 리플 제거부(150), 및 비교부(170)에 연결된 PMOS 트랜지스터이다. 제 1 구동 트랜지스터는 스위치(120)의 출력(OUT)에 응답해서 턴 온/오프 된다. 예를 들어, 스위치(120)의 출력(OUT)이 하이 레벨이면(즉, 인에이블 신호(Enable)가 하이 레벨로 활성화되면), 제 1 구동 트랜지스터는 턴 오프 된다. 그 결과, 제 1 구동 트랜지스터의 소오스-드레인 전류 통로가 차단되어, 로우 레벨의 드레인 전압을 발생하게 된다. 반면, 스위치(120)의 출력(OUT)이 로우 레벨이면(즉, 인에이블 신호(Enable)가 로우 레벨로 비활성화되면), 제 1 구동 트랜지스터가 턴 온 되어 하이 레벨의 드레인 전압이 발생된다. 이때 제 1 구동 트랜지스터의 드레인 전압은 고전압(Vpp)에서 제 1 구동 트랜지스터의 문턱 전압(Vth) 만큼 감소된 값에 해당된다. 제 1 구동부(130)의 출력(즉, 제 1 구동 트랜지스터의 드레인 전압)은 제 2 구동부(140)로 제공된다.
제 2 구동부(140)는, 게이트 단자가 제 1 구동 트랜지스터의 드레인 단자에 연결된 제 2 구동 트랜지스터로 구성된다. 제 2 구동 트랜지스터는, 소오스 단자가 레벨다운부(110)의 출력(Vpp)에 연결되고, 드레인 단자가 분압부(160)에 연결되고, 드레인 단자와 게이트 단자 사이에 리플 제거부(150)가 연결된 PMOS 트랜지스터이다. 제 2 구동 트랜지스터는 제 1 구동부(130)의 출력에 응답해서 턴 온/오프 된다. 예를 들어, 제 1 구동부(130)의 출력이 하이 레벨이면 제 2 구동 트랜지스터는 턴 오프 되어, 로우 레벨의 드레인 전압을 발생하게 된다. 그리고, 제 1 구동부(130)의 출력이 로우 레벨이면 제 2 구동 트랜지스터는 턴 온 되어, 하이 레벨의 드레인 전압을 발생하게 된다. 이때 발생되는 제 2 구동 트랜지스터의 드레인 전압은 고전압(Vpp)에서 제 2 구동 트랜지스터의 문턱 전압(Vth) 만큼 감소된 값에 해당된다. 제 2 구동부(140)의 드레인 전압은 분압부(160)로 제공된다.
분압부(160)는 제 2 구동 트랜지스터의 드레인 단자와 접지 사이에 직렬로 연결된 복수 개의 저항들(R1-R3)을 포함한다. 분압부(160)는 제 2 구동부(140)로부터 제공되는 고전압(즉, 제 2 구동 트랜지스터의 드레인 전압)을 소정의 저항비로 분압하고, 분압 결과(Vdiv)를 비교부(170)로 제공한다. 또한, 분압부(160)는 상기 분압 결과(Vdiv) 이외에도 또 하나의 분압 결과(Vcon)를 발생하여, 고전압 트랜지스터의 게이트로 피드백시킨다. 이때 고전압 트랜지스터로 제공되는 전압(Vcon)은 상기 고전압 트랜지스터의 레벨 다운 동작을 제어하는 제어 신호로서 사용된다.
상기 분압 결과들(Vdiv, Vcon)은, 분압부(160)에 구비된 저항들(R1-R3)의 저항비를 조절함에 의해서 각각의 레벨을 조절할 수 있다. 특히, 상기 분압 결과들(Vdiv, Vcon) 중 제어 전압으로 사용되는 분압 결과(Vcon)는 전압 레귤레이터(100)의 출력 전압(Vout) 보다는 일정 레벨 낮은 값을 가지며, 바람직하게는 전압 레귤레이터(100)의 출력 전압을 발생하기에 충분한 전압 레벨을 가지면서도, 발생된 전 압 레귤레이터(100)의 출력 전압이 저전압 트랜지스터들의 최대 허용 전압(즉, 항복 전압(breakdown voltage)) 보다는 낮은 값을 갖도록 조절되는 것이 바람직하다.
예를 들어, 출력(Vout)이 3.5V인 전압 레귤레이터(100)에서 4V의 고전압(Vpp)이 필요하다고 가정하자. 이 경우, 레벨다운부(110)를 구성하는 고전압 트랜지스터의 문턱 전압(Vth)이 1.5V라면, 분압 결과가 2.5V에 해당되는 지점(도 1에서 저항(R1)의 출력에 해당됨)에서 발생되는 전압을 제어 전압(Vcon)으로서 피드백 할 수 있다. 이 경우 상기 고전압 트랜지스터의 출력 전압은, 상기 고전압 트랜지스터의 문턱 전압과 상기 제어 전압의 합보다 같거나 높은 값을 가지면서도, 전압 레귤레이터(100)에 포함된 저전압 트랜지스터들의 항복 전압 보다는 낮은 값을 갖게 된다. 이와 같은 제어 전압(Vcon)의 구성은, 전압 레귤레이터(100)에서 필요로 하는 고전압(Vpp)과 항복 전압의 범위 내에서 다양한 형태로 조절 가능하다.
비교부(170)는, 게이트 단자로 기준전압(Vref)을 받아들이는 제 1 트랜지스터(171)와, 게이트 단자로 분압 결과(Vdiv)를 받아들이는 제 2 트랜지스터(172)와, 제 1 및 제 2 트랜지스터(171, 172)의 소오스 단자에 공통으로 연결된 방전 트랜지스터(175)를 포함한다. 비록 도면에 도시되지는 않았지만, 이 분야의 통상의 지식을 가진 이들에게 잘 알려져 있는 바와 같이 기준 전압(Vref)은 전원전압(vdd) 과 같은 일정 레벨의 전압을 분압하여 발생된다. 제 1 및 제 2 트랜지스터(171, 172)와 방전 트랜지스터는 NMOS 트랜지스터로 구성된다. 방전 트랜지스터(175)의 게이트에는 인에이블 신호(Enable)가 인가된다. 방전 트랜지스터(175)의 드레인 단자는 제 1 및 제 2 트랜지스터(171, 172)의 소오스 단자에 공통으로 연결되고, 방전 트 랜지스터(175)의 소오스 단자는 접지에 연결된다. 방전 트랜지스터(175)는 게이트로 인가되는 인에이블 신호(Enable)에 응답해서 제 1 및 제 2 트랜지스터(171, 172)로부터 제공되는 전류를 방전한다.
이 외에도, 제 1 및 제 2 트랜지스터(171, 172)의 드레인 단자에는 제 3 및 제 4 트랜지스터(173, 174)가 각각 연결된다. 제 3 및 제 4 트랜지스터(173, 174)는 PMOS 트랜지스터로 구성되며, 제 3 및 제 4 트랜지스터(173, 174)의 소오스 단자에는 레벨다운부(110)로부터 발생된 고전압(Vpp)이 공통으로 인가된다. 제 3 및 제 4 트랜지스터(173, 174)의 게이트 단자는 제 4 트랜지스터(174)의 드레인 단자와 공통으로 접속된다. 그리고, 제 3 트랜지스터(173)의 드레인 단자는, 제 1 트랜지스터(171)의 드레인 단자와 제 1 구동 트랜지스터의 드레인 단자와 공통으로 접속된다.
인에이블 신호(Enable)가 활성화된 경우 비교부(170)에서 수행되는 동작은 다음과 같다.
제 1 및 제 2 트랜지스터(171, 172)는 게이트 단자를 통해 기준전압(Vref)과, 분압부(160)로부터 발생된 분압 결과(Vdiv)를 각각 받아들인다. 제 1 및 제 2 트랜지스터(171, 172)의 전류 구동 능력은 게이트로 인가되는 기준전압(Vref)과 분압 결과(Vdiv)의 크기에 따라 달라지게 된다. 제 1 및 제 2 트랜지스터(171, 172)에 흐르는 전류는 방전 트랜지스터(175)를 통해 방전된다. 예를 들어, 분압 결과(Vdiv)가 기준전압(Vref) 보다 큰 경우, 제 2 트랜지스터(172)의 전류 구동 능력은 제 1 트랜지스터(171)의 전류 구동 능력보다 커지게 된다. 따라서, 제 2 트랜지스 터(172)는 제 1 트랜지스터(171) 보다 더 많은 양의 전류를 방전 트랜지스터(175)를 통해 방전하게 된다. 그 결과, 제 2 트랜지스터(172)의 드레인 전압은 제 1 트랜지스터(171)의 드레인 전압 보다 낮아지게 된다.
낮아진 제 2 트랜지스터(172)의 드레인 전압은 공통으로 연결된 제 3 및 제 4 트랜지스터(173, 174)의 게이트 단자로 인가되어, 제 3 및 제 4 트랜지스터(173, 174)의 전류 구동 능력을 증진시킨다. 그 결과, 제 1 트랜지스터(171)의 드레인 전압이 증가하게 된다. 도 1에 도시된 바와 같이, 제 1 트랜지스터(171)의 드레인 단자는 제 1 구동부(130)를 구성하는 제 1 구동 트랜지스터의 드레인 단자와 접속된다. 따라서, 증가된 제 1 트랜지스터(171)의 드레인 전압은 제 1 구동 트랜지스터의 드레인 전압을 증가시킨다. 증가된 제 1 구동 트랜지스터의 드레인 전압은 제 2 구동 트랜지스터의 게이트 단자로 인가되어, 제 2 구동 트랜지스터의 전류 구동 능력을 감소시킨다. 그 결과, 제 2 구동 트랜지스터의 드레인 전압은 낮아지게 된다.
즉, 비교부(170)로 인가되는 분압 결과(Vdiv)가 소정의 기준 전압(Vref) 보다 크면, 분압부(160)로 인가되는 전압이 낮아지게 된다. 반대로, 분압 결과(Vdiv)가 소정의 기준 전압(Vref) 보다 작으면, 분압부(160)로 인가되는 전압이 높아지게 된다. 이상과 같은 동작에 따르면, 분압부(160)로 인가되는 전압의 레벨, 즉 제 2 구동부(140)의 출력은 항상 일정한 값을 유지할 수 있게 된다. 제 2 구동부(140)의 출력(즉, 제 2 구동 트랜지스터의 드레인 전압)은 분압부(160)로 인가됨과 동시에, 저항(R4)을 통해 소정 레벨만큼 전압 강하되어 전압 레귤레이터(100)의 출력신호(Vout)로서 출력된다.
한편, 제 2 구동부(140)를 구성하는 제 2 구동 트랜지스터의 드레인 단자에는 리플 제거부(150)가 연결된다. 리플 제거부(150)는 제 2 구동 트랜지스터의 드레인 단자와 게이트 단자 사이에 병렬로 연결된 복수 개의 커패시터들(C1, C2)로 구성된다. 리플 제거부(150)는 분압부(160)로 제공되는 전압에 타 신호가 유입되는 것을 방지하여, 전압 레귤레이터(100)의 출력(Vout)에 리플(즉, 노이즈 성분)이 발생되는 것을 방지한다. 그 결과, 보다 안정된 출력(Vout)을 얻을 수 있게 된다.
이상과 같은 전압 레귤레이터(100)의 전압 레귤레이팅 동작에 따르면, 별도의 제어 회로를 구비하지 않고도, 고전압 트랜지스터의 동작을 제어하는 제어전압(Vcon)을 발생할 수 있게 된다. 그리고, 안정된 전압 레귤레이팅 결과를 얻을 수 있게 된다. 한편, 본 발명에서는 단일의 정전압을 레귤레이팅하는 전압 레귤레이팅 회로에 대해 설명되었다. 그러나, 이는 본 발명이 적용되는 일 예에 불과하며, 본 발명은 단일의 정전압뿐만 아니라 복수 개의 정전압을 발생하는 멀티 레벨 전압 레귤레이터 회로에도 적용 가능하다.
이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
이상과 같은 본 발명에 의하면, 적은 칩 사이즈를 가지고도 정전압 발생을 안정되게 수행할 수 있게 된다.

Claims (10)

  1. 입력된 고전압을 레벨 다운하는 레벨다운부;
    상기 레벨 다운 결과를 분압하여 제 1 분압 결과를 발생하는 분압부;
    상기 제 1 분압 결과와 소정의 기준 전압을 비교하는 비교부; 그리고
    상기 비교 결과를 근거로 하여 출력 전압을 발생하고, 상기 출력 전압을 상기 분압부로 제공하는 구동부를 포함하며,
    상기 분압부는 상기 출력 전압을 분압하여 제 2 분압 결과를 발생하고, 상기 제 2 분압 결과를 상기 레벨다운부의 출력을 제어하는 제어 전압으로서 피드백하는 것을 특징으로 하는 전압 레귤레이터.
  2. 제 1 항에 있어서,
    상기 레벨다운부는 디플리션 타입의 고전압 트랜지스터인 것을 특징으로 하는 전압 레귤레이터.
  3. 제 2 항에 있어서,
    상기 고전압 트랜지스터는 전압 레귤레이터의 비활성화 구간 동안 상기 고전압 트랜지스터의 내부에 형성되어 있는 채널을 이용하여 상기 고전압을 레벨 다운하는 것을 특징으로 하는 전압 레귤레이터.
  4. 제 3 항에 있어서,
    상기 전압 레귤레이터의 비활성화 구간 동안 발생되는 상기 레벨 다운 결과는, 상기 고전압에서 상기 고전압 트랜지스터의 문턱 전압만큼 뺀 값에 해당되는 것을 특징으로 하는 전압 레귤레이터.
  5. 제 2 항에 있어서,
    상기 고전압 트랜지스터는 전압 레귤레이터의 활성화 구간 동안 상기 제어 전압에 응답하여 상기 고전압을 레벨 다운하는 것을 특징으로 하는 전압 레귤레이터.
  6. 제 5 항에 있어서,
    상기 제어 전압은 전압 레귤레이터의 활성화 구간 동안 상기 고전압 트랜지스터의 내부에 형성되어 있는 채널의 폭을 조절하는 것을 특징으로 하는 전압 레귤레이터.
  7. 제 1 항에 있어서,
    상기 제어 전압은 상기 출력 전압 보다 일정 레벨 낮은 값을 갖는 것을 특징으로 하는 전압 레귤레이터.
  8. 제 7 항에 있어서,
    전압 레귤레이터의 활성화 구간 동안 상기 출력 전압과 상기 제어 전압은 각각 일정 레벨로 수렴하는 것을 특징으로 하는 전압 레귤레이터.
  9. 제 1 항에 있어서,
    상기 레벨 다운 결과는 상기 분압부, 상기 비교부, 및 상기 구동부의 항복전압 보다 낮은 것을 특징으로 하는 전압 레귤레이터.
  10. 제 2 항에 있어서,
    상기 레벨 다운 결과는 상기 고전압 트랜지스터의 문턱 전압과 상기 제어 전압의 합보다 같거나 높은 것을 특징으로 하는 전압 레귤레이터.
KR1020060012709A 2006-02-09 2006-02-09 반도체 메모리 장치의 전압 레귤레이터 회로 KR100684911B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060012709A KR100684911B1 (ko) 2006-02-09 2006-02-09 반도체 메모리 장치의 전압 레귤레이터 회로
US11/698,945 US20070182398A1 (en) 2006-02-09 2007-01-29 Voltage regulator in semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060012709A KR100684911B1 (ko) 2006-02-09 2006-02-09 반도체 메모리 장치의 전압 레귤레이터 회로

Publications (1)

Publication Number Publication Date
KR100684911B1 true KR100684911B1 (ko) 2007-02-22

Family

ID=38104136

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060012709A KR100684911B1 (ko) 2006-02-09 2006-02-09 반도체 메모리 장치의 전압 레귤레이터 회로

Country Status (2)

Country Link
US (1) US20070182398A1 (ko)
KR (1) KR100684911B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5581868B2 (ja) * 2010-07-15 2014-09-03 株式会社リコー 半導体回路及びそれを用いた定電圧回路
CN102467145A (zh) * 2010-11-19 2012-05-23 无锡芯朋微电子有限公司 一种采用高压耗尽nmos管结构的高压转低压电源电路
EP3373101A1 (en) * 2017-03-10 2018-09-12 EM Microelectronic-Marin SA Low power voltage regulator
CN108549455B (zh) * 2018-06-01 2020-05-26 电子科技大学 一种具有宽输入范围的降压电路
JP7061179B2 (ja) * 2020-12-08 2022-04-27 力晶積成電子製造股▲フン▼有限公司 電流電圧変換回路、基準電圧発生回路及び不揮発性半導体記憶装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3710148A (en) * 1970-08-31 1973-01-09 Hitachi Ltd Ripple eliminating circuit
JPH09128080A (ja) * 1995-08-30 1997-05-16 Sgs Thomson Microelectron Inc 電圧調整器回路
US6259631B1 (en) * 1996-09-13 2001-07-10 Texas Instruments Incorporated Row drive circuit equipped with feedback transistors for low voltage flash EEPROM memories
IT1301756B1 (it) * 1998-06-19 2000-07-07 St Microelectronics Srl Circuito regolatore di tensione per produrre un riferimento ditensione con elevata reiezione di linea anche per bassi valori di
JP2003518309A (ja) * 1999-12-21 2003-06-03 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 電流制限器を備えた電圧発生器
KR100362700B1 (ko) * 2000-02-03 2002-11-27 삼성전자 주식회사 반도체 메모리 장치의 전압 레귤레이터 회로
US6703813B1 (en) * 2002-10-24 2004-03-09 National Semiconductor Corporation Low drop-out voltage regulator
US6922099B2 (en) * 2003-10-21 2005-07-26 Saifun Semiconductors Ltd. Class AB voltage regulator
JP4487559B2 (ja) * 2003-12-18 2010-06-23 株式会社ニコン レベルシフト回路、並びに、これを用いたアクチュエータ装置及び光スイッチシステム
US7122996B1 (en) * 2004-06-01 2006-10-17 National Semiconductor Corporation Voltage regulator circuit

Also Published As

Publication number Publication date
US20070182398A1 (en) 2007-08-09

Similar Documents

Publication Publication Date Title
KR100865852B1 (ko) 레귤레이터 및 고전압 발생기
KR100362700B1 (ko) 반도체 메모리 장치의 전압 레귤레이터 회로
US6518828B2 (en) Pumping voltage regulation circuit
US6734718B1 (en) High voltage ripple reduction
US20080157730A1 (en) High-voltage generation circuit and method for reducing overshoot of output voltage
JP3766101B2 (ja) 可変ステージ・チャージ・ポンプ
US8471537B2 (en) Low power high voltage regulator for non-volatile memory device
US20080238530A1 (en) Semiconductor Device Generating Voltage for Temperature Compensation
US7777466B2 (en) Voltage regulator or non-volatile memories implemented with low-voltage transistors
KR100684911B1 (ko) 반도체 메모리 장치의 전압 레귤레이터 회로
US20030123289A1 (en) Nonvolatile semiconductor memory
US8982634B2 (en) Flash memory
KR100897286B1 (ko) 부전위 방전 회로
US7385852B2 (en) Circuit for generating step-up voltage in non-volatile memory device
US6922360B2 (en) Drain pump for flash memory
KR20080046004A (ko) 향상된 프로그램 성능을 갖는 플래시 메모리 장치 및그것을 포함한 스마트 카드
US10855175B2 (en) High voltage generator with precharge controller
US8339191B2 (en) Voltage generation circuit
KR100455848B1 (ko) 전압 레귤레이션 회로
US6933764B2 (en) Integrated circuit comprising a voltage generator and a circuit limiting the voltage supplied by the voltage generator
US7348832B2 (en) Dual-voltage generation system
US8125266B2 (en) Power supply circuit for charge pump circuit
US6836436B2 (en) Voltage generator for flash memory device
KR100574992B1 (ko) 전압 변동이 없는 전압 레귤레이터 회로
KR100751649B1 (ko) 반도체 장치의 내부전압 발생회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100114

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee