KR100683856B1 - 고온 스트레스로 인한 읽기 마진의 감소를 보상할 수 있는플래시 메모리의 프로그램 방법 - Google Patents

고온 스트레스로 인한 읽기 마진의 감소를 보상할 수 있는플래시 메모리의 프로그램 방법 Download PDF

Info

Publication number
KR100683856B1
KR100683856B1 KR1020060003584A KR20060003584A KR100683856B1 KR 100683856 B1 KR100683856 B1 KR 100683856B1 KR 1020060003584 A KR1020060003584 A KR 1020060003584A KR 20060003584 A KR20060003584 A KR 20060003584A KR 100683856 B1 KR100683856 B1 KR 100683856B1
Authority
KR
South Korea
Prior art keywords
voltage
memory cells
verify
states
state
Prior art date
Application number
KR1020060003584A
Other languages
English (en)
Inventor
강동구
임영호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060003584A priority Critical patent/KR100683856B1/ko
Priority to US11/522,406 priority patent/US7468907B2/en
Priority to CN200710001671XA priority patent/CN101000803B/zh
Application granted granted Critical
Publication of KR100683856B1 publication Critical patent/KR100683856B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/562—Multilevel memory programming aspects
    • G11C2211/5621—Multilevel programming verification

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

여기에는 복수의 상태들 중 어느 하나를 나타내는 멀티-비트 데이터를 저장하기 위한 복수의 메모리 셀들을 구비한 플래시 메모리 장치의 프로그램 방법이 제공되며, 이 방법은 상기 상태들 중 어느 하나를 갖도록 선택된 메모리 셀들을 멀티-비트 데이터로 프로그램하는 단계와; 상기 각 상태의 프로그램된 메모리 셀들이 분포된 문턱 전압 분포의 소정 영역에 속하는 프로그램된 메모리 셀들을 검출하는 단계와; 그리고 상기 각 상태의 소정 영역은 제 1 검증 전압과 읽기 전압 중 어느 하나와 제 2 검증 전압에 의해서 선택되되, 상기 제 2 검증 전압은 상기 제 1 검증 전압보다 높고, 상기 읽기 전압은 상기 제 1 검증 전압보다 낮으며; 상기 각 상태에 대응하는 제 2 검증 전압과 같거나 그보다 높은 문턱 전압을 갖도록 상기 검출된 메모리 셀들을 프로그램하는 단계를 포함하며, 이것으로 인해서 고온 스트레스(HTS)로 인해 감소되는 인접한 상태들 사이의 읽기 마진이 증가된다.

Description

고온 스트레스로 인한 읽기 마진의 감소를 보상할 수 있는 플래시 메모리의 프로그램 방법{PROGRAM METHOD OF FLASH MEMORY CAPABLE OF COMPENSATING REDUCTION OF READ MARGIN BETWEEN STATES DUE TO HOT TEMPERATURE STRESS}
도 1은 전계 커플링/F-poly 커플링으로 인한 문턱 전압 분포들의 넓어짐을 설명하기 위한 도면이다.
도 2는 메모리 셀들 사이에 생기는 전계 커플링/F-poly 커플링을 설명하기 위한 도면이다.
도 3은 고온 스트레스로 인한 문턱 전압 분포들이 넓어짐을 설명하기 위한 도면이다.
도 4는 본 발명에 따른 플래시 메모리 장치를 개략적으로 보여주는 블록도이다.
도 5는 도 4에 도시된 메모리 셀 어레이를 보여주는 회로도이다.
도 6a 및 도 6b는 본 발명에 따른 멀티-비트 프로그램 동작을 개략적으로 설명하기 위한 도면이다.
도 7은 본 발명에 따른 플래시 메모리 장치의 프로그램 방법을 설명하기 위한 흐름도이다.
도 8은 본 발명에 따른 플래시 메모리 장치의 프로그램 동작을 수행할 때 검 증 전압들을 보여주는 도면이다.
도 9는 본 발명에 따른 플래시 메모리 장치의 프로그램 동작이 수행된 후 문턱 전압 분포들을 보여주는 도면이다.
* 도면의 주요 부분에 대한 부호 설명 *
100 : 메모리 셀 어레이 110 : 행 선택 회로
120 : 레지스터 블록 130 : 열 선택 회로
140 : 입출력 인터페이스 150 : 제어 로직
160 : 전압 발생 회로
본 발명은 플래시 메모리 장치에 관한 것으로, 좀 더 구체적으로는 플래시 메모리 장치를 프로그램하는 방법에 관한 것이다.
최근, 휘발성 메모리들과 불 휘발성 메모리들과 같은 저장 장치들의 응용들이 MP3 플레이어, PMP, 휴대전화, 노트북 컴퓨터, PDA, 등과 같은 모바일 기기들에 급속히 확산되고 있다. 그러한 모바일 기기들은 다양한 기능들(예를 들면, 동영상 재상 기능)을 제공하기 위해서 점차적으로 대용량의 저장 장치들을 필요로 하고 있다. 그러한 요구를 충족하기 위한 다양한 노력들이 행해져오고 있다. 그러한 노력들 중 하나로서 하나의 메모리 셀에 2-비트 데이터 또는 그 보다 많은 데이터 비트들을 저장하는 멀티-비트 메모리 장치가 제안되어 오고 있다. 하나의 메모리 셀에 멀티-비트 데이터를 저장하는 예시적인 멀티-비트 메모리 장치들이 U.S. Patent No. 6,122,188에 "NON-VOLATILE MEMORY DEVICE HAVING MULTI-BIT CELL STRUCTURE AND A METHOD OF PROGRAMMING SAME"라는 제목으로, U.S. Patent No. 6,075,734에 "INTEGRATED CIRCUIT MEMORY DEVICE FOR STORING A MULTI-BIT DATA AND A METHOD FOR READING STORED DATA IN THE SAME"라는 제목으로, 그리고 U.S. Patent No. 5,923,587에 "MULTI-BIT MEMORY CELL ARRAY OF A NON-VOLATILE SEMICONDUCTOR MEMORY DEVICE AND METHOD FOR DRIVING THE SAME"라는 제목으로 각각 게재되어 있으며, 이 출원의 레퍼런스로 포함된다.
하나의 메모리 셀에 1-비트 데이터를 저장하는 경우, 메모리 셀은 2개의 문턱 전압 분포들 중 어느 하나에 속하는 문턱 전압을 갖는다. 즉, 메모리 셀은 데이터 '1'과 데이터 '0'을 각각 나타내는 2개의 상태들 중 하나를 갖는다. 이에 반해서, 하나의 메모리 셀에 2-비트 데이터를 저장하는 경우, 메모리 셀은 4개의 문턱 전압 분포들 중 어느 하나에 속하는 문턱 전압을 갖는다. 즉, 하나의 메모리 셀은 데이터 '11', 데이터 '10', 데이터 '00', 그리고 데이터 01'을 각각 나타내는 4개의 상태들 중 하나를 갖는다. 도 1에는 4개의 상태들에 대응하는 문턱 전압 분포들이 도시되어 있다.
4개의 상태들에 대응하는 문턱 전압 분포들이 각각 정해진 문턱 전압 윈도우 내에 존재하기 위해서는 문턱 전압 분포를 조밀하게 제어하여야 한다. 이를 위해서, ISPP(Incremental Step Pulse Programming) 스킴을 이용한 프로그램 방법이 제안되어 오고 있다. ISPP 스킴에 따르면, 문턱 전압이 프로그램 루프들의 반복에 따 라 프로그램 전압의 증가분만큼 이동된다. 프로그램 전압의 증가분을 작게 설정함으로써 문턱 전압 분포를 보다 조밀하게 제어하는 것이 가능하다. 이는 상태들 간의 마진을 충분히 확보하는 것이 가능함을 의미한다. 이에 반해서, 프로그램 전압의 증가분을 작게 설정하는 경우, 메모리 셀을 원하는 상태로 프로그램하는 데 필요한 시간이 증가될 것이다. 따라서, 프로그램 시간을 고려하여 프로그램 전압의 증가분이 결정될 것이다.
그러한 ISPP 스킴에도 불구하고, 각 상태의 문턱 전압 분포는 다양한 원인들로 인해서 원하는 윈도우보다 더 넓게 형성된다. 예를 들면, 도 1의 점선들(10, 11, 12, 13)로 도시된 바와 같이, 문턱 전압 분포는 프로그래밍시 인접한 메모리 셀들 간의 커플링으로 인해 넓어진다. 그러한 커플링은 "전계 커플링(electric field coupling)" 또는 "F-poly 커플링"이라 불린다. 예를 들면, 도 2를 참조하면, 메모리 셀(MCA)은 4개의 상태들 중 어느 하나의 상태를 갖도록 프로그램된 셀이고 메모리 셀은(MCB)은 4개의 상태들 중 어느 하나의 상태를 갖도록 프로그램될 셀이라 가정하자. 이러한 가정에 따르면, 메모리 셀(MCB)이 프로그램됨에 따라 플로팅 게이트(FG)에는 전하들이 축적될 것이다. 이때, 인접한 메모리 셀(MCA)의 플로팅 게이트(FG)의 전위는 메모리 셀(MCB)을 프로그램할 때 메모리 셀(MCB)의 플로팅 게이트(FG)와의 커플링으로 인해 높아질 것이다. 그렇게 증가된 문턱 전압은 프로그래밍 이후에도 플로팅 게이트들 간의 커플링으로 인해 계속해서 유지될 것이다. 여기서, 메모리 셀(MCB)은 메모리 셀(MCA)에 대해 워드 라인 방향 그리고/또는 비트 라인 방향에 위치한 메모리 셀들을 포함한다. 이러한 커플링으로 인해 프로그램된 메모리 셀(MCA)의 문턱 전압이 높아지며, 그 결과 문턱 전압 분포가 도 1의 점선들(10, 11, 12, 13)로 도시된 바와 같이 넓어질 것이다. 각 상태의 문턱 전압 분포가 넓어짐에 따라, 도 1에서 알 수 있듯이, 상태들 간의 마진이 감소하게 된다. 이는 읽기 마진이 감소함을 의미한다.
그러한 커플링 현상으로 인한 문턱 전압 분포의 넓어짐을 해결하기 위한 기술이 U.S. Patent No. 5,867,429에 "HIGH DENSITY NON-VOLATILE FLASH MEMORY WITHOUT ADVERSE EFFECTS OF ELECTRIC FIELD COUPLING BETWEEN ADJACENT FLOATING GATES"라는 제목으로 게재되어 있다.
전계 커플링/F-poly 커플링과 더불어, 상태들 사이의 읽기 마진은 메모리 셀들의 문턱 전압들이 시간이 지남에 따라 낮아지는 현상에 의해서 더욱 감소된다. 그러한 현상은 이하 고온 스트레스(Hot Temperature Stress: HTS)라 칭한다. HTS란 메모리 셀의 플로팅 게이트에 축적된 전하들이 기판으로 빠져나가는 것을 의미한다. 플로팅 게이트의 축적된 전하들이 감소함에 따라, 도 3에서 점선들(20, 21, 22)로 도시된 바와 같이, 각 상태에 속하는 메모리 셀들의 문턱 전압들이 낮아진다. 따라서, 전계 커플링/F-poly 커플링으로 인한 문턱 전압의 증가와 HTS로 인한 문턱 전압의 감소로 인해 상태들 사이의 읽기 마진을 확보하는 것이 어렵다. 이는 메모리 셀이 어느 상태로 프로그램되었는 지의 여부를 판별하는 것이 어려움을 의미한다. 이러한 문제는 제조 공정이 미세화됨에 따라 더욱 심각해지고 있다.
결론적으로, 전계 커플링/F-poly 커플링으로 인한 문턱 전압의 증가와 HTS로 인한 문턱 전압의 감소에도 불구하고 상태들 사이의 읽기 마진을 확보할 수 있는 기술이 요구되고 있다.
본 발명의 목적은 읽기 마진을 안정적으로 확보할 수 있는 플래시 메모리 장치의 프로그램 방법을 제공하는 것이다.
상술한 제반 목적들을 달성하기 위한 본 발명의 특징에 따르면, 복수의 상태들 중 어느 하나를 나타내는 멀티-비트 데이터를 저장하기 위한 복수의 메모리 셀들을 구비한 플래시 메모리 장치의 프로그램 방법은 상기 상태들 중 어느 하나를 갖도록 선택된 메모리 셀들을 멀티-비트 데이터로 프로그램하는 단계와; 상기 각 상태의 프로그램된 메모리 셀들이 분포된 문턱 전압 분포의 소정 영역에 속하는 프로그램된 메모리 셀들을 검출하는 단계와; 그리고 상기 각 상태의 소정 영역은 제 1 검증 전압/읽기 전압과 제 2 검증 전압에 의해서 선택되되, 상기 제 2 검증 전압은 상기 제 1 검증 전압보다 높고, 상기 읽기 전압은 상기 제 1 검증 전압보다 낮으며; 상기 각 상태에 대응하는 제 2 검증 전압과 같거나 그보다 높은 문턱 전압을 갖도록 상기 검출된 메모리 셀들을 프로그램하는 단계를 포함하며, 이것으로 인해서 고온 스트레스(HTS)로 인해 감소되는 인접한 상태들 사이의 읽기 마진이 증가된다.
이 실시예에 있어서, 상기 상태들에 대응하는 제 1 검증 전압들은 상기 선택된 메모리 셀들이 멀티-비트 데이터로 프로그램되었는 지의 여부를 판별하는 데 사용된다.
이 실시예에 있어서, 상기 각 상태에 대응하는 제 2 검증 전압과 같거나 그보다 높은 문턱 전압을 갖도록 상기 검출된 메모리 셀들을 프로그램하는 경우, 선택된 워드 라인에 인가되는 프로그램 전압은 상기 상태들에 따라 다르다.
이 실시예에 있어서, 상기 각 상태에 대응하는 제 2 검증 전압과 같거나 그보다 높은 문턱 전압을 갖도록 상기 검출된 메모리 셀들을 프로그램하는 경우, 선택된 워드 라인에 인가되는 프로그램 전압은 상기 상태들에 관계없이 동일하다.
이 실시예에 있어서, 상기 프로그램 전압은 프로그램 루프들의 반복에 따라 단계적으로 증가된다. 상기 프로그램 전압의 증가분은 상기 상태들에 관계없이 일정하게 유지되거나, 상기 프로그램 전압의 증가분은 상기 상태들에 따라 가변된다.
본 발명의 다른 특징에 따르면, 적어도 제 1 내지 제 4 상태들 중 어느 하나를 나타내는 멀티-비트 데이터를 저장하기 위한 복수의 메모리 셀들을 구비한 플래시 메모리 장치의 프로그램 방법은 상기 제 1 내지 제 4 상태들 중 어느 하나를 갖도록 선택된 메모리 셀들을 멀티-비트 데이터로 프로그램하는 단계와; 상기 제 1 내지 제 4 상태들 중 어느 하나의 프로그램된 메모리 셀들이 분포된 문턱 전압 분포의 소정 영역에 속하는 프로그램된 메모리 셀들을 검출하는 단계와; 그리고 상기 어느 하나의 상태의 소정 영역은 제 1 검증 전압/읽기 전압과 제 2 검증 전압에 의해서 선택되되, 상기 제 2 검증 전압은 상기 제 1 검증 전압보다 높고, 상기 읽기 전압은 상기 제 1 검증 전압보다 낮으며; 상기 어느 하나의 상태에 대응하는 제 2 검증 전압과 같거나 그보다 높은 문턱 전압을 갖도록 상기 검출된 메모리 셀들을 프로그램하는 단계를 포함하며, 이것으로 인해서 고온 스트레스(HTS)로 인해 감소 되는 인접한 상태들 사이의 읽기 마진이 증가된다.
이 실시예에 있어서, 상기 제 1 상태는 소거된 상태를 나타내며, 상기 검출된 메모리 셀들은 상기 제 2 상태를 저장한다.
이 실시예에 있어서, 상기 제 3 상태의 프로그램된 메모리 셀들이 분포된 문턱 전압 분포의 소정 영역에 속하는 프로그램된 메모리 셀들을 검출하는 단계와; 그리고 상기 제 3 상태의 소정 영역은 제 1 검증 전압/읽기 전압과 제 2 검증 전압에 의해서 선택되되, 상기 제 2 검증 전압은 상기 제 1 검증 전압보다 높고, 상기 읽기 전압은 상기 제 1 검증 전압보다 낮으며; 상기 제 3 상태에 대응하는 제 2 검증 전압과 같거나 그보다 높은 문턱 전압을 갖도록 상기 검출된 메모리 셀들을 프로그램하는 단계를 더 포함한다.
이 실시예에 있어서, 상기 제 4 상태의 프로그램된 메모리 셀들이 분포된 문턱 전압 분포의 소정 영역에 속하는 프로그램된 메모리 셀들을 검출하는 단계와; 그리고 상기 제 4 상태의 소정 영역은 제 1 검증 전압/읽기 전압과 제 2 검증 전압에 의해서 선택되되, 상기 제 2 검증 전압은 상기 제 1 검증 전압보다 높고, 상기 읽기 전압은 상기 제 1 검증 전압보다 낮으며; 상기 제 4 상태에 대응하는 제 2 검증 전압과 같거나 그보다 높은 문턱 전압을 갖도록 상기 검출된 메모리 셀들을 프로그램하는 단계를 더 포함한다.
이 실시예에 있어서, 상기 제 2 내지 제 4 상태들에 대응하는 제 1 검증 전압들은 상기 선택된 메모리 셀들이 멀티-비트 데이터로 프로그램되었는 지의 여부를 판별하는 데 사용된다.
이 실시예에 있어서, 상기 각 상태에 대응하는 제 2 검증 전압과 같거나 그보다 높은 문턱 전압을 갖도록 상기 검출된 메모리 셀들을 프로그램하는 경우, 선택된 워드 라인에 인가되는 프로그램 전압은 상기 상태들에 따라 다르다.
이 실시예에 있어서, 상기 각 상태에 대응하는 제 2 검증 전압과 같거나 그보다 높은 문턱 전압을 갖도록 상기 검출된 메모리 셀들을 프로그램하는 경우, 선택된 워드 라인에 인가되는 프로그램 전압은 상기 상태들에 관계없이 동일하다.
이 실시예에 있어서, 상기 프로그램 전압은 프로그램 루프들의 반복에 따라 단계적으로 증가된다.
이 실시예에 있어서, 상기 프로그램 전압의 증가분은 상기 제 2 내지 제 4 상태들에 관계없이 일정하게 유지된다.
이 실시예에 있어서, 상기 프로그램 전압의 증가분은 상기 제 2 내지 제 4 상태들에 따라 가변된다.
앞의 일반적인 설명 및 다음의 상세한 설명 모두 예시적이라는 것이 이해되어야 하며, 청구된 발명의 부가적인 설명이 제공되는 것으로 여겨져야 한다.
참조 부호들이 본 발명의 바람직한 실시 예들에 상세히 표시되어 있으며, 그것의 예들이 참조 도면들에 표시되어 있다. 가능한 어떤 경우에도, 동일한 참조 번호들이 동일한 또는 유사한 부분을 참조하기 위해서 설명 및 도면들에 사용된다.
아래에서, 낸드 플래시 메모리 장치가 본 발명의 특징 및 기능을 설명하기 위한 한 예로서 사용된다. 하지만, 이 기술 분야에 정통한 사람은 여기에 기재된 내용에 따라 본 발명의 다른 이점들 및 성능을 쉽게 이해할 수 있을 것이다. 본 발 명은 다른 실시 예들을 통해 또한, 구현되거나 적용될 수 있을 것이다. 게다가, 상세한 설명은 본 발명의 범위, 기술적 사상 그리고 다른 목적으로부터 상당히 벗어나지 않고 관점 및 응용에 따라 수정되거나 변경될 수 있다.
도 4는 본 발명에 따른 플래시 메모리 장치를 개략적으로 보여주는 블록도이고, 도 5는 도 4에 도시된 메모리 셀 어레이를 보여주는 회로도이다.
먼저 도 4를 참조하면, 본 발명에 따른 플래시 메모리 장치는 데이터 정보를 저장하기 위한 메모리 셀 어레이(100)를 포함한다. 메모리 셀 어레이(100)는 복수의 메모리 블록들을 포함하며, 각 메모리 블록은 도 5에 도시된 바와 같이 구성된 메모리 셀 구조를 갖는다. 도 5에 도시된 바와 같이, 메모리 블록(MB)은 복수의 스트링들(101)로 구성되며, 각 스트링(101)은 스트링 선택 트랜지스터(SST), 접지 선택 트랜지스터(GST), 그리고 메모리 셀들(MC31-MC0)을 포함한다. 스트링 선택 트랜지스터(SST)는 스트링 선택 라인(SSL)에 의해서 제어되며, 대응하는 비트 라인에 연결된 드레인을 갖는다. 접지 선택 트랜지스터(GST)는 접지 선택 라인(GSL)에 의해서 제어되며, 공통 소오스 라인(CSL)에 연결된 소오스를 갖는다. 메모리 셀들(MC31-MC0)은 스트링 선택 트랜지스터(SST)의 소오스와 접지 선택 트랜지스터(GST)의 드레인 사이에 직렬 연결되며, 대응하는 워드 라인들(WL31-WL0)에 의해서 각각 제어된다. 워드 라인들의 수가 여기에 기재된 것에 국한되지 않음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다. 메모리 셀들 각각은 플로팅 게이트 트랜지스터로 구성될 것이다.
다시 도 4를 참조하면, 행 선택 회로(110)(도면에는 "X-SEL"로 표기됨)는 제 어 로직(150)에 의해서 제어된다. 행 선택 회로(110)는 입출력 인터페이스(140)를 통해 제공되는 어드레스(ADD)에 응답하여 메모리 블록들 중 하나를 선택하고 선택된 메모리 블록의 행들(워드 라인들 및 선택 라인들을 포함함)을 제어한다. 레지스터 블록(120)은 제어 로직(150)에 의해서 제어되며, 동작 모드에 따라 감지 증폭기로서 그리고 기입 드라이버로서 동작한다. 레지스터 블록(120)은, 비록 도면에는 도시되지 않았지만, 페이지 버퍼들로 구성될 것이다. 각 페이지 버퍼는 하나의 비트 라인 또는 한 쌍의 비트 라인들 중 어느 하나에 전기적으로 연결되며, 비트 라인을 통해 메모리 셀로부터 데이터를 읽거나 비트 라인을 통해 메모리 셀에 데이터를 저장할 것이다. 열 선택 회로(130)(도면에는 "Y-SEL"로 표기됨)는 제어 로직(150)에 의해서 제어되며, 입출력 인터페이스(140)를 통헤 제공되는 어드레스(ADD)에 응답하여 레지스터 블록(120)에 저장된 데이터를 입출력 인터페이스(140) 또는 제어 로직(150)으로 출력한다. 예를 들면, 정상 읽기 동작시, 열 선택 회로(130)는 레지스터 블록(120)에 저장된 데이터를 입출력 인터페이스(140)로 출력한다. 검증 읽기 동작시, 열 선택 회로(130)는 레지스터 블록(120)에 저장된 데이터를 제어 로직(150)으로 출력하며, 제어 로직(150)은 열 선택 회로(130)로부터 제공되는 데이터가 패스 데이터인 지의 여부를 판별한다. 프로그램 동작의 데이터 로드 구간시, 열 선택 회로(130)는 입출력 인터페이스(140)를 통해 전달되는 프로그램 데이터를 레지스터 블록(120)으로 출력한다. 제어 로직(150)은 플래시 메모리 장치의 전반적인 동작들을 제어하도록 구성된다. 전압 발생 회로(160)는 제어 로직(150)에 의해서 제어되며, 플래시 메모리 장치의 프로그램/소거/읽기 동작들에 필요한 전압들( 예를 들면, 워드 라인 전압, 벌크 전압, 읽기 전압, 패스 전압 등을 포함함)을 발생하도록 구성된다.
이후 설명되는 바와 같이, 본 발명에 따른 플래시 메모리 장치는 메모리 셀들이 전계 커플링/F-poly 커플링과 HTS을 받더라도 상태들 사이의 읽기 마진을 충분히 확보하기 위한 새로운 프로그램 기술을 채용한다. 개략적으로 설명하면, 먼저, 메모리 셀들을 원하는 상태들 각각의 목표 문턱 전압으로 프로그램하기 위해서 2-비트 데이터가 선택된 페이지의 메모리 셀들에 각각 저장된다. 이는 이후 "1차 프로그램 동작"이라 칭한다. 1차 프로그램 동작이 완료된 후, 각 상태에 속하는 메모리 셀들 중 소정의 문턱 전압 영역에 속하는 메모리 셀들을 검출하기 위한 읽기 동작들이 수행된다. 그렇게 검출된 메모리 셀들은 각 상태의 목표 문턱 전압보다 높은 문턱 전압을 갖도록 프로그램될 것이다. 이는 이후 "2차 프로그램 동작"이라 칭한다.
2-비트 데이터를 저장하기 위한 1차 프로그램 동작은 레지스터 블록(120)의 구조에 따라 다양하게 수행될 수 있다. 예를 들면, LSB 및 MSB 데이터 비트들을 모두 레지스터 블록(120)에 로드한 후, 1차 프로그램 동작이 수행될 수 있다. 또는, LSB 데이터 비트를 프로그램하고(이하, "LSB 프로그램 동작"이라 칭함) 그 다음에 MSB 데이터 비트를 프로그램하는(이하, "MSB 프로그램 동작"이라 칭함) 방식으로 1차 프로그램 동작이 수행될 수 있다. 예시적인 프로그램 방법으로서 후자의 프로그램 방법이 도 6a 및 도 6b을 참조하여 개략적으로 설명될 것이다.
하나의 메모리 셀은 "11", "10", "00" 및 "01" 상태들 중 어느 하나를 갖도 록 프로그램된다. 편의상, "11", "10", "00" 및 "01" 상태들은 각각 ST0, ST1, ST2, ST3에 대응한다고 가정하자. "11" 상태를 갖는 메모리 셀은 소거된 메모리 셀이며, "10" 상태를 갖는 메모리 셀의 문턱 전압은 "11" 상태의 메모리 셀의 문턱 전압보다 높다. "00" 상태를 갖는 메모리 셀의 문턱 전압은 "10" 상태의 메모리 셀의 문턱 전압보다 높고, "01" 상태를 갖는 메모리 셀의 문턱 전압은 "00" 상태의 메모리 셀의 문턱 전압보다 높다. 이러한 조건 하에서, LSB 프로그램 동작이 수행되면, 도 6a에 도시된 바와 같이, 메모리 셀은 소거된 상태 또는 "10" 상태를 갖는다. LSB 프로그램 동작 다음에 이어지는 MSB 프로그램 동작이 수행되면, 도 6b에 도시된 바와 같이, "11" 상태를 갖는 메모리 셀은 소거된 상태 또는 "01" 상태를 갖는 반면에, "10" 상태의 메모리 셀은 "10" 상태 또는 "00" 상태를 갖는다.
도 7은 본 발명에 따른 플래시 메모리 장치의 프로그램 방법을 설명하기 위한 흐름도이고, 도 8은 본 발명에 따른 플래시 메모리 장치의 프로그램 동작을 수행할 때 검증 전압들을 보여주는 도면이며, 도 9는 본 발명에 따른 플래시 메모리 장치의 프로그램 동작이 수행된 후 문턱 전압 분포들을 보여주는 도면이다. 이후, 본 발명에 따른 프로그램 방법이 참조 도면들에 의거하여 상세히 설명될 것이다.
먼저 도 6a 및 도 6b를 참조하여 설명된 프로그램 방법에 따라 1차 프로그램 동작이 수행될 것이다(S100). 1차 프로그램 동작이 수행되는 동안, 선택된 페이지의 메모리 셀들은 도 8의 상태들(ST1, ST2, ST3) 중 어느 하나의 상태로 각각 프로그램될 것이다. 각 상태로 프로그램되었는 지의 여부는 상태들(ST1, ST2, ST3)에 대응하는 검증 전압들(Vvfy11, Vvfy21, Vvfy31)을 기준으로 판별될 것이다. 예를 들면, 메모리 셀이 ST1 상태로 프로그램되었는 지의 여부는 검증 전압(Vvfy11)을 사용하여 판별되고, 메모리 셀이 ST2 상태로 프로그램되었는 지의 여부는 검증 전압(Vvfy21)을 이용하여 판별되며, 메모리 셀이 ST3 상태로 프로그램되었는 지의 여부는 검증 전압(Vvfy31)을 이용하여 판별될 것이다.
일단 2-비트 데이터에 대한 1차 프로그램 동작이 완료되면, 상태들(ST1, ST2, ST3) 각각에 대응하는 문턱 전압 분포들 중 특정 영역에 속하는 메모리 셀들이 선택된다. 좀 더 구체적으로 설명하면 다음과 같다.
선택된 워드 라인에 검증 전압(Vvfy11)(또는 읽기 전압(Vread1))이 인가된 상태에서 레지스터 블록(120)을 통해 읽기 동작이 수행된다(S110). 그 다음에, 선택된 워드 라인에 검증 전압(Vvfy11)보다 높은 검증 전압(Vvfy12)이 인가된 상태에서 레지스터 블록(120)을 통해 읽기 동작이 수행된다(S120). 2번의 읽기 동작들을 통해 검증 전압들(Vvfy11, Vvfy12)(또는 Vread1, Vvfy12)(도 8 참조) 사이에 존재하는 문턱 전압들을 갖는 메모리 셀들이 검출될 것이다. 검증 전압들(Vvfy11, Vvfy12)(또는 읽기 전압(Vread1)과 검증 전압(Vvfy12)) 사이에 존재하는 문턱 전압들을 갖는 메모리 셀들을 검출하는 방법들은 레지스터 블록(120)의 구조에 따라 다양하게 변경될 수 있음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다.
일단 검증 전압들(Vvfy11, Vvfy12)(또는 읽기 전압(Vread1)과 검증 전압(Vvfy12)) 사이에 존재하는 문턱 전압들을 갖는 메모리 셀들이 검출되면, 검출된 메모리 셀들에 대한 프로그램 동작이 실행될 것이다(S130). 프로그램 동작이 수행된 후, 읽기 전압으로서 검증 전압(Vvfy12)이 선택된 워드 라인에 인가된 상태에서 검증 읽기 동작이 수행된다(S140). 그 다음에, 검출된 메모리 셀들이 검증 전압(Vvfy12)에 상응하는 문턱 전압을 갖도록 프로그램되었는 지의 여부가 판별될 것이다(S150). 만약 검출된 메모리 셀들이 모두 요구되는 문턱 전압으로 프로그램되지 않은 것으로 판별되면, 선택된 워드 라인으로 인가될 프로그램 전압이 정해진 증가분만큼 증가된다(S160). 이후, 절차는 S130 단계로 진행하며, 상술한 단계들(S130-S160)로 구성된 프로그램 루프가 정해진 횟수만큼 반복될 때까지 또는 프로그램 루프가 검출된 메모리 셀들이 모두 프로그램될 때까지 반복될 것이다.
만약 검출된 메모리 셀들이 모두 요구되는 문턱 전압으로 프로그램된 것으로 판별되면, 선택된 워드 라인에 검증 전압(Vvfy21)(또는 읽기 전압(Vread2))이 인가된 상태에서 레지스터 블록(120)을 통해 읽기 동작이 수행된다(S170). 그 다음에, 선택된 워드 라인에 검증 전압(Vvfy21)보다 높은 검증 전압(Vvfy22)이 인가된 상태에서 레지스터 블록(120)을 통해 읽기 동작이 수행된다(S180). 2번의 읽기 동작들을 통해 검증 전압들(Vvfy21, Vvfy22)(또는 읽기 전압(Vread2)과 검증 전압(Vvfy22))(도 8 참조) 사이에 존재하는 문턱 전압들을 갖는 메모리 셀들이 검출될 것이다. 일단 검증 전압들(Vvfy21, Vvfy22)(또는 읽기 전압(Vread2)과 검증 전압(Vvfy22)) 사이에 존재하는 문턱 전압들을 갖는 메모리 셀들이 검출되면, 검출된 메모리 셀들에 대한 프로그램 동작이 실행될 것이다(S190). 프로그램 동작이 수행된 후, 읽기 전압으로서 검증 전압(Vvfy22)이 선택된 워드 라인에 인가된 상태에서 검증 읽기 동작이 수행된다(S200). 그 다음에, 검출된 메모리 셀들이 검증 전압(Vvfy22)에 상응하는 문턱 전압을 갖도록 프로그램되었는 지의 여부가 판별될 것이 다(S210). 만약 검출된 메모리 셀들 모두 요구되는 문턱 전압으로 프로그램되지 않은 것으로 판별되면, 선택된 워드 라인으로 인가될 프로그램 전압이 정해진 증가분만큼 증가된다(S220). 이후, 절차는 S190 단계로 진행하며, 상술한 단계들(S190-S220)로 구성된 프로그램 루프가 정해진 횟수만큼 반복될 때까지 또는 프로그램 루프가 검출된 메모리 셀들이 모두 프로그램될 때까지 반복될 것이다.
만약 검출된 메모리 셀들 모두 요구되는 문턱 전압으로 프로그램된 것으로 판별되면, 선택된 워드 라인에 검증 전압(Vvfy31)(또는 읽기 전압(Vread3))이 인가된 상태에서 레지스터 블록(120)을 통해 읽기 동작이 수행된다(S230). 그 다음에, 선택된 워드 라인에 검증 전압(Vvfy31)보다 높은 검증 전압(Vvfy32)이 인가된 상태에서 레지스터 블록(120)을 통해 읽기 동작이 수행된다(S240). 2번의 읽기 동작들을 통해 검증 전압들(Vvfy31, Vvfy32)(또는 읽기 전압(Vread3)과 검증 전압(Vvfy32))(도 8 참조) 사이에 존재하는 문턱 전압들을 갖는 메모리 셀들이 검출될 것이다. 일단 검증 전압들(Vvfy31, Vvfy32)(또는 읽기 전압(Vread3)과 검증 전압(Vvfy32)) 사이에 존재하는 문턱 전압들을 갖는 메모리 셀들이 검출되면, 검출된 메모리 셀들에 대한 프로그램 동작이 실행될 것이다(S250). 프로그램 동작이 수행된 후, 읽기 전압으로서 검증 전압(Vvfy32)이 선택된 워드 라인에 인가된 상태에서 검증 읽기 동작이 수행된다(S260). 그 다음에, 검출된 메모리 셀들이 검증 전압(Vvfy32)에 상응하는 문턱 전압을 갖도록 프로그램되었는 지의 여부가 판별될 것이다(S270). 만약 검출된 메모리 셀들 모두 요구되는 문턱 전압으로 프로그램되지 않은 것으로 판별되면, 선택된 워드 라인으로 인가될 프로그램 전압이 정해진 증가분 만큼 증가된다(S280). 이후, 절차는 S250 단계로 진행하며, 상술한 단계들(S250-S280)로 구성된 프로그램 루프가 정해진 횟수만큼 반복될 때까지 또는 프로그램 루프가 검출된 메모리 셀들이 모두 프로그램될 때까지 반복될 것이다. 만약 검출된 메모리 셀들이 모두 요구되는 문턱 전압으로 프로그램된 것으로 판별되면, 본 발명에 따른 프로그램 절차가 종료된다.
본 발명에 따른 프로그램 절차가 종료된 후의 문턱 전압 분포들을 보여주는 도 9를 참조하면, 상태(ST1)에 대응하는 문턱 전압 분포에 있어서, 검증 전압들(Vvfy11, Vvfy12)(또는 읽기 및 검증 전압들(Vread1, Vvfy12)) 사이에 존재하는 메모리 셀들은 검증 전압(Vvfy12) 또는 그보다 높은 전압을 갖도록 프로그램되었다. 도 9 및 도 3을 참조하면, 상태들(ST0, ST1) 사이의 마진이 증가되었음을 알 수 있다. 상태(ST2)에 대응하는 문턱 전압 분포에 있어서, 검증 전압들(Vvfy21, Vvfy22)(또는 읽기 및 검증 전압들(Vread2, Vvfy22)) 사이에 존재하는 메모리 셀들은 검증 전압(Vvfy22) 또는 그보다 높은 전압을 갖도록 프로그램되었다. 도 9 및 도 3을 참조하면, 상태들(ST1, ST2) 사이의 마진이 증가되었음을 알 수 있다. 마찬가지로, 상태(ST3)에 대응하는 문턱 전압 분포에 있어서, 검증 전압들(Vvfy31, Vvfy32)(또는 읽기 및 검증 전압들(Vread3, Vvfy32)) 사이에 존재하는 메모리 셀들은 검증 전압(Vvfy32) 또는 그보다 높은 전압을 갖도록 프로그램되었다. 도 9 및 도 3을 참조하면, 상태들(ST2, ST3) 사이의 마진이 증가되었음을 알 수 있다. 다시 말해서, 인접한 상태들 사이의 읽기 마진이 도 3에 도시된 읽기 마진과 비교하여 볼 때 증가된다. 따라서, 비록 전계 커플링/F-poly 커플링과 HTS로 인해 문턱 전압 분포가 넓어지더라도, 본 발명에 따른 프로그램 방법을 통해 인접한 상태들 사이의 읽기 마진을 충분히 확보하는 것이 가능하다.
본 발명에 따른 2차 프로그램 동작이 여기에 개시된 방법에 국한되지 않음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다. 예를 들면, HTS로 인한 문턱 전압의 감소는 메모리 셀의 플로팅 게이트에 축적된 전하들이 많을수록 크다. 이러한 점을 고려하여 볼 때, 2차 프로그램 동작은 상태들(ST2, ST3)에 대해서 또는 상태(ST3)에 대해서만 수행될 수 있다. 이러한 경우, 2차 프로그램 동작은 앞서 설명된 것과 동일한 방식으로 수행되며, 그것에 대한 설명은 그러므로 생략될 것이다. 또는, 각 상태의 문턱 전압 분포의 특정 영역에 속하는 메모리 셀들을 모두 검출하고 상태들(ST1, ST2, ST3)에 속하는 검출된 메모리 셀들을 동시에 프로그램하는 방식으로 2차 프로그램 동작을 수행하는 것이 가능하다.
본 발명에 따라 프로그램된 메모리 셀들의 데이터를 읽는 데 필요한 읽기 전압들은 단지 1차 프로그램된 메모리 셀들에 대해 사용되는 읽기 전압들과 동일하게 설정될 것이다. 각 상태에 대한 2차 프로그램 동작시 선택된 워드 라인에 인가되는 시작 프로그램 전압은 상태에 따라 다르게 설정되거나 상태에 관계없이 동일하게 설정될 수도 있다. 본 발명에 따른 프로그램 방법에 있어서, 프로그램 루프들의 반복에 따라 프로그램 전압이 정해진 증가분만큼 증가될 것이다. 이때, 프로그램 전압의 증가분은 상태들에 관계없이 일정하게 유지되거나, 상태들에 따라 가변될 수 있다.
본 발명의 범위 또는 기술적 사상을 벗어나지 않고 본 발명의 구조가 다양하 게 수정되거나 변경될 수 있음은 이 분야에 숙련된 자들에게 자명하다. 상술한 내용을 고려하여 볼 때, 만약 본 발명의 수정 및 변경이 아래의 청구항들 및 동등물의 범주 내에 속한다면, 본 발명이 이 발명의 변경 및 수정을 포함하는 것으로 여겨진다.
상술한 바와 같이, 1차 프로그램 동작 이후 각 상태의 특정 영역에 속하는 메모리 셀들을 1차 프로그램 동작의 검증 전압과 같거나 그 보다 높은 문턱 전압을 갖도록 2차 프로그램함으로써 전계 커플링/F-poly 커플링과 HTS로 인한 인접한 상태들 사이의 읽기 마진을 충분히 확보하는 것이 가능하다.

Claims (17)

  1. 복수의 상태들 중 어느 하나를 나타내는 멀티-비트 데이터를 저장하기 위한 복수의 메모리 셀들을 구비한 플래시 메모리 장치의 프로그램 방법에 있어서:
    상기 상태들 중 어느 하나를 갖도록 선택된 메모리 셀들을 멀티-비트 데이터로 프로그램하는 단계와;
    상기 각 상태의 프로그램된 메모리 셀들이 분포된 문턱 전압 분포의 소정 영역에 속하는 프로그램된 메모리 셀들을 검출하는 단계와; 그리고
    상기 각 상태의 소정 영역은 제 1 검증 전압과 읽기 전압 중 어느 하나와 제 2 검증 전압에 의해서 선택되되, 상기 제 2 검증 전압은 상기 제 1 검증 전압보다 높고, 상기 읽기 전압은 상기 제 1 검증 전압보다 낮으며;
    상기 각 상태에 대응하는 제 2 검증 전압과 같거나 그보다 높은 문턱 전압을 갖도록 상기 검출된 메모리 셀들을 프로그램하는 단계를 포함하며, 이것으로 인해서 고온 스트레스(HTS)로 인해 감소되는 인접한 상태들 사이의 읽기 마진이 증가되는 것을 특징으로 하는 프로그램 방법.
  2. 제 1 항에 있어서,
    상기 상태들에 대응하는 제 1 검증 전압들은 상기 선택된 메모리 셀들이 멀티-비트 데이터로 프로그램되었는 지의 여부를 판별하는 데 사용되는 것을 특징으로 하는 프로그램 방법.
  3. 제 1 항에 있어서,
    상기 각 상태에 대응하는 제 2 검증 전압과 같거나 그보다 높은 문턱 전압을 갖도록 상기 검출된 메모리 셀들을 프로그램하는 경우, 선택된 워드 라인에 인가되는 프로그램 전압은 상기 상태들에 따라 다른 것을 특징으로 하는 프로그램 방법.
  4. 제 1 항에 있어서,
    상기 각 상태에 대응하는 제 2 검증 전압과 같거나 그보다 높은 문턱 전압을 갖도록 상기 검출된 메모리 셀들을 프로그램하는 경우, 선택된 워드 라인에 인가되는 프로그램 전압은 상기 상태들에 관계없이 동일한 것을 특징으로 하는 프로그램 방법.
  5. 제 3 항 또는 제 4 항에 있어서,
    상기 프로그램 전압은 프로그램 루프들의 반복에 따라 단계적으로 증가되는 것을 특징으로 하는 프로그램 방법.
  6. 제 5 항에 있어서,
    상기 프로그램 전압의 증가분은 상기 상태들에 관계없이 일정하게 유지되는 것을 특징으로 하는 프로그램 방법.
  7. 제 5 항에 있어서,
    상기 프로그램 전압의 증가분은 상기 상태들에 따라 가변되는 것을 특징으로 하는 프로그램 방법.
  8. 적어도 제 1 내지 제 4 상태들 중 어느 하나를 나타내는 멀티-비트 데이터를 저장하기 위한 복수의 메모리 셀들을 구비한 플래시 메모리 장치의 프로그램 방법에 있어서:
    상기 제 1 내지 제 4 상태들 중 어느 하나를 갖도록 선택된 메모리 셀들을 멀티-비트 데이터로 프로그램하는 단계와;
    상기 제 1 내지 제 4 상태들 중 어느 하나의 프로그램된 메모리 셀들이 분포된 문턱 전압 분포의 소정 영역에 속하는 프로그램된 메모리 셀들을 검출하는 단계와; 그리고
    상기 어느 하나의 상태의 소정 영역은 제 1 검증 전압과 읽기 전압 중 어느 하나와 제 2 검증 전압에 의해서 선택되되, 상기 제 2 검증 전압은 상기 제 1 검증 전압보다 높고, 상기 읽기 전압은 상기 제 1 검증 전압보다 낮으며;
    상기 어느 하나의 상태에 대응하는 제 2 검증 전압과 같거나 그보다 높은 문턱 전압을 갖도록 상기 검출된 메모리 셀들을 프로그램하는 단계를 포함하며, 이것으로 인해서 고온 스트레스(HTS)로 인해 감소되는 인접한 상태들 사이의 읽기 마진이 증가되는 것을 특징으로 하는 프로그램 방법.
  9. 제 8 항에 있어서,
    상기 제 1 상태는 소거된 상태를 나타내며, 상기 검출된 메모리 셀들은 상기 제 2 상태를 저장하는 것을 특징으로 하는 프로그램 방법.
  10. 제 9 항에 있어서,
    상기 제 3 상태의 프로그램된 메모리 셀들이 분포된 문턱 전압 분포의 소정 영역에 속하는 프로그램된 메모리 셀들을 검출하는 단계와; 그리고
    상기 제 3 상태의 소정 영역은 제 1 검증 전압과 읽기 전압 중 어느 하나와 제 2 검증 전압에 의해서 선택되되, 상기 제 2 검증 전압은 상기 제 1 검증 전압보다 높고, 상기 읽기 전압은 상기 제 1 검증 전압보다 낮으며;
    상기 제 3 상태에 대응하는 제 2 검증 전압과 같거나 그보다 높은 문턱 전압을 갖도록 상기 검출된 메모리 셀들을 프로그램하는 단계를 더 포함하는 것을 특징으로 하는 프로그램 방법.
  11. 제 10 항에 있어서,
    상기 제 4 상태의 프로그램된 메모리 셀들이 분포된 문턱 전압 분포의 소정 영역에 속하는 프로그램된 메모리 셀들을 검출하는 단계와; 그리고
    상기 제 4 상태의 소정 영역은 제 1 검증 전압과 읽기 전압 중 어느 하나와 제 2 검증 전압에 의해서 선택되되, 상기 제 2 검증 전압은 상기 제 1 검증 전압보다 높고, 상기 읽기 전압은 상기 제 1 검증 전압보다 낮으며;
    상기 제 4 상태에 대응하는 제 2 검증 전압과 같거나 그보다 높은 문턱 전압을 갖도록 상기 검출된 메모리 셀들을 프로그램하는 단계를 더 포함하는 것을 특징으로 하는 프로그램 방법.
  12. 제 11 항에 있어서,
    상기 제 2 내지 제 4 상태들에 대응하는 제 1 검증 전압들은 상기 선택된 메모리 셀들이 멀티-비트 데이터로 프로그램되었는 지의 여부를 판별하는 데 사용되는 것을 특징으로 하는 프로그램 방법.
  13. 제 12 항에 있어서,
    상기 각 상태에 대응하는 제 2 검증 전압과 같거나 그보다 높은 문턱 전압을 갖도록 상기 검출된 메모리 셀들을 프로그램하는 경우, 선택된 워드 라인에 인가되는 프로그램 전압은 상기 상태들에 따라 다른 것을 특징으로 하는 프로그램 방법.
  14. 제 12 항에 있어서,
    상기 각 상태에 대응하는 제 2 검증 전압과 같거나 그보다 높은 문턱 전압을 갖도록 상기 검출된 메모리 셀들을 프로그램하는 경우, 선택된 워드 라인에 인가되는 프로그램 전압은 상기 상태들에 관계없이 동일한 것을 특징으로 하는 프로그램 방법.
  15. 제 13 항 또는 제 14 항에 있어서,
    상기 프로그램 전압은 프로그램 루프들의 반복에 따라 단계적으로 증가되는 것을 특징으로 하는 프로그램 방법.
  16. 제 15 항에 있어서,
    상기 프로그램 전압의 증가분은 상기 제 2 내지 제 4 상태들에 관계없이 일정하게 유지되는 것을 특징으로 하는 프로그램 방법.
  17. 제 15 항에 있어서,
    상기 프로그램 전압의 증가분은 상기 제 2 내지 제 4 상태들에 따라 가변되는 것을 특징으로 하는 프로그램 방법.
KR1020060003584A 2006-01-12 2006-01-12 고온 스트레스로 인한 읽기 마진의 감소를 보상할 수 있는플래시 메모리의 프로그램 방법 KR100683856B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020060003584A KR100683856B1 (ko) 2006-01-12 2006-01-12 고온 스트레스로 인한 읽기 마진의 감소를 보상할 수 있는플래시 메모리의 프로그램 방법
US11/522,406 US7468907B2 (en) 2006-01-12 2006-09-18 Programming method for flash memory capable of compensating reduction of read margin between states due to hot temperature stress
CN200710001671XA CN101000803B (zh) 2006-01-12 2007-01-11 能够补偿状态间读取裕度减小的闪速存储器编程方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060003584A KR100683856B1 (ko) 2006-01-12 2006-01-12 고온 스트레스로 인한 읽기 마진의 감소를 보상할 수 있는플래시 메모리의 프로그램 방법

Publications (1)

Publication Number Publication Date
KR100683856B1 true KR100683856B1 (ko) 2007-02-15

Family

ID=38106521

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060003584A KR100683856B1 (ko) 2006-01-12 2006-01-12 고온 스트레스로 인한 읽기 마진의 감소를 보상할 수 있는플래시 메모리의 프로그램 방법

Country Status (3)

Country Link
US (1) US7468907B2 (ko)
KR (1) KR100683856B1 (ko)
CN (1) CN101000803B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106558344A (zh) * 2015-09-25 2017-04-05 北京兆易创新科技股份有限公司 一种基于具有动态存储单元的灵敏放大器编程方法和装置

Families Citing this family (78)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100732631B1 (ko) * 2006-02-01 2007-06-27 삼성전자주식회사 전하 손실로 인해 감소된 읽기 마진을 보상할 수 있는플래시 메모리 장치의 프로그램 방법
US8239735B2 (en) 2006-05-12 2012-08-07 Apple Inc. Memory Device with adaptive capacity
KR101375955B1 (ko) 2006-05-12 2014-03-18 애플 인크. 메모리 디바이스 내의 왜곡 추정 및 상쇄
KR101202537B1 (ko) 2006-05-12 2012-11-19 애플 인크. 메모리 디바이스를 위한 결합된 왜곡 추정 및 에러 보정 코딩
WO2007132452A2 (en) 2006-05-12 2007-11-22 Anobit Technologies Reducing programming error in memory devices
WO2008026203A2 (en) 2006-08-27 2008-03-06 Anobit Technologies Estimation of non-linear distortion in memory devices
WO2008053473A2 (en) 2006-10-30 2008-05-08 Anobit Technologies Ltd. Memory cell readout using successive approximation
US7975192B2 (en) 2006-10-30 2011-07-05 Anobit Technologies Ltd. Reading memory cells using multiple thresholds
US7924648B2 (en) 2006-11-28 2011-04-12 Anobit Technologies Ltd. Memory power and performance management
WO2008068747A2 (en) 2006-12-03 2008-06-12 Anobit Technologies Ltd. Automatic defect management in memory devices
US7706182B2 (en) * 2006-12-03 2010-04-27 Anobit Technologies Ltd. Adaptive programming of analog memory cells using statistical characteristics
US7900102B2 (en) 2006-12-17 2011-03-01 Anobit Technologies Ltd. High-speed programming of memory devices
US8151166B2 (en) 2007-01-24 2012-04-03 Anobit Technologies Ltd. Reduction of back pattern dependency effects in memory devices
US7751240B2 (en) 2007-01-24 2010-07-06 Anobit Technologies Ltd. Memory device with negative thresholds
WO2008111058A2 (en) 2007-03-12 2008-09-18 Anobit Technologies Ltd. Adaptive estimation of memory cell read thresholds
US8001320B2 (en) 2007-04-22 2011-08-16 Anobit Technologies Ltd. Command interface for memory devices
US8429493B2 (en) 2007-05-12 2013-04-23 Apple Inc. Memory device with internal signap processing unit
US8234545B2 (en) 2007-05-12 2012-07-31 Apple Inc. Data storage with incremental redundancy
US7925936B1 (en) 2007-07-13 2011-04-12 Anobit Technologies Ltd. Memory device with non-uniform programming levels
US8259497B2 (en) 2007-08-06 2012-09-04 Apple Inc. Programming schemes for multi-level analog memory cells
US7652929B2 (en) * 2007-09-17 2010-01-26 Sandisk Corporation Non-volatile memory and method for biasing adjacent word line for verify during programming
US8174905B2 (en) 2007-09-19 2012-05-08 Anobit Technologies Ltd. Programming orders for reducing distortion in arrays of multi-level analog memory cells
US7773413B2 (en) 2007-10-08 2010-08-10 Anobit Technologies Ltd. Reliable data storage in analog memory cells in the presence of temperature variations
US8000141B1 (en) 2007-10-19 2011-08-16 Anobit Technologies Ltd. Compensation for voltage drifts in analog memory cells
US8068360B2 (en) 2007-10-19 2011-11-29 Anobit Technologies Ltd. Reading analog memory cells using built-in multi-threshold commands
US8527819B2 (en) 2007-10-19 2013-09-03 Apple Inc. Data storage in analog memory cell arrays having erase failures
KR101509836B1 (ko) 2007-11-13 2015-04-06 애플 인크. 멀티 유닛 메모리 디바이스에서의 메모리 유닛의 최적화된 선택
US8225181B2 (en) 2007-11-30 2012-07-17 Apple Inc. Efficient re-read operations from memory devices
US8209588B2 (en) 2007-12-12 2012-06-26 Anobit Technologies Ltd. Efficient interference cancellation in analog memory cell arrays
US8456905B2 (en) 2007-12-16 2013-06-04 Apple Inc. Efficient data storage in multi-plane memory devices
US8085586B2 (en) 2007-12-27 2011-12-27 Anobit Technologies Ltd. Wear level estimation in analog memory cells
US8156398B2 (en) 2008-02-05 2012-04-10 Anobit Technologies Ltd. Parameter estimation based on error correction code parity check equations
US7924587B2 (en) 2008-02-21 2011-04-12 Anobit Technologies Ltd. Programming of analog memory cells using a single programming pulse per state transition
US7864573B2 (en) 2008-02-24 2011-01-04 Anobit Technologies Ltd. Programming analog memory cells for reduced variance after retention
US8230300B2 (en) 2008-03-07 2012-07-24 Apple Inc. Efficient readout from analog memory cells using data compression
US8059457B2 (en) 2008-03-18 2011-11-15 Anobit Technologies Ltd. Memory device with multiple-accuracy read commands
US8400858B2 (en) 2008-03-18 2013-03-19 Apple Inc. Memory device with reduced sense time readout
US8498151B1 (en) 2008-08-05 2013-07-30 Apple Inc. Data storage in analog memory cells using modified pass voltages
US7924613B1 (en) 2008-08-05 2011-04-12 Anobit Technologies Ltd. Data storage in analog memory cells with protection against programming interruption
US8949684B1 (en) 2008-09-02 2015-02-03 Apple Inc. Segmented data storage
US8169825B1 (en) 2008-09-02 2012-05-01 Anobit Technologies Ltd. Reliable data storage in analog memory cells subjected to long retention periods
US8000135B1 (en) 2008-09-14 2011-08-16 Anobit Technologies Ltd. Estimation of memory cell read thresholds by sampling inside programming level distribution intervals
US8482978B1 (en) 2008-09-14 2013-07-09 Apple Inc. Estimation of memory cell read thresholds by sampling inside programming level distribution intervals
US8239734B1 (en) 2008-10-15 2012-08-07 Apple Inc. Efficient data storage in storage device arrays
US8713330B1 (en) 2008-10-30 2014-04-29 Apple Inc. Data scrambling in memory devices
US8208304B2 (en) 2008-11-16 2012-06-26 Anobit Technologies Ltd. Storage at M bits/cell density in N bits/cell analog memory cell devices, M>N
KR101541812B1 (ko) * 2008-11-19 2015-08-06 삼성전자주식회사 비휘발성 메모리 장치
US7821840B2 (en) * 2008-11-24 2010-10-26 Spansion Llc Multi-phase programming of multi-level memory
US8174857B1 (en) 2008-12-31 2012-05-08 Anobit Technologies Ltd. Efficient readout schemes for analog memory cell devices using multiple read threshold sets
US8248831B2 (en) 2008-12-31 2012-08-21 Apple Inc. Rejuvenation of analog memory cells
US8924661B1 (en) 2009-01-18 2014-12-30 Apple Inc. Memory system including a controller and processors associated with memory devices
US8228701B2 (en) 2009-03-01 2012-07-24 Apple Inc. Selective activation of programming schemes in analog memory cell arrays
US8259506B1 (en) 2009-03-25 2012-09-04 Apple Inc. Database of memory read thresholds
US8832354B2 (en) 2009-03-25 2014-09-09 Apple Inc. Use of host system resources by memory controller
US8238157B1 (en) 2009-04-12 2012-08-07 Apple Inc. Selective re-programming of analog memory cells
US8479080B1 (en) 2009-07-12 2013-07-02 Apple Inc. Adaptive over-provisioning in memory systems
US8495465B1 (en) 2009-10-15 2013-07-23 Apple Inc. Error correction coding over multiple memory pages
US8677054B1 (en) 2009-12-16 2014-03-18 Apple Inc. Memory management schemes for non-volatile memory devices
US8694814B1 (en) 2010-01-10 2014-04-08 Apple Inc. Reuse of host hibernation storage space by memory controller
US8572311B1 (en) 2010-01-11 2013-10-29 Apple Inc. Redundant data storage in multi-die memory systems
KR101662309B1 (ko) * 2010-02-08 2016-10-04 삼성전자주식회사 비휘발성 메모리 장치의 프로그램 방법
TWI447733B (zh) * 2010-04-14 2014-08-01 Phison Electronics Corp 計算補償電壓與調整門檻值電壓之方法及記憶體裝置與控制器
US8694853B1 (en) 2010-05-04 2014-04-08 Apple Inc. Read commands for reading interfering memory cells
KR101139107B1 (ko) * 2010-06-04 2012-04-30 에스케이하이닉스 주식회사 반도체 메모리 장치의 프로그램 방법
US8572423B1 (en) 2010-06-22 2013-10-29 Apple Inc. Reducing peak current in memory systems
US8595591B1 (en) 2010-07-11 2013-11-26 Apple Inc. Interference-aware assignment of programming levels in analog memory cells
US9104580B1 (en) 2010-07-27 2015-08-11 Apple Inc. Cache memory for hybrid disk drives
US8645794B1 (en) 2010-07-31 2014-02-04 Apple Inc. Data storage in analog memory cells using a non-integer number of bits per cell
US8856475B1 (en) 2010-08-01 2014-10-07 Apple Inc. Efficient selection of memory blocks for compaction
US8694854B1 (en) 2010-08-17 2014-04-08 Apple Inc. Read threshold setting based on soft readout statistics
US9021181B1 (en) 2010-09-27 2015-04-28 Apple Inc. Memory management for unifying memory cell conditions by using maximum time intervals
CN103390421B (zh) * 2012-05-09 2016-08-17 华邦电子股份有限公司 控制方法及运用该控制方法的电子装置
KR102333743B1 (ko) * 2015-01-21 2021-12-01 삼성전자주식회사 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 동작 방법
TWI664633B (zh) * 2018-05-29 2019-07-01 旺宏電子股份有限公司 記憶體裝置的程式化方法
JP2021101401A (ja) * 2019-12-24 2021-07-08 キオクシア株式会社 半導体記憶装置
US11556416B2 (en) 2021-05-05 2023-01-17 Apple Inc. Controlling memory readout reliability and throughput by adjusting distance between read thresholds
US11847342B2 (en) 2021-07-28 2023-12-19 Apple Inc. Efficient transfer of hard data and confidence levels in reading a nonvolatile memory
CN114822650B (zh) * 2022-05-16 2022-11-29 北京得瑞领新科技有限公司 Nand闪存的数据写入方法、装置、存储介质及存储设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10214492A (ja) 1997-01-31 1998-08-11 Toshiba Corp 多値メモリ
JP2000222893A (ja) 1999-02-03 2000-08-11 Sharp Corp 不揮発性半導体記憶装置への情報の書き込み方法
KR20050018943A (ko) * 2002-07-02 2005-02-28 아트멜 코포레이숀 멀티 레벨 메모리 장치를 프로그래밍하는 방법
KR20060107689A (ko) * 2005-04-11 2006-10-16 주식회사 하이닉스반도체 멀티 레벨 셀을 갖는 비휘발성 메모리 장치의 프로그램방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6714448B2 (en) * 2002-07-02 2004-03-30 Atmel Corporation Method of programming a multi-level memory device
US7136304B2 (en) * 2002-10-29 2006-11-14 Saifun Semiconductor Ltd Method, system and circuit for programming a non-volatile memory array
ITMI20022569A1 (it) * 2002-12-05 2004-06-06 Simicroelectronics S R L Metodo di programmazione di una memoria a semiconduttore non-volatile programmabile elettronicamente
US7085168B2 (en) * 2004-12-30 2006-08-01 Macronix International Co., Ltd. Programming method for controlling memory threshold voltage distribution
KR100683858B1 (ko) * 2006-01-12 2007-02-15 삼성전자주식회사 고온 스트레스로 인한 읽기 마진의 감소를 보상할 수 있는플래시 메모리의 프로그램 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10214492A (ja) 1997-01-31 1998-08-11 Toshiba Corp 多値メモリ
JP2000222893A (ja) 1999-02-03 2000-08-11 Sharp Corp 不揮発性半導体記憶装置への情報の書き込み方法
KR20050018943A (ko) * 2002-07-02 2005-02-28 아트멜 코포레이숀 멀티 레벨 메모리 장치를 프로그래밍하는 방법
KR20060107689A (ko) * 2005-04-11 2006-10-16 주식회사 하이닉스반도체 멀티 레벨 셀을 갖는 비휘발성 메모리 장치의 프로그램방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106558344A (zh) * 2015-09-25 2017-04-05 北京兆易创新科技股份有限公司 一种基于具有动态存储单元的灵敏放大器编程方法和装置
CN106558344B (zh) * 2015-09-25 2020-06-26 北京兆易创新科技股份有限公司 一种基于具有动态存储单元的灵敏放大器编程方法和装置

Also Published As

Publication number Publication date
US20070159889A1 (en) 2007-07-12
CN101000803A (zh) 2007-07-18
CN101000803B (zh) 2012-11-14
US7468907B2 (en) 2008-12-23

Similar Documents

Publication Publication Date Title
KR100683856B1 (ko) 고온 스트레스로 인한 읽기 마진의 감소를 보상할 수 있는플래시 메모리의 프로그램 방법
KR100732631B1 (ko) 전하 손실로 인해 감소된 읽기 마진을 보상할 수 있는플래시 메모리 장치의 프로그램 방법
KR100683858B1 (ko) 고온 스트레스로 인한 읽기 마진의 감소를 보상할 수 있는플래시 메모리의 프로그램 방법
KR100841336B1 (ko) 고온 스트레스로 인한 읽기 마진의 감소를 보상할 수 있는플래시 메모리를 구비한 메모리 시스템
KR100673026B1 (ko) 고온 스트레스로 인한 읽기 마진의 감소를 보상할 수 있는플래시 메모리의 프로그램 방법
US7796439B2 (en) Semiconductor memory device and write method thereof
KR100684909B1 (ko) 읽기 에러를 방지할 수 있는 플래시 메모리 장치
US8526239B2 (en) Semiconductor memory device and method of operating the same
US7738294B2 (en) Programming multilevel cell memory arrays
US8897066B2 (en) Method of programming nonvolatile memory device
KR101468099B1 (ko) 불휘발성 메모리 장치의 프로그램 방법
US20080117688A1 (en) Flash Memory Devices that Utilize Age-Based Verify Voltages to Increase Data Reliability and Methods of Operating Same
US10453542B2 (en) Memory device and method of operating the same
US8738836B2 (en) Non-volatile semiconductor memory device and write-in method thereof
US8493796B2 (en) Nonvolatile semiconductor memory device
KR20110069302A (ko) 반도체 메모리 장치 및 그 동작 방법
KR100673025B1 (ko) 고온 스트레스로 인한 읽기 마진의 감소를 보상할 수 있는플래시 메모리의 프로그램 방법
JP2012027966A (ja) 不揮発性半導体記憶装置
KR100733952B1 (ko) 플래그 셀들 사이의 커플링을 최소화시킬 수 있는멀티-비트 플래시 메모리 장치 및 그것의 프로그램 방법
KR20070094706A (ko) 고온 스트레스로 인한 읽기 마진의 감소를 보상할 수 있는플래시 메모리를 구비한 메모리 시스템

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130131

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140129

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150202

Year of fee payment: 9