KR100680451B1 - 반도체 소자의 콘택 플러그 형성 방법 - Google Patents
반도체 소자의 콘택 플러그 형성 방법 Download PDFInfo
- Publication number
- KR100680451B1 KR100680451B1 KR1020000083202A KR20000083202A KR100680451B1 KR 100680451 B1 KR100680451 B1 KR 100680451B1 KR 1020000083202 A KR1020000083202 A KR 1020000083202A KR 20000083202 A KR20000083202 A KR 20000083202A KR 100680451 B1 KR100680451 B1 KR 100680451B1
- Authority
- KR
- South Korea
- Prior art keywords
- selective epitaxial
- forming
- film
- thin film
- contact plug
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 45
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 239000010409 thin film Substances 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 239000010408 film Substances 0.000 claims description 62
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 238000002955 isolation Methods 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 2
- 239000011810 insulating material Substances 0.000 abstract description 2
- 101000661807 Homo sapiens Suppressor of tumorigenicity 14 protein Proteins 0.000 description 9
- 101000661808 Mus musculus Suppressor of tumorigenicity 14 protein homolog Proteins 0.000 description 9
- 102100037942 Suppressor of tumorigenicity 14 protein Human genes 0.000 description 9
- 239000010410 layer Substances 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- 239000007789 gas Substances 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000007865 diluting Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 반도체 소자의 콘택 플러그 형성 방법에 관한 것으로, 콘택 플러그를 형성하기 위하여 반도체 기판의 접합부를 선택적 에피 성장(Selective epitaxial growth; SEG)법으로 성장시켜 SEG 플러그를 형성하는 과정에서, 일차적으로 측면 성장(Lateral growth)의 정도가 허용 가능한 두께까지 1차 선택적 에피 박막을 성장시킨 후 에피 박막 사이에 절연물질을 매립하여 절연시킨 후 2차 선택적 에피 박막을 성장시킴으로써 목표 높이의 SEG 플러그를 형성하면서 SEG 플러그간의 단락이 발생하는 것을 방지하여 공정의 신뢰성을 향상시킬 수 있는 반도체 소자의 콘택 플러그 형성 방법이 개시된다.
콘택 플러그, 선택적 에피성장, lateral growt, 측면 성장
Description
도 1a 및 도 1b는 종래의 반도체 소자의 콘택 플러그 형성 방법을 설명하기 위하여 도시한 소자의 단면도.
도 2a 및 도 2d는 본 발명에 따른 반도체 소자의 콘택 플러그 형성 방법을 설명하기 위하여 순차적으로 도시한 소자의 단면도.
<도면의 주요 부분에 대한 부호 설명>
1, 11 : 반도체 기판 2, 12 : 필드 산화막
3, 13 : 게이트 산화막 4, 14 : 게이트 전극
5, 15 : 하드 마스크 6, 16 : 게이트 스페이서
7, 17 : 소오스/드레인 8, 18 : SEG 플러그
18a : 제 1 선택적 에피 박막 18b : 제 2 선택적 에피 박막
19 : 제 1 절연막 20 : 제 2 절연막
21 : 금속 물질
본 발명은 반도체 소자의 콘택 플러그 형성 방법에 관한 것으로, 특히 반도체 기판의 접합부를 선택적 에피 성장(Selective epitaxial growth; SEG)법으로 성장시켜 형성한 SEG 플러그를 콘택 플러그로 사용하는 반도체 소자의 콘택 플러그 형성 방법에 관한 것이다.
최근 들어, 반도체 소자의 패턴이 미세화 됨에 따라 콘택의 종횡비(Aspect ratio)가 증가하기 때문에 반도체 기판 상에 일차적으로 콘택 플러그를 형성한 후 콘택 플러그 상에 금속 콘택을 이차적으로 형성하는 것이 일반적이 되었다. 이러한 일차적 콘택플러그 형성 시에도 디자인 룰이 0.1㎛ 이상인 소자의 경우에는, 층간 절연막 형성 후 콘택 마스크 노광 공정과 식각 공정을 실시하여 콘택홀을 형성하고, 폴리실리콘이나 전도성 물질을 매립하여 콘택 플러그를 형성할 수 있다. 그러나, 디자인 룰이 0.1㎛ 이하인 소자의 경우에는 마스크 노광 공정 및 식각 공정에 필요한 공정 마진이 부족하여 공정상의 문제가 발생한다.
이를 극복하기 위한 방법으로서, 반도체 기판의 접합부를 선택적 에피 성장법(Selective epitaxial growth)으로 성장시켜 콘택 플러그를 형성하는 방법이 있다.
이하, 첨부된 도면을 참조하여 종래의 반도체 소자의 콘택 플러그 형성 방법 을 설명하기로 한다.
도 1a를 참조하면, 필드 산화막(2)이 형성된 반도체 기판(1) 상에 게이트 산화막(3), 게이트 전극(4), 질화막 하드 마스크(5), 게이트 스페이서(6) 및 LDD 구조의 소오스/드레인(7)으로 이루어진 트랜지스터를 형성한다. 이후, 실리콘이 노출된 소오스/드레인(7) 영역에만 선택적 에피 성장법으로 단결정 실리콘을 성장시켜 SEG 플러그(8)를 형성한다.
도 1b를 참조하면, 선택적 에피 성장법으로 소오스/드레인(7) 영역에만 SEG 플러그(8)를 형성하는 과정에서 측면 성장(Lateral growth)이 동시에 발생하기 때문에, SEG 플러그(8)가 일정 높이로 성장하다 보면 근접해 있는 서로 다른 SEG 플러그가 서로 접촉하는 경우가 발생한다.
상술한 바와 같이, 일반적으로 미세 구조의 소자를 형성할 경우 콘택 면적이 매우 작고, 자기 정렬 콘택 식각의 필요성이 크기 때문에, 게이트 전극 상부나 비트 라인 상에 매우 두꺼운 실리콘 질화막 하드 마스크(Hard mask)를 형성하게 됨으로, 이에 따라 요구되는 SEG 플러그의 높이는 200nm이상으로 높아진다. 그러므로, 콘택마스크 없이 선택적 에피 성장을 통해 200nm이상의 플러그를 형성하게 되면, 도 1b에서 도시한 바와 같이, SEG 플러그(8)가 소오스/드레인(7) 영역으로부터 필드 산화막(2) 쪽으로 성장하는 측면 성장(Lateral growth)으로 인하여 양쪽 SEG 플러그가 단락되어 불량이 발생하기 쉽다.
따라서, 본 발명은 상기의 문제점을 해결하기 위하여 일차적으로 측면 성장(Lateral growth)의 정도가 허용 가능한 두께까지 1차 선택적 에피 박막을 성장시킨 후 에피 박막 사이에 절연물질을 매립하여 절연시킨 후 2차 선택적 에피 박막을 성장시킴으로써 목표 높이의 SEG 플러그를 형성하면서 SEG 플러그간의 단락이 발생하는 것을 방지하여 공정의 신뢰성을 향상시킬 수 있는 반도체 소자의 콘택 플러그 형성 방법을 제공하는데 그 목적이 있다.
본 발명에 따른 반도체 소자의 콘택 플러그 형성 방법은 소정의 공정을 실시하여 접합부가 노출된 반도체 기판이 제공되는 제 1 단계, 선택적 에피 성장법으로 접합부 상에 제 1 선택적 에피 박막을 형성하는 제 2 단계, 전체 상부에 제 1 절연막을 증착한 후 제 1 선택적 에피 박막 사이에 매립된 제 1 절연막을 제외한 나머지 영역의 제 1 절연막을 완전히 제거하고 상부를 노출시켜 제 1 선택적 에피 박막 사이를 보이드 없이 절연시키는 제 3 단계, 제 2 단계 및 제 3 단계를 반복 실시하여 콘택 플러그 사이가 절연된 상태로 목표 높이의 선택적 에피 박막을 형성하는 제 4 단계 및 전체 상부에 제 2 절연막을 형성하고 평탄화 한 후 소정 영역을 식각하여 선택적 에피 박막의 상부를 노출시키는 제 5 단계로 이루어진다.
제 1 선택적 에피 박막은 측면 성장에 의한 단락을 방지하기 위하여 소자의 패턴 밀도에 따라 성장 높이를 결정한다. 이때, 제 1 선택적 에피 박막은 Si2H2Cl2
또는 SiH4에 HCI을 첨가하고 H2로 희석시킨 가스를 이용하여 700 내지 950℃의 온도에서 저압 화학 기상 증착법으로 형성하거나, Si2H6 및 Cl2를 H2로 희석시킨 가스를 이용하여 600 내지 750℃의 온도에서 초저압 화학 기상 증착법으로 성장시켜 형성한다. 제 1 절연막은 실리콘 산화막으로 형성한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 더욱 상세히 설명하기로 한다.
도 2a 및 도 2d는 본 발명에 따른 반도체 소자의 콘택 플러그 형성 방법을 설명하기 위하여 순차적으로 도시한 소자의 단면도이다.
도 2a를 참조하면, 필드 산화막(12)이 형성된 반도체 기판(11)상에 게이트 산화막(13), 게이트 전극(14), 게이트 전극(14)을 패터닝하기 위하여 형성한 하드 마스크(15), 게이트 전극 스페이서(16) 및 소오스/드레인(17)으로 이루어진 트랜지스터를 형성한다. 이후, 소오스/드레인(17) 상에 일정 높이까지 선택적 에피 박막을 성장시켜 제 1 선택적 에피 박막(18a)을 형성한다.
제 1 선택적 에피 박막(18a)은 Si2H2Cl2 또는 SiH4에 HCI을 첨가하고 H2로 희석시킨 가스를 이용하여 700 내지 950℃의 온도에서 저압 화학 기상 증착법으로 형성하거나 Si2H6 및 Cl2를 H2로 희석시킨 가스를 이용하여 600 내지 750℃의 온도에서 초저압 화학 기상 증착법으로 성장시켜 형성한다. 이때, 제 1 선택적 에피 박막(18a)은 일정 높이 이상으로 성장을 진행시키게 되면 측면 성장이 발생하게 되 고 이로 인해 플러그간 단락이 발생하게 되므로, 제 1 선택적 에피 박막(18a)의 성장 높이는 제 1 선택적 에피 박막(18a)간에 측면 성장에 의한 단락이 발생하지 않을 정도로 설정한다.
도 2b를 참조하면, 제 1 선택적 에피 박막(18a)간의 절연을 위하여 제 1 선택적 에피 박막(18a) 사이의 공간이 보이드 없이 충분히 매립될 수 있도록 전체 상부에 제 1 절연막(19)을 증착한다. 이후 건식 식각법으로 블랭킷 에치 백(Blanket etch-back)을 실시하거나, 불산 계열의 식각제를 사용한 습식 식각을 실시하거나 또는 블랭킷 에치 백과 습식 식각을 병행으로 실시하여 제 1 선택적 에피 박막(18a) 사이의 제 1 절연막(19)만을 잔류시키고, 나머지 영역의 제 1 절연막(19)은 완전히 제거한다. 이로써, 제 1 절연막(19)은 제 1 선택적 에피 박막(18a) 사이에만 잔류하며, 제 1 선택적 에피 박막(18a)의 상부 표면은 노출된다. 이때, 제 1 절연막(19)은 기타 영역의 막들(실리콘 질화막 및 콘택 플러그 실리콘)에 대해 선택적으로 제거가 가능하며 전기적 절연성을 갖는 물질을 사용한다. 실리콘 산화막(SiO2)이 대표적인 물질이다.
도 2c를 참조하면, 목표 높이의 에피 박막을 형성하기 위하여 도 2a에서 실시한 저압 화학 기상 증착법이나 초저압 화학 기상 증착법으로 형성된 제 1 선택적 에피 박막(18a) 상에 제 2 선택적 에피 박막(18b)을 형성한다.
상기와 같은 2단계 공정으로 목표 두께를 달성할 수 없을 경우, 목표 두께의 에피 박막을 성장시키기 위해서는 도 2a에서 실시한 선택적 에피 성장과 도 2b에서 실시한 에피 박막간의 절연 공정을 반복 실시한다.
도 2d를 참조하면, 제 1 및 제 2 선택적 에피 박막(18a 및 18b)을 형성하여 목표 높이의 선택적 에피 박막(18)이 형성되면, 후속 공정에서 형성될 상부 요소와의 절연을 위하여 전체 상부에 제 2 절연막(20)을 형성한 후 평탄화 공정을 실시한다. 이후, 수직 배선을 위하여 하부 요소의 접합 영역인 선택적 에피 박막(18) 또는 게이트 전극(14)의 표면이 노출되는 소정의 콘택홀을 형성하고, 금속 물질(21)을 매립한다. 이때, 금속 물질(21)을 매립하기 전에 접촉 저항을 낮추기 위하여 오믹 콘택층을 형성하거나, 선택적 에피 박막(18)으로의 산소 확산을 방지하기 위하여 확산 방지막을 형성하기도 한다. 상기의 공정에서 선택적 에피 박막(18)을 콘택 플러그로 사용함으로써 종횡비가 낮아진 상태에서 금속 물질(21)을 매립하게 되므로 매립 특성을 향상시키게 된다.
상기의 공정으로, 본 발명에서는 일차적으로 측면 성장(Lateral growth)의 정도가 허용 가능한 두께까지 선택적 에피 박막을 성장시킨 후 절연막을 증착하고 에치 백(Etch-back)하여 필드 산화막 양쪽의 선택적 에피 박막 사이를 절연막으로 채워 단락을 방지한 뒤 2차 선택적 에피 박막을 성장시킴으로써 측면 성장으로 인한 성장의 높이 제한을 개선할 수 있다.
상술한 바와 같이, 본 발명은 선택적 에피 박막 사이에 절연막을 매립하여 측면 성장에 의한 단락을 방지함으로써 초미세 구조의 패턴에서도 불량 없이 목표 높이의 에피 박막을 성장시킬 수 있어, 공정의 신뢰성을 향상시키는 효과가 있다.
Claims (5)
- 소정의 공정을 실시하여 소자 분리막과 접합부가 형성된 반도체 기판이 제공되는 단계;선택적 에피 성장법으로 상기 접합부 상에 목표 높이보다 낮은 높이로 제 1 선택적 에피 박막을 형성하는 단계;상기 제1 선택적 에피 박막의 상부 표면이 노출되도록 상기 제1 선택적 에피 박막 사이의 상기 소자 분리막 상에 제1 절연막을 형성하는 단계;상기 제 2 단계 및 제 3 단계를 반복 실시하여 각각의 막이 서로 절연된 상태에서 목표 높이의 선택적 에피 박막을 형성하는 단계;전체 상부에 제 2 절연막을 형성한 후 평탄화 한 후 소정 영역을 식각하여 상기 선택적 에피 박막의 상부를 노출시키는 제 5 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 콘택 플러그 형성 방법.
- 제 1 항에 있어서,상기 제 1 선택적 에피 박막은 측면 성장에 의한 단락을 방지하기 위하여 소자의 패턴 밀도에 따라 성장 높이를 결정하는 것을 특징으로 하는 반도체 소자의 콘택 플러그 형성 방법.
- 제 1 항에 있어서,상기 제 1 선택적 에피 박막은 Si2H2Cl2 또는 SiH4에 HCI을 첨가하고 H2로 희석시킨 가스를 이용하여 700 내지 950℃의 온도에서 저압 화학 기상 증착법으로 형성하는 것을 특징으로 하는 반도체 소자의 콘택 플러그 형성 방법.
- 제 1 항에 있어서,상기 제 1 선택적 에피 박막은 Si2H6 및 Cl2를 H2로 희석시킨 가스를 이용하여 600 내지 750℃의 온도에서 초저압 화학 기상 증착법으로 성장시켜 형성하는 것을 특징으로 하는 반도체 소자의 콘택 플러그 형성 방법.
- 제 1 항에 있어서,상기 제 1 절연막은 실리콘 질화막 또는 콘택 플러그 실리콘과 같은 기타 영역의 막들에 대해 선택적으로 제거가 가능하며 전기적 절연성을 갖는 물질을 사용하며, 실리콘 산화막(SiO2)을 이용하여 형성하는 것을 특징으로 하는 반도체 소자의 콘택 플러그 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000083202A KR100680451B1 (ko) | 2000-12-27 | 2000-12-27 | 반도체 소자의 콘택 플러그 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000083202A KR100680451B1 (ko) | 2000-12-27 | 2000-12-27 | 반도체 소자의 콘택 플러그 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020053542A KR20020053542A (ko) | 2002-07-05 |
| KR100680451B1 true KR100680451B1 (ko) | 2007-02-08 |
Family
ID=27686914
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000083202A KR100680451B1 (ko) | 2000-12-27 | 2000-12-27 | 반도체 소자의 콘택 플러그 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100680451B1 (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100496258B1 (ko) | 2003-02-17 | 2005-06-17 | 삼성전자주식회사 | 콘택 패드를 포함하는 반도체 장치 및 이의 제조 방법 |
| KR100611112B1 (ko) * | 2005-01-20 | 2006-08-09 | 삼성전자주식회사 | 단결정 구조물 및 이의 형성 방법, 단결정 구조물을포함하는 반도체 장치 및 이의 제조 방법. |
| KR100728968B1 (ko) * | 2005-12-28 | 2007-06-15 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100272121B1 (ko) * | 1995-11-22 | 2000-12-01 | 가네꼬 히사시 | 반도체 장치 형성 방법 |
-
2000
- 2000-12-27 KR KR1020000083202A patent/KR100680451B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100272121B1 (ko) * | 1995-11-22 | 2000-12-01 | 가네꼬 히사시 | 반도체 장치 형성 방법 |
Non-Patent Citations (1)
| Title |
|---|
| 1002721210000 * |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020053542A (ko) | 2002-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100505062B1 (ko) | 반도체 소자의 제조방법 | |
| US6395598B1 (en) | Semiconductor device and method for fabricating the same | |
| KR100780658B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20000013397A (ko) | 트렌치 격리 형성 방법 | |
| KR100680451B1 (ko) | 반도체 소자의 콘택 플러그 형성 방법 | |
| KR20030000134A (ko) | 반도체소자의 소자분리절연막 형성방법 | |
| KR101032115B1 (ko) | 반도체 소자의 플러그 형성방법 | |
| KR20070001509A (ko) | 반도체 소자의 플러그 형성 방법 | |
| KR20030015931A (ko) | 반도체 장치의 산화 실리콘막 형성 방법 및 산화실리콘막을 갖는 배선 형성 방법 | |
| KR100588647B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100672761B1 (ko) | 콘택 플러그 형성방법 | |
| KR20080029266A (ko) | 반도체 소자의 제조방법 | |
| KR20060104033A (ko) | 리세스된 활성영역을 갖는 반도체소자 및 그의 제조 방법 | |
| KR101116726B1 (ko) | 반도체 소자의 리세스 게이트 형성방법 | |
| KR20100078717A (ko) | 매립 게이트를 구비한 반도체 소자 및 그의 제조방법 | |
| KR100850088B1 (ko) | 반도체장치의 제조방법 | |
| KR100891244B1 (ko) | 반도체소자의 형성방법 | |
| KR100574920B1 (ko) | 자기정렬된 콘택을 구비하는 반도체장치 및 그 제조방법 | |
| KR100596892B1 (ko) | 반도체 소자의 트랜지스터 형성 방법 | |
| KR100861650B1 (ko) | 리세스 게이트를 구비한 반도체 소자 및 그의 제조 방법 | |
| TWI250564B (en) | Method for forming gate in semiconductor device | |
| KR100358122B1 (ko) | 반도체 소자의 자기정렬 콘택홀 형성방법 | |
| KR20060062525A (ko) | 리세스 게이트를 갖는 반도체소자 제조 방법 | |
| KR100733190B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20070002882A (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110126 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |