KR100675297B1 - 캐패시터가 없는 동적 메모리 셀을 구비한 반도체 메모리장치 및 이 장치의 배치 방법 - Google Patents
캐패시터가 없는 동적 메모리 셀을 구비한 반도체 메모리장치 및 이 장치의 배치 방법 Download PDFInfo
- Publication number
- KR100675297B1 KR100675297B1 KR1020050125593A KR20050125593A KR100675297B1 KR 100675297 B1 KR100675297 B1 KR 100675297B1 KR 1020050125593 A KR1020050125593 A KR 1020050125593A KR 20050125593 A KR20050125593 A KR 20050125593A KR 100675297 B1 KR100675297 B1 KR 100675297B1
- Authority
- KR
- South Korea
- Prior art keywords
- lines
- floating bodies
- source
- disposed
- separated
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 31
- 238000000034 method Methods 0.000 title claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 239000010410 layer Substances 0.000 description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 6
- 239000000969 carrier Substances 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/20—DRAM devices comprising floating-body transistors, e.g. floating-body cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
- G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7841—Field effect transistors with field effect produced by an insulated gate with floating body, e.g. programmable transistors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C2211/4016—Memory devices with silicon-on-insulator cells
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
- Dram (AREA)
Abstract
Description
Claims (8)
- 반도체 기판;상기 반도체 기판상에 일방향으로 신장되며 타방향으로 서로 분리되어 배치되는 소스 라인들;상기 소스 라인들 각각의 상부에 메모리 셀들이 배치되는 위치에 소정 간격을 가지고 서로 분리되어 배치되는 플로팅 바디들;상기 플로팅 바디들 각각에 인접하게 배치되며, 상기 플로팅 바디들 각각과 절연되는 게이트들;상기 소스 라인들의 상부에 상기 소스 라인들과 직교하는 방향으로 배치되며, 상기 소스 라인들과 직교하는 방향에 배치된 상기 게이트들과 도전되는 서로 분리되어 배치되는 워드 라인들;상기 플로팅 바디들 각각의 상부에 배치된 드레인들;상기 드레인들의 상부에 상기 소스 라인들과 중첩되게 배치되며, 상기 소스 라인들과 동일한 방향으로 배치된 드레인들과 도전되는 서로 분리되어 배치되는 비트 라인들을 구비하는 것을 특징으로 하는 반도체 메모리 장치.
- 제1항에 있어서, 상기 소스 라인들은리드 동작 및 라이트 동작시에 서로 다른 전압이 인가되는 것을 특징으로 하는 반도체 메모리 장치.
- 반도체 기판;상기 반도체 기판상에 일방향으로 신장되며 타방향으로 서로 분리되어 배치되는 비트 라인들;상기 비트 라인들 각각의 상부에 메모리 셀들이 배치되는 위치에 소정 간격을 가지고 서로 분리되어 배치되는 플로팅 바디들;상기 플로팅 바디들 각각에 인접하게 배치되며, 상기 플로팅 바디들 각각과 절연되는 게이트들;상기 비트 라인들의 상부에 상기 비트 라인들과 직교하는 방향으로 배치되며, 상기 비트 라인들과 직교하는 방향에 배치된 상기 게이트들과 도전되는 서로 분리되어 배치되는 워드 라인들;상기 플로팅 바디들 각각의 상부에 배치된 드레인들;상기 드레인들의 상부에 상기 비트 라인들과 중첩되게 배치되며, 상기 비트라인들과 동일한 방향으로 배치된 드레인들과 도전되는 서로 분리되어 배치되는 소스 라인들을 구비하는 것을 특징으로 하는 반도체 메모리 장치.
- 제3항에 있어서, 상기 소스 라인들은리드 동작 및 라이트 동작시에 서로 다른 전압이 인가되는 것을 특징으로 하는 반도체 메모리 장치.
- 반도체 기판상에 일방향으로 신장되며 타방향으로 분리되는 제1라인들을 배치하고,상기 제1라인들 각각의 상부에 메모리 셀들이 배치되는 위치에 소정 간격을 가지고 서로 분리되는 플로팅 바디들을 배치하고,상기 플로팅 바디들 각각에 인접하게 상기 플로팅 바디들 각각과 절연되게 게이트들을 배치하고,상기 제1라인들의 상부에 상기 제1라인들과 직교하는 방향으로, 상기 제1라인들과 직교하는 방향에 배치된 상기 게이트들과 도전되고 서로 분리되는 워드 라인들을 배치하고,상기 플로팅 바디들 각각의 상부에 드레인들을 배치하고,상기 드레인들의 상부에 상기 제1라인들과 중첩되게, 상기 제1라인들과 동일한 방향으로 배치된 상기 드레인들과 도전되고 서로 분리되는 제2라인들을 배치하는 것을 특징으로 하는 반도체 메모리 장치의 배치방법.
- 제5항에 있어서, 상기 제1라인들은 소스 라인들이고, 상기 제2라인들은 비트 라인들인 것을 특징으로 하는 반도체 메모리 장치의 배치방법.
- 제5항에 있어서, 상기 제1라인들은 비트 라인들이고, 상기 제2라인들은 소스 라인들인 것을 특징으로 하는 반도체 메모리 장치의 배치방법.
- 제5항에 있어서, 상기 소스 라인들은리드 동작 및 라이트 동작시에 서로 다른 전압이 인가되는 것을 특징으로 하는 반도체 메모리 장치의 배치방법.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050125593A KR100675297B1 (ko) | 2005-12-19 | 2005-12-19 | 캐패시터가 없는 동적 메모리 셀을 구비한 반도체 메모리장치 및 이 장치의 배치 방법 |
US11/604,823 US7548447B2 (en) | 2005-12-19 | 2006-11-28 | Semiconductor memory device and methods thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050125593A KR100675297B1 (ko) | 2005-12-19 | 2005-12-19 | 캐패시터가 없는 동적 메모리 셀을 구비한 반도체 메모리장치 및 이 장치의 배치 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100675297B1 true KR100675297B1 (ko) | 2007-01-29 |
Family
ID=38015055
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050125593A KR100675297B1 (ko) | 2005-12-19 | 2005-12-19 | 캐패시터가 없는 동적 메모리 셀을 구비한 반도체 메모리장치 및 이 장치의 배치 방법 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7548447B2 (ko) |
KR (1) | KR100675297B1 (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100866966B1 (ko) | 2007-05-10 | 2008-11-06 | 삼성전자주식회사 | 비휘발성 메모리 소자, 그 제조 방법 및 반도체 패키지 |
US8179707B2 (en) | 2008-05-23 | 2012-05-15 | Samsung Electronics Co., Ltd. | Semiconductor memory devices and methods of arranging memory cell arrays thereof |
Families Citing this family (45)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7606066B2 (en) | 2005-09-07 | 2009-10-20 | Innovative Silicon Isi Sa | Memory cell and memory cell array having an electrically floating body transistor, and methods of operating same |
US7492632B2 (en) | 2006-04-07 | 2009-02-17 | Innovative Silicon Isi Sa | Memory array having a programmable word length, and method of operating same |
US7933142B2 (en) | 2006-05-02 | 2011-04-26 | Micron Technology, Inc. | Semiconductor memory cell and array using punch-through to program and read same |
US8069377B2 (en) | 2006-06-26 | 2011-11-29 | Micron Technology, Inc. | Integrated circuit having memory array including ECC and column redundancy and method of operating the same |
US7542340B2 (en) | 2006-07-11 | 2009-06-02 | Innovative Silicon Isi Sa | Integrated circuit including memory array having a segmented bit line architecture and method of controlling and/or operating same |
KR101406604B1 (ko) | 2007-01-26 | 2014-06-11 | 마이크론 테크놀로지, 인코포레이티드 | 게이트형 바디 영역으로부터 격리되는 소스/드레인 영역을 포함하는 플로팅-바디 dram 트랜지스터 |
US8518774B2 (en) | 2007-03-29 | 2013-08-27 | Micron Technology, Inc. | Manufacturing process for zero-capacitor random access memory circuits |
US8064274B2 (en) | 2007-05-30 | 2011-11-22 | Micron Technology, Inc. | Integrated circuit having voltage generation circuitry for memory cell array, and method of operating and/or controlling same |
US8085594B2 (en) | 2007-06-01 | 2011-12-27 | Micron Technology, Inc. | Reading technique for memory cell with electrically floating body transistor |
WO2009039169A1 (en) | 2007-09-17 | 2009-03-26 | Innovative Silicon S.A. | Refreshing data of memory cells with electrically floating body transistors |
US8536628B2 (en) | 2007-11-29 | 2013-09-17 | Micron Technology, Inc. | Integrated circuit having memory cell array including barriers, and method of manufacturing same |
US8349662B2 (en) | 2007-12-11 | 2013-01-08 | Micron Technology, Inc. | Integrated circuit having memory cell array, and method of manufacturing same |
US8773933B2 (en) | 2012-03-16 | 2014-07-08 | Micron Technology, Inc. | Techniques for accessing memory cells |
US8014195B2 (en) * | 2008-02-06 | 2011-09-06 | Micron Technology, Inc. | Single transistor memory cell |
US8189376B2 (en) | 2008-02-08 | 2012-05-29 | Micron Technology, Inc. | Integrated circuit having memory cells including gate material having high work function, and method of manufacturing same |
US7957206B2 (en) | 2008-04-04 | 2011-06-07 | Micron Technology, Inc. | Read circuitry for an integrated circuit having memory cells and/or a memory cell array, and method of operating same |
US7947543B2 (en) | 2008-09-25 | 2011-05-24 | Micron Technology, Inc. | Recessed gate silicon-on-insulator floating body device with self-aligned lateral isolation |
US7933140B2 (en) | 2008-10-02 | 2011-04-26 | Micron Technology, Inc. | Techniques for reducing a voltage swing |
US7924630B2 (en) | 2008-10-15 | 2011-04-12 | Micron Technology, Inc. | Techniques for simultaneously driving a plurality of source lines |
US8223574B2 (en) | 2008-11-05 | 2012-07-17 | Micron Technology, Inc. | Techniques for block refreshing a semiconductor memory device |
US8213226B2 (en) * | 2008-12-05 | 2012-07-03 | Micron Technology, Inc. | Vertical transistor memory cell and array |
US8319294B2 (en) | 2009-02-18 | 2012-11-27 | Micron Technology, Inc. | Techniques for providing a source line plane |
US8710566B2 (en) * | 2009-03-04 | 2014-04-29 | Micron Technology, Inc. | Techniques for forming a contact to a buried diffusion layer in a semiconductor memory device |
WO2010114890A1 (en) * | 2009-03-31 | 2010-10-07 | Innovative Silicon Isi Sa | Techniques for providing a semiconductor memory device |
US8139418B2 (en) | 2009-04-27 | 2012-03-20 | Micron Technology, Inc. | Techniques for controlling a direct injection semiconductor memory device |
US8508994B2 (en) | 2009-04-30 | 2013-08-13 | Micron Technology, Inc. | Semiconductor device with floating gate and electrically floating body |
US8498157B2 (en) | 2009-05-22 | 2013-07-30 | Micron Technology, Inc. | Techniques for providing a direct injection semiconductor memory device |
US8537610B2 (en) | 2009-07-10 | 2013-09-17 | Micron Technology, Inc. | Techniques for providing a semiconductor memory device |
US9076543B2 (en) | 2009-07-27 | 2015-07-07 | Micron Technology, Inc. | Techniques for providing a direct injection semiconductor memory device |
US8199595B2 (en) | 2009-09-04 | 2012-06-12 | Micron Technology, Inc. | Techniques for sensing a semiconductor memory device |
US8174881B2 (en) | 2009-11-24 | 2012-05-08 | Micron Technology, Inc. | Techniques for reducing disturbance in a semiconductor device |
US8310893B2 (en) | 2009-12-16 | 2012-11-13 | Micron Technology, Inc. | Techniques for reducing impact of array disturbs in a semiconductor memory device |
US8416636B2 (en) | 2010-02-12 | 2013-04-09 | Micron Technology, Inc. | Techniques for controlling a semiconductor memory device |
US8411513B2 (en) | 2010-03-04 | 2013-04-02 | Micron Technology, Inc. | Techniques for providing a semiconductor memory device having hierarchical bit lines |
US8576631B2 (en) | 2010-03-04 | 2013-11-05 | Micron Technology, Inc. | Techniques for sensing a semiconductor memory device |
US8369177B2 (en) | 2010-03-05 | 2013-02-05 | Micron Technology, Inc. | Techniques for reading from and/or writing to a semiconductor memory device |
US8547738B2 (en) | 2010-03-15 | 2013-10-01 | Micron Technology, Inc. | Techniques for providing a semiconductor memory device |
US8411524B2 (en) | 2010-05-06 | 2013-04-02 | Micron Technology, Inc. | Techniques for refreshing a semiconductor memory device |
TWI415247B (zh) * | 2010-12-15 | 2013-11-11 | Powerchip Technology Corp | 具有垂直通道電晶體的動態隨機存取記憶胞及陣列 |
TWI455314B (zh) * | 2011-01-03 | 2014-10-01 | Inotera Memories Inc | 具有浮置體的記憶體結構及其製法 |
KR20120118785A (ko) * | 2011-04-19 | 2012-10-29 | 에스케이하이닉스 주식회사 | 플로팅 바디 효과를 제어하기 위한 컨트롤 비트라인을 갖는 반도체 소자, 그 반도체 소자를 갖는 모듈 및 시스템 |
US8531878B2 (en) | 2011-05-17 | 2013-09-10 | Micron Technology, Inc. | Techniques for providing a semiconductor memory device |
US9559216B2 (en) * | 2011-06-06 | 2017-01-31 | Micron Technology, Inc. | Semiconductor memory device and method for biasing same |
JP2014022548A (ja) * | 2012-07-18 | 2014-02-03 | Ps4 Luxco S A R L | 半導体装置及びその製造方法 |
US11107817B2 (en) * | 2019-03-11 | 2021-08-31 | Micron Technology, Inc. | Integrated assemblies comprising hydrogen diffused within two or more different semiconductor materials, and methods of forming integrated assemblies |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5929477A (en) * | 1997-01-22 | 1999-07-27 | International Business Machines Corporation | Self-aligned diffused source vertical transistors with stack capacitors in a 4F-square memory cell array |
US5990509A (en) * | 1997-01-22 | 1999-11-23 | International Business Machines Corporation | 2F-square memory cell for gigabit memory applications |
DE10024876A1 (de) | 2000-05-16 | 2001-11-29 | Infineon Technologies Ag | Vertikaler Transistor |
JP4064607B2 (ja) | 2000-09-08 | 2008-03-19 | 株式会社東芝 | 半導体メモリ装置 |
US6566682B2 (en) * | 2001-02-09 | 2003-05-20 | Micron Technology, Inc. | Programmable memory address and decode circuits with ultra thin vertical body transistors |
JP2002289815A (ja) | 2001-03-23 | 2002-10-04 | Hitachi Ltd | 半導体記憶装置 |
DE10204871A1 (de) | 2002-02-06 | 2003-08-21 | Infineon Technologies Ag | Kondensatorlose 1-Transistor-DRAM-Zelle und Herstellungsverfahren |
US7224024B2 (en) * | 2002-08-29 | 2007-05-29 | Micron Technology, Inc. | Single transistor vertical memory gain cell |
US6838723B2 (en) * | 2002-08-29 | 2005-01-04 | Micron Technology, Inc. | Merged MOS-bipolar capacitor memory cell |
-
2005
- 2005-12-19 KR KR1020050125593A patent/KR100675297B1/ko active IP Right Grant
-
2006
- 2006-11-28 US US11/604,823 patent/US7548447B2/en active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100866966B1 (ko) | 2007-05-10 | 2008-11-06 | 삼성전자주식회사 | 비휘발성 메모리 소자, 그 제조 방법 및 반도체 패키지 |
US8179707B2 (en) | 2008-05-23 | 2012-05-15 | Samsung Electronics Co., Ltd. | Semiconductor memory devices and methods of arranging memory cell arrays thereof |
Also Published As
Publication number | Publication date |
---|---|
US7548447B2 (en) | 2009-06-16 |
US20070138524A1 (en) | 2007-06-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100675297B1 (ko) | 캐패시터가 없는 동적 메모리 셀을 구비한 반도체 메모리장치 및 이 장치의 배치 방법 | |
TWI668843B (zh) | 半導體記憶體 | |
US11769832B2 (en) | Memory device comprising an electrically floating body transistor and methods of using | |
US10395736B2 (en) | Resistive random access memory device | |
TWI441319B (zh) | 單一電晶體動態隨機存取記憶體單元結構及其形成方法 | |
US10916297B2 (en) | Memory device comprising an electrically floating body transistor | |
KR100423896B1 (ko) | 축소가능한 2개의 트랜지스터 기억 소자 | |
US6882008B1 (en) | Semiconductor integrated circuit device | |
US7701751B2 (en) | One-transistor type DRAM | |
KR20030095182A (ko) | 반도체 메모리 | |
US10553601B2 (en) | Semiconductor memory including semiconductor oxide | |
US20090290402A1 (en) | Semiconductor memory devices and methods of arranging memory cell arrays thereof | |
JP5711481B2 (ja) | 半導体装置 | |
JPWO2005122244A1 (ja) | 半導体記憶装置 | |
US20120275215A1 (en) | Semiconductor device | |
US11443792B1 (en) | Memory cell, memory cell arrangement, and methods thereof | |
US4791611A (en) | VLSI dynamic memory | |
KR20090009699A (ko) | 커패시터가 없는 동적 메모리 셀을 구비한 반도체 메모리장치, 이 장치를 위한 동적 메모리 셀, 및 이 장치를구비한 메모리 시스템 | |
US20060126416A1 (en) | Memory cell array structure adapted to maintain substantially uniform voltage distribution across plate electrode | |
JP2004265944A (ja) | 半導体記憶装置 | |
KR100799040B1 (ko) | 플래쉬 메모리 장치 | |
US20070086230A1 (en) | Nonvolatile latch circuit and system on chip with the same | |
US11563019B2 (en) | Semiconductor storage device and electronic apparatus | |
KR20140028949A (ko) | 반도체 소자 | |
JPH06216337A (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130102 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20140103 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20141231 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20160104 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20170102 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20191226 Year of fee payment: 14 |