KR100671631B1 - 반도체 소자 제조방법 - Google Patents

반도체 소자 제조방법 Download PDF

Info

Publication number
KR100671631B1
KR100671631B1 KR1020000081183A KR20000081183A KR100671631B1 KR 100671631 B1 KR100671631 B1 KR 100671631B1 KR 1020000081183 A KR1020000081183 A KR 1020000081183A KR 20000081183 A KR20000081183 A KR 20000081183A KR 100671631 B1 KR100671631 B1 KR 100671631B1
Authority
KR
South Korea
Prior art keywords
film
oxide film
photoresist
gas
etching
Prior art date
Application number
KR1020000081183A
Other languages
English (en)
Other versions
KR20020051716A (ko
Inventor
김정호
김상익
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020000081183A priority Critical patent/KR100671631B1/ko
Publication of KR20020051716A publication Critical patent/KR20020051716A/ko
Application granted granted Critical
Publication of KR100671631B1 publication Critical patent/KR100671631B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/265—Selective reaction with inorganic or organometallic reagents after image-wise exposure, e.g. silylation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 BPSG 층간 절연산화막의 안정적인 식각을 수행할 수 있는 반도체 소자 제조방법에 관한 것으로, 본 발명에 따른 반도체 소자 제조방법은 기판상에 필드산화막을 형성하는 단계와, 상기 필드산화막을 포함한 기판 상에 워드라인을 형성하는 단계와, 상기 워드라인을 포함한 기판 전면 상에 질화막을 증착하는 단계와, 상기 질화막상에 BPSG 층간 절연산화막을 증착하는 단계와, 상기 BPSG 층간 절연산화막의 소정부위를 식각하여 콘택홀을 형성하는 단계와, 상기 콘택홀에 도전성 금속을 적층하여 플러그를 형성하는 단계와, 상기 플러그를 포함한 기판 전면에 감광막을 도포한 다음 패터닝하는 단계와, 상기 감광막을 실리레이션(Silylation)하는 단계와, 상기 감광막이 제거된 부분의 BPSG 층간 절연산화막을 식각하는 단계와, 상기 감광막을 제거하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
실리레이션(Silylation), BPSG 산화막

Description

반도체 소자 제조방법{Manufacturing method of Semiconductor device}
도 1a 내지 1d는 종래 기술에 따른 반도체 소자 제조방법을 설명하기 위한 셀영역과 주변영역의 공정단면도.
도 2a 내지 2d는 본 발명에 따른 반도체 소자 제조방법을 설명하기 위한 셀영역과 주변영역의 공정단면도.
도면의 주요 부분에 대한 부호의 설명
201 : 기판 202 : 필드 산화막
203 : 워드라인 204 : 하드마스크
205 : 질화막 206 : BPSG 층간 절연산화막
207 : 콘택 플러그 208 : 감광막
209 : 산화규소(SiO2)층
본 발명은 반도체 소자에 관한 것으로 특히, BPSG 산화막 제거시 감광막의 손상을 방지하는 방법에 관한 것이다.
반도체 소자의 제조공정 중 BPSG(Boro Phosphorous Silicate Glass) 산화막은 워드라인(Wordline) 또는 비트라인(Bitline) 사이의 공간을 채우는 소위 갭 필링(Gap filling) 특성이 우수하여 층간 절연막으로 사용되고 있다.
0.13㎛ 이하의 디자인 룰(design rule)을 갖는 미세 소자의 제조시에는 갭 필링(Gap filling)을 위하여 BPSG 산화막의 가열 온도를 높여 공정을 진행하게 되는데 이 경우, 고온 공정에 의한 웰(Well)의 도판트 프로필(Dopants profile)의 변형 때문에 P+ 또는 N+ 와 같은 불순물 이온 주입 공정을 상기 BPSG 산화막 가열(Anneal) 후에 진행하여 상기와 같은 웰(Well) 도판트 프로필의 변형 문제를 피해 갈 수 있다.
상기와 같은 공정을 수행하기 위해서는 이온 주입이 이루어지게 되는 주변 회로 지역의 BPSG 산화막을 모두 제거하여야 하는데 보통 HF:DI 또는 HF:NH4:DI 등의 혼합 용액을 사용하여 습식 식각한다.
그러나, 상기와 같은 용액을 사용하여 습식으로 제거할 경우 식각용액이 BPSG 산화막과 감광막의 경계면을 따라 흘러들어가 BPSG 산화막을 부분 식각하게 되어 후속 공정 진행시 에어 갭(Air gap)등의 문제를 야기시켜 CMP(Chemical Mechanical Polishing) 공정시 슬러리(Slurry) 등이 에어갭에 끼어 이물질(Particle)을 다량 발생 시킬 수 있고 후속 비트라인(Bitline) 형성 공정시 에어 갭을 따라 비트라인 물질이 남게 되어 비트라인간 단락(short)을 야기할 수 있다.
따라서, 상기 BPSG 산화막 제거시 BPSG 산화막의 측면 식각을 개선하여야 하는데 이를 개선할 수 있는 방법은 불산기체(HF vapor)를 이용하는 방법이 있다.
이하, 도면을 참조하여 종래 기술에 따른 반도체 소자 제조방법에 대해 상세히 설명한다.
도 1a 내지 1d는 종래 기술에 따른 반도체 소자 제조방법을 설명하기 위한 셀(Cell)영역과 주변지역(Peripheral)의 공정단면도이다.
도 1a에 도시된 바와 같이, 기판(101) 상에 일정 간격을 두고 필드산화막(102)을 형성시킨다. 이어, 상기 필드산화막(102)을 포함한 기판 전면에 배선용 물질을 증착한 다음 패터닝하여 게이트(103)를 형성시킨다. 상기 게이트(103)상에는 하드 마스크(104)를 형성시킨다. 이어, 후속 콘택 형성에서 BPSG 산화막 식각시 식각선택비를 확보하거나 또는 BPSG 산화막 제거 공정에서 하부의 필드 산화막을 보호하기 위해 질화막(105)을 상기 하드 마스크(104)를 포함한 기판 전면에 증착시킨다. 그리고, 상기 질화막 전면에 BPSG 산화막(106)을 적층, 형성시킨다. 이어, 비트라인 또는 스토리지 노드 콘택(Storage node contact)을 위한 콘택 플러그(107)를 형성시킨다.
도 1b에 도시된 바와 같이, 상기 콘택 플러그(107)를 포함한 기판 전면 상에 감광막(108)을 도포한 다음, 산소 플라즈마 등을 이용하여 셀(cell) 영역을 제외한 주변영역(Peripheral)의 감광막(108)을 식각한다.
도 1c에 도시된 바와 같이, 패터닝된 감광막(108)를 마스크로 이용하여 상기 주변(Peripheral)영역의 BPSG 산화막(106)을 불산 기체(HF vapor)로 식각, 제거한 다.
도 1d에 도시된 바와 같이, 상기 셀(cell) 영역의 BPSG 산화막(106) 상에 남아있는 감광막(108)을 산소 플라즈마 등을 이용하여 식각, 제거한다.
그러나 상기와 같은 종래 반도체 소자 및 그 제조방법은 다음과 같은 문제점이 있었다.
불산 기체(HF vapor)를 이용하여 BPSG 산화막을 제거하는 공정에서 포토레지스트가 불산 기체와 반응하여 손상을 입음으로써 식각이 되지 말아야 할 셀(Cell) 영역의 BPSG 산화막이 식각되는 문제가 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로, 셀(Cell) 영역의 감광막 표면을 화학처리하여 불산 기체와의 반응을 방지함으로써 안정된 식각공정을 수행하는 반도체 소자 제조방법을 제공하는데 목적이 있다.
상기의 목적을 달성하기 위한 본 발명의 반도체 소자 제조방법은 기판상에 필드산화막을 형성하는 단계와, 상기 필드산화막을 포함한 기판 상에 워드라인을 형성하는 단계와, 상기 워드라인을 포함한 기판 전면 상에 질화막을 증착하는 단계와, 상기 질화막상에 BPSG 층간 절연산화막을 증착하는 단계와, 상기 BPSG 층간 절연산화막의 소정부위를 식각하여 콘택홀을 형성하는 단계와, 상기 콘택홀에 도전성 금속을 적층하여 플러그를 형성하는 단계와, 상기 플러그를 포함한 기판 전면에 감광막을 도포한 다음 패터닝하는 단계와, 상기 감광막을 실리레이션(Silylation)하 는 단계와, 상기 감광막이 제거된 부분의 BPSG 층간 절연산화막을 식각하는 단계와, 상기 감광막을 제거하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
본 발명의 특징에 따른 작용은 셀(Cell) 영역의 감광막을 실리레이션(Silylation) 처리하여 불산 기체와의 반응을 방지하게 되어 불산 기체와 BPSG 층간 절연산화막으로 이용되는 BPSG 산화막과의 반응이 방지된다.
이하 도면을 참조하여 본 발명에 따른 반도체 소자 제조방법을 상세히 설명한다.
도 2a 내지 2d는 본 발명에 따른 반도체 소자 제조방법을 설명하기 위한 셀(Cell)영역과 주변(Peripheral)영역의 공정단면도이다.
도 2a에 도시된 바와 같이, 기판(201) 상에 일정 간격을 두고 필드산화막(202)을 형성시킨다. 이어, 상기 필드산화막(202)을 포함한 기판 전면에 배선용 물질을 증착한 다음 패터닝하여 게이트(203)를 형성시킨다. 상기 게이트(203)상에는 하드마스크(204)를 형성시킨다. 이어, 후속 콘택 형성에서 BPSG 층간 절연산화막(206) 식각시 식각선택비를 확보하거나 또는 BPSG 층간 절연산화막(206) 제거 공정에서 하부의 필드 산화막을 보호하기 위해 질화막(205)을 상기 게이트를 포함한 기판 전면에 증착시킨다. 그리고, 상기 질화막 전면에 BPSG(Boro Phosphorous Silicate Glass) 층간 절연산화막(206)을 형성시킨다. 이어, 비트라인 또는 스토리지 노드 콘택(Storage node contact)을 위한 콘택 플러그(207)를 형성시킨다.
도 2b에 도시된 바와 같이, 상기 콘택 플러그(207)를 포함한 기판 전면에 감광막(208)을 도포한다. 이때, 감광막(208)은 SAL601, TDUR-N9 중 하나를 이용하여 형성한다. 이어, 레티클(Reticle)을 사용하여 셀(Cell)영역을 노광시킨 후에 기판을 오븐(Oven) 속에 넣고 TMDS(Tetra Methyl DiSilane)와 같은 실리레이션(Silylation) 분위기에서 열처리하여 셀(Cell) 영역의 감광막(208)의 수산화기(OH기)와 반응하도록 한다. 이때, 실리레이션 분위기는 HMDS(Hexa-Methyl-DiSilane), TMDS(Tetra-Methyl-DiSilane), B(DMA)MS(Bis-Methyl-Amino-Methyl-Silane), B(DMA)DS(CH3-H-Si(NCH3)2), DMSDMA 중 하나를 사용한다.
이어, 산소(O2) 또는 O3 플라즈마 등을 이용하여 셀(Cell) 영역을 제외한 주변(Peripheral)영역의 감광막(208)을 제거하고 셀(Cell) 지역의 실리콘은 산화시켜 산화규소(SiO2)(209)가 되게 한다. 이때, 주변영역의 감광막(208)은 O2, CO, CO2, SO2 등과 같은 산소화합물 가스, N2, N2O, NO,NO2 등과 같은 산소 또는 질소를 포함하는 가스, N2H2 혼합가스, NH3 등과 같은 질소와 수소를 포함하는 가스, He, Ne, Ar, Xe 등의 불활성 가스 또는 NF3, CF4, SF6, C2F6 등 불소를 함유하는 가스를 이용하여 제거한다. 여기서, 주변영역의 감광막(208)을 제거하는 식각가스로 He, Ne, Ar, Xe 등의 불활성 가스를 사용하면 플라즈마를 안정화시키고 플라즈마의 직진성을 향상시킨다.
도 2c에 도시된 바와 같이, 불산 기체(HF vapor)를 이용하여 주변(Peripheral)영역의 BPSG 층간 절연 산화막(206)을 식각하여 제거한다. 이때, 셀(Cell) 영역의 감광막(208)은 표면에 산화규소(SiO2)층(209)이 있기 때문에 불산 기체와 반응하지 않는다.
도 2d에 도시된 바와 같이, 건식 식각을 통해 상기 셀(Cell) 영역의 감광막(208) 표면의 산화규소(SiO2)(209)층을 제거한다. 이때, 감광막(208) 표면의 산화규소(SiO2)(209)층 제거방법은 네 가지가 있다. 첫째, H2O 기체를 이용하여 BPSG 층간 절연 산화막(206)의 식각속도를 느리게 조정함으로써 감광막(208) 표면의 산화규소(SiO2)(209)층을 제거한다. 둘째, HF:NH4:DI 혼합 용액 또는 HF:DI 혼합 용액을 사용하여 감광막(208) 표면의 산화규소(SiO2)(209)층을 제거한다. 셋째, N2, H2, N2H2 혼합 가스를 사용하여 플라즈마를 형성하고, 플라즈마를 반응실에 확산시킨 후 NF3, SF6 또는 CF4 등의 불소 함유가스를 반응실에 유입시켜 감광막(208) 표면의 산화규소(SiO2)(209)층을 제거한다. 넷째, H2와 He, Ne, Ar, Xe 등의 불활성 가스의 혼합 가스를 사용하여 플라즈마를 형성하고, 플라즈마를 반응실에 확산시킨 후 NF3, SF6 또는 CF4 등의 불소 함유가스를 반응실에 유입시켜 감광막(208) 표면의 산화규소(SiO2)(209)층을 제거한다.
남은 감광막(208)을 제거시킨다. 이때, H2O 기체를 이용하여 BPSG 층간 절연 산화막(206)의 식각 속도를 느리게 조정함으로써 감광막(208) 표면의 산화규소(SiO2)(209)층을 제거할 경우, 산소 플라즈마를 이용하여 남은 감광막(208)을 제거하는 것이 가능하고, HF:DI 혼합용액 또는 HF:NH4F:DI 혼합용액을 사용하여 감광막(208) 표면의 산화규소(SiO2)(209)층을 제거할 경우, H2SO4:H2O2:DI 혼합 용액을 사용하여 남은 감광막(208)을 제거하는 것도 가능하다.
이상 상술한 바와 같이, 본 발명에 따른 반도체 소자 및 그 제조방법은 다음 과 같은 효과가 있다.
BPSG 산화막과 불산기체가 반응하는 것을 방지함으로써 종래 BPSG 산화막 손상에 의하여 야기되는 에어갭(Air gap) 문제를 해결할 수 있으며, 후속 비트라인 형성시 발생하는 비트라인 간의 단락(short)의 위험 역시 방지할 수 있는 장점이 있다.

Claims (13)

  1. 셀 영역과 주변영역으로 정의되는 기판을 구비하는 반도체 소자 제조에 있어서,
    상기 기판상에 필드산화막을 형성하는 단계;
    상기 필드산화막을 포함한 상기 기판 상에 워드라인을 형성하는 단계;
    상기 워드라인을 포함한 상기 기판 전면 상에 질화막을 증착하는 단계;
    상기 질화막상에 BPSG 층간 절연산화막을 증착하는 단계;
    상기 BPSG 층간 절연산화막의 소정부위를 식각하여 콘택홀을 형성하는 단계;
    상기 콘택홀에 도전성 금속을 적층하여 플러그를 형성하는 단계;
    상기 플러그를 포함한 상기 기판 전면에 감광막을 도포한 다음 패터닝하는 단계;
    상기 셀 영역의 감광막을 실리레이션(Silylation)하는 단계;
    상기 주변영역의 감광막을 제거하는 단계;
    상기 셀 영역의 감광막 표면에 산화막을 형성하는 단계;
    상기 주변영역의 BPSG 층간 절연산화막을 식각하는 단계;
    상기 셀영역의 감광막 표면의 산화막과 나머지 감광막을 제거하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자 제조방법.
  2. 제 1 항에 있어서, 상기 감광막은 SAL601, TDUR-N9 중 하나인 것으로 형성되는 것을 특징으로 하는 반도체 소자 제조방법.
  3. 제 1 항에 있어서, 상기 실리레이션의 분위기는 HMDS(Hexa-Methyl-DiSilane), TMDS(Tetra-Methyl-DiSilane), B(DMA)MS(Bis-Methyl-Amino-Methyl-Silane), B(DMA)DS(CH3-H-Si(NCH3)2), DMSDMA 중 하나인 것을 사용하는 것을 특징으로 하는 반도체 소자 제조방법.
  4. 제 1 항에 있어서, 상기 셀영역의 감광막을 제거하는 공정은,
    H2O 기체를 이용하여 BPSG 산화막의 식각속도를 느리게 조정함으로써 감광막 표면의 산화막을 제거하는 공정과,
    산소 플라즈마를 이용하여 남은 감광막을 제거하는 공정을 포함하여 이루어지는 것을 특징으로 하는 반도체 소자 제조방법.
  5. 제 1 항에 있어서, 상기 셀영역의 감광막을 제거하는 공정은,
    HF:DI 혼합용액 또는 HF:NH4F:DI 혼합용액을 사용하여 감광막 표면의 산화막을 제거하는 공정과,
    H2SO4:H2O2:DI 혼합용액을 사용하여 남은 감광막을 제거하는 공정을 포함하여 이루어지는 것을 특징으로 하는 반도체 소자 제조방법.
  6. 제 1 항에 있어서, 상기 감광막 표면의 산화막을 제거하는 공정은,
    N2, H2, N2H2 혼합 가스를 사용하여 플라즈마를 형성하는 공정과,
    상기 플라즈마를 반응실에 확산시키는 공정과,
    NF3, SF6 또는 CF4 등의 불소 함유가스를 반응실에 유입시켜 감광막 표면의 산화막을 제거하는 공정을 포함하여 이루어지는 것을 특징으로 하는 반도체 소자 제조방법.
  7. 제 1 항에 있어서, 상기 감광막 표면의 산화막을 제거하는 공정은,
    H2와 He, Ne, Ar, Xe 등의 불활성 가스의 혼합 가스를 사용하여 플라즈마를 형성하는 공정과,
    상기 플라즈마를 반응실에 확산시키는 공정과,
    NF3, SF6 또는 CF4 등의 불소 함유가스를 반응실에 유입시켜 감광막 표면의 산화막을 제거하는 공정을 포함하여 이루어지는 것을 특징으로 하는 반도체 소자 제조방법.
  8. 제 1 항에 있어서, 주변영역의 감광막을 제거하는 식각가스는 O2, CO, CO2, SO2 등과 같은 산소화합물 가스인 것을 특징으로 하는 반도체 소자 제조방법.
  9. 제 1 항에 있어서, 주변영역의 감광막을 제거하는 식각가스는 N2, N2O, NO, NO2 등과 같은 산소 또는 질소를 포함하는 가스인 것을 특징으로 하는 반도체 소자 제조방법.
  10. 제 1 항에 있어서, 주변영역의 감광막을 제거하는 식각가스는 N2H2 혼합가스, NH3 등과 같은 질소와 수소를 포함하는 가스인 것을 특징으로 하는 반도체 소자 제조방법.
  11. 제 1 항에 있어서, 주변영역의 감광막을 제거하는 식각가스로 He, Ne, Ar, Xe 등의 불활성 가스를 사용하여 플라즈마를 안정화시키고 플라즈마의 직진성을 향상시키는 것을 특징으로 하는 반도체 소자 제조방법.
  12. 제 1 항에 있어서, 주변영역의 감광막을 제거하는 식각가스는 NF3, CF4, SF6, C2F6 등 불소를 함유하는 가스인 것을 특징으로 하는 반도체 소자 제조방법.
  13. 제 1 항에 있어서, 상기 BPSG 층간 절연산화막을 제거하는 식각가스는 불산 기체(HF vapor) 인 것을 특징으로 하는 반도체 소자 제조방법.
KR1020000081183A 2000-12-23 2000-12-23 반도체 소자 제조방법 KR100671631B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000081183A KR100671631B1 (ko) 2000-12-23 2000-12-23 반도체 소자 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000081183A KR100671631B1 (ko) 2000-12-23 2000-12-23 반도체 소자 제조방법

Publications (2)

Publication Number Publication Date
KR20020051716A KR20020051716A (ko) 2002-06-29
KR100671631B1 true KR100671631B1 (ko) 2007-01-18

Family

ID=27685316

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000081183A KR100671631B1 (ko) 2000-12-23 2000-12-23 반도체 소자 제조방법

Country Status (1)

Country Link
KR (1) KR100671631B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101037690B1 (ko) * 2004-01-09 2011-05-30 주식회사 하이닉스반도체 반도체소자의 제조방법

Also Published As

Publication number Publication date
KR20020051716A (ko) 2002-06-29

Similar Documents

Publication Publication Date Title
US8618000B2 (en) Selective wet etching of hafnium aluminum oxide films
TWI251296B (en) Method for fabricating semiconductor device capable of preventing damage by wet cleaning process
KR100955265B1 (ko) 반도체 소자의 미세패턴 형성방법
US6140244A (en) Method for forming a spacer
US6140024A (en) Remote plasma nitridation for contact etch stop
WO2006020344A1 (en) Method for stripping photoresist from etched wafer
US6444588B1 (en) Anti-reflective coatings and methods regarding same
KR20080060376A (ko) 반도체 소자의 제조방법
US6410424B1 (en) Process flow to optimize profile of ultra small size photo resist free contact
KR20050014440A (ko) 폴리실리콘 식각 마스크를 이용한 반도체 소자의 제조방법
JPH06151387A (ja) シリコンの精密加工方法
KR100671631B1 (ko) 반도체 소자 제조방법
KR100652795B1 (ko) 질소성분이 함유된 금속막하드마스크를 이용한반도체소자의 스토리지노드콘택 형성 방법
KR100390825B1 (ko) 반도체 소자의 콘택 형성 방법
KR20060122578A (ko) 반도체 메모리 소자의 하드 마스크 형성방법
US20040265750A1 (en) Selective surface exposure, cleans, and conditioning of the germanium film in a Ge photodetector
KR20090067596A (ko) 반도체 소자 제조 방법
KR100919676B1 (ko) 반도체 소자의 캐패시터 형성방법
JP3902726B2 (ja) 未ドープ二酸化ケイ素に対して選択的に高密度プラズマエッチング器でドープ二酸化ケイ素をエッチングする方法
KR100643567B1 (ko) 반도체 메모리 소자의 랜딩 플러그 콘택 형성 방법
KR100576458B1 (ko) 반도체 소자의 제조 방법
KR100548564B1 (ko) 비트 라인 형성 방법
KR20050068363A (ko) 하드 마스크를 이용한 미세 패턴 형성 방법
KR100376977B1 (ko) 반도체소자의 제조방법
KR100701687B1 (ko) 게이트전극 식각방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101224

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee