KR100660446B1

KR100660446B1 - 디스플레이 드라이버를 위한 버스 배열

Info

Publication number: KR100660446B1
Application number: KR1020007012843A
Authority: KR
Inventors: 스튜어트로져그린; 쿠오모프랭크폴
Original assignee: 톰슨 라이센싱
Priority date: 1998-05-16
Filing date: 1999-05-11
Publication date: 2006-12-22
Also published as: JP5240884B2; WO1999060555A3; MXPA00011202A; JP2002516417A; TW519612B; AU3894799A; ZA200006423B; KR20010043655A; CN1301377A; WO1999060555A2; EP1078352B1; CN1183501C; EP1078352A2

Abstract

디멀티플렉서는 화상 정보를 열 및 행을 갖는 디스플레이 장치의 어레이 내에 배열된 픽셀에 인가한다. 디멀티플렉서는 제어 단자, 입력 단자, 출력 단자를 갖는 트랜지스터 스위치를 포함한다. 제1 버스는 스위치 제어 신호를 스위치의 제어 단자에 연결한다. 제1 버스의 도선은 전체적인 버스 배열을 형성하기 위한 각 스위치를 수용하는 영역 안으로 연장된다. 로컬 버스는 각각의 로컬 버스에 결합된 스위치의 입력 단자에 연결된 각 도선을 갖는다. 각각의 로컬 버스에 결합된 스위치의 출력 단자는 대응하는 연속적으로 배치된 어레이의 열 도선에 결합된다. 각각의 로컬 버스는 제1 버스 및 연결된 스위치의 입력 단자와 교차점 섹션 사이에 연장된 제2 섹션을 가로지르는 섹션을 갖는다. 제2 섹션의 도선은 연결된 스위치를 수용하는 영역 안으로 연장되고 로컬 클러스터 버스 배열을 형성하는 버스 분리를 얻기 위하여 다른 로컬 버스와 결합된 스위치를 수용하는 영역에는 존재하지 않는다.

Description

디스플레이 드라이버를 위한 버스 배열{A BUSS ARRANGEMENT FOR A DISPLAY DRIVER}

본 발명은 일반적으로 디스플레이 장치를 위한 버스 배열에 관한 것이며, 상세하게는 액정 디스플레이 또는 플라즈마 디스플레이와 같은 디스플레이 장치의 픽셀에 휘도 신호를 인가하기 위한 시스템에 관한 것이다.

액정 디스플레이 또는 플라즈마 디스플레이와 같은 디스플레이 장치는 수평 행과 수직 열에 배열된 픽셀의 매트릭스(matrix) 또는 픽셀의 배열로 구성된다. 디스플레이될 영상 정보는 휘도(그레이 스케일) 신호로서 픽셀의 각 열과 각각 결합되어 있는 데이터 선에 인가된다. 픽셀의 열은 연속적으로 스캔되고 활성화된 행 내부의 픽셀의 커패시턴스는 각각의 열에 인가되는 휘도 신호의 레벨에 따라서 여러 휘도 레벨로 충전된다.

픽셀의 어레이(array)에 인가될 휘도 정보는 M개의 병렬 휘도 정보 전달 도선에 나타나는 M개의 휘도 정보 신호로 포맷될 수 있다(예컨대 M=100). M개의 휘도 정보 신호는 어레이의 입력 디멀티플렉서의 입력 포트에 인가된다. 영상 신호의 각 수평선 간격 동안, 디멀티플렉서는 M개의 휘도 정보 신호를 MXN 데이터 선 구동에 의하여 어레이의 MXN 열 도선에 결합되는 MXN 병렬 도선에 나타나는 MXN 신호로 변환한다. 입력 디멀티플렉서는 MXN 박막 필름 트랜지스터(TFT)로 구성될 수 있다. M개의 병렬 도선의 그룹은 영상 신호의 각 수평선 간격 동안 연속적으로 선택된다. M개의 병렬 도선의 각 그룹의 선택은 N개의 병렬 도선의 버스에 나타나는 선택 펄스 신호에 의해 이루어진다.

N개의 선택 병렬 도선과 연결된 입력 버스 구조 및 M개의 휘도 정보 전달 병렬 도선과 결합된 입력 버스 구조의 커패시턴스는 특히 고해상도 셀프 스캔 액티브 매트릭스 액정 디스플레이(AMLCD)의 전력 손실 및 산출 손실(yield loss)의 주 원인이 될 수 있다. 긴 금속이 디스플레이를 가로질러 뻗어있고, 다수의 교차점(소스/드레인 금속대 게이트 금속의 교차점)이 커패시턴스 단락 고장, 휘도 정보 전달 도선 사이의 원하지 않는 누화, 과도한 동적 전력 손실을 초래하는 과도한 용량성 부하의 원인이 된다. N개의 선택 병렬 도선에 연결된 입력 버스 구조와 M개의 휘도 정보 전달 병렬 도선에 연결된 입력 버스 구조의 교차점의 수를 줄이는 것이 바람직하다.

디스플레이 장치 어레이의 행 및 열에 배열된 픽셀에 관한 픽셀 정보를 전달하기 위한 본 발명의 특징을 구현한 장치는 반도체 스위치들을 포함한다. 각 스위치는 제1 단자와 제2 단자 및 제3 단자를 구비하고 있다. 제1 버스는 제1 복수 단자에 결합되어, 제1 복수 단자와 스위치의 제1 단자 사이의 신호 전달을 행한다. 서로 분리되어 있는 로컬 버스가 제공된다. 소정의 로컬 버스는 그 소정의 로컬 버스와 관련된 제2 복수 단자에 결합되는 제1 버스 섹션을 구비하고, 제1 버스를 교차하는 방식으로 연장된다. 그 로컬 버스는 제1 버스 섹션으로부터 연장되고 상기 소정의 로컬 버스와 관련된 스위치의 제2 단자에 로컬 클러스터 버스 배열 형태로 결합되는 도선을 구비하는 제2 버스 섹션을 구비한다. 상기 관련 스위치의 제3 단자는 어레이의 연속적으로 배치된 열 도선에 각각 결합된다.

도 1은 본 발명에 따른 도 3의 버스 배열이 결합되는 경우의 집적된 드라이버 회로를 갖는 AMLCD를 도시한 도면 .

도 2는 종래 기술의 버스 구조를 도시한 도면.

도 3은 본 발명에 따른 도 1의 회로에 결합 가능한 버스 구조를 도시한 도면.

도 1은 SVGA 액정 어레이 내에 정보를 저장하기 위한 집적화된 드라이버 배열을 도시한다. 본 발명이 플라즈마 디스플레이의 픽셀 내에 정보를 저장하기 위해 활용될 수 있다는 것은 이해할 수 있을 것이다. 아날로그 회로(11)는 디스플레이될 화상 정보를 표현하는 영상 신호를, 예컨대 안테나(12)로부터 수신한다. 아날로그 회로(11)는 선(13)상의 영상 신호를 아날로그/디지털 컨버터(14)의 입력 신호로서 제공한다.

액정 셀(16a)과 같은 많은 수의 픽셀 소자로 구성되어 있는 액정 어레이(16) 상에 디스플레이될 아날로그 회로(11)로부터의 텔레비전 신호는 m=600 행으로 수평 배열되고 n=2400 열로 수직 배열된다. 액정 어레이(16)는 액정 셀(16a)의 각 수직 열에 대해 하나인 n=2400 열의 데이터 선(17), 및 액정 셀(16a)의 각 수평 행에 대해 하나인 m=600 행의 선택선(18)을 포함하고 있다.

A/D 컨버터(14)는 휘도 레벨 또는 그레이 스케일 코드를 100개의 출력선(22) 그룹을 구비한 메모리(21)에 제공하기 위한 출력 버스(19)를 포함하고 있다. 메모리(21)의 각 출력선(22) 그룹은 저장된 디지털 정보를 대응하는 디지털/아날로그 컨버터(23)에 인가한다. 100개의 D/A 컨버터(23)는 100개의 선(22)의 그룹에 각각 대응한다. 할당된 D/A 컨버터(23)로부터의 출력 아날로그 신호[DBS(j)]는 대응하는 휘도 정보 전달 도선[DB(j)]을 통하여 대응하는 열에 결합된 디멀티플렉서 트랜지스터(MN1)에 결합된다. 트랜지스터(MN1)는 박막 필름 트랜지스터(TFT)일 것이다. 기호(j)는 100개의 D/A 컨버터(23)에 결합된 1 에서 100 까지 값을 취한다. 디멀티플렉서 트랜지스터(MN1)는 커패시터(C43) 내에 아날로그 신호(VC43)를 저장하기 위한 대응하는 샘플링 커패시터(C43)로 대응하는 휘도 정보 전달 도선[DB(j)]에 나타나는 신호[DBS(j)]의 정보를 공급한다. 신호(VC43)는 대응하는 열에 결합된 대응하는 데이터 선(17)을 구동하는 대응하는 데이터 선 드라이버(100)에 결합된다.

선택 선 스캐너(60)는 종래의 방법에 있어서 어레이(16)의 소정의 행을 선택하기 위한 선(18) 안에 행 선택 신호를 발생한다. 100개의 데이터 선(17)에 나타나는 전압은 선택된 행의 픽셀(16a)에 32 마이크로초 라인 타임 동안 인가된다.

휘도 정보 전달 도선[DB(j)]에 나타나는 도 1의 100 개의 신호[DBS(j)]의 주어진 그룹 안에서의 샘플링은 선택 워드를 형성하는 대응하는 데이터-워드 펄스 신호[DWS(i)]의 제어하에 동시에 일어난다. 24 개의 개별적인 데이터-워드 도선[DW(i)]에 나타나는 24 개의 펄스 신호[DWS(i)]는 32 마이크로초 수평 라인 타임 동안 연속적으로 발생한다. 부호 (i)는 24 개의 개별적인 도선[DW(i)]에 결합된 1 에서 24까지의 값을 취한다. 각 펄스 신호[DWS(i)]는 커패시터(C43)에 대응하는 100 개의 신호[DBS(j)]의 그룹의 샘플링을 제어한다.

능률적인 시간 활용을 제공하기 위해, 2 단계 파이프라인 사이클이 사용될 수 있다. 신호[DBS(j)]는 펄스 신호[DWS(i)]에 의해 디멀티플렉스되고 2400개의 커패시터(C43)에 저장된다. 그 후 커패시터(C43) 내의 정보는 데이터 선 드라이버(100)에 동시에 전송된다. 그래서, 커패시터(C43)는 이전 행 정보가 픽셀에 인가되는 동안 다음 행 정보의 디멀티플랙싱에 이용할 수 있게 된다.

후술하는 바와 같이 버스 배열을 제외하고는, 도 1의 회로는 예컨대 셔먼 웨이스브로드(Sherman Weisbrod) 명의 "디스플레이에 휘도 신호를 인가하기 위한 데이터 선 드라이버(ADATA LINE DRIVER FOR APPLYING BRIGHTNESS SIGNALS TO A DISPLAY)"란 제목의 미국 특허 제 5,673,063 호의 예에서 기술하는 것과 유사하게 동작할 것이다. 도선[DW(i), DB(j)]의 가능한 버스 배열이 도 2와 관련하여 기술되었다. 발명의 특성을 실현하는 도선[DW(i), DB(j)]의 버스 배열이 도 3과 관련하여 기술되었다. 도 1, 2, 3에서 유사한 도면 부호 및 숫자는 유사한 품목 또는 기능을 나타낸다.

전술한 바와 같이, 도선[DW(i), DB(j)]에 결합된 입력 버스 구조의 교차점 정전 용량(crossover capacitance)은 특히 고 해상도 셀프 스캔 액티브 매트릭스 액정 디스플레이(AMLCD)의 전력 손실 및 산출 손실(yield loss)의 주 원인이 될 수 있다. 긴 금속이 디스플레이를 가로질러 뻗어있고 다수의 교차점(소스/드레인 금속대 게이트 금속의 교차점)이 정전용량 단락 고장, 휘도 정보 전달 도선 사이의 원하지 않는 누화, 과도한 동적 전력 손실을 초래하는 과도한 용량성 부하의 원인이 된다. 도 3의 버스 배열은 입력 버스 구조와 관련된 용량성 교차점의 수를 감소시켜서 전력 손실을 감소시키고 산출을 개선한다.

도 2의 버스 배열에 있어서, 도 1의 디멀티플렉서 트랜지스터(MN1)의 게이트 신호[DWS(i)]가 나타나는 모든 도선[DW(i)]은 전체 디스플레이에 걸쳐 함께 또는 전체적으로 버스로 연결되어 있다. 어레이의 각 열은 이 버스 도선[DW(i)]중의 하나와 대응하는 연장 도선[DWC(i)]을 통하여 연결된 게이트 전극을 갖는 대응하는 트랜지스터(MN1)와 결합된다. 연장 도선[DWC(i)]의 데이터 스캐너 트랜지스터(MN1)에 가장 근접하게 위치한 대응하는 버스 도선[DW(i)]에의 연결은 과도한 정전 용량의 원인이 되지 않는다. 그러나, 주어진 연장 도선[DWC(i)]을 데이터 스캐너 트랜지스터(MN1)에서 가장 멀리 있는 대응하는 버스 도선[DW(i)]에 연결하는 것은 연장 도선[DWC(i)]이 다른 버스 도선[DW(i)] 모두를 연결되지 않은 상태로 교차해야만 한다는 것을 의미한다. 다른 도선[DW(i)]과의 용량성 결합(CP)은 도 2에 도시된 바와 같이 각 교차점에 손실을 주게된다.

불리하게도, 용량성 교차점의 수는 등식{교차점의 수 = 휘도 정보 전달 도선[DB(j)]의 수 ×1/2 ×데이터 워드 도선[DW(i)]의 수}에 따르는 데이터 워드 도선[DW(i)]의 수와 함께 기하학적으로 증가한다. 동적 전력 손실을 줄이고 산출을 개선하기 위하여, 도선[DWC(i)]이 도선[DW(i)]의 버스를 교차하는 횟수를 줄이는 것이 바람직할 것이다.

도 3에 도시된 바와 같이, 본 발명의 특징을 실현하는 "클러스터 버싱(cluster bussing)" 버스 구조에 있어서, 휘도 정보 전달 도선[DB(j)]은 디스플레이에 개별적으로 균일하게 배열되는 대신에, 예컨대 휘도 정보 전달 도선[DB(1) ∼ DB(4)]과 같이 로컬 "클러스터"로 함께 그룹지어진다. 휘도 정보 전달 도선[DB(1) ∼ DB(4)]의 클러스터는 도선[DW(24)]을 공통으로 공유하는 게이트 전극을 갖는 네 개의 트랜지스터(MN1)에 결합된다. 이 예에 있어서, 휘도 정보 전달 도선[DB(j)]과 데이터 워드 도선[DW(i)]과의 교차점의 수는 약 4:1 정도의 비율로 감소되었다. 유리하게도, 이것은 동적 전력 손실을 감소시키고 산출을 개선하며 휘도 정보 전달 도선 사이의 누화를 감소시킨다.

도 2의 배열에 있어서, 도 1에 도시된 메트릭스(16)의 24개의 근접한 열에 결합된 트랜지스터(MN1)는 연속적인 데이터 워드 신호[DWS(i)]에 의해 제어되는 게이트를 갖으며, 공통신호[DBS(i)]를 대응하는 열에 인가한다. 이에 비교한 도 3의 배열에 있어서는, 도 1에 도시된 메트릭스(16)의 4개의 근접한 열에 결합된 트랜지스터(MN1)는 공통의 데이터 워드 신호(DW24)에 의해 제어되는 게이트를 가지며, 네 개의 다른 신호[DBS(i)]를 대응하는 열에 인가한다.

클러스터 버스 배열은 다수의 새로운 로컬 부어레이(DBSA)를 버스 구조에 추가한다. 비록 이 새로운 로컬 부어레이가 그들 자신의 약간의 부가적인 교차점(휘도 정보 전달 도선에 대하여 2.5)을 부가시킬지라도, 이것은 주 휘도 정보 전달 도선 대 데이터 워드 도선 매트릭스에 있어서 20/데이터 선으로부터 단지 5/데이터 선으로 교차점의 평균적인 수를 감소시키기 위한 작은 대가이다. 입력 버스 구조에 있어서 총 용량성 결합은 클러스터 버스 기술을 사용하면 대략 1/4배 정도로 감소된다. 예컨대, 100개의 DB(j) 및 24개의 DW(i)를 갖는 디스플레이에 있어서, 교차점의 총 수는 도 2의 기술을 사용하면 28,800개이고, 한편 도 3의 클러스터 버스는 7450개의 총 교차점을 생성한다.

그러므로, 클러스터 버스의 주된 이점은 높은 산출, 낮은 전력 손실, 감소된 누화 등이 있다. 그러나, 클러스터 버스의 다른 이점은 단일 신호[DBS(j)]에 연결된 연속적인 열의 패턴을 분해하는 것이다. 신호[DBS(j)]와 신호[DBS(j)] 내의 작은 오류는 사람의 눈이 큰 블록 패턴에 매우 민감하기 때문에 보통 주목할 만한 블록 오류를 초래한다. 클러스터 버스 기술을 사용하여, 유리하게도 보는 사람에게 잘 인식되지 않는 더 미세한 피치로 블록이 분해된다.

그래서, 통상적으로 20개 이상의 선을 포함하는 2가지 신호 형태의 매트릭스를 가지고 디멀티플렉스 될 때는 언제나, 구조는 주 어레이의 정전 용량 및 복잡성을 감소시키기 위한 로컬 부어레이의 클러스터의 부가를 통하여 개선될 수 있다.

Claims

디스플레이 장치의 열들과 행들로 배열된 픽셀들에 관한 픽셀 정보를 전달하기 위한 장치에 있어서,

스위치의 각각이 제1 단자, 제2 단자 및 제3 단자를 포함하는 복수의 반도체 스위치들로서, 상기 복수의 반도체 스위치들은 반도체 스위치들의 그룹들로 분리되고, 상기 반도체 스위치들의 그룹들은 반도체 스위치들의 서브 그룹들로 분리되는 것인, 상기 복수의 반도체 스위치들과,

복수의 도선들(conductors)을 구비한 제어 버스로서, 상기 제어 버스의 각 도선은 대응하는 신호들을 통신하기 위해 상기 복수의 반도체 스위치들의 각각의 개별적인 하나의 상기 제1 단자에 결합되는 것인, 상기 제어 버스와,

버스의 각각이 반도체 스위치들의 개별적인 그룹과 관련되어 있고 복수의 도선들을 구비하고, 대응하는 신호들을 통신하기 위해 서로 분리되는 복수의 로컬 버스들로서, 상기 복수의 로컬 버스들의 상기 복수의 도선들의 각각은 상기 제어 버스의 상기 복수의 도선들을 한번에 교차하는 방식으로 연장되는 제1 버스 섹션과, 상기 제1 버스 섹션의 단부에 연결되고 반도체 스위치들의 개별적인 그룹의 각 서브그룹 내 개별적인 반도체 스위치의 제2 단자에 로컬 클러스터 버스 배열로 결합되는 제2 버스 섹션을 구비하고, 상기 관련된 스위치들은 상기 디스플레이 장치의 연속적으로 배치된 열(column) 도선들에 각각 결합된 제3 단자들을 구비하는 것인, 상기 복수의 로컬 버스

를 포함하는 픽셀 정보 전달 장치.
제1항에 있어서, 상기 복수의 제1 단자들은 스위치 제어 신호들을 수신하고, 상기 복수의 제2 단자들은 상기 픽셀들 내에 상기 화상 정보를 저장하기 위한 상기 복수의 반도체 스위치들을 위해 화상 정보 신호들을 수신하는 것인, 픽셀 정보 전달 장치.
제1항에 있어서, 상기 관련된 스위치들은 스위치들의 복수의 서브그룹들을 포함하며, 상기 소정의 서브그룹의 스위치들은 상기 제어 버스의 대응하는 도선에 공통으로 결합되는 상기 제1 단자들과, 연속적으로 배치된 열(column) 도선들에 결합되는 제3 단자들을 구비하는 것인, 픽셀 정보 전달 장치.
제1항에 있어서, 버스 분리(bus separation)를 제공하기 위해 상기 소정의 로컬 버스의 상기 제2 버스 섹션의 도선들은, 상기 소정의 로컬 버스와 관련된 상기 스위치들의 부근에 배치되고, 상기 복수의 로컬 버스들의 나머지 로컬 버스들과 관련된 스위치들로부터 멀리 떨어져 배치되는 것인, 픽셀 정보 전달 장치.
제1항에 있어서, 상기 제어 버스의 도선들은 글로벌 버스 배열을 형성하기 위하여 상기 복수의 반도체 스위치들의 각각을 따라서 연장되는 것인, 픽셀 정보 전달 장치.
제1항에 있어서, 상기 반도체 스위치들의 각각의 제3 단자는 대응하는 데이터 선 드라이버의 입력 단자에 결합되는 것인, 픽셀 정보 전달 장치.
디스플레이 패널의 신호 디멀티플렉서에 있어서,

스위치 그룹들의 각각이 복수의 서브그룹들을 포함하는 복수의 스위치 그룹들로서, 상기 서브그룹의 각각은 순차적으로 배열되고, 1 내지 n으로 번호가 붙여진 스위치들을 구비하고, 스위치의 각각은 개별적인 입력, 출력 및 제어 단자들을 구비하고, 상기 디스플레이 패널 상의 연속적인 데이터 라인들에 접속된 개별적인 출력 단자들을 구비하고, 상기 각 서브그룹 내의 모든 스위치들의 상기 제어 단자들은 공통 제어 단자에 접속된 것인, 상기 복수의 스위치 그룹들과,

데이터 버스들의 각 그룹이 개별적인 스위치 그룹과 관련되고 1 내지 n으로 번호가 붙여진 도선들을 구비하는 데이터 버스들의 복수의 그룹들로서, 데이터 버스들의 개별적인 그룹들의 번호가 붙여진 상기 도선들은 상기 개별적인 스위치 그룹내에 각 서브그룹의 대응하는 번호가 붙여진 스위치의 입력 단자들에 결합되는 것인, 상기 데이터 버스들의 복수의 그룹들과,

복수의 도선들을 포함하는 제어 버스로서, 상기 복수의 데이터 버스들의 그룹들은 상기 제어 버스의 상기 복수의 도선들을 한번에 교차하도록 연장되는 제1 버스 섹션과, 상기 제1 버스 섹션의 단부에 연결되고 반도체 스위치들의 상기 개별적인 그룹의 각 서브그룹 내 개별적인 반도체 스위치의 제어 단자에 로컬 클러스터 버스 배열로 결합되는 제2 버스 섹션을 구비하는 것인, 상기 제어 버스와,

상기 제어 버스의 상기 복수의 도선들 중 하나와 상기 복수의 개별적인 스위치 그룹들의 각각 내의 개별적인 서브그룹의 공통 제어 단자 사이의 커넥션(connection)들

을 포함하는 신호 디멀티플렉서.
삭제
삭제