DE3750855T2

DE3750855T2 - Anzeigegerät.

Info

Publication number: DE3750855T2
Application number: DE3750855T
Authority: DE
Inventors: Hiroshi Inoue; Hideo Kanno; Atsushi Mizutome; Yoshiyuki Osada; Eiji Sakamoto
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1986-02-21
Filing date: 1987-02-23
Publication date: 1995-05-24
Anticipated expiration: 2007-02-24
Also published as: EP0238867B1; DE3750855D1; ES2064306T3; EP0238867A2; US5113181A; EP0238867A3

Description

GEBIET DER ERFINDUNG UND VERWANDTER STAND DER TECHNIK

Die Erfindung betrifft ein Anzeigegerät und insbesondere ein Anzeigegerät, das ein Flüssigkristallfeld verwendet.
Als anzeigendes Flüssigkristallanzeigegerät mit einem Aktivmatrix-Schaltungssubstrat ist eines mit Dünnfilmtransistoren (TFTs, "thin film transistors") als analoge Schaltelemente verwendet worden. Bei dieser Art von Flüssigkristallanzeigegeräten haben sich eine Anordnung in hoher Dichte und eine Anzeige mit einer großen Fläche derart fortentwickelt, daß die Anzahl der Signalleitungen auf knapp 2000 zugenommen hat. Dementsprechend entsteht das Problem des Anschließens an externe Schaltungen und des Anstiegs der Anzahl an integrierten Treiberschaltungen, was zu einer Verringerung der Herstellausbeute und zu einem Anstieg der Herstellungskosten führt.
Die FR-A-2 507 366 offenbart ein Anzeigegerät mit einer Vielzahl von Bildelementen bzw. Pixels, die in einer Vielzahl von Zeilen und Spalten angeordnet sind. Eine Vielzahl von ersten Steuerleitungen, die jeweils eine Spalte von Bildelementen anschließen, ist in eine Vielzahl von Blöcken aufgeteilt, während eine Vielzahl von zweiten Steuerleitungen jeweils eine Zeile von Bildelementen anschließen. Außerdem verzweigen dritte Steuerleitungen in eine Vielzahl von Führungsleitungen, so daß entsprechende erste Steuerleitungen in jedem Block über entsprechende der Vielzahl von Führungsleitungen durch entsprechende dritte Steuerleitungen gemeinsam angeschlossen sind. Eine Vielzahl von Multiplex-Schaltelementen, die jeweils einer entsprechenden der ersten Steuerleitungen entsprechen, sind an jeder Verbindung zwischen der Vielzahl von Führungsleitungen und den ersten Steuerleitungen angeordnet. Schließlich führen vierte Steuerleitungen den Multiplex- Schaltelementen Steuersignale zu und sind derart angeordnet, daß die Multiplex-Schaltelemente in jedem Block durch eine entsprechende der vierten Steuerleitungen gemeinsam angeschlossen sind.
Fig. 18 zeigt ein Beispiel eines derartigen herkömmlichen Flüssigkristall-Anzeigegeräts mit Aktivmatrix. Gemäß der Figur bezeichnet Bezugszeichen 1 eine Anzeigeeinheit, ANM ein Dünnfilmtransistor-Schaltelement zum Ansteuern eines Bildelements, 2 eine Signalleitungs-Treiberschaltung, 3 eine Abtastleitungs-Treiberschaltung und 4 eine Verbindung zwischen der Anzeigeeinheit 1 und der Signalleitungs-Treiberschaltung.
Fig. 19 zeigt Zeitverläufe, die ein Bildsignal, das durch die Signalleitungs-Treiberschaltung 2 zum Zuführen zu den Signalleitungen S(1) bis S(M) abgetastet und gehalten wird, und Abtastsignale veranschaulichen, die den Abtastleitungen G(1) bis G(M) zugeführt werden. Sind N Abtastleitungen und M Signalleitungen zum Bilden einer Matrix angeordnet, wird die Anzahl der Verbindungen 4 zu M. Hinsichtlich der Dichte wird ein Flüssigkristall-Vollfarb-Fernsehfeld mit 480 (N) Abtastleitungen, einer diagonalen Bildgröße von sieben Zoll und einem Seitenverhältnis von 3:4 in Betracht gezogen; die Anzahl der Signalleitungen (M) wird dann 1920 (= 480 3 4/3) und die diagonale Bildlänge 1 beträgt:
l = 7 25,4 mm 4/5 142 mm
Infolgedessen beträgt die Signalleitungsdichte (d):
d = M/l = 1920/142 = 13,5 Leitungen/mm
(Übrigens ist M als die Gesamtzahl der Signalleitungen für entsprechende Farben gegeben, die Rot (R), Grün (G) und Blau (B) einschließen. Nimmt man an, daß ein Bildelement durch Rot-, Grün- und Blauelemente gebildet ist, ist das Bild aus einer Matrix von N M/3 Bildelementen aufgebaut.)
Durch die Notwendigkeit des Anschließens einer derart hohen Anzahl von Signalleitungen mit einer hohen Dichte an die externe Signalleitungs-Treiberschaltung 2 sind bis jetzt zahlreiche Probleme aufgetreten wie eine Abnahme der Herstellzuverlässigkeit sowie Herstellausbeute und eine Zunahme der Herstellkosten infolge eines Anstiegs der Anzahl von externen integrierten Treiberschaltungen. Außerdem ist zum Anordnen der integrierten Schaltungen eine große Fläche des Substrats erforderlich und es ensteht ein Problem der Unausgewogenheit insofern, als daß die externe Schaltungseinheit verglichen mit der Anzeigeeinheit eine große Fläche beansprucht.

ZUSAMMENFASSUNG DER ERFINDUNG

Der Erfindung liegt die Aufgabe zugrunde, die Verbindungen der Signalleitungen für ein Anzeigefeld mit einer externen Treiberschaltung zu verringern, wodurch die Herstellung vereinfacht, die Herstellausbeute erhöht, die Herstellkosten gesenkt und außerdem die Anzahl der externen integrierten Signalleitungs-Treiberschaltungen verringert, die Größe der externen Treiberschaltungen vermindert und die Kosten gesenkt werden, die mit den vorstehenden Gesichtspunkten verbunden sind.
Erfindungsgemäß wird ein Anzeigegerät geschaffen mit einer Vielzahl von in einer Vielzahl von Zeilen und Spalten angeordneten Bildelementen, einer Vielzahl von ersten Steuerleitungen, die jeweils eine Spalte von Bildelementen anschließen, wobei die ersten Steuerleitungen in eine Vielzahl von Blöcken aufgeteilt sind, eine Vielzahl von zweiten Steuerleitungen, die jeweils eine Zeile von Bildelementen anschließen, dritten Steuerleitungen, die jeweils in eine Vielzahl von Führungsleitungen derart verzweigen, daß entsprechende der ersten Steuerleitungen in jedem Block über entsprechende der Vielzahl von Führungsleitungen durch eine entsprechende der dritten Steuerleitungen gemeinsam angeschlossen sind, einer Vielzahl von Multiplex-Schaltelementen, die jeweils einer entsprechenden der ersten Steuerleitungen entsprechen, wobei die Schaltelemente an jeder Verbindung zwischen der Vielzahl von Führungsleitungen und den ersten Steuerleitungen angeordnet sind und die Multiplex-Elemente in eine Vielzahl von Blöcken aufgeteilt sind, und vierten Steuerleitungen, die den Multiplex-Schaltelementen Steuersignale zuführen und derart angeordnet sind, daß die Multiplex-Schaltelemente in jedem Block durch eine entsprechende der vierten Steuerleitungen gemeinsam angeschlossen sind, dadurch gekennzeichnet, daß die vierten Steuerleitungen derart angeordnet sind, daß eine im wesentlichen gleiche Zahl von entsprechenden Führungsleitungen auf jeder Seite der entsprechenden der vierten Steuerleitungen für jede der Vielzahl von Blöcken angeordnet ist, und, wenn ähnliche Steuersignale wie die durch die vierten Steuerleitungen zugeführten benachbarten Blöcken zugeführt werden, ein Spannungsunterschied zwischen entsprechenden ersten Steuerleitungen von zwei Multiplex-Schaltelementen für die benachbarten Blöcke, die an einer Grenze zwischen einem benachbarten Paar von Blöcken angeordnet sind, höchstens 50 mV beträgt.
Die dabei verwendeten Ausgangsspannungen zum Festlegen der Gleichmäßigkeit des Signalausgabesystems bauen auf einem konstanten gleichmäßigen Pegel des eingegebenen Signals in dem durch die Signalleitungs-Treiberschaltung erzeugten Arbeitsbereich auf. Zum Unterdrücken des Unterschieds der Ausgangsspannungen von den Signalleitungen wird vorgezogen, eine Führungsleitung zum Zuführen eines Steuersignals zu einer Steuerleitung für jeden Block an einen Abschnitt der Steuerleitung anzuschließen, der die Steuerleitung in im wesentlichen gleiche Hälften aufteilt, die gemeinsam im wesentlichen eine Hälfte (allgemein im Bereich von 40 bis 60 %) der Multiplex- Schaltelemente für den Block anschließt.
Die Erfindung wird nachstehend anhand von Ausführungsbeispielen unter Bezugnahme auf die Zeichnung näher beschrieben.

KURZBESCHREIBUNG DER ZEICHNUNG

Fig. 1 ist eine schematische Draufsicht auf ein Flüssigkristallanzeigegerät mit Aktivmatrix (N M Bildelemente) gemäß einem Ausführungsbeispiel.
Fig. 2 ist eine teilweise vergrößerte Ansicht einer n m-Matrix-Anschlußschaltung, die an M Signalleitungen (m < M) für die N M-Aktivmatrix angeschlossen ist.
Fig. 3 ist ein Schaltbild einer Bildsignal-Ausgabeschaltung zum Zuführen von Bildsignalen zu m Signalleitungen bei einer Multiplex-Matrix.
Fig. 4 zeigt Zeitverläufe von Bildsignalen, an Signalleitungen und M Schaltelemente angelegten Schaltsignalen sowie einem Bildelement-Abtastsignal.
Fig. 5 veranschaulicht eine Anordnung einer Signalleitung mit einer geringeren Dichte.
Fig. 6 veranschaulicht eine Anordnung einer Signalleitung mit einer geringeren Dichte gemäß einem anderen Ausführungsbeispiel.
Fig. 7 veranschaulicht eine bevorzugte Anordnung einer Gate- oder Schaltleitung.
Fig. 8 und 9 zeigen vergrößerte Teilansichten von Fig. 6.
Fig. 10A und 11A zeigen vergrößerte Ansichten einer Kreuzungsstelle bzw. eines Dünnfilmtransistors, und Fig. 10B und 11B sind entsprechende Schnittansichten entlang ihrer Dicke.
Fig. 12 ist ein Ersatzschaltbild, das eine Verzögerung eines Gateimpulses veranschaulicht.
Fig. 13 zeigt Zeitverläufe, die einen Zusammenhang zwischen einer angelegten Spannung und einer Ladezeit veranschaulichen.
Fig. 14 ist eine Draufsicht auf eine andere Leiterbahn-Anordnung.
Fig. 15A bis 15C zeigen Ausschnitte von drei Teilen gemäß Fig. 14.
Fig. 16 und 17 sind vergrößerte Teilansichten von Fig. 1.
Fig. 18 ist eine schematische Draufsicht auf ein N M-Aktivmatrix-Flüssigkristallanzeigegerät.
Fig. 19 zeigt Zeitverläufe, die einen zeitlichen Zusammenhang zwischen Bildsignalen und Abtastsignalen veranschaulichen.

AUSFÜHRLICHE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGS-

BEISPIELE

Fig. 1 zeigt ein Flüssigkristallanzeigegerät gemäß einem Ausführungsbeispiel mit einer N N-Aktivmatrix-Flüssigkristallanzeigeeinheit mit N M Bildelementen, die gemäß Fig. 18 jeweils mit einem Schaltelement (das ein Dünnfilmtransistor oder ein nichtlineares Bauelement wie ein MIN (Metall-Isolator-Metall) sein kann) und auch einer zusätzlichen n m-Aktivmatrixschaltung 5 versehen sind, die auf demselben Substrat wie die N M-Aktivmatrix-Anzeigeeinheit angeordnet ist und in der Figur mit einer gestrichelten Linie umgeben ist. Fig. 2 veranschaulicht den inneren Aufbau der n m-Aktivmatrixschaltung, die (nachstehend manchmal als "AS-Transistor(en)" abgekürzte) analoge oder Multiplex-Schalttransistoren 6 für Bild- oder Videosignale, Bildsignal-Abtast-und-Halte-Kondensatoren 7 jeweils nach einem der AS-Transistoren 6, Bildsignalleitungen S(1) bis S(m) zum Zuführen von zwischengespeicherten Bildsignalen zu den AS-Transistoren 6 und Schalt- oder Gateleitungen g(1) bis g(n) zum Schalten der AS-Transistoren 6 aufweist. Im einzelnen ist die Matrixschaltung gemäß Fig. 2 dadurch gebildet, daß H Signalleitungen zum Bilden der M N- Anzeigematrix gemäß Fig. 18 in n Blöcke mit jeweils m Leitungen aufgeteilt sind (n und m sind ganzahlig und erfüllen die Bedingung n ≥ M/m). Auf diese Weise sind n Leitungen durch Auswählen einer von den n Gruppen gemeinsam mit einer der Signalleitungen S(1) bis S(m) durch entsprechende AS-Transistoren 6 verbunden, so daß ihnen selektiv ein Bildsignal von einer der Signalleitungen S(1) bis S(m) über einen Transistor 6 zugeführt wird, das in einem entsprechenden Kondensator 7 gespeichert ist. Auf diese Weise ist die n m-Matrixschaltung gemäß Fig. 2 durch m-Bildsignalleitungen S(1) bis S(m), n Schaltsignalleitungen g(1) bis g(n) und n m AS-Transistoren 6 und Kondensatoren 7 gebildet. Wenn die Bildsignale in einer Bildsignal-Zwischenspeicherschaltung oder einer Source-Treiberschaltung gemäß Fig. 3 verarbeitet und den Signalleitungen S(1) bis S(m) gemäß Fig. 2 zugeführt werden, können zeitliche Zusammenhänge gemäß Fig. 4 zwischen den Bildsignalen, den Signalen an den AS-Transistoren (Source-Treibern) 6, dem Spannungspegel an der Zählerelektrode (aus Indiumzinnoxid, ITO, "indium tin oxide"), Schaltsignalen g&sub1;, g&sub2; und einem Schaltsignal für einen Anzeigetransistor (der in Fig. 1 durch G&sub1; dargestellt ist) erhalten werden. Im einzelnen werden gemäß Fig. 3 eingegebene analoge Bildsignale 9 gesteuert von aus einem Schieberegister 8 zum Zeitpunkt φ&sub1; zugeführten Impulsen zugeführt, nacheinander durch Transistoren 10 abgetastet, durch Kondensatoren 11 gehalten bzw. zwischengespeichert und durch Verstärker (Source-Puffer) 12 verstärkt. Die derart analog-digital-gewandelten Bildsignale werden durch Transistoren 13 zum selben Zeitpunkt φ2 zwischengespeichert und den Signalleitungen S(1) bis S(m) gemäß Fig. 1 oder 2 zugeführt. Die Zeitpunkte zum Zwischenspeichern hinsichtlich der entsprechenden Schaltsignalleitungen g(1) bis g(n) oder hinsichtlich den entsprechenden Ausgangssignalen der Signalleitungen S(1) bis S(m) sind mit t&sub1;, t&sub2;, ... tn bezeichnet (in Fig. 4 gilt n = 8), die-Phasen 1, 2, ... 8 des Videosignals gemäß Fig. 4 entsprechen. Die durch die Schaltleitungen g(1) bis g(n) gesteuerten AS-Transistoren 6 werden entsprechend für die Zeit Δt = t&sub2; - t&sub1; = t&sub3; - t&sub2; = ... eingeschaltet und führen die Bildsignale zu jedem Zeitpunkt von Δt aus der Zwischenspeicherschaltung gemäß Fig. 3 den entsprechenden Kondensatoren 7 zu.
Dann wird, nachdem die Bildsignale für den letzten Block in den entsprechenden Kondensatoren 7 durch Einschalten der entsprechenden Transistoren 6 über die Schaltsignalleitung g(n) zum Zeitpunkt tn gehalten bzw. zwischengespeichert worden sind, eine Schaltsignalleitung für Transistoren in der Anzeigeeinheit 1 gemäß Fig. 1, d.h. eine der Bildelement-Abtastleitungen G(1) bis G(N) eingeschaltet, damit die analog-digital-gewandelten Bildsignale den Bildelemtenen auf der Abtastleitung in einer Periode von tG einschließlich einer horizontalen Rücklauf zeit für die Bildsignale und vor der nachfolgenden Zwischenspeicherzeit für einen ersten Block von Signalleitungen S(1) bis S(n) hinsichtlich der nachfolgenden Abtastleitung zugeführt werden.
Durch Wiederholen des vorstehend beschriebenen Vorgangs für eine Anzahl von Malen, die der Anzahl von Abtastleitungen entspricht, werden Bilddaten für ein Bild zu den entsprechenden Bildelementen zum Erzeugen einer Anzeige eines Bildes übertragen.
Nachstehend wird ein Fall betrachtet, bei dem Fernsehsignale gemäß dem NTSC-System auf einem Feld mit einer Bildelementmatrix von N = 480 und M = 1920 mit einer Halbbildfrequenz von Hz durch Verwendung einer n m-Signalverteilung mit m = 240 und n = 8 angezeigt werden. In diesem Fall beträgt eine horizontale Abtastperiode 63,5 us und die horiontale Rücklaufzeit 11,5 us, so daß die Zeit Δt zum Ansteuern eines Blocks von Signalleitungen S(1) bis S(m) gegeben ist durch:
Δt ≤ (63,5-11,5)/9 = 5,78 us (einmal Δt wird zusätzlich als Zeit zur Analog-Digital-Wandlung berücksichtigt)
Die Zeit tG, die die maximal vorhandene Zeit zum Zuführen von Bilddaten zu den Bildelementen auf einer Abtastleitung ist, beträgt:
tG ≤ 63,5 - 5,8 8 = 17,1 us
In diesem Zusammenhang sei bemerkt, daß die Zeit Δt von 5,8 us für die letzte Blockverarbeitungszeit tn auch als ein Teil von tG verwendet werden kann. Im einzelnen bedeuten die Synchronisierung der Zeit tn zum Einschalten der letzten Schaltleitung g(n) und der Zeit zum Einschalten einer willkürlichen Abtastleitung, d.h. G(i) (= i. Abtastleitung) tatsächlich, daß die durch eine Schaltung gemäß Fig. 3 abgetasteten und gehaltenen Bildsignale direkt über die AS-Transistoren 6 den Bildelementen zugeführt werden und diese deshalb fehlerlos ausgeführt werden kann. Dadurch kann die Ladezeit für Bildelement-Schalttransistoren zum Verringern der Last der Transistoren verlängert werden, so daß Transistoren geringer Kapazität ausreichen.
In diesem Fall ist die Anzahl der Anschlüsse zwischen der externen Signalverarbeitungsschaltung gemäß Fig. 3 und den Signalleitungen S(1) bis S(m) gemäß Fig. 1 oder 2 gleich m (= 240), so daß die Signalleitungsdichte auf d = m/l = 240/142 = 1,69 Leitungen/mm abgesenkt werden kann. Fig. 5 zeigt ein Beispiel einer Anordnung mit geringer Dichte von Signalleitungen S(1) bis S(m). Fig. 6 zeigt ein anderes Beispiel einer Anordnung mit geringer Dichte von Signalleitungen S(1) bis S(m) in Kombination mit Schaltleitungen g(1) bis g(n). In diesem Fall wird die Signalleitungsdichte auf d = (240 + 8)/142 =1,75 Leitungen/mm erhöht, aber der Anstieg ist derart gering, daß die Wirkung des Verringerns der Anzahl von Anschlüssen dadurch kaum beeinflußt wird, und außerdem kann dadurch insofern ein Vorteil erzielt werden, als daß die erforderlichen Leistung der Verstärker 12 in der externen Signalverarbeitungsschaltung gemäß Fig. 3 gleichmäßig gemacht werden. Im einzelnen kann bei der Anordnung gemäß Fig. 6 die Leiterbahnkapazität, die durch Überlappen oder Kreuzen der Leitungen g(1) bis g(n) und der Leitungen S(1) bis S(m) auf dem Matrixschaltungssubstrat erzeugt wird, gleichmäßig gemacht wird, so daß der Datenfluß in Richtung der Ausgänge aus der externen Schaltung gemäß Fig. 3 gleichmäßig gemacht wird und der Entwurf zum Unterdrücken eines Bildlaufens leichter wird.
Übrigens können die AS-Transistoren 6 für die Blockaufteilung im Grunde genommen denselben Aufbau wie die Bildelement- Schalttransistoren aufweisen, und die Datenhalte- bzw. -speicher-Kondensatoren 7 können unter Verwendung eines bekannten Verfahrens parallel mit der Herstellung der Transistoren hergestellt oder durch Verwendung von Leiterbahn-Kapazitäten usw. weggelassen werden, so daß es offensichtlich ist, daß die n m-Aktivmatrixschaltung 5 für die Blockaufteilung auf demselben Substrat wie die Anzeigeeinheit 1 gebildet werden kann.
Bei dem Anzeigegerät gemäß Fig. 4 werden Videosignale durch eine Source-Treiberschaltung gemäß Fig. 3 in digitale Signale umgewandelt, deren Polarität in jeder horizontalen Abtastperiode umgekehrt wird, und die digitalen Signale werden den Signalleitungen S(1) bis S(m) in der n m-Aktivmatrixschaltung zugeführt. In diesem Fall werden gemäß Fig. 4, nachdem die Gates der Bildelement-Schalttransistoren auf einer Abtastleitung (beispielsweise G&sub1;) ausgeschaltet sind, die Polarität der gemeinsamen Elektrode (aus ITO bzw. Indiumzinnoxid) umgekehrt und dann die Gates der AS-Transistoren des ersten Blocks (g&sub1;) eingeschaltet, worauf die nachfolgenden Blöcke betrieben werden, so daß die Größe der tatsächlichen Verzögerung bei der Polaritätsumkehrung der gemeinsamen Elektrode die Dauern der Gate-Einschaltimpulse der AS-Transistoren 6 in der n m-Aktivmatrixschaltung 5 und die Gate-Einschaltimpulse der Bildelement-Schalttransitoren 14 und dementsprechend den Ladewirkungsgrad der Bildelement-Schalttransistoren bestimmen, die wiederum die Größe der an den Flüssigkristall angelegten Effektivspannung und die optoelektrischen Eigenschaften der Anzeigeeinheit 1 bestimmen. Das bedeutet, daß die Verzögerung der polaritätsumkehrung der gemeinsamen Elektrode minimiert werden sollte, so daß genügend Zeit für die Dauern der vorstehend beschriebenen Gate-Einschaltimpulse für die AS-Transistoren 6 und die Bildelement-Schalttransistoren 14 in der Periode von tG (= 17,1 us) verbleibt. Im einzelnen sollte, falls eine Dauer Δt von 5,8 us für einen AS-Transistor 6 und eine Dauer von 15,5 bis 16,5 us für den Gate-Einschaltimpuls eines Bildelement-Schalttransistors 14 sichergestellt sind, so daß Dünnfilmtransistoren mit kleinen Bildelementen verwendet werden können, die Verzögerung der Polaritätsumkehrung der Steuerelektrode auf nur 0,5 bis 1,5 us vermindert werden.
Bei dem Anzeigegerät kann die Verzögerung der Polaritätsumkehrung der gemeinsamen Elektrode auf 1,5 us oder weniger verringert werden, indem ein Leiter mit einem geringen spezifischen Widerstand aus einem Metall wie Silber, Aluminium, Chrom, Gold oder eine Legierung eines derartigen Metalls verwendet wird, das einen Flächenwiderstand in der Größenordnung von 0,4 Ω pro Flächeneinheit oder weniger aufweist, der geringer als ein Flächenwiderstand in der Größenordnung von 100 Ω pro Flächeneinheit eines gleichmäßigen Films aus Indiumzinnoxid (ITO) ist, der die gemeinsame Elektrode bildet. Daraufhin kann der Flächenwiderstand gemäß ASTM D-257 gemessen werden.
Der Leiter mit dem niedrigen spezifischen Widerstand kann in Form eines Rahmens, der eine gleichmäßig verteilte durchsichtige gemeinsame Elektrode beispielsweise aus ITO umgibt, oder eines Streifens oder eines Gitters (gekreuzte Streifen) angeordnet sein, der bzw. das auf einer gleichmäßig verteilten gemeinsamen Elektrode derart angeordnet ist, daß er bzw. es sich von einer oder beiden der Abtastelektroden und den Signalelektroden auf dem Aktivmatrix-Schaltungssubstrat erstreckt oder diesen gegenüberliegt. Außerdem sollte der Leiter mit dem niedrigen spezifischen Widerstand in Form einer Kombination aus dem Rahmen mit dem Streifen- oder besser mit dem Gitterleiter angeordnet sein. Bei einem Rahmenleiter können die Anschlüsse der gemeinsamen Elektrode an zumindest zwei der vier Ecken des Rahmens angeordnet sein. Der Streifen oder das Gitter (gekreuzte Streifen) ist beispielsweise in einer Dicke von 50 bis 150 nm (500 bis 1500 Å) und einer Breite von 1 bis 50 um derart ausgebildet, daß er eine durchsichtige Anzeigefläche in einem Verhältnis von 60 % oder mehr läßt. Der Streifen- oder Gitterleiter kann auch derart ausgebildet sein, daß er mit der Anordnung der Schaltelemente fluchtet, die auf der Aktivmatrixschaltung derart ausgebildet ist, daß sie einfallendes Licht daran hindert, einen Dünnfilm-Halbleiter zu erreichen, der einen Dünnfilmtransistor als Schaltelement bildet.
Bei der vorliegenden Erfindung kann auch ein zur Farbanzeige verwendetes leitendes Farbfilter auf einer gemeinsamen Elektrode vorgesehen sein oder eine zur Farbanzeige verwendete Metallstreifenmaske auf einer gemeinsamen Elektrode angeordnet werden, damit die Verzögerung der Umkehrung der Signalpolarität wegen der gemeinsamen Elektrode verringert wird.
Mit der vorliegenden Erfindung wird eine verbesserte Anordnung von Schalt- oder Gateleitungen (g(1) bis g(n)) bei der vorstehend erwähnten n m-Aktivmatrix, d.h. einer Multiplex- Dünnfilmtransistor-Matrix für die Blockaufteilung von Signalleitungen geschaffen. Im einzelnen entstehen abhängig von der Anordnung der Gateleitungen wesentlich voneinander abweichende Ausmaße von Verzögerungen der an die entsprechenden Dünnfilmtransistoren angelegten Gateimpulse, die zu einem Unterschied oder Absinken der Luminanz eines Bildes führen. Die Verzögerung umfaßt im Prinzip abhängig von den Ursachen die folgenden beiden Komponenten:
a) eine Verzögerung, die durch an den Kreuzungsstellen der Sourceleitungen S&sub1;, S&sub2;, ... und der Gateleitungen g&sub1;, g&sub2;, ... auftretenden Kapazitäten (Ccross) und dem Leiterbahnwiderstand (Rg) verursacht wird, und
b) eine Verzögerung, die durch parasitäre Kanalkapazitäten (Cgs und Cgd) und die Kanalkapazität (Cchannel) der Dünnfilmtransistoren verursacht wird.
Die Verzögerung wird durch ein Ersatzschaltbild gemäß Fig. 12 dargestellt und nachstehend ausführlich anhand eines Ausführungsbeispiels beschrieben. Fig. 16 ist eine vergrößerte Teilansicht der n m-Aktivmatrixschaltung 5 gemäß Fig. 1 und Fig. 17 eine weiter vergrößerte Ansicht. Gemäß der Figur ist von den Kreuzungsstellen (einige sind in Fig. 17 mit O bezeichnet) der Gateleitungen (g&sub1; bis gg) und der Sourceleitungen (S&sub1; bis S&sub2;&sub4;&sub0;) an jeder Kreuzungsstelle der untersten Reihe ein Dünnfilmtransistor 93 ausgebildet. Aus jedem Dünnfilmtransistor 93 wird eine Ausgangsleitung (Signalleitung) 94 herausgeführt, die zu Bildelement-Schaltelementen (14 in Fig. 1) führt.
Fig. 10A ist eine vergrößerte Ansicht der vorstehend erwähnten Kreuzungsstelle, die nicht mit einem Dünnfilmtransistor versehen ist, und Fig. 10B ist eine Schnittansicht entlang der Dicke. Fig. 11 ist eine vergrößerte Ansicht des Dünnfilmtransistors 93 und Fig. 11B eine Schnittansicht entlang der Dicke.
Gemäß Fig. 10A und 10B weisen die Gateleitung 91 eine Breite von 20 um und die Sourceleitung 92 eine Breite von 20 um auf. Zwischen diesen Metallschichten sind eine ohmsche Widerstandsschicht 95 aus n&spplus;-a-Si (a-Si bezeichnet amorphes Silizium), eine Halbleiterschicht 96 aus a-Si und eine Isolationsschicht aus SiNH angeordnet. Wird angenommen, daß die Halbleiterschicht 96 eine Dicke di = 0,2 um und eine Dielektrizitätszahl von &epsi;i = 12 und die Isolationsschicht 97 eine Dicke dSiNH = 0,3 um und eine Dielektrizitätszahl von &epsi;SiNH = 6,6 aufweist, wird die Kapazität Ccross für eine Kreuzungsstelle durch die folgende Gleichung (1) zu 5,7 10&supmin;¹&sup4; bestimmt:
wobei S die Fläche einer Kreuzungsstelle (= 20 um 20 um) und &epsi;&sub0; die Dielektrizätskonstante von Vakuum (8,85 10&supmin;&sup4;) ist.
Hinsichtlich der parasitären Kapazitäten Cgs und Cgd des Dünnfilmtransistors 93, die in Betracht gezogen werden müssen, wenn er ausgeschaltet ist, ist der geschichtete Aufbau dieser Teile derselbe wie der der Kreuzungsstelle gemäß Fig. 10B und nur die Fläche ist verschieden, so daß folgendes gilt:
Cgs = Cgd = {Ccross/(20um 20um)} 3 um 3000 um = 1,28 pF (2)
Die Kanalkapazität Cchannel, die in Betracht gezogen werden muß, wenn ein Dünnfilmtransistor eingeschaltet ist, kann berechnet werden, indem angenommen wird, daß die Halbleiterschicht wie folgt als Leiter betrachtet wird:
Cchannel = &epsi;&sub0; (6um + 8 um) 3000 um &epsi;SiNH/dSiNH = 8,18 pF (3)
Hinsichtlich des Gateleitungs-Widerstands Rg in der Matrix weist eine Gateleitung aus einer Beschichtung von 0,1 um dickem Al auf 0,1 um dickem Chrom einen Widerstand auf, der ähnlich dem der Al-Schicht selbst ist, denn Al weist eine um zwei Stellen höhere Leitfähigkeit als Cr auf, so daß die Gateleitung mit einer Breite von 20 um einen Widerstand pro Längeneinheit von ungefähr 200 Ω/cm hat.
Auf Grundlage der vorstehend aufgeführten Daten können die Gesamtwerte für die Matrix-Anordnung gemäß Fig. 16 für ein 7- Zoll-Feld, bei dem 1920 Signalleitungen in acht Blöcke aufgeteilt sind, die jeweils 240 Sourceleitungen sowie 240 Dünnfilmtransistoren enthalten und eine Gateleitungslänge von 1,68 cm aufweisen, wie folgt für den letzten Dünnfilmtransistor bzw. TFT (d.h. den äußeren rechten Dünnfilmtransistor in Fig. 16) in einem i. Block (i = 1 bis 8) berechnet werden:
(ΣCcross)i = 5,7 10&supmin;¹&sup4; F 240 i = 13,5 i pF
(ΣTFT)off = (ΣCgs + Cgd) = 2,56 pF 240 = 615 pF
(ΣTFT)on = (ΣCchannel) = 8,18 pF 240 = 1963 pF
(ΣR)i = 200 1,68 i = 336 i Ω
Folglich ergeben sich die Zeitkonstanten für die Verzögerung der Gateimpulse, wenn ein Dünnfilmtransistor aus- (τoff) bzw. eingeschaltet (τon) wird, hinsichtlich des letzten Dünnfilmtransistors in einem i. Block wie folgt:
τoff = (ΣCcross + (ΣTFT)off)i (ΣR)i = 0,207 i (us) + 4,60 i² (ns)
τon = (ΣCcross + (ΣTFT)on)i (ΣR)i = 0,659 i (us) + 4,60 i² (ns)
Infolgedessen werden hinsichtlich der ersten vier Blöcke die in der folgenden Tabelle 1 dargestellten Ergebnisse erhalten. Tabelle 1: Verzögerungszeitkonstanten für den äußeren rechten Dünnfilmtransistor Block
Beträgt die einer Multiplex-Dünnfilmtransistormatrix zugeordnete Ladezeit wie vorstehend beschrieben 5,8 us, wird die effektive Ladezeit wie folgt durch τoff und τon verringert:
Effektive Ladezeit = 5,8 us - τoff - τon. Dies ist in Fig. 13 dargestellt.
Der effektive Ladewirkungsgrad ηeff für das vorstehend beschriebene System kann wie folgt berechnet werden:
ηeff = 1 - 0,4 exp (-1,5 10&sup6; t),
wobei die Veränderungen des effektiven Ladewirkungsgrads und der Ausgangsspannung infolge der Abnahme der effektiven Ladezeit berechnet wurden und in der folgenden Tabelle 2 dargestellt sind. Tabelle 2: Ladewirkungsgrad für den äuseren rechten Dünnfilmtransistor Block Ladewirkungsgrad Ausgangsspannung
L/B = 8/3000, u = 0,3, C = 17 pF, Vg = 20 V, Vth = 5 V, VS = 6 V, VS(t=0) = -6 V, dins = 0,3 um &epsi;ins = 6,6.
Die vorstehende Tabelle 2 zeigt, daß bei der Gateleitungs-Anordnung gemäß Fig. 16 die Gateimpuls-Verzögerung bei weiter rechts angeordneten Blöcken zunimmt und die Abnahme der Ausgangsspannung bereits im vierten Block sehr wesentlich wird.
Fig. 6 zeigt eine Gateleitungs-Anordnung, die in Anbetracht des vorstehend beschriebenen Problems verbessert worden ist. Eine vergrößerte Teilansicht von Fig. 6, die Fig. 11 entspricht, ist in Fig. 8 abgebildet.
In diesem Fall ist die Ausgangsspannungs-Änderung zwischen den Blöcken im wesentlichen enfernt, aber die Ausgangsspannungs-Änderung zwischen Dünnfilmtransistoren an beiden Enden in einem einzelnen Block kann nicht vernachlässigt werden.
Bei dem Fall gemäß Fig. 6 werden die entsprechenden Einflüsse, die die Gateimpuls-Verzögerung hinsichtlich des letzten Dünnfilmtransistors (des äußersten linken Dünnfilmtransistors in Fig. 6) in jedem Block betreffen, entsprechend dem Ausführungsbeispiel gemäß Fig. 16 wie folgt berechnet:
ΣCcross 5,7 10&supmin;¹&sup4; 240 2 = 27,4 pF
(ΣTFT)off = 2,56 pF 240 = 615 pF
(ΣTFT)on = 8,18 pF 240 = 1963 pF
ΣR = 200 1,68 1,6 = 538 Ω,
wobei der Koeffizient 1,6 ein Formfaktor ist, der eine Zunahme der Gateleitungslänge hinsichtlich des vertikalen Abschnitts bei dem Ausführungsbeispiel gemäß Fig. 6 verglichen mit dem gemäß Fig. 16 andeutet. Die vorstehenden Werte verändern sich nicht in Abhängigkeit von der Nummer eines betreffenden Blocks. Dementsprechend betragen die Verzögerungszeitkonstanten für den äußeren linken Dünnfilmtransistor wie folgt:
τoff = 0,35 us, τon = 1,07 us.
Diese verursachen eine Abnahme der effektiven Ladezeit von 5,8 us auf 4,38 us (= 5,8 - 0,35 - 1,07), was einen Ladewirkungsgrad von 99,3 % (5,958 V) erzeugt.
Demgegenüber enthält der äußere rechte Dünnfilmtransistor in einem Block gemäß Fig. 6 Kapazitäten an 240 Kreuzungsstellen und einen Widerstand in dem Gateleitungs-Sourceleitungs-Matrixbereich und seine eigenen Kapazitäten Cgs, Cgd sowie Cchannel, so daß die die Verzögerung betreffenden Faktoren sich wie folgt ergeben:
ΣCcross 5,7 10&supmin;¹&sup4; 240 = 13,7 pF
R = 200 1,68 0,6 = 202 Ω
ΣTFToff = 1,28 2 = 2,56 pF
ΣTFTon = 8,18 pF
Deshalb betragen τoff = 3,28 10&supmin;³ us und Ton = 4,42 10&supmin;³ us. Die effektive Ladezeit beträgt in diesem Fall 5,79 us (= 5,8 - 3,28 10&supmin;³ - 4,42 10&supmin;³) und der Ladewirkungsgrad 99,85 % (5,991 V).
Aus den vorstehenden Ergebnissen ergibt sich ein Verstärkungsunterschied von 0,55 % (33 mV der Ausgangsspannung). Dies bedeutet, daß die Anordnung gemäß Fig. 6 einen Spannungsunterschied von 33 mV zwischen den beiden Dünnfilmtransistoren erzeugt, die jeweils zu einem und dem anderen eines benachbarten Paars von Blöcken gemäß Fig. 8 gehören. Der vorstehend erwähnte Unterschied der Ausgangsspannung von 33 mV könnte als gering erachtet werden. Das menschliche Auge ist gegenüber einem Luminanzunterschied an einer Grenze zwischen benachbarten Flächen (einem differentiellen Luminanzunterschied) jedoch empfindlich und kann einen Unterschied von mehr als 3 % und insbesondere von mehr als 5 % des Lichtdurchlaßgrades als Luminanzunterschied an einer Grenze erkennen, was die Bildqualität wesentlich beeinträchtigt. Untersuchungsergebnisse zeigen, daß eine Spannungsveränderung, die 0,3 % einer Steuerspannung übersteigt, einen Unterschied des Lichtdurchlaßgrades von 3 bis 5 % oder mehr verursachen kann, und bei dem vorangehenden Ausführungsbeispiel wird eine Abstufungs- bzw Gradations-Amplitude von ± 3 V für Videosignale verwendet, so daß der zulässige Spannungsbereich auf 3,0 0,3 % = 9 mV begrenzt ist. Infolgedessen ist der vorstehend erwähnte Unterschied von 33 mV an der Grenze nicht zulässig. Dies führt zu einem wesentlichen Verlust von Vorteilen, die mit der Vereinfachung einer externen Schaltung für Signalleitungen verbunden sind, und zu einer Abnahme der Anzahl von Übertragungen. Außerdem nimmt der vorstehend erwähnte Unterschied der Ausgangsspannung mit der Zunahme der Anzahl von in einem Block enthaltenen Dünnfilmtransistoren und Sourceleitungen zu, was einem Wunsch nach erhöhter Größe und Feinheit eines Bildes entspricht.
Mit der vorliegenden Erfindung wird ein Anzeigegerät geschaffen, das eine Multiplex-Aktivmatrix zur Blockaufteilung von Signalleitungen verwendet, die eine gute Anzeigequalität herstellen können, indem die vorstehend beschriebenen Probleme überwunden werden, ohne technische Schwierigkeiten beim Entwurf des Musters und beim Herstellungsverfahren zu erzeugen. Mit der vorliegenden Erfindung wird auch eine Signalspeise- oder Ausgabevorrichtung geschaffen, die zur Verwendung bei einem derartigen Anzeigegerät und einem anderen Gerät geeignet ist, das eine Vielzahl von parallelen Signalen verwendet.
Bei einem bevorzugten Ausführungsbeispiel mit im wesentlichen demselben Aufbau der Aktivmatrix wie gemäß Fig. 6 ist eine Gateleitung im wesentlichen in die Mitte der Matrix geführt und verzweigt derart in gegensätzliche Richtungen, daß ein "umgekehrtes T" gebildet wird und Dünnfilmtransistoren angeschlossen werden, die nahezu gleichermaßen links und rechts verteilt sind. Infolgedessen weist die Gateimpuls-Verzögerung ein Minimum am mittleren Dünnfilmtransistor und ein Maximum an den Dünnfilmtransistoren an beiden Enden in einem Block auf, aber die maximale Verzögerung tritt gleichermaßen an beiden Dünnfilmtransistoren an einer Grenze von zwei benachbarten Blöcken auf, so daß kein Unterschied des Ladewirkungsgrad oder der Luminanz an der Grenze auftritt.
Fig. 7 ist eine Draufsicht auf derartige Blöcke gemäß einem bevorzugten Ausführungsbeispiel. Gemäß Fig. 7 wird eine Gateleitung 91 für jeden Block derart eingeführt, daß sie die Mitte 99 fast erreicht (vorzugsweise innerhalb eines Zehntels der Anzahl von Sourceleitungen (d.h. Dünnfilmtransistoren) von der Mitte) der Blockmatrix, sie verweigt in ein "umgekehrtes T" und schneidet Sourceleitungen 92 derart, daß sie fast die gleiche Anzahl (allgemein im Bereich von 40 bis 60 % der Summe) auf der rechten und linken Seite an entsprechenden Kreuzungsstellen mit den Sourceleitungen teilt. Die Gateimpuls-Verzögerung wird in diesem Fall im Mittelpunkt minimal und an den beiden Enden maximal. Der Absolutwert des Maximums wird jedoch auf fast die Hälfte (bei vier Kreuzungsstellen und Dünnfilmtransistoren) verglichen mit dem äußeren linken Dünnfilmtransistor wie bei der Anordnung gemäß Fig. 8 (entspricht acht Kreuzungsstellen und Dünnfilmtransistoren) verringert. Außerdem nehmen zwei Dünnfilmtransistoren an der Grenze der Blöcke i und i+1 gleichermaßen eine Verzögerungszeit von vier Kreuzungsstellen und Dünnfilmtransistoren auf, so daß kein Unterschied des Ladewirkungsgrads (also ΔV 0) oder der Luminanz auftritt.
Außerdem ist mit der vorstehend beschriebenen Anordnung keine Zunahme der Schwierigkeit des Maskenentwurfs oder des Herstellverfahrens verbunden, so daß die Wirkung der Verbesserung sehr bemerkenswert ist.
Fig. 14 ist eine Teil-Draufsicht, die eine genauere Anordnung einer Multiplex-Dünnfilmtransistormatrix zur Blockaufteilung in einer Kombination mit einem Teil einer Feldmatrix zeigt, wobei BT Block- oder Multiplex-Dünnfilmtransistor, PG Feld- Gate, PS Feld-Source und PT Feld- oder Bildelement-Dünnfilmtransistor bedeuten.
Gemäß Fig. l4 ist eine Gateleitung g&sub8; beispielsweise für einen achten Block entlang einer Linie geführt, die durch die Mitte der Dünnfilmtransistor-Reihe (BT 1680 bis BT 1920) in dem Block verläuft, und verzweigt am Punkt "A" zum Bilden eines "umgekehrten T". Die Anordnung bringt offensichtlich keine größeren Schwierigkeiten verglichen mit einem Ausführungsbeispiel gemäß Fig. 8 mit sich, bei dem die Gateleitung von dem (nicht dargestellten) linken Ende oder dem rechten Ende ("B") eingeführt ist. In diesem Fall ist die Anordnung von Block-Dünnfilmtransistoren willkürlich, aber eine Anordnung ist erwünscht, bei der der Source-Drain-Kanal eines Dünnfilmtransistors senkrecht zu den Eingangs-Ausgangs-Leitungen für die Daten (d.h. Datenleitungen (PS) zum Transportieren von Bilddaten bei einem Fall gemäß Fig. 14, die ein Anzeige-Halbbild darstellt) verläuft, damit die Anordnungsdichte der Block-Dünnfilmtransistoren erhöht wird. Fig. 15A, 15B und 15C sind Schnittansichten entlang von Linien a-a, b-b bzw. c-c in Fig. 14.
Die vorliegende Erfindung kann auch bei einem Anzeigegerät angewandt werden, das eine beispielsweise in der US-Patentschrift Nr. 4 367 924 offenbarte ferroelektrische Flüssigkristallanzeigeeinrichtung mit einer Passivmatrix anstelle einer Flüssigkristallanzeigeeinrichtung mit Aktivmatrix aufweist, die Schaltelemente verwendet, die wie vorstehend beschrieben an entsprechenden Bildelementen angeordnet sind. Im einzelnen können die Signalleitungen einer derartigen ferroelektrischen Flüssigkristallanzeigeeinrichtung in Blöcke aufgeteilt (oder gruppiert) sein, damit eine gemeinsam angeschlossene geringere Anzahl von Sourceleitungen auf die vorstehend beschriebene Weise verwendet wird. In diesem Fall kann geeigneterweise ein ferroelektrischer Flüssigkristall in einer chiralsmektischen Phase, insbesondere einer C-Phase, H-Phase, J- Phase, K-Phase oder G-Phase verwendet werden.
Wie vorstehend beschrieben kann die Anzahl der Signalleitungen stark verringert werden, die einen Anschluß an eine externe Schaltung benötigen (Anzahl der Signalleitungen von 1920 auf 240 oder 248 Leitungen; Signalleitungsdichte: von 13,5 Leitungen/mm auf 1,69 Leitungen/mm (Abnahme von 87,5 %) bzw. auf 1,75 Leitungen/mm (Abnahme von 87,0 %) bei den vorangehenden Beispielen). Dementsprechend werden viele Vorteile erzielt, einschließlich Vereinfachung der Herstellung, Erhöhung der Herstellausbeute, Verringerung der Anzahl an externen integrierten Signalverarbeitungs-Schaltungen usw., was sowohl wirtschaftliche Vorteile als auch eine Verringerung der Größenordnung und der Kosten von externen Signalverarbeitungs-Schaltungen mit sich bringt. Außerdem kann eine Verzögerung bei einer Umkehr-Betriebsart in jeder horizontalen Abtastperiode minimiert werden.
Weiterhin bezog sich die vorstehende Beschreibung der vorliegenden Erfindung auf ein analoge Bildsignale verwendendes Beispiel, aber die vorliegende Erfindung kann auch bei einer Vorrichtung oder einem Gerät angewandt werden, die bzw. das Signalleitungen für andere Arten von Signalen wie digitale Signale verwendet.
Außerdem kann eine verbesserte Signalausgabe- oder -speiseeinrichtung geschaffen werden, die parallele Signale aus in mehrere Blöcke aufgeteilten Signalleitungen mit einem gleichmäßigen Signalpegel und ohne einen wesentlichen Unterschied hinsichtlich des Signalpegels an einer Blockgrenze zuführt.
Durch Kombination dieser Signalspeiseeinrichtung mit einer Anzeigeeinrichtung, die parallele Signale aus der Signalspeiseeinrichtung verwendet, kann ein eine gute Anzeigequalität bietendes Anzeigegerät geschaffen werden, indem ein Luminanzunterschied an einer Grenze zwischen benachbarten Blöcken oder Anzeigeflächen verhindert wird, ohne irgendwelche Schwierigkeiten beim Musterentwurf oder beim Herstellungsverfahren zu erzeugen.

Claims

1. Anzeigegerät mit

einer Vielzahl von in einer Vielzahl von Zeilen und Spalten angeordneten Bildelementen,

einer Vielzahl von ersten Steuerleitungen (S(1) bis S(M)), die jeweils eine Spalte von Bildelementen anschließen, wobei die ersten Steuerleitungen (S(1) bis S(M)) in eine Vielzahl von Blöcken aufgeteilt sind,

eine Vielzahl von zweiten Steuerleitungen (G(1) bis G(M)), die jeweils eine Zeile von Bildelementen anschließen,

dritten Steuerleitungen (s(1) bis s(m)), die jeweils in eine Vielzahl von Führungsleitungen derart verzweigen, daß entsprechende der ersten Steuerleitungen (S(1) bis S(M)) in jedem Block über entsprechende der Vielzahl von Führungsleitungen durch eine entsprechende der dritten Steuerleitungen (s(1) bis s(m)) gemeinsam angeschlossen sind,

einer Vielzahl von Multiplex-Schaltelementen (6), die jeweils einer entsprechenden der ersten Steuerleitungen (S(1) bis S(M)) entsprechen, wobei die Schaltelemente (6) an jeder Verbindung zwischen der Vielzahl von Führungsleitungen und den ersten Steuerleitungen (S(1) bis S(M)) angeordnet sind und die Multiplex-Elemente (6) in eine Vielzahl von Blöcken aufgeteilt sind, und

vierten Steuerleitungen (g(1) bis g(n)), die den Multiplex-Schaltelementen (6) Steuersignale zuführen und derart angeordnet sind, daß die Multiplex-Schaltelemente (6) in jedem Block durch eine entsprechende der vierten Steuerleitungen (g(1) bis g(n)) gemeinsam angeschlossen sind,

dadurch gekennzeichnet, daß die vierten Steuerleitungen (g(1) bis g(n)) derart angeordnet sind, daß

eine im wesentlichen gleiche Zahl von entsprechenden Führungsleitungen (92) auf jeder Seite der entsprechenden (91) der vierten Steuerleitungen (g(1) bis g(n)) für jede der Vielzahl von Blöcken angeordnet ist, und,

wenn ähnliche Steuersignale wie durch die vierten Steuerleitungen (g(1) bis g(n)) zugeführten benachbarten Blöcken zugeführt werden, ein Spannungsunterschied (ΔV) zwischen entsprechenden ersten Steuerleitungen (S(1) bis S(M)) von zwei Multiplex-Schaltelementen (6) für die benachbarten Blöcke, die an einer Grenze zwischen einem benachbarten paar von Blöcken angeordnet sind, höchstens 50 mV beträgt.

2. Anzeigegerät nach Anspruch 1, dadurch gekennzeichnet, daß der Spannungsunterscheid zwischen zwei Multiplex-Elementen (6) 20 mV oder weniger beträgt.

3. Anzeigegerät nach Anspruch 1, dadurch gekennzeichnet, daß jeder der Vielzahl von Blöcken dieselbe Anzahl an Kreuzungsstellen zwischen den dritten Steuerleitungen (s(1) bis s(m)), die an die Vielzahl von Multiplex-Schaltelementen (6) in dem Block gemeinsam angeschlossen sind, und den Führungsleitungen aufweist, die jeweils an eines der Multiplex-Schaltelemente (6) angeschlossen sind.

4. Anzeigegerät nach Anspruch 1, dadurch gekennzeichnet, daß das Multiplex-Schaltelement (6) ein Dünnfilmtransistor ist.

5. Anzeigegerät nach Anspruch 1, dadurch gekennzeichnet, daß ein Flüssigkristall an den Bildelementen angeordnet ist.

6. Anzeigegerät nach Anspruch 5, dadurch gekennzeichnet, daß der Flüssigkristall ein ferroelektrischer Flüssigkristall ist.

7. Anzeigegerät nach Anspruch 5, dadurch gekennzeichnet, daß der Flüssigkristall ein nematischer Flüssigkristall ist.

8. Anzeigegerät nach Anspruch 1, dadurch gekennzeichnet, daß jedes der Bildelemente mit einem Bildelement-Schaltelement (ANM) versehen ist.

9. Anzeigegerät nach Anspruch 1, dadurch gekennzeichnet, daß das Bildelement-Schaltelement (ANM) einen Dünnfilmtransistor aufweist.

10. Anzeigegerät nach Anspruch 1, dadurch gekennzeichnet, daß die vierten Steuerleitungen (g(1) bis g(n)) derart angeordnet sind, daß, wenn ähnliche Steuersignale wie die durch die vierten Steuerleitungen zugeführten benachbarten Blöcken zugeführt werden, ein Verhältnis zwischen Spannungen von irgendwelchen zwei ersten Steuerleitungen (S(1) bis S(M)) der benachbarten Blöcke in dem Bereich von 1 ± 0,1 liegt und ein Verhältnis von Spannungen zwischen den beiden ersten Steuerleitungen (S(1) bis S(M)) der benachbarten Blöcke an einer Grenze zwischen einem benachbarten Paar von Blöcken in dem Bereich von 1 ± 0,1 liegt.

11. Anzeigegerät nach Anspruch 10, dadurch gekennzeichnet, daß das Verhältnis zwischen den Spannungen der beiden ersten Steuerleitungen (S(1) bis S(M)) in dem Bereich von 1 ± 0,05 liegt und das Verhältnis zwischen den Spannungen der beiden ersten Steuerleitungen (S(1) bis S(M)) an einer Grenze zwischen dem benachbarten paar von Blöcken in dem Bereich von 1 ± 0,003 liegt.