KR100653263B1 - 실리콘막의 결정화 방법 - Google Patents
실리콘막의 결정화 방법 Download PDFInfo
- Publication number
- KR100653263B1 KR100653263B1 KR1020000085413A KR20000085413A KR100653263B1 KR 100653263 B1 KR100653263 B1 KR 100653263B1 KR 1020000085413 A KR1020000085413 A KR 1020000085413A KR 20000085413 A KR20000085413 A KR 20000085413A KR 100653263 B1 KR100653263 B1 KR 100653263B1
- Authority
- KR
- South Korea
- Prior art keywords
- silicon film
- amorphous silicon
- layer
- substrate
- silicon
- Prior art date
Links
- 238000002425 crystallisation Methods 0.000 title claims abstract description 42
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 31
- 239000010703 silicon Substances 0.000 title claims abstract description 31
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 30
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 51
- 229910052751 metal Inorganic materials 0.000 claims abstract description 32
- 239000002184 metal Substances 0.000 claims abstract description 32
- 229910052723 transition metal Inorganic materials 0.000 claims abstract description 14
- 150000003624 transition metals Chemical class 0.000 claims abstract description 14
- 239000010408 film Substances 0.000 claims description 50
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 40
- 239000000758 substrate Substances 0.000 claims description 38
- 238000000034 method Methods 0.000 claims description 28
- 239000010409 thin film Substances 0.000 claims description 27
- 229910052759 nickel Inorganic materials 0.000 claims description 19
- 238000010438 heat treatment Methods 0.000 claims description 13
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 claims description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 9
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 7
- 229910017052 cobalt Inorganic materials 0.000 claims description 6
- 239000010941 cobalt Substances 0.000 claims description 6
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 6
- 229910052742 iron Inorganic materials 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- 239000011651 chromium Substances 0.000 claims description 4
- 238000001312 dry etching Methods 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 3
- 229910052804 chromium Inorganic materials 0.000 claims description 3
- 229910052750 molybdenum Inorganic materials 0.000 claims description 3
- 239000011733 molybdenum Substances 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 30
- 230000008025 crystallization Effects 0.000 abstract description 21
- 239000003054 catalyst Substances 0.000 abstract description 10
- 230000005684 electric field Effects 0.000 abstract description 7
- 238000006243 chemical reaction Methods 0.000 abstract description 4
- 230000000694 effects Effects 0.000 abstract description 3
- 150000004706 metal oxides Chemical class 0.000 abstract description 2
- 229910044991 metal oxide Inorganic materials 0.000 abstract 1
- 230000002250 progressing effect Effects 0.000 abstract 1
- 239000004973 liquid crystal related substance Substances 0.000 description 10
- 239000011521 glass Substances 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 229910005881 NiSi 2 Inorganic materials 0.000 description 5
- 238000000151 deposition Methods 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 239000007790 solid phase Substances 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000001788 irregular Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 229910005883 NiSi Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910000480 nickel oxide Inorganic materials 0.000 description 1
- GNRSAWUEBMWBQH-UHFFFAOYSA-N oxonickel Chemical compound [Ni]=O GNRSAWUEBMWBQH-UHFFFAOYSA-N 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02488—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Ceramic Engineering (AREA)
- Recrystallisation Techniques (AREA)
Abstract
본 발명은 금속 촉매를 이용한 실리콘막의 결정화 방법에 관한 것이다.
비정질 실리콘막 상부에 전이 금속을 증착 및 흡착시키고, 온도를 높이면서 전기장을 가하여 결정화시킬 때, 비정질 실리콘막 표면으로 열손실이 심하게 발생하고 전이 금속 및 비정질 실리콘막 표면이 산화됨에 따라, 결정화 반응이 느리게 진행되거나 불균일한 다결정 실리콘막이 형성된다.
본 발명에서는 비정질 실리콘막의 결정화시 비정질 실리콘막 및 전이 금속을 덮는 열보호층을 형성하여, 열손실을 막으며 전이 금속 및 비정질 실리콘막 표면이 산화를 방지할 수 있다. 따라서, 500℃ 미만의 온도에서 균일한 결정성을 가지는 다결정 실리콘막을 형성할 수 있다. 또한, 열보호층 상부에 금속층을 더 형성하여 줄열 효과에 의해 이보다 낮은 온도에서 비정질 실리콘막을 결정화할 수 있다.
결정화, 금속촉매, 줄열, 금속산화물
Description
도 1a 내지 도 1c는 종래의 실리콘막의 결정화 방법을 도시한 도면.
도 2a 내지 도 2e는 본 발명의 제 1 실시예에 따른 실리콘막의 결정화 방법을 도시한 도면.
도 3a 내지 도 3e는 본 발명의 제 2 실시예에 따른 실리콘막의 결정화 방법을 도시한 도면.
<도면의 주요 부호에 대한 설명>
110 : 기판 120 : 버퍼층
130 : 비정질 실리콘막 135 : 다결정 실리콘막
140 : 니켈 150 : 열보호층
160 : 전극 170 : 금속층
본 발명은 실리콘막의 결정화 방법에 관한 것으로서, 더욱 상세하게는 금속 촉매를 이용한 실리콘막의 결정화 방법에 관한 것이다.
최근 정보화 사회로 시대가 급발전함에 따라 박형화, 경량화, 저 소비전력화 등의 우수한 특성을 가지는 평판 표시장치(flat panel display)의 필요성이 대두되었는데, 그 중 색 재현성 등이 우수한 액정 표시 장치(liquid crystal display)가 활발하게 개발되고 있다.
일반적으로 액정 표시 장치는 전계 생성 전극이 각각 형성되어 있는 두 기판을 두 전극이 형성되어 있는 면이 마주 대하도록 배치하고 두 기판 사이에 액정 물질을 삽입한 다음, 두 전극에 전압을 인가하여 생성되는 전기장에 의해 액정 분자를 움직임으로써 액정 분자의 움직임에 따라 달라지는 빛의 투과율에 의해 화상을 표현하는 장치이다.
액정 표시 장치의 하부 기판은 스위칭 소자인 박막 트랜지스터를 포함하는데, 일반적으로 박막 트랜지스터에 사용되는 액티브층은 비정질 실리콘(amorphous silicon ; a-Si:H)이 주류를 이루고 있다. 이는 비정질 실리콘이 저온에서 저가의 유리 기판과 같은 대형 기판 상에 형성하는 것이 가능하기 때문이다.
그런데, 이러한 비정질 실리콘을 이용한 박막 트랜지스터를 구동하기 위해서는 구동 회로가 필요하다. 일반적으로 액정 표시 장치는 비정질 실리콘으로 제작된 박막 트랜지스터 어레이 기판에 단결정 실리콘(single crystal silicon)으로 제작된 고밀도 집적 회로(large scale integration)를 TAB(tape automated bonding) 등의 방법으로 연결하여 구동한다. 그러나, 구동 회로의 가격이 매우 높기 때문에 이 와 같은 액정 표시 장치는 가격이 높은 단점이 있다.
근래에 들어 다결정 실리콘(poly-Si)을 이용한 박막 트랜지스터를 채용하는 액정 표시 장치가 연구 및 개발되고 있다. 이러한 다결정 실리콘을 이용한 액정 표시 장치에서는 박막 트랜지스터와 구동 회로를 동일 기판 상에 형성할 수 있으며, 박막 트랜지스터와 구동 회로를 연결하는 과정이 불필요하다. 또한, 다결정 실리콘은 비정질 실리콘에 비해 전계효과 이동도가 100 내지 200 배정도 더 크므로 응답 속도가 빠르고, 온도와 빛에 대한 안정성도 우수하다.
이와 같은 장점을 가지는 다결정 실리콘의 형성 방법은 다양하게 알려져 있는데, 일반적으로 다결정 실리콘을 형성하기 위해서 플라즈마 화학 기상 증착법(plasma enhanced chemical vapor deposition)이나 저압 화학 기상 증착법(low pressure chemical vapor deposition)으로 비정질 실리콘을 증착한 후, 이를 다시 결정화하는 방법이 널리 사용되고 있다.
비정질 실리콘을 이용하여 다결정 실리콘을 형성하는 방법으로는 고상 결정화(SPC : solid phase crystallization) 방법, 레이저 열처리(laser annealing) 방법, 금속유도 결정화(metal induced crystallization : MIC) 방법 등이 있다.
여기서, 고상 결정화 방법은 비정질 실리콘을 고온에서 장시간 열처리함으로써 다결정 실리콘으로 형성하는 방법으로서, 600 ℃ 이상의 고온을 견딜 수 있는 석영 기판에 불순물의 확산을 방지하기 위해 소정의 두께로 완충층을 형성하고, 완충층 상에 비정질 실리콘을 증착한 후, 퍼니스(furnace)에서 고온 장시간 열처리한다.
그런데, 언급한 바와 같이 이러한 고상 결정화 방법은 고온에서 장시간 수행되므로 원하는 다결정 실리콘 상(phase)을 얻을 수 없으며, 그레인(grain) 성장 방향성이 불규칙하여 박막 트랜지스터에 응용시 다결정 실리콘과 접촉되는 게이트 절연막이 불규칙하게 성장되므로 소자의 항복전압이 낮아진다. 또한, 다결정 실리콘의 그레인 크기가 불균일하여 소자의 전기적 특성을 저하시킬 뿐만 아니라, 고가의 석영기판을 사용해야 하는 문제점이 있다.
한편, 레이저 열처리 방법은 비정질 실리콘이 증착된 기판에 레이저 빔(beam)을 가해서 다결정 실리콘을 형성하는 방법으로, 비정질 실리콘이 증착된 기판에 순간적으로(수십 내지 수백 나노 초(nano second ; 십억 분의 일 초)) 레이저 에너지를 공급하여 비정질 실리콘을 용융상태로 만든 후, 이어 냉각함으로써 다결정 실리콘을 형성한다. 이러한 레이저 열처리에 의한 결정화 방법은 400℃ 이하의 저온에서 결정화가 가능하고 형성된 막질의 특성이 우수하나, 결정화가 불균일하여 균일도(uniformity)가 떨어지고, 고가의 장비를 이용해야 하며 생산성이 낮은 문제가 있다.
최근 활발하게 연구되고 있는 금속 유도 결정화 방법은 비정질 실리콘 위에 금속을 증착하고 이 금속을 이용하여 다결정 실리콘을 형성하는 방법으로, 금속이 비정질 실리콘의 결정화 온도를 낮추어 대면적의 유리 기판을 사용할 수 있다.
이하, 첨부한 도 1a 내지 도 1c를 참조하여 금속 유도 결정화 방법을 이용한 종래의 다결정 실리콘 박막 형성 과정의 일례에 대하여 설명한다.
먼저, 도 1a에 도시한 바와 같이 기판(10) 상에 버퍼층(buffer layer)(20)을 형성하고, 그 위에 플라즈마 화학 기상 증착법 등을 이용하여 비정질 실리콘막(30)을 증착한다. 여기서 기판(10)은 유리 기판을 이용할 수 있다.
다음, 도 1b에 도시한 바와 같이 비정질 실리콘막(30) 표면에 니켈(Ni)(40)과 같은 전이 금속을 흡착시키거나 증착한다.
이어, 도 1c에 도시한 바와 같이 니켈(40)이 흡착 또는 증착된 비정질 실리콘막(20) 상부의 양 끝단에 전압을 인가하기 위한 전극(50)을 형성한다.
다음, 온도를 높여 열처리를 하면서 전극(50)에 전압을 인가한다.
니켈은 200℃ 정도의 낮은 온도에서 실리콘과 반응하여 실리사이드를 형성하기 시작한다. 초기에는 니켈이 풍부한 Ni2Si 형태를 가지며, 이후 온도가 높아짐에 따라 NiSi 형태가 되고 마지막으로 실리콘이 풍부한 NiSi2의 형태를 가지는데 이러한 NiSi2의 형태가 가장 안정한 상태이다. 이 NiSi2가 비정질 실리콘막 내에서 이동하면서 결정화핵으로 작용하여 비정질 실리콘막은 500℃ 정도의 온도에서 다결정 실리콘막으로 결정화된다.
여기서, 전극(50)에 전압을 인가하면 인가하지 않았을 때보다 NiSi2의 이동이 빨라져 실리콘의 결정화가 촉진된다.
따라서, 낮은 온도에서 유리와 같은 저가의 대형 기판 위에 다결정 실리콘막을 형성할 수 있다.
이와 같은 금속 유도 결정화 방법에서는 결정화 후 촉매로 작용한 금속 물질이 박막 내에 잔존하게 되어 실리콘 박막 본래의 특성이 변화하는 문제가 발생할 수 있다. 따라서, 이를 방지하기 위해 금속 물질을 극미량 사용해야 하는데, 대기 중의 산소에 의해 금속 물질이 금속산화물 형태로 변화하게 되거나, 비정질 실리콘 박막의 표면이 산화됨에 따라, 비정질 실리콘 박막이 결정화되는 속도가 현저하게 감소된다.
또한, 결정화 공정에서 비정질 실리콘 전면으로 열손실이 발생함에 따라, 결정화 반응이 500℃ 근처에서 일어나며, 온도 분포가 불균일하여 결정화 후 다결정 실리콘 박막 내 결정성이 불균일한 단점이 있다.
본 발명은 상기한 종래의 문제점을 해결하기 위해 안출된 것으로, 본 발명의 목적은 반응 속도를 향상시키고 반응열의 손실을 방지하여, 저온에서 제조할 수 있으며 균일한 결정성을 갖는 다결정 실리콘 박막의 제조 방법을 제공하는 것이다.
상기한 목적을 달성하기 위한 본 발명에 따른 실리콘 박막의 결정화 방법에서는 기판을 구비하고, 기판 상에 비정질 실리콘층을 형성한 후, 비정질 실리콘층 상에 전이금속층을 형성한다. 이어, 전이금속층 상부에 열보호층을 형성하고, 열보호층 상부의 양끝단에 전극을 형성한 다음, 열보호층이 형성된 기판을 열처리하면서 전극에 전압을 인가하여 비정질 실리콘층을 결정화한다. 다음, 열보호층을 제거한다.
여기서, 열보호층은 실리콘 질화막과 실리콘 산화막 중의 어느 하나로 이루어질 수 있으며, 열보호층은 건식 식각이나 습식 식각 방법으로 제거할 수 있다.
또한, 전이금속층은 니켈과 철, 코발트 중의 어느 하나로 이루어질 수 있고, 기판의 열처리는 500℃ 미만의 온도에서 이루어질 수 있다.
본 발명에서는 비정질 실리콘막과 기판 사이에 실리콘 산화막으로 이루어진 버퍼층을 형성하는 단계를 더 포함할 수도 있다.
한편, 본 발명은 열보호층 상부에 금속층을 형성하는 단계 및 기판의 열처리 후 금속층을 제거하는 단계를 더 포함할 수 있고, 금속층은 니켈과 코발트, 몰리브덴, 크롬, 그리고 철 중의 어느 하나로 이루어질 수도 있다.
여기서, 기판의 열처리 단계는 450℃ 미만의 온도에서 이루어질 수 있다.
이와 같이, 본 발명에서는 금속 촉매를 전기장에 의해 가속시켜 실리콘막을 결정화할 때, 금속 촉매와 실리콘막 상부에 열보호층을 형성하여 열손실을 방지하면서 금속 촉매 및 실리콘막 표면의 산화를 방지할 수 있다. 또한, 본 발명에서는 열보호층 상부에 금속층을 더 형성하여 금속층의 줄열에 의한 가열 효과로 열보호층만 형성할 경우보다 더 낮은 온도에서 다결정 실리콘막을 형성할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 다결정 실리콘 박막의 제조 방법에 대하여 상세히 설명한다.
도 2a 내지 도 2d는 본 발명의 제 1 실시예에 따른 다결정 실리콘 박막의 제조 방법을 도시한 것이다.
먼저, 도 2a에 도시한 바와 같이 기판(110) 상에 버퍼층(120)을 형성하고, 그 위에 플라즈마 화학 기상 증착법 등을 이용하여 비정질 실리콘막(130)을 증착한다. 여기서, 기판(110)은 가격이 낮고 대면적화가 가능한 유리 기판을 사용할 수 있으며, 그밖에 다른 기판을 사용할 수도 있다. 한편, 버퍼층(120)은 결정화 공정 중 기판(110) 내의 불순물이 실리콘막(130)으로 유입되는 것을 방지하는 역할을 하는 것으로서, 실리콘 산화막(SiO2)으로 형성할 수 있다.
다음, 도 2b에 도시한 바와 같이 비정질 실리콘막(130) 표면에 니켈(140)과 같은 전이 금속을 흡착시키거나 증착한다.
이때, 니켈(140)은 스퍼터링과 같은 방법으로 증착할 수 있으며, 또는 파우더나 용액으로 흡착시킬 수도 있다.
본 발명에서 결정화의 촉매로 니켈 대신 철(Fe)이나 코발트(Co)와 같은 다른 전이 금속을 이용할 수도 있는데, NiSi2 상의 격자상수가 5.406 Å으로 실리콘의 격자상수 5.430 Å과 매우 비슷하며, 실리콘과 동일한 결정 구조를 가지므로 실리콘과 불일치(mismatch)가 적기 때문에, 니켈이 주로 많이 사용된다.
이어, 도 2c에 도시한 바와 같이 니켈(140) 상부에 실리콘 질화막(SiNx)이나 실리콘 산화막으로 열보호층(150)을 형성하는데, 열보호층(150)은 결정화 공정 중 실리콘 박막 표면에서 발생하는 열손실을 감소시키는 역할을 한다.
다음, 도 2d에 도시한 바와 같이 전압을 인가하여 실리콘의 결정화를 촉진하기 위해 열보호층(150) 상부의 양 끝단에 전극(160)을 형성한다.
다음, 온도를 높여 열처리하면서 전극(160)에 전압을 인가하여 비정질 실리 콘막(130)을 결정화시킨다.
이때, 열전도도가 낮은 열보호층(150)이 니켈(140) 및 비정질 실리콘막(130)을 덮고 있어, 니켈 산화물 형성 및 비정질 실리콘막(130) 표면의 산화를 방지한다. 또한, 비정질 실리콘막(130) 표면에서 열손실이 되는 것을 최소화하여 막 내의 온도가 균일하게 유지되므로, 500℃ 미만의 온도에서 균일한 다결정 실리콘막을 형성할 수 있다.
여기서, 열보호층(150)의 두께가 너무 두꺼우면 전극(160)에 의한 전기장의 효과가 약해질 수 있으므로, 열보호층(150)은 2,000 Å 이하의 두께를 가지도록 형성하는 것이 바람직하다.
이어, 도 2e에 도시한 바와 같이 건식 식각(dry etch)이나 습식 식각(wet etch)으로 다결정 실리콘막(135) 상부의 열보호층(150)을 제거한다.
이와 같이, 본 발명의 제 1 실시예에서는 열보호층을 이용하여 500℃ 미만의 낮은 온도에서 균일한 다결정 실리콘막을 형성할 수 있다.
한편, 도 3a 내지 도 3e는 본 발명의 제 2 실시예에 따른 결정화 방법을 도시한 것으로서, 본 발명의 제 1 실시예보다 낮은 온도에서 실리콘막을 결정화할 수 있는 방법에 관한 것이다.
이러한 본 발명의 제 2 실시예에 대하여 이하에서 설명하는데, 동일한 부분에 대해서는 동일합 부호를 사용하며 간략하게 설명한다.
도 3a에 도시한 바와 같이, 유리와 같은 기판(110) 상에 버퍼층(120)을 형성하고, 그 위에 비정질 실리콘막(130)을 증착한다.
다음, 도 3b에 도시한 바와 같이 비정질 실리콘막(130) 표면에 니켈(140)과 같은 전이 금속을 흡착시키거나 증착한다.
이어, 도 3c에 도시한 바와 같이 니켈(140) 상부에 실리콘 질화막이나 실리콘 산화막으로 열보호층(150)을 형성하는데, 열보호층(150)은 결정화 공정에서 실리콘 박막 표면의 열손실을 방지하는 역할을 한다.
다음, 도 3d에 도시한 바와 같이 열보호층(150) 상부에 금속층(170)을 형성하고, 금속층(170) 상부의 양 끝단에 전극(160)을 형성한다. 여기서, 금속층(170)은 비교적 융점이 높은 니켈이나 몰리브덴(Mo), 크롬(Cr), 철, 코발트 등의 물질로 이루어지는 것이 좋다.
다음, 온도를 높여 열처리하면서 전극(160)에 전압을 인가하여 비정질 실리콘막(130)을 결정화시킨다.
이때, 전극(160)에 인가된 전압에 의해 전기장이 생성됨에 따라 하부의 니켈(140)은 가속되어 결정화 속도가 빨라지고, 상부의 금속층(170)에는 전류가 흘러 줄열(Joule's heat)이 발생하게 되어, 비정질 실리콘막(130)의 상부를 높은 온도로 가열시키며, 열보호층(150)에 의해 열손실이 최소화된다. 따라서, 본 발명의 제 2 실시예에서는 450℃ 미만의 온도에서 비정질 실리콘막(130)을 결정화할 수 있다.
여기서, 열보호층(150)은 제 1 실시예에서와 마찬가지로 2,000 Å 이하의 두께를 가지도록 형성하는 것이 바람직하다.
다음, 도 3e에 도시한 바와 같이 결정화된 다결정 실리콘막(135) 상부의 금 속층(170)과 열보호층(150)을 건식 식각이나 습식 식각으로 제거한다.
본 발명은 상기한 실시예에 한정되지 아니하며, 본 발명의 정신을 벗어나지 않는 이상 다양한 변화와 변형이 가능하다.
본 발명에서는 금속 촉매를 전기장에 의해 가속시켜 실리콘막을 결정화하는데 있어서, 금속 촉매와 실리콘막 상부에 열보호층을 형성하여 열손실 및 산화를 방지함으로써 비교적 저온에서 균일한 결정성을 가지는 다결정 실리콘막을 형성할 수 있다.
또한, 본 발명에서는 열보호층 상부에 금속층을 더 형성하여 결정화함으로써 금속층의 줄열에 의한 가열 효과로 열보호층만 형성할 경우보다 더 낮은 온도에서 다결정 실리콘막을 형성할 수 있다.
Claims (9)
- 기판을 구비하는 단계와;상기 기판 상에 비정질 실리콘층을 형성하는 단계와;상기 비정질 실리콘층 상에 전이금속층을 형성하는 단계와;상기 전이금속층 상부에 열보호층을 형성하는 단계와;상기 열보호층 상부의 양끝단에 전극을 형성하는 단계와;상기 열보호층이 형성된 기판을 열처리하면서 상기 전극에 전압을 인가하여 상기 비정질 실리콘층을 결정화하는 단계와;상기 열보호층을 제거하는 단계를 포함하는 실리콘 박막의 결정화 방법.
- 제 1 항에 있어서,상기 열보호층은 실리콘 질화막과 실리콘 산화막 중의 어느 하나로 이루어진 실리콘 박막의 결정화 방법.
- 제 2 항에 있어서,상기 열보호층의 제거는 건식 식각과 습식 식각 중의 어느 하나로 이루어지 는 실리콘 박막의 결정화 방법.
- 제 1 항에 있어서,상기 전이금속층은 니켈과 철, 코발트 중의 어느 하나로 이루어진 실리콘 박막의 결정화 방법.
- 제 1 항에 있어서,상기 기판의 열처리는 500℃ 미만의 온도에서 이루어지는 실리콘 박막의 결정화 방법.
- 제 1 항에 있어서,상기 비정질 실리콘막과 상기 기판 사이에 실리콘 산화막으로 이루어진 버퍼층을 형성하는 단계를 더 포함하는 실리콘 박막의 결정화 방법.
- 제 1 항에 있어서,상기 열보호층 상부에 금속층을 형성하는 단계 및 상기 기판의 열처리 후 상 기 금속층을 제거하는 단계를 더 포함하는 실리콘 박막의 결정화 방법.
- 제 7 항에 있어서,상기 금속층은 니켈과 코발트, 몰리브덴, 크롬, 그리고 철 중의 어느 하나로 이루어진 실리콘 박막의 결정화 방법.
- 제 8 항에 있어서,상기 기판의 열처리 단계는 450℃ 미만의 온도에서 이루어지는 실리콘 박막의 결정화 방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000085413A KR100653263B1 (ko) | 2000-12-29 | 2000-12-29 | 실리콘막의 결정화 방법 |
| US09/998,338 US6500736B2 (en) | 2000-12-29 | 2001-12-03 | Crystallization method of amorphous silicon |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000085413A KR100653263B1 (ko) | 2000-12-29 | 2000-12-29 | 실리콘막의 결정화 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020056109A KR20020056109A (ko) | 2002-07-10 |
| KR100653263B1 true KR100653263B1 (ko) | 2006-12-01 |
Family
ID=19703914
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000085413A KR100653263B1 (ko) | 2000-12-29 | 2000-12-29 | 실리콘막의 결정화 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6500736B2 (ko) |
| KR (1) | KR100653263B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010024555A2 (ko) * | 2008-08-26 | 2010-03-04 | 주식회사 엔씰텍 | 다결정 실리콘 박막 제조장치 및 방법 |
| WO2019168218A1 (ko) * | 2018-02-27 | 2019-09-06 | 한국과학기술원 | 비냉각형 적외선 센서용 감지막 형성방법과 그에 따라 형성된 비냉각형 적외선 센서용 감지막 및 비냉각형 적외선 센서 제조방법과 그에 따라 제조된 적외선 센서 |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6695955B2 (en) * | 2001-05-25 | 2004-02-24 | Lg.Philips Lcd Co., Ltd. | Method of forming polycrystalline silicon for liquid crystal display device |
| KR100662493B1 (ko) * | 2001-07-10 | 2007-01-02 | 엘지.필립스 엘시디 주식회사 | 비정질막의 결정화방법 및 이를 이용한 액정표시소자의제조방법 |
| KR100662494B1 (ko) * | 2001-07-10 | 2007-01-02 | 엘지.필립스 엘시디 주식회사 | 비정질막 결정화방법 및 이를 이용한 액정표시소자의제조방법 |
| KR100662492B1 (ko) * | 2001-07-10 | 2007-01-02 | 엘지.필립스 엘시디 주식회사 | 비정질막 결정화 방법 및 이를 적용한 액정표시소자의제조방법 |
| KR100473996B1 (ko) * | 2002-01-09 | 2005-03-08 | 장 진 | 비정질 실리콘의 결정화 방법 |
| KR100504538B1 (ko) * | 2002-08-28 | 2005-08-04 | 엘지.필립스 엘시디 주식회사 | 비정질 실리콘의 결정화 방법 및 이를 이용한액정표시장치의제조방법 |
| KR100491584B1 (ko) * | 2002-10-31 | 2005-05-27 | 엘지.필립스 엘시디 주식회사 | 히팅장치와 이를 이용한 다결정 실리콘 형성방법 |
| KR100947269B1 (ko) * | 2002-10-31 | 2010-03-11 | 엘지디스플레이 주식회사 | 전극과 이를 이용한 다결정 박막트랜지스터의 제조방법 |
| KR100930362B1 (ko) * | 2002-11-04 | 2009-12-08 | 엘지디스플레이 주식회사 | 다결정 실리콘막 형성방법과 이를 포함한박막트랜지스터의 제조방법 |
| KR100470274B1 (ko) * | 2002-11-08 | 2005-02-05 | 진 장 | 덮개층을 이용한 비정질 물질의 상 변화 방법 |
| TW575926B (en) * | 2002-11-28 | 2004-02-11 | Au Optronics Corp | Method of forming polysilicon layer and manufacturing method of polysilicon thin film transistor using the same |
| TW200411726A (en) * | 2002-12-31 | 2004-07-01 | Au Optronics Corp | Method for cleaning silicon surface and method for producing thin film transistor using the cleaning method |
| KR100543717B1 (ko) * | 2003-05-27 | 2006-01-23 | 노재상 | 실리콘 박막의 어닐링 방법 및 그로부터 제조된 다결정실리콘 박막 |
| US6913649B2 (en) * | 2003-06-23 | 2005-07-05 | Sharp Laboratories Of America, Inc. | System and method for forming single-crystal domains using crystal seeds |
| KR20050053146A (ko) * | 2003-12-02 | 2005-06-08 | 삼성전자주식회사 | 결정화 방법 및 이를 이용한 박막 트랜지스터 표시판 제조방법 |
| KR100623693B1 (ko) * | 2004-08-25 | 2006-09-19 | 삼성에스디아이 주식회사 | 박막트랜지스터 제조 방법 |
| KR20080015666A (ko) * | 2006-08-16 | 2008-02-20 | 삼성전자주식회사 | 박막 트랜지스터 표시판의 제조 방법 |
| KR100927428B1 (ko) * | 2007-07-31 | 2009-11-19 | 주식회사 티지솔라 | 태양전지 및 그 제조방법 |
| KR20100030975A (ko) * | 2008-09-11 | 2010-03-19 | 삼성전자주식회사 | 비정질실리콘의 결정화방법 및 이를 이용한 박막트랜지스터의 제조방법 |
| KR101056427B1 (ko) * | 2009-08-13 | 2011-08-11 | 삼성모바일디스플레이주식회사 | 박막트랜지스터의 제조방법 및 그를 포함하는 유기전계발광표시장치의 제조방법 |
| KR101097323B1 (ko) * | 2009-12-21 | 2011-12-23 | 삼성모바일디스플레이주식회사 | 결정화 방법, 박막 트랜지스터 제조 방법 및 표시 장치 제조 방법 |
| KR101041147B1 (ko) * | 2010-04-07 | 2011-06-13 | 삼성모바일디스플레이주식회사 | 박막 트랜지스터, 박막 트랜지스터의 액티브층의 제조 방법 및 표시 장치 |
| KR101718528B1 (ko) * | 2010-08-26 | 2017-03-22 | 삼성디스플레이 주식회사 | 다결정 규소층의 형성 방법, 상기 다결정 규소층을 포함하는 박막 트랜지스터 및 유기 발광 장치 |
| US9099411B2 (en) | 2011-08-24 | 2015-08-04 | The Board Of Trustees Of The Leland Stanford Junior University | Metal-induced crystallization of continuous semiconductor thin films controlled by a diffusion barrier |
| KR20140039863A (ko) * | 2012-09-25 | 2014-04-02 | 삼성디스플레이 주식회사 | 다결정 규소막 형성 방법, 다결정 규소막을 포함하는 박막 트랜지스터 및 표시 장치 |
| FR3011127B1 (fr) * | 2013-09-26 | 2016-12-30 | Univ Nantes | Procede d'obtention d'une couche mince de materiau a structure chalcopyrite pour cellule photovoltaique |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW226478B (en) * | 1992-12-04 | 1994-07-11 | Semiconductor Energy Res Co Ltd | Semiconductor device and method for manufacturing the same |
| US6326226B1 (en) * | 1997-07-15 | 2001-12-04 | Lg. Philips Lcd Co., Ltd. | Method of crystallizing an amorphous film |
| US6197624B1 (en) * | 1997-08-29 | 2001-03-06 | Semiconductor Energy Laboratory Co., Ltd. | Method of adjusting the threshold voltage in an SOI CMOS |
| US6309951B1 (en) * | 1998-06-10 | 2001-10-30 | Lg. Philips Lcd Co., Ltd. | Method for crystallizing amorphous silicon |
| KR100317641B1 (ko) * | 1999-05-21 | 2001-12-22 | 구본준, 론 위라하디락사 | 박막 트랜지스터 및 그 제조방법 |
-
2000
- 2000-12-29 KR KR1020000085413A patent/KR100653263B1/ko not_active IP Right Cessation
-
2001
- 2001-12-03 US US09/998,338 patent/US6500736B2/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010024555A2 (ko) * | 2008-08-26 | 2010-03-04 | 주식회사 엔씰텍 | 다결정 실리콘 박막 제조장치 및 방법 |
| WO2010024555A3 (ko) * | 2008-08-26 | 2010-06-17 | 주식회사 엔씰텍 | 다결정 실리콘 박막 제조장치 및 방법 |
| WO2019168218A1 (ko) * | 2018-02-27 | 2019-09-06 | 한국과학기술원 | 비냉각형 적외선 센서용 감지막 형성방법과 그에 따라 형성된 비냉각형 적외선 센서용 감지막 및 비냉각형 적외선 센서 제조방법과 그에 따라 제조된 적외선 센서 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020086468A1 (en) | 2002-07-04 |
| US6500736B2 (en) | 2002-12-31 |
| KR20020056109A (ko) | 2002-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100653263B1 (ko) | 실리콘막의 결정화 방법 | |
| JP3580473B2 (ja) | アモルファス膜の結晶化方法および薄膜トランジスタ | |
| KR100379361B1 (ko) | 실리콘막의 결정화 방법 | |
| KR100729942B1 (ko) | 도전층을 이용한 실리콘 박막의 어닐링 방법 및 그로부터제조된 다결정 실리콘 박막 | |
| JP2000036465A (ja) | 遷移金属連続送達法から製造される単結晶薄膜トランジスタ | |
| JPH1197710A (ja) | アモルファス膜の結晶化方法および薄膜トランジスタ | |
| KR100496139B1 (ko) | 광학용 마스크, 이를 이용한 비정질 실리콘막의 결정화방법 및 어레이 기판의 제조 방법 | |
| US6531348B2 (en) | Method for crystallizing amorphous silicon and fabricating thin film transistor using crystallized silicon | |
| WO2009066949A2 (en) | Fabricating method of polycrystalline silicon thin film, polycrystalline silicon thin film fabricated using the same | |
| US6326226B1 (en) | Method of crystallizing an amorphous film | |
| US7253037B2 (en) | Method of fabricating thin film transistor | |
| US6541323B2 (en) | Method for fabricating polysilicon thin film transistor | |
| JP4026009B2 (ja) | 多結晶シリコン膜形成方法とこれを利用した薄膜トランジスタの製造方法 | |
| US7435667B2 (en) | Method of controlling polysilicon crystallization | |
| KR19990013304A (ko) | 비정질 막을 결정화하는 방법 | |
| KR100366960B1 (ko) | 실리콘 결정화 방법 | |
| JPH10189449A (ja) | 結晶性半導体膜の製造方法、および薄膜トランジスタの製造方法 | |
| KR100650402B1 (ko) | 실리콘 박막의 금속 불순물 제거 방법 | |
| KR100469503B1 (ko) | 비정질막을결정화하는방법 | |
| KR100413473B1 (ko) | 수소 플라즈마와 전계를 이용한 비정질막의 결정화 방법 | |
| KR20040061795A (ko) | 다결정 실리콘 박막 제조 방법 | |
| KR20070070383A (ko) | 다결정 실리콘층 및 그 제조 방법 | |
| KR100524874B1 (ko) | 비정질실리콘박막의결정화방법 | |
| US6451637B1 (en) | Method of forming a polycrystalline silicon film | |
| KR100305524B1 (ko) | 플랫패널의제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120928 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20130930 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20141021 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20151028 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20161012 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20171016 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |