JP3580473B2 - アモルファス膜の結晶化方法および薄膜トランジスタ - Google Patents
アモルファス膜の結晶化方法および薄膜トランジスタ Download PDFInfo
- Publication number
- JP3580473B2 JP3580473B2 JP17362798A JP17362798A JP3580473B2 JP 3580473 B2 JP3580473 B2 JP 3580473B2 JP 17362798 A JP17362798 A JP 17362798A JP 17362798 A JP17362798 A JP 17362798A JP 3580473 B2 JP3580473 B2 JP 3580473B2
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- amorphous
- film
- thin film
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000010408 film Substances 0.000 title claims description 262
- 238000000034 method Methods 0.000 title claims description 108
- 239000010409 thin film Substances 0.000 title claims description 59
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 150
- 229910052723 transition metal Inorganic materials 0.000 claims description 81
- 150000003624 transition metals Chemical class 0.000 claims description 81
- 229910052759 nickel Inorganic materials 0.000 claims description 75
- 239000000758 substrate Substances 0.000 claims description 68
- 238000000137 annealing Methods 0.000 claims description 67
- 230000008569 process Effects 0.000 claims description 47
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 38
- 238000004151 rapid thermal annealing Methods 0.000 claims description 38
- 229910052710 silicon Inorganic materials 0.000 claims description 38
- 239000010703 silicon Substances 0.000 claims description 38
- 239000004065 semiconductor Substances 0.000 claims description 35
- 238000000151 deposition Methods 0.000 claims description 33
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 28
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 27
- 239000011521 glass Substances 0.000 claims description 26
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 20
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 20
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 20
- 230000004888 barrier function Effects 0.000 claims description 19
- 150000002500 ions Chemical class 0.000 claims description 17
- 238000010438 heat treatment Methods 0.000 claims description 11
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 claims description 11
- 229910021334 nickel silicide Inorganic materials 0.000 claims description 11
- 150000001875 compounds Chemical class 0.000 claims description 9
- VEQPNABPJHWNSG-UHFFFAOYSA-N Nickel(2+) Chemical compound [Ni+2] VEQPNABPJHWNSG-UHFFFAOYSA-N 0.000 claims description 7
- 229910001453 nickel ion Inorganic materials 0.000 claims description 7
- 238000005468 ion implantation Methods 0.000 claims description 6
- 238000005229 chemical vapour deposition Methods 0.000 claims description 5
- 238000007772 electroless plating Methods 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 60
- 238000002425 crystallisation Methods 0.000 description 35
- 230000012010 growth Effects 0.000 description 34
- 230000008025 crystallization Effects 0.000 description 31
- 239000000463 material Substances 0.000 description 15
- 229910052751 metal Inorganic materials 0.000 description 15
- 239000002184 metal Substances 0.000 description 15
- 230000015572 biosynthetic process Effects 0.000 description 13
- 239000011229 interlayer Substances 0.000 description 13
- 238000004519 manufacturing process Methods 0.000 description 12
- 239000013078 crystal Substances 0.000 description 10
- 239000012535 impurity Substances 0.000 description 9
- 229920002120 photoresistant polymer Polymers 0.000 description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 8
- 238000010899 nucleation Methods 0.000 description 8
- 230000008021 deposition Effects 0.000 description 7
- 230000006911 nucleation Effects 0.000 description 7
- 239000010453 quartz Substances 0.000 description 7
- 229910021332 silicide Inorganic materials 0.000 description 7
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 7
- WZZBNLYBHUDSHF-DHLKQENFSA-N 1-[(3s,4s)-4-[8-(2-chloro-4-pyrimidin-2-yloxyphenyl)-7-fluoro-2-methylimidazo[4,5-c]quinolin-1-yl]-3-fluoropiperidin-1-yl]-2-hydroxyethanone Chemical compound CC1=NC2=CN=C3C=C(F)C(C=4C(=CC(OC=5N=CC=CN=5)=CC=4)Cl)=CC3=C2N1[C@H]1CCN(C(=O)CO)C[C@@H]1F WZZBNLYBHUDSHF-DHLKQENFSA-N 0.000 description 6
- 239000007789 gas Substances 0.000 description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 5
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 5
- 239000000956 alloy Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 229910052732 germanium Inorganic materials 0.000 description 5
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 5
- 229910052736 halogen Inorganic materials 0.000 description 5
- 230000001788 irregular Effects 0.000 description 5
- 230000002269 spontaneous effect Effects 0.000 description 5
- 229910052724 xenon Inorganic materials 0.000 description 5
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 5
- 229910017052 cobalt Inorganic materials 0.000 description 4
- 239000010941 cobalt Substances 0.000 description 4
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 4
- 229910052763 palladium Inorganic materials 0.000 description 4
- 230000004913 activation Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 150000002816 nickel compounds Chemical class 0.000 description 3
- PEUPIGGLJVUNEU-UHFFFAOYSA-N nickel silicon Chemical compound [Si].[Ni] PEUPIGGLJVUNEU-UHFFFAOYSA-N 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 229910052697 platinum Inorganic materials 0.000 description 3
- 238000011160 research Methods 0.000 description 3
- 238000005204 segregation Methods 0.000 description 3
- 239000007790 solid phase Substances 0.000 description 3
- 229910001428 transition metal ion Inorganic materials 0.000 description 3
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 238000000354 decomposition reaction Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000007715 excimer laser crystallization Methods 0.000 description 2
- 239000000835 fiber Substances 0.000 description 2
- SCCCLDWUZODEKG-UHFFFAOYSA-N germanide Chemical compound [GeH3-] SCCCLDWUZODEKG-UHFFFAOYSA-N 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 239000013081 microcrystal Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 238000000038 ultrahigh vacuum chemical vapour deposition Methods 0.000 description 2
- BSYNRYMUTXBXSQ-UHFFFAOYSA-N Aspirin Chemical compound CC(=O)OC1=CC=CC=C1C(O)=O BSYNRYMUTXBXSQ-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 241000252506 Characiformes Species 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910008045 Si-Si Inorganic materials 0.000 description 1
- 229910006411 Si—Si Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000034373 developmental growth involved in morphogenesis Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000011534 incubation Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000009616 inductively coupled plasma Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 150000002902 organometallic compounds Chemical class 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 210000002381 plasma Anatomy 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000000197 pyrolysis Methods 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 238000009827 uniform distribution Methods 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
- 238000010792 warming Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
- H01L21/02686—Pulsed laser beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/0242—Crystalline insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02488—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02609—Crystal orientation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
- H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Materials Engineering (AREA)
- Optics & Photonics (AREA)
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は概して薄膜トランジスタ（ＴＦＴ）のプロセスおよび製造に関し、具体的には、ＴＦＴ用多結晶膜と、ニッケルなどの遷移金属を用いたアモルファス膜の結晶化方法とに関する。
【０００２】
【従来の技術】
より高い解像度のディスプレイを有する、より小型の一般家庭用電子製品の需要により、液晶ディスプレイ（ＬＣＤ）の分野ではますます研究開発が進められている。ＬＣＤのサイズは、現在ＬＣＤの周辺にある大規模集積（ＬＳＩ）ドライバ回路および超高密度集積（ＶＬＳＩ）ドライバ回路をＬＣＤ自体に組み込むことによって、縮小することができる。外部に配置される駆動回路およびトランジスタを無くすことにより、製品のサイズが小さくなり、プロセスの複雑さが軽減され、プロセス工程数が減り、最終的には、ＬＣＤが実装される製品の価格が削減される。
【０００３】
ＬＣＤの主要構成要素であって、ＬＣＤのさらなる改良を得るために強化しなければならない構成要素は、薄膜トランジスタ（ＴＦＴ）である。ＴＦＴは、典型的には、石英、ガラスあるいは平坦なプラスチックなどの透明基板上に作られる。ＴＦＴは、スイッチとして用いられ、ＬＣＤの様々な画素がドライバ回路に応答して荷電されることを可能にする。ＴＦＴデバイスの電子移動度を増加させることによって、ＴＦＴの性能が向上し、ドライバ回路の機能がＴＦＴに組み込まれる。トランジスタの電子移動度を増加すれば、より速いスイッチング速度を有するトランジスタが得られる。電子移動度が増加した改良されたＴＦＴにより、より小型のＬＣＤスクリーン、より低い電力消費、およびより高速なトランジスタ応答時間がもたらされる。ＬＣＤ解像度をさらに高めるためには、透明基板上に実装されるＴＦＴが、現在スクリーンの縁部に沿って実装されているＩＣドライバ回路に匹敵する電子移動度特性を持つことが必要であろう。即ち、ディスプレイと、ディスプレイ全体にわたって配置されるドライバＴＦＴとが、実質的に同じ性能レベルで動作しなければならない。
【０００４】
アモルファス膜からなる活性領域を有する典型的な薄膜トランジスタのキャリア移動度は乏しく、０．１ｃｍ２／Ｖｓ〜０．２ｃｍ２／Ｖｓのオーダである。キャリア移動度は、結晶化されたシリコンを用いることによって向上する。ＴＦＴドライバ回路に通常用いられる単結晶シリコントランジスタは、５００ｃｍ２／Ｖｓ〜７００ｃｍ２／Ｖｓのオーダの電子移動度を有する。多結晶シリコントランジスタの性能は、これらの両極端のトランジスタの間であり、１０ｃｍ２／Ｖｓ〜４００ｃｍ２／Ｖｓのオーダの移動度を有する。１００ｃｍ２／Ｖｓを越える移動度を有する薄膜トランジスタであれば、ＬＣＤの周辺に実装されるドライバ回路と置き換えるためにおそらく有用であろう。しかし、４０ｃｍ２／Ｖｓ〜５０ｃｍ２／Ｖｓの電子移動度を有する多結晶ＴＦＴでも、生産するのは困難であった。
【０００５】
ＬＣＤで用いるための単結晶シリコン膜の製造は、この単結晶シリコン膜を比較的脆い透明基板に付着させる場合、困難である。石英基板は、高いプロセス温度に耐えることはできるが、高価である。ガラスは安価ではあるが、実質的に長い時間６００℃を越える温度に晒されると変形しやすい。多結晶シリコントランジスタでも、ガラスを用いる場合には低温の結晶プロセスを用いなければならないため、その製造は非常に困難である。現在の多結晶化プロセスでは、典型的には、約３０ｃｍ２／Ｖｓ〜約５０ｃｍ２／Ｖｓの移動度を有するＴＦＴを製造するためには、６００℃で約２４時間のアニール時間が必要である。このように長いプロセス時間が必要であるため、現在の多結晶化プロセスは、コスト効率が特によいわけではなく、得られるＴＦＴ製品はＬＣＤドライバ回路には不適切である。
【０００６】
アモルファスシリコンを多結晶シリコンに変えるために、様々なアニール法がある。アモルファスシリコン膜を直接堆積させることがおそらく最も安価なＴＦＴ製造方法であろう。この場合、典型的には、加熱されたサセプタに透明基板を装着し、その後、透明基板を、シリコン元素および水素元素を含むガスに晒す。ガスは、分解して基板上に固相のシリコンを残す。プラズマ増速化学蒸着（ＰＥＣＶＤ）システムでは、無線周波数（ＲＦ）エネルギーの使用により、ソースガスの分解が助けられる。低圧化学蒸着（ＬＰＣＶＤ）システムまたは超高真空化学蒸着（ＵＨＶ−ＣＶＤ）システムは、熱分解により低圧力でソースガスを分解する。光ＣＶＤシステムでは、光子エネルギーによりソースガスの分解が助けられる。高密度プラズマＣＶＤシステムでは、誘導結合されたプラズマおよびヘリコンソースなどの高密度プラズマソースが用いられる。熱線ＣＶＤシステムでは、活性化された水素原子を生成することにより、ソースガスが分解される。しかし、直接堆積されて作られたＴＦＴの性能特性は乏しく、移動度は、１ｃｍ２／Ｖｓ〜１０ｃｍ２／Ｖｓのオーダである。
【０００７】
固相結晶化（ＳＰＣ）は、広く用いられているシリコン結晶化法である。このプロセスでは、アモルファスシリコンを、少なくとも数時間の間、６００℃に近づく熱に晒す。典型的には、複数のＬＣＤ基板からなる大きなバッチを、抵抗性ヒータ熱源を有する炉で処理する。この結晶化プロセスから作られるＴＦＴは、直接堆積により作られるＴＦＴよりもコストはかかるが、５０ｃｍ２／Ｖｓのオーダの移動度を有する。高速熱アニール（ＲＴＡ）は、より高い温度を使用するが、その持続期間は非常に短い。典型的には、ＲＴＡの間、基板は７００℃または８００℃に近づく温度に晒されるが、アニール処理は、比較的迅速に行われ、分または秒の単位の程度で行われる。このように熱に晒される時間が短いため、ガラス基板は無傷のままである。このようにプロセスが迅速に行われるため、基板を連続的に処理すると経済的である。基板１枚ずつでは、大きいバッチの基板よりも速くアニール温度にすることもできる。タングステン−ハロゲンまたはキセノンアーク加熱ランプがしばしばＲＴＡ熱源として用いられる。
【０００８】
アモルファスシリコンのアニールには、エキシマレーザ結晶化（ＥＬＣ）プロセスも用いられており、幾らか成功を収めている。レーザは、アモルファス膜の領域を、非常に短い時間非常に高い温度に晒すことを可能にする。これにより、理論的には、アモルファスシリコンが設けられた透明基板を劣化させることなく、アモルファスシリコンをその最適温度でアニールする可能性が得られる。しかし、この方法には、プロセス工程のうちの幾つかの工程に対する制御を欠いているため、この方法の使用は制限されている。典型的には、レーザの口径サイズは比較的小さい。この口径サイズ、レーザのパワー、および膜厚のため、最終的にシリコンをアニールするためにはレーザの多数の経路あるいはショットが必要とされる。レーザを精確に制御することは困難であるため、多数のショットを行うと、アニール処理に非均一性がもたらされる。さらに、ウエハは、炉でバッチ単位でアニールするかわりに、連続的にアニールしなければならない。この方法によって作られるＴＦＴでは、１００ｃｍ２／Ｖｓを上回る移動性を得ることはできるが、直接堆積あるいはＳＰＣによって作られるＴＦＴよりもかなり高価になってしまう。
【０００９】
また、シリコンの結晶化を促進するために、アルミニウム、インジウムスズ酸化物などの金属、およびニッケル、コバルト、パラジウムなどの遷移金属を使用することについても研究が進められている。ニッケルジシリサイドの格子定数がシリコンと類似しているため、ニッケルは特に有望であると思われる。一般に、ニッケルは、ＬＣＤ基板を縮みにくくするように、従来の固相結晶化（ＳＰＣ）に典型的には必要とされるアニール温度を約６００℃から約５００℃〜約５５０℃の範囲に低下させるために用いられている。また、ニッケルの使用により、アニール処理時間が大幅に短縮される。このプロセスを通して作られるＴＦＴは、コストの面ではＳＰＣ法で作られるＴＦＴとほぼ同じであるが、金属により引き起こされるＴＦＴの移動度は、１００ｃｍ２／Ｖｓに近づき得る。Ｌｉｕらの米国特許第５，１４７，８２６号は、アニール温度を約５５０℃〜約６５０℃の範囲に低下させることができるように、アモルファスシリコンの上にニッケル膜を堆積させることを開示している。Ｆｏｒｎａｓｈらの米国特許第５，２７５，８５１号も、同様のプロセスを開示している。しかし、いずれの方法でも、非常に高い電子移動度を有する多結晶シリコンＴＦＴは製造されない。
【００１０】
ＳＰＣあるいはレーザアニール処理の改良は、本願の優先権主張の基礎となる米国出願と同一譲受人に譲渡されたＴｏｌｉｓ Ｖｏｕｔｓａｓによる「Ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ Ｓｉｌｉｃｏｎ ｆｒｏｍ ｔｈｅ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ ｏｆ Ｍｉｃｒｏｃｒｙｓｔａｌｌｉｎｅ Ｓｉｌｉｃｏｎ ａｎｄ Ｍｅｔｈｏｄ ｆｏｒ Ｓａｍｅ」と題された１９９７年５月７日出願の同時係属中の米国特許出願シリアル番号第０８／８１２，５８０号に示されている。上記特許出願は、埋め込まれた微結晶を有するアモルファス膜を用いて多結晶シリコンを生成することを開示している。この多結晶シリコンは、結晶構造のより均一な分布、およびより大きい結晶粒子を有する。しかし、上記出願は、品質の向上、コストの削減、および金属により引き起こされる結晶化膜という主題には取り組んでいない。
【００１１】
【発明が解決しようとする課題】
アモルファスシリコンを加熱して、結晶化されたシリコンを形成するプロセスは、完全には理解されておらず、現在この主題についての研究が続けられている。温度の変動、膜厚、アモルファス物質が溶ける程度、膜中の不純物、およびその他の一連のファクタが、アモルファスシリコンのアニールに影響を及ぼす。一般に、結晶化による大きい粒子、あるいは、高キャリア移動度を支持することができる結晶化は、多結晶膜で、融点付近の特定の温度で起こる。この好ましい温度を下回る温度では、アモルファスシリコンが溶ける程度は、大きい粒子の領域を形成するあるいは均一に結晶化された膜を形成するのに十分ではない。この好ましい温度を上回る温度では、すぐにバルク核形成（ｂｕｌｋ−ｎｕｃｌｅａｔｉｏｎ）が起こってしまう。アモルファス物質のバルク核形成が起こると、アモルファス膜が自発的に比較的小さい粒子サイズに結晶化され、このため、電子移動度が比較的乏しくなってしまう。
【００１２】
アモルファスシリコンをアニールして、ガラス基板上に、１００ｃｍ２／Ｖｓを上回る電子移動度を有する多結晶ＴＦＴトランジスタを形成する方法を発見すれば有利であろう。
【００１３】
また、低コストの、金属により引き起こされる結晶化を改良して、１００ｃｍ２／Ｖｓを上回る電子移動度を有する多結晶ＴＦＴトランジスタを形成する方法を発見すれば有利であろう。さらに、ＲＴＡプロセスを取り込んでアニール処理時間を短縮し、それによりアニールのコストを削減することができれば有利であろう。
【００１４】
本願発明は上記課題を解決するためになされたものであり、高電子移動度を有するＴＦＴに用いられる多結晶膜を低コストで提供するための、アモルファス膜の結晶化方法を提供することをその目的とする。
【００１５】
【課題を解決するための手段】
本発明による高電子移動度を有する薄膜トランジスタの形成における、アモルファス膜の結晶化方法は、（ａ）ガラスからなる透明基板の上に、第１の膜厚を有するシリコンのアモルファス膜の層を堆積させる工程と、（ｂ）該アモルファス膜の上に接するように、第２の膜厚を有するニッケルからなる遷移金属膜の層を堆積させる工程と、（ｃ）該工程（ａ）および（ｂ）で堆積された膜をアニールして、該アモルファス膜のうちで該遷移金属の下にある部分を使用して遷移金属半導体化合物としてニッケルシリサイドを形成する工程と、（ｄ）該工程（ｃ）によってニッケルシリサイドが形成されたシリコンのアモルファス膜を、４００℃〜５００℃の範囲の温度で予熱する工程と、（ｅ）該工程（ｄ）による予熱の後に、高速熱アニールを施して、該シリコンのアモルファス膜を少なくとも部分的に多結晶膜に変える工程とを包含し、該工程（ｄ）による予熱温度から前記高速熱アニールに必要な温度まで、１０℃／秒を上回る昇温速度で昇温させることを特徴とする。
前記工程（ｃ）は、２５０℃〜５５０℃の範囲の温度で、３０秒の未満の時間で実施される。
前記高速熱アニールは、６５０℃〜８００℃の平均温度で、１ナノ秒〜１０００秒の範囲の時間で実施される。
前記昇温速度が５０℃／秒を上回る。
前記工程（ａ）の前に、ガラス基板である前記透明基板の上に酸化シリコン、窒化シリコン、および酸化シリコンと窒化シリコンとの組合せからなる群から選択されるバリア層を堆積させる工程をさらに包含する。
また、本発明の高電子移動度を有する薄膜トランジスタの形成における、アモルファス膜の結晶化方法は、（ａ）ガラスからなる透明基板の上に、第１の膜厚を有するシリコンのアモルファス膜の層を堆積させる工程と、（ｂ）該アモルファス膜にニッケルからなる遷移金属を導入する工程と、（ｃ）該工程（ｂ）によってニッケルが導入された該シリコンのアモルファス膜を４００℃〜５００℃の範囲の温度で予熱する工程と、（ｄ）該工程（ｃ）による予熱の後に、高速熱アニールを施して、該シリコンのアモルファス膜を少なくとも部分的に多結晶膜に変える工程とを包含し、該工程（ｃ）による予熱温度から前記高速熱アニールに必要な温度まで、１０℃／秒を上回る昇温速度で昇温させることを特徴とする。
前記高速熱アニールは、６５０℃〜８００℃の平均温度で、１ナノ秒〜１０００秒の範囲の時間で実施される。
前記昇温速度が５０℃／秒を上回る。
本発明の薄膜トランジスタは、透明基板と、該透明基板の上にある薄膜トランジスタ用多結晶半導体膜とを含む薄膜トランジスタであって、該薄膜トランジスタ用多結晶半導体膜は、ガラスからなる該透明基板の上に第１の膜厚を有するシリコンのアモルファス膜と、該アモルファス膜の上に接するように第２の膜厚を有するニッケルからなる遷移金属とを堆積させ、該遷移金属および該アモルファス膜をアニールして遷移金属半導体化合物としてニッケルシリサイドを形成した後に、４００℃〜５００℃の範囲の温度で予熱し、１０℃／秒を上回る昇温速度で高速熱アニールに必要な温度まで昇温した後に、高速熱アニール工程を実施することによって形成されている。
前記遷移金属およびアモルファス膜のアニールが、２５０℃〜５５０℃の範囲の温度で、３０秒の未満の時間で実施される。
前記高速熱アニール工程は、６５０℃〜８００℃の平均温度で、１ナノ秒〜１０００秒の範囲の時間で実施される。
前記昇温速度は、５０℃／秒を上回る。
前記透明基板の上に、酸化シリコン、窒化シリコン、および酸化シリコンと窒化シリコンとの組合せからなる群から選択されるバリア層が堆積されている。
また、本発明の薄膜トランジスタは、透明基板と、該透明基板の上にある薄膜トランジスタ用多結晶半導体膜とを含む薄膜トランジスタであって、該薄膜トランジスタ用多結晶半導体膜は、ガラスからなる該透明基板の上に第１の膜厚を有するシリコンのアモルファス膜を堆積させ、該アモルファス膜に該遷移金属としてニッケルを導入した後に、該アモルファス膜を４００℃〜５００℃の範囲の温度で予熱し、１０℃／秒を上回る昇温速度で高速熱アニールに必要な温度まで昇温した後に、該遷移金属とともに該アモルファス膜を高速熱アニールすることによって形成されている。
前記遷移金属であるニッケルの該アモルファス膜への該導入は、無電解めっき、選択的化学蒸着、および第１のドーズ量のイオン注入からなる群から選択される。
前記該遷移金属であるニッケルは、１×１０14イオン／ｃｍ2〜１×１０16イオン／ｃｍ2の範囲の第１のドーズ量のニッケルイオンのイオン注入によって導入される。
前記アモルファス膜であるシリコンは、５００Å以上の第１の膜厚を有し、前記ニッケルイオンの前記第１のドーズ量は１×１０14イオン／ｃｍ2である。
前記高速熱アニールは、６５０℃〜８００℃の平均温度で、１ナノ秒〜１０００秒の範囲の時間で実施される。
前記昇温速度は、５０℃／秒を上回る。
前記透明基板の上に、酸化シリコン、窒化シリコン、および酸化シリコンと窒化シリコンとの組合せからなる群から選択されるバリア層が堆積されている。
【００５８】
以下に作用を説明する。
【００５９】
本発明の結晶化方法は、遷移金属（例えば、ニッケル）を用いて、結晶化を引き起こすのを助けることを含み、短時間の間、高温でアモルファスシリコンをアニールすることを含むので、該遷移金属膜が、連続する一方向性の成長フロントで該アモルファス膜の高速結晶化を引き起こす。
【００６０】
【発明の実施の形態】
添付の図面を参照しながら、好適な実施形態についての以下の詳細な説明を考慮することにより、本発明がより良く理解される。
【００６１】
図１から図３に、高電子移動度を有する完成された多結晶膜を形成するアニール法であって、ニッケルにより引き起こされる２工程アニール法の段階を示す。ＴＦＴ多結晶半導体膜は、遷移金属とともにアモルファス膜を高速熱アニール（ＲＴＡ）することによって形成される。図１は、アモルファス膜、即ちアモルファス層３の堆積を示す部分断面図である。典型的には、アモルファス層３は、透明基板４の上に介在バリア層５を介して堆積される。アモルファス層３の上には、遷移金属膜６が堆積される。
【００６２】
図２は、第１のアニール工程後の図１のアモルファス膜３を示す部分断面図である。アモルファス膜３のうち遷移金属膜６の下にあった部分が使われて、遷移金属半導体化合物７が形成されている。第１のアニール工程の後、反応しなかった遷移金属膜６は除去される。
【００６３】
図３は、ＲＴＡを施してアモルファス膜３を多結晶膜８に変えた後の、図２のアモルファス膜３を示す部分断面図である。以下の本発明の説明において、説明の焦点を、多結晶膜の製造に広げることができること、あるいはＬＣＤ上に作られるＴＦＴに用いる多結晶膜に狭めることができることが理解される。以下、図１から図３にまとめた２工程アニール処理の詳細を、図４から図１１のＴＦＴについて説明する。
【００６４】
図４から図１１は、完成された薄膜トランジスタを形成する方法における段階を示し、この方法では、２工程アニール処理による多結晶膜の形成を引き起こすためにニッケルが用いられている。図４から図１１は、２工程アニール処理、即ち、アモルファス膜および遷移金属膜をアニールして遷移金属半導体化合物を形成する第１の工程と、高速熱アニール（ＲＴＡ）を施してアモルファス膜を結晶化する第２の工程とによって形成されるＴＦＴ多結晶半導体膜を示している。アニール処理において遷移金属を含んでいることにより、一方向性の成長フロントに沿って高速結晶化が促進される。
【００６５】
図４は、製造中の薄膜トランジスタ１０の部分断面図である。薄膜トランジスタ１０は、典型的には、液晶ディスプレイ（図示せず）の重要な構成要素のうちの１つとして用いられる。ＴＦＴ１０は、透明基板１２を含む。透明基板１２は、ガラスおよび石英からなる群から選択される。透明基板１２の上には、アモルファス膜、即ち、アモルファス層１４が堆積される。アモルファス膜１４は、シリコン、ゲルマニウム、およびシリコン−ゲルマニウム合金からなる群から選択される。アモルファス膜１４は、多くのＴＦＴ製造プロセスでは、ＰＥＣＶＤによって堆積される。幾つかの応用では、透明基板１２の上にバリア層１６が堆積される。バリア層１６は、酸化シリコン、窒化シリコン、および酸化シリコンと窒化シリコンとの組合せからなる群から選択される。本発明の幾つかの局面では、バリア層１６は、４０００Åの厚みを有するＴＥＯＳ（ｔｅｔｒａｅｔｈｙｌ ｏｒｔｈｏｓｉｌｉｃａｔｅ）酸化物である。
【００６６】
図５は、酸化物層１８を堆積した後のＴＦＴ１０の部分断面図である。本発明の幾つかの局面では、酸化物層１８は１０００Åの膜厚を有する。酸化物層１８の堆積の前に、任意の従来のフォトリソグラフィープロセスによってアモルファス層１４をエッチングし、アモルファス層１４の選択された領域あるいは島を残す。
【００６７】
図６は、酸化物層１８の上に半導体材料膜２０を堆積させてゲートを形成した後のＴＦＴ１０の部分断面図である。半導体材料膜２０は、典型的には、多結晶シリコン、高融点金属、およびポリサイドからなる群から選択される。しかし、その他の従来の半導体材料を用いることも適切であり得る。
【００６８】
図７は、アモルファス層１４にドーピング不純物を注入してソース／ドレイン領域を形成する際のＴＦＴ１０の部分断面図である。ドーピング不純物は、ＴＦＴ１０に向けられた矢印２２で示される。ドーピング不純物２２は、リン、砒素およびボロンからなる群から選択される。当該技術分野において周知であるように、これらの不純物を用いて、ソースおよびドレインのためのｎ＋あるいはｐ＋活性領域を形成する。本発明の幾つかの局面では、別個のＲＴＡ処理工程を用いてドーパント２２（即ち、ドーピング不純物２２）を活性化する。
【００６９】
図８は、アモルファス膜１４の上に接触するように遷移金属膜２４を堆積させた後のＴＦＴ１０の部分断面図である。遷移金属膜２４は、ニッケル、コバルト、パラジウムおよび白金からなる群から選択される。遷移金属膜２４は、スパッタリング技術および電子ビーム蒸着によって堆積される。遷移金属膜２４の堆積前に、酸化物層１８は選択的に除去される。
【００７０】
ゲート２０をマスクとして用いて、酸化物層１８は、ＴＦＴ１０からエッチングされる。以下、ゲート２０の下に残っている酸化物層１８をゲート酸化物層１８と呼ぶ。アモルファス膜１４は参照番号２６で示す第１の膜厚を有し、遷移金属膜２４は参照番号２８で示す第２の膜厚を有する。以下に説明する、遷移金属によって引き起こされる結晶化により、低リーク電流のトランジスタ活性領域が得られる。本発明の１つの局面では、遷移金属膜２４の第２の膜厚２８は５Åよりも大きい。好適な実施形態では、遷移金属膜２４はニッケルであり、第２の膜厚２８は５Åよりも大きく、アモルファス膜１４はシリコンであり、その第１の膜厚は５００Å以上である。薄いトランジスタ活性領域は高電子移動度およびわずかなリーク電流を有する。
【００７１】
図９は、２工程アニール処理の第１のアニール工程を行った後のＴＦＴ１０の部分断面図である。遷移金属膜２４およびアモルファス膜１４をアニールし、以下に示す第２の高速熱アニール工程を行う前に、遷移金属半導体化合物３０を形成している。反応しなかった遷移金属膜２４（図８）は、硫酸と過酸化水素との混合物によってエッチングにより除去される。このエッチングは、ピラニアエッチ（ｐｉｒａｎｈａ ｅｔｃｈ）と呼ばれることもある。この清浄工程により、アニールされて遷移金属半導体化合物３０を形成した遷移金属膜２４（例えばニッケル膜）を除く実質的にすべての遷移金属膜２４がＴＦＴ１０から取り除かれる。アモルファス膜１４がシリコンであり、遷移金属膜２４がニッケルである場合、第１のアニール工程により、ニッケル半導体化合物３０としてシリサイドが生成される。シリサイドは、ニッケルモノシリサイド、ニッケルジシリサイド、およびニッケルモノシリサイドとニッケルジシリサイドとの混合物を含むものとして理解される。同様に、アモルファス膜１４がゲルマニウムである場合、ゲルマニウム化物またはゲルマニウム化ニッケルが形成される。アモルファス膜１４がシリコン−ゲルマニウム合金である場合、ニッケル半導体化合物３０はゲルマノシリサイドまたはニッケルゲルマノシリサイドである。
【００７２】
アモルファス膜１４がシリコンであり、遷移金属膜２４がニッケルである場合、第１のアニール工程は、２５０℃〜５５０℃の範囲で３０秒未満の間起こる。このような短い持続期間および低い温度により、ニッケル汚染が最小にされる。即ち、隣接する誘電材料（図示せず）へのニッケルの浸透が最小にされる。ニッケルが誘電材料中に含まれると、誘電体の電気的絶縁機能が低下する。本発明の好適な実施形態では、アニールは、２５０℃〜４７０℃の範囲で３０秒未満の間起こる。理論で決めようとしているわけはないが、２５０℃〜４７０℃の範囲でのアニールはニッケルモノシリサイドの形成を引き起こし、４７０℃〜５５０℃の範囲でのアニールはニッケルジシリサイドの形成を引き起こすと考えられている。これらの２つの形態のシリサイドはともに結晶化を助けるために有用であるが、隣接する誘電体（例えば酸化物）領域へのニッケルの拡散を低減するためには、低温アニールが好ましい。
【００７３】
図１０は、第２のアニール工程である高速熱アニールの後のＴＦＴ１０の部分断面図である。ＴＦＴ１０の上には、金属間絶縁体層、即ち、層間誘電体３２が堆積される。コンタクトホールは、ソースおよびドレイン領域の上にある遷移金属半導体化合物３０にアクセスするため、およびゲート２０にアクセスするために層間誘電体３２を貫通するものとして規定される。好適な実施形態では、アモルファス膜１４はシリコンであり、遷移金属膜２４はニッケルであり、第２の高速熱アニール工程は、６５０℃〜８００℃の平均温度で、１ナノ秒（ｎｓ）〜１０００秒の時間起こる。アニール時間の長さは、温度、膜厚、および膜材料に依存する。高速熱アニール工程の間に、アモルファスシリコン層１４は、多結晶層３４に変わる。高速アニール処理は、トランジスタリーク電流を悪化させる、多結晶膜中のニッケル化合物の偏析の数を最小にする。
【００７４】
結晶化プロセスでは、高速熱アニール温度に素早く達することが重要である。この目標を達成するために、第２のアニール工程の前にＴＦＴ１０を予熱する。その後、高速熱アニール温度に達するまで、非常に急速に昇温させる。この高速昇温プロセスは、昇温時間の間に起こる、遷移金属により補助される結晶成長を低減する。この結晶成長は、温度がより低いときに、低品質の結晶を生成する。この高速昇温はまた、アモルファス膜１４が結晶化するときに自発的に起こる核形成を防ぐ役割を果たす。このような自発的な核形成により、典型的には３０ｃｍ２／Ｖｓ未満の電子移動度特性を有するより低品質の結晶体が生成される。
【００７５】
本発明の１つの局面では、透明基板１２はガラスであり、第１のアニール工程の間に形成されるニッケル半導体化合物３０はニッケルシリサイドである。第２の高速熱アニール工程の前に、アモルファスシリコン膜１４およびニッケルシリサイド３０は、４００℃〜５００℃の範囲の温度で予熱される。ＴＦＴ１０の予熱が終わると、予熱温度から第２の高速熱アニール温度に、１０℃／秒を上回る昇温速度で昇温させる。好適な実施形態では、昇温速度は、５０℃／秒を上回る。高速昇温の温度のため、より低い温度で起こる、遷移金属によって補助されるより低品質の結晶成長は、インキュベーション期間中に起こる。さらに、高速昇温時間により、純粋なアモルファス膜領域で自発的に起こる核形成が最小にされる。好適な実施形態では、高速熱アニールは、アニール熱源として、タングステン−ハロゲンランプ、キセノンアークランプ、およびエキシマレーザを用いることを含む。様々な予熱温度、昇温中の温度、およびアニール温度は、アモルファス膜１４が経る温度として定義されることが理解される。
【００７６】
図１１は、完成されたＴＦＴ１０の部分断面図である。図４から図１０に示すように、基板１２上にアモルファス膜１４を堆積させ、遷移金属膜２４とともにアモルファス膜１４を高速熱アニールすることによって形成されたＴＦＴ多結晶半導体膜３４が、透明基板１２の上にある。図１１はまた、金属層（ｍｅｔａｌ ｌｅｖｅｌ）３６を示す。金属層３６は、層間誘電体３２を貫通するビア（ｖｉａ）を満たしており、ＴＦＴ１０のソース領域、ドレイン領域およびゲート領域にアクセスしている。金属層３６は、ＴＦＴ１０の他の部分へのコンタクトあるいはその後に堆積される他の金属層または半導体領域（図示せず）へのコンタクトを形成する準備のためにパターニングされる。あるいは、ＴＦＴは、アモルファス膜１４を遷移金属膜２４の上に接するように堆積させて製造される。この場合、膜１４および２４はその後、上述の方法と同様の方法でアニールされる。また、本発明のアニール法を用いて、上述の製造プロセスと実質的に逆順の製造プロセスを経る底部ゲートＴＦＴが製造される。
【００７７】
図１２は、低温で金属により引き起こされる結晶化から生じる不規則な成長フロントを示す（先行技術）。例えば５００℃のアニール温度で、金属により引き起こされる結晶化は、異方性振る舞いを示す。成長の異方性の性質は、温度がより低いと高められる。結晶成長は、繊維の性質を有し、約１００Åの幅の＜１１１＞配向を有する。より低い温度では、他の結晶配向と比べて、＜１１１＞配向での差別的成長が高められる。その結果、不規則な形状の複雑な成長フロントが生じる。ニッケルは、さらなる結晶化を引き起こす成長フロントの端でアモルファス膜中に拡散する。不規則な成長フロントにより、ニッケル化合物の偏析が、結晶化された膜に捉えられる可能性が高まる。ニッケルシリサイドは導電性材料であるため、ニッケル化合物の偏析を有する結晶化された膜から作られたＴＦＴは高リーク電流を示す。また、不規則な成長フロントにより、アモルファス膜が結晶化されるときにアモルファスエンクレーブが成長フロントの後ろに捉えられる可能性が高まる。アモルファスエンクレーブは、ＴＦＴ性能を劣化させ、電子移動度を低下させる。
【００７８】
図１３は、高速熱アニール処理の間にニッケルシリサイド層からシリコンに現れる一方向性の成長フロントを示す。上で示した図１２の場合のように、ニッケルは、さらなる結晶化を引き起こす成長フロントの端でアモルファス膜中に拡散する。しかし、図１３に示す成長フロントは連続している、即ち一方向性である。一方向性の成長フロントは、シリサイドあるいはアモルファス物質がアモルファス膜中に拡散するときにシリサイドあるいはアモルファスのエンクレーブを捉えにくい。成長フロントに沿った結晶化は、より高いアニール温度ではより異方性でないため、横方向の成長フロントから突き出る繊維の数はより少ない。結晶学的配向がよりランダムになれば、横方向の成長速度はより均一になる。そのような膜から作られるＴＦＴは、高電子移動度および低リーク電流の特性を有する。
【００７９】
高速熱アニール温度の上限は、必要な長さの横方向の成長が起こるまでにアモルファス膜の核形成を起こさないような温度に選択される。一般に、アモルファスシリコン膜で自発的に起こる核形成は、高速熱アニール温度が約８００℃を越えると、１分未満で起こる。この自発的な核形成の発生に必要とされる正確なタイミングおよび温度は、特定のアモルファス膜の特性に依存する。
【００８０】
図１４は、ニッケルによって引き起こされる結晶化の横方向成長速度を温度の変数とともに示す。成長速度ｖは、以下の式によって与えられる。
ｖ＝ｖｏｅｘｐ（−Ｅａ／ｋＴ）
ここで、ｖｏは周波数ファクタ（ｃｍ２／ｓ）であり、Ｅａは活性化エネルギー（ｅＶ）であり、Ｔは絶対温度（Ｋ）であり、ｋはボルツマン定数（ｅＶ／Ｋ）である。理論で決めようとしているわけではないが、上の式は、アモルファスシリコンで起こる、ニッケルによって補助される結晶化の性質を説明しているように思われる。横方向の成長に関する上の式に用いられている活性化エネルギーＥａは２．４ｅＶであり、これは、単結晶シリコン基板上のアモルファスシリコン膜の従来の固相結晶化と同じである。この活性化エネルギーの均一性は、これらの両方のプロセスにおいてＳｉ−Ｓｉ結合に同じ切断および再配列があることを示唆している。シリコン結晶のマトリクスとして機能する、ニッケルジシリサイドのほぼ整合する格子構造の存在により、周波数ファクタはｖｏ＝９．０×１０９ｃｍ２／ｓであり、従来のＳＰＣの周波数ファクタの約２４倍である。図１４によれば、７５０℃での成長速度は、５５０℃での成長速度よりも約７７３倍速い。従って、本発明の方法のアニール時間は、先行技術の低温アニール法のほぼ１０００分の１である。
【００８１】
図１４は、特定の温度についての横方向成長速度を示す。このグラフを用いると、必要とされる長さの横方向成長を作り出すために必要な時間が計算される。例えば、８ミクロンのトランジスタチャネル長は、約７５０℃で約８秒間のアニール時間で結晶化される。即ち、７５０℃では、１ミクロン／秒の速度である。このようにアニール時間が短いため、Ｃｏｒｎｉｎｇ １７３７基板などのガラス板は、変形せずにより高い温度に耐えることができる。さらに、このような短いアニール時間により、従来の炉で行われるより低い温度でのアニールよりも高い生産性が確実に得られる。本発明のより高い温度でのアニール法により、短時間でより高品質な多結晶膜が生成される。これは、当該分野において現在まで研究が進められてきた方向に反している。特定のソース／ドレイン領域を結晶化するために必要とされる時間はまた、シリサイドおよびアモルファス膜のジオメトリおよび配置に依存する。
【００８２】
図１５から図１８は、高電子移動度を有する完成されたＴＦＴ用多結晶半導体膜を形成するための、ニッケルにより引き起こされる１工程高速熱アニール工程の段階を示す。多結晶膜は、遷移金属とともにアモルファス膜を高速熱アニールすることによって形成される。図１から図１１の場合と同様に、本発明は、その焦点を広げると、多結晶膜の形成を説明している。しかし、多結晶膜は典型的にはＴＦＴの製造に用いられるため、本発明は、多結晶ＴＦＴ膜に関する記載としても説明される。図１５は、ガラスまたは石英から選択される透明基板５２を有する薄膜トランジスタ５０を示す。透明基板５２の上には、アモルファス膜、即ちアモルファス層５４がある。バリア層５６は、透明基板５２とアモルファス膜５４とを分離する。バリア層５６は、酸化シリコン、窒化シリコン、および酸化シリコンと窒化シリコンとの組合せからなる材料の群から選択される。アモルファス膜５４は、第１の膜厚５８を有する。
【００８３】
図１６は、層間誘電体６０を堆積した後のＴＦＴ５０の部分断面図である。層間誘電体６０は、アモルファス膜５４の選択された領域を露出するようにエッチングされる。即ち、層間誘電体６０は、アモルファス膜５４の選択された領域の上に堆積される。
【００８４】
図１７は、アモルファス膜５４の選択された領域の上にフォトレジスト層６２を堆積した後のＴＦＴ５０の部分断面図である。フォトレジスト６２は、層間誘電体６０のパターンとほぼ一致するようにパターニングされている。このようにして、アモルファス膜５４の選択された領域が露出される。アモルファス膜５４の選択された領域は、層間誘電体６０およびフォトレジスト６２を貫通するビア、即ち開口によって露出されたままにされる。アモルファス膜５４に遷移金属を導入する。遷移金属の導入は、無電解めっき、選択的化学蒸着、および第１のドーズ量のイオン注入からなる群から選択される。選択的化学蒸着は、遷移金属を含む金属有機化合物を形成することと、酸化物などの材料を用いて、遷移金属が望ましくない領域を覆うこととを含む。好ましくは、遷移金属は、イオンとしてアモルファス膜５４に注入される。遷移金属イオンは、参照番号６４で示され、ＴＦＴ５０の方に向く矢印として示されている。一般に、遷移金属イオン６４は、アモルファス膜５４中に分布され、イオンの濃度はアモルファス膜５４の中心で最も高くなる。即ち、イオンの濃度は、アモルファス膜５４のうちでフォトレジスト６２の間隙の下にある領域で最も高くなる。イオン６４は、アモルファス膜５４の中心領域からガウス分布パターンに従うが、標準偏差は、イオン分布パターンを実質的に均一にするためには十分に大きい。
【００８５】
アモルファス膜５４は、シリコン、ゲルマニウム、およびシリコン−ゲルマニウム合金からなる群から選択される。好適な実施形態では、アモルファス膜５４はシリコンであり、遷移金属６４はニッケルであり、ニッケルイオンの第１のドーズ量は１×１０１４イオン／ｃｍ２〜１×１０１６イオン／ｃｍ２までの範囲である。本発明の１つの局面では、アモルファスシリコン層５４の第１の膜厚５８は５００Åであり、第１のドーズ量は１×１０１４イオン／ｃｍ２である。
【００８６】
図１８は、高速熱アニール後のＴＦＴ５０の部分断面図である。フォトレジスト６２は、ＴＦＴ５０から取り除かれている。ＲＴＡ処理は、アモルファス膜５４を少なくとも部分的に多結晶膜６６に変える。ニッケルは、連続する一方向性の成長フロントでアモルファス膜５４の高速結晶化を引き起こす。高速熱アニールは、６５０℃〜８００℃の範囲の平均温度で、１ｎｓ〜１０００秒の範囲の時間起こる。アニール熱源は、タングステン−ハロゲンランプ、キセノンアークランプ、およびエキシマレーザからなる群から選択される。
【００８７】
本発明の１つの局面では、透明基板５２はガラスであり、ニッケルイオン６４が注入されたアモルファスシリコン膜５４は、高速熱アニール工程の前に、４００℃〜５００℃の範囲の温度に予熱される。予熱後、予熱温度から高速熱アニール温度まで、１０℃／秒を上回る昇温速度で昇温させる。好ましくは、昇温速度は、５０℃／秒を上回る。図１５から図１８は、本発明による、アモルファス膜５４を結晶化するための１工程高速熱アニール処理を大まかに示している。図１５から図１８に示す１工程高速熱アニール処理は、完成されたＴＦＴトランジスタの多結晶ソース／ドレイン領域の形成に適用できる。図４から図１１に示す２工程アニール処理については、完成されたＴＦＴの製造工程をより具体的に説明しているが、この１工程の方法については、説明を簡潔にするために、そのような具体的な説明を省略している。
【００８８】
図１９は、高電子移動度を有する薄膜トランジスタの形成においてアモルファス膜を結晶化する２工程アニール法を説明するためのフローチャートである。工程７０で、薄膜トランジスタを形成するためのアモルファス膜を与える。工程７２で、第１の膜厚を有するアモルファス膜の層を堆積させる。工程７４で、アモルファス膜の上に接するように、第２の膜厚を有する遷移金属膜の層を堆積させる。工程７６で、工程７２および７４で堆積された膜をアニールし、アモルファス膜のうちで遷移金属の下にある部分が使われて遷移金属半導体化合物が形成される。次に続く工程８２および８４は、任意に設けられる工程であり、これらの工程については後述する。工程７８で、高速熱アニールを施し、アモルファス膜を少なくとも部分的に多結晶膜に変える。工程８０は、製品の完成を表す。即ち、遷移金属が、連続する一方向性の成長フロントでアモルファス膜の高速結晶化を引き起こす多結晶膜である。
【００８９】
アモルファス膜は、シリコン、ゲルマニウム、およびシリコン−ゲルマニウム合金からなる群から選択される。遷移金属膜は、ニッケル、コバルト、パラジウムおよび白金からなる群から選択される。本発明の１つの局面では、アモルファス膜はシリコンであり、遷移金属膜はニッケルであり、ニッケル膜の第２の膜厚は５Åよりも大きい。本発明の１つの好適な実施形態では、アモルファスシリコン膜の第１の膜厚は約５００Åである。本発明の別の局面では、工程７６は、２５０℃〜５５０℃の範囲の温度で、３０秒未満の間アニールを行う工程を包含する。好ましくは、このアニールは、２５０℃〜４７０℃までの範囲の温度で行われる。
【００９０】
工程７８は、６５０℃〜８００℃の範囲の平均温度で１ｎｓ〜１０００秒までの時間、高速熱アニールを行う工程を包含する。このようにして、工程７８のアニール処理において、タングステン−ハロゲンランプ、キセノンアークランプ、およびエキシマレーザなどが用いられる。本発明の方法は、低コストのランプヒータおよびより高価なレーザ技術とともに用いるのに適切である。工程７８はまた、上で特定した範囲外の高温および低温を有するが平均温度は６５０℃〜８００℃である熱源の使用を含む。
【００９１】
典型的には、この方法は、透明基板の上にアモルファス膜を堆積させるさらなる工程を含む。この透明基板は、ガラスおよび石英からなる群から選択される。そのようなプロセスで形成された薄膜トランジスタは、液晶ディスプレイにおいて用いるのに適切である。この方法はさらに、工程７２の前に、透明基板の上にバリア層を堆積させるさらなる工程を含む。バリア層は、酸化シリコン、窒化シリコン、および酸化シリコンと窒化シリコンとの組合せからなる材料の群から選択される。
【００９２】
図１９はまた、アモルファス膜を予熱する工程８２を示す。本発明の１つの局面では、透明基板はガラスであり、アモルファス膜はシリコンであり、遷移金属はニッケルである。その後、シリコン膜を４００℃〜５００℃の範囲の温度で予熱する。工程８４で、工程８２の予熱温度から工程７８のＲＴＡ温度に、１０℃／秒を上回る昇温速度、好ましくは５０℃／秒を上回る昇温速度で昇温させる。
【００９３】
図５に示すように、この方法はまた、工程７２で堆積されたアモルファス膜の選択された領域をエッチングする工程と、エッチングで除去されなかったアモルファス膜の表面の上に酸化物層を堆積させてゲート酸化物層を形成する工程とを包含する。さらに、この方法は、ゲート酸化物層の表面の上に半導体材料膜を堆積させる工程を包含する。半導体材料は、多結晶シリコン、ＭｏおよびＴａなどの高融点金属、ならびにポリサイドからなる群から選択される。図７に示すように、この方法は、アモルファス膜にドーピング不純物を注入してソース／ドレイン領域を形成するさらなる工程を包含する。
【００９４】
図２０は、アモルファス膜を結晶化して高電子移動度を有する薄膜トランジスタを形成する１工程アニール法の工程を説明するためのフローチャートである。工程９０で、薄膜トランジスタを形成するためのアモルファス膜を与える。典型的には、アモルファス膜は、シリコン、ゲルマニウム、およびシリコン−ゲルマニウム合金である。工程９２で、第１の膜厚を有するアモルファス膜の層を堆積させる。工程９４で、アモルファス膜に遷移金属を導入する。遷移金属の導入は、無電解めっき、選択的化学蒸着、および第１のドーズ量のイオン注入からなる群から選択される。遷移金属は、ニッケル、コバルト、パラジウムおよび白金からなる群から選択される。次に続く工程１００および１０２は、任意に設けられる工程であり、これらの工程については後述する。工程９６で、高速熱アニールを施し、アモルファス膜を少なくとも部分的に多結晶膜に変える。工程９８は、製品の完成を表す。即ち、遷移金属が、連続する一方向性の成長フロントでアモルファス膜の高速結晶化を引き起こす多結晶膜である。
【００９５】
本発明の１つの局面では、透明基板が与えられる。この透明基板は、ガラスおよび石英からなる群から選択される。その後、工程９２は、透明基板の上にアモルファス膜を堆積させる工程を包含する。従って、薄膜トランジスタは、液晶ディスプレイで使用するために適切である。本発明の１つの局面では、透明基板はガラスであり、アモルファス膜はシリコンであり、遷移金属はニッケルである。図２０においては、工程９６の前に、さらなる工程を包含する。工程１００で、４００℃〜５００℃の範囲の温度でアモルファスシリコン膜を予熱する。工程１０２で、工程１００の予熱温度から工程９６のＲＴＡ温度に、１０℃／秒を上回る昇温速度、好ましくは、５０℃／秒を上回る昇温速度で昇温させる。
【００９６】
本発明の１つの局面では、アモルファス膜はシリコンであり、遷移金属はニッケルであり、工程９４でのニッケルイオンの第１のドーズ量は１×１０１４イオン／ｃｍ２〜１×１０１６イオン／ｃｍ２の範囲である。本発明の１つの好適な局面では、工程９２は、約５００Åの第１の膜厚を有するアモルファスシリコン膜を堆積させる工程を包含し、工程９４は、１×１０１４イオン／ｃｍ２の第１のドーズ量を含む。
【００９７】
工程９６は、６５０℃〜８００℃の範囲の平均温度で１ｎｓ〜１０００秒の時間、高速熱アニールを行なう工程を包含する。工程９６は、タングステン−ハロゲンランプ、キセノンアークランプ、およびエキシマレーザを用いてアニールを行なう工程を包含する。本発明の１つの局面では、工程９２の前に、透明基板の上にバリア層を堆積させるさらなる工程が加えられ、バリア層は、酸化シリコン、窒化シリコン、および酸化シリコンと窒化シリコンとの組合せからなる材料の群から選択される。
【００９８】
図２０に示される方法は概ね図１５から図１８に対応する。対応する図１６に示されるように、工程９２で堆積されたアモルファス膜の選択された領域の上に層間誘電体を堆積させるさらなる工程を包含する。図１７に示されるように、層間誘電体の上にフォトレジストの層を堆積させる工程を包含する。フォトレジスト層は、工程９４のニッケル注入の間、層間誘電体をニッケル汚染から保護する。多結晶膜を形成するこの一般的な方法もまた、ＴＦＴソース／ドレイン領域の形成に適用できる。
【００９９】
先行技術の金属により引き起こされる結晶化方法は、結晶化温度を下げるという目的を有していた。本発明は、全体的な熱収支を削減する。本発明ではより高い温度を用いるため、アニール時間が大幅に短縮されるとともに、ＬＣＤのガラス基板が受ける熱応力が大幅に低減される。さらに、本発明の方法によって達成される結晶化は、以前から知られているＴＦＴ用多結晶膜製造方法よりも優れている。最後に、本発明の高速熱アニールを行なうために必要とされる機器のコストは、レーザアニール機器のコストの約３分の１である。当業者は、本発明により、プロセス工程およびＩＣ構造の変形、ならびに本発明のその他の実施形態を思い付くであろう。
【０１００】
【発明の効果】
本発明によれば、アモルファス膜をアニールして、薄膜トランジスタに適切な多結晶膜を形成する方法が提供される。本発明の多結晶膜を用いた薄膜トランジスタは、高電子移動度を有する。
【０１０１】
また、本発明の多結晶膜を形成するための結晶化方法は、金属により引き起こされる結晶化を改良している。また、ＲＴＡプロセスを取り込んでアニール処理時間を短縮し、それによりアニールのコストを削減することができるので低コストで行うことができる。
【図面の簡単な説明】
【図１】高電子移動度を有する完成された多結晶膜を形成する２工程アニール法であって、ニッケルにより引き起こされる２工程アニール法の１つの段階を示す図であって、アモルファス膜の堆積を示す部分断面図である。
【図２】高電子移動度を有する完成された多結晶膜を形成する２工程アニール法であって、ニッケルにより引き起こされる２工程アニール法の１つの段階を示す図であって、第１のアニール工程後の図１のアモルファス膜を示す部分断面図である。
【図３】高電子移動度を有する完成された多結晶膜を形成する２工程アニール法であって、ニッケルにより引き起こされる２工程アニール法の１つの段階を示す図であり、高速熱アニール（ＲＴＡ）を施してアモルファス膜を多結晶膜に変えた後の、図２のアモルファス膜を示す部分断面図である。
【図４】完成された薄膜トランジスタを形成する方法であって、ニッケルを用いて２工程アニール処理による多結晶膜の形成を引き起こしている方法の１つの段階を示す図であり、アモルファス層の堆積を示す部分断面図である。
【図５】完成された薄膜トランジスタを形成する方法であって、ニッケルを用いて２工程アニール処理による多結晶膜の形成を引き起こしている方法の１つの段階を示す図であり、酸化物層を堆積した後のＴＦＴの部分断面図である。
【図６】完成された薄膜トランジスタを形成する方法であって、ニッケルを用いて２工程アニール処理による多結晶膜の形成を引き起こしている方法の１つの段階を示す図であり、酸化物層の上に半導体材料膜を堆積させてゲートを形成した後のＴＦＴの部分断面図である。
【図７】完成された薄膜トランジスタを形成する方法であって、ニッケルを用いて２工程アニール処理による多結晶膜の形成を引き起こしている方法の１つの段階を示す図であり、アモルファス層にドーピング不純物を注入してソース／ドレイン領域を形成する際のＴＦＴの部分断面図である。
【図８】完成された薄膜トランジスタを形成する方法であって、ニッケルを用いて２工程アニール処理による多結晶膜の形成を引き起こしている方法の１つの段階を示す図であり、アモルファス膜の上に接触するように遷移金属膜を堆積させた後のＴＦＴの部分断面図である。
【図９】完成された薄膜トランジスタを形成する方法であって、ニッケルを用いて２工程アニール処理による多結晶膜の形成を引き起こしている方法の１つの段階を示す図であり、２工程アニール処理の第１のアニール工程を行った後のＴＦＴの部分断面図である。
【図１０】完成された薄膜トランジスタを形成する方法であって、ニッケルを用いて２工程アニール処理による多結晶膜の形成を引き起こしている方法の１つの段階を示す図であり、第２のアニール工程である高速熱アニールの後のＴＦＴの部分断面図である。
【図１１】完成された薄膜トランジスタを形成する方法であって、ニッケルを用いて２工程アニール処理による多結晶膜の形成を引き起こしている方法の１つの段階を示す図であり、完成されたＴＦＴの部分断面図である。
【図１２】先行技術による、低温で金属により引き起こされる結晶化から生じる不規則な成長フロントを示す図である。
【図１３】高速熱アニール処理の間にニッケルシリサイド層からシリコンに現れる一方向性の成長フロントを示す図である。
【図１４】温度の変数に対する、ニッケルにより引き起こされる結晶化の横方向成長速度を示す図である。
【図１５】高電子移動度を有する完成された多結晶膜を形成するための、ニッケルにより引き起こされる１つの高速熱アニール工程の１つの段階を示す図であって、ガラスまたは石英から選択される透明基板を有するＴＦＴを示す図である。
【図１６】高電子移動度を有する完成された多結晶膜を形成するための、ニッケルにより引き起こされる１つの高速熱アニール工程の１つの段階を示す図であって、層間誘電体を堆積した後のＴＦＴの部分断面図である。
【図１７】高電子移動度を有する完成された多結晶膜を形成するための、ニッケルにより引き起こされる１つの高速熱アニール工程の１つの段階を示す図であって、アモルファス膜の選択された領域の上にフォトレジスト層を堆積した後のＴＦＴの部分断面図である。
【図１８】高電子移動度を有する完成された多結晶膜を形成するための、ニッケルにより引き起こされる１つの高速熱アニール工程の１つの段階を示す図であって、高速熱アニール後のＴＦＴの部分断面図である。
【図１９】高電子移動度を有する薄膜トランジスタの形成においてアモルファス膜を結晶化する２工程アニール法の工程を説明するためのフロー図である。
【図２０】アモルファス膜を結晶化させて高電子移動度を有する薄膜トランジスタを形成する１工程アニール法の工程を説明するためのフロー図である。
【符号の説明】
３ アモルファス膜
４ 透明基板
５ バリア層
６ 遷移金属膜
７ 遷移金属半導体化合物
８ 多結晶膜
１０ 薄膜トランジスタ
１２ 透明基板
１４ アモルファス膜
１６ バリア層
１８ 酸化物層
２０ 半導体材料膜
２２ ドーピング不純物
２４ 遷移金属膜
２６ 第１の膜厚
２８ 第２の膜厚
３０ 遷移金属半導体化合物
３２ 層間誘電体
３４ 多結晶層
３６ 金属層
５０ 薄膜トランジスタ
５２ 透明基板
５４ アモルファス膜
５６ バリア層
５８ 第１の膜厚
６０ 層間誘電体
６２ フォトレジスト
６４ 遷移金属イオン
６６ 多結晶膜
【発明の属する技術分野】
本発明は概して薄膜トランジスタ（ＴＦＴ）のプロセスおよび製造に関し、具体的には、ＴＦＴ用多結晶膜と、ニッケルなどの遷移金属を用いたアモルファス膜の結晶化方法とに関する。
【０００２】
【従来の技術】
より高い解像度のディスプレイを有する、より小型の一般家庭用電子製品の需要により、液晶ディスプレイ（ＬＣＤ）の分野ではますます研究開発が進められている。ＬＣＤのサイズは、現在ＬＣＤの周辺にある大規模集積（ＬＳＩ）ドライバ回路および超高密度集積（ＶＬＳＩ）ドライバ回路をＬＣＤ自体に組み込むことによって、縮小することができる。外部に配置される駆動回路およびトランジスタを無くすことにより、製品のサイズが小さくなり、プロセスの複雑さが軽減され、プロセス工程数が減り、最終的には、ＬＣＤが実装される製品の価格が削減される。
【０００３】
ＬＣＤの主要構成要素であって、ＬＣＤのさらなる改良を得るために強化しなければならない構成要素は、薄膜トランジスタ（ＴＦＴ）である。ＴＦＴは、典型的には、石英、ガラスあるいは平坦なプラスチックなどの透明基板上に作られる。ＴＦＴは、スイッチとして用いられ、ＬＣＤの様々な画素がドライバ回路に応答して荷電されることを可能にする。ＴＦＴデバイスの電子移動度を増加させることによって、ＴＦＴの性能が向上し、ドライバ回路の機能がＴＦＴに組み込まれる。トランジスタの電子移動度を増加すれば、より速いスイッチング速度を有するトランジスタが得られる。電子移動度が増加した改良されたＴＦＴにより、より小型のＬＣＤスクリーン、より低い電力消費、およびより高速なトランジスタ応答時間がもたらされる。ＬＣＤ解像度をさらに高めるためには、透明基板上に実装されるＴＦＴが、現在スクリーンの縁部に沿って実装されているＩＣドライバ回路に匹敵する電子移動度特性を持つことが必要であろう。即ち、ディスプレイと、ディスプレイ全体にわたって配置されるドライバＴＦＴとが、実質的に同じ性能レベルで動作しなければならない。
【０００４】
アモルファス膜からなる活性領域を有する典型的な薄膜トランジスタのキャリア移動度は乏しく、０．１ｃｍ２／Ｖｓ〜０．２ｃｍ２／Ｖｓのオーダである。キャリア移動度は、結晶化されたシリコンを用いることによって向上する。ＴＦＴドライバ回路に通常用いられる単結晶シリコントランジスタは、５００ｃｍ２／Ｖｓ〜７００ｃｍ２／Ｖｓのオーダの電子移動度を有する。多結晶シリコントランジスタの性能は、これらの両極端のトランジスタの間であり、１０ｃｍ２／Ｖｓ〜４００ｃｍ２／Ｖｓのオーダの移動度を有する。１００ｃｍ２／Ｖｓを越える移動度を有する薄膜トランジスタであれば、ＬＣＤの周辺に実装されるドライバ回路と置き換えるためにおそらく有用であろう。しかし、４０ｃｍ２／Ｖｓ〜５０ｃｍ２／Ｖｓの電子移動度を有する多結晶ＴＦＴでも、生産するのは困難であった。
【０００５】
ＬＣＤで用いるための単結晶シリコン膜の製造は、この単結晶シリコン膜を比較的脆い透明基板に付着させる場合、困難である。石英基板は、高いプロセス温度に耐えることはできるが、高価である。ガラスは安価ではあるが、実質的に長い時間６００℃を越える温度に晒されると変形しやすい。多結晶シリコントランジスタでも、ガラスを用いる場合には低温の結晶プロセスを用いなければならないため、その製造は非常に困難である。現在の多結晶化プロセスでは、典型的には、約３０ｃｍ２／Ｖｓ〜約５０ｃｍ２／Ｖｓの移動度を有するＴＦＴを製造するためには、６００℃で約２４時間のアニール時間が必要である。このように長いプロセス時間が必要であるため、現在の多結晶化プロセスは、コスト効率が特によいわけではなく、得られるＴＦＴ製品はＬＣＤドライバ回路には不適切である。
【０００６】
アモルファスシリコンを多結晶シリコンに変えるために、様々なアニール法がある。アモルファスシリコン膜を直接堆積させることがおそらく最も安価なＴＦＴ製造方法であろう。この場合、典型的には、加熱されたサセプタに透明基板を装着し、その後、透明基板を、シリコン元素および水素元素を含むガスに晒す。ガスは、分解して基板上に固相のシリコンを残す。プラズマ増速化学蒸着（ＰＥＣＶＤ）システムでは、無線周波数（ＲＦ）エネルギーの使用により、ソースガスの分解が助けられる。低圧化学蒸着（ＬＰＣＶＤ）システムまたは超高真空化学蒸着（ＵＨＶ−ＣＶＤ）システムは、熱分解により低圧力でソースガスを分解する。光ＣＶＤシステムでは、光子エネルギーによりソースガスの分解が助けられる。高密度プラズマＣＶＤシステムでは、誘導結合されたプラズマおよびヘリコンソースなどの高密度プラズマソースが用いられる。熱線ＣＶＤシステムでは、活性化された水素原子を生成することにより、ソースガスが分解される。しかし、直接堆積されて作られたＴＦＴの性能特性は乏しく、移動度は、１ｃｍ２／Ｖｓ〜１０ｃｍ２／Ｖｓのオーダである。
【０００７】
固相結晶化（ＳＰＣ）は、広く用いられているシリコン結晶化法である。このプロセスでは、アモルファスシリコンを、少なくとも数時間の間、６００℃に近づく熱に晒す。典型的には、複数のＬＣＤ基板からなる大きなバッチを、抵抗性ヒータ熱源を有する炉で処理する。この結晶化プロセスから作られるＴＦＴは、直接堆積により作られるＴＦＴよりもコストはかかるが、５０ｃｍ２／Ｖｓのオーダの移動度を有する。高速熱アニール（ＲＴＡ）は、より高い温度を使用するが、その持続期間は非常に短い。典型的には、ＲＴＡの間、基板は７００℃または８００℃に近づく温度に晒されるが、アニール処理は、比較的迅速に行われ、分または秒の単位の程度で行われる。このように熱に晒される時間が短いため、ガラス基板は無傷のままである。このようにプロセスが迅速に行われるため、基板を連続的に処理すると経済的である。基板１枚ずつでは、大きいバッチの基板よりも速くアニール温度にすることもできる。タングステン−ハロゲンまたはキセノンアーク加熱ランプがしばしばＲＴＡ熱源として用いられる。
【０００８】
アモルファスシリコンのアニールには、エキシマレーザ結晶化（ＥＬＣ）プロセスも用いられており、幾らか成功を収めている。レーザは、アモルファス膜の領域を、非常に短い時間非常に高い温度に晒すことを可能にする。これにより、理論的には、アモルファスシリコンが設けられた透明基板を劣化させることなく、アモルファスシリコンをその最適温度でアニールする可能性が得られる。しかし、この方法には、プロセス工程のうちの幾つかの工程に対する制御を欠いているため、この方法の使用は制限されている。典型的には、レーザの口径サイズは比較的小さい。この口径サイズ、レーザのパワー、および膜厚のため、最終的にシリコンをアニールするためにはレーザの多数の経路あるいはショットが必要とされる。レーザを精確に制御することは困難であるため、多数のショットを行うと、アニール処理に非均一性がもたらされる。さらに、ウエハは、炉でバッチ単位でアニールするかわりに、連続的にアニールしなければならない。この方法によって作られるＴＦＴでは、１００ｃｍ２／Ｖｓを上回る移動性を得ることはできるが、直接堆積あるいはＳＰＣによって作られるＴＦＴよりもかなり高価になってしまう。
【０００９】
また、シリコンの結晶化を促進するために、アルミニウム、インジウムスズ酸化物などの金属、およびニッケル、コバルト、パラジウムなどの遷移金属を使用することについても研究が進められている。ニッケルジシリサイドの格子定数がシリコンと類似しているため、ニッケルは特に有望であると思われる。一般に、ニッケルは、ＬＣＤ基板を縮みにくくするように、従来の固相結晶化（ＳＰＣ）に典型的には必要とされるアニール温度を約６００℃から約５００℃〜約５５０℃の範囲に低下させるために用いられている。また、ニッケルの使用により、アニール処理時間が大幅に短縮される。このプロセスを通して作られるＴＦＴは、コストの面ではＳＰＣ法で作られるＴＦＴとほぼ同じであるが、金属により引き起こされるＴＦＴの移動度は、１００ｃｍ２／Ｖｓに近づき得る。Ｌｉｕらの米国特許第５，１４７，８２６号は、アニール温度を約５５０℃〜約６５０℃の範囲に低下させることができるように、アモルファスシリコンの上にニッケル膜を堆積させることを開示している。Ｆｏｒｎａｓｈらの米国特許第５，２７５，８５１号も、同様のプロセスを開示している。しかし、いずれの方法でも、非常に高い電子移動度を有する多結晶シリコンＴＦＴは製造されない。
【００１０】
ＳＰＣあるいはレーザアニール処理の改良は、本願の優先権主張の基礎となる米国出願と同一譲受人に譲渡されたＴｏｌｉｓ Ｖｏｕｔｓａｓによる「Ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ Ｓｉｌｉｃｏｎ ｆｒｏｍ ｔｈｅ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ ｏｆ Ｍｉｃｒｏｃｒｙｓｔａｌｌｉｎｅ Ｓｉｌｉｃｏｎ ａｎｄ Ｍｅｔｈｏｄ ｆｏｒ Ｓａｍｅ」と題された１９９７年５月７日出願の同時係属中の米国特許出願シリアル番号第０８／８１２，５８０号に示されている。上記特許出願は、埋め込まれた微結晶を有するアモルファス膜を用いて多結晶シリコンを生成することを開示している。この多結晶シリコンは、結晶構造のより均一な分布、およびより大きい結晶粒子を有する。しかし、上記出願は、品質の向上、コストの削減、および金属により引き起こされる結晶化膜という主題には取り組んでいない。
【００１１】
【発明が解決しようとする課題】
アモルファスシリコンを加熱して、結晶化されたシリコンを形成するプロセスは、完全には理解されておらず、現在この主題についての研究が続けられている。温度の変動、膜厚、アモルファス物質が溶ける程度、膜中の不純物、およびその他の一連のファクタが、アモルファスシリコンのアニールに影響を及ぼす。一般に、結晶化による大きい粒子、あるいは、高キャリア移動度を支持することができる結晶化は、多結晶膜で、融点付近の特定の温度で起こる。この好ましい温度を下回る温度では、アモルファスシリコンが溶ける程度は、大きい粒子の領域を形成するあるいは均一に結晶化された膜を形成するのに十分ではない。この好ましい温度を上回る温度では、すぐにバルク核形成（ｂｕｌｋ−ｎｕｃｌｅａｔｉｏｎ）が起こってしまう。アモルファス物質のバルク核形成が起こると、アモルファス膜が自発的に比較的小さい粒子サイズに結晶化され、このため、電子移動度が比較的乏しくなってしまう。
【００１２】
アモルファスシリコンをアニールして、ガラス基板上に、１００ｃｍ２／Ｖｓを上回る電子移動度を有する多結晶ＴＦＴトランジスタを形成する方法を発見すれば有利であろう。
【００１３】
また、低コストの、金属により引き起こされる結晶化を改良して、１００ｃｍ２／Ｖｓを上回る電子移動度を有する多結晶ＴＦＴトランジスタを形成する方法を発見すれば有利であろう。さらに、ＲＴＡプロセスを取り込んでアニール処理時間を短縮し、それによりアニールのコストを削減することができれば有利であろう。
【００１４】
本願発明は上記課題を解決するためになされたものであり、高電子移動度を有するＴＦＴに用いられる多結晶膜を低コストで提供するための、アモルファス膜の結晶化方法を提供することをその目的とする。
【００１５】
【課題を解決するための手段】
本発明による高電子移動度を有する薄膜トランジスタの形成における、アモルファス膜の結晶化方法は、（ａ）ガラスからなる透明基板の上に、第１の膜厚を有するシリコンのアモルファス膜の層を堆積させる工程と、（ｂ）該アモルファス膜の上に接するように、第２の膜厚を有するニッケルからなる遷移金属膜の層を堆積させる工程と、（ｃ）該工程（ａ）および（ｂ）で堆積された膜をアニールして、該アモルファス膜のうちで該遷移金属の下にある部分を使用して遷移金属半導体化合物としてニッケルシリサイドを形成する工程と、（ｄ）該工程（ｃ）によってニッケルシリサイドが形成されたシリコンのアモルファス膜を、４００℃〜５００℃の範囲の温度で予熱する工程と、（ｅ）該工程（ｄ）による予熱の後に、高速熱アニールを施して、該シリコンのアモルファス膜を少なくとも部分的に多結晶膜に変える工程とを包含し、該工程（ｄ）による予熱温度から前記高速熱アニールに必要な温度まで、１０℃／秒を上回る昇温速度で昇温させることを特徴とする。
前記工程（ｃ）は、２５０℃〜５５０℃の範囲の温度で、３０秒の未満の時間で実施される。
前記高速熱アニールは、６５０℃〜８００℃の平均温度で、１ナノ秒〜１０００秒の範囲の時間で実施される。
前記昇温速度が５０℃／秒を上回る。
前記工程（ａ）の前に、ガラス基板である前記透明基板の上に酸化シリコン、窒化シリコン、および酸化シリコンと窒化シリコンとの組合せからなる群から選択されるバリア層を堆積させる工程をさらに包含する。
また、本発明の高電子移動度を有する薄膜トランジスタの形成における、アモルファス膜の結晶化方法は、（ａ）ガラスからなる透明基板の上に、第１の膜厚を有するシリコンのアモルファス膜の層を堆積させる工程と、（ｂ）該アモルファス膜にニッケルからなる遷移金属を導入する工程と、（ｃ）該工程（ｂ）によってニッケルが導入された該シリコンのアモルファス膜を４００℃〜５００℃の範囲の温度で予熱する工程と、（ｄ）該工程（ｃ）による予熱の後に、高速熱アニールを施して、該シリコンのアモルファス膜を少なくとも部分的に多結晶膜に変える工程とを包含し、該工程（ｃ）による予熱温度から前記高速熱アニールに必要な温度まで、１０℃／秒を上回る昇温速度で昇温させることを特徴とする。
前記高速熱アニールは、６５０℃〜８００℃の平均温度で、１ナノ秒〜１０００秒の範囲の時間で実施される。
前記昇温速度が５０℃／秒を上回る。
本発明の薄膜トランジスタは、透明基板と、該透明基板の上にある薄膜トランジスタ用多結晶半導体膜とを含む薄膜トランジスタであって、該薄膜トランジスタ用多結晶半導体膜は、ガラスからなる該透明基板の上に第１の膜厚を有するシリコンのアモルファス膜と、該アモルファス膜の上に接するように第２の膜厚を有するニッケルからなる遷移金属とを堆積させ、該遷移金属および該アモルファス膜をアニールして遷移金属半導体化合物としてニッケルシリサイドを形成した後に、４００℃〜５００℃の範囲の温度で予熱し、１０℃／秒を上回る昇温速度で高速熱アニールに必要な温度まで昇温した後に、高速熱アニール工程を実施することによって形成されている。
前記遷移金属およびアモルファス膜のアニールが、２５０℃〜５５０℃の範囲の温度で、３０秒の未満の時間で実施される。
前記高速熱アニール工程は、６５０℃〜８００℃の平均温度で、１ナノ秒〜１０００秒の範囲の時間で実施される。
前記昇温速度は、５０℃／秒を上回る。
前記透明基板の上に、酸化シリコン、窒化シリコン、および酸化シリコンと窒化シリコンとの組合せからなる群から選択されるバリア層が堆積されている。
また、本発明の薄膜トランジスタは、透明基板と、該透明基板の上にある薄膜トランジスタ用多結晶半導体膜とを含む薄膜トランジスタであって、該薄膜トランジスタ用多結晶半導体膜は、ガラスからなる該透明基板の上に第１の膜厚を有するシリコンのアモルファス膜を堆積させ、該アモルファス膜に該遷移金属としてニッケルを導入した後に、該アモルファス膜を４００℃〜５００℃の範囲の温度で予熱し、１０℃／秒を上回る昇温速度で高速熱アニールに必要な温度まで昇温した後に、該遷移金属とともに該アモルファス膜を高速熱アニールすることによって形成されている。
前記遷移金属であるニッケルの該アモルファス膜への該導入は、無電解めっき、選択的化学蒸着、および第１のドーズ量のイオン注入からなる群から選択される。
前記該遷移金属であるニッケルは、１×１０14イオン／ｃｍ2〜１×１０16イオン／ｃｍ2の範囲の第１のドーズ量のニッケルイオンのイオン注入によって導入される。
前記アモルファス膜であるシリコンは、５００Å以上の第１の膜厚を有し、前記ニッケルイオンの前記第１のドーズ量は１×１０14イオン／ｃｍ2である。
前記高速熱アニールは、６５０℃〜８００℃の平均温度で、１ナノ秒〜１０００秒の範囲の時間で実施される。
前記昇温速度は、５０℃／秒を上回る。
前記透明基板の上に、酸化シリコン、窒化シリコン、および酸化シリコンと窒化シリコンとの組合せからなる群から選択されるバリア層が堆積されている。
【００５８】
以下に作用を説明する。
【００５９】
本発明の結晶化方法は、遷移金属（例えば、ニッケル）を用いて、結晶化を引き起こすのを助けることを含み、短時間の間、高温でアモルファスシリコンをアニールすることを含むので、該遷移金属膜が、連続する一方向性の成長フロントで該アモルファス膜の高速結晶化を引き起こす。
【００６０】
【発明の実施の形態】
添付の図面を参照しながら、好適な実施形態についての以下の詳細な説明を考慮することにより、本発明がより良く理解される。
【００６１】
図１から図３に、高電子移動度を有する完成された多結晶膜を形成するアニール法であって、ニッケルにより引き起こされる２工程アニール法の段階を示す。ＴＦＴ多結晶半導体膜は、遷移金属とともにアモルファス膜を高速熱アニール（ＲＴＡ）することによって形成される。図１は、アモルファス膜、即ちアモルファス層３の堆積を示す部分断面図である。典型的には、アモルファス層３は、透明基板４の上に介在バリア層５を介して堆積される。アモルファス層３の上には、遷移金属膜６が堆積される。
【００６２】
図２は、第１のアニール工程後の図１のアモルファス膜３を示す部分断面図である。アモルファス膜３のうち遷移金属膜６の下にあった部分が使われて、遷移金属半導体化合物７が形成されている。第１のアニール工程の後、反応しなかった遷移金属膜６は除去される。
【００６３】
図３は、ＲＴＡを施してアモルファス膜３を多結晶膜８に変えた後の、図２のアモルファス膜３を示す部分断面図である。以下の本発明の説明において、説明の焦点を、多結晶膜の製造に広げることができること、あるいはＬＣＤ上に作られるＴＦＴに用いる多結晶膜に狭めることができることが理解される。以下、図１から図３にまとめた２工程アニール処理の詳細を、図４から図１１のＴＦＴについて説明する。
【００６４】
図４から図１１は、完成された薄膜トランジスタを形成する方法における段階を示し、この方法では、２工程アニール処理による多結晶膜の形成を引き起こすためにニッケルが用いられている。図４から図１１は、２工程アニール処理、即ち、アモルファス膜および遷移金属膜をアニールして遷移金属半導体化合物を形成する第１の工程と、高速熱アニール（ＲＴＡ）を施してアモルファス膜を結晶化する第２の工程とによって形成されるＴＦＴ多結晶半導体膜を示している。アニール処理において遷移金属を含んでいることにより、一方向性の成長フロントに沿って高速結晶化が促進される。
【００６５】
図４は、製造中の薄膜トランジスタ１０の部分断面図である。薄膜トランジスタ１０は、典型的には、液晶ディスプレイ（図示せず）の重要な構成要素のうちの１つとして用いられる。ＴＦＴ１０は、透明基板１２を含む。透明基板１２は、ガラスおよび石英からなる群から選択される。透明基板１２の上には、アモルファス膜、即ち、アモルファス層１４が堆積される。アモルファス膜１４は、シリコン、ゲルマニウム、およびシリコン−ゲルマニウム合金からなる群から選択される。アモルファス膜１４は、多くのＴＦＴ製造プロセスでは、ＰＥＣＶＤによって堆積される。幾つかの応用では、透明基板１２の上にバリア層１６が堆積される。バリア層１６は、酸化シリコン、窒化シリコン、および酸化シリコンと窒化シリコンとの組合せからなる群から選択される。本発明の幾つかの局面では、バリア層１６は、４０００Åの厚みを有するＴＥＯＳ（ｔｅｔｒａｅｔｈｙｌ ｏｒｔｈｏｓｉｌｉｃａｔｅ）酸化物である。
【００６６】
図５は、酸化物層１８を堆積した後のＴＦＴ１０の部分断面図である。本発明の幾つかの局面では、酸化物層１８は１０００Åの膜厚を有する。酸化物層１８の堆積の前に、任意の従来のフォトリソグラフィープロセスによってアモルファス層１４をエッチングし、アモルファス層１４の選択された領域あるいは島を残す。
【００６７】
図６は、酸化物層１８の上に半導体材料膜２０を堆積させてゲートを形成した後のＴＦＴ１０の部分断面図である。半導体材料膜２０は、典型的には、多結晶シリコン、高融点金属、およびポリサイドからなる群から選択される。しかし、その他の従来の半導体材料を用いることも適切であり得る。
【００６８】
図７は、アモルファス層１４にドーピング不純物を注入してソース／ドレイン領域を形成する際のＴＦＴ１０の部分断面図である。ドーピング不純物は、ＴＦＴ１０に向けられた矢印２２で示される。ドーピング不純物２２は、リン、砒素およびボロンからなる群から選択される。当該技術分野において周知であるように、これらの不純物を用いて、ソースおよびドレインのためのｎ＋あるいはｐ＋活性領域を形成する。本発明の幾つかの局面では、別個のＲＴＡ処理工程を用いてドーパント２２（即ち、ドーピング不純物２２）を活性化する。
【００６９】
図８は、アモルファス膜１４の上に接触するように遷移金属膜２４を堆積させた後のＴＦＴ１０の部分断面図である。遷移金属膜２４は、ニッケル、コバルト、パラジウムおよび白金からなる群から選択される。遷移金属膜２４は、スパッタリング技術および電子ビーム蒸着によって堆積される。遷移金属膜２４の堆積前に、酸化物層１８は選択的に除去される。
【００７０】
ゲート２０をマスクとして用いて、酸化物層１８は、ＴＦＴ１０からエッチングされる。以下、ゲート２０の下に残っている酸化物層１８をゲート酸化物層１８と呼ぶ。アモルファス膜１４は参照番号２６で示す第１の膜厚を有し、遷移金属膜２４は参照番号２８で示す第２の膜厚を有する。以下に説明する、遷移金属によって引き起こされる結晶化により、低リーク電流のトランジスタ活性領域が得られる。本発明の１つの局面では、遷移金属膜２４の第２の膜厚２８は５Åよりも大きい。好適な実施形態では、遷移金属膜２４はニッケルであり、第２の膜厚２８は５Åよりも大きく、アモルファス膜１４はシリコンであり、その第１の膜厚は５００Å以上である。薄いトランジスタ活性領域は高電子移動度およびわずかなリーク電流を有する。
【００７１】
図９は、２工程アニール処理の第１のアニール工程を行った後のＴＦＴ１０の部分断面図である。遷移金属膜２４およびアモルファス膜１４をアニールし、以下に示す第２の高速熱アニール工程を行う前に、遷移金属半導体化合物３０を形成している。反応しなかった遷移金属膜２４（図８）は、硫酸と過酸化水素との混合物によってエッチングにより除去される。このエッチングは、ピラニアエッチ（ｐｉｒａｎｈａ ｅｔｃｈ）と呼ばれることもある。この清浄工程により、アニールされて遷移金属半導体化合物３０を形成した遷移金属膜２４（例えばニッケル膜）を除く実質的にすべての遷移金属膜２４がＴＦＴ１０から取り除かれる。アモルファス膜１４がシリコンであり、遷移金属膜２４がニッケルである場合、第１のアニール工程により、ニッケル半導体化合物３０としてシリサイドが生成される。シリサイドは、ニッケルモノシリサイド、ニッケルジシリサイド、およびニッケルモノシリサイドとニッケルジシリサイドとの混合物を含むものとして理解される。同様に、アモルファス膜１４がゲルマニウムである場合、ゲルマニウム化物またはゲルマニウム化ニッケルが形成される。アモルファス膜１４がシリコン−ゲルマニウム合金である場合、ニッケル半導体化合物３０はゲルマノシリサイドまたはニッケルゲルマノシリサイドである。
【００７２】
アモルファス膜１４がシリコンであり、遷移金属膜２４がニッケルである場合、第１のアニール工程は、２５０℃〜５５０℃の範囲で３０秒未満の間起こる。このような短い持続期間および低い温度により、ニッケル汚染が最小にされる。即ち、隣接する誘電材料（図示せず）へのニッケルの浸透が最小にされる。ニッケルが誘電材料中に含まれると、誘電体の電気的絶縁機能が低下する。本発明の好適な実施形態では、アニールは、２５０℃〜４７０℃の範囲で３０秒未満の間起こる。理論で決めようとしているわけはないが、２５０℃〜４７０℃の範囲でのアニールはニッケルモノシリサイドの形成を引き起こし、４７０℃〜５５０℃の範囲でのアニールはニッケルジシリサイドの形成を引き起こすと考えられている。これらの２つの形態のシリサイドはともに結晶化を助けるために有用であるが、隣接する誘電体（例えば酸化物）領域へのニッケルの拡散を低減するためには、低温アニールが好ましい。
【００７３】
図１０は、第２のアニール工程である高速熱アニールの後のＴＦＴ１０の部分断面図である。ＴＦＴ１０の上には、金属間絶縁体層、即ち、層間誘電体３２が堆積される。コンタクトホールは、ソースおよびドレイン領域の上にある遷移金属半導体化合物３０にアクセスするため、およびゲート２０にアクセスするために層間誘電体３２を貫通するものとして規定される。好適な実施形態では、アモルファス膜１４はシリコンであり、遷移金属膜２４はニッケルであり、第２の高速熱アニール工程は、６５０℃〜８００℃の平均温度で、１ナノ秒（ｎｓ）〜１０００秒の時間起こる。アニール時間の長さは、温度、膜厚、および膜材料に依存する。高速熱アニール工程の間に、アモルファスシリコン層１４は、多結晶層３４に変わる。高速アニール処理は、トランジスタリーク電流を悪化させる、多結晶膜中のニッケル化合物の偏析の数を最小にする。
【００７４】
結晶化プロセスでは、高速熱アニール温度に素早く達することが重要である。この目標を達成するために、第２のアニール工程の前にＴＦＴ１０を予熱する。その後、高速熱アニール温度に達するまで、非常に急速に昇温させる。この高速昇温プロセスは、昇温時間の間に起こる、遷移金属により補助される結晶成長を低減する。この結晶成長は、温度がより低いときに、低品質の結晶を生成する。この高速昇温はまた、アモルファス膜１４が結晶化するときに自発的に起こる核形成を防ぐ役割を果たす。このような自発的な核形成により、典型的には３０ｃｍ２／Ｖｓ未満の電子移動度特性を有するより低品質の結晶体が生成される。
【００７５】
本発明の１つの局面では、透明基板１２はガラスであり、第１のアニール工程の間に形成されるニッケル半導体化合物３０はニッケルシリサイドである。第２の高速熱アニール工程の前に、アモルファスシリコン膜１４およびニッケルシリサイド３０は、４００℃〜５００℃の範囲の温度で予熱される。ＴＦＴ１０の予熱が終わると、予熱温度から第２の高速熱アニール温度に、１０℃／秒を上回る昇温速度で昇温させる。好適な実施形態では、昇温速度は、５０℃／秒を上回る。高速昇温の温度のため、より低い温度で起こる、遷移金属によって補助されるより低品質の結晶成長は、インキュベーション期間中に起こる。さらに、高速昇温時間により、純粋なアモルファス膜領域で自発的に起こる核形成が最小にされる。好適な実施形態では、高速熱アニールは、アニール熱源として、タングステン−ハロゲンランプ、キセノンアークランプ、およびエキシマレーザを用いることを含む。様々な予熱温度、昇温中の温度、およびアニール温度は、アモルファス膜１４が経る温度として定義されることが理解される。
【００７６】
図１１は、完成されたＴＦＴ１０の部分断面図である。図４から図１０に示すように、基板１２上にアモルファス膜１４を堆積させ、遷移金属膜２４とともにアモルファス膜１４を高速熱アニールすることによって形成されたＴＦＴ多結晶半導体膜３４が、透明基板１２の上にある。図１１はまた、金属層（ｍｅｔａｌ ｌｅｖｅｌ）３６を示す。金属層３６は、層間誘電体３２を貫通するビア（ｖｉａ）を満たしており、ＴＦＴ１０のソース領域、ドレイン領域およびゲート領域にアクセスしている。金属層３６は、ＴＦＴ１０の他の部分へのコンタクトあるいはその後に堆積される他の金属層または半導体領域（図示せず）へのコンタクトを形成する準備のためにパターニングされる。あるいは、ＴＦＴは、アモルファス膜１４を遷移金属膜２４の上に接するように堆積させて製造される。この場合、膜１４および２４はその後、上述の方法と同様の方法でアニールされる。また、本発明のアニール法を用いて、上述の製造プロセスと実質的に逆順の製造プロセスを経る底部ゲートＴＦＴが製造される。
【００７７】
図１２は、低温で金属により引き起こされる結晶化から生じる不規則な成長フロントを示す（先行技術）。例えば５００℃のアニール温度で、金属により引き起こされる結晶化は、異方性振る舞いを示す。成長の異方性の性質は、温度がより低いと高められる。結晶成長は、繊維の性質を有し、約１００Åの幅の＜１１１＞配向を有する。より低い温度では、他の結晶配向と比べて、＜１１１＞配向での差別的成長が高められる。その結果、不規則な形状の複雑な成長フロントが生じる。ニッケルは、さらなる結晶化を引き起こす成長フロントの端でアモルファス膜中に拡散する。不規則な成長フロントにより、ニッケル化合物の偏析が、結晶化された膜に捉えられる可能性が高まる。ニッケルシリサイドは導電性材料であるため、ニッケル化合物の偏析を有する結晶化された膜から作られたＴＦＴは高リーク電流を示す。また、不規則な成長フロントにより、アモルファス膜が結晶化されるときにアモルファスエンクレーブが成長フロントの後ろに捉えられる可能性が高まる。アモルファスエンクレーブは、ＴＦＴ性能を劣化させ、電子移動度を低下させる。
【００７８】
図１３は、高速熱アニール処理の間にニッケルシリサイド層からシリコンに現れる一方向性の成長フロントを示す。上で示した図１２の場合のように、ニッケルは、さらなる結晶化を引き起こす成長フロントの端でアモルファス膜中に拡散する。しかし、図１３に示す成長フロントは連続している、即ち一方向性である。一方向性の成長フロントは、シリサイドあるいはアモルファス物質がアモルファス膜中に拡散するときにシリサイドあるいはアモルファスのエンクレーブを捉えにくい。成長フロントに沿った結晶化は、より高いアニール温度ではより異方性でないため、横方向の成長フロントから突き出る繊維の数はより少ない。結晶学的配向がよりランダムになれば、横方向の成長速度はより均一になる。そのような膜から作られるＴＦＴは、高電子移動度および低リーク電流の特性を有する。
【００７９】
高速熱アニール温度の上限は、必要な長さの横方向の成長が起こるまでにアモルファス膜の核形成を起こさないような温度に選択される。一般に、アモルファスシリコン膜で自発的に起こる核形成は、高速熱アニール温度が約８００℃を越えると、１分未満で起こる。この自発的な核形成の発生に必要とされる正確なタイミングおよび温度は、特定のアモルファス膜の特性に依存する。
【００８０】
図１４は、ニッケルによって引き起こされる結晶化の横方向成長速度を温度の変数とともに示す。成長速度ｖは、以下の式によって与えられる。
ｖ＝ｖｏｅｘｐ（−Ｅａ／ｋＴ）
ここで、ｖｏは周波数ファクタ（ｃｍ２／ｓ）であり、Ｅａは活性化エネルギー（ｅＶ）であり、Ｔは絶対温度（Ｋ）であり、ｋはボルツマン定数（ｅＶ／Ｋ）である。理論で決めようとしているわけではないが、上の式は、アモルファスシリコンで起こる、ニッケルによって補助される結晶化の性質を説明しているように思われる。横方向の成長に関する上の式に用いられている活性化エネルギーＥａは２．４ｅＶであり、これは、単結晶シリコン基板上のアモルファスシリコン膜の従来の固相結晶化と同じである。この活性化エネルギーの均一性は、これらの両方のプロセスにおいてＳｉ−Ｓｉ結合に同じ切断および再配列があることを示唆している。シリコン結晶のマトリクスとして機能する、ニッケルジシリサイドのほぼ整合する格子構造の存在により、周波数ファクタはｖｏ＝９．０×１０９ｃｍ２／ｓであり、従来のＳＰＣの周波数ファクタの約２４倍である。図１４によれば、７５０℃での成長速度は、５５０℃での成長速度よりも約７７３倍速い。従って、本発明の方法のアニール時間は、先行技術の低温アニール法のほぼ１０００分の１である。
【００８１】
図１４は、特定の温度についての横方向成長速度を示す。このグラフを用いると、必要とされる長さの横方向成長を作り出すために必要な時間が計算される。例えば、８ミクロンのトランジスタチャネル長は、約７５０℃で約８秒間のアニール時間で結晶化される。即ち、７５０℃では、１ミクロン／秒の速度である。このようにアニール時間が短いため、Ｃｏｒｎｉｎｇ １７３７基板などのガラス板は、変形せずにより高い温度に耐えることができる。さらに、このような短いアニール時間により、従来の炉で行われるより低い温度でのアニールよりも高い生産性が確実に得られる。本発明のより高い温度でのアニール法により、短時間でより高品質な多結晶膜が生成される。これは、当該分野において現在まで研究が進められてきた方向に反している。特定のソース／ドレイン領域を結晶化するために必要とされる時間はまた、シリサイドおよびアモルファス膜のジオメトリおよび配置に依存する。
【００８２】
図１５から図１８は、高電子移動度を有する完成されたＴＦＴ用多結晶半導体膜を形成するための、ニッケルにより引き起こされる１工程高速熱アニール工程の段階を示す。多結晶膜は、遷移金属とともにアモルファス膜を高速熱アニールすることによって形成される。図１から図１１の場合と同様に、本発明は、その焦点を広げると、多結晶膜の形成を説明している。しかし、多結晶膜は典型的にはＴＦＴの製造に用いられるため、本発明は、多結晶ＴＦＴ膜に関する記載としても説明される。図１５は、ガラスまたは石英から選択される透明基板５２を有する薄膜トランジスタ５０を示す。透明基板５２の上には、アモルファス膜、即ちアモルファス層５４がある。バリア層５６は、透明基板５２とアモルファス膜５４とを分離する。バリア層５６は、酸化シリコン、窒化シリコン、および酸化シリコンと窒化シリコンとの組合せからなる材料の群から選択される。アモルファス膜５４は、第１の膜厚５８を有する。
【００８３】
図１６は、層間誘電体６０を堆積した後のＴＦＴ５０の部分断面図である。層間誘電体６０は、アモルファス膜５４の選択された領域を露出するようにエッチングされる。即ち、層間誘電体６０は、アモルファス膜５４の選択された領域の上に堆積される。
【００８４】
図１７は、アモルファス膜５４の選択された領域の上にフォトレジスト層６２を堆積した後のＴＦＴ５０の部分断面図である。フォトレジスト６２は、層間誘電体６０のパターンとほぼ一致するようにパターニングされている。このようにして、アモルファス膜５４の選択された領域が露出される。アモルファス膜５４の選択された領域は、層間誘電体６０およびフォトレジスト６２を貫通するビア、即ち開口によって露出されたままにされる。アモルファス膜５４に遷移金属を導入する。遷移金属の導入は、無電解めっき、選択的化学蒸着、および第１のドーズ量のイオン注入からなる群から選択される。選択的化学蒸着は、遷移金属を含む金属有機化合物を形成することと、酸化物などの材料を用いて、遷移金属が望ましくない領域を覆うこととを含む。好ましくは、遷移金属は、イオンとしてアモルファス膜５４に注入される。遷移金属イオンは、参照番号６４で示され、ＴＦＴ５０の方に向く矢印として示されている。一般に、遷移金属イオン６４は、アモルファス膜５４中に分布され、イオンの濃度はアモルファス膜５４の中心で最も高くなる。即ち、イオンの濃度は、アモルファス膜５４のうちでフォトレジスト６２の間隙の下にある領域で最も高くなる。イオン６４は、アモルファス膜５４の中心領域からガウス分布パターンに従うが、標準偏差は、イオン分布パターンを実質的に均一にするためには十分に大きい。
【００８５】
アモルファス膜５４は、シリコン、ゲルマニウム、およびシリコン−ゲルマニウム合金からなる群から選択される。好適な実施形態では、アモルファス膜５４はシリコンであり、遷移金属６４はニッケルであり、ニッケルイオンの第１のドーズ量は１×１０１４イオン／ｃｍ２〜１×１０１６イオン／ｃｍ２までの範囲である。本発明の１つの局面では、アモルファスシリコン層５４の第１の膜厚５８は５００Åであり、第１のドーズ量は１×１０１４イオン／ｃｍ２である。
【００８６】
図１８は、高速熱アニール後のＴＦＴ５０の部分断面図である。フォトレジスト６２は、ＴＦＴ５０から取り除かれている。ＲＴＡ処理は、アモルファス膜５４を少なくとも部分的に多結晶膜６６に変える。ニッケルは、連続する一方向性の成長フロントでアモルファス膜５４の高速結晶化を引き起こす。高速熱アニールは、６５０℃〜８００℃の範囲の平均温度で、１ｎｓ〜１０００秒の範囲の時間起こる。アニール熱源は、タングステン−ハロゲンランプ、キセノンアークランプ、およびエキシマレーザからなる群から選択される。
【００８７】
本発明の１つの局面では、透明基板５２はガラスであり、ニッケルイオン６４が注入されたアモルファスシリコン膜５４は、高速熱アニール工程の前に、４００℃〜５００℃の範囲の温度に予熱される。予熱後、予熱温度から高速熱アニール温度まで、１０℃／秒を上回る昇温速度で昇温させる。好ましくは、昇温速度は、５０℃／秒を上回る。図１５から図１８は、本発明による、アモルファス膜５４を結晶化するための１工程高速熱アニール処理を大まかに示している。図１５から図１８に示す１工程高速熱アニール処理は、完成されたＴＦＴトランジスタの多結晶ソース／ドレイン領域の形成に適用できる。図４から図１１に示す２工程アニール処理については、完成されたＴＦＴの製造工程をより具体的に説明しているが、この１工程の方法については、説明を簡潔にするために、そのような具体的な説明を省略している。
【００８８】
図１９は、高電子移動度を有する薄膜トランジスタの形成においてアモルファス膜を結晶化する２工程アニール法を説明するためのフローチャートである。工程７０で、薄膜トランジスタを形成するためのアモルファス膜を与える。工程７２で、第１の膜厚を有するアモルファス膜の層を堆積させる。工程７４で、アモルファス膜の上に接するように、第２の膜厚を有する遷移金属膜の層を堆積させる。工程７６で、工程７２および７４で堆積された膜をアニールし、アモルファス膜のうちで遷移金属の下にある部分が使われて遷移金属半導体化合物が形成される。次に続く工程８２および８４は、任意に設けられる工程であり、これらの工程については後述する。工程７８で、高速熱アニールを施し、アモルファス膜を少なくとも部分的に多結晶膜に変える。工程８０は、製品の完成を表す。即ち、遷移金属が、連続する一方向性の成長フロントでアモルファス膜の高速結晶化を引き起こす多結晶膜である。
【００８９】
アモルファス膜は、シリコン、ゲルマニウム、およびシリコン−ゲルマニウム合金からなる群から選択される。遷移金属膜は、ニッケル、コバルト、パラジウムおよび白金からなる群から選択される。本発明の１つの局面では、アモルファス膜はシリコンであり、遷移金属膜はニッケルであり、ニッケル膜の第２の膜厚は５Åよりも大きい。本発明の１つの好適な実施形態では、アモルファスシリコン膜の第１の膜厚は約５００Åである。本発明の別の局面では、工程７６は、２５０℃〜５５０℃の範囲の温度で、３０秒未満の間アニールを行う工程を包含する。好ましくは、このアニールは、２５０℃〜４７０℃までの範囲の温度で行われる。
【００９０】
工程７８は、６５０℃〜８００℃の範囲の平均温度で１ｎｓ〜１０００秒までの時間、高速熱アニールを行う工程を包含する。このようにして、工程７８のアニール処理において、タングステン−ハロゲンランプ、キセノンアークランプ、およびエキシマレーザなどが用いられる。本発明の方法は、低コストのランプヒータおよびより高価なレーザ技術とともに用いるのに適切である。工程７８はまた、上で特定した範囲外の高温および低温を有するが平均温度は６５０℃〜８００℃である熱源の使用を含む。
【００９１】
典型的には、この方法は、透明基板の上にアモルファス膜を堆積させるさらなる工程を含む。この透明基板は、ガラスおよび石英からなる群から選択される。そのようなプロセスで形成された薄膜トランジスタは、液晶ディスプレイにおいて用いるのに適切である。この方法はさらに、工程７２の前に、透明基板の上にバリア層を堆積させるさらなる工程を含む。バリア層は、酸化シリコン、窒化シリコン、および酸化シリコンと窒化シリコンとの組合せからなる材料の群から選択される。
【００９２】
図１９はまた、アモルファス膜を予熱する工程８２を示す。本発明の１つの局面では、透明基板はガラスであり、アモルファス膜はシリコンであり、遷移金属はニッケルである。その後、シリコン膜を４００℃〜５００℃の範囲の温度で予熱する。工程８４で、工程８２の予熱温度から工程７８のＲＴＡ温度に、１０℃／秒を上回る昇温速度、好ましくは５０℃／秒を上回る昇温速度で昇温させる。
【００９３】
図５に示すように、この方法はまた、工程７２で堆積されたアモルファス膜の選択された領域をエッチングする工程と、エッチングで除去されなかったアモルファス膜の表面の上に酸化物層を堆積させてゲート酸化物層を形成する工程とを包含する。さらに、この方法は、ゲート酸化物層の表面の上に半導体材料膜を堆積させる工程を包含する。半導体材料は、多結晶シリコン、ＭｏおよびＴａなどの高融点金属、ならびにポリサイドからなる群から選択される。図７に示すように、この方法は、アモルファス膜にドーピング不純物を注入してソース／ドレイン領域を形成するさらなる工程を包含する。
【００９４】
図２０は、アモルファス膜を結晶化して高電子移動度を有する薄膜トランジスタを形成する１工程アニール法の工程を説明するためのフローチャートである。工程９０で、薄膜トランジスタを形成するためのアモルファス膜を与える。典型的には、アモルファス膜は、シリコン、ゲルマニウム、およびシリコン−ゲルマニウム合金である。工程９２で、第１の膜厚を有するアモルファス膜の層を堆積させる。工程９４で、アモルファス膜に遷移金属を導入する。遷移金属の導入は、無電解めっき、選択的化学蒸着、および第１のドーズ量のイオン注入からなる群から選択される。遷移金属は、ニッケル、コバルト、パラジウムおよび白金からなる群から選択される。次に続く工程１００および１０２は、任意に設けられる工程であり、これらの工程については後述する。工程９６で、高速熱アニールを施し、アモルファス膜を少なくとも部分的に多結晶膜に変える。工程９８は、製品の完成を表す。即ち、遷移金属が、連続する一方向性の成長フロントでアモルファス膜の高速結晶化を引き起こす多結晶膜である。
【００９５】
本発明の１つの局面では、透明基板が与えられる。この透明基板は、ガラスおよび石英からなる群から選択される。その後、工程９２は、透明基板の上にアモルファス膜を堆積させる工程を包含する。従って、薄膜トランジスタは、液晶ディスプレイで使用するために適切である。本発明の１つの局面では、透明基板はガラスであり、アモルファス膜はシリコンであり、遷移金属はニッケルである。図２０においては、工程９６の前に、さらなる工程を包含する。工程１００で、４００℃〜５００℃の範囲の温度でアモルファスシリコン膜を予熱する。工程１０２で、工程１００の予熱温度から工程９６のＲＴＡ温度に、１０℃／秒を上回る昇温速度、好ましくは、５０℃／秒を上回る昇温速度で昇温させる。
【００９６】
本発明の１つの局面では、アモルファス膜はシリコンであり、遷移金属はニッケルであり、工程９４でのニッケルイオンの第１のドーズ量は１×１０１４イオン／ｃｍ２〜１×１０１６イオン／ｃｍ２の範囲である。本発明の１つの好適な局面では、工程９２は、約５００Åの第１の膜厚を有するアモルファスシリコン膜を堆積させる工程を包含し、工程９４は、１×１０１４イオン／ｃｍ２の第１のドーズ量を含む。
【００９７】
工程９６は、６５０℃〜８００℃の範囲の平均温度で１ｎｓ〜１０００秒の時間、高速熱アニールを行なう工程を包含する。工程９６は、タングステン−ハロゲンランプ、キセノンアークランプ、およびエキシマレーザを用いてアニールを行なう工程を包含する。本発明の１つの局面では、工程９２の前に、透明基板の上にバリア層を堆積させるさらなる工程が加えられ、バリア層は、酸化シリコン、窒化シリコン、および酸化シリコンと窒化シリコンとの組合せからなる材料の群から選択される。
【００９８】
図２０に示される方法は概ね図１５から図１８に対応する。対応する図１６に示されるように、工程９２で堆積されたアモルファス膜の選択された領域の上に層間誘電体を堆積させるさらなる工程を包含する。図１７に示されるように、層間誘電体の上にフォトレジストの層を堆積させる工程を包含する。フォトレジスト層は、工程９４のニッケル注入の間、層間誘電体をニッケル汚染から保護する。多結晶膜を形成するこの一般的な方法もまた、ＴＦＴソース／ドレイン領域の形成に適用できる。
【００９９】
先行技術の金属により引き起こされる結晶化方法は、結晶化温度を下げるという目的を有していた。本発明は、全体的な熱収支を削減する。本発明ではより高い温度を用いるため、アニール時間が大幅に短縮されるとともに、ＬＣＤのガラス基板が受ける熱応力が大幅に低減される。さらに、本発明の方法によって達成される結晶化は、以前から知られているＴＦＴ用多結晶膜製造方法よりも優れている。最後に、本発明の高速熱アニールを行なうために必要とされる機器のコストは、レーザアニール機器のコストの約３分の１である。当業者は、本発明により、プロセス工程およびＩＣ構造の変形、ならびに本発明のその他の実施形態を思い付くであろう。
【０１００】
【発明の効果】
本発明によれば、アモルファス膜をアニールして、薄膜トランジスタに適切な多結晶膜を形成する方法が提供される。本発明の多結晶膜を用いた薄膜トランジスタは、高電子移動度を有する。
【０１０１】
また、本発明の多結晶膜を形成するための結晶化方法は、金属により引き起こされる結晶化を改良している。また、ＲＴＡプロセスを取り込んでアニール処理時間を短縮し、それによりアニールのコストを削減することができるので低コストで行うことができる。
【図面の簡単な説明】
【図１】高電子移動度を有する完成された多結晶膜を形成する２工程アニール法であって、ニッケルにより引き起こされる２工程アニール法の１つの段階を示す図であって、アモルファス膜の堆積を示す部分断面図である。
【図２】高電子移動度を有する完成された多結晶膜を形成する２工程アニール法であって、ニッケルにより引き起こされる２工程アニール法の１つの段階を示す図であって、第１のアニール工程後の図１のアモルファス膜を示す部分断面図である。
【図３】高電子移動度を有する完成された多結晶膜を形成する２工程アニール法であって、ニッケルにより引き起こされる２工程アニール法の１つの段階を示す図であり、高速熱アニール（ＲＴＡ）を施してアモルファス膜を多結晶膜に変えた後の、図２のアモルファス膜を示す部分断面図である。
【図４】完成された薄膜トランジスタを形成する方法であって、ニッケルを用いて２工程アニール処理による多結晶膜の形成を引き起こしている方法の１つの段階を示す図であり、アモルファス層の堆積を示す部分断面図である。
【図５】完成された薄膜トランジスタを形成する方法であって、ニッケルを用いて２工程アニール処理による多結晶膜の形成を引き起こしている方法の１つの段階を示す図であり、酸化物層を堆積した後のＴＦＴの部分断面図である。
【図６】完成された薄膜トランジスタを形成する方法であって、ニッケルを用いて２工程アニール処理による多結晶膜の形成を引き起こしている方法の１つの段階を示す図であり、酸化物層の上に半導体材料膜を堆積させてゲートを形成した後のＴＦＴの部分断面図である。
【図７】完成された薄膜トランジスタを形成する方法であって、ニッケルを用いて２工程アニール処理による多結晶膜の形成を引き起こしている方法の１つの段階を示す図であり、アモルファス層にドーピング不純物を注入してソース／ドレイン領域を形成する際のＴＦＴの部分断面図である。
【図８】完成された薄膜トランジスタを形成する方法であって、ニッケルを用いて２工程アニール処理による多結晶膜の形成を引き起こしている方法の１つの段階を示す図であり、アモルファス膜の上に接触するように遷移金属膜を堆積させた後のＴＦＴの部分断面図である。
【図９】完成された薄膜トランジスタを形成する方法であって、ニッケルを用いて２工程アニール処理による多結晶膜の形成を引き起こしている方法の１つの段階を示す図であり、２工程アニール処理の第１のアニール工程を行った後のＴＦＴの部分断面図である。
【図１０】完成された薄膜トランジスタを形成する方法であって、ニッケルを用いて２工程アニール処理による多結晶膜の形成を引き起こしている方法の１つの段階を示す図であり、第２のアニール工程である高速熱アニールの後のＴＦＴの部分断面図である。
【図１１】完成された薄膜トランジスタを形成する方法であって、ニッケルを用いて２工程アニール処理による多結晶膜の形成を引き起こしている方法の１つの段階を示す図であり、完成されたＴＦＴの部分断面図である。
【図１２】先行技術による、低温で金属により引き起こされる結晶化から生じる不規則な成長フロントを示す図である。
【図１３】高速熱アニール処理の間にニッケルシリサイド層からシリコンに現れる一方向性の成長フロントを示す図である。
【図１４】温度の変数に対する、ニッケルにより引き起こされる結晶化の横方向成長速度を示す図である。
【図１５】高電子移動度を有する完成された多結晶膜を形成するための、ニッケルにより引き起こされる１つの高速熱アニール工程の１つの段階を示す図であって、ガラスまたは石英から選択される透明基板を有するＴＦＴを示す図である。
【図１６】高電子移動度を有する完成された多結晶膜を形成するための、ニッケルにより引き起こされる１つの高速熱アニール工程の１つの段階を示す図であって、層間誘電体を堆積した後のＴＦＴの部分断面図である。
【図１７】高電子移動度を有する完成された多結晶膜を形成するための、ニッケルにより引き起こされる１つの高速熱アニール工程の１つの段階を示す図であって、アモルファス膜の選択された領域の上にフォトレジスト層を堆積した後のＴＦＴの部分断面図である。
【図１８】高電子移動度を有する完成された多結晶膜を形成するための、ニッケルにより引き起こされる１つの高速熱アニール工程の１つの段階を示す図であって、高速熱アニール後のＴＦＴの部分断面図である。
【図１９】高電子移動度を有する薄膜トランジスタの形成においてアモルファス膜を結晶化する２工程アニール法の工程を説明するためのフロー図である。
【図２０】アモルファス膜を結晶化させて高電子移動度を有する薄膜トランジスタを形成する１工程アニール法の工程を説明するためのフロー図である。
【符号の説明】
３ アモルファス膜
４ 透明基板
５ バリア層
６ 遷移金属膜
７ 遷移金属半導体化合物
８ 多結晶膜
１０ 薄膜トランジスタ
１２ 透明基板
１４ アモルファス膜
１６ バリア層
１８ 酸化物層
２０ 半導体材料膜
２２ ドーピング不純物
２４ 遷移金属膜
２６ 第１の膜厚
２８ 第２の膜厚
３０ 遷移金属半導体化合物
３２ 層間誘電体
３４ 多結晶層
３６ 金属層
５０ 薄膜トランジスタ
５２ 透明基板
５４ アモルファス膜
５６ バリア層
５８ 第１の膜厚
６０ 層間誘電体
６２ フォトレジスト
６４ 遷移金属イオン
６６ 多結晶膜
Claims (20)
- 高電子移動度を有する薄膜トランジスタの形成における、アモルファス膜の結晶化方法であって、
（ａ）ガラスからなる透明基板の上に、第１の膜厚を有するシリコンのアモルファス膜の層を堆積させる工程と、
（ｂ）該アモルファス膜の上に接するように、第２の膜厚を有するニッケルからなる遷移金属膜の層を堆積させる工程と、
（ｃ）該工程（ａ）および（ｂ）で堆積された膜をアニールして、該アモルファス膜のうちで該遷移金属の下にある部分を使用して遷移金属半導体化合物としてニッケルシリサイドを形成する工程と、
（ｄ）該工程（ｃ）によってニッケルシリサイドが形成されたシリコンのアモルファス膜を、４００℃〜５００℃の範囲の温度で予熱する工程と、
（ｅ）該工程（ｄ）による予熱の後に、高速熱アニールを施して、該シリコンのアモルファス膜を少なくとも部分的に多結晶膜に変える工程とを包含し、
該工程（ｄ）による予熱温度から前記高速熱アニールに必要な温度まで、１０℃／秒を上回る昇温速度で昇温させることを特徴とする、方法。 - 前記工程（ｃ）は、２５０℃〜５５０℃の範囲の温度で、３０秒の未満の時間で実施される、請求項１に記載の方法。
- 前記高速熱アニールは、６５０℃〜８００℃の平均温度で、１ナノ秒〜１０００秒の範囲の時間で実施される、請求項１に記載の方法。
- 前記昇温速度が５０℃／秒を上回る、請求項１に記載の方法。
- 前記工程（ａ）の前に、ガラス基板である前記透明基板の上に酸化シリコン、窒化シリコン、および酸化シリコンと窒化シリコンとの組合せからなる群から選択されるバリア層を堆積させる工程をさらに包含する、請求項１に記載の方法。
- 高電子移動度を有する薄膜トランジスタの形成における、アモルファス膜の結晶化方法であって、
（ａ）ガラスからなる透明基板の上に、第１の膜厚を有するシリコンのアモルファス膜の層を堆積させる工程と、
（ｂ）該アモルファス膜にニッケルからなる遷移金属を導入する工程と、
（ｃ）該工程（ｂ）によってニッケルが導入された該シリコンのアモルファス膜を４００℃〜５００℃の範囲の温度で予熱する工程と、
（ｄ）該工程（ｃ）による予熱の後に、高速熱アニールを施して、該シリコンのアモルファス膜を少なくとも部分的に多結晶膜に変える工程とを包含し、
該工程（ｃ）による予熱温度から前記高速熱アニールに必要な温度まで、１０℃／秒を上回る昇温速度で昇温させることを特徴とする、方法。 - 前記高速熱アニールは、６５０℃〜８００℃の平均温度で、１ナノ秒〜１０００秒の範囲の時間で実施される、請求項６に記載の方法。
- 前記昇温速度が５０℃／秒を上回る、請求項６に記載の方法。
- 透明基板と、該透明基板の上にある薄膜トランジスタ用多結晶半導体膜とを含む薄膜トランジスタであって、
該薄膜トランジスタ用多結晶半導体膜は、ガラスからなる該透明基板の上に第１の膜厚を有するシリコンのアモルファス膜と、該アモルファス膜の上に接するように第２の膜厚を有するニッケルからなる遷移金属とを堆積させ、該遷移金属および該アモルファス膜をアニールして遷移金属半導体化合物としてニッケルシリサイドを形成した後に、４００℃〜５００℃の範囲の温度で予熱し、１０℃／秒を上回る昇温速度で高速熱アニールに必要な温度まで昇温した後に、高速熱アニール工程を実施することによって形成されている、薄膜トランジスタ。 - 前記遷移金属およびアモルファス膜のアニールが、２５０℃〜５５０℃の範囲の温度で、３０秒の未満の時間で実施される、請求項９に記載の薄膜トランジスタ。
- 前記高速熱アニール工程は、６５０℃〜８００℃の平均温度で、１ナノ秒〜１０００秒の範囲の時間で実施される、請求項９に記載の薄膜トランジスタ。
- 前記昇温速度は、５０℃／秒を上回る、請求項９に記載の薄膜トランジスタ。
- 前記透明基板の上に、酸化シリコン、窒化シリコン、および酸化シリコンと窒化シリコンとの組合せからなる群から選択されるバリア層が堆積されている、請求項９に記載の薄膜トランジスタ。
- 透明基板と、該透明基板の上にある薄膜トランジスタ用多結晶半導体膜とを含む薄膜トランジスタであって、
該薄膜トランジスタ用多結晶半導体膜は、ガラスからなる該透明基板の上に第１の膜厚を有するシリコンのアモルファス膜を堆積させ、該アモルファス膜に該遷移金属としてニッケルを導入した後に、該アモルファス膜を４００℃〜５００℃の範囲の温度で予熱し、１０℃／秒を上回る昇温速度で高速熱アニールに必要な温度まで昇温した後に、該遷移金属とともに該アモルファス膜を高速熱アニールすることによって形成されている、薄膜トランジスタ。 - 前記遷移金属であるニッケルの該アモルファス膜への該導入は、無電解めっき、選択的化学蒸着、および第１のドーズ量のイオン注入からなる群から選択される、請求項１４に記載の薄膜トランジスタ。
- 前記該遷移金属であるニッケルは、１×１０14イオン／ｃｍ2〜１×１０16イオン／ｃｍ2の範囲の第１のドーズ量のニッケルイオンのイオン注入によって導入される、請求項１５に記載の薄膜トランジスタ。
- 前記アモルファス膜であるシリコンは、５００Å以上の第１の膜厚を有し、前記ニッケルイオンの前記第１のドーズ量は１×１０14イオン／ｃｍ2である、請求項１６に記載の薄膜トランジスタ。
- 前記高速熱アニールは、６５０℃〜８００℃の平均温度で、１ナノ秒〜１０００秒の範囲の時間で実施される、請求項１４に記載の薄膜トランジスタ。
- 前記昇温速度は、５０℃／秒を上回る、請求項１４に記載の薄膜トランジスタ。
- 前記透明基板の上に、酸化シリコン、窒化シリコン、および酸化シリコンと窒化シリコンとの組合せからなる群から選択されるバリア層が堆積されている、請求項１４に記載の薄膜トランジスタ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/879,386 US6066547A (en) | 1997-06-20 | 1997-06-20 | Thin-film transistor polycrystalline film formation by nickel induced, rapid thermal annealing method |
| US08/879.386 | 1997-06-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1187242A JPH1187242A (ja) | 1999-03-30 |
| JP3580473B2 true JP3580473B2 (ja) | 2004-10-20 |
Family
ID=25374050
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17362798A Expired - Fee Related JP3580473B2 (ja) | 1997-06-20 | 1998-06-19 | アモルファス膜の結晶化方法および薄膜トランジスタ |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6066547A (ja) |
| JP (1) | JP3580473B2 (ja) |
Families Citing this family (68)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6326226B1 (en) | 1997-07-15 | 2001-12-04 | Lg. Philips Lcd Co., Ltd. | Method of crystallizing an amorphous film |
| JP4376979B2 (ja) | 1998-01-12 | 2009-12-02 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US6312979B1 (en) * | 1998-04-28 | 2001-11-06 | Lg.Philips Lcd Co., Ltd. | Method of crystallizing an amorphous silicon layer |
| US6278130B1 (en) * | 1998-05-08 | 2001-08-21 | Seung-Ki Joo | Liquid crystal display and fabricating method thereof |
| US6331476B1 (en) * | 1998-05-26 | 2001-12-18 | Mausushita Electric Industrial Co., Ltd. | Thin film transistor and producing method thereof |
| US6228693B1 (en) * | 1998-06-05 | 2001-05-08 | Sharp Laboratories Of America, Inc. | Selected site, metal-induced, continuous crystallization method |
| US6091123A (en) * | 1998-06-08 | 2000-07-18 | Advanced Micro Devices | Self-aligned SOI device with body contact and NiSi2 gate |
| KR100343134B1 (ko) * | 1998-07-09 | 2002-10-25 | 삼성전자 주식회사 | 유전막형성방법 |
| US6524662B2 (en) | 1998-07-10 | 2003-02-25 | Jin Jang | Method of crystallizing amorphous silicon layer and crystallizing apparatus thereof |
| US6784034B1 (en) * | 1998-10-13 | 2004-08-31 | Lg. Philips Lcd Co., Ltd. | Method for fabricating a thin film transistor |
| US6558986B1 (en) * | 1998-09-03 | 2003-05-06 | Lg.Philips Lcd Co., Ltd | Method of crystallizing amorphous silicon thin film and method of fabricating polysilicon thin film transistor using the crystallization method |
| KR100317622B1 (ko) * | 1999-03-24 | 2001-12-22 | 구본준, 론 위라하디락사 | 박막트랜지스터 및 그의 제조방법 |
| KR100317641B1 (ko) | 1999-05-21 | 2001-12-22 | 구본준, 론 위라하디락사 | 박막 트랜지스터 및 그 제조방법 |
| US6916693B2 (en) * | 2000-03-08 | 2005-07-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US7098084B2 (en) | 2000-03-08 | 2006-08-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US6888750B2 (en) * | 2000-04-28 | 2005-05-03 | Matrix Semiconductor, Inc. | Nonvolatile memory on SOI and compound semiconductor substrates and method of fabrication |
| US7503975B2 (en) * | 2000-06-27 | 2009-03-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and fabrication method therefor |
| TWI256976B (en) * | 2000-08-04 | 2006-06-21 | Hannstar Display Corp | Method of patterning an ITO layer |
| KR100821456B1 (ko) | 2000-08-14 | 2008-04-11 | 샌디스크 쓰리디 엘엘씨 | 밀집한 어레이 및 전하 저장 장치와, 그 제조 방법 |
| US6830965B1 (en) * | 2000-10-25 | 2004-12-14 | Sharp Laboratories Of America, Inc. | Semiconductor device and a method of creating the same utilizing metal induced crystallization while suppressing partial solid phase crystallization |
| KR100439345B1 (ko) * | 2000-10-31 | 2004-07-07 | 피티플러스(주) | 폴리실리콘 활성층을 포함하는 박막트랜지스터 및 제조 방법 |
| KR100390522B1 (ko) | 2000-12-01 | 2003-07-07 | 피티플러스(주) | 결정질 실리콘 활성층을 포함하는 박막트랜지스터 제조 방법 |
| US6770518B2 (en) * | 2001-01-29 | 2004-08-03 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a semiconductor device |
| JP2002231627A (ja) * | 2001-01-30 | 2002-08-16 | Semiconductor Energy Lab Co Ltd | 光電変換装置の作製方法 |
| JP4993810B2 (ja) * | 2001-02-16 | 2012-08-08 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP5088993B2 (ja) * | 2001-02-16 | 2012-12-05 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US6372644B1 (en) * | 2001-02-22 | 2002-04-16 | Advanced Micro Devices, Inc. | Hydrogen passivated silicon nitride spacers for reduced nickel silicide bridging |
| SG114529A1 (en) * | 2001-02-23 | 2005-09-28 | Semiconductor Energy Lab | Method of manufacturing a semiconductor device |
| US6506637B2 (en) * | 2001-03-23 | 2003-01-14 | Sharp Laboratories Of America, Inc. | Method to form thermally stable nickel germanosilicide on SiGe |
| US6339021B1 (en) | 2001-05-09 | 2002-01-15 | Chartered Semiconductor Manufacturing Ltd. | Methods for effective nickel silicide formation |
| JP2003031806A (ja) * | 2001-05-09 | 2003-01-31 | Hitachi Ltd | Ｍｏｓトランジスタ及びその製造方法 |
| GB0111423D0 (en) * | 2001-05-10 | 2001-07-04 | Koninkl Philips Electronics Nv | An electronic device including a thin film transistor |
| TW544938B (en) * | 2001-06-01 | 2003-08-01 | Semiconductor Energy Lab | Method of manufacturing a semiconductor device |
| KR100662494B1 (ko) * | 2001-07-10 | 2007-01-02 | 엘지.필립스 엘시디 주식회사 | 비정질막 결정화방법 및 이를 이용한 액정표시소자의제조방법 |
| KR100662493B1 (ko) * | 2001-07-10 | 2007-01-02 | 엘지.필립스 엘시디 주식회사 | 비정질막의 결정화방법 및 이를 이용한 액정표시소자의제조방법 |
| US6593624B2 (en) | 2001-09-25 | 2003-07-15 | Matrix Semiconductor, Inc. | Thin film transistors with vertically offset drain regions |
| US6841813B2 (en) * | 2001-08-13 | 2005-01-11 | Matrix Semiconductor, Inc. | TFT mask ROM and method for making same |
| KR20030020524A (ko) * | 2001-08-29 | 2003-03-10 | 주식회사 현대 디스플레이 테크놀로지 | 박막 트랜지스터 제조방법 |
| JP4558262B2 (ja) * | 2001-08-30 | 2010-10-06 | シャープ株式会社 | 半導体装置の製造方法 |
| US6902966B2 (en) * | 2001-10-25 | 2005-06-07 | Advanced Micro Devices, Inc. | Low-temperature post-dopant activation process |
| US7238557B2 (en) * | 2001-11-14 | 2007-07-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
| US7026229B2 (en) * | 2001-11-28 | 2006-04-11 | Vartan Semiconductor Equipment Associates, Inc. | Athermal annealing with rapid thermal annealing system and method |
| KR100447893B1 (ko) * | 2001-12-26 | 2004-09-08 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 제조방법 |
| US20040050319A1 (en) * | 2002-09-13 | 2004-03-18 | Semiconductor Technology Academic Research Center | Nickel-silicon compound forming method, semiconductor device manufacturing method, and semiconductor device |
| KR100429556B1 (ko) * | 2002-09-17 | 2004-05-03 | 주식회사 하이닉스반도체 | 채널 특성을 개선시킨 반도체소자의 제조 방법 |
| JP2004172331A (ja) * | 2002-11-20 | 2004-06-17 | Ushio Inc | 電気伝導性制御方法 |
| KR100928490B1 (ko) * | 2003-06-28 | 2009-11-26 | 엘지디스플레이 주식회사 | 액정표시패널 및 그 제조 방법 |
| US7282738B2 (en) | 2003-07-18 | 2007-10-16 | Corning Incorporated | Fabrication of crystalline materials over substrates |
| US7071022B2 (en) * | 2003-07-18 | 2006-07-04 | Corning Incorporated | Silicon crystallization using self-assembled monolayers |
| US7066640B2 (en) * | 2003-08-26 | 2006-06-27 | Homeland Housewares, Llc | Blender and mugs |
| US7407863B2 (en) * | 2003-10-07 | 2008-08-05 | Board Of Trustees Of The University Of Illinois | Adhesive bonding with low temperature grown amorphous or polycrystalline compound semiconductors |
| KR100529675B1 (ko) * | 2003-12-31 | 2005-11-17 | 동부아남반도체 주식회사 | 반도체 소자의 제조 방법 |
| WO2006109565A1 (ja) | 2005-04-11 | 2006-10-19 | National University Corporation NARA Institute of Science and Technology | 薄膜トランジスタの製造方法 |
| KR100653853B1 (ko) * | 2005-05-24 | 2006-12-05 | 네오폴리((주)) | 비금속 씨드 에피 성장을 이용한 비정질 반도체 박막의결정화 방법 및 이를 이용한 다결정 박막 트랜지스터의제조방법 |
| KR100724560B1 (ko) * | 2005-11-18 | 2007-06-04 | 삼성전자주식회사 | 결정질 반도체층을 갖는 반도체소자, 그의 제조방법 및그의 구동방법 |
| EP1801067A3 (en) * | 2005-12-21 | 2012-05-09 | Imec | Method for forming silicon germanium layers at low temperatures for controlling stress gradient |
| WO2009000136A1 (en) * | 2007-06-22 | 2008-12-31 | The Hong Kong University Of Science And Technology | Polycrystalline silicon thin film transistors with bridged-grain structures |
| US8940610B2 (en) | 2010-04-16 | 2015-01-27 | Semiconductor Energy Laboratory Co., Ltd. | Electrode for energy storage device and method for manufacturing the same |
| KR20130006795A (ko) * | 2011-06-23 | 2013-01-18 | 삼성디스플레이 주식회사 | 결정화 장치, 결정화 방법 및 열처리 시스템 |
| JP6206159B2 (ja) * | 2013-12-17 | 2017-10-04 | 三菱電機株式会社 | 半導体装置の製造方法 |
| US9653296B2 (en) * | 2014-05-22 | 2017-05-16 | Infineon Technologies Ag | Method for processing a semiconductor device and semiconductor device |
| US9627395B2 (en) | 2015-02-11 | 2017-04-18 | Sandisk Technologies Llc | Enhanced channel mobility three-dimensional memory structure and method of making thereof |
| US9478495B1 (en) | 2015-10-26 | 2016-10-25 | Sandisk Technologies Llc | Three dimensional memory device containing aluminum source contact via structure and method of making thereof |
| JP2018011028A (ja) * | 2016-07-15 | 2018-01-18 | 株式会社村田製作所 | 誘電体薄膜および薄膜キャパシタの製造方法 |
| TW201840903A (zh) * | 2016-11-20 | 2018-11-16 | 美商應用材料股份有限公司 | 選擇性沉積無腐蝕金屬觸點之方法 |
| CN106684154A (zh) * | 2016-12-30 | 2017-05-17 | 信利（惠州）智能显示有限公司 | 薄膜晶体管及其制备方法、阵列基板 |
| US10923503B2 (en) * | 2018-07-02 | 2021-02-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor-on-insulator (SOI) substrate comprising a trap-rich layer with small grain sizes |
| US20220310840A1 (en) * | 2021-03-26 | 2022-09-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor Devices With Enhanced Carrier Mobility |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5147826A (en) * | 1990-08-06 | 1992-09-15 | The Pennsylvania Research Corporation | Low temperature crystallization and pattering of amorphous silicon films |
| EP1119053B1 (en) * | 1993-02-15 | 2011-11-02 | Semiconductor Energy Laboratory Co., Ltd. | Method for fabricating TFT semiconductor device |
| JP3562588B2 (ja) * | 1993-02-15 | 2004-09-08 | 株式会社半導体エネルギー研究所 | 半導体装置の製造方法 |
| US5275851A (en) * | 1993-03-03 | 1994-01-04 | The Penn State Research Foundation | Low temperature crystallization and patterning of amorphous silicon films on electrically insulating substrates |
| CN1095204C (zh) * | 1993-03-12 | 2002-11-27 | 株式会社半导体能源研究所 | 半导体器件和晶体管 |
| US5481121A (en) * | 1993-05-26 | 1996-01-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having improved crystal orientation |
| TW369686B (en) * | 1993-07-27 | 1999-09-11 | Semiconductor Energy Lab Corp | Semiconductor device and process for fabricating the same |
| TW264575B (ja) * | 1993-10-29 | 1995-12-01 | Handotai Energy Kenkyusho Kk | |
| US5712191A (en) * | 1994-09-16 | 1998-01-27 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing semiconductor device |
| US5773329A (en) * | 1996-07-24 | 1998-06-30 | International Business Machines Corporation | Polysilicon grown by pulsed rapid thermal annealing |
-
1997
- 1997-06-20 US US08/879,386 patent/US6066547A/en not_active Expired - Lifetime
-
1998
- 1998-06-19 JP JP17362798A patent/JP3580473B2/ja not_active Expired - Fee Related
-
1999
- 1999-12-15 US US09/465,238 patent/US6225197B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6066547A (en) | 2000-05-23 |
| US6225197B1 (en) | 2001-05-01 |
| JPH1187242A (ja) | 1999-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3580473B2 (ja) | アモルファス膜の結晶化方法および薄膜トランジスタ | |
| US6620661B2 (en) | Single crystal TFT from continuous transition metal delivery method | |
| JPH1197710A (ja) | アモルファス膜の結晶化方法および薄膜トランジスタ | |
| KR100473996B1 (ko) | 비정질 실리콘의 결정화 방법 | |
| JP4026182B2 (ja) | 半導体装置の製造方法、および電子機器の製造方法 | |
| JP2616741B2 (ja) | 多結晶シリコン−ゲルマニウム薄膜トランジスタの製造方法 | |
| JPH07221017A (ja) | 半導体装置およびその作製方法 | |
| JPH1117191A (ja) | 薄膜トランジスタの製造方法 | |
| TW515101B (en) | Method for fabrication of field-effect transistor | |
| JP2009044171A (ja) | 薄膜半導体装置の製造方法 | |
| US6396104B2 (en) | Thin film transistor in metal-induced crystallized region formed around a transition metal nucleus site | |
| JP2007502025A (ja) | シリコン薄膜の焼鈍方法およびそれから調製される多結晶シリコン薄膜 | |
| JP4258476B2 (ja) | 薄膜半導体装置の製造方法 | |
| KR960008499B1 (ko) | 레이저 처리방법 및 레이저 처리장치 | |
| JP3924828B2 (ja) | 結晶性半導体膜の製造方法、および薄膜トランジスタの製造方法 | |
| JP3981532B2 (ja) | 半導体装置の製造方法 | |
| KR100305255B1 (ko) | 다결정실리콘박막의제조방법 | |
| JP2002016014A (ja) | 半導体装置の製造方法および製造装置 | |
| JPH0738118A (ja) | 薄膜トランジスタの製造方法 | |
| JP2000299473A (ja) | 選択型シリサイド薄膜トランジスタおよびその製造方法 | |
| JP3881715B2 (ja) | 結晶性半導体膜の形成方法、アクティブマトリクス装置の製造方法、及び電子装置の製造方法 | |
| JP2003007716A (ja) | 半導体装置およびその製造方法 | |
| JP2003203864A (ja) | 半導体薄膜の製造方法 | |
| JP2005167280A (ja) | 半導体装置、アクティブマトリクス基板、及び電子機器 | |
| JP2001223361A (ja) | 電界効果トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20031224 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040219 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040312 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040318 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040407 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040428 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040715 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040715 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070730 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080730 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080730 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090730 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100730 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |