KR100650759B1 - Method for forming wsix thin film - Google Patents
Method for forming wsix thin film Download PDFInfo
- Publication number
- KR100650759B1 KR100650759B1 KR1020050058131A KR20050058131A KR100650759B1 KR 100650759 B1 KR100650759 B1 KR 100650759B1 KR 1020050058131 A KR1020050058131 A KR 1020050058131A KR 20050058131 A KR20050058131 A KR 20050058131A KR 100650759 B1 KR100650759 B1 KR 100650759B1
- Authority
- KR
- South Korea
- Prior art keywords
- tungsten silicide
- thin film
- wsix
- source gas
- deposited
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 45
- 238000000034 method Methods 0.000 title claims abstract description 25
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims abstract description 29
- 229910021342 tungsten silicide Inorganic materials 0.000 claims abstract description 29
- 230000008021 deposition Effects 0.000 claims abstract description 26
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 18
- 229920005591 polysilicon Polymers 0.000 claims abstract description 6
- 238000010438 heat treatment Methods 0.000 claims description 21
- 239000007789 gas Substances 0.000 abstract description 22
- 238000000137 annealing Methods 0.000 abstract 1
- 238000000151 deposition Methods 0.000 description 21
- 238000002425 crystallisation Methods 0.000 description 14
- 230000008025 crystallization Effects 0.000 description 14
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 8
- 239000010408 film Substances 0.000 description 8
- 239000000463 material Substances 0.000 description 7
- 230000006911 nucleation Effects 0.000 description 7
- 238000010899 nucleation Methods 0.000 description 7
- 230000007423 decrease Effects 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 230000009466 transformation Effects 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000003746 surface roughness Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000005336 cracking Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000005476 size effect Effects 0.000 description 2
- 230000002269 spontaneous effect Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229910003818 SiH2Cl2 Inorganic materials 0.000 description 1
- 229910008814 WSi2 Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000013590 bulk material Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000027756 respiratory electron transport chain Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/488—Word lines
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
도 1a 및 도 1b는 종래 폴리실리콘 단일 구조의 게이트 및 폴리실리콘과 텅스텐실리사이드 적층 구조의 게이트를 도시한 단면도. 1A and 1B are cross-sectional views illustrating a gate of a conventional polysilicon single structure and a gate of a polysilicon and tungsten silicide stacked structure.
도 2a 및 도 2b는 텅스텐실리사이드의 증착시 및 열처리 후의 미세구조를 각각 보여주는 투과전자현미경(SEM) 이미지.2A and 2B are transmission electron microscope (SEM) images showing microstructures during deposition and heat treatment of tungsten silicide, respectively.
도 3은 게이트 폭 및 SiH4/WF6 비에 따른 폴리실리콘과 텅스텐실리사이드 적층 구조 게이트의 면저항 변화를 보여주는 그래프. Figure 3 is a graph showing the sheet resistance change of the polysilicon and tungsten silicide laminated structure gate according to the gate width and SiH4 / WF6 ratio.
도 4는 본 발명에 따른 텅스텐실리사이드 박막 형성방법을 설명하기 위한 단면도. Figure 4 is a cross-sectional view for explaining a tungsten silicide thin film forming method according to the present invention.
도 5a 및 도 5b는 본 발명에 따른 텅스텐실리사이드 박막의 열처리 진행에 따른 결정화 상태를 설명하기 위한 도면. 5a and 5b are views for explaining the crystallization state of the heat treatment progress of the tungsten silicide thin film according to the present invention.
* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
40 : 반도체 기판 41 : 폴리실리콘막40
42 : 제1텅스텐실리사이드막 43 : 제2텅스텐실리사이드42: first tungsten silicide film 43: second tungsten silicide
본 발명은 반도체 소자의 제조방법에 관한 것으로, 보다 상세하게는, 워드라인 물질로 이용되는 텅스텐실리사이드(이하, WSix) 박막 형성방법에 관한 것이다. The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to a method of forming a tungsten silicide (WSix) thin film used as a word line material.
디램(DRAM) 소자에서 워드라인은 모스 트랜지스터의 게이트에 전압을 인가하여 상기 트랜지스터를 턴-온(Turn-On)시키는 역할을 담당하게 된다. 따라서, 워드라인의 저항이 클 경우, 전압인가시 턴-온까지의 시간이 증가하게 되며, 이는 결국 트랜지스터 턴-온이 된 후, 캐패시터와 비트라인간의 전하분재(charge sharing)에 필요한 전체 시간의 증가를 유발하게 된다. 또한, 워드라인의 저항 증가는 RC 지연의 증가를 유발하게 된다. In a DRAM device, a word line plays a role of turning on the transistor by applying a voltage to a gate of the MOS transistor. Therefore, when the resistance of the word line is large, the time until turn-on is increased when voltage is applied, which is a result of the total time required for charge sharing between the capacitor and the bit line after the transistor turns on. Will cause an increase. In addition, increasing the resistance of the word line causes an increase in the RC delay.
따라서, 소자의 고속화를 위해서는 워드라인의 저항이 낮아야 하며, 이를 위해 현재의 디램 소자는 모스 트랜지스터에서의 게이트를 포함한 워드라인에 사용되는 재료로서 도 1a에 도시된 바와 같은 폴리실리콘(이하, poly-Si)의 단일 구조에서 도 1b에 도시된 바와 같은 poly-Si과 WSix의 적층 구조를 사용하게 되었다. Therefore, in order to increase the speed of the device, the resistance of the word line must be low. For this purpose, the current DRAM device is a material used for the word line including the gate of the MOS transistor. As shown in FIG. In the single structure of Si), a laminated structure of poly-Si and WSix was used as shown in FIG. 1B.
도 1a 및 도 1b에서, 도면부호 1은 반도체기판, 2는 게이트산화막, 3은 poly-Si, 4는 WSix, 5a는 poly-Si의 단일 구조 게이트, 5b는 poly-Si과 WSix의 적층 구조 게이트, 6은 게이트 스페이서, 7 및 8은 소오스/드레인을 각각 나타낸다. 1A and 1B,
이와같은 poly-Si과 WSix의 적층 구조 게이트에 있어서, 상기 WSix는 생산성과 웨이퍼내 균일도가 우수하고 텅스텐과 실리콘간 스토이치오메트리(stoichiometry) 조절이 용이한 CVD법을 이용해 증착하며, 온도는 300∼450℃ 정도로 하고, WF6와 SiH4를 소오스가스로 이용한다. 이때의 반응은 하기와 식1과 같이 표현될 수 있다. In the laminated gate of poly-Si and WSix, the WSix is deposited using a CVD method which is excellent in productivity, uniformity in wafer, and easy to control stoichiometry between tungsten and silicon, and the temperature is 300. It is about -450 degreeC, and WF6 and SiH4 are used as a source gas. The reaction at this time can be expressed as shown in
WF6(g) + 2SiH4(g) → WSi2(s) + 6HF(g) + H2(g) ---------- (식1)WF6 (g) + 2SiH4 (g) → WSi2 (s) + 6HF (g) + H2 (g) ---------- (Equation 1)
여기서, 상기 WSix 박막은 그 증착시에는 비정질 상태로서 비저항이 500∼1000μΩ㎝로 높은 편이며, 후속 열처리를 거치면서 결정질로 상변태가 일어나 비저항이 100μΩ㎝ 이하로 감소하게 된다. Here, the WSix thin film is amorphous in its deposition state, and has a high specific resistance of 500 to 1000 µΩcm, and undergoes a subsequent heat treatment to cause phase transformation into crystalline, thereby reducing the specific resistance to 100 µΩcm or less.
그러나, 워드라인 물질로 WSix를 적용하더라도 다음과 같은 이유로 인해 그 저항을 낮추는데 한계가 있다. However, even if WSix is applied as a word line material, there is a limit to lowering the resistance for the following reasons.
첫번째로, 금속 박막의 두께가 물질내에서 전자의 평균 자유 경로(mean free path; λ) 근처 이하로 감소하는 경우에 금속 박막의 비저항이 급격하게 증가하는 현상이 발생하게 된다. 이것은 상기의 두께를 가진 금속 박막에서는 박막의 표면이 전자의 움직임을 방해하는 요소로 작용하기 때문이며, 이를 싸이즈 이펙트(size effect)라 한다. 이러한 금속 박막의 비저항에 대한 싸이즈 이펙트는 금속 박막이 패터닝된 후에 가지는 폭(width)에 대해서도 동일하게 고려될 수 있으며, 따라서, WSix를 워드라인 물질로 사용할 경우에는, 도 3에서 볼 수 있는 바와 같이, 소자의 크기 감소, 즉, 게이트 폭의 감소에 따라 급격한 워드라인 저항의 증가를 가져올 수 있다.First, when the thickness of the metal thin film decreases below the mean free path (λ) of electrons in the material, a phenomenon in which the specific resistance of the metal thin film rapidly increases occurs. This is because in the metal thin film having the above-mentioned thickness, the surface of the thin film acts as a factor that hinders the movement of electrons, which is called a size effect. The size effect on the resistivity of the metal thin film can be considered equally to the width after the metal thin film is patterned. Therefore, when using WSix as a word line material, as shown in FIG. As the size of the device decreases, that is, as the gate width decreases, a sudden increase in word line resistance may occur.
두번째로, WSix의 비저항이 높은 이유는 Si/W의 조성비가 2이상의 Si-리치(rich)로 증착되기 때문이기도 하다. 이는, 도 3에 도시된 바와 같이, 소오스가스들인 SiH4/WF6의 비가 낮아질수록 증착한 상태에서나, 또는, 후속 열처리를 거친후에도 모두 게이트의 저항이 감소된 것으로부터 이해될 수 있다. 하지만, 이러한 이유에도 불구하고 WSix 박막을 형성함에 있어서 현재는 그 증착 후의 고온 열처리 공정시 WSix와 poly-Si 사이에서 발생될 수 있는 크랙킹(cracking)이나 피링(peeling)을 방지하기 위해서 Si/W의 조성비를 2 이상, 예컨데, 2.2∼2.6 정도로 높게 하여 Si-리치 상태로 증착할 수 밖에 없기 때문에, WSix의 비저항, 다시말해, 워드라인의 저항을 감소시키는데 어려움이 있다. Secondly, the high resistivity of WSix is also due to the fact that the composition ratio of Si / W is deposited with two or more Si-richs. As shown in FIG. 3, it can be understood that the resistance of the gate is reduced both in the deposited state as the ratio of the
결국, 전술한 이유들로 인해 현재의 WSix 박막의 형성방법으로는 WSix를 적용한 워드라인의 저항을 낮추는데 그 한계가 있다. As a result, there is a limit to lowering the resistance of the word line to which WSix is applied as a current method of forming the WSix thin film due to the aforementioned reasons.
따라서, 본 발명은 상기한 바와 같은 종래의 문제점을 해결하기 위해 안출된 것으로서, WSix를 적용한 워드라인의 저항을 낮출 수 있는 WSix 박막 형성방법을 제공함에 그 목적이 있다.Accordingly, an object of the present invention is to provide a method for forming a WSix thin film which can reduce the resistance of a word line to which WSix is applied, which is devised to solve the conventional problems as described above.
또한, 본 발명은 WSix를 적용한 워드라인의 저항을 낮춤으로써 고속 소자를 구현할 수 있도록 하는 WSix 박막 형성방법을 제공함에 그 다른 목적이 있다.In addition, another object of the present invention is to provide a method for forming a WSix thin film to realize a high-speed device by lowering the resistance of a word line to which WSix is applied.
상기와 같은 목적을 달성하기 위하여, 본 발명은, poly-Si 상에 Si-소오스가스와 W-소오스가스를 이용한 CVD 공정을 통해 비정질의 WSix를 증착한 후, 상기 비정질의 WSix를 열처리를 통해 결정질로 상변태시키는 WSix 박막 형성방법으로서, 상기 WSix의 초기 증착은 Si-소오스가스/W-소오스가스의 유량비를 높게 하여 Si-리치의 제1WSix가 제1두께로 증착되도록 하고, 이후의 증착은 Si-소오스가스/W-소오스가스의 유량비를 상기 제1WSix 증착시 보다 상대적으로 낮게 하여 W-리치의 제2WSix가 소망하는 제2두께까지 증착되도록 하는 것을 특징으로 하는 WSix 박막 형 성방법을 제공한다. In order to achieve the above object, the present invention, after depositing the amorphous WSix through a CVD process using a Si- source gas and W- source gas on poly-Si, the amorphous WSix is crystalline through heat treatment A method of forming a WSix thin film in which the phase transformation is performed in a phase change process, wherein the initial deposition of the WSix increases the flow ratio of Si-source gas / W-source gas so that the first WSix of Si-rich is deposited to a first thickness, and subsequent deposition is Si-. It provides a WSix thin film forming method characterized in that the flow rate ratio of the source gas / W-source gas is relatively lower than the first WSix deposition so that the second WSix of the W-rich is deposited to the desired second thickness.
여기서, 상기 Si-소오스가스로서는 SiH4 또는 SiH2Cl2를 사용하며, 상기 W-소오스가스로서는 WF6를 사용한다. Here, SiH4 or SiH2Cl2 is used as the Si-source gas, and WF6 is used as the W-source gas.
또한, 상기 제1WSix의 증착은 300∼450℃의 온도에서 Si-소오스가스/W-소오스가스의 유량비를 150∼200으로 하여 진행하고, 상기 제2WSix의 증착은 동일 온도에서 Si-소오스가스/W-소오스가스의 유량비를 상대적으로 낮추어 진행한다. In addition, the deposition of the first WSix proceeds with a flow rate ratio of Si-source gas / W-source gas at a temperature of 300 to 450 ° C as 150 to 200, and the deposition of the second WSix is Si-source gas / W at the same temperature. -Proceed with relatively low flow rate of source gas.
게다가, 상기 제1WSix는 50∼300Å 두께로 증착하며, 상기 제2WSix는 600∼1000Å 두께로 증착한다. In addition, the first WSix is deposited to a thickness of 50 to 300 GPa, and the second WSix is deposited to a thickness of 600 to 1000 GPa.
아울러, 상기 비정질 WSix에 대한 열처리는 700∼1000℃에서의 퍼니스 열처리, 또는, 급속열처리로 수행한다. In addition, the heat treatment for the amorphous WSix is carried out by furnace heat treatment at 700 ~ 1000 ℃, or rapid heat treatment.
(실시예)(Example)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
박막의 비저항이 벌크 재료에 비해 높은 것은 표면 스캐터링(scattering) 효과 이외에도 박막의 결정립이 작은 것에 기인한다. 이는 박막의 표면이 전자 이동의 방해요소로 작용하는 것처럼 결정립과 결정립 사이의 결정립계(grain boundary) 역시 박막의 비저항을 높이는 요소가 되기 때문이다. 이때, 표면 거칠기(surface roughness)의 효과까지 고려할 때 박막의 비저항은 다음의 식2로 표현될 수 있다. The higher resistivity of the thin film compared to the bulk material is due to the small grain size of the thin film in addition to the surface scattering effect. This is because grain boundaries between grains also increase the resistivity of the thin film, as the surface of the thin film acts as an obstacle to electron transfer. In this case, considering the effect of the surface roughness (surface roughness), the specific resistance of the thin film can be expressed by the following equation (2).
ρf = ρb (1+0.75λ(1-p)S/t + 1.5[R/(1-R)λ/g]) ---------- (식2)ρ f = ρ b (1 + 0.75λ (1-p) S / t + 1.5 [R / (1-R) λ / g]) ---------- (Equation 2)
상기 식2에서, S는 표면 벡터(S≥1)로서 평균 표면 거칠기를 나타내며, R은 결정립계에서의 스캐터링 거동을 나타내주는 벡터이고, g는 결정립의 크기를 나타내며, t는 박막의 두께를 나타내고, λ는 평균 자유 경로를 나타내며, ρb는 비저항 상수를 나타낸다. In
이러한 식2로부터 결정립의 크기(g)가 증가할수록 박막의 비저항이 감소한다는 것을 알 수 있다. It can be seen from
도 2a 및 도 2b는 WSix의 증착 후 및 열처리 후의 미세구조를 각각 보여주는 투과전자현미경(SEM) 이미지로서, 도 2b에서 볼 수 있는 바와 같이, 결정화된 WSix 박막의 비저항이 벌크값(12∼13μΩ㎝)에 비해 현저히 큰 이유는 결정립의 크기가 작고, 또한, 박막의 두께 방향으로 여러 개의 작은 결정립들이 적층되어 있는 것에 기인한 것임을 알 수 있으며, 결국, 열처리 후 가지게 되는 이러한 미세구조 때문에 WSix의 비저항이 높게 되는 것이다. 2A and 2B are transmission electron microscope (SEM) images showing microstructures after deposition and heat treatment of WSix, respectively. As shown in FIG. 2B, the specific resistance of the crystallized WSix thin film is in the bulk value (12 to 13 µΩcm). The reason for the remarkable largeness is that the crystal grain size is small, and also due to the stacking of several small grains in the thickness direction of the thin film. It becomes high.
따라서, WSix의 비저항을 낮추기 위해서는 박막의 결정립 크기를 증가시킬 수 있는 방법이 모색되어야 한다. 또한, 상기 WSix의 비저항을 낮추기 위해서는 가능한 박막의 두께 방향으로 하나의 결정화된 결정립들이 성장되도록 하는 것이 필요하며, 이를 위해서는 결정화시 핵생성 속도를 조절하는 것과 동시에 결정화가 진행되는 위치를 조절하는 것이 무엇보다 중요하다. Therefore, in order to reduce the specific resistance of WSix, a method for increasing the grain size of the thin film must be sought. In addition, in order to lower the specific resistance of the WSix, it is necessary to allow one crystallized grains to grow in the thickness direction of the thin film as much as possible. For this purpose, it is necessary to control the nucleation rate during crystallization and the position where the crystallization proceeds. More important.
일반적으로 비정질 상태에서 결정질 상태로의 상변태는 비정질 기지내에서 핵생성(spontaneous nucleation)을 통한 것과 박막의 증착단계로부터 생길 수 있는 결정 핵들(crystalline nuclei)이 핵생성의 우선적인 위치로 작용하여 이들로부터 성장하는 두 가지의 방식이 있다. 박막 증착시의 증착조건을 성장시키는 동안 변화시키지 않으면서 저온에서 증착하여 증착단계에서의 결정 핵들이 존재하지 않을 경우, 후속 열처리 과정 중에 박막이 결정화가 일어날 때, 비정질막내의 어느 곳에서나 동일한 조건으로 자발적인 핵생성이 일어나게 되어 도 2a와 같은 모양으로 결정화가 진행된다. In general, the phase transformation from the amorphous state to the crystalline state is caused by the formation of spontaneous nucleation in the amorphous base and crystalline nuclei, which may arise from the deposition of the thin film, as the nucleation sites of the nucleation. There are two ways to grow. When the thin film is deposited at low temperature without changing during growth of the thin film deposition and no crystal nuclei are present in the deposition step, when the thin film crystallizes during the subsequent heat treatment, the same conditions are used anywhere in the amorphous film. Spontaneous nucleation occurs and crystallization proceeds as shown in FIG. 2A.
또한, 전술한 바와 같이, 소오스가스로서 SiH4/WF6를 이용한 CVD법에 의해 증착되어 워드라인 재료로 사용되는 WSix는 Si-리치 박막으로 형성되며, 열처리를 통해 결정화가 이루어지면서 Si/W의 비가 ∼2에 근접하는 스토이치메트릭(stoichiometric)한 박막이 된다. 이때, WSix의 결정화 과정 동안에 과잉 Si은 결정화된 WSix의 결정립계나 하부 poly-Si과의 계면쪽으로 이동하게 된다. 이러한 사실은 비정질 WSix의 결정화가 상대적으로 좀 더 Si-리치한 비정질 WSix에서 유발된다는 것을 의미한다. In addition, as described above, WSix, which is deposited by
그러므로, 본 발명은 워드라인 재료로 WSix를 적용함에 있어서 비정질 WSix의 결정화시 핵생성 속도와 결정화가 진행되는 위치를 조절하기 위해서 증착 과정중 Si/W 조성비를 조절하는 방법을 이용하고, 이를 통해, WSix의 비저항을 낮추어 최종 워드라인의 저항을 감소시킨다. Therefore, the present invention uses a method of controlling the Si / W composition ratio during the deposition process in order to control the nucleation rate and crystallization position during the crystallization of amorphous WSix in applying WSix as a wordline material, Lowering the resistivity of WSix reduces the resistance of the final word line.
자세하게, 본 발명은 poly-Si 위에 WSix를 증착함에 있어서, 도 4에 도시된 바와 같이, 증착 초기에는 Si-소오스가스인 SiH4과 W-소오스가스인 WF6의 SiH4/WF6의 유량비를 높게 하여 일정 두께만큼만 증착하고, 이후, 상기 SiH4/WF6의 유량비 를 낮추어 최종 원하는 두께만큼을 증착한다. 예컨데, 상기 WSix의 초기 증착은 300∼450℃의 온도에서 SiH4/WF6의 유량비를 150∼200 정도로 하여 50∼300Å 두께를 증착하며, 이후의 증착은 SiH4/WF6의 유량비를 상대적으로 낮추어 600∼1000Å 두께를 증착한다. 이때, 상기 WSix의 2단계 증착은 Si-소오스가스로서 SiH4 대신에 SiH2Cl2를 사용하여 진행하는 것도 가능하다. In detail, in the present invention, in the deposition of WSix on poly-Si, as shown in FIG. 4, at the initial stage of deposition, the flow rate ratio of
이 경우, poly-Si막(41)과 인접한 제1WSix막(42)은 좀 더 Si-리치의 상태로 증착되므로, 후속 열처리를 받을 경우, 그 위에 증착되는 상대적으로 W-리치한 비정질의 제2WSix막(43) 보다 빠르게 핵생성이 일어날 수 있는 조건이 되며, 이때, 상기 비정질 제2WSix막(43) 내에서의 결정화는 상대적으로 억제되게 된다. In this case, the
여기서, 본 발명은 비정질을 결정질로 상변태시키기 위한 열처리를 700∼1000℃에서의 퍼니스 열처리, 또는, 급속열처리로 수행한다. Here, in the present invention, heat treatment for phase transformation of amorphous to crystalline is carried out by furnace heat treatment at 700 to 1000 ° C, or rapid heat treatment.
이러한 본 발명의 방법을 통해 증착된 WSix에 대한 후속 열처리 후의 결정화 양상은 도 5a 및 도 5b에 도시된 바와 같다. 여기서, 도 5a는 결정화 초기를 나타낸 것이고, 도 5b는 결정화가 완료후를 나타낸 것이다. The crystallization aspect after subsequent heat treatment on the WSix deposited through this method of the present invention is as shown in FIGS. 5A and 5B. Here, Figure 5a shows the initial crystallization, Figure 5b shows after the crystallization is complete.
도시된 바와 같이, 결정화 후 큰 크기를 가진 결정립들이 두께 방향으로 형성되게 되므로, 종래의 방법에 따라 형성된 WSix 박막에 비해 비저항이 감소하게 된다. 또한, 상기한 바와 같이 계면에서만 Si-리치한 박막을 증착하고, 그 위에서는 상대적으로 W-리치한 박막을 증착하게 되므로, W/Si 조성비에 기인한 비저항 감소 효과도 얻을 수 있으며, 종래의 증착 방법과 동일하게 계면에서의 피링이나 크랙킹의 발생을 억제할 수 있다. As shown, since the crystal grains having a large size after the crystallization is formed in the thickness direction, the specific resistance is reduced compared to the WSix thin film formed according to the conventional method. In addition, as described above, since the Si-rich thin film is deposited only at the interface, and the relatively W-rich thin film is deposited thereon, the resistivity reduction effect due to the W / Si composition ratio is also obtained, and the conventional deposition is performed. Similarly to the method, occurrence of piling and cracking at the interface can be suppressed.
결과적으로, 본 발명은 poly-Si 상에의 CVD법을 이용한 WSix의 증착을 2단계로 나누어 실시하되, 증착 초기에는 SiH4/WF6의 유량비를 높게 하여 Si-리치한 WSix가 증착되도록 하고, 이후에는 SiH4/WF6의 유량비를 낮게 하여 W-리치한 WSix가 증착되도록 함으로써 최종 얻어진 WSix 박막의 비저항을 낮출 수 있음은 물론 이러한 WSix 박막이 적용된 워드라인의 저항을 감소시킬 수 있다. As a result, the present invention is carried out by dividing the deposition of WSix by CVD method on poly-Si in two stages, but at the initial stage of deposition, Si-rich WSix is deposited by increasing the flow rate ratio of SiH4 / WF6. By lowering the flow rate ratio of SiH4 / WF6 to allow W-rich WSix to be deposited, the specific resistivity of the final WSix thin film can be lowered and the resistance of the wordline to which the WSix thin film is applied can be reduced.
이상에서와 같이, 본 발명은 Si/W 조성비를 변화시키면서 WSix를 증착함으로써 상기 WSix 박막의 비저항을 낮출 수 있으며, 이에 따라, poly-Si과 WSix의 적층 구조로 이루어진 워드라인의 저항을 낮출 수 있고, 결과적으로, 고속 소자의 제조를 가능하게 할 수 있다. As described above, the present invention can lower the specific resistance of the WSix thin film by depositing WSix while changing the Si / W composition ratio, and thus, it is possible to lower the resistance of the word line formed of a laminated structure of poly-Si and WSix. As a result, it is possible to enable the manufacture of a high speed device.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.As mentioned above, although the present invention has been illustrated and described with reference to specific embodiments, the present invention is not limited thereto, and the following claims are not limited to the scope of the present invention without departing from the spirit and scope of the present invention. It can be easily understood by those skilled in the art that can be modified and modified.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050058131A KR100650759B1 (en) | 2005-06-30 | 2005-06-30 | Method for forming wsix thin film |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050058131A KR100650759B1 (en) | 2005-06-30 | 2005-06-30 | Method for forming wsix thin film |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100650759B1 true KR100650759B1 (en) | 2006-11-27 |
Family
ID=37713912
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050058131A KR100650759B1 (en) | 2005-06-30 | 2005-06-30 | Method for forming wsix thin film |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100650759B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101019700B1 (en) | 2008-04-28 | 2011-03-07 | 주식회사 하이닉스반도체 | Method of manufacturing semiconductor device |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61248447A (en) * | 1985-04-25 | 1986-11-05 | Fujitsu Ltd | Formation of wiring layer |
| JPS63133672A (en) | 1986-11-26 | 1988-06-06 | Nec Corp | Semiconductor device |
| KR970018073A (en) * | 1995-09-29 | 1997-04-30 | 김광호 | Tungsten Polyside Gate Electrode Formation Method |
| KR19990040754A (en) * | 1997-11-19 | 1999-06-05 | 김영환 | Metal wiring formation method of semiconductor device |
-
2005
- 2005-06-30 KR KR1020050058131A patent/KR100650759B1/en not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61248447A (en) * | 1985-04-25 | 1986-11-05 | Fujitsu Ltd | Formation of wiring layer |
| JPS63133672A (en) | 1986-11-26 | 1988-06-06 | Nec Corp | Semiconductor device |
| KR970018073A (en) * | 1995-09-29 | 1997-04-30 | 김광호 | Tungsten Polyside Gate Electrode Formation Method |
| KR19990040754A (en) * | 1997-11-19 | 1999-06-05 | 김영환 | Metal wiring formation method of semiconductor device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101019700B1 (en) | 2008-04-28 | 2011-03-07 | 주식회사 하이닉스반도체 | Method of manufacturing semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI794276B (en) | Methods for filling a gap feature on a substrate surface and related semiconductor device structures | |
| US7354848B2 (en) | Poly-silicon-germanium gate stack and method for forming the same | |
| CN101154576A (en) | Method of forming tungsten polymetal gate having low resistance | |
| CN101447427A (en) | Method for forming tungsten film and method for forming wiring of semiconductor device using the same | |
| US7687349B2 (en) | Growth of silicon nanodots having a metallic coating using gaseous precursors | |
| JP2003282877A (en) | Semiconductor element having multilayer gate of different kinds of grain and its fabricating method | |
| WO2001041544A2 (en) | Deposition of gate stacks including silicon germanium layers | |
| KR100456314B1 (en) | Method for forming gate electrode in semiconductor deivce | |
| JP2000196082A (en) | Method of forming gate electrode of semiconductor element | |
| KR100650759B1 (en) | Method for forming wsix thin film | |
| KR100680969B1 (en) | Method for forming wsix thin film | |
| CN203134802U (en) | Semiconductor structure | |
| KR100631937B1 (en) | Method for forming tungsten gate | |
| US20210404056A1 (en) | Ultra-thin films with transition metal dichalcogenides | |
| JP5889821B2 (en) | Method for manufacturing metal silicide layer | |
| TW502337B (en) | Method for reducing WSix grain and its structure | |
| JPH06260644A (en) | Manufacture of semiconductor device | |
| KR20090048189A (en) | Method for manufacturing transistor in semiconductor device | |
| KR20030050652A (en) | Method for forming tungsten layer | |
| KR100370156B1 (en) | method for manufacturing of semiconductor device | |
| KR100714039B1 (en) | Method for fabrication a semiconductor device | |
| KR100265228B1 (en) | Method for fabricating semiconductor device | |
| KR19990049059A (en) | Manufacturing method of semiconductor device | |
| KR100321738B1 (en) | A method for forming metal wire in semicondutor device | |
| Adachi et al. | Integrated tungsten polycide: analysis of interface composition |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101025 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |