KR100647418B1 - 분리 소자로 사용 가능한 레벨 변환기 출력 버퍼 회로 - Google Patents

분리 소자로 사용 가능한 레벨 변환기 출력 버퍼 회로 Download PDF

Info

Publication number
KR100647418B1
KR100647418B1 KR1020050133514A KR20050133514A KR100647418B1 KR 100647418 B1 KR100647418 B1 KR 100647418B1 KR 1020050133514 A KR1020050133514 A KR 1020050133514A KR 20050133514 A KR20050133514 A KR 20050133514A KR 100647418 B1 KR100647418 B1 KR 100647418B1
Authority
KR
South Korea
Prior art keywords
output
pull
voltage
transistor
enable signal
Prior art date
Application number
KR1020050133514A
Other languages
English (en)
Inventor
안문원
이일희
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020050133514A priority Critical patent/KR100647418B1/ko
Application granted granted Critical
Publication of KR100647418B1 publication Critical patent/KR100647418B1/ko
Priority to US11/617,410 priority patent/US20070152711A1/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/106—Data output latches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/09425—Multistate logic
    • H03K19/09429—Multistate logic one of the states being the high impedance or floating state

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명에 따른 레벨 변환기 출력 버퍼 회로는 레벨 변환 기능과 동작 전압이 서로 다른 회로 영역들을 전기적으로 분리하는 기능을 모두 할 수 있다. 본 발명의 출력 버퍼 회로는 제1 동작 전압을 제2 동작 전압으로 변환하여 출력 단자로 출력하며, (1) 인에이블 신호를 입력으로 하는 제1 레벨 변환기와, (2) 데이터 신호를 입력으로 하는 제2 레벨 변환기와, (3) 출력 단자에 제2 동작 전압을 출력할 수 있도록 구성된 풀업 트랜지스터와, (4) 출력 단자에 접지 전압을 출력할 수 있도록 구성된 풀다운 트랜지스터와, (5) 제1 레벨 변환기와 풀업 트랜지스터 사이에 연결되며, 인에이블 신호가 활성일 때에는 제1 동작 전압의 데이터 신호에 응답하여 풀업 트랜지스터를 턴온 상태로 만들어 출력 단자에 제2 동작 전압이 출력되도록 하는 제1 수단과, (6) 제2 레벨 변환기와 풀다운 트랜지스터 사이에 연결되며, 인에이블 신호가 활성일 때에는 접지 전압의 데이터 신호에 응답하여 풀다운 트랜지스터를 턴온 상태로 만들어 상기 출력 단자에 접지 전압이 출력되도록 하는 제2 수단을 포함한다. 제1 레벨 변환기는 인에이블 신호가 활성일 때에는 접지 전압을 출력하고 인에이블 신호가 비활성일 때에는 제1 동작 전압을 출력하는 제1 출력 노드와, 인에이블 신호가 활성일 때에는 제2 동작 전압을 출력하고 인에이블 신호가 비활성일 때에는 접지 전압을 출력하는 제2 출력 노드를 포함하며, 제1 수단은 제2 출력 노드와 제3 출력 노드를 입력으로 하며 풀업 트랜지스터의 게이트와 출력이 연결되는 NAND 게이트로 구현되고, 제2 수단은 제1 출력 노드를 입력으로 하고, 풀 다운 트랜지스터의 게이트와 출력이 연결되는 NOR 게이트로 구현되므로 인에이블 신호가 비활성일 때에는 풀업 트랜지스터와 풀다운 트랜지스터가 모두 턴오프 되어 출력 단자를 플로팅 상태로 만든다.
레벨 변환기, 출력 버퍼, 분리 셀(isolation cell, switching cell)

Description

분리 소자로 사용 가능한 레벨 변환기 출력 버퍼 회로{Level Shifter Output Buffer Circuit Used as Isolation Cell}
도 1은 레벨 변환기를 포함한 종래 반도체 집적회로 소자의 개략 블록도.
도 2는 본 발명의 일실시예에 따른 레벨 변환기 출력 버퍼 회로의 블록 회로도.
도 3은 본 발명의 다른 실시예에 따른 레벨 변환기 출력 버퍼 회로의 블록 회로도.
본 발명은 데이터의 출력 레벨을 변환하는 회로에 관한 것으로서, 좀 더 구체적으로는 출력 레벨의 변환 기능과 동작 전압이 서로 다른 회로 영역들을 전기적으로 분리하는 분리 소자의 기능을 모두 갖는 레벨 변환기 출력 버퍼 회로에 관한 것이다.
하나의 칩에 메모리 소자와 논리 소자 등을 통합한 SoC(System on Chip)와 같은 집적회로 소자에서는 각각의 소자가 동작하는 전압 레벨이 다르기 때문에, 각각의 소자들이 데이터를 주고받기 위해서는 상대방 소자의 동작 전압 레벨로 데이 터의 출력 레벨을 바꾸는 레벨 변환기(level shifter 또는 level translator)가 필요하다.
즉, 도 1에 나타낸 것처럼 하나의 칩 내에 1.2V의 전압으로 동작하는 소자(12)와 1.5V 전압으로 동작하는 소자(14)에 대해 동일한 외부 전원 VDDL, VDDH과 접지 GND가 공급되는 경우, 저전압 동작 소자(12)가 고전압 동작 소자(14)로 데이터를 출력하려면 레벨 변환기(10)를 통해 저전압을 고전압을 변환해야 한다(도 1의 'A' 참조). 이와 마찬가지로 고전압 동작 소자(14)가 저전압 동작 소자(12)로 데이터를 출력할 때에도 레벨 변환기(10)를 통해 고전압의 데이터를 저전압의 데이터로 바꾸어야 한다(도 1의 'B' 참조).
그런데, 종래의 레벨 변환기(10)는 출력 데이터의 전압 레벨을 바꾸는 한가지 기능만 할 수 있었다.
본 발명의 목적은 레벨 변환기에 다양한 기능을 추가하는 것이다.
본 발명의 다른 목적은 레벨 변환 기능과 분리 소자의 기능을 함께 할 수 있는 레벨 변환기 출력 버퍼 회로를 제공하는 것이다.
본 발명에 따른 레벨 변환기 출력 버퍼 회로는 제1 동작 전압을 제2 동작 전압으로 변환하여 출력 단자로 출력하며, (1) 제1 동작 전압과 접지 전압 중 어느 하나의 값을 갖는 인에이블 신호를 입력으로 하는 제1 레벨 변환기와, (2) 제1 동 작 전압과 접지 전압 중 어느 하나의 값을 갖는 데이터 신호를 입력으로 하는 제2 레벨 변환기와, (3) 출력 단자에 제2 동작 전압을 출력할 수 있도록 구성된 풀업 트랜지스터와, (4) 출력 단자에 접지 전압을 출력할 수 있도록 구성된 풀다운 트랜지스터와, (5) 제1 레벨 변환기와 풀업 트랜지스터 사이에 연결되며, 인에이블 신호가 활성일 때에는 제1 동작 전압의 데이터 신호에 응답하여 풀업 트랜지스터를 턴온 상태로 만들어 출력 단자에 제2 동작 전압이 출력되도록 하는 제1 수단과, (6) 제2 레벨 변환기와 풀다운 트랜지스터 사이에 연결되며, 인에이블 신호가 활성일 때에는 접지 전압의 데이터 신호에 응답하여 풀다운 트랜지스터를 턴온 상태로 만들어 상기 출력 단자에 접지 전압이 출력되도록 하는 제2 수단을 포함한다.
본 발명의 레벨 변환기 출력 버퍼 회로에서, 제1 수단과 제2 수단은 인에이블 신호가 비활성일 때에는 풀업 트랜지스터와 풀다운 트랜지스터를 모두 턴오프 상태로 만든다.
본 발명의 일실시예에 따르면, 제1 레벨 변환기는 인에이블 신호가 활성일 때 접지 전압을 출력하는 제1 출력 노드와 제2 동작 전압을 출력하는 제2 출력 노드를 포함하며, 제2 레벨 변환기는 데이터 신호가 제1 동작 전압일 때에는 제2 동작 전압을 출력하고 데이터 신호가 접지 전압일 때에는 접지 전압을 출력하는 제3 출력 노드를 포함한다.
제1 수단은 그 출력이 풀업 트랜지스터의 게이트에 연결되는 NAND 게이트로 구현할 수 있고, 제2 수단은 그 출력이 풀다운 트랜지스터의 게이트에 연결되는 제2 NOR 게이트와, 제2 NOR 게이트의 입력과 출력이 연결되는 인버터와 이 인버터의 입력과 출력이 연결되는 제1 NOR 게이트로 구현할 수 있다.
본 발명의 일실시예에 따르면, 제1 레벨 변환기는 인에이블 신호가 활성일 때에는 접지 전압을 출력하고 인에이블 신호가 비활성일 때에는 제1 동작 전압을 출력하는 제1 출력 노드와, 인에이블 신호가 활성일 때에는 제2 동작 전압을 출력하고 인에이블 신호가 비활성일 때에는 접지 전압을 출력하는 제2 출력 노드를 포함하며, 제1 수단은 제2 출력 노드와 제3 출력 노드를 입력으로 하며 풀업 트랜지스터의 게이트와 출력이 연결되는 NAND 게이트로 구현되고, 제2 수단은 제1 출력 노드를 입력으로 하고, 풀다운 트랜지스터의 게이트와 출력이 연결되는 NOR 게이트로 구현되므로 인에이블 신호가 비활성일 때에는 풀업 트랜지스터와 풀다운 트랜지스터가 모두 턴오프 되어 출력 단자를 플로팅 상태로 만든다.
실시예
이하 도면을 참조로 본 발명의 실시예에 대해 설명한다.
도 2는 본 발명의 일실시예에 따른 레벨 변환기 출력 버퍼 회로의 블록 회로도이다.
도 2를 참조하면, 본 발명의 일실시예에 따른 출력 버퍼 회로(100a)는 2개의 레벨 변환기 즉, 인에이블 신호(enable signal) EN을 입력으로 하는 제1 레벨 변환기(22)와 데이터 DATA를 입력으로 하는 제2 레벨 변환기(24), 제1 레벨 변환기(22)의 출력과 제2 레벨 변환기(24)의 출력을 풀업 트랜지스터(28)에 연결하는 NAND 게이트(26), 제1 레벨 변환기의 출력과 제2 레벨 변환기(24)의 출력을 풀다운 트랜지 스터(36)에 연결하는 제1 NOR 게이트(30), 인버터(32) 및 제2 NOR 게이트(34)를 포함한다.
도 2의 실시예는 고전압(예컨대, 1.5V)을 저전압(예컨대, 1.2V) 레벨로 변환하여 이를 출력하는 버퍼 회로이다. 예컨대, 도 1의 고전압 동작 소자(14)에서 저전압 동작 소자(12)로 데이터를 출력하기 위해 고전압 동작 소자(14) 내에 포함되어 있는 레벨 변환기 출력 버퍼 회로이다. 이 회로(100a)는 인에이블 신호 EN이 활성(active)일 때(즉, 1.5V 또는 "1"일 때), 고전압(1.5V, "1") 또는 접지(0V, "0") 레벨의 데이터 신호 DATA를 저전압(1.2V, "1") 또는 접지(0V, "0") 레벨로 변환하여 출력 신호 OUT으로 내보낸다.
도 2에 나타낸 출력 버퍼 회로(100a)의 구체적인 동작은 다음과 같다.
먼저, 인에이블 신호가 1.5V로 되면, 제1 레벨 변환기(22)에 있는 인버터에는 1.5V가 입력되고 0V가 인버터에서 출력된다. 따라서, 이 인버터의 입력과 연결되어 있는 NMOS 트랜지스터 N11은 턴온(turn on)되고 인버터의 출력과 연결되어 있는 NMOS 트랜지스터 N12는 턴오프(turn off)된다. 제1 노드 N1은 NMOS 트랜지스터 N11의 드레인과 연결되어 있으므로 그 값이 0V로 되고, 제1 노드 N1과 게이트가 연결되어 있는 PMOS 트랜지스터 P12가 턴온되는데, 이 PMOS 트랜지스터 P12의 소스는 1.2V 전원과 연결되어 있으므로, 제2 노드 N2의 레벨은 1.2V가 되고 제2 노드 N2를 게이트 입력으로 하는 PMOS 트랜지스터 P11은 턴오프된다. 따라서, 제2 노드 N2를 입력으로 하는 NAND 게이트(26)의 출력은 또 다른 입력인 제3 노드 N3의 값에 따라 결정된다.
이 상태에서 데이터 신호 DATA가 제2 레벨 변환기로 입력되는데, 먼저 데이터 신호가 1.5V인 경우를 살펴본다.
제2 레벨 변환기(24)의 NMOS 트랜지스터 N21이 턴온되고 NMOS 트랜지스터 N22는 턴오프된다. 따라서 NMOS 트랜지스터 N21의 드레인이 0V로 된다. 그러면, NMOS 트랜지스터 N21의 드레인과 게이트가 연결되어 있는 PMOS 트랜지스터 P22이 턴온되어 제3 노드 N3가 1.2V로 되고 제3 노드 N3를 게이트 입력으로 하는 PMOS 트랜지스터 P21은 턴오프된다.
풀업 트랜지스터(28)와 연결되어 있는 NAND 게이트(26)의 입력은 1.2V의 제3 노드 N3와 1.2V의 제2 노드 N2와 연결되어 있으므로 NAND 게이트(26)의 출력(제7 노드 N7)은 0V가 되고, 따라서 풀업 트랜지스터(28)가 턴온되어 출력 단자 OUT에는 1.2V가 출력된다. 한편, 풀다운 트랜지스터(36)와 연결되어 있는 제1 NOR 게이트(30)는 0V의 제1 노드 N1과 1.2V의 제3 노드 N3을 입력으로 하고 있으므로, 그 출력(제4 노드 N4)는 0V로 되고 인버터(32)의 출력 즉, 제5 노드 N5는 1.2V가 되며, 0V의 제1 노드 N1과 1.2V의 제5 노드 N5를 입력으로 하는 제2 NOR 게이트(34)의 출력 즉, 제6 노드 N6은 0V가 되어 풀다운 트랜지스터(36)는 턴오프된다.
다음으로 데이터 신호 DATA가 0V인 경우를 살펴본다.
제2 레벨 변환기(24)의 NMOS 트랜지스터 N21은 턴오프되고 NMOS 트랜지스터 N22는 턴온된다. 따라서, 제3 노드는 0V가 되고, PMOS 트랜지스터 P21은 턴온되어 PMOS 트랜지스터 P22를 턴오프 상태로 만든다.
NAND 게이트(26)는 1.2V의 제2 노드 N2와 0V의 제3 노드 N3을 입력으로 하고 있으므로, 그 출력이 1.2V로 되어 풀업 트랜지스터(28)를 턴오프 상태로 만든다. 한편, 제1 NOR 게이트(30)는 0V의 제3 노드 N3과 0V의 제1 노드 N1을 입력으로 하고 있으므로 그 출력은 1.2V가 되어, 제5 노드는 0V가 되고, 0V의 제5 노드 N5와 0V의 제1 노드 N1을 입력으로 하는 제2 NOR 게이트(34)의 출력은 1.2V가 되어 풀다운 트랜지스터(36)가 턴온되고, 따라서 출력 단자 OUT에는 0V가 출력된다.
다음으로 인에이블 신호 EN이 0V인 경우의 출력 버퍼 회로(100a)의 동작을 살펴본다.
제1 레벨 변환기(22)의 NMOS 트랜지스터 N11은 턴오프되고 NMOS 트랜지스터 N12는 턴온된다. 따라서, 제2 노드 N2는 0V가 되어 PMOS 트랜지스터 P11을 턴온시키고 제1 노드 N1는 1.2V가 되고 PMOS 트랜지스터 P12는 턴오프된다. 제2 노드 N2는 NAND 게이트(26)에 입력되는데, 그 값이 0V이므로 NAND 게이트(26)는 다른 입력(즉, 제3 노드 N3)의 값에 상관없이 항상 1.2V를 출력한다. 따라서, 풀업 트랜지스터(28)는 턴오프된다. 한편, 풀다운 트랜지스터(36)의 게이트에 출력이 연결되어 있는 제2 NOR 게이트(34)는 제1 노드 N1을 입력으로 하는데, 제1 노드 N1의 값이 1.2V이므로 제2 NOR 게이트(34)는 다른 입력(즉, 제5 노드 N5)의 값에 상관없이 항상 0V를 출력하므로 풀다운 트랜지스터(36)는 턴오프된다. 즉, 출력 단자 OUT을 1.2V의 전원 단자 또는 접지 단자와 연결하는 풀업 트랜지스터(28)와 풀다운 트랜지스터(36)가 모두 턴오프 상태이므로, 출력 단자 OUT는 출력 버퍼 회로(100a)와 전기적으로 분리된 플로팅(floating) 상태에 있다. 이 경우 출력 단자는 래치 게이트(40, latch gate)에 의해 과거의 값을 가지게 할 수 있다.
이러한 인에이블 신호 EN, 데이터 신호 DATA의 레벨에 따른 각각의 노드와 출력 단자 OUT의 값은 아래의 표 1로 요약할 수 있다.
EN DATA N1 N2 N3 N4 N5 N6 N7 OUT
1.5V 0V 0V 1.2V 0V 1.2V 0V 1.2V 1.2V 0V
1.5V 0V 1.2V 1.2V 0V 1.2V 0V 0V 1.2V
0V - 1.2V 0V - 0V 1.2V 0V 1.2V 과거 값
지금까지 살펴본 것처럼, 도 2에 나타낸 레벨 변환기 출력 버퍼 회로(100a)는 인에이블 신호가 활성일 때에는 데이터 신호의 전압 레벨을 고전압에서 저전압으로 변환하여 출력하는 반면, 인에이블 신호가 비활성일 때에는 데이터 신호의 값에 상관없이 출력 단자를 데이터 신호와 전기적으로 분리한다. 따라서, 레벨 변환기 출력 버퍼 회로를 통상적인 레벨 변환기로 사용할 수 있을 뿐만 아니라, 동작 전압이 서로 다른 회로 영역(예컨대, 1.5V 영역과 1.2V 영역)을 분리하는 분리 셀(isolation cell 또는 switching cell)로도 사용할 수 있다.
도 3은 본 발명의 또 다른 실시예에 따른 레벨 변환기 출력 버퍼 회로의 블록 회로도이다.
도 3에 나타낸 출력 버퍼 회로(100b)는 저전압(예컨대, 1.2V)을 고전압(예컨대, 1.5V) 레벨로 변환하여 이를 출력하는 버퍼 회로이다. 예컨대, 도 1의 저전압 동작 소자(12)에서 고전압 동작 소자(14)로 데이터를 출력하기 위해 저전압 동작 소자(12) 내에 포함되어 있는 레벨 변환기 출력 버퍼 회로이다.
도 3의 레벨 변환기 출력 버퍼 회로(100b)도 2의 출력 버퍼 회로(100a)와 마찬가지로 인에이블 신호 EN와 데이터 신호 DATA와 각각 연결되어 있는 2개의 레벨 변환기(52, 54)와, 풀업 트랜지스터(58)와 연결되어 있는 NAND 게이트(56), 풀다운 트랜지스터(66)와 연결되어 있는 제1 NOR 게이트(60), 인버터(62) 및 제2 NOR 게이트(64)를 포함한다. 출력 단자 OUT에는 래치 소자(70)가 연결되어 있다.
도 3의 레벨 변환기 출력 버퍼 회로(100b)의 동작은 그 레벨이 1.2V와 1.5V로 차이가 있다는 점을 제외하고는 도 2의 레벨 변환기 출력 버퍼 회로(100a)와 마찬가지로 인에이블 신호가 활성일 때에는 데이터 신호를 저전압에서 고전압으로 변환하여 출력하고, 인에이블 신호가 비활성일 때에는 데이터 신호의 값에 상관없이 출력 단자를 데이터 신호와 전기적으로 분리하는 분리 소자로 동작하므로 이에 대한 자세한 설명은 생략한다.
지금까지 본 발명의 구체적인 구현예를 도면을 참조로 설명하였지만, 이것은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 쉽게 이해하도록 하기 위한 것이고 발명의 기술적 범위를 제한하기 위한 것이 아니다. 따라서 본 발명의 기술적 범위는 특허청구범위에 기재된 사항에 의해 정해지며 도면을 참조로 앞에서 설명했던 구현예는 본 발명의 기술적 범위 내에서 얼마든지 변형하거나 수정할 수 있다.
본 발명에 따르면, 출력 버퍼 회로가 고전압을 저전압으로 또는 저전압을 고전압으로 변환하는 레벨 변환기의 기능 뿐만 아니라, 동작 전압이 서로 다른 회로 영역들을 전기적으로 분리하는 분리 소자의 기능까지도 할 수 있으므로, 다양한 기 능을 갖는 레벨 변환기 출력 버퍼 회로를 구현할 수 있다.

Claims (9)

  1. 제1 동작 전압을 제2 동작 전압으로 변환하여 출력 단자로 출력하는 레벨 변환기 출력 버퍼 회로로서,
    제1 동작 전압과 접지 전압 중 어느 하나의 값을 갖는 인에이블 신호를 입력으로 하는 제1 레벨 변환기와,
    제1 동작 전압과 접지 전압 중 어느 하나의 값을 갖는 데이터 신호를 입력으로 하는 제2 레벨 변환기와,
    상기 출력 단자에 제2 동작 전압을 출력할 수 있도록 구성된 풀업 트랜지스터와,
    상기 출력 단자에 접지 전압을 출력할 수 있도록 구성된 풀다운 트랜지스터와,
    상기 제1 레벨 변환기와 풀업 트랜지스터 사이에 연결되며, 상기 인에이블 신호가 활성일 때에는 제1 동작 전압의 데이터 신호에 응답하여 상기 풀업 트랜지스터를 턴온 상태로 만들어 상기 출력 단자에 제2 동작 전압이 출력되도록 하는 제1 수단과,
    상기 제2 레벨 변환기와 풀다운 트랜지스터 사이에 연결되며, 상기 인에이블 신호가 활성일 때에는 접지 전압의 데이터 신호에 응답하여 상기 풀다운 트랜지스터를 턴온 상태로 만들어 상기 출력 단자에 접지 전압이 출력되도록 하는 제2 수단을 포함하며,
    상기 제1 수단과 제2 수단은 인에이블 신호가 비활성일 때에는 풀업 트랜지스터와 풀다운 트랜지스터를 모두 턴오프 상태로 만드는 것을 특징으로 하는 레벨 변환기 출력 버퍼 회로.
  2. 제1항에서,
    상기 제1 레벨 변환기는 인에이블 신호가 활성일 때 접지 전압을 출력하는 제1 출력 노드와 제2 동작 전압을 출력하는 제2 출력 노드를 포함하는 것을 특징으로 하는 레벨 변환기 출력 버퍼 회로.
  3. 제1항에서,
    상기 제2 레벨 변환기는 데이터 신호가 제1 동작 전압일 때에는 제2 동작 전압을 출력하고 데이터 신호가 접지 전압일 때에는 접지 전압을 출력하는 제3 출력 노드를 포함하는 것을 특징으로 하는 레벨 변환기 출력 버퍼 회로.
  4. 제1항에서,
    상기 제1 수단은 그 출력이 풀업 트랜지스터의 게이트에 연결되는 NAND 게이트로 구현되는 것을 특징으로 하는 레벨 변환기 출력 버퍼 회로.
  5. 제1항에서,
    상기 제2 수단은 그 출력이 풀다운 트랜지스터의 게이트에 연결되는 제2 NOR 게이트와, 제2 NOR 게이트의 입력과 출력이 연결되는 인버터와 이 인버터의 입력과 출력이 연결되는 제1 NOR 게이트로 구현되는 것을 특징으로 하는 레벨 변환기 출력 버퍼 회로.
  6. 제1항에서,
    상기 출력 단자에는 래치 소자가 연결되어 있는 것을 특징으로 하는 레벨 변환기 출력 버퍼 회로.
  7. 제1항에서,
    상기 제1 레벨 변환기는 인에이블 신호가 활성일 때 접지 전압을 출력하는 제1 출력 노드와 제2 동작 전압을 출력하는 제2 출력 노드를 포함하며,
    상기 제2 레벨 변환기는 데이터 신호가 제1 동작 전압일 때에는 제2 동작 전압을 출력하고 데이터 신호가 접지 전압일 때에는 접지 전압을 출력하는 제3 출력 노드를 포함하고,
    상기 제1 수단은 제2 출력 노드와 제3 출력 노드를 입력으로 하며, 풀업 트랜지스터의 게이트와 출력이 연결되는 NAND 게이트로 구현되는 것을 특징으로 하는 레벨 변환기 출력 버퍼 회로.
  8. 제1항에서,
    상기 제1 레벨 변환기는 인에이블 신호가 활성일 때에는 접지 전압을 출력하 고 인에이블 신호가 비활성일 때에는 제1 동작 전압을 출력하는 제1 출력 노드와, 인에이블 신호가 활성일 때에는 제2 동작 전압을 출력하고 인에이블 신호가 비활성일 때에는 접지 전압을 출력하는 제2 출력 노드를 포함하며,
    상기 제1 수단은 제2 출력 노드와 제3 출력 노드를 입력으로 하며, 풀업 트랜지스터의 게이트와 출력이 연결되는 NAND 게이트로 구현되고,
    상기 제2 수단은 제1 출력 노드를 입력으로 하고, 풀다운 트랜지스터의 게이트와 출력이 연결되는 NOR 게이트로 구현되는 것을 특징으로 하는 레벨 변환기 출력 버퍼 회로.
  9. 제1항에서,
    상기 인에이블 신호는 그 값이 제1 동작 전압일 때 활성 상태인 것을 특징으로 하는 레벨 변환기 출력 버퍼 회로.
KR1020050133514A 2005-12-29 2005-12-29 분리 소자로 사용 가능한 레벨 변환기 출력 버퍼 회로 KR100647418B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050133514A KR100647418B1 (ko) 2005-12-29 2005-12-29 분리 소자로 사용 가능한 레벨 변환기 출력 버퍼 회로
US11/617,410 US20070152711A1 (en) 2005-12-29 2006-12-28 Level shifter output buffer circuit usable as an isolation cell

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050133514A KR100647418B1 (ko) 2005-12-29 2005-12-29 분리 소자로 사용 가능한 레벨 변환기 출력 버퍼 회로

Publications (1)

Publication Number Publication Date
KR100647418B1 true KR100647418B1 (ko) 2006-11-23

Family

ID=37712857

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050133514A KR100647418B1 (ko) 2005-12-29 2005-12-29 분리 소자로 사용 가능한 레벨 변환기 출력 버퍼 회로

Country Status (2)

Country Link
US (1) US20070152711A1 (ko)
KR (1) KR100647418B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101677887B1 (ko) * 2015-07-07 2016-11-21 (주)에이디테크놀로지 양방향 버스용 버퍼부 및 그 양방향 버퍼부를 구비한 버스회로

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150090905A1 (en) * 2013-09-27 2015-04-02 Dmitri E. Nikonov Micromagnet Based Extreme Ultra-Violet Radiation Source
US20150109045A1 (en) * 2013-10-21 2015-04-23 Qualcomm Incorporated Scalable layout architecture for metal-programmable voltage level shifter cells
US11632110B2 (en) * 2020-08-10 2023-04-18 Mediatek Inc. High speed circuit with driver circuit

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5017813A (en) * 1990-05-11 1991-05-21 Actel Corporation Input/output module with latches
JP2000228627A (ja) * 1999-02-05 2000-08-15 Mitsubishi Electric Corp 入出力回路
US6262599B1 (en) * 2000-04-06 2001-07-17 International Business Machines Corporation Level shifting CMOS I/O buffer
US6894537B1 (en) * 2002-12-18 2005-05-17 National Semiconductor Corporation Apparatus and method for level shifting in power-on reset circuitry in dual power supply domains

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101677887B1 (ko) * 2015-07-07 2016-11-21 (주)에이디테크놀로지 양방향 버스용 버퍼부 및 그 양방향 버퍼부를 구비한 버스회로

Also Published As

Publication number Publication date
US20070152711A1 (en) 2007-07-05

Similar Documents

Publication Publication Date Title
US7196547B2 (en) Level shifter and buffer circuit
EP3197051B1 (en) Driving circuit for non-volatile memory
US6768368B2 (en) Level shifter circuit and semiconductor device including the same
US7248075B2 (en) Level shifter with low leakage current
US6518818B1 (en) High voltage CMOS output driver in low voltage process
US10347325B1 (en) DDR4 memory I/O driver
US8044683B2 (en) Logic circuit capable of level shifting
US5440249A (en) Voltage level translator circuit with cascoded output transistors
US6040729A (en) Digital output buffer for multiple voltage system
US7567112B2 (en) Voltage level shifter and method thereof
US6639424B2 (en) Combined dynamic logic gate and level shifter and method employing same
US6819159B1 (en) Level shifter circuit
US20060226874A1 (en) Interface circuit including voltage level shifter
KR20070013086A (ko) 반도체 메모리 소자의 레벨 쉬프터 회로
US9941885B2 (en) Low power general purpose input/output level shifting driver
KR100647418B1 (ko) 분리 소자로 사용 가능한 레벨 변환기 출력 버퍼 회로
US6577163B1 (en) Configurable PCI clamp or high voltage tolerant I/O circuit
US7239177B2 (en) High voltage tolerant off chip driver circuit
US9240785B2 (en) Analog signal compatible CMOS switch as an integrated peripheral to a standard microcontroller
JP6871519B2 (ja) 半導体集積回路
JP2010130579A (ja) トレラントバッファ回路及びインターフェース
JP2001144600A (ja) 多電源対応の半導体集積回路用入出力バッファ
US20100060338A1 (en) Level shifter with reduced leakage
KR20100133610A (ko) 전압 레벨 시프터
KR100466540B1 (ko) 입출력 포트 회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111020

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20121026

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee