KR100646932B1 - 오프 칩 드라이버 제어용 카운터 회로 - Google Patents

오프 칩 드라이버 제어용 카운터 회로 Download PDF

Info

Publication number
KR100646932B1
KR100646932B1 KR1020040101782A KR20040101782A KR100646932B1 KR 100646932 B1 KR100646932 B1 KR 100646932B1 KR 1020040101782 A KR1020040101782 A KR 1020040101782A KR 20040101782 A KR20040101782 A KR 20040101782A KR 100646932 B1 KR100646932 B1 KR 100646932B1
Authority
KR
South Korea
Prior art keywords
counting
chip driver
signal
control signals
driver control
Prior art date
Application number
KR1020040101782A
Other languages
English (en)
Other versions
KR20060062813A (ko
Inventor
이강열
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040101782A priority Critical patent/KR100646932B1/ko
Priority to US11/160,832 priority patent/US7289591B2/en
Publication of KR20060062813A publication Critical patent/KR20060062813A/ko
Application granted granted Critical
Publication of KR100646932B1 publication Critical patent/KR100646932B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/58—Gating or clocking signals not applied to all stages, i.e. asynchronous counters
    • H03K23/62—Gating or clocking signals not applied to all stages, i.e. asynchronous counters reversible
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/58—Gating or clocking signals not applied to all stages, i.e. asynchronous counters

Landscapes

  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

본 발명은 N(N은 자연수)개의 T-플립플롭을 이용해서 16진수 카운팅을 수행하는 오프 칩 드라이버 제어용 카운터 회로에 관한 것이다. 복수개의 T-플립플롭은 16진수 카운팅 동작을 수행하여 16, 32 혹은 64의 논리 값을 갖는 4비트, 5비트 6비트의 오프 칩 드라이버 제어신호들을 발생시킨다. 복수개의 카운팅 제어부는, 오프 칩 드라이버를 제어하기 위한 제어신호들의 논리 값이 증가 또는 감소되도록 T-플립플롭의 카운팅 동작을 제어한다.
오프 칩 드라이버, 카운터, T-플립플롭, 16진수

Description

오프 칩 드라이버 제어용 카운터 회로{Counter circuit for controlling off chip driver}
도 1은 종래의 오프 칩 드라이버 제어용 카운터 회로를 도시한 회로도이다.
도 2는 종래의 오프 칩 드라이버 제어용 카운터 회로의 카운팅 방법을 도시한 도면이다.
도 3은 본 발명의 바람직한 일 실시예에 따른 오프 칩 드라이버 제어용 카운터 회로를 도시한 회로도이다.
도 4는 본 발명의 바람직한 일 실시예에 따른 오프 칩 드라이버 제어용 카운터 회로의 카운팅 방법을 도시한 도면이다.
도 5는 본 발명의 바람직한 다른 실시예에 따른 오프 칩 드라이버 제어용 카운터 회로를 도시한 회로도이다.
< 도면의 주요 부분에 대한 부호의 설명 >
101-115 : SR-플립플롭
301-305 : T-플립플롭
321-325 : 카운팅 제어부
본 발명은 반도체 메모리 소자에 관한 것으로, 특히 반도체 메모리 소자의 오프 칩 드라이버를 제어하기 위한 카운터 회로에 관한 것이다.
출력 드라이버라고도 불리는 오프 칩 드라이버는 반도체 칩으로부터 외부로 데이터를 전송하기 위하여 출력노드를 소정의 출력 전압레벨로 구동하는 회로이다.
도 1은 종래의 오프 칩 드라이버 제어용 카운터 회로를 나타낸다.
도 1을 참조하면, 오프 칩 드라이버 제어용 카운터 회로는, 15개의 SR 플립플롭(101-115)와 15개의 카운팅 제어부(121-135)를 포함한다.
SR 플립플롭(101-115) 각각은 세트 입력단자(S)로 출력단자(Q)에 로직 하이레벨을, 리세트 입력단자(R)로 출력단자(Q)에 로직 로우레벨을 출력하여, 오프 칩 드라이버 제어신호(OCD<0:14>)를 발생시킨다. 이러한 SR 플립플롭(101-115)은 초기화 신호(RST)에 응답하여 오프 칩 드라이버 제어신호(OCD<0:14>)의 소정의 초기값을 만든다.
카운팅 제어부(121-135)는 SR 플립플롭(101-115)의 세트 입력단자(S)와 리세트 입력단자(R)로 입력되는 세트 제어신호와 리세트 제어신호를 각각 발생시킨다.
카운팅 제어부(121-135) 각각은 낸드 게이트(141-155) 각각과 노어 게이트 (161-175) 각각을 포함한다. 낸드 게이트(141)는 증가신호(INC)와 전원전압(VDD)을 논리 곱하여 SR 플립플롭(101)의 세트 입력단자(S)로 출력한다. 낸드 게이트(142-155)는 증가신호(INC)와 이전 SR 플립플롭의 출력신호를 논리 곱하여 SR 플립플롭(101-115)의 세트 입력단자(S)로 출력한다. 노어 게이트(161-174)는 감소신호(DEC)의 반전신호와 다음 SR 플립플롭의 출력신호를 반전 논리 합하여, SR 플립플롭(101-115)의 리세트 입력단자(R)로 출력한다. 노어 게이트(175)는 감소신호(DEC)의 반전신호와 접지전압(VSS)을 반전 논리 합하여 SR 플립플롭(115)의 리세트 입력단자(R)로 출력한다.
도 2는 종래의 오프 칩 드라이버 제어용 카운터 회로의 카운팅 방법을 나타낸다.
SR 플립플롭(101-115)은 오프 칩 드라이버 제어신호(OCD<0:14>)의 초기값으로 "000000001111111"의 논리 값을 가지며, 감소신호(DEC)가 하이레벨로 입력되면, 상위 SR 플립플롭의 이전 값이 '0'이었던 SR 플립플롭의 리세트 입력단자(R)의 입력만이 로직 하이레벨이 되어 '0'으로 리세트된다. 반대로, 증가신호(INC)가 하이레벨로 입력되면, 하위 SR 플립플롭의 이전 값이 '1'이었던 SR 플립플롭의 세트 입력단자(S)의 입력만이 로직 하이레벨(H)이 되어 '1'로 세트된다.
이러한 종래의 오프 칩 드라이버 제어용 카운터 회로는 15개의 SR 플립플롭(101-115)과, 15개의 카운팅 제어부(121-135)를 이용해서 2진 카운팅을 수행하고, 이 2진 카운팅에 의해 5비트의 오프 칩 드라이버 제어신호(OCD<0:14>)를 발생시킨다. 즉, 종래의 오프 칩 드라이버 제어용 카운터 회로는 구성소자 및 신호 수가 많 아 반도체 메모리 소자의 면적을 줄일 수 없는 문제점이 있다.
또한, 이러한 2진 방식의 카운터 회로는 32 혹은 64의 논리 값을 갖는 5비트 혹은 6비트의 오프 칩 드라이버 제어신호를 발생시키는 경우에는 31개의 SR 플립플롭 혹은 63개의 SR 플립플롭을 필요로 하기 때문에, 반도체 메모리 소자의 면적을 굉장히 많이 차지하는 문제점이 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 안출된 것으로서, N개의 T-플립플롭을 이용해서 16진수 카운팅을 수행하는 오프 칩 드라이버 제어용 카운터 회로를 제공하는데 그 목적이 있다.
상술한 목적을 달성하기 위하여, 본 발명의 바람직한 실시예에 따른 오프 칩 드라이버 제어용 카운터 회로는 카운팅 동작을 수행하여 N(N은 자연수)비트의 오프 칩 드라이버 제어신호들을 발생하는 복수개의 카운팅 수단; 상기 N비트의 오프 칩 드라이버 제어신호들에 응답하여 상기 복수개의 카운팅 수단의 상기 카운팅 동작을 정지시키는 제어 신호들을 출력하는 카운팅 정지수단; 증가 신호와 감소 신호에 응답하여 상기 N비트의 오프 칩 드라이버 제어신호의 논리 값이 증가 또는 감소되도록 상기 카운팅 동작을 제어하고, 상기 제어 신호들에 응답하여 상기 카운팅 동작을 정지시키는 복수개의 카운팅 제어 수단; 및 상기 증가신호와 상기 감소 신호에 응답하여, 상기 카운팅 정지 수단이 상기 제어 신호들을 발생하도록 상기 N비트의 오프 칩 드라이버 제어신호의 이전 카운팅 동작시 생성한 오프 칩 드라이버 제어신호들을 상기 카운팅 정지수단에 전달하는 카운팅 동작 지시 수단을 포함한다.
상술한 목적을 달성하기 위하여, 본 발명의 바람직한 다른 실시예에 따른 오프 칩 드라이버 제어용 카운터 회로는, 16진수 카운팅 동작을 수행하여 4비트의 오프 칩 드라이버 제어신호들을 발생시키는 복수개의 카운팅 수단; 및 감소신호 또는 증가신호에 응답하여 상기 4비트의 오프 칩 드라이버 제어신호들의 논리 값이 증가 또는 감소되도록 상기 카운팅 동작을 제어하고, 제어신호들에 따라 상기 카운팅 동작을 정지하도록 제어하는 복수개의 카운팅 제어수단을 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다.
도 3은 본 발명의 바람직한 일 실시예에 따른 오프 칩 드라이버 제어용 카운터 회로를 나타낸다.
도 3을 참조하면, 본 발명에 따른 오프 칩 드라이버 제어용 카운터 회로는, 낸드 게이트(311), 오어 게이트(312), 4개의 카운팅 제어부(321-324), 4개의 T-플립플롭(301-304), 오어 게이트(348), D-플립플롭(361)을 포함한다.
낸드 게이트(311)는 오프 칩 드라이버 제어신호(OCD<3:0>)를 반전 논리 곱하여, 오프 칩 드라이버 제어신호(OCD<3:0>)의 논리 값이 증가하는 것을 정지시키기 위한 제어 신호(CS1)를 출력한다. 즉, 오프 칩 드라이버 제어신호(OCD<3:0>)가 모두 로직 하이레벨일 때, 로직 로우레벨을 출력하여, 오프 칩 드라이버 제어신호(OCD<3:0>)의 논리 값이 증가하는 것을 정지시킨다.
오어 게이트(312)는 오프 칩 드라이버 제어신호(OCD<0:3>)를 논리 합하여 오프 칩 드라이버 제어신호(OCD<3:0>)의 논리 값이 감소하는 것을 정지시키기 위한 제어 신호(CS2)를 출력한다. 즉, 오프 칩 드라이버 제어신호(OCD<3:0>)가 모두 로직 로우레벨일 때, 로직 로우레벨을 출력하여, 오프 칩 드라이버 제어신호(OCD<3:0>)의 논리 값이 감소하는 것을 정지시킨다.
카운팅 제어부(321-324)는 오프 칩 드라이버 제어신호(OCD<3:0>)를 토글링시켜서 오프 칩 드라이버 제어신호(OCD<3:0>)의 논리 값을 증가시키거나 감소시키는 역할을 수행한다.
카운팅 제어부(321)는 오프 칩 드라이버 제어신호(OCD<0>)를 토글링시키기 위한 것으로서, 앤드 게이트(331, 332)와 오어 게이트(333)로 구성된다. 앤드 게이트(331)는 제어 신호(CS1), 증가신호(INC), 및 전원전압(VDD)을 논리 곱한다. 앤드 게이트(332)는 제어 신호(CS2), 감소신호(DEC), 및 전원전압(VDD)을 논리 곱한다. 오어 게이트(333)는 앤드 게이트(331, 332)의 출력신호들을 논리 합하여, T-플립플롭의 입력단자로 출력함으로써, 오프 칩 드라이버 제어신호(OCD<0>)를 토글링시킨다.
카운팅 제어부(322)는 오프 칩 드라이버 제어신호(OCD<1>)를 토글링시키기 위한 것으로서, 인버터(334), 앤드 게이트(335, 336), 및 오어 게이트(337)로 구성된다. 인버터(334)는 오프 칩 드라이버 제어신호(OCD<0>)를 반전시킨다. 앤드 게이트(335)는 제어 신호(CS1), 증가신호(INC), 및 오프 칩 드라이버 제어신호(OCD<0>)를 논리 곱한다. 앤드 게이트(336)는 제어 신호(CS2), 감소신호(DEC), 및 인버터(334)의 출력신호를 논리 곱한다. 오어 게이트(337)는 앤드 게이트(335, 336)의 출력신호들을 논리 합하여 T-플립플롭(302)의 입력단자로 출력함으로써 오프 칩 드라이버 제어신호(OCD<1>)를 토글링시킨다.
카운팅 제어부(323)는 오프 칩 드라이버 제어신호(OCD<2>)를 토글링시키기 위한 것으로서, 앤드 게이트(338), 노어 게이트(339), 앤드 게이트(340, 341), 및 오어 게이트(342)로 구성된다. 앤드 게이트(338)는 오프 칩 드라이버 제어신호(OCD<1:0>)를 논리 곱한다. 노어 게이트(339)는 오프 칩 드라이버 제어신호(OCD<1:0>)를 반전 논리 합한다. 앤드 게이트(340)는 앤드 게이트(338)의 출력신호, 제어 신호(CS1), 및 증가신호(INC)를 논리 곱한다. 앤드 게이트(341)는 노어 게이트(339)의 출력신호, 감소신호(DEC), 및 제어 신호(CS2)를 논리 곱한다. 오어 게이트(342)는 앤드 게이트(340, 341)의 출력신호들을 논리 합하여, T-플립플롭(303)의 입력단자로 출력함으로써, 오프 칩 드라이버 제어신호(OCD<2>)를 토글링시킨다.
카운팅 제어부(324)는 오프 칩 드라이버 제어신호(OCD<3>)를 토글링시키기 위한 것으로서, 앤드 게이트(343), 노어 게이트(344), 앤드 게이트(345, 346), 및 오어 게이트(347)로 구성된다. 앤드 게이트(343)는 오프 칩 드라이버 제어신호(OCD<2:0>)를 논리 곱한다. 노어 게이트(344)는 오프 칩 드라이버 제어신호(OCD<2:0>)를 반전 논리 합한다. 앤드 게이트(345)는 앤드 게이트(343)의 출력신호, 제어 신호(CS1), 및 증가신호(INC)를 논리 곱한다. 앤드 게이트(346)는 노어 게이트(344)의 출력신호, 감소신호(DEC), 및 제어 신호(CS2)를 논리 곱한다. 오어 게이트(347)는 앤드 게이트(345, 346)의 출력신호들을 논리 합하여, T-플립플롭(304)의 입력단자로 출력함으로써, 오프 칩 드라이버 제어신호(OCD<3>)를 토글링시킨다.
이러한 카운팅 제어부(321-324)는 증가신호(INC)가 로직 하이레벨이고, T-플립플롭의 이전 오프 칩 드라이버 제어신호가 모두 로직 하이레벨이며, 제어 신호(CS1)가 로직 하이레벨인 경우에 로직 하이레벨을 출력하여, 오프 칩 드라이버 제어신호(OCD<3:0>)를 토글시킨다. 또한, 카운팅 제어부(321-324)는 감소신호(DEC)가 로직 하이레벨이고, T-플립플롭의 이전 오프 칩 드라이버 제어신호가 모두 로직 로우레벨이며, 오아 게이트(312)의 출력신호가 로직 하이레벨인 경우에 로직 하이레벨을 출력하여, 오프 칩 드라이버 제어신호(OCD<3:0>)를 토글시킨다.
T-플립플롭(301-304)은 오프 칩 드라이버를 제어하기 위한 오프 칩 드라이버 제어신호(OCD<3:0>)를 출력하는데, 이 오프 칩 드라이버 제어신호(OCD<3:0>)는 카운팅 제어부(321-324)의 출력신호가 하이레벨로 되는 순간에 토글링되어, 그 논리 값이 증가하거나 감소한다. 또한, T-플립플롭(301-304)은 초기화 신호(RST)에 응답하여, 오프 칩 드라이버 제어신호(OCD<3:0>)의 초기값으로 '0111'의 논리 값을 갖는다. '0111'의 논리 값은 16진수의 7에 해당하는 값이다.
오어 게이트(348)는 증가신호(INC)와 감소신호(DEC)가 모두 로우레벨일 때만 로우레벨을 출력한다.
D-플립플롭(361)은 오어 게이트(348)의 출력신호가 로우레벨일 때만, 즉 스 탠바이 상태에서만, 오프 칩 드라이버 제어신호(OCD_OUT<3:0>)를 입력받아 카운팅 동작을 다시 수행하기 위한 오프 칩 드라이버 제어신호(OCD<3:0>)를 전달하고, 오어 게이트(348)의 출력신호가 하이레벨일 때는 오프 칩 드라이버 제어신호(OCD_OUT<3:0>)의 논리 값을 그대로 가지고 있다.
도 4는 본 발명의 오프 칩 드라이버 제어용 카운터 회로의 카운팅 방법을 나타낸다.
이하, 도 3 및 도 4를 참조하여 오프 칩 드라이버 제어용 카운터 회로의 카운팅 방법을 보다 자세히 설명한다.
먼저, 카운팅 증가 동작을 수행하는 경우를 예로 들어 설명한다.
현재, 증가신호(INC) 및 감소신호(DEC)가 모두 로우레벨일 때, 즉 스탠바이 상태일 때는, 오프 칩 드라이버 제어신호(OCD_OUT<3:0>)가 "1011"의 논리 값을 갖고, 다음 카운팅 동작을 위한 오프 칩 드라이버 제어신호(OCD<3:0>)도 "1011"의 논리 값을 갖는다. 이 상태에서, 증가신호(INC)가 하이레벨로 입력되면, 오프 칩 드라이버 제어신호(OCD<3:0>)가 '1011'이므로, 제어 신호(CS1)가 하이레벨이 된다. 그러면, 앤드 게이트(331, 335, 340)는 하이레벨을 출력하고, 앤드 게이트(332, 336, 341)는 로우레벨을 출력하며, 오어 게이트(333, 337, 342)는 하이레벨을 출력하고, T-플립플롭(301, 302)의 오프 칩 드라이버 제어신호(OCD_OUT<1:0>)는 "1"에서 "0"로 토글하고, 오프 칩 제어신호(OCD_0UT<2>)는 "0"에서 "1"로 토글한다. 오프 칩 드라이버 제어신호(OCD_OUT<2:0>)가 "011"의 값을 가지므로, 노어 게이트(347)는 로우레벨을 출력하고, T-플립플롭(304)의 오프 칩 드라이버 제어신호(OCD_OUT<3>)는 토글되지 않고, "1"의 논리 값을 그대로 유지한다. 즉, 오프 칩 드라이버 제어신호(OCD_OUT<3:0>)의 논리 값이 "1011"에서 "1100"으로 증가하게 된다. 이때, D-플립플롭(361)은 증가신호(INC)가 하이레벨이기 때문에 이전 오프 칩 드라이버 제어신호(OCD_OUT<3:0>)의 "1011"의 논리 값을 그대로 가지고 있다. 그 후에, 증가신호(INC)가 로우레벨로 되면, T-플립플롭(301-304)은 카운팅 동작을 정지하고, D-플립플롭(361)은, 증가된 오프 칩 드라이버 제어신호(OCD_OUT<3:0>)의 논리 값"1100"을 다음 카운팅 동작을 위한 오프 칩 드라이버 제어신호(OCD<3:0>)의 논리 값으로서 전달하여 다음 동작을 대비한다.
다음에는, T-플립플롭(301-304)이 감소동작을 수행하는 경우를 예로 들어 설명한다.
증가신호(INC)와 감소신호(DEC)가 로우레벨일 때, 오프 칩 드라이버 제어신호(OCD_OUT<3:0>)가 "1011"의 논리 값을 갖고, 다음 카운팅 동작을 위한 오프 칩 드라이버 제어신호(OCD<3:0>)도 "1011"의 논리 값을 갖는다. 이 상태에서 감소신호(DEC)가 하이레벨로 입력되면, 오프 칩 드라이버 제어신호(OCD<3:0>)가 '1011'이므로, 낸드 게이트(311)의 출력신호가 하이레벨이 된다. 그러면, 앤드 게이트(331)는 로우레벨을 출력하고, 앤드 게이트(332)는 하이레벨을 출력하며, 오어 게이트(333)는 하이레벨을 출력하여, T-플립플롭(301)의 오프 칩 드라이버 제어신호(OCD_OUT<0>)는 "1"에서 "0"으로 토글한다. 오프 칩 드라이버 제어신호(OCD<3:1>)가 "101"의 논리 값을 가지므로, 노어 게이트(337, 342, 347)는 로우레벨을 출력하고, T-플립플롭(302, 303, 304)의 오프 칩 드라이버 제어신호(OCD_OUT<3:1>)는 토글하지 않고, "101"의 논리 값을 그대로 유지한다. 즉, 오프 칩 드라이버 제어신호(OCD_OUT<3:0>)의 논리 값이 "1011"에서 "1010"으로 감소하게 된다. 이때, D-플립플롭(361)은 감소신호(DEC)가 하이레벨이기 때문에 이전 오프 칩 드라이버 제어신호(OCD_OUT<3:0>)의 "1011"의 논리 값을 그대로 가지고 있다. 그 후에, 감소신호(DEC)가 로우레벨로 되면, T-플립플롭(301-304)은 카운팅 동작을 정지하고, D-플립플롭(361)은, 감소된 오프 칩 드라이버 제어신호(OCD_OUT<3:0>)의 논리 값"1010"을 다음 카운팅 동작을 위한 오프 칩 드라이버 제어신호(OCD<3:0>)의 논리 값으로서 전달하여 다음 동작을 대비한다.
여기서, 감소신호(DEC)가 하이레벨로 입력된 경우에, 모든 T-플립플롭의 이전 오프 칩 드라이버 제어신호가 로직 '0'이었으면, 감소신호(DEC)는 디스에이블된다. 증가신호(INC)가 하이레벨로 입력된 경우, 모든 T-플립플롭의 이전 오프 칩 드라이버 제어신호가 로직 '1'이었으면, 증가신호(INC)는 디스에이블된다. 이 상황이 되면, T-플립플롭(301-304)은 더 이상 카운팅 동작을 수행하지 않는다.
이러한 방식으로 오프 칩 드라이버 제어용 카운터 회로가 16진수 카운팅을 수행하면, 종래의 15개의 SR 플립플롭으로 2진 카운팅을 수행하여 16비트의 오프 칩 드라이버 제어신호를 발생시키는 카운터 회로를, 4개의 T-플립플롭으로 5비트의 오프 칩 드라이버 제어신호를 발생시키는 카운터 회로로 대치할 수 있어, 보다 적은 구성소자와 출력신호로 종래와 동일한 동작을 수행하는 오프 칩 드라이버 제어용 카운터 회로를 구현할 수 있게 된다.
또한, 본 발명의 바람직한 실시예에 따른 오프 칩 드라이버 제어용 카운터 회로는 1개 혹은 2개의 T-플립플롭을 추가하여 16진수 카운팅을 수행함으로써 32 혹은 64의 논리 값을 갖는 5비트 혹은 6비트의 오프 칩 드라이버 제어신호를 발생시킬 수 있게 된다.
도 5는 본 발명의 바람직한 다른 실시예에 따른 오프 칩 드라이버 제어용 카운터 회로를 나타낸다.
도 5의 오프 칩 드라이버 제어용 카운터 회로는, 도 3의 오프 칩 드라이버 제어용 카운터 회로에 T-플립플롭(305)과 카운팅 제어부(326)를 추가로 구비하고, 낸드 게이트(313)가 T-플립플롭(301-305)의 오프 칩 드라이버 제어신호(OCD<4:0>)를 반전 논리 곱하며, 노어 게이트(314)가 T-플립플롭(301-305)의 오프 칩 드라이버 제어신호(OCD<4:0>)를 논리 합하며, D-플립플롭(362)이 오프 칩 드라이버 제어신호(OCD_OUT<4:0>)를 입력받아 다음 카운팅 동작을 위한 오프 칩 드라이버 제어신호(OCD<4:0>)로 전달한다는 점을 제외하고는 도 3의 오프 칩 드라이버 제어용 카운터 회로와 그 구성이 동일하므로 도 3의 구성설명을 참조하면 쉽게 이해될 것이다. 도 5의 오프 칩 드라이버 제어용 카운터 회로는 5개의 T-플립플롭(301-305)을 이용해서 16진수 카운팅을 수행함으로써 32의 논리 값을 갖는 5비트 오프 칩 드라이버 제어신호(OCD<4:0>)를 출력한다.
상술한 바와 같이, 본 발명에 따르면, 종래보다 더 적은 수의 플립플롭을 이용하여 16진수 카운팅을 수행함으로써 16의 논리 값을 4비트의 오프 칩 드라이어 제어신호를 발생시킬 수 있을 뿐만 아니라, 플립플롭을 1개 혹은 2개 추가해서 16진수 카운팅을 수행함으로써 32 혹은 64의 논리 값을 갖는 5비트 혹은 6비트의 오프 칩 드라이버 제어신호를 발생시킬 수 있는 이점이 있다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술 분야에서 통상의 지식을 가진 당업자라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

Claims (19)

  1. 카운팅 동작을 수행하여 N(N은 자연수)비트의 오프 칩 드라이버 제어신호들을 발생하는 복수개의 카운팅 수단;
    상기 N비트의 오프 칩 드라이버 제어신호들에 응답하여 상기 복수개의 카운팅 수단의 상기 카운팅 동작을 정지시키는 제어 신호들을 출력하는 카운팅 정지수단;
    증가 신호와 감소 신호에 응답하여 상기 N비트의 오프 칩 드라이버 제어신호의 논리 값이 증가 또는 감소되도록 상기 카운팅 동작을 제어하고, 상기 제어 신호들에 응답하여 상기 카운팅 동작을 정지시키는 복수개의 카운팅 제어 수단; 및
    상기 증가신호와 상기 감소 신호에 응답하여, 상기 카운팅 정지 수단이 상기 제어 신호들을 발생하도록 상기 N비트의 오프 칩 드라이버 제어신호의 이전 카운팅 동작시 생성한 오프 칩 드라이버 제어신호들을 상기 카운팅 정지수단에 전달하는 카운팅 동작 지시 수단을 포함하는 오프 칩 드라이버 제어용 카운터 회로.
  2. 제 1 항에 있어서,
    상기 카운팅 정지수단은 상기 N비트의 오프 칩 드라이버 제어신호가 모두 하이레벨일 때 상기 카운팅 동작의 증가동작을 정지시키는 상기 제어 신호들 중 하나를 출력하는 제1 카운팅 정지수단; 및, 상기 N비트의 오프 칩 드라이버 제어신호가 모두 로우레벨일 때 상기 카운팅 동작의 감소동작을 정지시키는 상기 제어 신호들 중 다른 하나를 출력하는 제2 카운팅 정지수단을 포함하는 오프 칩 드라이버 제어용 카운터 회로.
  3. 제 1 항에 있어서,
    상기 카운팅 동작 지시수단은 상기 증가신호와 상기 감소신호에 응답하여 다음의 카운팅 동작 여부를 알려주는 카운팅 동작 지시부; 및
    상기 카운팅 동작 지시부의 출력신호에 응답하여, 상기 이전 N-1비트의 오프 칩 드라이버 제어신호들을 전달하는 래치회로를 포함하는 오프 칩 드라이버 제어용 카운터 회로.
  4. 제 1 항에 있어서,
    상기 복수개의 카운팅 수단은 16진수 카운팅을 수행하여, 4비트의 오프 칩 드라이버 제어신호를 발생시키는 제1 내지 제4 T-플립플롭으로 구성되는 오프 칩 드라이버 제어용 카운터 회로.
  5. 제 1 항에 있어서,
    상기 복수개의 카운팅 수단은 16진수 카운팅을 수행하여, 5비트의 오프 칩 드라이버 제어신호를 발생시키는 제1 내지 제5 T-플립플롭들로 구성되는 오프 칩 드라이버 제어용 카운터 회로.
  6. 제 1 항에 있어서,
    상기 복수개의 카운팅 제어수단은, 상기 제어 신호들, 상기 N-1비트의 오프 칩 드라이버 제어신호들, 상기 증가신호, 및 상기 감소 신호에 응답하여 상기 카운팅 동작을 제어하는 오프 칩 드라이버 제어용 카운터 회로.
  7. 제 6 항에 있어서,
    상기 복수개의 카운팅 제어 수단은 상기 증가 신호가 하이레벨, 상기 이전 N-1비트의 오프 칩 드라이버 제어신호가 모두 하이레벨, 상기 제어 신호들이 하이레벨일 때, 상기 N비트의 오프 칩 드라이버 제어신호의 논리 값이 증가되도록 제어하고,
    상기 감소 신호가 하이레벨, 상기 이전 N-1비트의 오프 칩 드라이버 제어신호가 모두 로우레벨, 상기 제어 신호들이 하이레벨일 때, 상기 N비트의 오프 칩 드라이버 제어신호의 논리 값이 감소되도록 제어하는 오프 칩 드라이버 제어용 카운터 회로.
  8. 제 6 항에 있어서,
    상기 복수개의 카운팅 제어수단은, 상기 제어 신호들, 상기 증가신호, 상기 감소신호, 및 제1 전원전압을 조합하여 제1 오프 칩 드라이버 제어신호를 토글링시키는 제1 카운팅 제어수단;
    상기 제어 신호들, 상기 증가신호, 상기 감소신호, 및 상기 제1 오프 칩 드라이버 제어신호를 조합하여 상기 제2 오프 칩 드라이버 제어신호를 토글링시키는 제2 카운팅 제어수단;
    상기 제어 신호들, 상기 증가신호, 상기 감소신호, 및 상기 제1 및 제2 오프 칩 드라이버 제어신호들을 조합하여 제3 오프 칩 드라이버 제어신호를 토글링시키는 제3 카운팅 제어수단; 및
    상기 제어 신호들, 상기 증가신호, 상기 감소신호, 및 상기 제1 내지 제3 오프 칩 드라이버 제어신호들을 조합하여 제4 오프 칩 드라이버 제어신호를 토글링시키는 제4 카운팅 제어수단을 포함하는 오프 칩 드라이버 제어용 카운터 회로.
  9. 제 8 항에 있어서,
    상기 제어 신호들, 상기 증가신호, 상기 감소신호, 및 상기 제1 내지 제4 오프 칩 드라이버 제어신호들을 조합하여 제5 오프 칩 드라이버 제어신호를 토글링시키는 제5 카운팅 제어수단을 더 포함하는 오프 칩 드라이버 제어용 카운터 회로.
  10. 16진수 카운팅 동작을 수행하여 4비트의 오프 칩 드라이버 제어신호들을 발생시키는 복수개의 카운팅 수단; 및
    감소신호 또는 증가신호에 응답하여 상기 4비트의 오프 칩 드라이버 제어신호들의 논리 값이 증가 또는 감소되도록 상기 카운팅 동작을 제어하고, 제어신호들에 따라 상기 카운팅 동작을 정지하도록 제어하는 복수개의 카운팅 제어수단을 포함하는 오프 칩 드라이버 제어용 카운터 회로.
  11. 제 10 항에 있어서,
    상기 4비트의 오프 칩 드라이버 제어신호들에 응답하여 상기 카운팅 동작을 정지시키기는 상기 제어신호들을 출력하는 카운팅 정지수단;
    상기 카운팅 동작을 증가시키기 위한 증가신호와 상기 카운팅 동작을 감소시키기 위한 감소신호에 응답하여 다음의 카운팅 동작 여부를 알려주는 카운팅 동작 지시수단; 및
    상기 카운팅 동작 지시수단의 출력신호에 응답하여, 상기 4비트의 오프 칩 드라이버 제어신호의 이전 3비트의 오프 칩 드라이버 제어신호들을 전달하는 래치회로를 더 포함하는 오프 칩 드라이버 제어용 카운터 회로.
  12. 제 11 항에 있어서,
    상기 카운팅 정지수단은 상기 4비트의 오프 칩 드라이버 제어신호들이 모두 하이레벨일 때 상기 카운팅 동작의 증가동작을 정지시키는 상기 제어 신호들 중 하나를 출력하는 제1 카운팅 정지수단; 및 상기 4비트의 오프 칩 드라이버 제어신호들이 모두 로우레벨일 때 상기 카운팅 동작의 감소동작을 정지시키는 상기 제어 신호들 중 다른 하나를 출력하는 제2 카운팅 정지수단을 포함하는 오프 칩 드라이버 제어용 카운터 회로.
  13. 제 11 항에 있어서,
    상기 복수개의 카운팅 제어수단은, 상기 제어신호들, 상기 이전 3비트의 오프 칩 드라이버 제어신호들, 상기 증가신호, 및 상기 감소 신호에 응답하여 상기 카운팅 동작을 제어하는 오프 칩 드라이버 제어용 카운터 회로.
  14. 제 13 항에 있어서,
    상기 복수개의 카운팅 제어수단은 상기 증가 신호가 하이레벨, 상기 4비트의 오프 칩 드라이버 제어신호의 이전 3비트 오프 칩 드라이버 제어신호가 모두 하이레벨, 상기 제어 신호들 중 하나가 하이레벨일 때, 상기 4비트의 오프 칩 드라이버 제어신호의 논리 값이 증가되도록 제어하고,
    상기 감소 신호가 하이레벨, 상기 이전 3비트의 오프 칩 드라이버 제어신호가 모두 로우레벨, 상기 제어 신호들 중 다른 하나가 하이레벨일 때, 상기 4비트의 오프 칩 드라이버 제어신호의 논리 값이 감소되도록 제어하는 오프 칩 드라이버 제어용 카운터 회로.
  15. 제 13 항에 있어서,
    상기 복수개의 카운팅 제어수단은, 상기 제어신호들, 상기 증가신호, 상기 감소신호, 및 제1 전원전압을 조합하여 제1 오프 칩 드라이버 제어신호를 토글링시키는 제1 카운팅 제어수단;
    상기 제어신호들, 상기 증가신호, 상기 감소신호, 및 상기 제1 오프 칩 드라이버 제어신호를 조합하여 상기 제2 오프 칩 드라이버 제어신호를 토글링시키는 제2 카운팅 제어수단;
    상기 제어신호들, 상기 증가신호, 상기 감소신호, 및 상기 제1 및 제2 오프 칩 드라이버 제어신호들을 조합하여 제3 오프 칩 드라이버 제어신호를 토글링시키는 제3 카운팅 제어수단; 및
    상기 제어신호들, 상기 증가신호, 상기 감소신호, 및 상기 제1 내지 제3 오프 칩 드라이버 제어신호들을 조합하여 제4 오프 칩 드라이버 제어신호를 토글링시키는 제4 카운팅 제어수단을 포함하는 오프 칩 드라이버 제어용 카운터 회로.
  16. 제 15 항에 있어서,
    상기 제어신호들, 상기 증가신호, 상기 감소신호, 및 상기 제1 내지 제4 오프 칩 드라이버 제어신호들을 조합하여 제5 오프 칩 드라이버 제어신호를 토글링시키는 제5 카운팅 제어수단을 더 포함하는 오프 칩 드라이버 제어용 카운터 회로.
  17. 상기 제 10 항에 있어서,
    상기 복수개의 카운팅 수단은 상기 4비트의 오프 칩 드라이버 제어신호들을 발생시키는 제1 내지 제4 T-플립플롭으로 구성되는 오프 칩 드라이버 제어용 카운터 회로.
  18. 상기 제 10 항에 있어서,
    상기 복수개의 카운팅 수단은 5비트의 오프 칩 드라이버 제어신호들을 발생시키는 제1 내지 제5 T-플립플롭으로 구성되는 오프 칩 드라이버 제어용 카운터 회로.
  19. 카운팅 동작을 수행하여 오프 칩 드라이버 제어신호들을 발생하는 제1 및 제2 카운팅 수단;
    상기 오프 칩 드라이버 제어신호들에 응답하여 상기 제1 및 제2 카운팅 수단의 상기 카운팅 동작을 정지시키는 제어 신호들을 출력하는 카운팅 정지수단;
    증가 신호와 감소 신호에 응답하여 상기 오프 칩 드라이버 제어신호의 논리 값이 증가 또는 감소되도록 상기 카운팅 동작을 제어하고, 상기 제어 신호들에 응답하여 상기 카운팅 동작을 정지시키는 제1 및 제2 카운팅 제어 수단; 및
    상기 증가신호와 상기 감소 신호에 응답하여, 상기 카운팅 정지 수단이 상기 제어 신호들을 발생하도록 상기 오프 칩 드라이버 제어신호의 이전 카운팅 동작시 생성한 오프 칩 드라이버 제어신호들을 상기 카운팅 정지수단에 전달하는 카운팅 동작 지시 수단을 포함하는 오프 칩 드라이버 제어용 카운터 회로.
KR1020040101782A 2004-12-06 2004-12-06 오프 칩 드라이버 제어용 카운터 회로 KR100646932B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040101782A KR100646932B1 (ko) 2004-12-06 2004-12-06 오프 칩 드라이버 제어용 카운터 회로
US11/160,832 US7289591B2 (en) 2004-12-06 2005-07-12 Counter circuit for controlling off-chip driver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040101782A KR100646932B1 (ko) 2004-12-06 2004-12-06 오프 칩 드라이버 제어용 카운터 회로

Publications (2)

Publication Number Publication Date
KR20060062813A KR20060062813A (ko) 2006-06-12
KR100646932B1 true KR100646932B1 (ko) 2006-11-23

Family

ID=36574212

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040101782A KR100646932B1 (ko) 2004-12-06 2004-12-06 오프 칩 드라이버 제어용 카운터 회로

Country Status (2)

Country Link
US (1) US7289591B2 (ko)
KR (1) KR100646932B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101377455B1 (ko) * 2006-10-09 2014-04-02 삼성전자주식회사 브로드캐스트 암호화를 위한 암호화 키 생성 방법 및 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6094075A (en) 1997-08-29 2000-07-25 Rambus Incorporated Current control technique
JP2000251473A (ja) 1999-02-23 2000-09-14 Toshiba Corp 半導体集積回路
KR20010048985A (ko) * 1999-11-30 2001-06-15 박종섭 램버스 디램의 출력 드라이버 회로
KR20020037605A (ko) * 2000-11-15 2002-05-22 윤종용 다단의 상위 코드 선택기를 갖는 반도체 장치의 임피던스콘트롤 출력회로 및 그의 동작방법

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4592057A (en) * 1981-03-23 1986-05-27 International Business Machines Corporation Versatile digital controller for light emitting semiconductor devices
US4687970A (en) * 1985-05-31 1987-08-18 Hughes Aircraft Company Digital cathode current control loop
JPS62176219A (ja) * 1986-01-29 1987-08-03 Toshiba Corp カウンタ回路
JPH01280924A (ja) * 1988-05-06 1989-11-13 Nec Corp テスト機能を有する計数回路
JPH04121091A (ja) * 1990-09-07 1992-04-22 Fanuc Ltd インダクションモータの駆動方式
JPH04239819A (ja) 1991-01-24 1992-08-27 Oki Electric Ind Co Ltd 同期式カウンタ
JP2896249B2 (ja) * 1991-04-19 1999-05-31 富士写真フイルム株式会社 プリンタの記録ヘッド駆動装置
US5869959A (en) * 1991-09-02 1999-02-09 Advantest Corporation Spectrum analyzer
US5241265A (en) * 1992-03-26 1993-08-31 Northern Telecom Limited Logic function circuit with an array of data stores and their circuit testing
JP3378337B2 (ja) * 1994-02-24 2003-02-17 株式会社ワコム 位置検出装置及びその位置指示器
US5909330A (en) 1996-12-12 1999-06-01 Maxtor Corporation Method and apparatus for detecting head flying height in a disk drive
US6870419B1 (en) 1997-08-29 2005-03-22 Rambus Inc. Memory system including a memory device having a controlled output driver characteristic
US6137316A (en) 1998-06-09 2000-10-24 Siemens Aktiengesellschaft Integrated circuit with improved off chip drivers
JP2000174614A (ja) * 1998-12-09 2000-06-23 Meidensha Corp 高速カウンタ回路
JP3906016B2 (ja) 1999-08-17 2007-04-18 株式会社東芝 同期回路
JP3762171B2 (ja) 1999-11-15 2006-04-05 株式会社東芝 同期信号発生回路
JP2003069419A (ja) * 2001-08-29 2003-03-07 Oki Electric Ind Co Ltd カウンタ回路
JP2003173173A (ja) * 2001-12-07 2003-06-20 Rohm Co Ltd 液晶ドライバ装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6094075A (en) 1997-08-29 2000-07-25 Rambus Incorporated Current control technique
JP2000251473A (ja) 1999-02-23 2000-09-14 Toshiba Corp 半導体集積回路
KR20010048985A (ko) * 1999-11-30 2001-06-15 박종섭 램버스 디램의 출력 드라이버 회로
KR20020037605A (ko) * 2000-11-15 2002-05-22 윤종용 다단의 상위 코드 선택기를 갖는 반도체 장치의 임피던스콘트롤 출력회로 및 그의 동작방법

Also Published As

Publication number Publication date
US20060120504A1 (en) 2006-06-08
KR20060062813A (ko) 2006-06-12
US7289591B2 (en) 2007-10-30

Similar Documents

Publication Publication Date Title
TW201840132A (zh) 數位控制延遲線
US6769044B2 (en) Input/output interface and semiconductor integrated circuit having input/output interface
JP2006042137A (ja) ドライバ回路、半導体装置、及び電子機器
KR100594317B1 (ko) 소비전력이 적은 쉬프트 레지스터 및 상기 쉬프트레지스터의 동작방법
US6404839B1 (en) Selectable clock divider circuit with a 50% duty cycle clock
EP0463243A1 (en) Semiconductor integrated circuit including a detection circuit
KR100646932B1 (ko) 오프 칩 드라이버 제어용 카운터 회로
KR20120033897A (ko) 반도체 장치
US11575366B2 (en) Low power flip-flop
US20070290716A1 (en) Multiplexing circuit for decreasing output delay time of output signal
US6229369B1 (en) Clock control circuit
US6556645B2 (en) Multi-bit counter
US10804885B2 (en) Flip-flop with a metal programmable initialization logic state
US5644259A (en) Reset circuit and integrated circuit including the same
EP1265362B1 (en) Tri-state multiplexer
US6617986B2 (en) Area efficient, sequential gray code to thermometer code decoder
KR100651514B1 (ko) 회로 및 ｕｓｂ 트랜시버
JP2966602B2 (ja) 直列比較器
JP3134449B2 (ja) シリアル・パラレル変換回路
KR100902124B1 (ko) 반도체 메모리 장치의 테스트 회로
US6958679B1 (en) Binary hysteresis equal comparator circuits and methods
US5237597A (en) Binary counter compiler with balanced carry propagation
JP7053098B2 (ja) テストモード設定回路
KR100261865B1 (ko) 비교 장치
US3571726A (en) High speed double rank shift rigister

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121022

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131023

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141021

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151020

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161024

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20171025

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20181022

Year of fee payment: 13