KR100645343B1 - 반도체 장치 및 그 시험 방법 - Google Patents

반도체 장치 및 그 시험 방법 Download PDF

Info

Publication number
KR100645343B1
KR100645343B1 KR1020010009262A KR20010009262A KR100645343B1 KR 100645343 B1 KR100645343 B1 KR 100645343B1 KR 1020010009262 A KR1020010009262 A KR 1020010009262A KR 20010009262 A KR20010009262 A KR 20010009262A KR 100645343 B1 KR100645343 B1 KR 100645343B1
Authority
KR
South Korea
Prior art keywords
signal
circuit
semiconductor device
command
test mode
Prior art date
Application number
KR1020010009262A
Other languages
English (en)
Other versions
KR20010085537A (ko
Inventor
츠보이히로요시
후지오카신야
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20010085537A publication Critical patent/KR20010085537A/ko
Application granted granted Critical
Publication of KR100645343B1 publication Critical patent/KR100645343B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/46—Test trigger logic
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31701—Arrangements for setting the Unit Under Test [UUT] in a test mode

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 반도체 장치 및 그 시험 방법에 관한 것으로, 반도체 장치가 동기형인지 비동기형인지에 관계없이, 반도체 장치 내의 회로를 대규모화 및 집적도의 저하를 초래하는 일이 없이, 간단하고, 또한 확실하게 시험 모드 진입을 행하는 것을 가능하게 하는 것을 목적으로 한다.
시험을 행하기 위한 시험 모드를 갖는 반도체 장치에 있어서, 복수회 입력되는 더미 커맨드 신호에 기초하여, 제1 신호를 생성하고, 어드레스 신호 및 제1 신호에 기초하여, 대응하는 시험 모드로의 진입 또는 대응하는 시험 모드로부터의 탈출을 지시하는 제2 신호를 생성하는 회로를 구비하도록 구성한다.

Description

반도체 장치 및 그 시험 방법 {SEMICONDUCTOR DEVICE AND SEMICONDUCTOR DEVICE TESTING METHOD}
도 1은 본 발명에 따른 반도체 장치의 제1 실시예를 도시하는 블럭도.
도 2는 시험 모드 판정 회로의 일 실시예를 도시하는 블럭도.
도 3은 시험 모드 판정 회로의 일부를 보다 상세히 도시하는 회로도.
도 4는 시험 모드 판정 회로의 일부를 보다 상세히 도시하는 회로도.
도 5는 시험 모드 판정 회로의 일부를 보다 상세히 도시하는 회로도.
도 6은 시험 모드 판정 회로의 일부를 보다 상세히 도시하는 회로도.
도 7은 시험 모드 판정 회로의 일부를 보다 상세히 도시하는 회로도.
도 8은 시험 모드 판정 회로의 일부를 보다 상세히 도시하는 회로도.
도 9는 실시예의 동작을 설명하는 타이밍 차트도.
도 10은 실시예의 동작을 설명하는 타이밍 차트도.
도 11은 본 발명에 따른 반도체 장치의 제2 실시예의 주요부를 도시하는 블럭도.
<도면의 주요 부분에 대한 부호의 설명>
1 : DRAM
2 : 어드레스 패드군
3 : 커맨드 패드군
7 : 시험 모드 판정 회로
8 : 논리 회로
9 : 제어 회로
13 : 전원 패드군
본 발명은 반도체 장치 및 그 시험 방법에 관한 것으로, 특히 시험 모드를 갖는 반도체 장치 및 그와 같은 반도체 장치의 시험 방법에 관한 것이다.
일반적으로, 반도체 기억 장치 등의 반도체 장치를 출하할 때에 반도체 장치의 기능이나 성능을 보증하는 경우, 사용자가 반도체 장치의 이상을 체크하는 경우 등에는 반도체 장치에 커맨드를 입력하여, 동작 모드를 시험 모드로 이행시켜 각종 시험을 행한다. 반도체 장치를 통상 모드에서 시험 모드로 이행시키는 것을, 시험 모드 진입이라고 한다.
종래의 동기형 다이내믹 랜덤 액세스 메모리(SDRAM)에서는 시험 모드 진입은 외부 클록에 동기시켜 커맨드를 입력함으로서 행해지기 때문에, 타이밍 제어는 용이하게 행할 수 있다. 그러나, 커맨드가 SDRAM에 인가되는 칩 셀렉트 신호나 어드레스 스트로브 신호 등의 소정의 조합에 의하여 결정되는 경우, 우발적으로 소정의 조합이 발생하여 버리면, 잘못하여 시험 모드 진입을 행해 버린다. 그래서, 시험 모드로 이행시키기 위한 전용의 커맨드를 이용할 수도 있지만, 이 경우에는 SDRAM에 전용의 커맨드 입력 핀을 설치할 필요가 생겨, 회로 규모가 커져 버려, SDRAM의 집적도를 향상시키는 것이 어렵게 되어 버린다.
이에 대하여, 비동기형 DRAM에서는 외부 클록을 사용하지 않기 때문에, SDRAM에서 이용하는 것과 같은 시험 모드 진입 방식을 채용할 수는 없다. 이 때문에, 종래의 비동기형 DRAM에서는 통상보다도 높은 슈퍼 하이 전압을 인가함으로써, 시험 모드 진입을 행하는 것이 있다. 그러나, 이 시험 모드 진입 방식에서는 슈퍼 하이 전압을 검출하기 위한 회로를 비동기형 DRAM 내에 설치할 필요가 있어, 회로 규모가 커져 버려, 비동기형 DRAM의 집적도를 향상하는 것이 어렵게 되어 버린다. 또, 슈퍼 하이 전압을 이용하면, 비동기형 DRAM에 인가하는 전압의 종류가 증가되어 버려, 슈퍼 하이 전압의 해제 대기 등의 처리가 필요하게 되어, 시험 공정이 복잡하게 되어 버린다.
종래의 반도체 장치에서는 반도체 장치가 동기형이거나 비동기형인 것에 관계없이, 반도체 장치 내의 회로를 대규모화하거나 집적도를 희생시키는 일이 없이, 간단하고, 또, 확실하게 시험 모드 진입을 행할 수 없다고 하는 문제가 있었다.
그래서, 본 발명은 반도체 장치가 동기형이거나 비동기형인 것에 상관없이, 반도체 장치 내의 회로를 대규모화 및 집적도의 저하를 초래하는 일이 없이, 간단하고, 또, 확실하게 시험 모드 진입을 행할 수 있는 반도체 장치 및 그 시험 방법을 제공하는 것을 목적으로 한다.
상기 과제는 시험을 행하기 위한 시험 모드를 갖는 반도체 장치에 있어서, 복수회 입력되는 더미 커맨드 신호에 기초하여, 제1 신호를 생성하고, 어드레스 신호 및 상기 제1 신호에 기초하여, 대응하는 시험 모드로의 진입 또는 대응하는 시험 모드로부터의 탈출을 지시하는 제2 신호를 생성하는 회로를 구비한 것을 특징으로 하는 반도체 장치에 의해서 달성된다.
상기 더미 커맨드 신호는 복수의 커맨드 신호의 소정의 조합에 의하여 구성되더라도 좋다.
상기 회로는 더미 커맨드를 순차 저장하는 복수의 레지스터를 갖는 구성으로서도 좋다.
상기한 과제는 반도체 장치의 동작 모드를 시험 모드로 이행시켜 시험을 행하는 반도체 장치의 시험 방법에 있어서, 복수회 입력되는 더미 커맨드 신호에 기초하여, 제1 신호를 출력하는 단계와, 어드레스 신호 및 상기 제1 신호에 기초하여, 대응하는 시험 모드로의 진입 또는 대응하는 시험 모드로부터의 탈출을 지시하는 제2 신호를 출력하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 시험 방법에 의해서도 달성할 수 있다.
반도체 장치의 시험 방법에서 이용하는 상기 더미 커맨드 신호는 복수의 커맨드 신호의 소정의 조합에 의하여 구성되더라도 좋다.
따라서, 본 발명에 따르면, 반도체 장치가 동기형이거나 비동기형인 것에 관계없이, 반도체 장치 내의 회로를 대규모화 및 집적도의 저하를 초래하는 일이 없이, 간단하고, 또, 확실하게 시험 모드 진입을 행할 수 있는 반도체 장치 및 그 시험 방법을 실현할 수 있다.
본 발명에 따른 반도체 장치 및 그 시험 방법의 각 실시예를, 이하에 도면과 함께 설명한다.
도 1은 본 발명에 따른 반도체 장치의 제1 실시예를 도시하는 블럭도이다. 반도체 장치의 제1 실시예는 본 발명이 되는 반도체 장치의 시험 방법의 제1 실시예를 채용한다. 본 실시예에서는 본 발명이 비동기형 DRAM에 적용되고 있지만, SDRAM 등의 반도체 기억 장치에도 본 발명을 마찬가지로 적용 가능한 것은 물론이다.
비동기형 DRAM(1)은 대략 도 1에 나타낸 바와 같이 접속된 어드레스 패드군(2), 커맨드 패드군(3), XY 디코더(4), 메모리 셀 어레이(5), 증폭기(6), 시험 모드 판정 회로(7), 논리 회로(8), 제어 회로(9), 출력 회로(10), 출력 패드군(11) 및 전원 패드군(13)으로 이루어진다. 또, 설명의 편의상, 이 도면에서는 특히 DRAM(1)의 시험 모드에 관계하는 회로부만을 도시한다.
어드레스 패드군(2)은 어드레스 신호가 입력되는 복수의 어드레스 패드로 이루어진다. XY 디코더(4)는 어드레스 패드군(2)으로부터의 어드레스 신호를 디코드하여, 메모리 셀 어레이(5)의 X 어드레스 및 Y 어드레스를 지정한다. 메모리 셀 어레이(5)에 대한 데이터의 기록 및 데이터의 독출은 주지의 방법으로 행할 수 있기 때문에, 본 명세서에서는 그 설명은 생략한다. 증폭기(6)는 메모리 셀 어레이(5)의 지정된 XY 어드레스로부터 독출된 데이터를 증폭하여, 제어 회로에 출력한다.
커맨드 패드군(3)은 기록 커맨드나 판독 커맨드를 포함하는 각종 커맨드 신호가 입력되는 복수의 커맨드 패드로 이루어진다. 커맨드 패드군(3)으로부터의 커맨드 신호는 시험 모드 판정 회로(7) 및 논리 회로(8)에 공급된다. 시험 모드 판정 회로(7)는 어드레스 신호 및 커맨드 신호에 기초하여, DRAM(1)의 동작 모드가 통상 모드인지, 시험 모드인지를 판정하여, 시험 모드이면 시험 신호를 생성하여 제어 회로(9)에 공급한다. 다른 한편, 논리 회로(8)는 커맨드 신호에 기초하여 각종 논리 연산을 행하여, 타이밍의 판정 등을 행한 결과를 도시하는 출력 인에이블 신호를 제어 회로(9)에 공급한다.
시험 모드 판정 회로(7)로부터의 시험 신호는 제어 회로(9)에 증폭기(6)로부터의 데이터의 출력을 디세이블한다. 이에 대하여, 논리 회로(8)로부터의 출력 인에이블 신호는 제어 회로(9)에 증폭기(6)로부터의 데이터의 출력을 인에이블한다. 통상 모드에서는 시험 신호가 로우 레벨이고, 판독 동작에 따른 출력 인에이블 신호의 레벨에 따라서, 제어 회로(9)가 출력 임피던스를 하이 임피던스 또는 로우 임피던스로 제어한다. 다른 한편, 시험 모드에서는 시험 신호가 하이 레벨이 되고, 제어 회로(9)는 출력 인에이블 신호의 레벨에 상관없이 출력 임피던스를 하이 임피던스로 보증하기 때문에, 출력 전류는 흐르지 않는다.
출력 회로(10)는 출력 트랜지스터로 이루어져, 제어 회로(9)를 통해 얻어지는 증폭기(6)로부터의 데이터를 출력 패드군(11)에 출력한다. 출력 패드군(11)은 복수의 출력 패드로 이루어진다. 전원 패드군(13)은 DRAM(1) 내의 각 부에 공급되는 전원 전압이 인가되는 복수의 전원 패드로 이루어진다.
도 2는 시험 모드 판정 회로(7)의 일 실시예를 도시하는 블럭도이다. 이 도면에 도시하는 회로 부분은 도 1에서, 파선으로 둘러싼 회로 부분에 대응한다.
시험 모드 판정 회로(7)는 도 2에 나타낸 바와 같이 접속된 회로(21∼25, 26-1∼26-25(26-1∼26-3만을 도시한다))로 이루어진다. 회로(21)는 어드레스 패드군(2)으로부터의 어드레스 신호(a05bz, a06bz)와, 후술하는 회로(25)로부터의 신호(tmentz)에 기초하여, 프리차지 신호(prez), 리셋 신호(ppalpz) 및 진입 신호(tespz)를 출력하여, 신호(tespz/ppalpz)로 시험 모드로의 진입/탈출(entry/exit)을 제어한다. 프리차지 신호(prez)는 시험 모드 이외의 모드로 DRAM(1) 내에서 사용되는 신호이며, 본 실시예의 동작과는 직접 관계가 없다. 회로(22)는 전원 패드군(13)의 소정의 전원 패드에 전압이 인가되면 DRAM(1) 내에서 생성되는 신호(sttz)와, 회로(21)로부터의 리셋 신호(ppalpz) 및 진입 신호(tespz)에 기초하여, 셋트 신호(stmpx) 및 리셋 신호(palpz)를 출력하여, 후술하는 회로(26-1∼26-25) 내의 플립플롭을 셋트 또는 리셋한다. 회로(23)는 어드레스 패드군(2)으로부터의 어드레스 신호(ba00bz, a01bz, a02bz, a03bz, a04bz)를 증폭하여 상보 신호(*1)를 출력하는 동시에, 회로(22)로부터의 셋트 신호(stmpx) 및 리셋 신호(palpz)를 셋트 신호(stmpz) 및 리셋 신호(palpx)로서 출력한다. 여기서, 상보 신호(*1)는 a00cz∼a04cz, a00cx∼a04cx이다.
각 회로(26-1∼26-25)는 회로(23)로부터의 상보 신호(*1), 셋트 신호(stmpz) 및 리셋 신호(palpx)를 공급받고, 각 회로(26-1∼26-25) 내의 플립플롭은 신호(stmpz/palpx)에 따라서 데이터를 셋트 또는 리셋을 하여, 대응하는 시험 모드로의 entry/exit를 행한다. 따라서, 회로(26-1, 26-2, 26-3, …, 26-25)로부터는 대응하는 시험 신호(tes01z, tes02z, tes03z, …, tes25z)가 출력된다.
다른 한편, 회로(24)는 잘못하여 시험 모드 진입하는 것을 방지하기 위해서 설치되어 있고, 커맨드 패드군(3)으로부터의 커맨드 신호(ubb0z, lbb0z, webz)가 입력된다. 회로(24)는 이들 커맨드 신호(ubb0z, lbb0z, webz)에 기초하여, 신호(webdz, ublborz)를 출력한다. 회로(25)는 커맨드 패드군(3)으로부터의 커맨드 신호(clb5z, oeb0z), 회로(24)로부터의 신호(webdz, ublborz), 회로(23)로부터의 신호(palpz) 및 신호(sttz)에 기초하여, 신호(tmentz)를 생성하여 상기 회로(21)에 공급한다.
본 실시예에서는 시험 모드 진입을 위해 커맨드 패드군(3)에 입력되는 커맨드 신호(ubb0z, lbb0z, webz, clb5z, oeb0z)는 기록 커맨드 자체나 판독 커맨드 자체가 아니라, 예컨대 칩 인에이블 신호(CE), 아웃풋 인에이블 신호(OE), 기록 인에이블 신호(WE), 업퍼 바이트 신호(UB), 로우어 바이트 신호(LB) 등의 커맨드 신호이다. 이들 커맨드 신호의 소정의 조합을, 더미 커맨드 신호로서 복수회 입력함으로써, DRAM(1)의 동작 모드를 시험 모드로 이행시킬 수 있다.
도 3∼도 8은 각각 시험 모드 판정 회로(7)의 일부를 보다 상세히 도시하는 회로도이다. 구체적으로는, 도 3은 회로(21), 도 4는 회로(22), 도 5는 회로(23), 도 6은 회로(24), 도 7은 회로(25), 도 8은 회로(26-1)를 도시한다. 도 3∼도 8 중, vii는 전원 전압, vss는 접지 전압을 도시한다.
도 3에 도시하는 회로(21)는 이 도면에 나타낸 바와 같이 접속된 인버터(30 ∼38), NAND 게이트(39∼41) 및 NOR 게이트(42∼44)로 이루어진다. 인버터(30)에는 회로(25)로부터의 신호(tmentz)가 입력된다. 또, 인버터(31) 및 NAND 게이트(41)에는 어드레스 패드군(2)으로부터의 어드레스 신호(a05bz)가 입력되고, 인버터(32) 및 NAND 게이트(39, 41)에는 어드레스 패드군(2)으로부터의 어드레스 신호(a06bz)가 입력된다. 인버터(36, 37, 38)로부터는 각각 신호(prez, ppalpz, tespz)가 출력된다.
도 4에 도시하는 회로(22)는 이 도면에 나타낸 바와 같이 접속된 인버터(51∼55) 및 NOR 게이트(56, 57)로 이루어진다. 신호(sttz)는 전원 패드군(13)의 소정의 전원 패드에 전압이 인가되면 DRAM(1) 내에서 생성되는 신호이며, NOR 게이트(56, 57)에 입력된다. 또, 회로(21)로부터의 신호(ppalpz, tespz)는 각각 NOR 게이트(56) 및 인버터(51)에 입력된다. 인버터(54, 55)로부터는 각각 신호(palpz, stmpx)가 출력된다.
도 5에 도시하는 회로(23)는 이 도면에 나타낸 바와 같이 접속된 인버터(61∼86)로 이루어진다. 인버터(61, 84)에는 각각 회로(22)로부터의 신호(stmpx, palpz)가 입력된다. 또, 인버터(64, 68, 72, 76, 80)에는 각각 어드레스 패드군(2)으로부터의 어드레스 신호(ba00bz, a01bz, a02bz, a03bz, a04bz)가 입력된다. 인버터(63, 86)로부터는 각각 신호(stmpz, palpx)가 출력되고, 인버터(67, 66, 71, 70, 75, 74, 79, 78, 83, 82)로부터는 신호(*1), 즉, 상보 신호(a00cz, a00cx, a01cz, a01cx, a02cz, a02cx, a03cz, a03cx, a04cz, a04cx)가 출력된다.
도 6에 도시하는 회로(24)는 이 도면에 나타낸 바와 같이 접속된 인버터(91 ∼108), NAND 게이트(111, 112), NOR 게이트(113), 지연 소자(MOS 용량)(121∼130, 141∼150) 및 스위치(SW1∼SW28)로 이루어진다. NAND 게이트(111)에는 커맨드 패드군(3)으로부터의 커맨드 신호(ubb0z, lbb0z)가 입력되고, 인버터(100)에는 커맨드 패드군(3)으로부터의 커맨드 신호(webz)가 입력된다. 인버터(99, 108)로부터는 각각 신호(ublborz, webdz)가 출력된다.
도 7에 도시하는 회로(25)는 이 도면에 나타낸 바와 같이 접속된 인버터(151∼191), NAND 게이트(194, 195), NOR 게이트(200∼205), 지연 소자(MOS 용량)(211∼232), 트랜지스터 쌍(241∼248) 및 스위치(SW31∼SW50)로 이루어진다. 회로(24)로부터의 신호(webdz, ublborz)는 각각 인버터(151) 및 NOR 게이트(200)에 입력된다. 또, 커맨드 패드군(3)으로부터의 커맨드 신호(clb5z, oeb0z)는 함께 NAND 게이트(194)에 입력된다. 본 실시예에서는 인버터(190)의 출력 신호, DRAM(1) 내에서 생성된 신호(sttz) 및 회로(22)로부터의 신호(palpz)가, NOR 게이트(201)에 입력된다. 신호(tmentz)는 인버터(185)로부터 출력된다. 또, 도 7에서, 파선으로 둘러싸인 부분은 각각 레지스터에 대응한다.
도 8에 도시하는 회로(26-1)는 이 도면에 나타낸 바와 같이 접속된 NAND 게이트(251∼254), NOR 게이트(255) 및 인버터(256, 257)로 이루어진다. NAND 게이트(253, 254)는 상기 플립플롭을 구성하고 있다. 회로(23)로부터의 신호(stmpz, a00cx, a01cx)는 NAND 게이트(251)에 입력되고, 회로(23)로부터의 신호(a02cx, a03cx, a04cx)는 NAND 게이트(252)에 입력된다. 또, 회로(23)로부터의 신호(palpx)는 NAND 게이트(254)에 입력된다. 시험 신호(tes01z)는 인버터(257)로부터 출력된다. 또, 다른 회로(26-2∼26-25)도, 대응하는 시험 신호(tes02z∼tes25z)를 출력하도록, 회로(26-1)와 같은 식으로 구성할 수 있기 때문에, 그 도시 및 설명은 생략한다.
도 9는 본 실시예의 동작을 설명하는 타이밍 차트이다. 이 도면에서, (a), (b), (c), (d), (e)는 각각 커맨드 패드군(3)에 입력되는 커맨드 신호(clb5z, oeb0z, webz, ubb0z, lbb0z)를 나타내고, (f), (g)는 각각 어드레스 패드군(2)에 입력되는 어드레스 신호(a05bz, a06bz)를 나타낸다. 또, (h)는 회로(25)로부터 출력되는 신호(tmentz)를 나타내고, (i)는 회로(26-1)로부터 출력되는 시험 신호 (tes01z)를 나타낸다.
도 9에 도시한 바와 같이, 시험 모드 진입을 행하는 경우에는, 더미 커맨드 신호로서 커맨드 신호(clb5z)가 로우 레벨, 커맨드 신호(oeb0z)가 하이 레벨, 커맨드 신호(ubb0z)가 하이 레벨 및 커맨드 신호(lbb0z)가 하이 레벨인 상태에서, 로우 레벨의 커맨드 신호(webz)를 복수회 입력한다. 또, 더미 커맨드 신호의 입력시에, 어드레스 신호(a05bz, a06bz)를 각각 하이 레벨로 설정함으로써, 신호(tmentz)를 트리거로 하는 진입 명령을 발행한다. 이에 따라, 시험 신호(tes01z∼tes25z) 중, 이 경우는 시험 신호(tes01z)가 하이 레벨이 되어, 지정된 시험 모드로의 진입을 지시한다. 또, 더미 커맨드 신호의 입력시에, 어드레스 신호(a05bz, a06bz)를 각각 로우 레벨로 설정함으로써, 신호(tmentz)를 트리거로 하는 탈출 명령을 발행한다. 이 결과, 시험 신호(tes01z∼tes25z) 중, 이 경우는 하이 레벨이었던 시험 신호(tes01z)가 로우 레벨이 되어, 지정된 시험 모드로부터의 탈출을 지시한다.
도 10은 본 실시예의 동작을 설명하는 타이밍 차트이며, 도 9에 나타내어져 있지 않은 신호를 도시한다. 도면에서, (a)는 커맨드 패드군(3)에 입력되는 커맨드 신호(clb5z, oeb0z), 회로(24)로부터 출력되는 신호(webdz, ublborz) 및 신호(sttz)를 나타내고, H는 하이 레벨, L은 로우 레벨을 나타낸다. (b)는 회로(25)로부터 출력되는 신호(tmentz)를 나타내고, (c)는 어드레스 패드군(2)에 입력되는 어드레스 신호(a05bz, a06bz)를 나타낸다. 또, (d)는 회로(21)로부터 출력되는 신호(tespz) 및 신호(ppalpz)를 나타내고, (e)는 회로(22)로부터 출력되는 신호(stmpx) 및 신호(palpz)를 나타내고, (f)는 회로(23)로부터 출력되는 신호(stmpz) 및 신호(palpx)를 나타낸다. 또한, (g)는 회로(26-1)로부터 출력되는 시험 신호(tes01z)를 나타낸다.
도 10(b)에 도시한 바와 같이, 로우 레벨의 커맨드 신호(webdz)를 4회 반복 입력함으로써 하이 레벨의 신호(tmentz)가 생성된다. (b), (d)에 도시한 바와 같이, 하이 레벨의 신호(tmentz)를 트리거로 하여 하이 레벨의 신호(tespz)가 생성되어 진입 명령이 발행되고, 도 10의 (d), (e)에 도시한 바와 같이, 하이 레벨의 신호(tespz)를 트리거로 하여 플립플롭을 셋트시키기 위한 로우 레벨의 신호(stmpx)가 생성되어, 도 10의 (e), (f)에 도시한 바와 같이, 신호(stmpx)를 반전 증폭하여 하이 레벨의 신호(stmpz)가 생성된다. 이 신호(stmpz)는 지정된 시험 모드에 대응하는 회로(26-1) 내의 플립플롭에, 회로(23)로부터의 상보 신호(*1)를 셋트시킨다. 또, 도 10의 (f), (g)에 도시한 바와 같이, 회로(26-1)로부터 셋트된 데이터가 출력되면, 시험 신호(tes01z)가 하이 레벨이 되어, 지정된 시험 모드에 진입한다.
다른 한편, 도 10의 (b), (c), (d)에 도시한 바와 같이, 어드레스 신호(a05bz, a06bz)가 함께 로우 레벨일 때에, 하이 레벨의 신호(tmentz)를 트리거로 하여 하이 레벨의 신호(ppalpz)가 생성되어 탈출 명령이 발행되고, 도 10의 (d), (e)에 도시한 바와 같이, 하이 레벨의 신호(ppalpz)를 트리거로 하여 플립플롭을 리셋시키기 위한 하이 레벨의 신호(palpz)가 생성되고, 도 10의 (e), (f)에 도시한 바와 같이, 신호(palpz)를 반전 증폭하여 로우 레벨의 신호(palpx)가 생성된다. 이 신호(palpx)는 지정된 시험 모드에 대응하는 회로(26-1) 내의 플립플롭을 리셋시킨다. 또, 도 10의 (f), (g)에 도시한 바와 같이, 회로(26-1) 내의 플립플롭이 리셋되면, 시험 신호(tes01z)가 로우 레벨이 되어, 지정된 시험 모드로부터 탈출한다.
다음에, 본 발명에 따른 반도체 장치의 제2 실시예를 설명한다. 도 11은 반도체 장치의 제2 실시예의 주요부를 도시하는 블럭도이다. 반도체 장치의 제2 실시예는 본 발명이 되는 반도체 장치의 시험 방법의 제2 실시예를 채용한다. 본 실시예에서는 반도체 장치의 기본 구성은 상기 제1 실시예의 경우와 동일하기 때문에, 그 도시 및 설명은 생략한다.
도 11은 본 실시예에 있어서의 시험 모드 판정 회로(7)의 주요부의 구성의 일 실시예를 나타낸다. 시험 모드 판정 회로(7)는 이 도면에 나타낸 바와 같이 접속된 레지스터(501∼504), 지연 회로(505) 및 NOR 회로(506)를 포함한다. 더미 커맨드는 직렬 접속된 레지스터(501∼504) 중, 제1단의 레지스터(501)에 복수회 입력된다. 최종단의 레지스터(504)로부터는 시험 신호(tmentz)가 출력된다. 이 시험 신호(tmentz)는 지연 회로(505)에 공급되어 리셋 신호(reset)가 되어 NOR 회로(506)에 입력된다. NOR 회로(506)에는 상기한 것과 같은 신호(palpz)나 신호(sttz) 등도 입력된다. NOR 회로(506)의 출력 신호는 레지스터(501∼504)의 리셋 단자(R)에 입력되어, 이들 레지스터(501∼504)를 리셋한다. 이에 따라, 지연 회로(505)는 시험 신호(tmentz)에 기초하여, 레지스터(501∼504)를 리셋시키고 있는 시간의 타이밍 제어를 한다. 또, 신호(palpz)나 신호(sttz) 등에 기초하여, 레지스터(501∼504)를 리셋할 수도 있다.
이상, 본 발명을 실시예에 의해 설명했지만, 본 발명은 상기 실시예에 한정되는 것은 아니며, 본 발명의 범위 내에서 여러 가지 변형 및 개량이 가능한 것은 물론이다.
본 발명에 따르면, 반도체 장치가 동기형이거나 비동기형인 것에 관계없이, 반도체 장치 내의 회로를 대규모화 및 집적도의 저하를 초래하지 않고서, 간단하고, 또, 확실하게 시험 모드 진입을 행할 수 있는 반도체 장치 및 그 시험 방법을 실현할 수 있다.

Claims (5)

  1. 시험을 행하기 위한 시험 모드를 갖는 반도체 장치에 있어서,
    어드레스 신호가 입력되는 어드레스 패드군과,
    커맨드 신호가 입력되는 커맨드 패드군과,
    상기 커맨드 패드군에 소정의 복수회 입력되는 복수의 커맨드 신호의 소정의 조합으로 이루어지는 더미 커맨드 신호에 기초하여, 제1 신호를 생성하고, 상기 어드레스 패드군에 입력되는 상기 어드레스 신호 및 상기 제1 신호에 기초하여 대응하는 시험 모드로의 진입 또는 대응하는 시험 모드로부터의 탈출을 지시하는 제2 신호를 생성하는 회로를 포함한 것을 특징으로 하는 반도체 장치.
  2. 삭제
  3. 제1항에 있어서, 상기 회로는 더미 커맨드를 순차 저장하는 복수의 레지스터를 포함하는 것을 특징으로 하는 반도체 장치.
  4. 어드레스 신호가 입력되는 어드레스 패드군과 커맨드 신호가 입력되는 커맨드 패드군을 포함하는 반도체 장치의 동작 모드를 시험 모드로 이행시켜 시험을 행하는 반도체 장치의 시험 방법에 있어서,
    상기 커맨드 패드군에 소정의 복수회 입력되는 복수의 커맨드 신호의 소정의 조합으로 이루어지는 더미 커맨드 신호에 기초하여, 제1 신호를 출력하는 단계와,
    상기 어드레스 패드군에 입력되는 상기 어드레스 신호 및 상기 제1 신호에 기초하여, 대응하는 시험 모드로의 진입 또는 대응하는 시험 모드로부터의 탈출을 지시하는 제2 신호를 출력하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 시험 방법.
  5. 삭제
KR1020010009262A 2000-02-29 2001-02-23 반도체 장치 및 그 시험 방법 KR100645343B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000054879A JP2001243797A (ja) 2000-02-29 2000-02-29 半導体装置及びその試験方法
JP2000-054879 2000-02-29

Publications (2)

Publication Number Publication Date
KR20010085537A KR20010085537A (ko) 2001-09-07
KR100645343B1 true KR100645343B1 (ko) 2006-11-14

Family

ID=18576078

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010009262A KR100645343B1 (ko) 2000-02-29 2001-02-23 반도체 장치 및 그 시험 방법

Country Status (4)

Country Link
US (1) US6643809B2 (ko)
JP (1) JP2001243797A (ko)
KR (1) KR100645343B1 (ko)
TW (1) TW503398B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4002094B2 (ja) 2001-11-20 2007-10-31 富士通株式会社 半導体集積回路および半導体集積回路の試験方法
US20040195340A1 (en) * 2003-04-03 2004-10-07 Lubking Colleen Rochelle Caruso Data card
JP4409349B2 (ja) * 2004-04-27 2010-02-03 Ｏｋｉセミコンダクタ株式会社 デバッグ回路およびデバッグ制御方法
KR100718042B1 (ko) 2006-04-06 2007-05-14 주식회사 하이닉스반도체 반도체 메모리 장치 및 그 테스트 방법
KR101068337B1 (ko) * 2009-06-24 2011-09-28 주식회사 하이닉스반도체 Ｒｆｉｄ 장치 및 그 테스트 방법
KR20170076098A (ko) * 2015-12-24 2017-07-04 에스케이하이닉스 주식회사 테스트 모드 제어 장치

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5072137A (en) * 1990-08-17 1991-12-10 Sgs-Thomson Microelectronics, Inc. Semiconductor memory with a clocked access code for test mode entry
DE69120483T2 (de) * 1990-08-17 1996-11-14 Sgs Thomson Microelectronics Halbleiter-Speicher mit unterdrücktem Testmodus-Eingang während des Strom-Einschaltens
US5369643A (en) * 1990-10-12 1994-11-29 Intel Corporation Method and apparatus for mapping test signals of an integrated circuit
DE19921756A1 (de) * 1998-05-13 1999-11-25 Advantest Corp Speichertestvorrichtung und Datenselektionsschaltkreis
JP3883087B2 (ja) 1998-11-09 2007-02-21 富士通株式会社 半導体記憶装置及び半導体メモリ回路
JP2000243098A (ja) 1999-02-16 2000-09-08 Fujitsu Ltd 半導体装置
US6651196B1 (en) 1999-02-16 2003-11-18 Fujitsu Limited Semiconductor device having test mode entry circuit

Also Published As

Publication number Publication date
US6643809B2 (en) 2003-11-04
KR20010085537A (ko) 2001-09-07
TW503398B (en) 2002-09-21
US20010017552A1 (en) 2001-08-30
JP2001243797A (ja) 2001-09-07

Similar Documents

Publication Publication Date Title
US7913138B2 (en) Semiconductor integrated circuit
JP2007310972A (ja) 半導体記憶装置及びその試験方法
KR100571739B1 (ko) 반도체 기억 장치
KR100308191B1 (ko) 빌트-인패럴테스트회로를구비한반도체메모리장치
US6594186B2 (en) Semiconductor memory and burn-in method for the same
KR100645343B1 (ko) 반도체 장치 및 그 시험 방법
KR100732241B1 (ko) 테스트 효율이 높은 반도체 메모리 장치, 반도체 메모리장치의 테스트 방법, 및 이를 구비한 테스트 시스템
KR100746227B1 (ko) 반도체 메모리 장치
US6185141B1 (en) Semiconductor device allowing efficient evaluation of fast operation
US8008943B2 (en) Semiconductor device
US5293341A (en) Semiconductor memory having a test function
KR20040029532A (ko) 외부클럭의 클럭주파수 체배기 및 체배방법, 데이터의출력버퍼 및 상기 체배기와 상기 출력버퍼를 구비하는반도체 장치
US8274854B2 (en) Semiconductor storage device and method for producing semiconductor storage device
KR100310715B1 (ko) 동기형반도체기억장치
US5561639A (en) Semiconductor memory device with high speed detect function
KR100543449B1 (ko) 상대 어드레스 방식으로 모든 메모리 셀들의 액세스가가능하게 하는 반도체 메모리 장치
US20030182607A1 (en) Semiconductor memory device and method of testing same
KR0170210B1 (ko) 메모리 장치의 테스트 회로
JP2007018710A (ja) 半導体装置及びその試験方法
JPH11283397A (ja) 半導体記憶装置とその試験方法
KR20060073045A (ko) 테스트 모드에서 내부 검출 신호들을 출력하는 반도체메모리 장치
KR100222038B1 (ko) 반도체 메모리 장치의 번 인 테스트 방법 및 회로
KR100213216B1 (ko) 동기식 반도체 메모리 장치(sdram)를 위한 병렬 비트 테스트(pbt) 제어 회로 및 그 제어 방법
JPH06259997A (ja) 半導体記憶装置
KR20040002116A (ko) 반도체 테스트 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121023

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131022

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141021

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151016

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161019

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee