KR100639701B1 - 멀티칩 패키지 - Google Patents

멀티칩 패키지 Download PDF

Info

Publication number
KR100639701B1
KR100639701B1 KR1020040093861A KR20040093861A KR100639701B1 KR 100639701 B1 KR100639701 B1 KR 100639701B1 KR 1020040093861 A KR1020040093861 A KR 1020040093861A KR 20040093861 A KR20040093861 A KR 20040093861A KR 100639701 B1 KR100639701 B1 KR 100639701B1
Authority
KR
South Korea
Prior art keywords
chip
substrate
pad
support plate
support
Prior art date
Application number
KR1020040093861A
Other languages
English (en)
Other versions
KR20060055564A (ko
Inventor
권흥규
김세년
하정오
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040093861A priority Critical patent/KR100639701B1/ko
Priority to US11/258,765 priority patent/US20060102992A1/en
Publication of KR20060055564A publication Critical patent/KR20060055564A/ko
Application granted granted Critical
Publication of KR100639701B1 publication Critical patent/KR100639701B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85186—Translational movements connecting first outside the semiconductor or solid-state body, i.e. off-chip, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 멀티칩 패키지에 관한 것으로서, 제1 및 제2기판패드 및 그 제1 및 제2기판패드와 각각 전기적으로 연결된 볼패드를 갖는 기판과, 그 기판상에 적층되고 그 제1기판패드와 플립칩 본딩(flip chip bonding) 방식으로 접속되는 하부칩패드를 갖는 하부 칩과, 그 하부 칩상에 적층되고 그 제2기판패드와 와이어 본딩(wire bonding) 방식으로 접속되는 상부칩패드를 가지며 상기 기판과 대향(對向)되는 오버행(over-hang)부를 가지는 상부 칩과, 외부와의 접속을 위해 그 볼패드에 형성되는 솔더볼과, 그 상하부 칩들 사이에 개재(介在)되어 그 오버행부를 지지하는 지지판(支持板)을 포함하는 것을 특징으로 한다.
이에 따라, 상부 칩을 지지하는 지지판에 의해 상부 칩에 대한 와이어 본딩시 캐필러리(capillary)에 의한 물리적 충격에서도 상부 칩 오버행부의 휨 현상이나 크랙 현상이 억제되어 멀티칩 패키지의 제품 신뢰성이 향상된다. 또한 상하부 칩 사이에 상부 칩을 지지하는 지지판이 도전물질로서 외부접지와 연결되는 경우에 그 지지판이 하부 칩에서 상방향으로 발산되는 전자기파나 외부에서 하방향으로 유입되는 전자기파를 효과적으로 차폐시킬 수 있어 EMI 문제가 저감된다.
멀티칩, SIP, 지지, 보강, 오버행, EMI, 전자기파, 차폐

Description

멀티칩 패키지{Multi chip package}
도 1은 종래의 멀티칩 패키지를 나타낸 단면도이다.
도 2는 종래의 멀티칩 패키지의 제조공정중 와이어 본딩 단계를 설명하기 위한 단면도이다.
도 3은 본 발명의 일실시예에 따른 멀티칩 패키지를 나타낸 단면도이다.
도 4는 도 3에서 도시된 지지판의 다른 실시예를 나타낸 단면도이다.
도 5는 본 발명의 다른 실시예에 따른 멀티칩 패키지를 나타낸 단면도이다.
도 6은 본 발명의 또다른 실시예에 따른 멀티칩 패키지를 나타낸 단면도이다.
도 7은 도 6의 지지체를 나타낸 사시도이다.
<도면의 주요 부분에 대한 부호의 설명>
100, 200, 300, 400 : 멀티칩 패키지 210: 하부 칩
212: 하부칩패드 220: 상부칩
222: 상부칩패드 250: 기판
252 내지 254: 제1 내지 제3기판패드 256: 볼패드
261, 262: 제1 및 제2와이어 363: 제3와이어
230: 지지판 280: 범프
281: 솔더볼 270: 봉지재
본 발명은 반도체 패키지에 관한 것으로서, 더욱 상세하게는 기판상에 하부 및 상부 반도체칩이 차례로 적층된 칩 적층형 멀티칩 패키지에 관한 것이다.
오늘날 전자산업의 추세는 더욱 경량화, 소형화, 고속화, 다기능화, 고성능화되고 높은 신뢰성을 갖는 반도체 제품을 저렴하게 제조하는 것이다. 이와 같은 소형화, 다기능화, 고성능화 등의 복합적인 목표를 달성 가능하게 하는 중요한 기술 중의 하나가 바로 반도체 패키지 조립 기술이며, 이에 따라 근래에 개발된 반도체 패키지 중의 하나가 멀티칩 패키지(multi chip package)이다. 이러한 멀티칩 패키지는 기판상에 복수의 반도체칩을 수직으로 쌓아 올림에 따라 완성품 세트(finished product set)내에서 반도체칩이 차지하는 면적을 크게 줄일 수 있어 단위 면적당 반도체칩의 집적도를 향상시킬 수 있는 유용한 기술이다.
최근에는 멀티칩 패키지 기술에서 더 나아가 SIP(System in Package) 기술이 대두되고 있는데, 단위 시스템에서 필요한 모든 반도체칩들을 하나의 패키지안에 구현하는 기술이다. 이러한 SIP기술은 전술한 멀티칩 패키지 기술과 단위 시스템에서 필요한 모든 기능을 하나의 반도체칩에 구현하는 SOC(System on Chip) 기술의 중간 단계로 볼 수 있으며, RF무선통신, Bluetooth(인텔, IBM, 노키아, 에릭슨 등 5개의 업체가 공동으로 참여하여 개발한 근거리 무선통신 규격) 모듈, 고성능 PC카 드, 휴대폰내의 통신모듈과 같은 통신제품에서는 없어서는 안될 핵심 기술이다. 특히 IMT-2000(한국의 차세대 이동통신 규격) 등 차세대 휴대폰에서는 전화번호 등 휴대폰의 각종 데이터를 저장하는 NAND 플래시 메모리용 반도체칩과 동영상 등 전송된 데이터를 일시 저장하는 버퍼용 메모리 UT(Unit Transistor)램과 같은 반도체칩이 적층된 SIP개념의 멀티칩 패키지가 사용될 예정이다.
전술한 SIP개념의 멀티칩 패키지는 800MHz(휴대폰의 주파수 대역) 또는 1.8GHz(IMT-2000의 주파수 대역)의 무선주파수 대역에 대응되는 고주파용 칩, 100MHz~400MHz의 중간주파수 대역에 대응되는 베이스밴드(base band)용 칩 및 비휘발성 메모리인 플래시 메모리과 같은 메모리용 칩 중에서 선택된 둘 이상의 조합으로 이루어지는 경우가 많은데, 통상 전술한 고주파용 칩 또는 베이스밴드용 칩을 기판상에 적층하여 플립칩 본딩으로 기판과 접속시키고 그 위에 메모리용 칩을 2차 적층하는 패키지 구조가 휴대폰 등의 제품에 널리 적용되고 있다.
여기서 전술한 고주파용 칩 또는 베이스밴드용 칩이 하부 칩에 해당하고 전술한 메모리용 칩이 상부 칩에 해당하는데, 그 고주파용 칩 또는 베이스밴드용 칩이 하부 칩으로 되어야 하는 이유로는, 고주파 대응성 문제로 말미암아 접속부의 길이가 최대한 짧게 되면서 접속부 형태가 안정적인 플립칩 본딩(flip chip bonding) 방식으로 접속됨에 따라 그 고주파용 칩 또는 베이스밴드용 칩이 기판과 근거리 대향(對向)되는 구조를 가져야 하기 때문이다. 따라서 상부 칩에 해당하는 메모리용 칩은 통상의 와이어 본딩(wire bonding)방식으로 기판과 전기적으로 연결되지만, 하부 칩에 해당하는 고주파용 칩 또는 베이스밴드용 칩은 전술한 바와 같 은 고주파에 대한 대응성 문제 때문에 고주파에서 임피던스 특성(특히 인덕턴스 특성)이 안정적이지 못한 와이어 본딩(wire bonding)방식 대신에 접속거리가 짧고 접속부의 형태가 가변적이지 않아 안정적인 플립칩 본딩 방식으로 기판과 전기적으로 연결된다.
일반적으로 상부 칩에 해당하는 메모리용 칩이 하부 칩에 해당하는 고주파용 칩 또는 베이스밴드용 칩보다 크기가 크므로, 상부 칩은 하부 칩에 의해 직접 지지되지 않는 오버행(over-hang)부를 갖게된다. 즉 이러한 오버행부는 하부 칩과는 대향(對向)되지 않으면서 기판과는 대향되는 부분이 된다.
도 1은 종래의 멀티칩 패키지를 나타낸 단면도이다. 도 1에서 도시된 바와 같이, 멀티칩 패키지(100)는 기판(150), 하부 칩(110), 범프(180), 상부 칩(120), 와이어(161), 봉지재(170) 및 솔더볼(181)을 구비한다.
기판(150)은 절연성기재(絶緣性基材)(151)와, 하부 칩(110) 및 상부 칩(120)과의 전기적 접속을 위해 절연성기재(151) 상면에 각각 마련된 제1 및 제2기판패드(152)(153)와, 외부와의 전기적 접속을 위해 절연성기재(151) 저면(底面)에 마련된 볼패드(154)를 구비한다.
하부 칩(110)은 플립칩 본딩(flip chip bonding) 방식으로 기판(150)상에 배치되는데, 이러한 하부 칩(110)은 하부칩기판(111)상에 마련된 하부칩패드(112)와, 하부칩패드(112)가 노출되도록 하부칩기판(111)상에 적층되는 제1패시베이션(passivation)층(113)을 구비한다.
범프(180)는 하부 칩(110)의 하부칩패드(112)와 기판(150)의 제1기판패드 (152)를 전기적으로 연결한다. 범프(180)의 재질로는 통상 금(Au)이 사용된다. 필러(filler)(190)는 통상 수지재질로 이루어져 있으며, 기판(150)과 하부 칩(110) 사이의 공간을 메워 하부 칩(110)이 안정적으로 기판(150)상에 안착되도록 한다.
상부 칩(120)은 칩접착층(140)에 의해 하부 칩(110)상에 부착되는데, 이러한 상부 칩(120)은 상부칩기판(121)상에 마련된 상부칩패드(122)와, 상부칩패드(122)가 노출되도록 상부칩기판(121)상에 적층되는 제2패시베이션(passivation)층(123)을 구비한다. 도 1에서와 같이 상부 칩(120)의 크기는 하부 칩(110)의 크기보다 더 크므로, 상부 칩(120)은 하부 칩(110)과는 대향(對向)되지 않으면서 기판(150)과는 대향되는 오버행(over-hang)부(H1)를 갖는다.
와이어(161)는 기판(150)의 제2기판패드(153)와 상부 칩(120)의 상부칩패드(122)를 전기적으로 연결한다. 와이어(161) 재질로는 통상 금(Au)이 사용된다.
봉지재(170)는 통상 에폭시(epoxy) 수지로 이루어져 있으며, 기판(150) 상면, 상하부 칩(120)(110) 및 와이어(161)를 봉지한다. 이러한 봉지재(170)는 상하부 칩(120)(110)과 와이어(161)를 기계적 또는 전기적 충격으로부터 보호하는 역할을 한다.
솔더볼(181)은 기판(150) 볼패드(154)상에 형성되는데, 멀티칩 패키지(100)의 외부 접속단자로서의 역할을 한다.
그러나, 전술한 바와 같은 종래의 멀티칩 패키지는 다음과 같은 문제점이 있다.
첫째, 멀티칩 패키지(100)의 제조공정중 제2기판패드(153)와 상부칩패드 (122)를 와이어(161)로 연결하기 위한 와이어 본딩 단계에서 다음과 같은 문제가 발생한다.
도 2는 종래의 멀티칩 패키지의 제조공정중 와이어 본딩 단계를 설명하기 위한 단면도이다. 도 2에서와 같이 캐필러리(capillary)(11)가 M1방향으로 이동하는 리버스 와이어 본딩(reverse wire bonding) 방식으로 제2기판패드(153)와 상부칩패드(122) 사이를 와이어(161)로 연결하는 경우에, 캐필러리(capillary)(11) 하단부의 캐필러리팁(tip)이 상부칩패드(122)를 하방향으로 가압하게 되므로 상부 칩(120)의 오버행부(H1)가 M2방향으로 휘어지거나 심한 경우 상부 칩(120)의 오버행부(H1)에 크랙(crack)이 발생하는 문제점이 발생한다. 이러한 문제는 패키지의 박막화를 구현하기 위해 상부 칩(120) 두께가 얇아지는 경우에 더욱 심화된다. 물론 전술한 리버스 와이어 본딩 방식과 반대 방향으로 이루어지는 포워드 와이어 본딩(forward wire bonding) 방식에 의해서도 앞서 설명한 문제점이 동일하게 나타난다.
둘째, 통상적으로 하부 칩(도 1의 110)은 전술한 바와 같이 고주파용 칩 또는 베이스밴드용 칩이 되는데 이 경우 하부 칩에서 규격 이상의 전자기파가 패키지 외부로 방출되거나 외부의 전자기파가 필터링없이 그대로 패키지내로 유입됨에 따라 하부 칩이 그 전자기파에 의해 교란되어 오동작하게 되는 이른바 EMI(electro-magnetic interference)문제가 발생한다. 물론 도 1에서와 같이 봉지재(170)가 하부 칩(110)을 둘러싸고는 있지만 봉지재의 재질이 통상 수지재질이어서 효과적으로 전자기파를 차폐시키지 못하므로 봉지재의 봉지효과로도 전술한 EMI 문제가 별반 줄어들지 않는다.
따라서 본 발명의 목적은 상부 칩에 대한 와이어 본딩시 상부 칩의 오버행부의 휨이나 크랙이 발생하지 않으면서도 하부 칩이 고주파용 칩인 경우 전자기파가 효과적으로 차폐될 수 있도록 개선된 멀티칩 패키지를 제공하는데 있다.
본 발명에 따른 멀티칩 패키지는, 제1 내지 제3기판패드 및 그 제1 내지 제3기판패드와 각각 전기적으로 연결된 볼패드를 갖는 기판; 그 기판상에 적층되고, 그 제1기판패드와 전기적으로 연결되는 하부칩패드를 갖는 하부 칩; 그 하부 칩상에 적층되고, 그 제2기판패드와 전기적으로 연결되는 상부칩패드를 가지며, 그 기판과 대향(對向)되는 오버행(over-hang)부를 가지는 상부 칩; 외부와의 접속을 위해 그 볼패드에 형성되는 솔더볼; 및 그 상하부 칩들 사이에 개재(介在)되어 그 오버행부를 지지하는 지지판(支持板);을 포함하는 것을 특징으로 한다.
본 발명의 바람직한 실시예에 따르면, 그 지지판은 도전성 금속판을 포함하는 것을 특징으로 한다.
본 발명의 바람직한 실시예에 따르면, 그 지지판은 절연물질로 이루어진 판상(板狀)의 절연성기재(基材)와, 그 절연성기재의 상하면 각각에 형성된 상부 및 하부도전층과, 그 절연성기재를 관통하여 그 상부 및 하부도전층을 전기적으로 연결하는 도전라인(conductive line)을 포함하는 것을 특징으로 한다.
본 발명의 바람직한 실시예에 따르면, 그 제1기판패드와 그 하부칩패드는 플 립칩 본딩(flip chip bonding) 방식에 의해 전기적으로 연결되는 것을 특징으로 한다.
본 발명의 바람직한 실시예에 따르면, 그 제2기판패드와 그 상부칩패드는 와이어 본딩(wire bonding) 방식에 의해 전기적으로 연결되는 것을 특징으로 한다.
본 발명의 바람직한 실시예에 따르면, 그 지지판과 그 하부 칩을 접합시키는 제1접착층과 그 지지판과 그 상부 칩을 접합시키는 제2접착층 중에서 적어도 하나는 도전성 물질로 이루어진 것을 특징으로 한다.
본 발명의 바람직한 실시예에 따르면, 그 지지판과 그 제3기판패드를 전기적으로 연결하는 제2와이어를 더 포함하는 것을 특징으로 한다.
본 발명의 바람직한 실시예에 따르면, 그 지지판과 그 상부칩패드를 전기적으로 연결하는 제3와이어를 더 포함하는 것을 특징으로 한다.
본 발명의 바람직한 실시예에 따르면, 그 지지판과 그 기판사이에 개재되어 그 지지판의 가장자리를 지지하는 지지판 지지부를 더 포함하는 것을 특징으로 한다.
본 발명의 바람직한 실시예에 따르면, 그 지지판 지지부는 도전성물질로 이루어져 있고, 그 지지판 지지부의 일단은 그 지지판과 전기적으로 연결되며,그 지지판 지지부의 타단은 그 제3기판패드와 전기적으로 연결되는 것을 특징으로 한다.
이하에서는 첨부된 도면을 참조하여 본 발명에 따른 멀티칩 패키지를 자세히 설명한다.
도 3은 본 발명의 일실시예에 따른 멀티칩 패키지를 나타낸 단면도이다. 도 3에서 도시된 바와 같이, 멀티칩 패키지(200)는 기판(250), 하부 칩(210), 범프(280), 필러(filler)(290), 지지판(支持板)(230), 제2와이어(262), 상부 칩(220), 제1와이어(261), 봉지재(270) 및 솔더볼(281)을 포함한다.
기판(250)은 절연성기재(絶緣性基材)(251)와, 절연성기재(251) 상면에 각각 마련된 제1 내지 제3기판패드(252 내지 254)와, 외부와의 전기적 접속을 위해 절연성기재(251) 저면(底面)에 마련된 볼패드(256)와, 제1 내지 제3기판패드(252 내지 254)를 노출시키도록 절연성기재(251)의 상면(上面)에 적층되는 제1기판절연층(255)과, 볼패드(256)를 노출시키도록 절연성기재(251)의 저면(底面)에 적층되는 제2기판절연층(257)을 포함한다.
하부 칩(210)은 플립칩 본딩(flip chip bonding)으로 기판(250)상에 배치되는데, 이러한 하부 칩(210)은 하부칩기판(211)상에 마련된 하부칩패드(212)와, 하부칩패드(212)가 노출되도록 하부칩기판(211)상에 적층되는 제1패시베이션(passivation)층(213)을 구비한다.
범프(280)는 하부 칩(210)의 하부칩패드(212)와 기판(250)의 제1기판패드(252)를 전기적으로 연결한다. 범프(280)의 재질로는 금(Au)이 사용된다. 여기서 범프(280)의 부착력이 향상되도록 하부칩패드(212)상에 UBM(under bump metalization)층이 마련될 수도 있다. 이러한 UBM층으로서 Cr/Cr-Cu/Cu/Au, Ti/Ni/Ni 또는 Ti/Cu/Ni-V 등으로 이루어진 메탈층이 적용될 수도 있다.
필러(290)는 통상 수지재질로 이루어져 있으며, 기판(250)과 하부 칩(210) 사이의 공간을 메워 하부 칩(210)이 안정적으로 기판(250)상에 안착되도록 한다. 이러한 필러(290)는 필요에 따라 흐름성 언더필(flowable underfill)이 될 수도 있고 비흐름성 언더필(no-flowable underfill)이 될 수도 있다. 이중 흐름성 언더필이 적용되는 경우에는 도 3에 도시된 범프(280)로서 솔더 범프(solder bump)가 사용될 수도 있는데, 이러한 흐름성 언더필은 하부 칩(210)과 기판(250) 사이의 좁은 공간을 따라 충진되는 모세관 작용(capillary action)에 의해 형성된다.
또한 이러한 필러(290)는 모두 절연성 물질로 이루어진 NCP(non conductive paste)형태가 될 수도 있지만, 금(Au), 니켈(Ni), 크롬(Cr) 등이 함유된 도전성 물질로 이루어진 ACP(anisotropic conductive paste)형태가 될 수도 있다. 물론 기판(250)이 필름(film)인 경우에는 공지된 바와 같은 NCF(non conductive film)구조나 ACF(anisotropic conductive film)구조가 적용되는 것도 가능하다.
지지판(230)은 제1접착층(240)에 의해 하부 칩(210)상에 부착된다. 지지판(230)은 구리(Cu), 알루미늄(Al), 니켈(Ni), 크롬(Cr) 등 도전성 금속들 중에서 적어도 어느 하나로 이루어진 도전성 금속판이다. 지지판(230)은 제2와이어(262)에 의해 기판(250)의 제3기판패드(254)와 전기적으로 연결되는데, 제3기판패드(254)가 접지단자인 경우에는 지지판(230)도 접지부가 된다. 따라서 하부 칩(210)이 전술한 바와 같은 800MHz(휴대폰의 주파수 대역) 또는 1.8GHz(IMT-2000의 주파수 대역)의 무선주파수 대역에 대응되는 고주파용 칩 또는 100MHz~400MHz의 중간주파수 대역에 대응되는 베이스밴드(base band)용 칩인 경우라면 접지부가 되는 지지판(230)이 하부 칩(210)에서 상방향으로 발산되는 전자기파나 외부에서 하방향으로 유입되는 전자기파를 효과적으로 차폐시킬 수 있다.
지지판(230)에는 제2와이어(262)와의 접속력 향상을 위해 제2와이어(262)와 접속하는 부분(Q1)에 은(Ag), 금(Au) 또는 팔라듐(Pd) 등으로 이루어진 도금층(P1)이 형성되도록 하는 것이 바람직하다.
지지판(230)의 길이(L3)는 상부 칩(220)의 길이(L2)보다는 길고 기판(250)의 길이(L4)보다는 짧다. 즉 지지판(230)은 하부 칩(210) 상면을 전부 덮으면서 상부 칩(220)의 저면을 전부 받치므로, 이러한 지지판(230)은 상부 칩(220)의 오버행(over-hang)부(H2)를 지지하는 지지판으로서의 역할을 한다.
전술한 지지판(230)은 반드시 전부가 금속으로 이루어진 형태가 되어야 하는 것은 아니며 아래와 같은 변형예도 가능하다.
도 4는 도 3에서 도시된 지지판의 다른 실시예를 나타낸 단면도이다. 도 4에서 도시된 바와 같이 제2지지판(235)은 절연물질로 이루어진 판상(板狀)의 절연성기재(基材)(237)와, 절연성기재(237)의 상하면 각각에 형성되고 구리(Cu), 금(Au), 은(Ag) 또는 알루미늄(Al) 등으로 이루어진 상부 및 하부도전층(238)(239)과, 절연성기재(237)를 관통하여 상부 및 하부도전층(238)(239)을 전기적으로 연결하는 도전라인(conductive line)(237)을 포함한다. 도 3에서의 도금층(P1)과 마찬가지로 제2와이어(도 3의 262)와의 접속력 향상을 위해 제2와이어(262)와 접속하는 부분(Q2)에는 은(Ag), 금(Au) 또는 팔라듐(Pd) 등으로 이루어진 도금층(P2)이 마련되는 것이 바람직하다.
제2와이어(262)는 도 3에서와 같이 지지판(230)과 제3기판패드(254)를 전기적으로 연결시킨다. 제2와이어(262)의 재질로는 금(Au)이 사용된다.
상부 칩(220)은 도 3에서와 같이 제2접착층(241)에 의해 지지판(230)상에 부착되는데, 이러한 상부 칩(220)은 상부칩기판(221)상에 마련된 상부칩패드(222)와, 상부칩패드(222)가 노출되도록 상부칩기판(221)상에 적층되는 제2패시베이션(passivation)층(223)을 포함한다.
도 3에서와 같이 상부 칩(220)의 길이(L2)는 하부 칩(210)의 길이(L1)보다 더 길다. 즉 상부 칩(220)의 크기는 하부 칩(210)의 크기보다 더 크므로, 상부 칩(220)은 하부 칩(210)에 의해 직접 지지되지 않는 부분인 오버행(over-hang)부(H2)를 갖는다. 지지판(230)과 봉지재(270)를 제외한 경우에 이러한 오버행부(H2)는 하부 칩(210)과는 대향(對向)되지 않으면서 기판(250)과는 대향되는 부분으로서, 엄밀하게 설명하면 상부 칩(220)이 기판(250) 상면에 투영(投影)된 상부 칩 투영 영역중에서 하부 칩(210)이 기판(250) 상면에 투영된 하부 칩 투영 영역을 제외한 영역에 해당하는 부분(H2)이 된다.
이러한 오버행부(H2)는 종래의 경우 전술한 바와 같이 상부 칩(220)에 대한 와이어 본딩시 휘어지거나 크랙이 발생하는 문제가 있었는데, 본 발명에서는 상하부 칩(220)(210) 사이에 개재된 지지판(230)이 오버행부(H2)를 지지하므로, 상부 칩(220)에 대한 와이어 본딩시 오버행부(H2)가 휘어지거나 오버행부(H2)에 크랙이 발생하는 등의 문제점이 초래되지 않는다.
제1와이어(261)는 기판(250)의 제2기판패드(253)와 상부 칩(220)의 상부칩패드(222)를 전기적으로 연결한다. 제1와이어(261) 재질로는 금(Au)이 사용된다.
봉지재(270)는 에폭시(epoxy) 수지로 이루어져 있으며, 기판(250) 상면, 상 하부 칩(220)(210) 및 제1 및 제2와이어(261)(262)를 봉지한다. 이러한 봉지재(270)는 상하부 칩(220)(210)과 제1 및 제2와이어(261)(262)를 기계적 또는 전기적 충격으로부터 보호하는 역할을 한다.
솔더볼(281)은 기판(250)의 볼패드(256)상에 형성되는데, 멀티칩 패키지(200)의 외부 접속단자로서의 역할을 한다. 여기서 솔더볼(281)의 부착력이 향상되도록 볼패드(256)상에 UBM(under bump metalization)층이 마련될 수도 있다.
도 3에서 도시된 제1 및 제2접착층(240)(241)은 각각 절연성 재질일 수도 있고 도전성 재질일 수도 있는데, 상하부 칩(220)(210) 각각의 상하부 칩기판(221)(211) 표면은 상당한 저항을 가지고는 있지만 멀티칩 패키지(200)의 Vss 단자와 연결된 접지부에 해당하여 전술한 바와 같이 지지판(230)이 제2와이어(262)에 의해 접지부가 되는 경우에 상하부 칩기판(221)(211)과 지지판(230)을 전기적으로 연결시켜 주는 것이 전기적 안정면에서 유리하므로, 제1 및 제2접착층(240)(241)은 금, 은, 구리, 니켈, 크롬 또는 알루미늄 등을 함유하는 도전성 재질인 것이 바람직하다.
도 5는 본 발명의 다른 실시예에 따른 멀티칩 패키지를 나타낸 단면도이다. 도 5에 도시된 바와 같이 멀티칩 패키지(300)는 제3와이어(363)를 제외하고는 전술한 도 3과 동일하므로 이하에서는 제3와이어(363)에 대해서만 설명한다.
제3와이어(363)는 지지판(230)과 상부칩패드(222)를 전기적으로 연결한다. 구체적으로 제3와이어(363)는 상부칩패드(222)중 접지 패드와 지지판(230)을 전기적으로 연결하여 접지부간 연결수를 증대시키므로 멀티칩 패키지(300)의 전기적 안 정성이 더욱 향상된다.
도 6은 본 발명의 또다른 실시예에 따른 멀티칩 패키지를 나타낸 단면도이다. 도 6에 도시된 바와 같이 멀티칩 패키지(400)는 도 3의 제2와이어(262) 및 지지판(230)이 생략되고 지지체(430)가 추가된 것을 제외하고는 전술한 도 3과 동일하므로 이하에서는 지지체(430)에 대해서만 설명한다.
도 7은 도 6의 지지체를 나타낸 사시도이다. 여기서 도 7에서 I-I'에 대한 단면은 도 6에서 도시된 지지체(430)에 해당한다.
도 6 및 도 7에서와 같이 지지체(430)는 전술한 도 3의 지지판(230)과 동일한 제3지지판(431)과 제3지지판 지지부(432)를 포함한다. 제3지지판(431)은 도 3의 지지판(230)과 동일하므로 설명을 생략하고 이하에서는 제3지지판 지지부(432)에 대해 설명한다.
제3지지판 지지부(432)는 도 6에서와 같이 제3지지판(431)의 양 가장자리에 설치되는데, 도 7에서와 같이 제3지지판(431)과 일체로 되어 하방향 절곡작업을 거쳐 마련될 수도 있다. 도 7에서와 같이 제3지지판 지지부(432)의 돌기부(432a)는 도 6의 제3기판패드(254)와 연결된다.
제3지지판 지지부(432)가 도전성 재질이라면 제3지지판 지지부(432)에 의해 제3지지판(431)과 접지단자인 제3기판패드(254)가 전기적으로 연결되어 전술한 바와 같은 전기적 안정성이 향상됨은 물론 제3지지판 지지부(432)도 접지부가 되어 제3지지판 지지부(432)의 법선방향(C1)(C2)으로 발산되거나 유입되는 전자기파도 차폐할 수 있어서 도 3우 경우보다 전자기파 차폐 특성이 더욱 향상된다. 다만 봉 지재(도 6의 270)를 형성시키기 위한 몰딩 공정시 원활한 몰딩이 이루어지기 위해서 수지흐름 방향은 도 7에서와 같이 F1 또는 F2방향이 되도록 하는 것이 바람직하다.
제3지지판 지지부(432)의 돌기부(도 7의 432a)의 돌출량(K1)은 도 6의 제3기판패드(254) 상면과 제1기판절연층(255) 상면간의 높이차(K2)와 동일하거나 약간 작게 하는 것[돌기부(도 7의 432a)와 제3기판패드(도 6의 254)간에 솔더링이 이루어지는 경우]이 바람직하다. 왜냐하면 제3지지판 지지부(432)의 저면부(도 7의 432b)가 제1기판절연층(도 6의 255) 상면에 고르게 밀착될 수 있어 상부 칩(220)에 대한 와이어 본딩시 캐필러리(도 2의 11 참조)의 충격이 제3지지판 지지부(432)를 거쳐 절연층(도 6의 255) 상면에 고르게 분산될 수 있으므로, 상부 칩(220)의 오버행부(H2)의 자세 안정성이 더욱 향상되기 때문이다.
이상, 본 발명의 원리를 예시하기 위한 바람직한 실시예에 대하여 도시하고 설명하였으나, 본 발명은 그와 같이 도시되고 설명된 그대로의 구성 및 작용으로 한정되는 것이 아니다. 오히려, 첨부된 특허청구범위의 사상 및 범주를 일탈함이 없이 본 발명에 대한 다양한 변경 및 수정이 가능함을 당업자들은 잘 이해할 수 있을 것이다. 따라서, 그러한 모든 적절한 변경과 수정 및 균등물들도 본 발명의 범위에 속하는 것으로 간주되어야 할 것이다.
이에 따라, 상하부 칩 사이에 상부 칩을 지지하는 지지판이 개재되므로 상부 칩에 대한 와이어 본딩시 캐필러리에 의한 물리적 충격에서도 상부 칩의 오버행부 에 휨 현상이나 크랙 현상이 억제되어 멀티칩 패키지의 제품 신뢰성이 향상되는 이점이 있다.
또한 상하부 칩 사이에 상부 칩을 지지하는 지지판이 도전물질로서 외부접지와 연결되는 경우에 그 지지판이 하부 칩에서 상방향으로 발산되는 전자기파나 외부에서 하방향으로 유입되는 전자기파를 효과적으로 차폐시킬 수 있어 EMI(electro-magnetic interference) 문제가 저감되는 이점이 있다.

Claims (10)

  1. 삭제
  2. 제1 내지 제3기판패드 및 상기 제1 내지 제3기판패드와 각각 전기적으로 연결된 볼패드를 갖는 기판;
    상기 기판상에 적층되고, 상기 제1기판패드와 전기적으로 연결되는 하부칩패드를 갖는 하부 칩;
    상기 하부 칩상에 적층되고, 상기 제2기판패드와 전기적으로 연결되는 상부칩패드를 가지며, 상기 기판과 대향(對向)되는 오버행(over-hang)부를 가지는 상부 칩;
    외부와의 접속을 위해 상기 볼패드에 형성되는 솔더볼; 및
    상기 상하부 칩들 사이에 개재(介在)되어 상기 오버행부를 지지하는 지지판(支持板);
    을 포함하며,
    상기 지지판은
    도전성 금속판을 포함하는 것을 특징으로 하는 멀티칩 패키지.
  3. 제1 내지 제3기판패드 및 상기 제1 내지 제3기판패드와 각각 전기적으로 연결된 볼패드를 갖는 기판;
    상기 기판상에 적층되고, 상기 제1기판패드와 전기적으로 연결되는 하부칩패드를 갖는 하부 칩;
    상기 하부 칩상에 적층되고, 상기 제2기판패드와 전기적으로 연결되는 상부칩패드를 가지며, 상기 기판과 대향되는 오버행부를 가지는 상부 칩;
    외부와의 접속을 위해 상기 볼패드에 형성되는 솔더볼; 및
    상기 상하부 칩들 사이에 개재되어 상기 오버행부를 지지하는 지지판;
    을 포함하며,
    상기 지지판은
    절연물질로 이루어진 판상(板狀)의 절연성기재(基材)와,
    상기 절연성기재의 상하면 각각에 형성된 상부 및 하부도전층과,
    상기 절연성기재를 관통하여 상기 상부 및 하부도전층을 전기적으로 연결하는 도전라인(conductive line)을 포함하는 것을 특징으로 하는 멀티칩 패키지.
  4. 제 2 항 또는 제 3 항에 있어서,
    상기 제1기판패드와 상기 하부칩패드는 플립칩 본딩(flip chip bonding) 방식에 의해 전기적으로 연결되는 것을 특징으로 하는 멀티칩 패키지.
  5. 제 2 항 또는 제 3 항에 있어서,
    상기 제2기판패드와 상기 상부칩패드는 와이어 본딩(wire bonding) 방식에 의해 전기적으로 연결되는 것을 특징으로 하는 멀티칩 패키지.
  6. 제 2 항 또는 제 3 항에 있어서,
    상기 지지판과 상기 하부 칩을 접합시키는 제1접착층과 상기 지지판과 상기 상부 칩을 접합시키는 제2접착층 중에서 적어도 하나는 도전성 물질로 이루어진 것을 특징으로 하는 멀티칩 패키지.
  7. 제 6 항에 있어서,
    상기 지지판과 상기 제3기판패드를 전기적으로 연결하는 제2와이어를 더 포함하는 것을 특징으로 하는 멀티칩 패키지.
  8. 제 7 항에 있어서,
    상기 지지판과 상기 상부칩패드를 전기적으로 연결하는 제3와이어를 더 포함하는 것을 특징으로 하는 멀티칩 패키지.
  9. 제 2 항 또는 제 3 항에 있어서,
    상기 지지판과 상기 기판사이에 개재되어 상기 지지판의 가장자리를 지지하는 지지판 지지부를 더 포함하는 것을 특징으로 하는 멀티칩 패키지.
  10. 제 9 항에 있어서,
    상기 지지판 지지부는 도전성물질로 이루어져 있고,
    상기 지지판 지지부의 일단은 상기 지지판과 전기적으로 연결되며,
    상기 지지판 지지부의 타단은 상기 제3기판패드와 전기적으로 연결되는 것을 특징으로 하는 멀티칩 패키지.
KR1020040093861A 2004-11-17 2004-11-17 멀티칩 패키지 KR100639701B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040093861A KR100639701B1 (ko) 2004-11-17 2004-11-17 멀티칩 패키지
US11/258,765 US20060102992A1 (en) 2004-11-17 2005-10-25 Multi-chip package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040093861A KR100639701B1 (ko) 2004-11-17 2004-11-17 멀티칩 패키지

Publications (2)

Publication Number Publication Date
KR20060055564A KR20060055564A (ko) 2006-05-23
KR100639701B1 true KR100639701B1 (ko) 2006-10-30

Family

ID=36385382

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040093861A KR100639701B1 (ko) 2004-11-17 2004-11-17 멀티칩 패키지

Country Status (2)

Country Link
US (1) US20060102992A1 (ko)
KR (1) KR100639701B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101349546B1 (ko) * 2007-02-06 2014-01-08 엘지이노텍 주식회사 Ｒｆ송수신 시스템
KR101382768B1 (ko) * 2007-08-20 2014-04-17 엘지이노텍 주식회사 스태킹 구조의 칩 소자

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4577228B2 (ja) * 2006-02-09 2010-11-10 セイコーエプソン株式会社 半導体装置および半導体装置の製造方法
JP4876618B2 (ja) * 2006-02-21 2012-02-15 セイコーエプソン株式会社 半導体装置および半導体装置の製造方法
TWI315095B (en) * 2006-10-12 2009-09-21 Advanced Semiconductor Eng Semiconductor packaging structure having electromagnetic shielding function and method for manufacturing the same
US20080197468A1 (en) * 2007-02-15 2008-08-21 Advanced Semiconductor Engineering, Inc. Package structure and manufacturing method thereof
CN101150123B (zh) * 2007-10-31 2010-06-02 日月光半导体制造股份有限公司 具有电磁屏蔽罩盖的半导体封装结构
US7741567B2 (en) * 2008-05-19 2010-06-22 Texas Instruments Incorporated Integrated circuit package having integrated faraday shield
KR101004684B1 (ko) 2008-12-26 2011-01-04 주식회사 하이닉스반도체 적층형 반도체 패키지
US20100327419A1 (en) 2009-06-26 2010-12-30 Sriram Muthukumar Stacked-chip packages in package-on-package apparatus, methods of assembling same, and systems containing same
JP5667381B2 (ja) * 2010-06-01 2015-02-12 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置及びその製造方法
US9136197B2 (en) 2010-09-16 2015-09-15 Tessera, Inc. Impedence controlled packages with metal sheet or 2-layer RDL
US8853708B2 (en) * 2010-09-16 2014-10-07 Tessera, Inc. Stacked multi-die packages with impedance control
US8959757B2 (en) * 2011-12-29 2015-02-24 Rf Micro Devices, Inc. Method of manufacturing an electronic module
KR102108087B1 (ko) 2013-07-11 2020-05-08 삼성전자주식회사 반도체 패키지
KR102276477B1 (ko) * 2014-11-19 2021-07-13 에스케이하이닉스 주식회사 오버행부를 갖는 반도체 패키의 제조방법
CN108553830A (zh) * 2018-05-11 2018-09-21 珠海云麦科技有限公司 一种带数据分析的智能腕力球
KR102592329B1 (ko) 2018-06-26 2023-10-20 삼성전자주식회사 반도체 패키지 제조 방법
DE102018119538A1 (de) * 2018-08-10 2020-02-13 Osram Opto Semiconductors Gmbh Optoelektronisches halbleiterbauteil und herstellungsverfahren für optoelektronische halbleiterbauteile
US11621245B2 (en) * 2020-06-03 2023-04-04 Micron Technology, Inc. Microelectronic device packages with EMI shielding, methods of fabricating and related electronic systems

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63128736A (ja) 1986-11-19 1988-06-01 Olympus Optical Co Ltd 半導体素子
US20040183180A1 (en) * 2003-03-21 2004-09-23 Advanced Semiconductor Engineering, Inc. Multi-chips stacked package
US20040212066A1 (en) 2003-04-23 2004-10-28 Advanced Semiconductor Engineering, Inc. Multi-chips stacked package

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6472758B1 (en) * 2000-07-20 2002-10-29 Amkor Technology, Inc. Semiconductor package including stacked semiconductor dies and bond wires
US6737750B1 (en) * 2001-12-07 2004-05-18 Amkor Technology, Inc. Structures for improving heat dissipation in stacked semiconductor packages
US6861288B2 (en) * 2003-01-23 2005-03-01 St Assembly Test Services, Ltd. Stacked semiconductor packages and method for the fabrication thereof
JP4360941B2 (ja) * 2004-03-03 2009-11-11 Ｎｅｃエレクトロニクス株式会社 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63128736A (ja) 1986-11-19 1988-06-01 Olympus Optical Co Ltd 半導体素子
US20040183180A1 (en) * 2003-03-21 2004-09-23 Advanced Semiconductor Engineering, Inc. Multi-chips stacked package
US20040212066A1 (en) 2003-04-23 2004-10-28 Advanced Semiconductor Engineering, Inc. Multi-chips stacked package

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101349546B1 (ko) * 2007-02-06 2014-01-08 엘지이노텍 주식회사 Ｒｆ송수신 시스템
KR101382768B1 (ko) * 2007-08-20 2014-04-17 엘지이노텍 주식회사 스태킹 구조의 칩 소자

Also Published As

Publication number Publication date
US20060102992A1 (en) 2006-05-18
KR20060055564A (ko) 2006-05-23

Similar Documents

Publication Publication Date Title
KR100639701B1 (ko) 멀티칩 패키지
US7615415B2 (en) Vertical stack type multi-chip package having improved grounding performance and lower semiconductor chip reliability
US8987889B2 (en) Semiconductor package with integrated interference shielding and method of manufacture thereof
US9685400B2 (en) Semiconductor package and method of forming the same
CN100423258C (zh) 半导体器件及其制造方法
KR100714917B1 (ko) 차폐판이 개재된 칩 적층 구조 및 그를 갖는 시스템 인패키지
US7969009B2 (en) Through silicon via bridge interconnect
US6982485B1 (en) Stacking structure for semiconductor chips and a semiconductor package using it
US6608376B1 (en) Integrated circuit package substrate with high density routing mechanism
US7436055B2 (en) Packaging method of a plurality of chips stacked on each other and package structure thereof
EP2752872A1 (en) Semiconductor package with integrated interference shielding and method of manufacture therof
JP2008545255A (ja) パッケージング・ロジックおよびメモリ集積回路
US8278154B2 (en) Method of fabricating a semiconductor device package including a heat radiation plate
US20020121707A1 (en) Super-thin high speed flip chip package
KR20080004731A (ko) 반도체 패키지
JP2005303056A (ja) 半導体集積回路装置
US20070216003A1 (en) Semiconductor package with enhancing layer and method for manufacturing the same
CN220692016U (zh) 电磁屏蔽的封装结构及包含其的电路板和电子设备
KR20110040102A (ko) 반도체 패키지
KR100404683B1 (ko) 멀티칩 패키지 및 그 제조 방법
CN112447690A (zh) 天线置顶的半导体封装结构

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee