KR100638152B1

KR100638152B1 - 박막 트랜지스터 및 그 제조 방법

Info

Publication number: KR100638152B1
Application number: KR1020000000852A
Authority: KR
Inventors: 와따나베다꾸야; 야에가시히로유끼; 노또히데끼; 기다데쓰야
Original assignee: 샤프 가부시키가이샤
Priority date: 1999-01-13
Filing date: 2000-01-10
Publication date: 2006-10-26
Also published as: US6255706B1; TW452986B; JP2000208773A; JP3916334B2; KR20000057733A

Abstract

본 발명은, Al 등 저저항 재료를 고융점 금속과 적층한 전극에서의 저항 상승과 오버행 형상이 없는 박막 트랜지스터와 그 제조 방법을 제공한다.

Al 및 Cu로부터 선택된 금속 또는 이를 주성분으로 하는 합금으로 형성된 주배선층(2)을, Ti, Mo, W, Cr, Al 및 Cu로부터 선택된 금속 또는 이들 금속의 합금에 질소를 함유시킨 재료의 하층 배선층(1)과, Ti, Mo, W, Cr, Al 및 Cu로부터 선택된 금속 또는 이들 금속의 합금에 질소를 함유시킨 재료의 상층 배선층(3)과의 사이에 둔 적층 배선 구조를 사용하고, 하층 배선층(1)과 상층 배선층(3)에서 다른 금속 또는 합금을 사용하거나, 혹은 상층 및 하층 배선층(1, 3)에서 동일한 금속 또는 합금에 질소를 함유시킨 재료를 사용하여, 이들의 질소 함유량이 다르도록 한다.

박막 트랜지스터

Description

박막 트랜지스터 및 그 제조 방법{THIN FILM TRANSISTOR AND METHOD OF MANUFACTURING SAME}

도1은 종래 기술에 의한 TFT를 설명하는 도면.

도2는 각종 배선 재료의 어닐링 시간과 저항 상승률의 관계를 나타내는 그래프.

도3은 실시예1의 제조 공정을 설명하는 도면.

도4는 실시예2의 제조 공정을 설명하는 도면.

도5은 실시예3의 제조 공정의 전반(前半)을 설명하는 도면.

도6은 실시예3의 제조 공정의 전반을 설명하는 도면.

[부호의 설명]

1 질소 함유 Al층

2, 6 Al층

3, 5, 7, 57 질소 함유 Mo층

23 화소 전극

30 기판

31, 40, 41 게이트 전극

32, 61 소스 전극

33, 62 드레인 전극

35, 51 게이트 절연막

52 반도체층

53 채널 보호막

54 비정질 Si층

55 질소 함유 Ti층

56 Al-Nd 합금층

58 레지스트층

본 발명은 배선 구조를 개량한 박막 트랜지스터, 특히 액정 표시 장치에 널리 사용되는 박막 트랜지스터와, 그 제조 방법에 관한 것이다.

근년, 액정 표시 장치는 대형화, 고정세화가 진행되고, 그 회로에 사용되는 배선은 저저항화가 요구되고 있다. 도1은 종래 기술에 의한 박막 트랜지스터의 단면 구조를 나타낸 것이지만, 고정세용의 박막 트랜지스터(이하 TFT라 한다)는 저저항화의 요구에 대응하여, Al 배선 재료를 사용하는 일이 많다. 일례로서, 도1 중의 31은 그러한 Al 배선 재료(17)를 사용하여 유리 기판(30) 상에 형성한 게이트 전극을 나타내고 있다. 그러나 Al은 후속 공정에서의 가열에 의해 힐락(hillock)이 발생되어 Al 배선과 접하는 절연막의 절연 내압을 악화시키는 경향이 있으므로, 이것을 방지하기 위해서, 통상, 도1 중 18로 나타낸 바와 같이, 예를 들면 Ti 같은 고융점 금속으로 캡(cap)하는 구조가 채용된다. 또, 소스·드레인 전극(32, 33)에 있어서 Al을 사용하는 경우, 콘택트층(contact layer)인 n+형의 비정질 Si층(22)과의 양호한 콘택트의 형성과 Al의 확산을 방지하기 위한 베리어층(19)과, 역시 힐락의 방지를 위한 캡층(21)으로, Al층(20)을 사이에 끼워 넣는 구조가 채용된다. 더욱이 캡층(21)은 액정 표시 장치의 화소 전극(23)과의 양호한 콘택트를 형성하기 위해서도 필요하다.

그러나, 이러한 구조에 있어서는, 이하에 나타내는 바와 같은 문제가 발생된다. 즉, 게이트 전극(31)에 있어서는 비교적 높은 저항을 나타내는 고융점 금속의 캡층(18)과 Al층(17) 사이에서 후 공정의 열처리에 의해 상호 확산을 일으키고, 계면 근방을 중심으로 고저항의 영역이 형성되고, 배선 저항이 상승되어 버린다. 또, 열처리시의 기판(30)으로부터 게이트 전극(31)에로의 불순물의 확산은 TFT의 특성의 산포의 원인이 된다. 이러한 문제에 대해서, 캡층(21)에는 질소를 함유한 Ti(이하 TiN이라 한다)를 사용하거나, 기판(30)과 Al 배선층(17) 사이에는 SiO막(도시하지 않음)을 형성하여, 블록층으로 하는 방법이 개시되어 있지만, 예를 들어 드라이 에칭(dry etching)법에 의해 에칭하는 경우 TiN은 Al에 비해 에칭률이 낮기 때문에 오버행(overhang)이 형성되어 버리고, 이 오버행은 뒤에 배선층 상에 절연막을 형성할 때에 그 밑의 Al 재료층의 측부에 보이드(void)(공극)가 발생하여 절연막의 절연 성능이 악화되는 원인이 된다. 또 Si0막을 형성하는 것은, 그를 위한 성막 장치가 별도로 필요하게 되는 동시에 공정 수가 증가되기 때문에, 제조 비용 이 상승하게 된다. 소스·드레인 전극(32, 33)에 있어서도, 상술한 상호 확산에 의한 저항 상승이 일어난다.

더욱이, 특정의 에칭액으로 3층 구조의 배선을 일괄 에칭하는 방법은 경제적이고 널리 사용되고 있지만, 이 경우에는 이하에 나타내는 문제가 있다. 즉, 일반적으로, 게이트 절연막(35)과 같이 플라즈마 CVD법에 의해 형성된 막은 단차부에서 도3에 파선(36)으로 나타낸 바와 같이 크랙(crack)이 일어나기 쉽고, 소스·드레인 전극을 에칭할 때, 이 크랙으로부터 에쳔트가 게이트 전극층에까지 스며들고, 게이트 전극층에 결함을 일으켜 버린다. 이것은 게이트 전극과 소스·드레인 전극층에서 동일한 재료가 사용되는 경우에는 특히 심각하다. 이것에 대해서도, TiN 등으로 Al 배선을 사이에 끼워 넣는 구조가 개시되어 있고, 이 경우 드라이 에칭법으로 배선 형성 가능하기 때문에 에쳔트가 침투하는 문제는 회피할 수 있지만, 오버행 형상의 문제는 회피할 수 없기 때문에 품질의 저하가 발생한다.

이상과 같은 문제점을 감안하여, 본 발명은, 용이하게 제작 가능하고, Al, Cu 등의 저저항 재료를 캡층과 함께 사용했을 때에 생기는 저항 상승이 없는 동시에 오버행이 없는 배선 구조를 갖춘 동시에, 에칭액의 침투에 의한 배선의 손상이 없는 박막 트랜지스터와, 그 제조 방법을 제공하는 것을 목적으로 한다.

이러한 본 발명의 목적은, Al 및 Cu로부터 선택된 금속 또는 이를 주성분으로 하는 합금으로부터 형성한 주배선층을, Ti, Mo, W, Cr, Al 및 Cu로부터 선택된 금속 또는 이들 금속의 합금에 질소를 함유시킨 재료의 하층 배선층과, Ti, Mo, W, Cr, Al 및 Cu로부터 선택된 금속 또는 이들 금속의 합금에 질소를 함유시킨 재료의 상층 배선층과의 사이에 둔 적층 배선 구조를 사용하는 동시에, 하층 배선층과 상층 배선층에서 상호 다른 금속 또는 합금을 사용함으로써 달성할 수 있다.

혹은, 상기의 목적은, Al 및 Cu로부터 선택된 금속 또는 이를 주성분으로 하는 합금으로부터 형성한 주배선층을, Ti, Mo, W, Cr, Al 및 Cu로부터 선택된 금속 또는 이들 금속의 합금에 질소를 함유시킨 재료의 하층 배선층과, 이 하층 배선층과 동일한 금속 또는 합금에 질소를 함유시킨 재료의 상층 배선층과의 사이에 둔 적층 배선 구조를 사용하는 동시에, 하층 배선층과 상층 배선층의 재료가 함유하는 질소량을 다른 것으로 함으로써 달성할 수 있다.

따라서, 제1의 측면에 있어서, 본 발명의 박막 트랜지스터(TFT)는 절연성 기판 상에 적어도 게이트 전극 및 이에 접속된 주사선, 게이트 절연막, 반도체층, 소스·드레인 전극 및 이에 접속된 신호선을 배치한 박막 트랜지스터로서, (1)게이트 전극 및/또는 주사선과, (2)소스·드레인 전극 및/또는 신호선 중 적어도 한쪽은, Al 및 Cu로부터 선택된 금속 또는 이를 주성분으로 하는 합금으로부터 형성한 주배선층을, Ti, Mo, W, Cr, Al 및 Cu로부터 선택된 금속 또는 이들 금속의 합금에 질소를 함유시킨 재료의 하층 배선층과, Ti, Mo, W, Cr, Al 및 Cu로부터 선택된 금속 또는 이들 금속의 합금에 질소를 함유시킨 재료의 상층 배선층과의 사이에 둔 적층 구조를 포함하며, 또한 이 적층 구조의 하층 배선층과 상층 배선층에서 사용되는 금속 또는 합금이 다른 것을 특징으로 한다.

제2의 측면에 있어서, 본 발명의 박막 트랜지스터는 절연성 기판 상에 적어도 게이트 전극 및 이에 접속된 주사선, 게이트 절연막, 반도체층, 소스·드레인 전극 및 이에 접속된 신호선을 배치한 박막 트랜지스터로서, (1)게이트 전극 및/또는 주사선과, (2)소스·드레인 전극 및/또는 신호선 중 적어도 한쪽은, Al 및 Cu로부터 선택된 금속 또는 이를 주성분으로 하는 합금으로부터 형성한 주배선층을, Ti, Mo, W, Cr, Al 및 Cu로부터 선택된 금속 또는 이들 금속의 합금에 질소를 함유시킨 재료의 하층 배선층과, 이 하층 배선층과 동일한 금속 또는 합금에 질소를 함유시킨 재료의 상층 배선층과의 사이에 둔 적층 구조를 포함하며, 또한 이 적층 구조의 하층 배선층과 상층 배선층의 재료가 함유하는 질소량이 다른 것을 특징으로 한다.

상술한 본 발명의 박막 트랜지스터는 상기 적층 구조의 하층 배선층 재료막, 주배선층 재료막 및 상층 배선층 재료막을 차례차례 성막하고, 얻어진 적층막을 패터닝하여, 상기 적층 구조의 배선층을 형성하는 공정을 포함하는 방법에 의해 제조된다.

[발명의 실시 형태]

본 발명에서는, 기판으로서 임의의 절연성 기판을 사용할 수 있다. 예를 들어, 본 발명의 TFT를 액정 표시 장치에서 사용하는 경우에는 절연성 기판으로서 투명한 유리 기판 등을 사용하면 좋다.

본 발명의 TFT는 그러한 절연성 기판 상에, 적어도 게이트 전극 및 이에 접속된 주사선, 게이트 절연막, 반도체층, 소스·드레인 전극 및 이에 접속된 신호선 을 배치한 것이다. 소스·드레인 전극의 위에는, 최종 보호막으로서 절연막이 형성되는 것이 있다. 또, 액정 표시 장치에서 사용하는 TFT의 경우에는, 이 외에 화소 전극이 형성된다.

상기와 같이, 게이트 전극에는 주사선이 접속되지만, 본 명세서에 있어서 단순히 "게이트 전극" 또는 "게이트 배선"이라는 말을 사용하는 경우, 그것은 게이트 전극과 이것에 접속하는 배선(주사선)을 포함하는 것이다. 그리고 본 발명에 있어서는 게이트 전극과 주사선의 어느 한편을 본 발명의 적층 구조로 할 수 있고, 혹은 게이트 전극과 주사선의 쌍방을 본 발명의 적층 구조로 하여도 좋다. 마찬가지로, 소스·드레인 전극에는 신호선이 접속되고, 본 명세서에 있어서 단순히 "소스·드레인 전극" 또는 "소스·드레인 배선"이라는 말을 사용하는 경우, 그것은 소스·드레인 전극과 이것에 접속하는 배선(신호선)을 포함하는 것이고, 그리고 본 발명에 있어서는 소스·드레인 전극과 신호선의 어느 한편을 본 발명의 적층 구조로 할 수 있고, 혹은 쌍방을 본 발명의 적층 구조로 할 수도 있다. 또, 본 명세서에 있어서 본 발명의 적층 구조를 가지는 것으로서 단순히 "전극" 혹은 "배선" 이라는 말을 사용하는 경우에도, 그들은 전극과 그것에 접속하는 배선의 쌍방을 의미할 수 있는 것으로 풀이된다. 본 발명의 적층 구조의 전극(배선)은, 저저항화에 유효한 것이고, 그 때문에 주사선이나 신호선에 있어서 보다 유리하게 된다.

본 발명의 TFT에 있어서는, 게이트 전극 및/또는 주사선이, 또는 소스·드레인 전극 및/또는 신호선이, 혹은 그들의 쌍방이, (a) Al 및 Cu로부터 선택된 금속 또는 이를 주성분으로 하는 합금으로부터 형성한 주배선층을, Ti, Mo, W, Cr, Al 및 Cu로부터 선택된 금속 또는 이들 금속의 합금에 질소를 함유시킨 재료의 하층 배선층과, Ti, Mo, W, Cr, Al 및 Cu로부터 선택된 금속 또는 이들 금속의 합금에 질소를 함유시킨 재료의 상층 배선층과의 사이에 둔 적층 구조를 가지는 동시에, 이 적층 구조의 하층 배선층과 상층 배선층에서 사용하는 금속 또는 합금을 다른 것으로 하든지, 혹은, (b) Al 및 Cu로부터 선택된 금속 또는 이를 주성분으로 하는 합금으로부터 형성한 주배선층을, Ti, Mo, W, Cr, Al 및 Cu로부터 선택된 금속 또는 이들 금속의 합금에 질소를 함유시킨 재료의 하층 배선층과, 이 하층 배선층과 동일한 금속 또는 합금에 질소를 함유시킨 재료의 상층 배선층과의 사이에 둔 적층 구조를 가지는 동시에, 이 적층 구조의 하층 배선층과 상층 배선층의 재료가 함유하는 질소량을 다른 것으로 한다.

주배선층의 재료로서는, Al 혹은 Al과 다른 금속과의 합금, 또는 Cu 혹은 Cu과 다른 금속과의 합금을 사용할 수 있다.

한편, 주배선층을 사이에 두는 동시에 그것과 접촉하는 하층 배선층 및 상층 배선층의 재료로서는, Ti, Mo, W, Cr, Al 및 Cu로부터 선택된 금속 또는 이들 금속의 합금에 질소를 함유시킨 재료를 사용한다. 이 경우의 합금은, Ti, Mo, W, Cr, Al 및 Cu 중의 2종류 이상의 금속의 합금이다. 더욱이, 하층 배선층과 상층 배선층의 재료의 금속 또는 합금은, 질소를 함유하는 것이 필요하다. 본 발명에 있어서 이와 같이 질소를 함유하는 금속 또는 합금은, 일반적으로는 질화물이라 볼 수 있는 재료이다. 이들의 재료에 있어서의 질소 함유량은 열처리시의 확산에 의한 배선 저항의 상당한 상승을 막는데 유효한 양이면 좋고, 사용하는 재료와 열처리 온 도 등의 조건에 따라서 적당히 결정하면 좋다.

Ti, Mo, W, Cr, Al 및 Cu 등의 금속 또는 그들의 합금의 질화물은, 가열에 의한 확산에 대한 블록킹(blocking)성이 높기 때문에, 게이트 배선 혹은 소스·드레인 배선 형성 뒤의 공정의 열처리에 노출되어도, 저항 상승이 없는 고품위의 배선을 얻는 것을 가능하게 한다. 도2는 각종 금속 및 질화물의 막과 적층막을 320℃에서 어닐링(annealing) 뒤의 저항 상승률을 4탐침 비저항 측정기로 실온에서 측정한 데이터를 나타내고 있다.

이 결과에 의하면, Ti는 어닐링 시간이 길어짐에 따라 저항이 현저하게 상승하는 것을 알 수 있다. 이것은, 시간과 함께 산화가 진행하고 저항이 상승되었기 때문이라고 생각된다. 한편, Al은 표면은 산화되지만 내부에 산화가 진행되지 않기 때문에, 저항은 일정한 채로 있다. 이것에 대해서, Al/Ti의 적층막(공기에 노출되어 산화 작용을 받는 측이 Ti막)은 양자의 중간의 상승율을 나타내고, 표면의 Ti의 산화에 의해 상승한 저항값과도 Al의 저항값과도 다른 값을 나타낸다. 또, 이 Al/Ti 적층막의 저항 상승은 진공 중에서 가열한 경우라도 발생하여, Ti의 산화와 무관계한 것이 판명되었다. 이들의 결과에 대해서, Al와 TiN 또는 MoN을 적층한 샘플은 가열 시간과 관계없이 원래 저항값을 유지하는 것이 판명됐다.

여기에 예시한 Ti, Mo, W, Cr, Al 및 Cu 등의 금속 또는 그들의 합금의 질화물은, 질소의 함유량을 변화시키는 것에 의해서, 특정의 에쳔트에 대한 에칭률을 변화시킬 수 있다. 즉, 이들의 금속 또는 합금의 질소 함유량이 증가되면, 특정의 에칭액에 대한 에칭률은 저하한다. 드라이 에칭에 대해서는, 질소 함유량과 에칭률 사이에 웨트 에칭(wet etching)의 경우와 같은 일반적인 법칙성은 인정되지 않지만, 소정의 금속 또는 합금에 대해서는, 질소 함유량과 에칭률의 사이에 일정한 상관 관계가 발견된다. 또, 이들의 금속 또는 합금의 질화물의 특정의 에쳔트에 의한 웨트 에칭이나 드라이 에칭에 있어서의 선택성은 그 질화물의 토대가 된 금속 또는 합금과 다름이 없고, 금속 또는 합금이 에칭되는 에쳔트에는 그 질화물도 에칭된다. 그런데, 본 발명에서는, 이들의 특성을 조합함으로써, 상층 배선층, 주배선층 및 하층 배선층의 에칭되는 양을, 보다 위의 층의 재료의 에칭량이 밑의 층의 재료의 에칭량과 같거나 혹은 그것보다 많아지도록 선택함으로써, 오버행의 형성을 방지한다.

이와 같이 하여, 본 발명에 의하면, 주배선층과 이것에 접촉하는 하층 배선층 및 상층 배선층 사이의 열확산이 방지되기 때문에, 형성한 배선의 저항이 상승되는 일은 없고, 또 형성한 배선 형상에 오버행은 인식되지 않게 되어, 신뢰성의 높은 TFT의 제공이 가능해진다. 더욱이, 본 발명에 의한 적층 소스·드레인 전극의 형성시에는, 상층 배선층과 하층 배선층의 조합을 적당히 선택함으로써, 웨트 에칭을 사용한 경우에 하층 배선층을 에칭 스토퍼(stopper)로 이용할 수 있고, 하층 배선(게이트 배선)에의 손상을 방지하는 것이 가능해진다.

본 발명의 적층 구조의 배선에 사용되는 각 재료용의 에쳔트는 상기 기술 분야에 있어서 주지이고, 실제로 사용하는 재료에 따라서 적절히 선택할 수 있다.

본 발명에 있어서는, Al 혹은 Cu 또는 그들의 한편을 주성분으로 하는 합금으로부터 형성되는 주배선층에 접촉하는 층으로서, 열확산의 방지에 유효한 상술한 질소를 포함하는 하층 배선층과 상층 배선층을 갖춘 3층 구조를 포함하는 배선을 사용하는 것이 필수이다. 그리고 본 발명에 있어서는, 이러한 3층 구조의 배선의 위(즉 상술한 상층 배선층의 위) 또는 밑(즉 상술한 하층 배선층의 밑)에, 혹은 그들의 쌍방에, 또 다른 층을 형성한 적층 구조의 배선이어도 상관없다. 예를 들어, 유리 기판 상에 액정 표시 장치용의 TFT를 제작하는 경우, 제조 방법에 따라서는, 소스·드레인 전극에 접속된 신호선의 밑에 비정질 실리콘층이 존재하는 경우가 있고, 이 경우의 신호선은 이 비정질 실리콘층의 위에 상술한 3층 구조가 형성된 4층으로 된 적층 구조가 된다.

본 발명의 TFT에 있어서의 적층 배선은 게이트 전극을 구성하는 것이어도 좋고, 혹은 소스·드레인 전극을 구성하는 것이어도 좋다.

또, 본 발명의 적층 배선에 있어서의 재료의 조합은 다양하지만, 예를 들면, 주배선층 재료로서 Al 또는 Al 합금을 사용하고, 그리고 하층 배선층 재료로서 질소를 함유하는 Al 또는 Al 합금, 상층 배선층 재료로서 질소를 함유하는 Mo 또는 Mo과 예를 들어 Ti의 합금 등을 사용할 수 있다. 하층 배선층에 질소를 함유하는 Al 또는 Al 합금을 사용하는 적층 배선은, 특히 게이트 전극용으로 적합하다.

또, 본 발명의 적층 구조의 배선을 형성하는 방식으로도, 다양한 것이 생각된다. 예를 들어, 적층 구조를 형성하는 3개의 층(상층 배선층, 주배선층 및 하층 배선층)을 동일한 에쳔트에서 일괄하여 에칭하여도 좋고, 혹은 3층을 차례차례 별개의 에쳔트에서 에칭하여도 좋고, 혹은 3층 중의 2개를 같은 에쳔트에서 에칭하고, 또 하나를 그것과는 다른 에쳔트에서 에칭하여도 좋다. 후자의 예로서는, 상층 및 주배선층을 동일한 에쳔트에서, 그리고 하층 배선층을 다른 에쳔트에서 에칭하는 것을 들 수 있고, 구체적인 예로서, Mo계의 재료의 상층 배선층과 Al계 재료의 주배선층을 인산계의 에쳔트에서 웨트 에칭하고, Ti계 재료의 하층 배선층을 염소계 가스로 드라이 에칭하는 예를 들 수 있다. 이 경우에는, 본 발명의 3층 구조의 배선을 소스·드레인 전극으로 형성하는 경우에 있어서도, Ti계 재료의 하층 배선층이 웨트 에칭 때의 에칭 스토퍼로 작용하여, 게이트 절연막에의 에칭액의 침투를 방지하는 것이 가능하여, 매우 유리하다. 이와 같이, 하층 배선층을 주배선층의 에칭 때의 에칭 스토퍼로서 작용할 수 있는 재료로 형성하도록 하면, 주배선층의 에칭을 웨트 에칭으로 할 수 있고, Ti계 재료의 상층 배선층을 사용한 경우에도 이 오버행의 형성을 막는 동시에 하층 배선층에의 에칭액의 침투를 막으면서, Al계 재료의 주배선층을 형성하는 것이 가능하다.

[실시예]

다음에, 실시예에 의해 본 발명을 더 상세히 설명한다.

[실시예1]

이 예는, TFT의 게이트 전극에 본 발명을 적용한 경우를 설명하는 것이다.

먼저, 도3a에 나타내는 바와 같이, 유리제의 절연성 기판(30)의 위에, 질소를 함유하는 Al층(1)을 약 50nm 성막했다. 이 성막은, 통상의 스퍼터법을 사용하여 Ar 가스에 N₂가스를 약 4:1의 비율로 혼합한 가스를 도입하여 행하였다. 이렇게 해서 형성한 질소를 포함하는 Al층(1)의 위에, 또한 Al층(2)을 약 150nm 성막하고, 다음에 질소를 함유하는 Mo층(3)을 50nm 성막했다. 질소를 함유하는 Mo층(3)의 성 막은, 통상의 스퍼터법을 사용하여 Ar 가스에 N₂가스를 약 9:1의 비율로 혼합한 가스를 도입하여 행하였다.

이렇게 해서 형성한 3층막의 위에 레지스트 재료를 도포하고, 계속하여 노광 및 현상을 행하여, 도3b에 나타낸 바와 같이 소망 패턴의 레지스트층(4)을 형성했다. 다음에, 도3c에 나타낸 바와 같이, 레지스트층(4)을 마스크로 하여 웨트 에칭법에 의해 3층막을 에칭했다. 에칭액으로서는, 인산, 초산, 초산을 혼합한 통상의 Al 에칭액을 사용했다. 그 후, 레지스트층(4)을 박리 제거하여, 도3d에 나타낸 3층 구조의 게이트 전극(40)을 완성했다.

이렇게 해서 형성한 게이트 전극(40)을, 주사형 전자 현미경(SEM)으로 관찰했을 때, 도3d에 개략적으로 나타낸 대로의, 오버행이 없는 계단 형상의 측면을 가지는 구조인 것이 확인되었다. 완성한 게이트 전극(40)의 전기 저항은 먼저 도2를 참조하여 설명한 바와 같이, 열처리를 행한 뒤에 있어서도 Al과 동등한 값이었다.

[실시예2]

이 예는, TFT의 게이트 전극에 본 발명을 적용한 또 하나의 예이다.

도4a에 나타낸 바와 같이, 여기서는 먼저 질소를 함유하는 Mo층(5)을 약 50nm 성막했다. 이 성막은, 통상의 스퍼터법을 사용하여 Ar 가스에 N₂가스를 약 6:4의 비율로 혼합한 가스를 도입하여 행하였다. 형성한 질소 함유 Mo층(5)의 위에, 또한 Al층(6)을 약 150nm 성막하고, 다음에 질소를 함유하는 Mo층(7)을 50nm 성막했다. 이 Mo층(7)의 성막은, 통상의 스퍼터법을 사용하여 Ar 가스에 N₂가스를 약 9:1의 비율로 혼합한 가스를 도입하여 행하였다. 계속하여, 형성한 3층막을 실시예1에서 설명한 바와 같은 방식으로 패터닝하여, 도4b에 나타낸 3층 구조의 게이트 전극(41)을 얻었다.

이렇게 해서 형성한 게이트 전극(41)을, SEM으로 관찰했을 때에, 도4b에 개략적으로 나타낸 대로의, 오버행이 없는 계단 형상의 측면을 가지는 구조인 것이 확인되었다. 이 게이트 전극(41)의 전기 저항은, 열처리를 행한 뒤에 있어서도 Al과 동등했다.

실시예1과 2는 3층 구조의 배선(게이트 배선)의 예이지만, 저항 상승을 방지할 목적을 위해서는, 상술과 같이 저저항층인 Al의 주배선층과 접하는 층이 질소를 함유하는 금속 또는 합금층이면 좋고, 본 발명의 적층 배선에 있어서는 이러한 질소 함유층의 밑(하층 배선층의 경우) 혹은 위(상층 배선층의 경우)에 또 다른 층이 존재하여도 상관없다.

[실시예3]

이 예는, TFT의 소스·드레인 전극에 본 발명을 적용한 경우를 설명하는 것이다. 도5a에 나타낸 바와 같이, 실시예1을 따라 형성한 게이트 전극(40) 상에, 게이트절연막(51)(CVD법으로 형성한 실리콘 질화막), 반도체층(52)(CVD법으로 형성한 비정질 실리콘막), 채널 보호막(53)(CVD법으로 형성한 실리콘 질화막을 선택적으로 제거하여 형성한 것)을 차례차례 형성한 뒤, 콘택트층이 되는 n+형의 비정질 Si층(50)을 CVD법으로 형성했다. 여기까지의 공정은 먼저 나타낸 실시예1과 종래 기술의 조합에 의해 할 수 있다.

다음에, 도5b에 나타낸 바와 같이, n+형 비정질 Si층(54)의 위에, 이 비정질 Si층(54)과 접하는 측의 일부에만 질소를 함유하는 Ti층(55)을 약 50nm 성막했다. 이 성막은, 통상의 스퍼터법을 사용하여, 초기의 20nm는 Ar 가스만으로 Ti층(도시하지 않음)을 형성하고, 계속하여 Ar 가스에 N₂가스를 약 1:1의 비율로 혼합한 가스를 도입하여 질소를 함유하는 Ti층(도시하지 않음)을 형성하도록 했다. 이렇게 해서 형성한 일부에만 질소를 함유하는 Ti층(55)의 위에, 또한 스퍼터법으로 Al-Nd 합금층(56)을 약 150nm 성막하고, 다음에 질소를 함유하는 Mo층(57)을 50nm 성막했다. 이 질소 함유 Mo층(57)의 성막은, 통상의 스퍼터법을 사용하여 Ar 가스에 N₂가스를 약 9:1의 비율로 혼합한 가스를 도입하여 행하였다. 계속하여, 최상층의 질소 함유 Mo층(57)의 위에, 레지스트 재료를 도포하고, 노광 및 현상을 하여, 도5c에 나타낸 바와 같이 소망 패턴의 레지스트층(58)을 형성하였다.

다음에, 레지스트층(58)을 마스크로 하고, 인산, 초산, 초산을 혼합한 통상의 Al 에칭액을 사용한 웨트 에칭을 했다. 이 웨트 에칭에서는, 도6a에 나타낸 바와 같이, 상층의 질소 함유 Mo층(57)과 주배선층(저저항층)의 Al-Nd 합금층(56)만이 제거되고, 하층의 일부에 질소를 함유하는 Ti층(55)은 제거되지 않는다. 그 다음에, 이 일부에 질소를 함유하는 Ti층(55)과 그 밑의 n+형 비정질 실리콘층(54)을 염소계 가스를 사용한 드라이 에칭법에 의해 일괄 에칭하였다(도6b). 계속하여, 레지스트층(58)을 박리 제거하여, 도6c에 나타낸 소스·드레인 전극(61, 62)을 완성했다. 또한, Al은 염소계 가스에 의해 에칭되지만, 이 예의 적층 구조 배선(소스· 드레인 배선)의 주배선층 재료로서 사용한 Al-Nd 합금은 표면에 석출한 Nd에 의해 염소계 가스에 의한 에칭이 저지되기 때문에, 에칭 뒤에 형성된 소스·드레인 전극(61, 62)은 도시한 바와 같이 오버행 형상이 되지 않았다.

이 예에 있어서와 같이, 적층 구조의 소스·드레인 전극의 하층으로서의 금속층을 소스·드레인 전극의 주배선층의 에칭 때의 에칭 스토퍼로 사용하면, 이 하층의 금속층과 같은 스퍼터법으로 형성한 것에는 CVD법으로 형성한 절연막에 나타나는 것과 같은 크랙이 없기 때문에, 주배선층의 패터닝을 웨트 에칭법으로 한 경우에 있어서도, 하층에의 에칭액의 침투에 기인하는 게이트 배선의 단선은 확실하게 억제된다. 또 에칭 스토퍼로서 활용된 질소를 함유하는 Ti층의 에칭은 그 밑의 반도체층의 에칭과 동시에 행해지므로, 공정 수가 증가되지도 않는다.

이와 같이 하여, 이 예에 있어서는, 도6c에 나타내는 오버행이 없는, 저저항의 소스·드레인 전극(61, 62)이, 게이트층(40)에 손상을 주는 일이 없이 형성할 수 있었다.

더욱이, 도6c의 소스·드레인 전극(61, 62) 상에 최종 보호막을 형성하고, 이 막에 형성한 개구부를 통해 소스 전극(61)에 접속하는 화소 전극을 형성하여, 일반적인 구조를 도1을 참조하여 설명한 액정 표시 장치용의 TFT를 제조하는 것도 가능하지만, 그를 위한 최종 보호막 형성 공정도 화소 전극 형성 공정도 상기 기술 분야에 있어서 주지이고, 여기서 상세하게 설명할 필요가 없다.

또, 상기의 예에 있어서는, 역 스태거형 채널 프로텍트 타입(reversed-stagger channel-protected type)의 TFT를 예로 들어 본 발명을 설명했지만, 본 발 명은 역 스태거형 채널 에칭타입(reversed-stagger channel-etched type)의 TFT에 적용하는 것도, 혹은 스태거형의 TFT에 적용할 수도 있는 것은, 용이하게 이해할 수 있다.

이상과 같이, 본 발명에 의하면 저저항이고, 동시에 오버행이 없는 배선 구조를 얻을 수 있고, 또한 게이트 배선에 있어서는 유리 기판으로부터의 불순물의 확산을 방지할 수 있고, 소스·드레인 배선에 있어서는 하부의 게이트 배선에의 손상이 없는 배선도 형성 가능하다. 따라서, 고정세 액정 표시 장치에 있어서의 배선 저항 상승에 의한 TFT 구동 능력의 저하, 에칭 형상 불량에 의한 신뢰성 저하를 방지할 수 있고, 품질, 신뢰성의 향상에 크게 기여하는 것이다.

Claims

절연성 기판 위에 게이트 전극, 상기 게이트 전극에 접속된 주사선, 게이트 절연막, 반도체층, 소스·드레인 전극, 및 상기 소스·드레인 전극에 접속된 신호선을 배치한 박막 트랜지스터에 있어서,

상기 게이트 전극, 상기 주사선, 상기 소스·드레인 전극, 및 상기 신호선 중 적어도 하나가, 하층 배선층과 상층 배선층 사이에 주배선층을 삽입한 적층 구조를 갖고,

상기 주배선층은 Al, Al을 주성분으로 하는 합금, Cu, 또는 Cu를 주성분으로 하는 합금으로 이루어지고,

상기 하층 배선층 및 상기 상층 배선층은 각각 독립적으로 Ti, Mo, W, Cr, Al, 및 Cu로부터 선택된 하나의 금속에 질소를 함유시킨 재료, 또는 Ti, Mo, W, Cr, Al, 및 Cu로부터 선택된 하나의 금속을 포함하는 합금에 질소를 함유시킨 재료로 이루어지고,

상기 하층 배선층의 재료와 상기 상층 배선층의 재료가 다른 것을 특징으로 하는 박막 트랜지스터.
제1항에 있어서,

상기 게이트 전극 또는 상기 주사선이 상기 적층 구조를 포함하고, 상기 주배선층의 재료가 Al, 상기 하층 배선층의 재료가 질소를 함유하는 Al, 상기 상층 배선층의 재료가 질소를 함유하는 Mo인 것을 특징으로 하는 박막 트랜지스터.
제1항 또는 제2항에 있어서,

상기 소스·드레인 전극 또는 상기 신호선이 상기 적층 구조를 포함하고, 상기 주배선층의 재료가 Al-Nd 합금, 상기 하층 배선층의 재료가 질소를 함유하는 Ti, 상기 상층 배선층의 재료가 질소를 함유하는 Mo인 것을 특징으로 하는 박막 트랜지스터.
절연성 기판 위에 게이트 전극, 상기 게이트 전극에 접속된 주사선, 게이트 절연막, 반도체층, 소스·드레인 전극, 및 상기 소스·드레인 전극에 접속된 신호선을 배치한 박막 트랜지스터에 있어서,

상기 게이트 전극, 상기 주사선, 상기 소스·드레인 전극, 및 상기 신호선 중 적어도 하나가, 하층 배선층과 상층 배선층 사이에 주배선층을 삽입한 적층 구조를 갖고,

상기 주배선층은 Al, Al을 주성분으로 하는 합금, Cu, 또는 Cu를 주성분으로 하는 합금으로 이루어지고,

상기 하층 배선층은 Ti, Mo, W, Cr, Al, 및 Cu로부터 선택된 하나의 금속에 질소를 함유시킨 재료, 또는 Ti, Mo, W, Cr, Al, 및 Cu로부터 선택된 하나의 금속을 포함하는 합금에 질소를 함유시킨 재료로 이루어지고,

상기 상층 배선층은 상기 하층 배선층에 대하여 선택한 금속 또는 합금에 질소를 함유시킨 재료로 이루어지고,

상기 하층 배선층과 상기 상층 배선층의 재료가 함유하는 질소량이 다른 것을 특징으로 하는 박막 트랜지스터.
제4항에 있어서,

상기 게이트 전극 또는 상기 주사선이 상기 적층 구조를 포함하고, 상기 주배선층의 재료가 Al, 상기 하층 배선층의 재료 및 상기 상층 배선층의 재료가 질소를 함유하는 Mo인 것을 특징으로 하는 박막 트랜지스터.
절연성 기판 위에 게이트 전극, 상기 게이트 전극에 접속된 주사선, 게이트 절연막, 반도체층, 소스·드레인 전극, 및 상기 소스·드레인 전극에 접속된 신호선을 배치한 박막 트랜지스터로서,

상기 게이트 전극, 상기 주사선, 상기 소스·드레인 전극, 및 상기 신호선 중 적어도 하나가, 하층 배선층과 상층 배선층 사이에 주배선층을 삽입한 적층 구조를 갖고,

상기 주배선층은 Al, Al을 주성분으로 하는 합금, Cu, 또는 Cu를 주성분으로 하는 합금으로 이루어지고,

상기 하층 배선층 및 상기 상층 배선층은 각각 독립적으로, Ti, Mo, W, Cr, Al, 및 Cu로부터 선택된 하나의 금속에 질소를 함유시킨 재료, 또는 Ti, Mo, W, Cr, Al, 및 Cu로부터 선택된 하나의 금속을 포함하는 합금에 질소를 함유시킨 재료로 이루어지고,

상기 하층 배선층의 재료와 상기 상층 배선층의 재료가 다른 박막 트랜지스터의 제조 방법으로서,

상기 하층 배선층, 상기 주배선층, 및 상기 상층 배선층을 차례차례 성막하여 적층막을 형성하는 공정과, 상기 적층막을 패터닝하여 상기 적층 구조를 형성하는 공정을 포함하는 것을 특징으로 하는 박막 트랜지스터 제조 방법.
제6항에 있어서,

상기 적층막의 패터닝을 동일 에쳔트(etchant)로 일괄하여 행하는 것을 특징으로 하는 박막 트랜지스터 제조 방법.
제6항에 있어서,

상기 상층 배선층과 상기 주배선층의 패터닝을 웨트 에칭(wet etching)에 의해 일괄하여 행하고, 그 다음에 상기 하층 배선층의 패터닝을 드라이 에칭(dry etching)에 의해 행하는 것을 특징으로 하는 박막 트랜지스터 제조 방법.
제6항 또는 제7항에 있어서,

상기 게이트 전극 또는 상기 주사선이 상기 적층 구조를 포함하고, 상기 주배선층의 재료가 Al, 상기 하층 배선층의 재료가 질소를 함유하는 Al, 상기 상층 배선층 재료가 질소를 함유하는 Mo인 것을 특징으로 하는 박막 트랜지스터 제조 방법.
제6항 또는 제8항에 있어서,

상기 소스·드레인 전극 또는 상기 신호선이 상기 적층 구조를 포함하고, 상기 주배선층의 재료가 Al-Nd 합금, 상기 하층 배선층의 재료가 질소를 함유하는 Ti, 상기 상층 배선층의 재료가 질소를 함유하는 Mo인 것을 특징으로 하는 박막 트랜지스터 제조 방법.
절연성 기판 위에 게이트 전극, 상기 게이트 전극에 접속된 주사선, 게이트 절연막, 반도체층, 소스·드레인 전극, 및 상기 소스·드레인 전극에 접속된 신호선을 배치한 박막 트랜지스터로서,

상기 게이트 전극, 상기 주사선, 상기 소스·드레인 전극, 및 상기 신호선 중 적어도 하나가, 하층 배선층과 상층 배선층 사이에 주배선층을 삽입한 적층 구조를 갖고,

상기 주배선층은 Al, Al을 주성분으로 하는 합금, Cu, 또는 Cu를 주성분으로 하는 합금으로 이루어지고,

상기 하층 배선층은 Ti, Mo, W, Cr, Al, 및 Cu로부터 선택된 하나의 금속에 질소를 함유시킨 재료, 또는 Ti, Mo, W, Cr, Al, 및 Cu로부터 선택된 하나의 금속을 포함하는 합금에 질소를 함유시킨 재료로 이루어지고,

상기 상층 배선층은 상기 하층 배선층에 대하여 선택한 금속 또는 합금에 질소를 함유시킨 재료로 이루어지고,

상기 하층 배선층과 상기 상층 배선층의 재료가 함유하는 질소량이 다른 박막 트랜지스터의 제조 방법으로서,

상기 하층 배선층, 상기 주배선층, 및 상기 상층 배선층을 차례차례 성막하여 적층막을 형성하는 공정과, 상기 적층막을 패터닝하여 상기 적층 구조를 형성하는 공정을 포함하는 박막 트랜지스터 제조방법.
제11항에 있어서,

상기 적층막의 패터닝을 동일 에쳔트로 일괄하여 행하는 것을 특징으로 하는 박막 트랜지스터 제조 방법.
제11항에 있어서,

상기 상층 배선층과 상기 주배선층의 패터닝을 웨트 에칭에 의해 일괄하여 행하고, 그 다음에 상기 하층 배선층의 패터닝을 드라이 에칭에 의해 행하는 것을 특징으로 하는 박막 트랜지스터 제조 방법.
제11항 또는 제12항에 있어서,

상기 게이트 전극 또는 상기 주사선이 상기 적층 구조를 포함하고, 상기 주배선층의 재료가 Al, 상기 하층 배선층의 재료 및 상층 배선층의 재료가 질소를 함유하는 Mo인 것을 특징으로 하는 박막 트랜지스터의 제조 방법.