KR100637446B1 - Plasma display device and driving method thereof - Google Patents

Plasma display device and driving method thereof Download PDF

Info

Publication number
KR100637446B1
KR100637446B1 KR1020050080780A KR20050080780A KR100637446B1 KR 100637446 B1 KR100637446 B1 KR 100637446B1 KR 1020050080780 A KR1020050080780 A KR 1020050080780A KR 20050080780 A KR20050080780 A KR 20050080780A KR 100637446 B1 KR100637446 B1 KR 100637446B1
Authority
KR
South Korea
Prior art keywords
voltage
sustain
period
electrode
address
Prior art date
Application number
KR1020050080780A
Other languages
Korean (ko)
Inventor
이토카즈히로
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020050080780A priority Critical patent/KR100637446B1/en
Priority to US11/258,730 priority patent/US7656367B2/en
Priority to EP05110001A priority patent/EP1657700B1/en
Priority to DE602005019671T priority patent/DE602005019671D1/en
Priority to JP2005330206A priority patent/JP2006146217A/en
Application granted granted Critical
Publication of KR100637446B1 publication Critical patent/KR100637446B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

A plasma display device and a driving method thereof are provided to cut down the cost by forming an integrated board by applying driving waveform only to a scan electrode while biasing constant voltage to a sustain electrode, and to drive cells for each electrode line individually without adding a driving circuit. In a method for driving one frame according to plural sub fields in a plasma display device having plural first electrodes(X) and second electrodes(Yeven,Yodd), the second electrodes are divided into plural groups including first and second groups. In at least one sub field including plural address periods(Aeven,Aodd) and plural sustain periods(Seven,Sodd) corresponding to each group, the driving method of the plasma display device includes a step for choosing the cells to be displayed, from the cells of the first and second groups during each address period of the first and second groups, and a step for applying second voltage higher than first voltage and third voltage lower than the first voltage to the second electrodes in turn and then finally applying the third voltage during a first sustain period existing between the address periods of the first and second groups, while biasing plural first electrodes with the first voltage.

Description

플라즈마 표시 장치 및 그 구동 방법{PLASMA DISPLAY DEVICE AND DRIVING METHOD THEREOF} Plasma display device and driving method thereof {PLASMA DISPLAY DEVICE AND DRIVING METHOD THEREOF}

도 1은 본 발명의 실시예에 따른 플라즈마 표시 장치의 분해 사시도이다. 1 is an exploded perspective view of a plasma display device according to an exemplary embodiment of the present invention.

도 2는 본 발명의 실시예에 따른 플라즈마 표시 패널의 개략적인 개념도이다.2 is a schematic conceptual diagram of a plasma display panel according to an exemplary embodiment of the present invention.

도 3은 본 발명의 실시예에 따른 샤시 베이스의 개략적인 평면도이다. 3 is a schematic plan view of a chassis base according to an embodiment of the present invention.

도 4는 본 발명의 제1 실시예에 따른 플라즈마 표시 장치의 구동 방법을 나타내는 도면이다.4 is a diagram illustrating a method of driving a plasma display device according to a first embodiment of the present invention.

도 5는 본 발명의 제1 실시예에 따른 구동 방법을 적용하기 위한 파형도이다.5 is a waveform diagram for applying a driving method according to a first embodiment of the present invention.

도 6은 주사 전극 라인을 복수개(n개)의 그룹으로 구분하여, 각 그룹에 대하여 하나의 프레임을 복수개의 서브필드로 분할하여 구동하는 플라즈마 표시 장치의 구동 방법을 설명하기 위한 도면이다.FIG. 6 is a diagram for describing a driving method of a plasma display device in which a scan electrode line is divided into a plurality of (n) groups, and one frame is divided into a plurality of subfields for each group.

도 7은 본 발명의 제2 실시예에 따른 구동 방법을 적용하기 위한 하나의 서브필드 구조를 나타내는 도면이다.7 is a diagram illustrating one subfield structure for applying the driving method according to the second embodiment of the present invention.

도 8은 본 발명의 제2 실시예에 따른 구동 방법을 적용하기 위한 파형의 일례를 나타낸 도면이다.8 is a diagram showing an example of waveforms for applying the driving method according to the second embodiment of the present invention.

도 9는 본 발명의 제2 실시예에 따른 구동 방법을 적용하기 위한 파형의 다른 일례를 나타낸 도면이다.9 is a view showing another example of a waveform for applying the driving method according to the second embodiment of the present invention.

본 발명은 플라즈마 표시 장치 및 그 구동 방법에 관한 것이다.The present invention relates to a plasma display device and a driving method thereof.

플라즈마 표시 장치는 기체 방전에 의해 생성된 플라즈마를 이용하여 문자 또는 영상을 표시하는 표시 장치로서, 그 크기에 따라 수십에서 수백 만개 이상의 화소(방전 셀)가 매트릭스 형태로 배열되어 있다. 이러한 플라즈마 표시 패널은 인가되는 구동 전압 파형의 형태와 방전 셀의 구조에 따라 직류형과 교류형으로 구분된다.A plasma display device is a display device that displays characters or images by using plasma generated by gas discharge, and tens to millions or more pixels (discharge cells) are arranged in a matrix form according to their size. The plasma display panel is classified into a direct current type and an alternating current type according to a shape of a driving voltage waveform applied and a structure of a discharge cell.

직류형 플라즈마 표시 패널은 전극이 방전 공간에 그대로 노출되어 있어서 전압이 인가되는 동안 전류가 방전공간에 그대로 흐르게 되며, 이를 위해 전류 제한을 위한 저항을 만들어 주어야 하는 단점이 있다. 반면 교류형 플라즈마 표시 패널에서는 전극을 유전체층이 덮고 있어 자연스러운 커패시턴스 성분의 형성으로 전류가 제한되며 방전시 이온의 충격으로부터 전극이 보호되므로 직류형에 비해 수명이 길다는 장점이 있다.In the DC plasma display panel, since the electrode is exposed to the discharge space as it is, the current flows in the discharge space while the voltage is applied, and for this purpose, a resistance for limiting the current must be made. On the other hand, in the AC plasma display panel, since the electrode covers the dielectric layer, the current is limited by the formation of a natural capacitance component, and the life is longer than that of the DC type since the electrode is protected from the impact of ions during discharge.

일반적으로 교류형 플라즈마 표시 패널은 한 프레임이 복수의 서브필드로 분할되어 구동되며, 각 서브필드는 리셋 기간, 어드레스 기간, 유지 기간으로 이루어진다.In general, an AC plasma display panel is driven by dividing one frame into a plurality of subfields, and each subfield includes a reset period, an address period, and a sustain period.

리셋 기간은 방전셀에 어드레싱 동작이 원활히 수행되도록 하기 위해 각 방전셀의 상태를 초기화시키는 기간이며, 어드레스 기간은 패널에서 켜지는 방전셀과 켜지지 않는 방전셀을 선택하여 켜지는 셀(어드레싱된 셀)에 벽 전하를 쌓아두는 동작을 수행하는 기간이다. 유지 기간은 켜질 셀에 실제로 영상을 표시하기 위한 방전을 수행하는 기간이다. The reset period is a period for initializing the state of each discharge cell in order to smoothly perform the addressing operation on the discharge cells, and the address period is a cell that is turned on by selecting a discharge cell that is turned on and a discharge cell that is not turned on (addressed cells). This is the period during which the wall charge accumulation operation is performed. The sustain period is a period in which a discharge for actually displaying an image on a cell to be turned on is performed.

이러한 동작을 하기 위해서 유지 기간에서는 주사 전극과 유지 전극에 교대로 유지방전 펄스가 인가되고, 리셋 기간과 어드레스 기간에서는 주사 전극에 리셋 파형과 주사 파형이 인가된다. 따라서 주사 전극을 구동하기 위한 주사 구동 보드와 유지 전극을 구동하기 위한 유지 구동 보드가 별개로 존재하여야 한다. 이와 같이 구동 보드가 따로 존재하면 샤시 베이스에 구동 보드를 실장하는 문제점이 있으며, 두 개의 구동 보드로 인해서 단가가 증가한다. To perform this operation, sustain discharge pulses are applied to the scan electrodes and sustain electrodes alternately in the sustain period, and the reset waveform and the scan waveform are applied to the scan electrodes in the reset period and the address period. Therefore, the scan driving board for driving the scan electrodes and the sustain driving board for driving the sustain electrodes must be separately. As such, when the driving board is separately present, there is a problem in that the driving board is mounted on the chassis base, and the unit cost increases due to the two driving boards.

따라서 두 구동 보드를 하나로 통합하여 주사 전극의 한쪽 끝에 형성하고, 유지 전극의 한쪽 끝을 길게 연장하여 통합 보드에 연결하는 방법이 제안되었다. 그런데 이와 같이 두 구동 보드를 통합하면 길게 연장된 유지 전극에서 형성되는 임피던스 성분이 크게 된다는 문제점이 있다.Therefore, a method of integrating two driving boards into one to form one end of the scan electrode and extending one end of the sustaining electrode to connect to the integrated board has been proposed. However, when the two driving boards are integrated in this manner, there is a problem in that an impedance component formed from a long extended sustain electrode becomes large.

본 발명이 이루고자 하는 기술적 과제는 유지 전극을 구동할 수 있는 구동 보드를 제거하는 플라즈마 표시 장치 및 그 구동 방법을 제공하기 위한 것이다. 또한, 본 발명은 오방전을 방지하기 위한 플라즈마 표시 장치 및 그 구동 방법을 제공하기 위한 것이다.SUMMARY OF THE INVENTION The present invention has been made in an effort to provide a plasma display device and a driving method thereof for removing a driving board capable of driving a sustain electrode. Further, the present invention is to provide a plasma display device and a driving method thereof for preventing erroneous discharge.

상기한 목적을 달성하기 위한 본 발명의 한 특징에 따르면, 복수의 제1 전극 및 복수의 제2 전극을 포함하는 플라즈마 표시 장치에서 한 프레임을 복수의 서브필드로 나누어 구동하는 방법이 제공된다. 이 구동 방법은, 상기 복수의 제2 전극은 제1 그룹 및 제2 그룹을 포함하는 복수의 그룹으로 분할하고, 상기 각 그룹에 각각 대응하는 복수의 어드레스 기간 및 복수의 유지 기간을 포함하는 적어도 하나의 서브필드에서, 상기 제1 및 제2 그룹 각각의 어드레스 기간에서 상기 제1 및 제2 그룹의 셀 중에서 각각 표시할 셀들을 선택하는 단계; 상기 복수의 유지 기간 중 상기 제1 그룹의 어드레스 기간과 상기 제2 그룹의 어드레스 기간 사이에 위치하는 제1 유지 기간에서, 상기 복수의 제1 전극을 상기 제1 전압으로 바이어스한 상태에서, 상기 복수의 제2 전극에 상기 제1 전압보다 높은 제2 전압과 상기 제1 전압보다 낮은 제3 전압을 교대로 인가하고, 마지막 번째로 상기 제3 전압을 인가하는 단계를 포함한다. According to one aspect of the present invention for achieving the above object, there is provided a method for driving one frame divided into a plurality of subfields in a plasma display device including a plurality of first electrodes and a plurality of second electrodes. In this driving method, the plurality of second electrodes are divided into a plurality of groups including a first group and a second group, and at least one including a plurality of address periods and a plurality of sustain periods respectively corresponding to the groups. Selecting cells to be displayed from among the cells of the first and second groups, respectively, in an address period of each of the first and second groups; The plurality of first electrodes in a state in which the plurality of first electrodes are biased to the first voltage in a first sustain period positioned between an address period of the first group and an address period of the second group among the plurality of sustain periods; And alternately applying a second voltage higher than the first voltage and a third voltage lower than the first voltage to the second electrode of, and finally applying the third voltage.

본 발명의 다른 특징에 따른 플라즈마 표시 장치는, 복수의 제1 전극 및 복수의 제2 전극을 포함하는 플라즈마 표시 패널; 및 상기 제2 전극에 상기 플라즈마 표시 패널이 영상을 표시하기 위한 구동 파형을 인가하며 상기 영상이 표시되는 동안 상기 제1 전극을 제1 전압으로 바이어스하는 구동 보드를 포함하며, 상기 플라즈마 표시 패널과 대항하고 있는 샤시 베이스를 포함한다. 이때, 상기 구동 보드는, 상기 복수의 제2 전극은 제1 그룹 및 제2 그룹을 포함하는 복수의 그룹으로 분할하고, 상기 각 그룹에 각각 대응하는 복수의 어드레스 기간 및 복수의 유지 기간 을 포함하는 적어도 하나의 서브필드에서, 상기 제1 및 제2 그룹 각각의 어드레스 기간에서 상기 제1 및 제2 그룹의 셀 중에서 각각 표시할 셀들을 선택하고, 상기 복수의 유지 기간 중 상기 제1 그룹의 어드레스 기간과 상기 제2 그룹의 어드레스 기간 사이에 위치하는 제1 유지 기간에서, 상기 복수의 제2 전극에 상기 제1 전압보다 높은 제2 전압과 상기 제1 전압보다 낮은 제3 전압을 교대로 인가하고, 마지막 번째로 상기 제3 전압을 인가한다. According to another aspect of the present invention, a plasma display device includes a plasma display panel including a plurality of first electrodes and a plurality of second electrodes; And a driving board applying a driving waveform to the plasma display panel to display an image to the second electrode and biasing the first electrode to a first voltage while the image is displayed. Includes chassis base doing. In this case, the driving board, wherein the plurality of second electrodes are divided into a plurality of groups including a first group and a second group, and includes a plurality of address periods and a plurality of sustain periods respectively corresponding to the groups. Selecting cells to be displayed from among the cells of the first and second groups in the address periods of the first and second groups, respectively, in at least one subfield, and among the plurality of sustain periods, the address periods of the first group And a second voltage higher than the first voltage and a third voltage lower than the first voltage are alternately applied to the plurality of second electrodes in the first sustain period positioned between the second period and the address period of the second group, Finally, the third voltage is applied.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention. In the drawings, parts irrelevant to the description are omitted in order to clearly describe the present invention. Like parts are designated by like reference numerals throughout the specification.

그리고 본 발명에서 언급되는 벽 전하란 셀의 벽(예를 들어, 유전체층) 상에서 각 전극에 가깝게 형성되는 전하를 말한다. 그리고 벽 전하는 실제로 전극 자체에 접촉되지는 않지만, 여기서는 전극에 “형성됨”, “축적됨” 또는 “쌓임”과 같이 설명한다. 또한 벽 전압은 벽 전하에 의해서 셀의 벽에 형성되는 전위차를 말한다. In addition, the wall charge referred to in the present invention refers to a charge formed close to each electrode on the wall of the cell (eg, the dielectric layer). And the wall charge is not actually in contact with the electrode itself, but is described here as “formed”, “accumulated” or “stacked” on the electrode. In addition, the wall voltage refers to the potential difference formed in the wall of the cell by the wall charge.

이제 본 발명의 실시 예에 따른 플라즈마 표시 장치 및 그 구동 방법에 대하여 도면을 참고로 하여 상세하게 설명한다. A plasma display device and a driving method thereof according to an exemplary embodiment of the present invention will now be described in detail with reference to the accompanying drawings.

먼저, 본 발명의 실시 예에 따른 플라즈마 표시 장치의 개략적인 구조에 대 해서 도 1 내지 도 3을 참조하여 자세하게 설명한다. First, a schematic structure of a plasma display device according to an exemplary embodiment of the present invention will be described in detail with reference to FIGS. 1 to 3.

도 1은 본 발명의 실시 예에 따른 플라즈마 표시 장치의 분해 사시도이며, 도 2는 본 발명의 실시 예에 따른 플라즈마 표시 패널의 개략적인 개념도이다. 도 3은 본 발명의 실시 예에 따른 샤시 베이스의 개략적인 평면도이다. 1 is an exploded perspective view of a plasma display device according to an exemplary embodiment of the present invention, and FIG. 2 is a schematic conceptual view of a plasma display panel according to an exemplary embodiment of the present invention. 3 is a schematic plan view of a chassis base according to an embodiment of the present invention.

도 1에 나타낸 바와 같이, 플라즈마 표시 장치는 플라즈마 표시 패널(10), 샤시 베이스(20), 전면 케이스(30) 및 후면 케이스(40)를 포함한다. 샤시 베이스(20)는 플라즈마 표시 패널(10)에서 영상이 표시되는 면의 반대 측에 배치되어 플라즈마 표시 패널(10)과 결합된다. 전면 및 후면 케이스(30, 40)는 플라즈마 표시 패널(10)의 전면 및 샤시 베이스(20)의 후면에 각각 배치되어, 플라즈마 표시 패널(10) 및 샤시 베이스(20)와 결합되어 플라즈마 표시 장치를 형성한다. As shown in FIG. 1, the plasma display device includes a plasma display panel 10, a chassis base 20, a front case 30, and a rear case 40. The chassis base 20 is disposed on the opposite side of the surface on which the image is displayed on the plasma display panel 10 and coupled to the plasma display panel 10. The front and rear cases 30 and 40 are disposed at the front of the plasma display panel 10 and the rear of the chassis base 20, respectively, and are combined with the plasma display panel 10 and the chassis base 20 to form a plasma display device. Form.

도 2에 나타낸 바와 같이, 플라즈마 표시 패널(10)은 세로 방향으로 뻗어 있는 복수의 어드레스 전극(A1~Am), 그리고 가로 방향으로 뻗어 있는 복수의 주사 전극(Y1~Yn) 및 복수의 유지 전극(X1~Xn)을 포함한다. 유지 전극(X1~Xn)은 각 주사 전극(Y1~Yn)에 대응해서 형성되며, 일반적으로 그 일단이 서로 공통으로 연결되어 있다. 그리고 플라즈마 표시 패널(10)은 유지 및 주사 전극(X1~Xn, Y1~Yn)이 배열된 절연 기판(도시하지 않았음)과 어드레스 전극(A1~Am)이 배열된 절연 기판(도시하지 않았음)을 포함하다. 두 절연 기판은 주사 전극(Y1~Yn)과 어드레스 전극(A1~Am) 및 유지 전극(X1~Xn)과 어드레스 전극(A1~Am)이 각각 직교하도록 방전 공간을 사이에 두고 대향하여 배치되어 있다. 이때, 어드레스 전극(A1~Am)과 유지 및 주사 전극(X1~Xn, Y1~Yn)의 교차부에 있는 방전 공간이 셀(12)을 형성한다. As shown in FIG. 2, the plasma display panel 10 includes a plurality of address electrodes A1 to Am extending in the vertical direction, a plurality of scan electrodes Y1 to Yn and a plurality of sustain electrodes extending in the horizontal direction. X1 to Xn). The sustain electrodes X1 to Xn are formed corresponding to the scan electrodes Y1 to Yn, and generally, one end thereof is commonly connected to each other. The plasma display panel 10 includes an insulating substrate (not shown) in which the sustain and scan electrodes X1 to Xn and Y1 to Yn are arranged, and an insulating substrate (not shown) to which the address electrodes A1 to Am are arranged. ) The two insulating substrates are disposed to face each other with the discharge space therebetween so that the scan electrodes Y1 to Yn and the address electrodes A1 to Am and the sustain electrodes X1 to Xn and the address electrodes A1 to Am are orthogonal to each other. . At this time, the discharge space at the intersection of the address electrodes A1 to Am and the sustain and scan electrodes X1 to Xn and Y1 to Yn forms the cell 12.

그리고 도 3에 나타낸 바와 같이, 샤시 베이스(20)에는 플라즈마 표시 패널(10)의 구동에 필요한 보드(100~500)가 형성되어 있다. 어드레스 버퍼 보드(100)는 샤시 베이스(20)의 상부 및 하부에 각각 형성되어 있으며, 단일 보드로 이루어질 수도 있으며 복수의 보드로 이루어질 수도 있다. 도 3에서는 듀얼 구동을 하는 플라즈마 표시 장치를 예를 들어 설명하고 있지만, 싱글 구동의 경우에 어드레스 버퍼 보드(100)는 샤시 베이스(20)의 상부 및 하부 중 어느 한 곳에 배치된다. 이러한 어드레스 버퍼 보드(100)는 영상 처리 및 제어 보드(400)로부터 어드레스 구동 제어 신호를 수신하여 표시하고자 하는 방전 셀을 선택하기 위한 전압을 각 어드레스 전극(A1~Am)에 인가한다. As shown in FIG. 3, boards 100 to 500 necessary for driving the plasma display panel 10 are formed in the chassis base 20. The address buffer board 100 is formed on the upper and lower portions of the chassis base 20, respectively, and may be formed of a single board or a plurality of boards. In FIG. 3, a plasma driving apparatus for dual driving is described as an example. However, in the case of a single driving, the address buffer board 100 is disposed at one of the upper and lower portions of the chassis base 20. The address buffer board 100 receives an address driving control signal from the image processing and control board 400 and applies a voltage for selecting a discharge cell to be displayed to each address electrode A1 to Am.

주사 구동 보드(200)는 샤시 베이스(20)의 좌측에 배치되어 있으며, 주사 구동 보드(200)는 주사 버퍼 보드(300)를 거쳐 주사 전극(Y1~Yn)에 전기적으로 연결되어 있으며, 유지 전극(X1~Xn)은 일정 전압으로 바이어스 되어 있다. 주사 버퍼 보드(300)는 어드레스 기간에서 주사 전극(Y1~Yn)을 순차적으로 선택하기 위한 전압을 주사 전극(Y1~Yn)에 인가한다. 주사 구동 보드(200)는 영상 처리 및 제어 보드(400)로부터 구동 신호를 수신하여 주사 전극(Y1~Yn)에 구동 전압을 인가한다. 그리고 도 3에서는 주사 구동 보드(200)와 주사 버퍼 보드(300)가 샤시 베이스(20)의 좌측에 배치되는 것으로 도시하였지만, 샤시 베이스(20)의 우측에 배치될 수도 있다. 또한 주사 버퍼 보드(300)는 주사 구동 보드(200)와 일체형으로 형성될 수도 있다. The scan drive board 200 is disposed on the left side of the chassis base 20, and the scan drive board 200 is electrically connected to the scan electrodes Y1 to Yn through the scan buffer board 300, and the sustain electrode (X1 to Xn) are biased at a constant voltage. The scan buffer board 300 applies a voltage for sequentially selecting the scan electrodes Y1 to Yn in the address period to the scan electrodes Y1 to Yn. The scan driving board 200 receives a driving signal from the image processing and control board 400 and applies a driving voltage to the scan electrodes Y1 to Yn. In FIG. 3, the scan driving board 200 and the scan buffer board 300 are disposed on the left side of the chassis base 20, but may be disposed on the right side of the chassis base 20. In addition, the scan buffer board 300 may be integrally formed with the scan driving board 200.

영상 처리 및 제어 보드(400)는 외부로부터 영상 신호를 수신하여 어드레스 전극(A1~Am) 구동에 필요한 제어 신호와 주사 및 유지 전극(Y1~Yn, X1~Xn) 구동에 필요한 제어 신호를 생성하여 각각 어드레스 구동 보드(100)와 주사 구동 보드(200)에 인가한다. 전원 보드(500)는 플라즈마 표시 장치의 구동에 필요한 전원을 공급한다. 영상 처리 및 제어 보드(400)와 전원 보드(500)는 샤시 베이스(20)의 중앙에 배치될 수 있다. The image processing and control board 400 receives an image signal from the outside to generate a control signal for driving the address electrodes A1 to Am and a control signal for driving the scan and sustain electrodes Y1 to Yn and X1 to Xn. Each is applied to the address driving board 100 and the scan driving board 200. The power board 500 supplies power for driving the plasma display device. The image processing and control board 400 and the power board 500 may be disposed in the center of the chassis base 20.

다음, 도 4를 참조하여 본 발명의 제1 실시 예에 따른 플라즈마 표시 방법에 대해서 상세하게 설명한다.Next, the plasma display method according to the first embodiment of the present invention will be described in detail with reference to FIG. 4.

도 4는 본 발명의 제1 실시예에 따른 플라즈마 표시 장치의 구동 방법을 나타내는 도면이다.4 is a diagram illustrating a method of driving a plasma display device according to a first embodiment of the present invention.

본 발명의 제1 실시예에 따른 플라즈마 표시 장치의 구동 방법은 도 4에 나타낸 바와 같이 첫 번째 주사 전극 라인(Y1)에서 마지막 주사 전극 라인(Yn)까지 순차적으로 어드레스 동작을 완료한 다음 유지 기간에서 모든 셀에 대하여 동시에 유지방전 동작을 수행하도록 한 것이다. 도 4에서 보는 바와 같이, 1 필드(1 Field)를 각각의 가중치(1T, 2T, 4T, 8T, 16T, 32T, 64T, 128T)를 가지는 복수의 서브필드(SF1~SF8)로 나누고 이를 시분할 제어하여 계조를 구현하며, 각 서브필드(SF1~SF8)는 리셋 기간(도시하지 않음), 어드레스 기간(Ad1~Ad8) 및 유지 기간(S1~S8)으로 이루어 진다. In the method of driving the plasma display device according to the first embodiment of the present invention, as shown in FIG. 4, the address operation is sequentially performed from the first scan electrode line Y1 to the last scan electrode line Yn in the sustain period. The sustain discharge operation is performed on all cells at the same time. As shown in FIG. 4, one field is divided into a plurality of subfields SF1 to SF8 having respective weights 1T, 2T, 4T, 8T, 16T, 32T, 64T, and 128T and time-division control Each of the subfields SF1 to SF8 has a reset period (not shown), an address period Ad1 to Ad8, and a sustain period S1 to S8.

다음 도 5를 참조하여 본 발명의 제1 실시예에 따른 플라즈마 표시 장치의 구동 방법을 적용하기 위한 구동 파형에 대해서 설명한다.Next, a driving waveform for applying the driving method of the plasma display device according to the first exemplary embodiment of the present invention will be described with reference to FIG. 5.

도 5는 본 발명의 제1 실시예에 따른 구동 방법을 적용하기 위한 파형도이 다. 아래에서는 편의상 하나의 셀을 형성하는 주사 전극(Y), 유지 전극(X) 및 어드레스 전극(A)에 인가되는 구동 파형에 대해서만 설명한다. 그리고 도 5의 구동 파형에서 주사 전극(Y)에 인가되는 전압은 주사 구동 보드(200)와 주사 버퍼 보드(300)에서 공급되고 어드레스 전극(A)에 인가되는 전압은 어드레스 버퍼 보드(100)에서 공급된다. 또한 유지 전극(X)은 기준 전압(도 5에서는 접지 전압)으로 바이어스되어 있으므로, 유지 전극(X)에 인가되는 전압에 대해서는 설명을 생략한다.5 is a waveform diagram for applying a driving method according to the first embodiment of the present invention. In the following, only the driving waveforms applied to the scan electrode Y, the sustain electrode X, and the address electrode A forming one cell will be described for convenience. In the driving waveform of FIG. 5, the voltage applied to the scan electrode Y is supplied from the scan driving board 200 and the scan buffer board 300, and the voltage applied to the address electrode A is generated from the address buffer board 100. Supplied. In addition, since the sustain electrode X is biased by the reference voltage (ground voltage in FIG. 5), the description of the voltage applied to the sustain electrode X is omitted.

도 5를 보면, 하나의 서브필드는 리셋 기간, 어드레스 기간 및 유지 기간으로 이루어지며, 리셋 기간은 상승 기간 및 하강 기간으로 이루어진다.5, one subfield includes a reset period, an address period, and a sustain period, and the reset period includes a rising period and a falling period.

리셋 기간의 상승 기간에서는 어드레스 전극(A)을 기준 전압(도 5에서는 0V)으로 유지한 상태에서 주사 전극(Y)의 전압을 Vs 전압에서 Vset 전압까지 점진적으로 증가시킨다. 도 5에서는 주사 전극(Y)의 전압이 램프 형태로 증가하는 것으로 도시하였다. 주사 전극(Y)의 전압이 증가하는 중에 주사 전극(Y)과 유지 전극(X) 사이 및 주사 전극(Y)과 어드레스 전극(A) 사이에서 미약한 방전(이하, "약 방전"이라 함)이 일어나면서, 주사 전극(Y)에는 (-) 벽 전하가 형성되고 유지 전극(X) 및 어드레스 전극(A)에는 (+) 벽 전하가 형성된다. 그리고 전극의 전압이 도 5와 같이 점진적으로 변하는 경우에는 셀에 미약한 방전이 일어나면서 외부에서 인가된 전압과 셀의 벽 전압의 합이 방전 개시 전압 상태를 유지하도록 벽 전하가 형성된다. 이러한 원리에 대해서는 웨버(Weber)의 미국등록특허 제5,745,086에 개시되어 있다. 리셋 기간에서는 모든 셀의 상태를 초기화하여야 하므로 Vset 전압은 모든 조건의 셀에서 방전이 일어날 수 있을 정도의 높은 전압이다. 또한, Vs 전압은 일 반적으로 유지 기간에서 주사 전극(Y)에 인가되는 전압과 같은 전압이며, 주사 전극(Y)과 유지 전극(X) 사이의 방전 개시 전압보다 낮은 전압이다.In the rising period of the reset period, the voltage of the scan electrode Y is gradually increased from the voltage Vs to the voltage Vset while the address electrode A is held at the reference voltage (0 V in FIG. 5). In FIG. 5, the voltage of the scan electrode Y is increased in the form of a lamp. Weak discharge (hereinafter, referred to as "weak discharge") between scan electrode Y and sustain electrode X and between scan electrode Y and address electrode A while the voltage of scan electrode Y is increasing. As this occurs, negative wall charges are formed on the scan electrode Y, and positive wall charges are formed on the sustain electrode X and the address electrode A. FIG. When the voltage of the electrode gradually changes as shown in FIG. 5, a weak discharge occurs in the cell, and the wall charge is formed so that the sum of the voltage applied from the outside and the wall voltage of the cell maintains the discharge start voltage state. This principle is disclosed in US Pat. No. 5,745,086 to Weber. In the reset period, since the state of all cells must be initialized, the voltage Vset is high enough to cause a discharge in the cells of all conditions. In addition, the Vs voltage is generally the same as the voltage applied to the scan electrode Y in the sustain period, and is lower than the discharge start voltage between the scan electrode Y and the sustain electrode X.

이어서, 리셋 기간의 하강 기간에서는 어드레스 전극(A)을 기준 전압으로 유지한 상태에서 주사 전극(Y)의 전압을 Vs 전압에서 Vnf 전압까지 점진적으로 감소시킨다. 그러면 주사 전극(Y)의 전압이 감소하는 중에 주사 전극(Y)과 유지 전극(X) 사이 및 주사 전극(Y)과 어드레스 전극(A) 사이에서 미약한 방전이 일어나면서 주사 전극(Y)에 형성된 (-) 벽 전하와 유지 전극(X) 및 어드레스 전극(A)에 형성된 (+) 벽 전하가 소거된다. 일반적으로 Vnf 전압의 크기는 주사 전극(Y)과 유지 전극(X) 사이의 방전 개시 전압 근처로 설정된다. 그러면 주사 전극(Y)과 유지 전극(X) 사이의 벽 전압이 거의 0V가 되어, 어드레스 기간에서 어드레스 방전이 일어나지 않은 셀이 유지 기간에서 오방전하는 것을 방지할 수 있다. 그리고 어드레스 전극(A)은 기준 전압으로 유지되어 있으므로 Vnf 전압의 레벨에 의해 주사 전극(Y)과 어드레스 전극(A) 사이의 벽 전압이 결정된다. Subsequently, in the falling period of the reset period, the voltage of the scan electrode Y is gradually decreased from the Vs voltage to the Vnf voltage while the address electrode A is maintained at the reference voltage. Then, while the voltage of the scan electrode Y decreases, a weak discharge occurs between the scan electrode Y and the sustain electrode X and between the scan electrode Y and the address electrode A, and thus the scan electrode Y The negative wall charges formed and the positive wall charges formed on the sustain electrode X and the address electrode A are erased. In general, the magnitude of the Vnf voltage is set near the discharge start voltage between the scan electrode Y and the sustain electrode X. As a result, the wall voltage between the scan electrode Y and the sustain electrode X becomes almost 0 V, whereby cells that do not have an address discharge in the address period can be prevented from being erroneously discharged in the sustain period. Since the address electrode A is maintained at the reference voltage, the wall voltage between the scan electrode Y and the address electrode A is determined by the level of the Vnf voltage.

다음, 어드레스 기간에서 켜질 셀을 선택하기 위해 주사 전극(Y)과 어드레스 전극(A)에 각각 VscL 전압을 가지는 주사 펄스 및 Va 전압을 가지는 어드레스 펄스를 인가한다. 그리고 선택되지 않는 주사 전극(Y)은 VscL 전압보다 높은 VscH 전압으로 바이어스하고, 켜지지 않을 셀의 어드레스 전극(A)에는 기준 전압을 인가한다. 이 때, VscL 전압을 주사 전압이라고 하며, VscH 전압을 비주사 전압이라고 한다. Next, in order to select a cell to be turned on in the address period, a scan pulse having a VscL voltage and an address pulse having a Va voltage are applied to the scan electrode Y and the address electrode A, respectively. The unselected scan electrode Y is biased to a VscH voltage higher than the VscL voltage, and a reference voltage is applied to the address electrode A of the cell that is not turned on. At this time, the VscL voltage is called a scan voltage and the VscH voltage is called a non-scan voltage.

한편, 이러한 동작을 수행하기 위해, 주사 버퍼 보드(300)는 주사 전극(Y1∼ Yn) 중 VscL의 주사 펄스가 인가될 주사 전극(Y)을 선택하며, 예를 들어 싱글 구동에서 세로 방향으로 배열된 순서대로 주사 전극(Y)을 선택할 수 있다. 그리고 어드레스 버퍼 보드(100)는 하나의 주사 전극(Y)이 선택될 때 해당 주사 전극(Y)에 의해 형성된 셀을 통과하는 어드레스 전극(A1∼Am) 중 Va 전압의 어드레스 펄스가 인가될 셀을 선택한다.Meanwhile, in order to perform such an operation, the scan buffer board 300 selects the scan electrode Y to which the scan pulse of VscL is to be applied among the scan electrodes Y1 to Yn, and is arranged in the vertical direction in a single drive, for example. The scanning electrodes Y can be selected in the order described. The address buffer board 100 selects a cell to which an address pulse of Va voltage is applied among the address electrodes A1 to Am passing through a cell formed by the scan electrode Y when one scan electrode Y is selected. Choose.

구체적으로, 먼저 첫 번째 행의 주사 전극(Y1)에 VscL 전압의 주사 펄스를 인가하는 동시에 첫 번째 행 중 켜질 셀에 위치하는 어드레스 전극(A)에 Va 전압의 어드레스 펄스를 인가한다. 그러면 첫 번째 행의 주사 전극(Y1)과 Va 전압이 인가된 어드레스 전극(A) 사이에서 방전이 일어나서, 주사 전극(Y)에 (+) 벽 전하, 어드레스 전극(A) 및 유지 전극(X)에 각각 (-) 벽 전하가 형성된다. 그 결과 주사 전극(Y)과 유지 전극(X) 사이에 주사 전극(Y)의 전위가 유지 전극(X)의 전위에 대해 높도록 벽 전압(Vwxy)이 형성된다. 이어서, 두 번째 행의 주사 전극(Y2)에 VscL 전압의 주사 펄스를 인가하면서 두 번째 행 중 표시하고자 하는 셀에 위치하는 어드레스 전극(A)에 Va 전압의 어드레스 펄스를 인가한다. 그러면 앞에서 설명한 것처럼 Va 전압이 인가된 어드레스 전극(A)과 두 번째 행의 주사 전극(Y2)에 의해 형성되는 셀에서 어드레스 방전이 일어나서 셀에 앞서 설명한 것처럼 벽 전하가 형성된다. 마찬가지로 나머지 행의 주사 전극에 대해서도 순차적으로 VscL 전압의 주사 펄스를 인가하면서 켜질 셀에 위치하는 어드레스 전극(A)에 Va 전압의 어드레스 펄스를 인가하여 벽 전하를 형성한다.Specifically, first, the scan pulse of the VscL voltage is applied to the scan electrode Y1 in the first row, and the address pulse of the Va voltage is applied to the address electrode A located in the cell to be turned on in the first row. Then, discharge occurs between the scan electrode Y1 of the first row and the address electrode A to which the Va voltage is applied, so that the positive wall charge, the address electrode A, and the sustain electrode X are applied to the scan electrode Y. Negative wall charges are formed at each. As a result, the wall voltage Vwxy is formed between the scan electrode Y and the sustain electrode X so that the potential of the scan electrode Y is higher than the potential of the sustain electrode X. Subsequently, while applying the scan pulse of the VscL voltage to the scan electrode Y2 in the second row, the address pulse of the Va voltage is applied to the address electrode A located in the cell to be displayed in the second row. Then, as described above, an address discharge occurs in the cell formed by the address electrode A to which the Va voltage is applied and the scan electrode Y2 in the second row, thereby forming wall charge as described above. Similarly, the scan electrodes of the remaining rows are sequentially applied to the scan electrodes of the VscL voltage, and the address pulses of the Va voltage are applied to the address electrodes A located in the cells to be turned on to form wall charges.

이러한 어드레스 기간에서 VscL 전압은 일반적으로 Vnf 전압과 같거나 낮은 레벨로 설정되고 Va 전압은 기준 전압보다 높은 레벨로 설정된다. 예를 들어, VscL 전압과 Vnf 전압이 같은 경우에 Va 전압이 인가될 때 셀에서 어드레스 방전이 일어나는 이유에 대해서 설명한다. 리셋 기간에서 Vnf 전압이 인가되었을 때, 어드레스 전극(A)과 주사 전극(Y) 사이의 벽 전압과 어드레스 전극(A)과 주사 전극(Y) 사이의 외부 전압(Vnf)의 합은 어드레스 전극(A)과 주사 전극(Y) 사이의 방전 개시 전압(Vfay)으로 결정된다. 그런데 어드레스 기간에서 어드레스 전극(A)에 0V가 인가되고 주사 전극(Y)에 VscL(=Vnf) 전압이 인가되는 경우에 어드레스 전극(A)과 주사 전극(Y) 사이에는 Vfay 전압이 형성되므로 방전이 일어날 수 있지만, 일반적으로 이 경우의 방전 지연 시간이 주사 펄스와 어드레스 펄스의 폭보다 길어서 방전이 일어나지 않는다. 그런데 어드레스 전극(A)에 Va 전압이 인가되고 주사 전극(Y)에 VscL(=Vnf) 전압이 인가되는 경우에 어드레스 전극(A)과 주사 전극(Y) 사이에는 Vfay 전압보다 높은 전압이 형성되어 방전 지연 시간이 주사 펄스의 폭보다 줄어들어서 방전이 일어날 수 있다. 이때, 어드레스 방전이 더 잘 일어나도록 하기 위해서 VscL 전압을 Vnf 전압보다 낮은 전압으로 설정할 수 있다.In this address period, the VscL voltage is generally set at a level equal to or lower than the Vnf voltage and the Va voltage is set at a level higher than the reference voltage. For example, the reason why the address discharge occurs in the cell when the Va voltage is applied when the VscL voltage and the Vnf voltage are the same will be described. When the voltage Vnf is applied in the reset period, the sum of the wall voltage between the address electrode A and the scan electrode Y and the external voltage Vnf between the address electrode A and the scan electrode Y is obtained from the address electrode ( The discharge start voltage Vfay between A) and the scan electrode Y is determined. However, when 0 V is applied to the address electrode A and a VscL (= Vnf) voltage is applied to the scan electrode Y in the address period, a Vfay voltage is formed between the address electrode A and the scan electrode Y. Although this may occur, in general, the discharge delay time in this case is longer than the width of the scan pulse and the address pulse so that no discharge occurs. However, when Va voltage is applied to the address electrode A and VscL (= Vnf) voltage is applied to the scan electrode Y, a voltage higher than the Vfay voltage is formed between the address electrode A and the scan electrode Y. The discharge delay time may be shorter than the width of the scan pulse so that discharge may occur. At this time, the VscL voltage may be set to a voltage lower than the Vnf voltage so that address discharge occurs better.

다음, 어드레스 기간에서 어드레스 방전이 일어난 셀에서는 유지 전극(X)에 대한 주사 전극(Y)의 벽 전압(Vwxy)이 높은 전압으로 형성되었으므로, 유지 기간에서는 주사 전극(Y)에 먼저 Vs 전압을 가지는 펄스를 인가하여 주사 전극(Y)과 유지 전극(X) 사이에서 유지방전을 일으킨다. 이때, Vs 전압은 주사 전극(Y)과 유지 전극(X) 사이의 방전 개시 전압(Vfxy)보다는 낮고 (Vs+Vwxy) 전압이 Vfxy 전압보다 높도록 설정된다. 유지방전의 결과 주사 전극(Y)에 (-) 벽 전하가 형성되고 유지 전극(X)과 어드레스 전극(A)에 (+) 벽 전하가 형성되어, 주사 전극(Y)에 대한 유지 전극(X)의 벽 전압(Vfyx)이 높은 전압으로 형성된다.Next, in the cell where the address discharge occurred in the address period, the wall voltage Vwxy of the scan electrode Y with respect to the sustain electrode X is formed at a high voltage. Therefore, in the sustain period, the scan electrode Y has the Vs voltage first. A pulse is applied to cause a sustain discharge between the scan electrode Y and the sustain electrode X. At this time, the voltage Vs is set to be lower than the discharge start voltage Vfxy between the scan electrode Y and the sustain electrode X, and the voltage (Vs + Vwxy) is higher than the voltage Vfxy. As a result of the sustain discharge, a negative wall charge is formed on the scan electrode Y, and a positive wall charge is formed on the sustain electrode X and the address electrode A, so that the sustain electrode X with respect to the scan electrode Y is formed. The wall voltage Vfyx of) is formed at a high voltage.

이어서 주사 전극(Y)에 대한 유지 전극(X)의 벽 전압(Vfyx)이 높은 전압으로 형성되었으므로, 주사 전극(Y)에 -Vs 전압을 가지는 펄스를 인가하여 주사 전극(Y)과 유지 전극(X) 사이에서 유지방전을 일으킨다. 그 결과 주사 전극(Y)에 (+) 벽 전하가 형성되고 유지 전극(X)과 어드레스 전극(A)에 (-) 벽 전하가 형성되어 주사 전극(Y)에 Vs 전압이 인가될 때 유지방전이 일어날 수 있는 상태로 된다. 이후, 주사 전극(Y)에 Vs 전압의 유지방전 펄스를 인가하는 과정과 유지 전극(X)에 Vs 전압의 유지방전 펄스를 인가하는 과정을 해당 서브필드가 표시하는 가중치에 대응하는 횟수만큼 반복한다.Subsequently, since the wall voltage Vfyx of the sustain electrode X with respect to the scan electrode Y is formed at a high voltage, a pulse having a voltage of -Vs is applied to the scan electrode Y, thereby scanning the scan electrode Y and the sustain electrode ( It causes a maintenance discharge between X). As a result, a positive wall charge is formed on the scan electrode Y, a negative wall charge is formed on the sustain electrode X and the address electrode A, and a sustain discharge when the Vs voltage is applied to the scan electrode Y. This is what can happen. Thereafter, the process of applying the sustain discharge pulse of the Vs voltage to the scan electrode Y and the process of applying the sustain discharge pulse of the Vs voltage to the sustain electrode X are repeated the number of times corresponding to the weight indicated by the corresponding subfield. .

이와 같이, 본 발명의 제1 실시예에서는 유지 전극(X)을 기준 전압으로 바이어스한 상태에서 주사 전극(Y)에 인가되는 구동 파형만으로 리셋 동작, 어드레스 동작 및 유지방전 동작을 수행할 수 있다. 따라서 유지 전극(X)을 구동하는 구동 보드를 제거할 수 있으며, 단지 유지 전극(X)을 기준 전압으로 바이어스만 하면 된다. 그리고 유지 방전 펄스가 주사 전극(Y)에만 인가되므로 기생 성분으로 인한 파형 왜곡의 영향이 없어진다.As described above, in the first exemplary embodiment of the present invention, the reset operation, the address operation, and the sustain discharge operation may be performed using only a driving waveform applied to the scan electrode Y while the sustain electrode X is biased to the reference voltage. Therefore, the driving board for driving the sustain electrode X can be removed, and only the biasing of the sustain electrode X to the reference voltage is required. Since the sustain discharge pulse is applied only to the scan electrode Y, the influence of waveform distortion due to parasitic components is eliminated.

한편, 본 발명의 제1 실시예에 따른 플라즈마 표시 장치의 구동 방법은 도 4에 나타낸 바와 같이 첫 번째 주사 전극 라인(Y1)에서 마지막 주사 전극 라인(Yn)까지 순차적으로 어드레스 동작을 완료한 다음 유지 기간에서 모든 셀에 대하여 동시에 유지방전 동작을 수행하도록 하였다. 즉, 어느 한 주사 전극 라인에 어드레스 동작이 수행된 후 그 주사 전극 라인에서의 유지방전 동작은 마지막 주사 전극 라인의 어드레스 동작이 완료된 다음에야 비로소 수행된다. 따라서, 어드레스 동작이 일어난 셀에서 유지 방전 동작이 일어나기까지 상당한 시간적인 갭이 발생하여 유지 방전 동작이 불안정하게 될 수 있는 문제점이 있다.Meanwhile, the driving method of the plasma display device according to the first exemplary embodiment of the present invention sequentially completes the address operation from the first scan electrode line Y1 to the last scan electrode line Yn as shown in FIG. In the period, sustain discharge operation was performed on all cells simultaneously. That is, after the address operation is performed on one scan electrode line, the sustain discharge operation on the scan electrode line is performed only after the address operation of the last scan electrode line is completed. Therefore, there is a problem that a significant time gap occurs until the sustain discharge operation occurs in the cell in which the address operation has occurred, and the sustain discharge operation may become unstable.

따라서, 상기와 같은 시간적인 갭의 발생으로 인해 유지 방전 동작이 불안정하게 되는 점을 해결할 수 있는 실시예에 대해서 도 6 내지 도 9를 참조하여 설명한다.Accordingly, an embodiment in which the sustain discharge operation becomes unstable due to the occurrence of the temporal gap as described above will be described with reference to FIGS. 6 to 9.

먼저, 도 6 과 도 7을 참조하여 본 발명의 제2 실시예에 따른 플라즈마 표시 장치의 구동 방법에 대하여 설명한다.First, a driving method of the plasma display device according to the second exemplary embodiment of the present invention will be described with reference to FIGS. 6 and 7.

도 6은 주사 전극 라인을 복수개(n개)의 그룹(G1,G2,.,Gn)으로 구분하여, 각 그룹에 대하여 하나의 프레임을 복수개의 서브필드로 분할하여 구동하는 플라즈마 표시 장치의 구동 방법을 설명하기 위한 도면이다. 도 6에서 각 그룹은 8개의 서브필드의 조합에 의해 계조가 표현되는 것으로 나타내었다.FIG. 6 illustrates a method of driving a plasma display device in which scan electrode lines are divided into a plurality of n groups G1, G2, Gn, and a single frame is divided into a plurality of subfields for each group. A diagram for explaining. In FIG. 6, gray levels are represented by a combination of eight subfields.

한편, 주사 전극 라인을 복수 개의 그룹으로 나누는 방식에 있어서, 주사 전극 라인들의 물리적인 배열 순서대로 소정 개수씩 묶어서 그룹을 형성할 수 있다. 예를 들어, 패널이 800 주사 전극 라인으로 형성된 경우 8개의 그룹으로 나누면서 제1~100 번째 주사 전극 라인을 제1 그룹으로 제101~200 번째 주사 전극 라인을 제2 그룹으로 설정할 수 있다. 그런데, 주사 전극 라인을 그룹화 함에 있어서 바로 이웃하는 라인들끼리 모으는 것이 아니라 일정한 간격이 떨어져 있는 주사 전극 라인들끼리 같은 그룹으로 모을 수 있다. 즉 제1 그룹으로 제1, 9, 17, ... (8k+1) 번째 주사 전극 라인을 할당하고, 제2 그룹으로 제2, 10, 18, ... (8k+2) 번째 주사 전극 라인을 할당하는 것이다. 한편, 필요에 따라서는 임의로 불규칙한 방식으로도 주사 전극 라인들을 그룹화 시키는 것이 가능하다.Meanwhile, in the method of dividing the scan electrode lines into a plurality of groups, groups may be formed by grouping a predetermined number of scan electrode lines in a physical arrangement order. For example, when the panel is formed of 800 scan electrode lines, the first to 100th scan electrode lines may be set as the first group and the 101 to 200th scan electrode lines may be set as the second group while being divided into eight groups. However, in grouping the scan electrode lines, adjacent neighboring lines may not be collected, but scan electrode lines spaced apart from each other may be collected in the same group. That is, the first, 9, 17, ... (8k + 1) th scan electrode lines are allocated to the first group, and the second, 10, 18, ... (8k + 2) th scan electrodes are allocated to the second group. Allocating lines. On the other hand, if necessary, it is possible to group the scan electrode lines in an arbitrary irregular manner.

도 7은 본 발명의 제2 실시예에 따른 구동 방법을 적용하기 위한 하나의 서브필드 구조를 나타내는 도면이다. 특히 도 7은 플라즈마 표시 패널의 주사 전극을 네 개의 그룹(G1,G2,G3,G4)으로 구분한 경우 본 발명의 하나의 서브필드(1SF)의 구조를 나타내는 도면이다. 하나의 서브필드(1SF)는 리셋 기간(R), 어드레스/유지 혼합 기간(T1), 공통유지기간(T2) 및 휘도보정기간(T3)으로 구성된다.7 is a diagram illustrating one subfield structure for applying the driving method according to the second embodiment of the present invention. In particular, FIG. 7 illustrates a structure of one subfield 1SF of the present invention when the scan electrodes of the plasma display panel are divided into four groups G1, G2, G3, and G4. One subfield 1SF is composed of a reset period R, an address / sustain mixing period T1, a common sustain period T2, and a luminance correction period T3.

리셋 기간(R)은 전체 주사전극 라인에 대해 리셋 파형을 인가하여 셀의 벽전하 상태를 초기화한다.In the reset period R, a reset waveform is applied to all of the scan electrode lines to initialize the wall charge state of the cell.

어드레스/유지 혼합기간(T1)은 제1 그룹(G1)에서 첫 번째 주사전극 라인(Y11)부터 마지막 주사전극 라인(Y1m)까지 순차적으로 어드레스 동작을 수행한다(AG1). 제1 그룹(G1)의 셀들에 대하여 어드레스 동작이 모두 완료되면 상기 제1 그룹(G1)의 셀들에 대해 유지방전 동작을 수행한다(S11).The address / hold mixing period T1 sequentially performs an address operation from the first scan electrode line Y11 to the last scan electrode line Y1m in the first group G1 (AG1). When all of the address operations are completed for the cells of the first group G1, the sustain discharge operation is performed on the cells of the first group G1 (S11).

제1 그룹(G1)의 제1 유지기간(S11)이 종료되면 제2 그룹(G2)의 셀들에 대한 어드레스 동작이 수행된다(AG2).When the first sustain period S11 of the first group G1 ends, an address operation is performed on the cells of the second group G2 (AG2).

제2 그룹(G2)의 어드레스기간(AG2)이 종료되면, 즉 제2 그룹(G2)에 속한 주사 전극 라인들(Y21,Y22,.,Y2m)에 대한 어드레스 동작이 모두 완료되면, 제2 그룹(G2)에 대한 제1 유지기간(S21)이 수행된다. 이 때, 이미 어드레스기간이 수행되었던 제1 그룹에서도 제2 유지기간(S12)이 수행된다. 그러나 만일, 제1 그룹의 제1 유지기간(S11)에 의하여 계조도가 만족된다면 제1 그룹의 제2 유지기간(S12)은 수행되지 않을 수도 있다. 물론 아직 어드레스기간이 수행되지 않은 셀들은 휴지상태를 유지한다. When the address period AG2 of the second group G2 ends, that is, when all address operations on the scan electrode lines Y21, Y22,..., And Y2m belonging to the second group G2 are completed, the second group The first holding period S21 for (G2) is performed. At this time, the second sustain period S12 is also performed in the first group in which the address period has already been performed. However, if the gray level is satisfied by the first sustain period S11 of the first group, the second sustain period S12 of the first group may not be performed. Of course, the cells for which the address period has not yet been performed remain idle.

제2 그룹(G2)의 제1 유지기간(S21)이 종료되면, 제3 그룹(G3)에 대해 전술한 바와 같은 방식으로 어드레스 기간(AG3)과 제1 유지기간(S31)이 수행되며, 제3 그룹(G3)의 제1 유지기간(S31)이 수행되는 동안 이미 어드레스기간이 수행된 제1, 제2 그룹(G1, G2)의 셀들에 대해서도 유지기간(S13, S22)이 수행될 수 있다. 그러나 만일, 제1, 제2 그룹의 제1 유지기간(S11, S21)에 의하여 계조도가 만족된다면, 추가적인 유지기간(S13, S22)은 수행되지 않을 수도 있다.When the first sustain period S21 of the second group G2 ends, the address period AG3 and the first sustain period S31 are performed in the same manner as described above with respect to the third group G3. During the first sustain period S31 of the third group G3, the sustain periods S13 and S22 may be performed for the cells of the first and second groups G1 and G2 that have already performed the address period. . However, if the gray level is satisfied by the first and second sustain periods S11 and S21 of the first and second groups, the additional sustain periods S13 and S22 may not be performed.

마지막으로, 상술한 바와 같은 과정을 거쳐 제4 그룹(G4)에 대해 어드레스 기간(AG4)과 제1 유지기간(S41)이 수행되며, 제4 그룹(G4)의 제1 유지기간(S41)이 수행되는 동안 이미 어드레스 기간이 수행된 제1, 제2, 제3 그룹(G1, G2, G3)의 셀들에 대해서도 유지기간(S14, S23, S32)이 수행될 수 있다.Finally, the address period AG4 and the first sustain period S41 are performed for the fourth group G4 through the above-described process, and the first sustain period S41 of the fourth group G4 is performed. During the execution, the sustain periods S14, S23, and S32 may also be performed for the cells of the first, second, and third groups G1, G2, and G3 that have already performed the address period.

도 7에서는 어느 한 그룹의 셀들에 대해 유지기간을 수행하는 동안에는, 그 이전에 어드레스 기간이 수행된 그룹의 셀들에 대해서도 모두 유지기간을 수행하는 예를 나타내고 있다. 이때, 단위 유지기간 동안 인가되는 유지펄스의 수가 동일하여, 이에 의해 발현되는 휘도가 동일하다고 가정하면, 제n그룹의 셀에 비하여, 제1그룹의 셀들은 n배의 휘도를 나타낼 것이다. 마찬가지로, 제n그룹의 셀에 비하여, 제2그룹의 셀들은 n-1배의 휘도를 나타낼 것이며, 제Gn-1그룹의 셀들은 2배의 휘도를 나타낼 것이다. 이와 같은 그룹별 휘도차를 균등하게 보정하기 위해서 소정의 추가적인 유지기간이 필요하며, 이를 위한 것이 휘도 보정 기간(T3)이다.7 illustrates an example in which the sustain period is performed for all the cells in the group in which the address period was previously performed while the sustain period is performed for one group of cells. At this time, assuming that the number of sustain pulses applied during the unit sustain period is the same, and thus the luminance expressed by the same is the same, the cells of the first group will exhibit n times the luminance as compared to the cells of the n-th group. Similarly, compared to the cells of the n-th group, the cells of the second group will exhibit n-1 times the luminance, and the cells of the Gn-1 group will exhibit the twice the luminance. In order to equally correct the luminance difference for each group, a predetermined additional holding period is required, which is a luminance correction period T3.

휘도보정기간(T3)은, 각 그룹별 셀들의 계조도가 서로 균등하게 보정되도록, 각 그룹별로 선택적으로 수행되는 유지방전기간이다.The luminance correction period T3 is a sustain discharge period that is selectively performed for each group so that the gray levels of the cells of each group are equally corrected with each other.

공통유지기간(T2)은, 모든 셀들에 대해 일정한 기간 동안 일제히 공통적으로 유지펄스를 인가하는 기간이며, 어드레스/유지 혼합기간(T1) 또는, 어드레스/유지 혼합기간(T1) 및 휘도보정기간(T3)에 의하여 각 서브필드에 할당된 계조도 사양이 만족되지 않는 경우에 선택적으로 수행될 수 있다. 공통유지기간(T2)은 도 7에 나타낸 바와 같이, 어드레스/유지 혼합기간(T1) 후에 수행될 수도 있고, 휘도 보정기간(T3) 후에 수행될 수도 있다.The common sustain period T2 is a period in which sustain pulses are commonly applied to all the cells simultaneously for a predetermined period of time, and the address / sustain mixing period T1 or the address / sustain mixing period T1 and the luminance correction period T3 May be selectively performed when the gradation diagram assigned to each subfield is not satisfied. The common holding period T2 may be performed after the address / holding mixing period T1, or may be performed after the luminance correction period T3, as shown in FIG.

또한, 서브필드의 가중치에 따라 공통유지기간(T2)의 크기를 적절히 가변하여 구현할 수 있다.In addition, the size of the common sustain period T2 may be appropriately changed according to the weight of the subfield.

또한, 어드레스/유지 혼합기간(T1)만으로 하나의 서브필드를 구현할 수도 있다. 구체적으로 한 그룹에 대한 어드레스 동작 및 유지방전 동작이 완료된 후에 다른 그룹의 어드레스 동작 및 유지방전 동작을 순차적으로 수행하며, 제1 그룹(G1)에서 제4 그룹(G4)까지 어드레스/유지기간이 순차적으로 수행된다.In addition, one subfield may be implemented only in the address / sustain mixing period T1. Specifically, after the address operation and sustain discharge operation for one group are completed, the address operation and sustain discharge operation of another group are sequentially performed, and the address / sustainment period is sequentially performed from the first group G1 to the fourth group G4. Is performed.

도 8은 본 발명의 제2 실시예에 따른 구동 방법을 적용하기 위한 파형의 일례를 나타낸 도면이다. 도 8은 도 6 및 도 7에서 설명한 구동 방법을 홀수 라인 그룹의 주사 전극(Yodd)과 짝수 라인 그룹의 주사 전극(Yeven) 및 유지 전극(X)에 적용한 플라즈마 표시 장치의 구동 파형도이다. 도 8은 도 6 및 도 7과 달리 주사 전극을 홀수 라인 그룹의 주사 전극(Yodd)과 짝수 라인 그룹의 주사 전극(Yeven)의 2 가지 그룹으로 나누어 구동시키는 것을 일례로 하였다.8 is a diagram showing an example of waveforms for applying the driving method according to the second embodiment of the present invention. FIG. 8 is a driving waveform diagram of the plasma display device in which the driving method described with reference to FIGS. 6 and 7 is applied to the scan electrodes Yod of the odd line group and the scan electrodes Yeven and the sustain electrode X of the even line group. 8 and 7, the scan electrode is driven by dividing the scan electrode into two groups, the scan electrode Yod of the odd line group and the scan electrode Yeven of the even line group.

리셋 기간(R)에서는 홀수 및 짝수 라인 그룹의 주사 전극(Yodd, Yeven)에 대해 리셋 파형을 인가하여 셀의 벽전하 상태를 초기화한다. 도 8의 리셋 파형은 도 5에 나타낸 파형이므로 자세한 설명을 생략한다.In the reset period R, a reset waveform is applied to the scan electrodes Yodd and Yeven of odd and even line groups to initialize the wall charge state of the cell. Since the reset waveform of FIG. 8 is the waveform shown in FIG. 5, detailed description thereof will be omitted.

어드레스/유지 혼합기간(T1)에서는 먼저, 홀수 라인 그룹의 주사 전극(Yodd)의 어드레스 기간(Aodd)이 수행되고, 홀수 라인 그룹의 주사 전극(Yodd)의 유지기간(Sodd)이 수행된다. 홀수 라인 그룹의 주사 전극(Yodd)의 유지기간(Sodd)이 완료된 후, 짝수 라인 그룹의 주사 전극(Yeven)의 어드레스 기간(Aeven)이 수행된다. 그 다음 홀수 라인 그룹의 주사 전극(Yodd)의 두 번째 유지기간(S12)과 짝수 라인 그룹의 주사 전극(Yeven)의 첫 번째 유지기간(S21)이 함께 수행된다.In the address / sustain mixing period T1, first, the address period Aodd of the scan electrode Yodd of the odd line group is performed, and the sustain period Sodd of the scan electrode Yodd of the odd line group is performed. After the sustain period Sodd of the scan electrodes Yod of the odd line group is completed, the address period Aeven of the scan electrodes Yeven of the even line group is performed. Then, the second sustain period S12 of the scan electrode Yod of the odd line group and the first sustain period S21 of the scan electrode Yeven of the even line group are performed together.

보다 구체적으로, 먼저 홀수 라인 그룹의 주사 전극(Yodd)들에 대해서 어드레스/유지 혼합 기간(T1)의 어드레스 기간(Aodd)이 수행된다. 어드레스 기간(Aodd)에서는 짝수 라인 그룹의 주사 전극(Yeven)들이 VscH 전압으로 유지된 상태에서 홀수 라인 그룹의 주사 전극(Yodd)에 순차적으로 VscL 전압을 가지는 주사 펄스가 인가된다. 그리고 도시하지는 않았지만 주사 펄스가 인가된 주사 전극에 의해 형성되는 셀 중 선택하고자 하는 셀을 형성하는 어드레스 전극에 어드레스 전압이 인가된다. 그러면 어드레스 전극에 인가된 어드레스 전압과 주사 전극에 인가된 전압(VscL)의 차이 및 어드레스 전극 및 주사 전극에 형성된 벽 전하에 의한 벽 전압에 의해 어드레스 방전이 일어나서 주사 전극과 유지 전극에 벽 전압이 형성된다.More specifically, first, the address period Aodd of the address / sustain mixing period T1 is performed on the scan electrodes Yodd of the odd line group. In the address period Aodd, a scan pulse having a VscL voltage is sequentially applied to the scan electrodes Yodd of the odd line group while the scan electrodes Yeven of the even line group are maintained at the VscH voltage. Although not shown, an address voltage is applied to an address electrode forming a cell to be selected among cells formed by a scan electrode to which a scan pulse is applied. Then, an address discharge occurs due to a difference between the address voltage applied to the address electrode and the voltage VscL applied to the scan electrode and the wall voltage caused by the wall charges formed on the address electrode and the scan electrode, thereby forming a wall voltage on the scan electrode and the sustain electrode. do.

그리고 어드레스/유지 혼합 기간(T1)의 유지 기간(Sodd)에서는 주사 전극(Yodd, Yeven)에 유지방전 펄스를 인가하고, 유지 전극(X)은 기준 전압(0V)으로 바이어스된다. 도 8에서는 주사 전극(Yodd, Yeven)에 한 번의 유지방전 펄스를 인가한 것으로 도시하였다. 그리고 유지방전 펄스는 하이 레벨 전압(도 8에서는 Vs 전압)과 로우 레벨 전압(도 8에서는 -Vs 전압)을 가지며, Vs 전압 또는 -Vs 전압은 벽 전압과 함께 유지방전을 일으킬 수 있는 전압이다. 먼저, 주사 전극(Yodd, Yeven)에 Vs 전압이 인가되고 유지 전극(X)은 기준 전압(0V)으로 바이어스되어 있으며, 어드레스 기간(Aodd)에서 어드레스 방전에 의해 홀수 라인 그룹의 주사 전극(Yodd)과 유지 전극(X) 사이에 벽 전압이 형성된 셀에서는 이 벽 전압과 홀수 라인 그룹의 주사 전극(Yodd)과 유지 전극(X)의 전압차(Vs)에 의해 유지방전이 일어나서 홀수 라인 그룹의 주사 전극(Yodd)과 유지 전극(X)에 반대 극성의 벽 전압이 형성된다. 한편, 어드레스/유지 혼합 기간(T1)의 유지 기간(Sodd)에서 짝수 라인 그룹의 주사 전극(Yeven)에도 유지방전 펄스(Vs)가 인가되지만 어드레스 기간(Aodd)에서 짝수 라인 그룹의 주사 전극(Yeven)과 유지 전극(X) 사이에 벽 전압이 형성되어 있지 않으므로 유지방전이 일어나지 않는다. 이처럼 홀수 라인 그룹의 주사 전극(Yodd)들에 대해서 어드레스/유지 혼합 기간(T1)의 어드레스 기간(Aodd) 및 유지 기간(Sodd)이 완료되면 이어서 짝수 라인 그룹의 주사 전극(Yeven)들에 대해서 어드레스/유지 혼합 기간(T1)의 어드레스 기간(Aeven) 및 유지 기간(Seven)이 수행된다.In the sustain period Sodd of the address / sustain mixing period T1, a sustain discharge pulse is applied to the scan electrodes Yodd and Yeven, and the sustain electrode X is biased to the reference voltage (0V). In FIG. 8, one sustain discharge pulse is applied to the scan electrodes Yodd and Yeven. The sustain discharge pulse has a high level voltage (Vs voltage in FIG. 8) and a low level voltage (-Vs voltage in FIG. 8), and the voltage Vs or -Vs is a voltage capable of causing sustain discharge along with the wall voltage. First, the Vs voltage is applied to the scan electrodes Yodd and Yeven, the sustain electrode X is biased to the reference voltage 0V, and the scan electrodes Yodd of the odd line group are caused by the address discharge in the address period Aodd. In a cell in which a wall voltage is formed between the sustain electrode and the sustain electrode X, sustain discharge occurs due to the wall voltage and the voltage difference Vs between the scan electrode Yodd and the sustain electrode X of the odd line group, and the scan of the odd line group is performed. Wall voltages of opposite polarities are formed on the electrode Yodd and the sustain electrode X. FIG. On the other hand, the sustain discharge pulse Vs is also applied to the scan electrode Yeven of the even line group in the sustain period Sodd of the address / sustain mixing period T1, but the scan electrode Yeven of the even line group in the address period Aodd. And no sustain voltage are generated between the sustain electrode X and the sustain electrode X. As such, when the address periods Aodd and the sustain period Sod of the address / sustain mixing period T1 are completed for the scan electrodes Yodds of the odd line group, the addresses of the scan electrodes Yeven of the even line group are next. The address period Aeven and the sustain period Seven of the / hold mixing period T1 are performed.

짝수 라인 그룹의 주사 전극(Yeven)들에 대해서, 어드레스/유지 혼합 기간 (T1)의 어드레스 기간(Aeven)에서는 홀수 라인 그룹의 주사 전극(Yodd)을 VscH 전압으로 유지한 상태에서 짝수 라인 그룹의 주사 전극(Yeven)에 순차적으로 VscL 전압을 가지는 주사 펄스가 인가된다. 그리고 앞서 설명한 것처럼 VscL 전압이 인가된 주사 전극(Y)에 의해 형성되는 셀 중 선택하고자 하는 셀을 형성하는 어드레스 전극(Aeven)에 어드레스 전압이 인가되어 벽 전압이 형성된다. 그리고 도 8에서와 같이 유지 기간(Sodd)과 어드레스 기간(Aeven)은 서로 분리된 것으로 도시하였지만, 두 기간(Sodd, Aeven)을 유지 기간(Sodd)의 일부와 어드레스 기간(Aeven)이 겹치는 것으로 도시할 수도 있다.For the scan electrodes Yeven of the even line group, in the address period Aeven of the address / sustain mixing period T1, the scan of the even line group while maintaining the scan electrode Yodd of the odd line group at the VscH voltage. Scan pulses having a VscL voltage are sequentially applied to the electrode Yeven. As described above, the wall voltage is formed by applying the address voltage to the address electrode Aeven which forms the cell to be selected among the cells formed by the scan electrode Y to which the VscL voltage is applied. Although the sustain period Sodd and the address period Aeven are shown as being separated from each other, as shown in FIG. 8, the two periods Sodd and Aeven are shown as being overlapped with a part of the sustain period Sodd and the address period Aeven. You may.

그리고 어드레스/유지 혼합 기간(T1)의 유지 기간(Seven)에서는 주사 전극(Yodd, Yeven)에 유지방전 펄스가 인가되고, 유지 전극(X)은 기준 전압(0V)으로 바이어스된다. 유지 기간(Sodd)에서와 마찬가지로 유지방전 펄스는 하이 레벨 전압(도 8에서는 Vs 전압)과 로우 레벨 전압(도 8에서는 -Vs 전압)을 가지며, Vs 전압 또는 -Vs 전압은 벽 전압과 함께 유지방전을 일으킬 수 있는 전압이다. 도 8에서는 어드레스/유지 혼합 기간(T1)의 유지 기간(Seven)에서 짝수 라인 그룹의 주사 전극(Yeven)의 셀 중에서 어드레스 기간(Aeven)에 벽전압이 형성된 셀에서만 유지방전이 일어나도록 도시하였다. 그러나 홀수 라인 그룹의 주사 전극(Yodd)의 셀 중에서 어드레스 기간(Aodd)에 벽전압이 형성된 셀은 (+) 벽전하가 쌓인 상태에서 유지 기간(Seven)에 하이 레벨 전압이 인가될 경우 유지방전이 발생할 수 있다. In the sustain period Seven of the address / sustain mixing period T1, a sustain discharge pulse is applied to the scan electrodes Yodd and Yeven, and the sustain electrode X is biased to the reference voltage (0V). As in the sustain period (Sodd), the sustain discharge pulse has a high level voltage (Vs voltage in FIG. 8) and a low level voltage (-Vs voltage in FIG. 8), and the Vs voltage or -Vs voltage is sustained along with the wall voltage. This can cause voltage. In FIG. 8, the sustain discharge is generated only in a cell in which the wall voltage is formed in the address period Aeven of the cells of the scan electrodes Yeven of the even line group in the sustain period Seven of the address / sustain mixing period T1. However, in the cells of the scan electrode Yodd of the odd line group, the cell in which the wall voltage is formed in the address period Aodd has a sustain discharge when the high level voltage is applied in the sustain period while the positive wall charges are accumulated. May occur.

그 다음 공통유지기간(T2)에서, 전체 주사 전극(Yodd, Yeven)에 하이 레벨 전압과 로우 레벨 전압을 가지는 유지방전 펄스가 교대로 인가되고, 유지 전극(X) 은 기준 전압(0V)으로 바이어스되어 전체 주사 전극(Yodd, Yeven)에 대해서 공통으로 유지방전이 수행된다.Then, in the common sustain period T2, sustain discharge pulses having a high level voltage and a low level voltage are alternately applied to all the scan electrodes Yodd and Yeven, and the sustain electrode X is biased to the reference voltage (0 V). As a result, sustain discharge is performed to all the scan electrodes Yodd and Yeven in common.

따라서 도 8의 서브필드에서, 홀수 라인 그룹의 주사 전극(Yodd)과 짝수 라인 그룹의 주사 전극(Yeven)에서는 동일하게 6회의 방전이 이루어진다. Therefore, in the subfield of FIG. 8, six discharges are similarly performed on the scan electrode Yodd of the odd line group and the scan electrode Yeven of the even line group.

도 8의 서브필드에서는 어드레스/유지 혼합 기간(T1)에서 이미 홀수 라인 그룹의 주사 전극(Yodd)과 짝수 라인 그룹의 주사 전극(Yeven)에서 발생하는 유지방전의 횟수가 동일하므로, 도 7과 같이 별도의 휘도보정기간(T3)을 필요로 하지 않는다.In the subfield of FIG. 8, the number of sustain discharges generated in the scan electrode Yod of the odd line group and the scan electrode Yeven of the even line group is the same in the address / sustain mixing period T1, as shown in FIG. 7. There is no need for a separate luminance correction period T3.

그러나, 도 8과 같은 구동 파형에 있어서, 어드레스/유지 혼합 기간(T1)의 짝수 라인 그룹의 어드레스 기간(Aeven)이 수행되는 동안, 홀수 라인 그룹의 주사 전극(Yodd)에서 오방전이 일어날 수 있다.However, in the driving waveform as shown in FIG. 8, while the address period Aeven of the even line group of the address / sustain mixing period T1 is performed, erroneous discharge may occur in the scan electrode Yodd of the odd line group.

즉, 어드레스/유지 혼합 기간(T1)의 유지 기간(Sodd)에서 홀수 라인그룹의 주사 전극(Yodd)에 하이 레벨 전압이 인가되면, 홀수 라인 그룹의 주사 전극(Yodd)에는 음(-)의 벽전하가 쌓이게 된다.That is, when a high level voltage is applied to the scan electrode Yodd of the odd line group in the sustain period Sodd of the address / sustain mixing period T1, a negative wall is applied to the scan electrode Yodd of the odd line group. Electric charges will accumulate.

다음으로, 어드레스 기간(Aeven)이 수행되는 동안, 홀수 라인 그룹의 주사 전극(Yodd)에 인가되는 전압(VscH)이 유지 전극(X)에 인가되는 전압(0V)보다 낮기 때문에, 홀수 라인 그룹의 주사 전극(Yodd)과 유지 전극(X) 사이의 벽전압이 이미 크게 형성된 셀에서는 홀수 라인 그룹의 주사 전극(Yodd)과 유지 전극(X) 사이의 전압차(VscH)에 의해서, 오방전이 일어날 수 있다. Next, during the address period Aeven, since the voltage VscH applied to the scan electrode Yodd of the odd line group is lower than the voltage 0V applied to the sustain electrode X, the odd line group In a cell in which the wall voltage between the scan electrode Yodd and the sustain electrode X is already large, erroneous discharge may occur due to the voltage difference VscH between the scan electrode Yodd and the sustain electrode X of an odd line group. have.

따라서, 홀수 라인 그룹의 주사 전극(Yodd)의 셀 중에서 어드레스 기간 (Aeven)에 오방전이 발생하면, 짝수 라인 그룹의 주사 전극(Yeven)과 홀수 라인 그룹의 주사 전극(Yodd)의 총 유지 방전 횟수가 달라지게 되어 전체적으로 휘도가 불안정해지게 된다. 따라서, 상기와 같이 홀수 라인 그룹의 주사 전극(Yodd)에서 발생하는 오방전으로 인해 휘도가 불안정해지는 문제점을 해결할 수 있는 다른 구동 파형에 대해서 도 9를 참조하여 설명하기로 한다.Therefore, when an erroneous discharge occurs in the address period Aeven among the cells of the scan electrodes Yodd in the odd line group, the total number of sustain discharges of the scan electrodes Yeven in the even line group and the scan electrode Yodd in the odd line group is increased. The brightness becomes unstable as a whole. Accordingly, another driving waveform capable of solving the problem that luminance is unstable due to misdischarge generated in the scan electrodes Yodd of the odd line group will be described with reference to FIG. 9.

도 9는 본 발명의 제2 실시예에 따른 구동 방법을 적용하기 위한 파형의 다른 일례를 나타낸 도면이다. 도 9를 보면, 하나의 서브필드(SF)는 리셋 기간(R), 어드레스/유지 혼합 기간(T1), 공통 유지 기간(T2) 및 휘도 보정 기간(T3)으로 이루어지며, 도 7과 달리 공통유지기간(T2)은 휘도 보정기간(T3) 후에 수행하도록 도시하였다.9 is a view showing another example of a waveform for applying the driving method according to the second embodiment of the present invention. Referring to FIG. 9, one subfield SF includes a reset period R, an address / sustain mixing period T1, a common sustain period T2, and a luminance correction period T3. The holding period T2 is shown to be performed after the luminance correction period T3.

리셋 기간(R)은 상승 기간 및 하강 기간으로 이루어 지며, 전체 주사 전극 라인(Yodd, Yeven)에 대해 리셋 파형을 인가하여 셀의 벽전하를 초기화한다. 도 9의 리셋 파형은 도 5에서 설명하였으므로 자세한 설명을 생략한다. 도 8과 마찬가지로 어드레스/유지 혼합기간(T1)에서는 유지 전극(X)은 기준 전압(0V)으로 바이어스한 상태에서, 홀수 라인 그룹의 주사 전극(Yodd)에 대한 어드레스 기간(Aodd)과 유지기간(Sodd)이 먼저 수행되며, 다음으로 짝수 라인 그룹의 주사 전극(Yeven)에 대한 어드레스 기간(Aeven)과 유지기간(Seven)이 수행되는 것으로 도시하였다.The reset period R consists of a rising period and a falling period, and resets the wall charge of the cell by applying a reset waveform to all of the scan electrode lines Yodd and Yeven. Since the reset waveform of FIG. 9 has been described with reference to FIG. 5, a detailed description thereof will be omitted. As in FIG. 8, in the address / sustain mixing period T1, the sustain period X is biased to the reference voltage (0V), and the address period Aodd and the sustain period (for the scan electrodes Yodd of the odd line group) are maintained. Sodd) is performed first, followed by address periods Aeven and sustain periods Seven for the even-numbered scan electrodes Yeven.

도 9에서 보는 바와 같이, 도 8에 따른 구동 파형과 달리 유지기간(Sodd)에서는 홀수 라인 그룹의 주사 전극(Yodd)과 짝수 라인 그룹의 주사 전극(Yeven)에 각각 하이 레벨 전압(도 9에서는 Vs 전압)과 로우 레벨 전압(도 9에서는 -Vs 전압) 을 한 번씩 인가한다.As shown in FIG. 9, unlike the driving waveform according to FIG. 8, in the sustain period Sodd, the high level voltage (Vs in FIG. 9) is applied to the scan electrode Yod of the odd line group and the scan electrode Yeven of the even line group, respectively. Voltage) and the low level voltage (-Vs voltage in FIG. 9) are applied once.

이때, 홀수 라인 그룹의 주사 전극(Yodd)에 마지막으로 인가되는 전압이 Vs 전압이므로, 홀수 라인 그룹의 주사 전극(Yodd)에는 (+) 벽전하가 쌓이게 된다. 다음으로 어드레스 기간(Aeven)이 수행되는 동안, 홀수 라인 그룹의 주사 전극(Yodd)에 인가되는 전압(VscH)이 유지 전극(X)에 인가되는 전압(0V)보다 낮기 때문에 홀수 라인의 주사 전극(Yodd)과 유지 전극(X) 사이에는 오방전이 발생할 수 없다. At this time, since the last voltage applied to the scan electrode Yodd of the odd line group is the Vs voltage, positive wall charges are accumulated on the scan electrode Yodd of the odd line group. Next, during the address period Aeven, since the voltage VscH applied to the scan electrode Yodd of the odd line group is lower than the voltage 0V applied to the sustain electrode X, the scan electrode of the odd line Yodd) and the sustain electrode X cannot generate an erroneous discharge.

그리고, 홀수 라인 그룹의 주사 전극(Yodd)에는 (+) 벽전하가 쌓여 있으므로, 유지 기간(Seven)에 전체 주사 전극 라인(Yodd, Yeven)에 하이 레벨 전압을 인가시키면 짝수 라인 그룹의 주사 전극(Yeven) 뿐만 아니라 홀수 라인 그룹의 주사 전극(Yodd)에도 유지 방전이 일어난다. 따라서, 도 9는 도 8과 달리 유지 기간(Seven)에서 짝수 라인 그룹의 주사 전극(Yeven)과 홀수 라인 그룹의 주사 전극(Yodd) 모두 유지 방전이 일어난다. Since the positive wall charges are accumulated in the scan electrodes Yodd of the odd line group, when the high level voltage is applied to all the scan electrode lines Yodd and Yeven during the sustain period Seven, the scan electrodes of the even line group ( In addition to Yeven, sustain discharge occurs in the scan electrodes Yodd in the odd line group. Thus, unlike FIG. 8, in the sustain period Seven, sustain discharge occurs in both the scan electrode Yeven of the even line group and the scan electrode Yodd in the odd line group.

따라서, 도 9에서와 같이 어드레스/유지 혼합기간(T1)에서 짝수 라인 그룹의 주사 전극(Yeven)과 홀수 라인 그룹의 주사 전극(Yodd)에 발생하는 유지 방전의 횟수에 차이가 생기므로, 이를 보정하기 위해 휘도보정기간(T3)을 갖는다. Therefore, as shown in FIG. 9, a difference occurs in the number of sustain discharges generated in the scan electrode Yeven of the even line group and the scan electrode Yodd in the odd line group in the address / sustain mixing period T1. In order to achieve this, the luminance correction period T3 is applied.

휘도보정기간(T3)은 각 그룹별 셀들의 계조도가 서로 균등하게 보정되도록 각 그룹별로 선택적으로 수행되는 유지 방전 기간이다.The luminance correction period T3 is a sustain discharge period that is selectively performed for each group so that the gray levels of the cells of each group are equally corrected with each other.

즉, 홀수 라인 그룹의 주사 전극(Yodd)과 짝수 라인 그룹의 주사 전극(Yeven)의 셀이 동일한 휘도를 갖게 하기 위하여, 휘도보정기간(T3)에는 홀수 라인 그룹의 주사 전극(Yodd)에는 유지 방전이 일어나지 않도록 하고, 짝수 라인 그룹의 주사 전극(Yeven)에서만 유지 방전이 일어나도록 한다.That is, in order to make the cells of the scan electrodes Yodd of the odd line group and the scan electrodes Yeven of the even line group have the same luminance, the sustain discharge is applied to the scan electrodes Yodd of the odd line group during the luminance correction period T3. Does not occur, and sustain discharge occurs only in the scan electrodes Yeven of the even line group.

따라서, 도 9에서와 같이, 휘도보정기간(T3)에 짝수 라인 그룹의 주사 전극(Yeven)에 Vs 전압을 인가하고, 홀수 라인 그룹의 주사 전극(Yodd)에 Vs 전압보다 높은 전압 레벨을 가지는 Vc 전압을 인가한다. 그러면, 홀수 라인 그룹의 주사 전극(Yodd)과 유지 전극(X) 사이의 전압차가 작으므로, 방전이 발생하지 않고 짝수 라인의 주사 전극(Yeven)에서만 유지 방전이 발생한다. 그리고 나서, 홀수 라인의 주사 전극(Yodd)과 짝수 라인의 주사 전극(Yeven)에 모두 Vs 전압을 인가한다. 그러면, 홀수 라인 그룹의 주사 전극(Yodd)에서는 직전에 유지 방전이 일어나지 않았으므로, 여전히 (-) 벽전하가 쌓여 있는 상태가 되어 유지 방전이 일어나지 않게 되고, 짝수 라인 그룹의 주사 전극(Yeven)에서만 유지 방전이 일어나게 된다. Accordingly, as shown in FIG. 9, Vs voltage is applied to the scan electrodes Yeven of the even-numbered line group during the luminance correction period T3, and Vc has a voltage level higher than Vs voltage to the scan electrodes Yodd of the odd-numbered line group. Apply voltage. Then, since the voltage difference between the scan electrode Yodd of the odd line group and the sustain electrode X is small, the discharge does not occur, and the sustain discharge occurs only in the scan electrode Yeven of the even line. Then, the voltage Vs is applied to both the scan electrode Yodd of the odd line and the scan electrode Yeven of the even line. Then, since the sustain discharge did not occur immediately before the scan electrode Yodd of the odd line group, the negative wall charges are still accumulated, so that the sustain discharge does not occur, and only the scan electrode Yeven of the even line group Sustained discharge occurs.

이와 같은 방법으로, 휘도보정기간(T3)에서 홀수 라인 그룹의 주사 전극(Yodd)의 유지 방전 횟수를 어드레스/유지 혼합기간(T1)의 유지기간(Sodd)에서의 유지 방전 횟수만큼 제한하여 홀수 라인 그룹의 주사 전극(Yodd)과 짝수 라인 그룹의 주사 전극(Yeven)의 휘도를 동일하게 한다. In this manner, the number of sustain discharges of the scan electrodes Yodd of the odd line group in the luminance correction period T3 is limited to the number of sustain discharges in the sustain period Sodd of the address / sustain mixing period T1. The luminance of the scan electrode Yodd of the group and the scan electrode Yeven of the even line group are made equal.

다음으로, 공통 유지 기간(T2)에서, 홀수 라인 그룹의 주사 전극(Yodd)과 짝수 라인 그룹의 주사 전극(Yeven)에 유지 방전 펄스가 인가되어 홀수 라인 그룹의 주사 전극(Yodd)과 짝수 라인 그룹의 주사 전극(Yeven)에 대해서 공통으로 유지 방전이 수행된다. Next, in the common sustain period T2, sustain discharge pulses are applied to the scan electrodes Yod of the odd line group and the scan electrodes Yeven of the even line group, thereby applying the scan electrodes Yodd and the even line group of the odd line group. The sustain discharge is performed in common to the scan electrode Yeven of.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리 범위에 속하는 것이다.Although the preferred embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concepts of the invention defined in the following claims are also provided. It belongs to the scope of rights.

이상에서 설명한 바와 같이 본 발명에 따르면, 유지 전극은 일정한 전압으로 바이어스한 상태에서 주사 전극에만 구동 파형이 인가되므로 실질적으로 하나의 보드만으로 구동하는 통합 보드를 구현할 수 있으며, 이에 따라 단가가 절감된다.As described above, according to the present invention, since the driving waveform is applied only to the scan electrode while the sustain electrode is biased at a constant voltage, the integrated board driving with only one board can be realized, thereby reducing the unit cost.

또한, 본 발명에 따르면 구동 회로의 추가없이 표시 패널을 구성하는 셀들을 전극 라인별로 구분하여 구동할 수 있다. 또한, 구동 회로의 추가없이 표시 패널을 구성하는 셀들을 전극 라인별로 구분하고, 프레임-서브필드 방식으로 계조성을 표현함에 있어서, 어드레스 기간과 유지기간 사이의 시간적인 갭을 최소화하여 유지기간에서 원활한 유지방전이 일어나도록 할 수 있다.In addition, according to the present invention, the cells constituting the display panel may be divided and driven by electrode lines without adding a driving circuit. In addition, when the cells constituting the display panel are divided by electrode lines without adding a driving circuit, and the gray level is expressed in a frame-subfield method, the time gap between the address period and the sustain period is minimized, thereby maintaining smooth maintenance in the sustain period. Discharge may occur.

Claims (16)

복수의 제1 전극 및 복수의 제2 전극을 포함하는 플라즈마 표시 장치에서 한 프레임을 복수의 서브필드로 나누어 구동하는 방법에 있어서, 상기 복수의 제2 전극은 제1 그룹 및 제2 그룹을 포함하는 복수의 그룹으로 분할하고, 상기 각 그룹에 각각 대응하는 복수의 어드레스 기간 및 복수의 유지 기간을 포함하는 적어도 하나의 서브필드에서,In a plasma display device including a plurality of first electrodes and a plurality of second electrodes, a frame is driven by dividing a frame into a plurality of subfields, wherein the plurality of second electrodes include a first group and a second group. In at least one subfield divided into a plurality of groups and including a plurality of address periods and a plurality of sustain periods respectively corresponding to the groups, 상기 제1 및 제2 그룹 각각의 어드레스 기간에서 상기 제1 및 제2 그룹의 셀 중에서 각각 표시할 셀들을 선택하는 단계; Selecting cells to be displayed from among cells of the first and second groups, respectively, in an address period of each of the first and second groups; 상기 복수의 유지 기간 중 상기 제1 그룹의 어드레스 기간과 상기 제2 그룹의 어드레스 기간 사이에 위치하는 제1 유지 기간에서, 상기 복수의 제1 전극을 제1 전압으로 바이어스한 상태에서, 상기 복수의 제2 전극에 상기 제1 전압보다 높은 제2 전압과 상기 제1 전압보다 낮은 제3 전압을 교대로 인가하고, 마지막 번째로 상기 제3 전압을 인가하는 단계를 포함하는 플라즈마 표시 장치의 구동 방법. The plurality of first electrodes in a state in which the plurality of first electrodes are biased to a first voltage in a first sustain period that is located between an address period of the first group and an address period of the second group among the plurality of sustain periods; Alternately applying a second voltage higher than the first voltage and a third voltage lower than the first voltage to the second electrode, and finally applying the third voltage to the second electrode. 제1항에 있어서,The method of claim 1, 상기 제1 및 제2 그룹 각각의 어드레스 기간에서 상기 복수의 제1 전극을 상기 제1 전압으로 바이어스하는 플라즈마 표시 장치의 구동 방법.And driving the plurality of first electrodes to the first voltage in an address period of each of the first and second groups. 제1항에 있어서,The method of claim 1, 상기 복수의 유지 기간 중 상기 제2 그룹의 어드레스 기간 이후에 위치하는 제2 유지 기간에서, 상기 복수의 제1 전극을 상기 제1 전압으로 바이어스한 상태에서, 상기 제1 그룹의 제2 전극에 상기 제2 전압 레벨과 상기 제3 전압 레벨 사이에 해당하는 제4 전압을 적어도 한번 인가하는 단계를 더 포함하는 플라즈마 표시 장치의 구동 방법. In the second sustain period which is located after the address period of the second group of the plurality of sustain periods, the second electrodes of the first group are connected to the second electrodes while the plurality of first electrodes are biased to the first voltage. And applying at least one fourth voltage corresponding to a second voltage level between the second voltage level and the third voltage level. 제3항에 있어서,The method of claim 3, 상기 제4 전압이 인가되는 동안 상기 제2 그룹의 제2 전극에는 상기 제3 전압을 인가하는 플라즈마 표시 장치의 구동 방법. And applying the third voltage to the second electrode of the second group while the fourth voltage is applied. 제3항에 있어서,The method of claim 3, 상기 제2 유지 기간에서, 상기 제4 전압이 인가되는 기간을 제외한 기간에서는 상기 복수의 제2 전극에 상기 제2 전압과 상기 제3 전압을 교대로 인가하는 플라즈마 표시 장치의 구동 방법.And the second voltage and the third voltage are alternately applied to the plurality of second electrodes in the second sustain period except for the period in which the fourth voltage is applied. 제3항에 있어서,The method of claim 3, 상기 제4 전압 및 상기 제4 전압에 연속하여 상기 제1 그룹의 제2 전극에 인가되는 제5 전압에 의해, 상기 제1 그룹의 제2 전극에 의해 형성되는 방전 셀에서는 유지 방전이 발생하지 않는 플라즈마 표시 장치의 구동 방법.The sustain discharge does not occur in the discharge cells formed by the second electrode of the first group by the fifth voltage applied to the second electrode of the first group in succession to the fourth voltage and the fourth voltage. A method of driving a plasma display device. 제1항 내지 제6항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 6, 상기 제1 전압은 접지 전압인 플라즈마 표시 장치의 구동 방법.And the first voltage is a ground voltage. 제3항 또는 제5항에 있어서,The method according to claim 3 or 5, 상기 제2 전압과 상기 제3 전압은 크기가 같고 위상이 반대인 플라즈마 표시 장치의 구동 방법.And the second voltage and the third voltage are equal in magnitude and opposite in phase. 제1항에 있어서,The method of claim 1, 상기 유지 기간은 모든 그룹에 대하여 일정 기간 동안 공통적으로 유지 방전을 수행하는 공통 기간을 더 포함하는 플라즈마 표시 장치의 구동 방법.The sustain period further includes a common period for performing sustain discharge in common for a predetermined period for all groups. 복수의 제1 전극 및 복수의 제2 전극을 포함하는 플라즈마 표시 패널;A plasma display panel including a plurality of first electrodes and a plurality of second electrodes; 상기 제2 전극에 상기 플라즈마 표시 패널이 영상을 표시하기 위한 구동 파형을 인가하며 상기 영상이 표시되는 동안 상기 제1 전극을 제1 전압으로 바이어스하는 구동 보드를 포함하며, 상기 플라즈마 표시 패널과 대항하고 있는 샤시 베이스를 포함하며,A driving board for applying a driving waveform for displaying an image by the plasma display panel to the second electrode and biasing the first electrode to a first voltage while the image is displayed, and opposing the plasma display panel; Includes a chassis base, 상기 구동 보드는,The drive board, 상기 복수의 제2 전극은 제1 그룹 및 제2 그룹을 포함하는 복수의 그룹으로 분할하고, 상기 각 그룹에 각각 대응하는 복수의 어드레스 기간 및 복수의 유지 기간을 포함하는 적어도 하나의 서브필드에서,The plurality of second electrodes are divided into a plurality of groups including a first group and a second group, and in at least one subfield including a plurality of address periods and a plurality of sustain periods, respectively, corresponding to each of the groups, 상기 제1 및 제2 그룹 각각의 어드레스 기간에서 상기 제1 및 제2 그룹의 셀 중에서 각각 표시할 셀들을 선택하고,Selecting cells to be displayed from the cells of the first and second groups, respectively, in the address period of each of the first and second groups, 상기 복수의 유지 기간 중 상기 제1 그룹의 어드레스 기간과 상기 제2 그룹의 어드레스 기간 사이에 위치하는 제1 유지 기간에서, 상기 복수의 제2 전극에 상기 제1 전압보다 높은 제2 전압과 상기 제1 전압보다 낮은 제3 전압을 교대로 인가하고, 마지막 번째로 상기 제3 전압을 인가하는 플라즈마 표시 장치. A second voltage higher than the first voltage and the first voltage in the plurality of second electrodes in a first sustain period, the first sustain period being between the address period of the first group and the address period of the second group of the plurality of sustain periods; And applying a third voltage lower than one voltage, and finally applying the third voltage. 제10항에 있어서,The method of claim 10, 상기 복수의 유지 기간 중 상기 제2 그룹의 어드레스 기간 이후에 위치하는 제2 유지 기간에서, 상기 제1 그룹의 제2 전극에 상기 제2 전압 레벨과 상기 제3 전압 레벨 사이에 해당하는 제4 전압을 적어도 한번 인가하는 플라즈마 표시 장치. A fourth voltage corresponding to the second voltage level between the second voltage level and the third voltage level in the second electrode of the first group in a second sustain period positioned after the address period of the second group among the plurality of sustain periods; Plasma display device for applying at least once. 제11항에 있어서,The method of claim 11, 상기 제2 유지 기간에서, 상기 제4 전압이 인가되는 기간을 제외한 기간에서는 상기 복수의 제2 전극에 상기 제2 전압과 상기 제3 전압을 교대로 인가하는 플라즈마 표시 장치.And the second voltage and the third voltage are alternately applied to the plurality of second electrodes in a period other than the period in which the fourth voltage is applied in the second sustain period. 제11항에 있어서,The method of claim 11, 상기 제4 전압 및 상기 제4 전압에 연속하여 상기 제1 그룹의 제2 전극에 인가되는 제5 전압에 의해, 상기 제1 그룹의 제2 전극에 의해 형성되는 방전 셀에서 는 유지 방전이 발생하지 않는 플라즈마 표시 장치.The sustain discharge does not occur in the discharge cells formed by the second electrode of the first group by the fifth voltage applied to the second electrode of the first group in succession to the fourth voltage and the fourth voltage. Do not plasma display device. 제10항에 있어서,The method of claim 10, 상기 제1 전압은 접지 전압인 플라즈마 표시 장치.And the first voltage is a ground voltage. 제10항 또는 제11항에 있어서,The method according to claim 10 or 11, wherein 상기 제2 전압과 상기 제3 전압은 크기가 같고 위상이 반대인 플라즈마 표시 장치.And the second voltage and the third voltage are equal in magnitude and opposite in phase. 제10항에 있어서,The method of claim 10, 상기 유지 기간은 모든 그룹에 대하여 일정 기간 동안 공통적으로 유지 방전을 수행하는 공통 기간을 더 포함하는 플라즈마 표시 장치.The sustain period further includes a common period in which sustain discharge is commonly performed for all groups for a predetermined period.
KR1020050080780A 2004-11-15 2005-08-31 Plasma display device and driving method thereof KR100637446B1 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020050080780A KR100637446B1 (en) 2005-08-31 2005-08-31 Plasma display device and driving method thereof
US11/258,730 US7656367B2 (en) 2004-11-15 2005-10-25 Plasma display device and driving method thereof
EP05110001A EP1657700B1 (en) 2004-11-15 2005-10-26 Plasma display device and driving method thereof
DE602005019671T DE602005019671D1 (en) 2004-11-15 2005-10-26 Plasma display device and method for its control
JP2005330206A JP2006146217A (en) 2004-11-15 2005-11-15 Plasma display device and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050080780A KR100637446B1 (en) 2005-08-31 2005-08-31 Plasma display device and driving method thereof

Publications (1)

Publication Number Publication Date
KR100637446B1 true KR100637446B1 (en) 2006-10-20

Family

ID=37621698

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050080780A KR100637446B1 (en) 2004-11-15 2005-08-31 Plasma display device and driving method thereof

Country Status (1)

Country Link
KR (1) KR100637446B1 (en)

Similar Documents

Publication Publication Date Title
KR100290830B1 (en) Plasma display panel driving method and device
US20050264477A1 (en) Plasma display panel driving method
US7656367B2 (en) Plasma display device and driving method thereof
KR100590097B1 (en) Driving method of plasma display panel and plasma display device
KR100560517B1 (en) Plasma display device and driving method thereof
KR100612234B1 (en) Plasma display device
CN100495502C (en) Plasma display device and driving method thereof
KR100637446B1 (en) Plasma display device and driving method thereof
KR100536206B1 (en) A plasma display device and a driving method of the same
US20060044225A1 (en) Plasma display and driving method thereof
KR100570621B1 (en) Driving method of plasma display panel
KR100542233B1 (en) Driving method of plasma display panel and plasma display device
KR100728782B1 (en) Plasma display device and driving method thereof
KR20060019859A (en) Plasma display device and driving method of plasma display panel
KR100648682B1 (en) Plasma display and driving method thereof
KR100521497B1 (en) Plasma display device and driving method of plasma display panel
KR100599782B1 (en) Plasma display device and driving method of plasma display panel
KR100578978B1 (en) Plasma display device and driving method of plasma display panel
KR100684790B1 (en) Plasma display and driving method thereof
KR100740109B1 (en) Driving method of plasma display
KR20060019857A (en) Plasma display device and driving method of plasma display panel
KR100778506B1 (en) Plasma display device and driving method thereof
KR100612310B1 (en) Plasma display device and driving method thereof
KR100542133B1 (en) Plasma display device and driving method of plasma display panel
KR100670147B1 (en) Plasma display device and driving method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090928

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee