KR100633379B1 - 에이티엠 큐로부터의 조정된 셀 방출 - Google Patents

에이티엠 큐로부터의 조정된 셀 방출 Download PDF

Info

Publication number
KR100633379B1
KR100633379B1 KR1020007006823A KR20007006823A KR100633379B1 KR 100633379 B1 KR100633379 B1 KR 100633379B1 KR 1020007006823 A KR1020007006823 A KR 1020007006823A KR 20007006823 A KR20007006823 A KR 20007006823A KR 100633379 B1 KR100633379 B1 KR 100633379B1
Authority
KR
South Korea
Prior art keywords
cell
atm
aal2
function
link
Prior art date
Application number
KR1020007006823A
Other languages
English (en)
Other versions
KR20010033356A (ko
Inventor
아그네빅미카엘
런드백아네
페테르센라르즈고란
오스트만마티어스
Original Assignee
텔레폰악티에볼라겟엘엠에릭슨(펍)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 텔레폰악티에볼라겟엘엠에릭슨(펍) filed Critical 텔레폰악티에볼라겟엘엠에릭슨(펍)
Publication of KR20010033356A publication Critical patent/KR20010033356A/ko
Application granted granted Critical
Publication of KR100633379B1 publication Critical patent/KR100633379B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H04L45/02—Topology update or discovery
    • H04L45/10—Routing in connection-oriented networks, e.g. X.25 or ATM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L12/5602—Bandwidth control in ATM Networks, e.g. leaky bucket
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/20—Support for services
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/25—Routing or path finding in a switch fabric
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H04L49/3009—Header conversion, routing tables or routing tags
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H04L49/3081—ATM peripheral units, e.g. policing, insertion or extraction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
    • H04Q11/0478—Provisions for broadband connections
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5603—Access techniques
    • H04L2012/5604—Medium of transmission, e.g. fibre, cable, radio
    • H04L2012/5607—Radio
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5629—Admission control
    • H04L2012/5631—Resource management and allocation
    • H04L2012/5632—Bandwidth allocation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5649—Cell delay or jitter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5651—Priority, marking, classes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
    • H04L2012/5653—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly using the ATM adaptation layer [AAL]
    • H04L2012/5656—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly using the ATM adaptation layer [AAL] using the AAL2
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5672—Multiplexing, e.g. coding, scrambling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
    • H04L2012/5679—Arbitration or scheduling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
    • H04L2012/5681—Buffer or queue management
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
    • H04L2012/5681—Buffer or queue management
    • H04L2012/5682—Threshold; Watermark
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/50—Overload detection or protection within a single switching element
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/55—Prevention, detection or correction of errors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

ATM 스위칭 노드는 하나 이상의 노드간의 물리적 링크(56)가 접속되는 ATM 스위치(30)를 갖는다. 게다가, ATM 스위치에 접속된 셀 핸들링 유니트(32)는 노드로부터 상기 물리적 링크상에 전송하기 위해 ATM 스위치를 통해 경로지정될 수 있는 ATM 셀을 큐하는 중앙 집중화된 큐 자원(230)을 갖는다. 큐 자원으로부터 물리적 링크로 예정된 ATM 셀은 물리적 링크의 파라미터에 따라 큐 자원으로부터 방출된다. 이런 파라미터는 양호하게도 물리적 링크의 용량(예를 들어, 전송율)이다. 설명된 실시예에서, 상기 노드는 셀룰러 원격 통신망의 다음의 노드, 즉, 기지국(42), 기지국 제어기(44), 이동 스위칭 센터(46) 중의 하나이다.
ATM 스위치, 물리적 링크, 큐 자원.

Description

에이티엠 큐로부터의 조정된 셀 방출{COORDINATED CELL DISCHARGE FROM ATM QUEUE}
[배경]
본 출원은 1997년 12월 19일자로 출원되고, 명칭이 "비동기식 전송 모드 시스템"인 미국 특허 출원 제 60/071,063 호(서류 번호 2380-24)의 장점을 청구하고 있는데, 이는 여기서 참조로 포함되고, 다음의 동시 출원된 특허 출원에도 관계되며, 이의 모두는 여기서 참조로 포함된다.
즉, 명칭이 "서로 다른 AAL 프로토콜을 핸들링하는 비동기식 전송 모드 시스템"인 미국 특허 출원 제 08/ 호(서류 번호 2380-24).
명칭이 "ATM 노드용 중앙 집중 큐잉"인 미국 특허 출원 제 08/ 호(서류 번호 2380-25).
명칭이 "ATM 노드용 셀 핸들링 유니트"인 미국 특허 출원 제 08/ 호(서류 번호 2380-26).
명칭이 "ATM 시간 스템프된 큐잉"인 미국 특허 출원 제 08/ 호(서류 번호 2380-27).
명칭이 "ATM 노드용 조합된 헤더 파라미터"인 미국 특허 출원 제 08/ 호(서류 번호 2380-30).
본 발명은 통신 시스템에 관한 것으로서, 특히, ATM 기술을 사용한 통신 시스템에 관한 것이다.
비동기식 전송 모드(ATM)는 통신망에 점점 더 많이 이용되고 있다. ATM은 비동기식 시분할 멀티플렉싱 기술을 이용하는 패킷-지향(packet-oriented) 전송 모드이다. 패킷은 셀이라 불리워지며, 고정 사이즈를 갖고 있다.
도 1에 도시된 바와 같이, ATM 셀은 53 옥텟(octet)로 구성되는데, 그 중 5개는 헤더를 형성하고, 48개는 셀의 "페이로드(payload)" 또는 정보부를 구성한다. ATM 셀의 헤더는 셀이 진행할 수 있는 ATM 망의 접속을 식별하는데 이용되는 2개의 퀀티티(quantities), 특히 VPI(가상 경로 식별자) 및 VCI(가상 채널 식별자)를 포함한다. 일반적으로, 가상 경로는 망의 2개의 스위칭 노드 간에 설정된 주 경로이고, 가상 채널은 각 주 경로상의 하나의 특정 접속부이다.
ATM 망의 종료점 사이에는 통상적으로 물리적 전송 경로 또는 링크에 의해 함께 접속되는 포트를 가진 스위칭 노드와 같은 다수의 노드가 위치된다. 이런 스위칭 노드는 각각 통상적으로 수 개의 기능적인 부분을 가지며, 그 중 첫번째가 스위치 코어이다. 스위치 코어는 본래 스위치의 포트 간의 교차-접속(cross-connect) 기능을 한다. 스위치 코어 내부의 경로가 선택적으로 제어되어, 스위치의 특정 포트가 함께 접속되어서 셀이 궁극적으로 스위치의 입구측으로부터 스위치의 출구측으로 진행하게 한다.
프로토콜 기준 모델은 ATM의 계층화를 설명하기 위해 개발되었다. 프로토콜 기준 모델 층은 (하위층에서 고위층으로) (물리적 매체 부속 층 및 전송 수렴 부속 층을 포함하는) 물리적 층, ATM 층, ATM 적응 층(AAL) 및 고위층을 포함한다. AAL 층의 기본 목적은 고위층 프로토콜 데이터 유니트(PDU)를 ATM 셀의 정보 분야로 맵핑(map)하고, 그 역으로 맵핑함으로써 AAM 층의 특성으로부터 고위층을 격리하는 것이다. AAL0, AAL1, AAL2, AAL3/4 및 AAL5를 포함하는 수 개의 서로 다른 AAL 형 또는 카테고리가 있다.
AAL2은 ITU 권고 I.363.2에 의해 설정된 표준 방식이다. 도 2에 도시된 AAL2 패킷은 패킷 페이로드 뿐만 아니라 3개의 옥텟 패킷 헤더를 포함한다. AAL2 패킷 헤더는 8 비트 채널 식별자(CID), 6 비트 길이 표시자(indicator)(LI), 5 비트 사용자-사용자 표시자(UUI) 및 5 비트 헤더 에러 제어부(HEC)를 포함한다. 사용자 데이터를 반송하는 AAL2 패킷 페이로드는 1 개의 옥텟에서 45 개의 옥텟으로 변할 수 있다.
도 3은 다수의 AAL2 패킷이 표준 ATM 셀에 삽입될 수 있는 방법을 나타낸 것이다. 특히, 도 3은 제 1 의 ATM 셀(201) 및 제 2 의 ATM 셀(202)을 도시한 것이다. 각 ATM 셀(20)은 헤더(22)을 갖는다(예를 들면, 셀(201)은 헤더(221)을 가지고, 셀(202)은 헤더(222)을 가진다). ATM 셀(20)의 페이로드는 개시 필드(24)에서 개시한다(예를 들면, 셀(201)은 개시 필드(241)를 가지고, 셀(202)은 개시 필드(242)를 가진다). 각 개시 필드(24) 후에, ATM 셀 페이로드는 AAL2 패킷을 포함한다. 예를 들면, ATM 셀(201)의 페이로드는 AAL2 패킷(261 및 262) 전체와, AAL2 패킷(263)의 일부를 포함한다. 셀(202)의 페이로드는 AAL2 패킷(263)의 나머지와, AAL2 패킷(264 및 265) 전체를 포함한다. 게다가, 셀(202)의 페이로드는 패딩(padding)(28)을 가진다.
도 3a에 도시된 개시 필드(24)는 하나의 AAL2 패킷이 2개의 ATM 셀을 쉽게 브리지(bridge)한다. 개시 필드(24)는 6 비트 오프셋 필드(OSF), 1 비트 시퀀스 번호(SN) 및 1 패리티 비트(P)를 포함한다. 6 비트 오프셋 필드(OSF)은 도 3의 오프셋 변위(displacement)(29)로 표시되고, 제 1 의 전체 AAL2 패킷이 시작하는 페이로드의 옥텟을 나타내는 값을 포함한다. ATM 셀(221)에 대하여, 오프셋 필드(OSF)의 값은 AAL2 패킷이 개시 필드(241) 직후에 개시하므로 1이다. ATM 셀(222)에 대하여,오프셋 필드(OSF)의 값은 (개시 필드(241)를 고려한) 1 과, 셀(222)로 나온 AAL2 패킷(263)의 옥텟의 수의 합이다.
AAL2은 유용하게도 단일 ATM VCC내에서 많은 사용자로부터 데이터를 멀티플렉싱하도록 한다. 이와 같은 멀티플렉싱 방식에서, 각 사용자의 데이터는 개별적인 AAL2 패킷으로 반송되지만, 서로 다른 사용자의 AAL2 패킷은 동일한 ATM 셀 또는 동일한 ATM VC에 관계가 있는 셀에 반송된다. 따라서, 각 사용자가 서로 다른 채널 식별자(CID) 값을 가진다고 하면, 많은 248 사용자 채널은 하나의 ATM VC로 멀티플렉싱될 수 있다. 따라서, AAL2는 여전히 저 지연성을 유지하면서 표준 ATM 보다 더 효율적으로 저속 링크를 이용하게 한다.
AAL2의 이용에 따른 문제점은 서로 다른 노드에서의 AAL2 채널이나, 동일한 노드의 서로 다른 어드레스를 종료할 시에 발생한다. 개별적인 AAL2 채널은 하나의 ATM-VCC로 멀티플렉싱되므로, 개별 AAL2 채널(예를 들면, 채널 데이터가 반송되는 AAL2 패킷)을 종래의 ATM 스위치를 이용하여 서로 다른 목적지로 지정할 수 없다.
AAL2 패킷을 스위칭하는 한가지 방법은 마우저 및 로젠베르그에 의해 1997년 7월 IEEE 통신 잡지, "TDMA에 의한 위성 통신망의 다중 매체 서비스용 QOS 개런티"에 설명되어 있다. 이런 방법에서, 고정된 셀 ATM 스위치는 AAL2 패킷을 핸들링하기 위한 개별적인 가변 셀 ATM 스위치와 협력하여 작업한다.
ATM 스위칭 노드는 하나 이상의 노드간 물리적 링크가 접속되는 ATM 스위치를 갖는다. 게다가, ATM 스위치에 접속된 셀 핸들링 유니트는 상기 물리적 링크 상에서 노드로부터 전송하기 위해 ATM 스위치를 통해 경로지정될 수 있는 ATM 셀을 큐잉(queuing)하는 중앙 집중화된 큐잉 자원을 갖는다. 큐잉 자원으로부터 물리적 링크로 예정된 ATM 셀은 물리적 링크의 파라미터에 따라 큐잉 자원으로부터 방출된다. 이런 파라미터는 바람직하게는 물리적 링크의 용량이다.
큐잉 자원은 바람직하게는 링크 레이트 기능을 실행하는 하나 이상의 디지털 신호 처리기를 포함한다. 물리적 링크는 큐잉 자원의 처리기 중 하나에서 대응하는 링크 멀티플렉싱기를 갖는다. 소정의 물리적 링크에 대하여, 링크 레이트 기능은 큐잉 자원의 대응하는 링크 멀티플렉서가 단지 물리적 링크의 파라미터로 조정된 레이트, 예를 들어, 물리적 링크의 용량 또는 전송 레이트로 ATM 셀을 방출시킨다. 링크 레이트 기능은 물리적 링크에 대한 타이밍 특성을 이용하고, 이런 타이밍 특성은 메모리 내에 저장된다. 타이밍 특성은 ATM 스위치를 통해 노드 주 처리기로부터 큐잉 자원으로 다운로드(download)된다.
설명된 실시예에서, 상기 노드는 셀룰러 원격 통신망의 다음 노드: 기지국, 기지국 제어기, 이동 스위칭 센터 중 하나이다.
본 발명의 상기 및 다른 목적, 특징 및 장점은 첨부한 도면을 참조로 양호한 실시예로부터 명백해지고, 여기서 동일 부호는 동일 부품을 나타낸다.
도 1은 ATM 셀의 포맷을 도시한 도면.
도 2는 AAL2 패킷의 포맷을 도시한 도면.
도 3은 ATM 셀의 다수의 AAL2 패킷을 도시한 도면.
도 3a는 AAL2 패킷의 개시 필드의 포맷을 도시한 도면.
도 4는 AAL2 프로토콜을 가진 ATM 셀의 AAL2 프라임 프로토콜을 가진 ATM 셀로의 디멀티플렉싱을 나타낸 도면.
도 5는 본 발명의 일 실시예에 따른 통신망의 개략도.
도 6a는 본 발명의 제 1 프로토콜 모드에 따른 AAL2 프라임 프로토콜의 사용을 나타낸 도면.
도 6b는 본 발명의 제 2 프로토콜 모드에 따른 AAL2 프라임 프로토콜의 사용을 나타낸 도면.
도 7a는 도 5의 망의 부분, 특히 많은 AAL2 프라임 접속부의 단일 ATM-VCC 상으로의 멀티플렉싱을 도시한 개략도.
도 7b는 기지국 제어기가 다수의 다이버시티 핸드오버 유니트를 가진 도 5의 망의 변형의 부분을 도시한 개략도로서, 특히 많은 AAL2 프라임 접속부의 단일 ATM-VCC 상으로의 멀티플렉싱을 도시한 개략도.
도 8은 층의 문맥(context)에서의 AAL2 링크 종료(link termination)를 나타내고, 도 5의 망의 구성 요소로 키(key)되는 도면.
도 9는 도 5의 망의 일부, 특히 많은 ATM-VCC의 멀티플렉싱을 도시한 개략도.
도 9a는 2개의 셀 핸들링 유니트가 제공되는 도 5의 망의 변형의 부분, 특히 많은 ATM-VCC의 멀티플렉싱을 도시한 개략도.
도 9b는 2개의 다이버시티 핸드오버(DHO) 유니트가 제공되는 도 5의 망의 변형의 부분, 특히 많은 ATM-VCC의 멀티플렉싱을 도시한 개략도.
도 10a는 도 5의 망의 일부, 및 기지국 제어기와 위의 노드 간의 링크를 통해 ATM AAL2 프라임 프로토콜의 이용을 나타낸 개략도.
도 10b는 도 5의 망의 일부, 및 기지국 제어기와 위의 노드 간의 링크를 통해 ATM AAL2 프로토콜의 이용을 나타낸 개략도.
도 10c는 분산된 셀 핸들링 유니트를 가진 도 5의 망의 일부, 및 기지국과 위의 노드 간의 링크를 통해 ATM AAL2 프로토콜의 이용을 나타낸 개략도.
도 11은 도 5의 망에 이용된 셀 핸들링 유니트의 개략도.
도 12는 도 11의 셀 핸들링 유니트의 큐 서버 내에 포함된 링크 멀티플렉서의 개략도.
도 13은 라우터 스케쥴러 기능(router scheduler function)과 관련하여 도 11의 셀 핸들링 유니트의 셀 라우터에 의해 수행된 일반적인 단계를 도시한 흐름도.
도 13a는 전송 셀 기능과 관련하여 도 11의 셀 핸들링 유니트의 셀 라우터에 의해 수행된 일반적인 단계를 도시한 흐름도.
도 13b는 ATM 디멀티플렉싱 기능과 관련하여 도 11의 셀 핸들링 유니트의 셀 라우터에 의해 수행된 일반적인 단계를 도시한 흐름도.
도 13c는 AAL2' 맵핑 기능과 관련하여 도 11의 셀 핸들링 유니트의 셀 라우터에 의해 수행된 일반적인 단계를 도시한 흐름도.
도 13d는 ATM 맵핑 기능과 관련하여 도 11의 셀 핸들링 유니트의 셀 라우터에 의해 수행된 일반적인 단계를 도시한 흐름도.
도 13e는 최우선 순위(top priority) 기능과 관련하여 도 11의 셀 핸들링 유니트의 셀 라우터에 의해 수행된 일반적인 단계를 도시한 흐름도.
도 13f는 AAL2 디멀티플렉싱 기능과 관련하여 도 11의 셀 핸들링 유니트의 셀 라우터에 의해 수행된 일반적인 단계를 도시한 흐름도.
도 13g는 도 11의 셀 핸들링 유니트의 개시 필드 핸들링 기능에 의해 수행된 일반적인 단계를 도시한 흐름도.
도 13h는 도 11의 셀 핸들링 유니트의 오버랩 핸들링 기능에 의해 수행된 일반적인 단계를 도시한 흐름도.
도 13i는 도 11의 셀 핸들링 유니트의 판독(read) AAL2 패킷 기능에 의해 수행된 일반적인 단계를 도시한 흐름도.
도 13j는 도 11의 셀 핸들링 유니트의 생성 AAL2' 셀 기능에 의해 수행된 일반적인 단계를 도시한 흐름도.
도 13k는 도 11의 셀 핸들링 유니트의 제거 ATM 셀 기능에 의해 수행된 일반적인 단계를 도시한 흐름도.
도 13l는 도 11의 셀 핸들링 유니트의 제거 AAL2 패킷 기능에 의해 수행된 일반적인 단계를 도시한 흐름도.
도 14는 도 11의 큐 서버의 큐 서버 스케쥴러 기능에 의해 수행된 일반적인 단계를 도시한 흐름도.
도 14a는 도 11의 큐 서버의 큐 셀/패킷 기능에 의해 수행된 일반적인 단계를 도시한 흐름도.
도 14b는 도 11의 큐 서버의 멀티플렉싱 기능에 의해 수행된 일반적인 단계를 도시한 흐름도.
도 14c는 도 11의 큐 서버의 ATM 멀티플렉싱 기능에 의해 수행된 일반적인 단계를 도시한 흐름도.
도 14d는 도 11의 큐 서버의 AAL2 멀티플렉싱 기능에 의해 수행된 일반적인 단계를 도시한 흐름도.
도 14e는 도 11의 큐 서버의 생성 ATM 헤더 및 개시 필드 기능에 의해 수행된 일반적인 단계를 도시한 흐름도.
도 14f는 도 11의 큐 서버의 선택 AAL2 패킷 기능에 의해 수행된 일반적인 단계를 도시한 흐름도.
도 14g는 도 11의 큐 서버의 AAL2 프라임 페이로드 준비 기능에 의해 수행된 일반적인 단계를 도시한 흐름도.
도 14h는 도 11의 큐 서버의 AAL2 오버랩 페이로드 준비 기능에 의해 수행된 일반적인 단계를 도시한 흐름도.
도 14i는 도 11의 큐 서버의 폐기 ATM 셀 기능에 의해 수행된 일반적인 단계를 도시한 흐름도.
도 14j는 도 11의 큐 서버의 폐기 AAL2 패킷 기능에 의해 수행된 일반적인 단계를 도시한 흐름도.
도 14k는 도 11의 큐 서버의 디큐(dequeue) ATM 셀 기능에 의해 수행된 일반적인 단계를 도시한 흐름도.
도 14l은 도 11의 큐 서버의 디큐 AAL2 패킷 기능에 의해 수행된 일반적인 단계를 도시한 흐름도.
도 15a는 일례의 ATM 비적재(unload) 테이블의 도면.
도 15b는 일례의 AAL2 비적재 테이블의 도면.
도 16a, 도 16b, 도 17a 및 도 17b는 본 발명의 셀 경로지정 시나리오의 개략도.
도 18은 본 발명의 일 실시예에 따른 조합된 VCI/CID 테이블의 도면.
도 19a는 디멀티플렉싱 동작과 관련하여 도 18의 조합된 VCI/CID 테이블을 이용한 기본 단계를 도시한 흐름도.
도 19b는 멀티플렉싱 동작과 관련하여 도 18의 조합된 VCI/CID 테이블을 이용한 기본 단계를 도시한 흐름도.
도 20a는 ATM 패키지를 시간 스탬핑(timestamping)에 따른 큐 내로 이동시키기 위한 기본 단계를 도시한 흐름도.
도 20b는 ATM 패키지를 시간 스탬핑에 따른 큐로부터 디큐잉하기 위한 기본 단계를 도시한 흐름도.
도 20c는 시간 스탬핑을 이용하여 큐 필(fill)을 모니터하기 위한 기본 단계를 도시한 흐름도.
도 21은 링크 레이트 카운터 기능의 기본 단계를 도시한 흐름도.
도 22는 노드 제어기 내에 저장된 링크 레이트 카운터 테이블의 도면.
아래의 설명에서는, 본 발명의 완전한 이해를 위해 특정 구조, 인터페이스, 기술등과 같이 특정한 상세 사항이 설명된다. 그러나, 본 기술 분야의 숙련자에게는 본 발명이 이런 특정한 상세 사항에서 벗어난 다른 실시예에서 실시될 수 있음이 명백해진다. 다른 경우에, 공지된 장치, 회로 및 방법에 대한 상세한 설명은 본 발명의 설명을 명료히 하도록 생략된다.
[망 개요(overview)]
도 5는 (노드(42x)를 포함하는) 노드(421 내지 42n)의 세트(42), 노드(44) 및 노드(46)를 포함하는 통신망(40)을 도시한 것이다. 바람직하게는, 망(40)은 계층적 구조를 갖는데, 노드(421 내지 42n)의 세트(42)는 하위 노드이고, 노드(44)는 중간 노드이며, 노드(46)는 상위 노드인데, 예를 들어, 노드(46)는 노드(44)보다 위의 노드이다. 일례에서, 망(40)은 이동 원격 통신망의 형태를 취하는데, 여기서, 노드(421 내지 42n)은 기지국(BS)이고, 노드(44)는 기지국 제어기 노드이며, 노드(46)는 이동 스위칭 센터이다. 이 예와 일관되게, 이하에서 기지국(421 내지 42n), 기지국 제어기(44) 및 이동 스위칭 센터(MSC)(46)가 참조된다. 기지국 제어기(BSC)(44)는 종종 종래 기술에서 이동 제어 센터(MCC) 또는 무선망 제어기(RNC)라고 칭해진다. 이하에서, 하나의 기지국만이 예로서 또는 포괄적으로 참조될 시에, 첨자가 없는 번호(42)가 사용된다.
망(40)에서, (예를 들면, 이동 전화기와 같은) 이동국(48)은 (각각 심볼(501 내지 50n)로 나타낸) 공중 인터페이스를 통해 기지국(421 내지 42n)과 통신한다. 기지국(421 내지 42n)은 지상선(521 내지 52n)에 의해 기지국 제어기 노드(44)에 접속된다. "super-A" 인터페이스로서 공지된 인터페이스는 점선(54)으로 표시된 바와 같이 기지국(421 내지 42n)과 기지국 제어기(44) 사이에 존재한다. 기지국 제어기(44)는 지상선(56)에 의해 이동 스위칭 센터(MSC)(46)에 접속된다. "A" 인터페이스로서 공지된 인터페이스는 점선(58)으로 표시된 바와 같이 기지국 제어기(44) 및 이동 스위칭 센터(MSC)(46) 사이에 존재한다. 이동 스위칭 센터(MSC)(46)는 통상적으로 예를 들어, 게이트웨이를 통해 공중 교환 전화망과 같은 다른 원격 통신망에 접속된다.
예로서 설명된 망(40)은 코드 분할 다중 접속(CDMA) 이동 원격 통신 시스템내에 포함된다. CDMA 시스템에서, 각 기지국(421 내지 42n)과 이동국(48) 사이에 전송된 정보는 동일한 무선 주파수를 이용하는 다른 이동국의 정보와 구별하기 위하여 (확산 코드와 같은) 서로 다른 수학적 코드에 의해 변조된다. 따라서, CDMA 시스템에서, 개개의 무선 링크는 코드에 의해 식별된다. CDMA의 각종 양상은 개르그 비자이 케이 등에 의해, 프렌티스 홀(1997), 무선/개인 통신의 CDMA의 응용에서 설명된다.
게다가, CDMA 이동 통신에서, 통상적으로 적절한 확산에 따른 동일한 기저대 신호는 오버랩 커버리지를 갖는 수 개의 기지국(예를 들어, 기지국(421 내지 42n))으로부터 전송된다. 따라서, 이동 단말기(48)은 수 개의 기지국으로부터의 신호를 동시에 수신하여 이용할 수 있다. 더욱이, 무선 환경이 급속히 변하기 때문에, 이동국은 수 개의 기지국에 대한 무선 채널을 동시에 가지고 있어서, 이동국은 최상의 채널을 선택할 수 있고, 필요하다면, 무선 간섭을 낮게 그리고 용량을 높게 유지하기 위하여 다수의 기지국으로부터 이동국으로 지향된 신호를 이용한다. 이와 같이 CDMA 방식에서 이동국에 의해 다수의 기지국으로부터 무선 채널을 이용하는 것을 "소프트 핸드오버(soft handover)"라 부른다.
이동국(48)에 관한 소프트 핸드오버와 관련하여, 동일한 사용자 데이터를 가진 프레임은 다운링크 상에서 서로 다른 기지국(421 내지 42n)으로부터 이동국(48)으로 전송된다. 업링크 상에서, 이동 접속을 위해 이동국(48)으로부터 프레임 내에 전송된 사용자 데이터는 다수의 기지국(421 내지 42n)에서 수신되고, 기지국 제어기(44)에서, 프레임은 다이버시티 핸드오버 유니트(DHO)에 사용된 "최상 품질" 기술을 이용하여 조합되고 선택된다. 다이버시티 및 소프트 핸드오버에 대한 부가적인 상세 사항은 예를 들어, 1997년 11월 26일자로 출원되고, 명칭이 "CDMA 이동 원격 통신을 위한 다단 다이버시티 조정"인 미국 특허 출원 번호(서류 번호 2380-3)와, 1997년 11월 26일자로 출원되고, 명칭이 "CDMA 이동 원격 통신을 위한 다이버시티 조정 무브오버"인 미국 특허 출원 번호(서류 번호 2380-4)에 의해 제공되며, 이들 양자는 여기서 참조로 포함된다.
따라서, 각 기지국(42)은 다수의 이동국을 동시에 서비스하고, 각 이동국은 다수의 기지국에 의해 동시에 서비스를 받는다. 이동국(48)과 같은 각 이동국에 대하여, 적어도 하나의 접속은 이동 스위칭 센터(MSC)(46)를 통해 이동국 사이에서 다른 파티로 설정된다. 따라서, 이동국(48)과의 접속은 접속에 참여하는 각 기지국에 의해 조정된 병렬 레그(leg)를 가지며(예를 들어, 제 x 번째의 병렬 레그는 심볼(50X)로 나타낸 바와 같은 공중 인터페이스 및 지상선(52X)를 통함), 접속은 또한 기지국 제어기(44) 및 지상선(46)을 통해 이동 스위칭 센터(MSC)(46)로 연장한다.
각 접속부에는 각 기지국(42) 및 기지국 제어기(44)를 연결하는 링크(52)상의 채널이 할당된다. 설명된 실시예에서, 각 접속을 위한 정보는 프레임으로서 전송되고, 이런 프레임은 접속부에 할당된 채널 상에 반송된다. 더욱이, 설명된 실시예에서, AAL2를 사용함으로써, 각 접속 프레임은 접속부에 할당된 채널 내의 AAL2 패킷에 반송된다. 도 2에 도시된 바와 같이 AAL2 패킷의 CID 필드를 고려하여, super-A 인터페이스(54)를 통해 각 링크(52) 상으로 멀티플렉싱된 248 개의 접속부가 있다. 이는, 서로 다른 채널의 AAL2 패킷이 도 3에 도시된 방식으로 동일한 ATM 셀에 반송될 수 있다는 것을 의미한다.
따라서, 설명된 실시예에서, 기지국(42), 기지국 제어기(44) 및 이동 스위칭 센터(MSC)(46)는 각각 ATM-기반 노드이다. 그와 같이, 이런 노드의 각각은 일반적으로 참조 번호(30)로 표시되는 ATM 스위치를 갖는다. 예를 들면, 기지국(42)은 ATM 스위치(42 내지 30)를 가지고, 기지국 제어기(44)는 ATM 스위치(44 내지 30)를 가지며, 이동 스위칭 센터(MSC)(46)는 ATM 스위치(46 내지 30)를 갖는다.
기지국 제어기(44)는 전술된 다이버시티 및 소프트 핸드오버를 수행하는 다이버시티 핸드오버 유니트(60)를 가진다. 예를 들면, 선택/조합 동작에서, 다이버시티 핸드오버 유니트(60)는 이동국(48) 및 기지국 제어기(44) 간의 접속부의 병렬 레그상에 수신된 사용자 데이터의 유사한 프레임을 비교하여, 이동 스위칭 센터(MSC)(46)로 전달하기 위한 프레임(예를 들면, 동일한 사용자 데이터를 가진 서로 다른 레그의 프레임 중의 최상의 프레임)을 선택한다. 이런 프레임은 ATM 셀을 다른 접속부(예를 들어, 채널)의 AAL2 패킷과 공유하는 AAL2 패킷의 기지국 제어기(44)에서 수신된다. 그러나, 다이버시티 핸드오버 유니트(60)는 다중 접속을 위한 AAL2 패킷을 가진 셀을 핸들링할 수 없다. 따라서, AAL2 패킷을 가진 ATM 셀은 ATM 스위치(44 내지 30)를 통해 다이버시티 핸드오버 유니트(60)로 직접 경로지정될 수 없다는 문제가 있다. 역으로, 스플릿(splitting) 동작에서, 이동 스위칭 센터(MSC)(46)로부터 수신된 프레임은 이동국(48)에 대한 접속부의 레그를 가진 각 기지국(42)로 병렬 분산하기 위해 다이버시티 핸드오버 유니트(60)에 의해 복사된다. 그러나, 링크(52) 상에서 기지국(42)으로 전송된 프레임이 AAL2 패킷에 반송되고, 잠재적으로 서로 다른 접속을 위한 AAL2 패킷이 동일한 ATM 셀로 캡슐화되므로, 프레임의 복사는 ATM 스위치(44 내지 30)를 통해 각 기지국(42)으로 직접 경로지정될 수 없다는 문제가 있다.
전술한 문제는 셀 핸들링 유니트(CHU)(32)를 제공함으로써 해결된다. 설명된 실시예에서, 각 노드(42, 44 및 46)는 셀 핸들링 유니트(32)를 가지는데, 예를 들어, 각 기지국(42)은 셀 핸들링 유니트(42-32)를 가지며, 기지국 제어기(44)는 셀 핸들링 유니트(44-32)를 가지고, 이동 스위칭 센터(MSC)(46)는 셀 핸들링 유니트(46-32)를 갖는다. 그 후, 셀 핸들링 유니트(32)에 대한 일반적인 참조가 셀 핸들링 유니트(42-32, 44-32 또는 46-32)의 어느 하나에 적용할 수 있는 것으로 이해되어야 한다. 셀 핸들링 유니트(32)는 예를 들어, 도 15 및 16 과 같이 아래에 기술되는 도면과 관련하여 더욱 상세히 기술된다.
[AAL2 프라임 프로토콜]
아래에 상세히 기술되는 바와 같이, 셀 핸들링 유니트(32)는 특히 디멀티플렉싱 및 멀티플렉싱 동작을 수행한다. 디멀티플렉싱 동작시에, 셀 핸들링 유니트(32)는 AAL2 패킷을 가진 ATM 셀을 이용하여 서로 다른 유형의 AAL 프로토콜을 가진 ATM 셀을 형성한다. 특히, 서로 다른 유형의 AAL 프로토콜은 여기서 AAL2 프라임이라 칭하는 수정된 AAL2 프로토콜이다. AAL2 프라임 프로토콜에서, ATM 셀의 페이로드는 동일한 채널에 속하는 AAL2 패킷을 가지며, 이런 페이로드 내의 모든 AAL2 패킷은 전체 패킷이고, 페이로드는 도 3 및 3a에 대해 서술된 개시 필드를 갖지 않는다. 멀티플렉싱 동작시에, AAL2 패킷을 가진 ATM 셀은 예를 들어, 서로 다른 유형의 AAL 프로토콜(예를 들어, AAL2 프라임 프로토콜)을 가진 ATM 셀로부터 준비된다.
도 6a는 본 발명의 제 1 프로토콜 모드에 따른 AAL2 프라임 프로토콜의 실시예를 도시한 것이다. 도 6a는 5개의 옥텟 헤더(122) 및 48개의 옥텟 페이로드(123A)를 가진 ATM 셀(120A)을 도시한 것이다. 셀(120A)의 페이로드(123A)는 단지 하나의 AAL2 패킷, 특히 패킷(126)을 포함한다. AAL2 패킷(126)은 전체 AAL2 패킷이다. 페이로드(123A)는 개시 필드를 포함하지 않는다. AAL2 패킷(126)에 의해 이용되지 않는 페이로드(123A)의 잔여 옥텟은 패딩(128)을 포함한다. 어떤 부분적인 AAL2 패킷도 ATM 셀(120A)의 페이로드(123A) 내에 포함되지 않는다.
도 6b는 본 발명의 제 2 프로토콜 모드에 따른 AAL2 프라임 프로토콜의 실시예를 도시한 것이다. 도 6b는 또한 5개의 옥텟 헤더(122) 및 48개의 옥텟 페이로드(123A)를 가진 ATM 셀(120B)을 도시한 것이다. 셀(120B)의 페이로드(123B)는 하나 이상의 AAL2 패킷, 특히 패킷(126B(1) 및 126B(2))을 포함한다. 패킷(126B(1) 및 126B(2))은 전체 AAL2 패킷이다. 도 6a의 제 1 프로토콜 모드에서와 같이, 페이로드(123B)는 개시 필드 또는 부분적인 AAL2 패킷을 포함하지 않는다. AAL2 패킷(126)에 의해 이용되지 않는 페이로드(123B)의 잔여 옥텟은 패딩(128)을 포함한다. 그래서, 도 6b의 프로토콜 모드는, 도 6b의 모드에서 다수의 전체 AAL2 패킷이 AAL2 프라임 프로토콜을 가진 ATM 셀 내로 캡슐화될 수 있다는 점에서 도 6a의 프로토콜 모드와 다르다.
도 4는 AAL2를 가진 ATM 셀(즉, 셀(204-1))이 AAL2' 프로토콜을 가진 ATM 셀(즉, 셀(20'4-1, 20'4-2, 및 20'4-3))로 디멀티플렉싱되는 방법을 도시한 것이다. ATM 셀(204-1)은 헤더(224)와, 개시 필드(24), AAL2 패킷(264-1 내지 264-3)으로 구성된 페이로드 및 패딩(284)을 갖는다. AAL2 프로토콜을 가진 ATM 셀의 CID 필드(도 2 참조)는 노드 내부 접속부 상의 특정 VCC를 나타낸다. 도 6a에 대해 전술된 AAL2 프라임 프로토콜의 모드에 따르면, 디멀티플렉싱시에, 각각의 AAL2 패킷(264-1 내지 264-3)은 AAL2 프라임 프로토콜을 가진 개별적인 ATM 셀, 즉, 셀(20'4-1, 20'4-2, 및 20'4-3) 내에 존재한다. ATM AAL2 프라임 프로토콜 셀(20'4-1, 20'4-2, 및 20'4-3)은 각각의 AAL2 패킷(264-1 내지 264-3)보다 앞서는 각각의 헤더(22'4-1, 22'4-2, 및 22'4-3)를 가지며, 각 셀은 패딩 필드(28'4-1 내지 28'4-3)에서 끝난다. 본 발명의 디멀티플렉싱은 예를 들어 본 발명의 셀 핸들링 유니트와 관련하여 아래에서 더욱 상세히 기술된다.
[기지국 구조]
망(40)의 노드의 구조를 상세히 설명하기 위하여 도 5가 다시 참조된다. 기지국(42) 중 하나, 특히 일반적으로 다른 기지국을 나타내고, 대표적으로 단지 기지국(42)이라 칭하는 기지국(42X)이 도 5에 도시되어 있다. ATM 스위치(42-30) 및 셀 핸들링 유니트(42-32) 이외에, 기지국(42)은 제어기(42-33), 다수의 내선(extension) 단말기(그 중 단지 하나, 특히 내선 단말기(42-34)만이 도시됨), 및 다수의 전송기/수신기 보드(그 중 단지 하나, 특히 다수의 전송기/수신기 보드(42-35)만이 도시됨)을 갖는다. 실제로, 셀 핸들링 유니트(42-32) 및 소자(42-33 내지 42-35) 각각은 ATM 스위치(42-30)의 포트에 접속되는 각 회로 보드 상에 존재한다. 내선 단말기(42-34)는 기지국(42)의 망(40)의 다른 노드로의 각각의 지상선 접속을 위해 구현된다. 각 전송기/수신기 보드(42-35)는 ATM 스위치(42-30) 및 각 기지국(42)에 대해 나타낸 사이트(62)와 같은 안테나 브로드캐스팅/수신 사이트 사이에 접속된다. 다수의 전송기/수신기 보드 각각은 개별적인 대응 안테나 브로드캐스팅/수신 사이트에 링크될 수 있다.
일례의 기지국(42)의 구조는 간단한 형태로 도시되었지만, 본 발명의 원리를 설명하기에는 충분하다. 이와 같은 보드의 수(예를 들어, 내선 단말기 및 전송기/수신기 보드)의 수가 기지국들마다 변할 수 있지만, 다른 기지국은 유사한 구성요소 보드를 갖는다는 것이 이해되어야 한다. 망(40) 내에 사용된 기지국의 수는 본 발명에서는 중요하지 않다.
[기지국 제어기 구조]
전술된 바와 같이, 기지국 제어기(44)는 ATM 스위치(44-30), 셀 핸들링 유니트(44-32) 및 다이버시티 핸드오버(DHO) 유니트(60)를 갖는다. 게다가, 기지국 제어기(44)는 또한 도 5의 내선 단말기(44-34(0) 내지 44-34(n))로서 도시된 다수의 내선 단말기를 갖는다. 내선 단말기(44-34(0))는 ATM 스위치(44-30) 및 이동 스위칭 센터(MSC)(46)로 이르는 링크(56) 사이에 접속된다. 내선 단말기(44-34(1) 내지 44-34(n))는 각각 ATM 스위치(44-30) 및 링크(521 내지 52n) 사이에 접속되는데, 링크(521 내지 52n)는 각각 기지국(421 내지 42n)에 이른다. 게다가, 기지국 제어기(44)는 자신을 위한 주 처리기가 존재하는 주 처리기 보드(44-33)를 갖는다. 각각의 ATM 스위치(44-30), 셀 핸들링 유니트(44-32), 다이버시티 핸드오버(DHO) 유니트(60), 내선 단말기(44-34(0) 내지 44-34(n)) 및 주 처리기(44-33)는 ATM 스위치(44-30)의 대응 포트에 접속되는 각 보드 상에 존재한다.
[이동 스위칭 센터 구조]
이동 스위칭 센터(MSC)(46)도 마찬가지로 내선 단말기(46-34(0) 내지 46-34(1)), 셀 핸들링 유니트(46-32) 및 제어기(46-33)를 위한 보드를 포함하는 ATM 스위치(46-30)에 접속된 보드를 갖는다. 설명된 실시예에서, 내선 단말기(46-34(0))는 이동 스위칭 센터(MSC)(46)를 게이트웨이 노드에 접속시키는 반면, 내선 단말기(46-34(1))는 이동 스위칭 센터(MSC)(46)를 기지국 제어기(44)에 이르는 링크(56)에 접속시킨다. 이동 스위칭 센터(MSC)(46)는 기지국 제어기(44) 이외의 많은 다른 기지국에 접속되고, 각각 이와 같은 접속을 위해 대응하는 내선 단말기가 제공되는 것이 이해되어야 한다. 마찬가지로, 이동 스위칭 센터(MSC)(46)는 다른 이동 스위칭 센터에 접속되고, 이와 같은 접속을 위해 대응하는 내선 단말기가 또한 제공되는 것이 이해되어야 한다.
[AAL2 종료]
여기에서 이용된 바와 같이, AAL2 링크는 AAL2 채널과 동기화된다. 본 발명의 셀 핸들링 유니트(32)는 AAL2 링크를 종료하는 것 및 통상적인 ATM 스위치를 이용하는 것을 가능하게 한다. 이런 이유로, 셀 핸들링 유니트(32)는 또한 AAL2 링크 종료 유니트 또는 짧게 ALT 유니트라고 칭해진다.
전술된 바와 같이, 셀 핸들링 유니트(32)는 대량의 ATM-VCC 반송 AAL2 채널을 종료시킨다. 셀 핸들링 유니트(32)는 각 AAL2 채널을 AAL2 프라임 채널로 변환한다. AAL2 프라임 프로토콜은 통상적인 ATM 스위치 내부의 ATM-VCC 의 각 개별 AAL2 채널을 반송하는 것을 가능하게 한다. 즉, 셀 핸들링 유니트(32)는 표준 ATM 스위치 장비에 의하여 개별 AAL2 접속의 분산을 용이하게 한다.
도 7a는 분산 시스템 및 얼마나 많은 AAL2 프라임 접속부가 셀 핸들링 유니트(32)에 의해 단일 ATM-VCC 상에서 멀티플렉싱되는지를 나타낸 것이다. 도 7a는 특히 기지국(42)이 2개의 전송기/수신기 보드(42-35(1) 및 42-35(2))를 가지고 있다는 것을 나타낸 것이다. 전송기/수신기 보드(42-35(1)) 및 다이버시티 핸드오버(DHO) 유니트(60) 사이에는 도 7a의 점선으로 나타낸 바와 같이 양방향 AAL2 프라임 접속이 설정된다. 양방향 AAL2 프라임 접속은 다음의 구성요소; 다이버시티 핸드오버(DHO) 유니트(60), 셀 핸들링 유니트(44-32), 내선 단말기(44-34), 링크(52), 내선 단말기(42-34), 셀 핸들링 유니트(42-32), ATM 스위치(42-30) 및 전송기/수신기 보드(42-35(1))를 포함하는 물리적 경로를 이용한다. 기지국(42)의 셀 핸들링 유니트(42-32)에서, 수 개의 AAL2 프라임 채널은 각각 개별 ATM-VCC 상에서 표준 AAL2 프로토콜을 이용하여 하나의 ATM-VCC로 멀티플렉싱된다. 기지국 제어기(44)의 셀 핸들링 유니트(44-32)에서, AAL2 패킷을 반송하는 ATM 셀은 디멀티플렉싱된 자신의 페이로드를 가져서, AAL2 프라임 프로토콜을 가진 페이로드를 반송하는 ATM 셀은 다이버시티 핸드오버(DHO) 유니트(60)로 경로지정된다.
도 7b는 도 7a의 변형으로서, 여기서 기지국 제어기(44)는 다수의 다이버시티 핸드오버(DHO) 유니트(60(1) 내지 60(n))를 사용한다. 도 7b의 변형에서, 다이버시티 핸드오버(DHO) 유니트(60(1))는 어떤 접속을 핸들링하도록 지정되고, 다른 다이버시티 핸드오버(DHO) 유니트는 다른 접속을 핸들링하도록 지정된다.
도 8은 도 5에서 설명된 바와 같이 망(40)의 구성요소로 키되고, 층 다이어그램의 문맥에서 AAL2 링크 종료를 도시한 것이다. 도 8에서, L1 층은 망(40)의 ATM 스위치(30)에서 ATM 셀의 공간 스위칭을 나타낸 것이다. 내선 단말기(42-34)의 각 측면상의 2개의 연결된 ATM-VCL 링크는 AAL2를 반송하는 ATM-VCC를 나타낸다. 내선 단말기(42-34)는 종래 기술에 따라 ATM-VCC의 설정에서 규정되는 변환 테이블에 따라 ATM 헤더의 VCI 필드를 변경함으로써 연결한다.
도 8에 도시된 바와 같이, AAL2 프라임 접속은 노드 간의 AAL2 채널, 및 노드 내의 AAL2 프라임 채널 상에서 반송된 종단간(end-to-end) 망 접속이다. 즉, AAL2 프라임 접속은 AAL2 프라임 채널 상에서 노드 내부의 소자 사이 및 멀티플렉싱이 실행되지 않을 경우에 ATM-VCC의 AAL2 프라임 포맷 내 또는 AAL2 채널 상의 노드 사이에서 종단간에 실행된다.
기지국 제어기(44)의 셀 핸들링 유니트(44-32)에서, ATM-VCC는 ATM 층에서 종료된다. 셀 핸들링 유니트(44-32)에서, 각 AAL2 채널은 특정한 AAL2 프라임 채널로 맵핑된다. 그 후, 각 AAL2 프라임 채널은 최종 목적지에 AAL2 프라임 접속을 하는 ATM-VCC로 맵핑된다.
따라서, 도 9는 많은 ATM-VCC가 하나의 셀 핸들링 유니트(44-32)에 집중되는 AAL2 프라임 접속을 각각 반송하는 하나의 내선 단말기(ET) 링크 상으로 멀티플렉싱되는 것을 나타낸다. ET-링크가 이와 같은 높은 용량을 가지고, 하나의 셀 핸들링 유니트(44-32)이 트래픽(traffic)을 핸들링할 수 없을 정도의 많은 ATM-VCC를 반송한다고 판명될 경우, 기지국 제어기(44)에는 도 9a에 도시된 바와 같이 셀 핸들링 유니트(44-32(1)) 및 셀 핸들링 유니트(44-32(2))와 같은 다수의 셀 핸들링 유니트가 구비될 수 있다. 셀 핸들링 유니트(44-32)의 수와 무관하게, 셀 핸들링 유니트(44-32)는 동일한 ATM-VCC에 반송된 AAL2 프라임 접속의 부하를 핸들링할 수 있어야 한다. 도 9b는 또한 기지국 제어기(44) 내에 사용된 2개의 다이버시티 핸드오버(DHO) 유니트(60(1) 내지 60(2))의 사용을 나타낸 것이다.
["A" 인터페이스상의 프로토콜]
인터페이스(54)를 통한 AAL2 패킷을 가진 ATM 셀의 전송, 및 기지국 제어기(44) 내에서, 셀 핸들링 유니트(44-32)에 의해 AAL2 프로토콜을 가진 ATM 셀 과 AAL2 프라임 프로토콜을 가진 ATM 셀 간의 멀티플렉싱 및 디멀티플렉싱이 전술되었다. 멀티플렉싱 및 디멀티플렉싱 기능 이외에, 셀 핸들링 유니트는 노드로부터 아웃바운드(outbound)되는 ATM 셀의 큐잉을 수행한다. 이런 점에서, 기지국 제어기(44) 및 이동 스위칭 센터(MSC)(46) 간의 인터페이스(58) 상의 프로토콜은 또한 주목할 만하다. 2개의 프로토콜 중의 하나는 인터페이스(58) 상에서 선택적으로 또는 상호 교환 가능하게 사용될 수 있다.
도 10a에서 설명된 본 발명의 모드에서, AAL2 프라임 프로토콜을 가진 ATM 셀은 기지국 제어기(44)로부터 다른 노드, 예를 들어, 이동 스위칭 센터(MSC)(46)로 전송될 수 있다. 이런 점에서, 도 10a는 업링크 상에서 인터페이스(54)로부터 이동 스위칭 센터(MSC)(46)로의 ATM 셀의 흐름을 나타낸 것이다. 도 10a에 도시된 바와 같이, 인터페이스(54)를 통해 수신된 AAL2 패킷을 가진 ATM 셀은 내선 단말기(44-34(n)) 및 ATM 스위치(44-30)를 통해 셀 핸들링 유니트(44-32)로 전송되며, 이는 셀 스위칭 라인(10A-1)으로 표시된다. 셀 핸들링 유니트(44-32)에서, AAL2 패킷을 가진 ATM 셀은 기능 블록(10A-2)로 표시되는 바와 같이 AAL2 프라임 프로토콜로 디멀티플렉싱된다. 디멀티플렉싱 후에, AAL2 프라임 프로토콜을 사용한 ATM 셀은 셀 스위칭 라인(10A-3)으로 표시되는 바와 같이 ATM 스위치(44-30)를 통해 다이버시티 핸드오버(DHO) 유니트(60)로 스위칭된다. 다이버시티 핸드오버(DHO) 유니트(60)에서, 다이버시티 선택 기능이 수행된다. 다이버시티 선택 후에, 선택된 프레임을 가진 셀은 라인(10A-4)으로 표시된 바와 같이 내선 단말기(44-34(0))에 직접 인가된다(즉, ATM 스위치(44-30)를 통해 스위칭되지 않는다). 내선 단말기(44-34(0))로부터, AAL2 프라임 프로토콜을 가진 ATM 셀은 링크(56)를 통해((예를 들어, 인터페이스(58)를 거쳐) 이동 스위칭 센터(MSC)(46)로 반송된다. 이동 스위칭 센터(MSC)(46)에서, AAL2 프라임 프로토콜을 가진 ATM 셀은 내선 단말기(46-34(1))에서 수신되어, ATM 스위치(46-30)를 통해 그의 목적지로 경로지정된다.
도 10b에 도시된 본 발명의 모드에서, 링크(56)(예를 들어, 인터페이스(58))를 통해 기지국 제어기(44)로부터 이동 스위칭 센터(MSC)(46)로 전송된 ATM 셀은 AAL2 프로토콜을 갖는다. 그래서, 도 10b의 모드에서, 도 10a와 다른 셀 핸들링 절차가 사용된다. 도 10a의 모드에서는, 셀 스위칭 라인(10B-1 내지 10B-4)으로 표시된 셀 스위칭 절차는 도 10a의 셀 스위칭 라인(10A-1 내지 10A-4)의 절차와 동일하다. 그러나, 다이버시티 선택 후에, 선택된 프레임을 가진 셀은 셀 스위칭 라인(10B-4)으로 표시된 바와 같이 다이버시티 핸드오버(DHO) 유니트(60)로부터 셀 핸들링 유니트(44-32)로 경로지정된다. 동작(10B-5)시에, 셀 핸들링 유니트(44-32)는 멀티플렉싱 동작 및 큐잉 동작 둘 모두를 수행한다. 멀티플렉싱 동작은 AAL2 프라임 프로토콜(즉, 다이버시티 핸드오버(DHO) 유니트(60)로부터 수신된 셀의 프로토콜)로부터 AAL2 프로토콜로의 멀티플렉싱을 포함한다. 따라서, AAL2 프로토콜을 가진 ATM 셀은 셀 스위칭 라인(10B-6)으로 표시된 바와 같이 ATM 스위치(44-30)를 통해 내선 단말기(44-34(0))로 경로지정하기 위해 셀 핸들링 유니트(44-32)를 떠난다. 내선 단말기(44-34(0))로부터, AAL2 프로토콜을 가진 ATM 셀은 링크(56)(예를 들어, 인터페이스(58))를 통해 이동 스위칭 센터(MSC)(46)로 반송된다. 이동 스위칭 센터(MSC)(46)에서, AAL2 프로토콜을 가진 ATM 셀은 내선 단말기(46-34(1))로 수신되어, ATM 스위치(46-30)를 통해 AAL2 접속이 종료되는 셀 핸들링 유니트(46-32)로 경로지정된다. 셀 핸들링 유니트(46-32)에서, AAL2 패킷을 가진 ATM 셀은 기능 블록(10B-7)로 표시된 바와 같이 AAL2 프라임 프로토콜로 디멀티플렉싱된다(CHU(44-32). 디멀티플렉싱 후에, AAL2 프라임 프로토콜을 사용한 ATM 셀은 화살표(10B-8)로 표시된 바와 같이 ATM 스위치(46-30)를 통해 예를 들어 트랜스코드와 같은 AAL2 프라임 종료 장치로 스위칭된다. AAL2 프라임 종료부는 AAL2 프라임 프로토콜을 가진 ATM 셀을 예를 들어, AAL1과 같은 다른 프로토콜로 변환하고, 그 후에 그러한 셀은 (노드(46)로부터 셀을 전송할 수 있는 내선 단말기(46-34(0))와 같은) 노드(46)의 다른 소자로 (화살표(10B-9)로 표시된 바와 같이) 스위칭된다. 최종적으로, ATM 셀은 이동 스위칭 센터(MSC)(46)로부터 경로지정된다.
도 10c는 도 10c의 기지국 제어기(44)가 2개의 셀 핸들링 유니트, 즉, 셀 핸들링 유니트(44-32(1)) 및 셀 핸들링 유니트(44-32(2))를 사용한다는 점에서 도 10b와 다르다. 도 10c의 모드에서, AAL2 프로토콜을 가진 ATM 셀과 AAL2 프로토콜을 가진 ATM 셀과의 디멀티플렉싱은 (프로세스(10C-2)로 표시된 바와 같이) 셀 핸들링 유니트(44-32(1))에 의해 수행된다. 다이버시티 핸드오버(DHO) 유니트(60)에서 다이버시티가 선택된 후에, AAL2 프라임 프로토콜을 가진 ATM 셀은 셀 스위칭 라인(10C-4)으로 표시된 바와 같이 셀 핸들링 유니트(44-32(2))로 전송된다. 도 10c의 모드에서, 제 2 셀 핸들링 유니트(44-32(2))는 기능 동작(10C-5)으로 표시된 바와 같이 멀티플렉싱 및 큐잉 동작을 수행한다. 적당한 큐로부터의 멀티플렉싱 및 방출 후에, AAL2 프로토콜을 가진 ATM 셀은 셀 핸들링 유니트(44-32(2))를 떠나서, 셀 스위칭 라인(10C-6)으로 표시된 바와 같이 ATM 스위치(44-30)에 의해 내선 단말기(44-34(0))로 경로지정된다. 내선 단말기(44-34(0))로부터, AAL2 프로토콜을 가진 ATM 셀은 도 10b의 모드와 같은 방법으로 링크(56)(예를 들어, 인터페이스(58))를 통해 이동 스위칭 센터(MSC)(46)로 반송된다.
따라서, 도 10c의 모드는 도 10b의 셀 핸들링 유니트(44-32)의 기능이 도 10c에서 셀 핸들링 유니트(44-32(1)) 및 셀 핸들링 유니트(44-32(2)) 사이에서 분할된다는 점에서 도 10b의 모드와 다르다. 도 10c의 모드에서, 셀 핸들링 유니트(44-32(1))는 AAL2 프로토콜을 가진 ATM 셀을 AAL2 프라임 프로토콜을 가진 ATM 셀로의 멀티플렉싱을 수행하는 반면에, 셀 핸들링 유니트(44-32(2))는 역의 디멀티플렉싱 및 큐잉을 수행한다. 이런 기능은 바람직하다면 다른 방식으로 분산될 수 있다는 것이 이해되어야 한다. 예를 들면, 셀의 멀티플렉싱 및 디멀티플렉싱은 하나의 셀 핸들링 유니트에 의해 수행되는 반면, 큐잉은 제 2 셀 핸들링 유니트에 의해 수행될 수 있다. 게다가, 노드의 한 셀 핸들링 유니트는 어떤 링크를 서비스할 수 있는 반면, 노드의 다른 셀 핸들링 유니트는 다른 링크를 핸들링할 수 있다. 선택적으로, 멀티플렉싱을 위한 제 1 셀 핸들링 유니트, 디멀티플렉스를 위한 제 2 셀 핸들링 유니트, 및 큐잉을 위한 제 3 셀 핸들링 유니트와 같은 다수의 셀 핸들링 유니트가 이용될 수 있다.
전술된 도 10a 내지 도 10c에서, 화살표는 간략화를 위해 단일 방향으로 표시되었다. 이런 점에서, 노드 내의 셀 핸들링 유니트(CHU) 및 다른 소자 간의 AAL2 프라임 접속은 실제로 양방향성이라는 것이 이해되어야 한다. 이런 점에서, 노드의 셀 핸들링 유니트에 대하여, 멀티플렉싱 기능은 디멀티플렉싱 기능이 수행되는 링크와 다른 링크에 대해 수행된다.
도 10a의 모드는 기지국 제어기(44) 및 이동 스위칭 센터(MSC)(46) 간의 인터페이스(58)가 지연에 매우 민감하지 않은 경우에 더욱 매력적이다. 그러나, 인터페이스(58)가 지연에 민감한 경우에, 도 10b (또는 도10c)의 모드가 바람직할 수 있다. 더욱이, 전술된 바와 같이, 셀 핸들링 유니트를 준비함으로써, 인터페이스(58)를 통해 AAL2 프로토콜 또는 AAL2 프라임 프로토콜 중의 어느 하나를 상호 교환 가능하게 사용할 수 있는 능력이 제공된다. 이런 점에서, 기지국 제어기(44)의 셀 핸들링 유니트(44-32)가 자신의 큐가 (예를 들어, 지연을 나타내는) 소정의 임계치 지나서 채워지고 있다는 것을 검출할 때, 운영자는 매크로(macro) 또는 구성에 의해 멀티플렉싱 모드를 설정할 수 있다.
[셀 핸들링 유니트(CHU): 구조적 개요]
셀 핸들링 유니트(32)의 기능의 효과 및 장점이 예를 들어 AAL2 프로토콜을 가진 ATM 셀을 AAL2 프라임 프로토콜을 가진 ATM 셀로의 디멀티플렉싱, AAL2 프라임 프로토콜을 가진 ATM 셀을 AAL2 프로토콜을 가진 ATM 셀로의 멀티플렉싱 및 전송 전의 셀의 큐잉에 대해 전술되었다. 이런 동작을 수행하는 방법은 도 11에 도시된 바와 같이 대표적인 셀 핸들링 유니트(32)의 구조에 대한 확실한 설명을 참조로 이해된다.
도 11은 대표적인 셀 핸들링 유니트(32)를 도시한 것이다. 셀 핸들링 유니트(32)는 보드 처리기(BP)(200), 스위치 포트 인터페이스 회로(SPIC)(210), 셀 라우터 디지털 신호 처리기(R-DSP)(220), 및 큐 서버(230)로서 공지된 큐잉 자원을 포함한다. 간략화를 위해, 셀 라우터 디지털 신호 처리기(R-DSP)(220)는 이하에서 셀 라우터(220)로서 칭해진다. 큐 서버(230)는 바람직하게는 하나 이상의 디지털 신호 처리기(DSP)를 포함한다. 처리기 버스(240)는 각각의 보드 처리기(BP)(200), 셀 라우터(220) 및 큐 서버(230)의 각 DSP를 접속시킨다. 2개의 이중 포트 메모리는 셀 라우터(220) 및 큐 서버(230), 특히 인-버퍼(in-buffer) 메모리(242) 및 아웃-버퍼(out-buffer) 메모리(244)에 의해 액세스할 수 있다. 큐 서버(230)가 다수의 DSP를 포함할 때, 한 쌍의 (인-버퍼 메모리(242) 및 아웃-버퍼 메모리(244)에 대한) 이중 포트 메모리가 각 DSP에 제공될 수 있다.
스위치 포트 인터페이스 회로(SPIC)(210)는 ATM 스위치(30)에 접속된 셀 핸들링 유니트(32)의 부분이다. 설명되지 않은 상세 사항 이외에도, 스위치 포트 인터페이스 회로(SPIC)(210)는 입력 셀 버퍼 또는 FIFO(250) 및 출력 셀 버퍼 또는 FIFO(252)를 포함한다. 입력 셀 FIFO 버퍼 셀은 ATM 스위치(30)로부터 수신되어 셀 라우터(220)로 예정되고, 출력 셀 FIFO 버퍼 셀은 셀 라우터(220)로부터 수신되어 ATM 스위치(30)로 예정된다. 게다가, 스위치 포트 인터페이스 회로(SPIC)(210)는 입력 셀 멀티플렉서(254) 및 출력 셀 멀티플렉서(256)를 포함한다. 입력 셀 멀티플렉서(254)는 셀을 셀 라우터(220) 또는 보드 처리기(BP)(200) 중 하나로 경로지정하고, 출력 셀 멀티플렉서(256)는 셀 라우터(220) 또는 보드 처리기(BP)(200) 중 하나로부터 셀을 선택하여 ATM 스위치(30)로 경로지정한다.
[CHU 기능: 셀 라우터 개요]
셀 라우터(220)에 의해 수행된 각종 기능 동작은 도 11의 블록으로 설명된다. 예를 들면, 셀 라우터(220)는 라우터 스케쥴러 기능(258), (각각의 AAL2' 맵핑 기능(262), ATM 맵핑 기능(264), 최우선 순위 기능(266), AAL2 디멀티플렉싱 기능(268)과 인터페이스하는 ATM 디멀티플렉싱 기능(260), 및 전송 셀 기능(270)을 포함한다.
도 11에서 설명된 기능 이외에, 셀 라우터(220)는 조합된 VCI/CID 테이블(272)를 포함한다. 조합된 VCI/CID 테이블(272)는 도 18 과 도19a 및 도 19b와 관련하여 아래에서 상세히 설명된다. 셀 핸들링 유니트(32)로 입력되고 스위치 포트 인터페이스 회로(SPIC)(210)의 입력 셀 FIFO(250) 내에 큐잉된 ATM 셀은 ATM 스위치(30)를 통해 ATM 셀을 셀 핸들링 유니트(32)로 지향시키는데 이용된 SPIC 태그(tag)를 갖는다. 게다가, 입력 ATM 셀은 자신의 헤더의 VCI 값을 갖는다. 입력 ATM 셀이 AAL2 프로토콜을 가질 경우, 각 AAL2 패킷은 자신의 패킷 헤더 내에 8 비트 채널 식별자(CID)를 갖는다(도 2 참조). 입력 ATM 셀에 대하여, 입력 ATM 셀의 VCI는 조합된 VCI/CID 테이블(272)의 인덱스(index)로서 이용되어 각종 퀀티티(quantities)를 획득한다. 조합된 VCI/CID 테이블(272)로부터 획득된 퀀티티는 출력 ATM 셀에 할당될 새로운 VCI, 셀이 예정된 ATM 스위치(30)의 다음 포트를 나타내는 새로운 SPIC 태그 값, 및 정보를 셀 라우터(220)로부터 큐 서버(230)로 경로지정하기 위해 이용될 내부 인터페이스 헤더(IIH)를 포함할 수 있다. AAL2 프라임 프로토콜을 가진 ATM 셀이 생성될 때, 입력 ATM 셀 헤더의 VCI 값, 및 입력 ATM 셀내에 저장된 AAL2 패킷의 헤더 내의 CID 값은 조합된 VCI/CID 테이블(272)을 인덱스하는데 이용되어, 생성된 ATM AAL2 프라임 셀에 인가될 새로운 VCI 값 및 SPIC 태그를 획득한다.
셀 라우터(220)는 내부 인터페이스 패키지(246)를 인-버퍼 메모리(242)를 통해 큐 서버(230)로 전송한다. 도 11에 도시된 바와 같이, AAL2' 맵핑 기능(262)은 AAL2 패킷을 인-버퍼 메모리(242)를 통해 큐 서버(230)로 전송한다. 마찬가지로, ATM 맵핑 기능(264)은 ATM 셀을 인-버퍼 메모리(242)를 통해 큐 서버(230)로 전송한다. ATM 셀 및 AAL2 패킷은 셀 라우터(220)로부터 인-버퍼 메모리(242)를 통해 큐 서버(230)로 전송하며, 이는 각각 셀 라우터(220)에 의해 인가된 내부 인터페이스 헤더(IIH)를 갖는다. 따라서, 도 11에 도시된 바와 같이, 셀 라우터(220)로부터 인-버퍼 메모리(242)를 통해 큐 서버(230)로 전송된 각 패키지(246)은 내부 인터페이스 헤더(IIH)를 갖는다.
최우선 순위 기능(266)은 (도 11의 점선으로 표시된 바와 같이) 최우선 순위 지시부를 큐 서버(230)로 전송하고, 출력 셀을 FIFO(252)에 직접 전송한다. AAL2 디멀티플렉싱 기능(268)은 AAL2 프라임 프로토콜을 가진 ATM 셀을 출력 셀 FIFO(252)로 전송한다. 전송 셀 기능(270)은 아웃-버퍼 메모리(244)를 통해 큐 서버(230)로부터 (AAL2 프로토콜 또는 스트레이트(straight) ATM 프로토콜 중 하나의) ATM 셀을 수신하여, ATM 셀을 출력 셀 FIFO(252)로 전송한다.
전송 셀 기능(270)은 도 13a와 관련하여 아래에서 상세히 기술된다. AAL2 디멀티플렉싱 기능(268)은 도 13b와 관련하여 아래에서 상세히 기술된다. AAL2' 맵핑 기능(262)은 도 13c와 관련하여 아래에서 상세히 기술된다. ATM 맵핑 기능(264)은 도 13d와 관련하여 아래에서 상세히 기술된다. 최우선 순위 기능(266)은 도 13e와 관련하여 아래에서 상세히 기술된다. ATM 디멀티플렉싱 기능(260)은 도 13f와 관련 하여 아래에서 상세히 기술된다.
[CHU 기능: 큐 서버 개요]
셀 라우터(220)의 몇몇 기능은 (인-버퍼 메모리(242)를 통해) 내부 인터페이스 패키지(246)를 멀티플렉싱 및/또는 큐잉을 위한 큐 서버(230)로 전송한다. 하나 이상의 디지털 신호 처리기를 포함하는 큐 서버(230)는 링크 멀티플렉서의 기능을 포함하는 각종 기능을 수행하는 것으로서 도 11에 도시되어 있다. 셀 핸들링 유니트(32)가 존재하는 노드에서, 큐 서버(230)는 각 내선 단말기(ET) 링크 또는 노드의 ET ATM 포트를 위한 링크 멀티플렉서(280)를 갖는다. 큐 서버(230)의 큐잉 및 멀티플렉싱 동작은 본래 링크 멀티플렉서(280)에서 수행된다. 도 11은 링크 멀티플렉서(280)의 수가 임의의 순간에 노드에서 활성인 CHU 지원에 따른 ET ATM 포트의 수에 따라 동적으로 변화 가능하다는 것을 나타낸 것이다.
(ATM 셀 또는 AAL2 패킷의 어느 하나를 포함하는) 내부 인터페이스 패키지(246)는 링크 멀티플렉서(280)에 의해 인-버퍼 메모리(242)로부터 추출된다. 링크 멀티플렉서(280)는 내부 인터페이스 패키지(246)가 내부 인터페이스 패키지(246)에 저장된 내부 인터페이스 헤더(IIH)에 의해 링크 멀티플렉서(280)로 지향되는 것을 알고 있다. 링크 멀티플렉서(280)에서 방출될 시, 큐 서버(230)에 의해 멀티플렉싱되거나 큐잉된 셀은 아웃-버퍼 메모리(244) 내에 저장된다.
링크 멀티플렉서(280)의 기능을 수행하는 것 이외에, 큐 서버(230)는 다른 기능을 갖는데, 그 중 몇몇은 도 11의 블록(230)에 표시된다, 이런 기능 중에는 큐 셀/패킷 기능(284)(도 14a 참조) 및 멀티플렉싱 기능(286)(도 14b 참조) 둘 다를 호출하는 (도 14와 관련하여 상세히 기술된) 큐 서버 스케쥴러 기능(283)이다. 멀티플렉싱 기능(286)은 AAL2 멀티플렉싱 기능(290)(도 14d 참조)을 호출할 수 있는 ATM 멀티플렉싱 기능(288)(도 14c 참조)을 호출한다. 큐 서버(230)의 다른 기능은 도 11에 도시되어 있지 않고, 아래에서 기술된다.
설명된 실시예에서, 큐 서버(230)는 8개의 디지털 신호 처리기를 포함하는 데, 그 중 2개는 셀 핸들링 유니트에 의해 이용된다.
[링크 멀티플렉서]
링크 멀티플렉서(280)의 기능은 도 12에서 설명된다. 각 링크 멀티플렉서(280)는 AAL2 표시 애스팩트(aspect) 및 ATM 표시 애스팩트 둘 모두를 갖는다. 도 12에서, 라인(300)은 AAL2 표시 애스팩트(302) 및 ATM 표시 애스팩트(304)를 상징적으로 분할한 것이다. ATM 표시 애스팩트(304)는 또한 링크 멀티플렉서(280)의 제 1 단계로서 칭해지는 반면, AAL2 표시 애스팩트(302)는 또한 링크 멀티플렉서(280)의 제 2 단계로서 칭해진다.
AAL2 표시 애스팩트(302)은 주로 4개의 VCI, 예를 들어, AAL2 VCI 큐잉 유니트(3101 내지 3104)의 각각에 대한 AAL2 큐잉 유니트를 포함한다. 더 많거나 더 적은 수의 AAL2 VCI 큐잉 유니트(310)가 다른 실시예에서 사용될 수 있다. 각각의 AAL2 VCI 큐잉 유니트(310)은 AAL2 패킷을 각각 포함하는 내부 인터페이스 패키지(246)를 수신하는 다수의 입력 버퍼 또는 FIFO(312)를 포함한다. 인-버퍼 메모리(242)로부터 AAL2 VCI 큐잉 유니트(310)에 공급된 내부 인터페이스 패키지(246)는 셀 라우터(220)의 AAL2' 맵핑 기능(262)으로부터 전달된 내부 인터페이스 패키지(246)이다(도 11 참조).
AAL2 VCI 큐잉 유니트(310) 내에서, 개별적인 입력 FIFO(312)가 각 VCI에 의해 핸들링된 각각의 서로 다른 서비스 등급(예를 들어, 서비스의 품질 유형, QOS)에 할당될 수 있다. 도 12의 설명된 실시예에서, 각각의 AAL2 VCI 큐잉 유니트(310)에 대해 4개의 입력 FIFO(312), 품질 등급 1을 핸들링하는 제 1 입력 FIFO(312), 품질 등급 2를 핸들링하는 제 2 입력 FIFO(312), 품질 등급 4에 대한 것 등이 제공된다. 그러나, 더 많거나 더 적은 수의 입력 FIFO(312)가 각각의 AAL2 VCI 큐잉 유니트(310)에 제공될 수 있다. 더욱이, 입력 FIFO(312)는 서비스의 품질 유형 이외의 등급화에 이용될 수 있다.
AAL2 VCI 큐잉 유니트(310) 내의 입력 버퍼 또는 FIFO(312)의 각각의 출력은 모두 AAL2 VCI 큐잉 유니트(310)의 AAL2 VCI 멀티플렉서(314)의 입력 포트에 접속된다. 아래에 설명되는 바와 같이. 각각의 AAL2 VCI 큐잉 유니트(310)의 AAL2 VCI 멀티플렉서(314)는 대응하는 AAL2 VCI 멀티플렉서 비적재 테이블(316)에 설정된 순서에 따라 AAL2 VCI 큐잉 유니트(310)의 입력 FIFO(312)로부터 선입(first-in) 내부 인터페이스 패키지(246)를 선택하여, 선택된 셀을 링크 멀티플렉서(280)의 ATM 표시 애스팩트(304)로 전달한다. AAL2 VCI 멀티플렉서 비적재 테이블(316)의 일례는 도 15b에 도시되어 있다.
링크 멀티플렉서(280)의 ATM 표시 애스팩트(304)는 4개의 ATM 셀 입력 버퍼 또는 FIFO(3201 내지 3204)를 포함한다. 각각의 ATM 셀 입력 FIFO(320)은 서로 다른 품질 등급으로 되어 있는데, 예를 들어, ATM 셀 입력 FIFO(3201)은 품질 등급 1, ATM 셀 입력 FIFO(3202)은 품질 등급 2, 품질 등급 4 등등까지로 되어 있다. 각각의 ATM 셀 입력 FIFO(320)은 셀 라우터(220)의 동작 ATM 맵핑 기능(264)의 결과로서 인-버퍼 메모리(242)를 통해 ATM 셀을 수신한다.
AAL2 표시 애스팩트(302)의 AAL2 VCI 멀티플렉서(314) 각각으로부터의 출력과 함께 ATM 셀 입력 FIFO(3201 및 3202)의 출력은 ATM 멀티플렉서(330)의 각 입력 단말기로 입력된다. 게다가, 도 12는 인-버퍼 메모리(242)로부터 획득된 최우선 순위 표시부(322)를 도시한 것이다. ATM 멀티플렉서(330)에 대한 각 입력은 도 15a 및 도 15b에 대해 기술된 일례의 비적재 테이블과 양립할 수 있도록 설명을 위해 라벨(label)된다. 최우선 순위 표시부(322)로부터의 입력은 "T"로서 라벨된다. ATM 셀 입력 FIFO(3201 내지 3204)로부터의 입력은 각각 입력 "A" 내지 "D"로서 라벨된다. AAL2 VCI 큐잉 유니트(3101 내지 3104)의 AAL2 VCI 멀티플렉서(314)로부터의 입력은 각각 입력 "E" 내지 "H"로서 라벨된다. 게다가, ATM 멀티플렉서(330)에 대한 다른 입력은 ATM 셀 헤더 형식자(formatter)(332)로부터 공급된다. ATM 셀 헤더 형식자(332)는 링크 멀티플렉서(280)의 AAL2 표시 애스펙트에서 이용된다. 이런 점에서, AAL2 패킷이 하나의 ATM 셀로 멀티플렉싱되었을 때, 이런 기능은 전송될 ATM 셀의 ATM 헤더를 형성한다.
ATM 멀티플렉서(330)는 ATM 멀티플렉서 비적재 테이블(336)내에 저장된 소정의 순서에 따라 각종 입력에서 선택된다. 일례의 ATM 멀티플렉서 비적재 테이블(336)은 도 15a에 도시되어 있다. ATM 멀티플렉서(330)는 ATM 셀을 아웃-버퍼 메모리(244)로 출력한다(도 11 참조). 아웃-버퍼 메모리(244)는 도 12의 FIFO(340)로 도시된 바와 같이 각 링크 멀티플렉서(280)에 대한 FIFO 레지스터를 갖는 것으로 개념화된다. 링크 멀티플렉서(280)에 대한 아웃-버퍼 메모리(244)의 FIFO(340) 내에 저장된 셀은 출력 셀 FIFO(252)로 전송하기 위한 셀 라우터(220)의 전송 셀 기능(270)에 의해 추출된다(도 11 참조).
[비적재 테이블]
도 15a는 대표적인 링크 멀티플렉서(280)의 ATM 표시 애스팩트(304)에 대한 일례의 비적재 테이블(336)을 도시한 것이고, 도 15b는 동일한 링크 멀티플렉서(280)의 AAL2 표시 액스팩트(302)에 대한 일례의 비적재 테이블(316)을 도시한 것이다. 도 15a의 ATM 멀티플렉서 비적재 테이블(336), 및 도 15b의 AAL2 VCI 멀티플렉서 비적재 테이블(316)에서, ATM 셀 입력 FIFO(3201 내지 3204)로부터의 입력은 각각 입력 "A" 내지 "D"로서 라벨되고, AAL2 VCI 큐잉 유니트(3101 내지 3104)의 AAL2 VCI 멀티플렉서(314)로부터의 입력은 도 12에서 상술한 바와 같이 각각 입력 "E" 내지 "H"로서 라벨된다.
비적재 테이블(336)의 각 행 및 비적재 테이블(316)의 각 행은 우선 순위 레벨에 대응한다. 예를 들면, 각 테이블의 최상위 행은 최고 우선 순위 레벨을 나타낸다. 각 전송 기회에서, 비적재 테이블의 열은 전송할 셀을 찾아서 횡단된다. 각 열에서, 멀티플렉서에 대한 최고 표시 우선 순위 입력이 먼저 체크된다. 그 우선 순위가 셀을 생성할 수 없는 경우, 다음 최고 우선 순위가 체크되며, 이런 식으로 계속된다. 각 비적재 테이블 내에서, 포인터는 다음 전송 기회로 지정된 열을 추적하도록 하는데 사용된다.
[셀 라우터 동작: 라우터 스케쥴러 기능]
도 13은 도13a 내지 도 13f와 함께 셀 핸들링 유니트(32)의 셀 라우터(220)에 의해 수행된 각종 기능을 기술한다. 도 13은 특히 셀 라우터(220)의 라우터 스케쥴러 기능(258)에 의해 수행된 일반적인 단계를 나타낸 것이다. (단계(13-1))로 표시된) 셀 라우터(220)의 리셋과 동시에, 시동, 적재 및 초기화 동작이 수행된다(단계(13-2)). 그 후, 셀 라우터(220)는 단계(13-3)로 개시하는 루프를 실행한다. 단계(13-3)에서, 셀 라우터(220)는 셀 핸들링 유니트(32)에서 전송되는 큐 서버(230)의 아웃-버퍼 메모리(244) 내에 셀이 있는지를 판정한다. 그런 셀이 전송을 위해 존재할 경우, 전송 셀 기능(270)은 단계(13-4)로 나타낸 바와 같이 수행된다. 전송 셀 기능(270)에 포함된 일반적인 단계는 도 13a를 참조로 아래에서 설명된다.
셀 핸들링 유니트(32)로부터의 전송을 위한 셀이 존재하지 않는 경우, 단계(13-5)에서, 셀 라우터(220)는 처리를 대기하는 스위치 포트 인터페이스 회로(SPIC)(210)의 입력 셀 FIFO(250) 내에 셀이 있는지를 판정한다. 그런 셀이 대기하고 있는 경우, ATM 디멀티플렉싱 기능(260)은 단계(13-6)로 나타낸 바와 같이 수행된다. ATM 디멀티플렉싱 기능(260)에 포함된 일반적인 단계는 도 13b를 참조로 아래에서 설명된다. 그런 셀이 입력 셀 FIFO(250) 내에 존재하지 않는 경우, 단계(13-7)에서, 셀 라우터(220)는 백그라운드(background)의 슬라이스(slice)를 실행한다. 슬라이스가 단계(13-7)에서 실행되는 백그라운드는 신호를 보드 처리기(BP)(200)로부터 셀 라우터(220) 또는 큐 서버(230) 중 하나로 전송하는 것을 포함한다. 그런 신호는 전송 순위 테이블(예를 들어, 링크 멀티플렉서(280)의 비적재 테이블(316 및 336)내에 저장될 값)(도 12 참조), 제어 정보 등을 포함한다. 전송 셀 기능(270)(단계(13-4)), ATM 디멀티플렉싱 기능(260)(단계(13-6)), 또는 단계(13-7)의 백그라운드 실행 중 어느 하나의 종료시에, 실행은 단계(13-3)로 루프 백한다.
[셀 라우터 동작: 전송 셀 기능]
라우터 스케쥴러 기능(258)의 단계(13-4)에서 셀 라우터(220)에 의해 초기화되는 전송 셀 기능(270)(도 13 참조)은 도 13a에 도시된 일반적인 단계를 갖는다. 전송 셀 기능(270)의 시점은 심볼(13A-1)로 나타낸다. 단계(13A-2)에서, 링크 멀티플렉서(280) 중 하나는 셀을 셀 라우터(220)로 전송하기 위해 탭(tap)된 (아웃-버퍼 메모리(244) 내에 포함된) 출력 ATM 셀 FIFO(340)를 갖도록 선택된다. 큐 서버(230)가 다수의 링크 멀티플렉서(280)를 가질 때, 전송 셀 기능(270)은 임의의 소정 기준에 의해, 예를 들어, 라운드 로빈 식으로 셀 출력을 위해 링크 멀티플렉서(280)를 선택할 수 있다. 링크 멀티플렉서(280)가 선택된 후에, 단계(13A-3)에서 선택된 셀은 스위치 포트 인터페이스 회로(SPIC)(210)의 출력 셀 FIFO(252)로 이동된다. 셀이 그렇게 전송된 후, 전송 셀 기능(270)은 다시 호출될 때까지 (단계(13A-4)로 나타낸 바와 같이) 종료된다.
[셀 라우터 동작: ATM 디멀티플렉싱 기능]
ATM 디멀티플렉싱 기능(260)은 기본적으로 스위치 포트 인터페이스 회로(SPIC)(210)의 입력 셀 FIFO(250)로부터 셀을 판독하고, 접속이 설정되는지를 체크하며, 4개의 조정된 셀 포맷(AAL2 프라임, AAL5, 최상위 우선 순위 및 AAL2)에 따라 입력 셀 FIFO(250)로부터 수신된 ATM 셀을 분리하는 역할을 한다.
라우터 스케쥴러 기능(258)의 단계(13-6)에서 셀 라우터(220)에 의해 초기화되는 ATM 디멀티플렉싱 기능(260)(도 13 참조)은 도 13b에 도시된 일반적인 단계를 갖는다. ATM 디멀티플렉싱 기능(260)의 시점은 심볼(13B-1)로 나타낸다. 단계(13B-2)에서, 셀이 스위치 포트 인터페이스 회로(SPIC)(210)의 입력 셀 FIFO(250)에서 대기하는지를 체크한다. 어떤 셀도 대기하고 있지 않은 경우, ATM 디멀티플렉싱 기능(260)은 심볼(13B-3)로 나타낸 바와 같이 종료된다. 셀이 입력 셀 FIFO(250) 내에 존재하는 경우, ATM 디멀티플렉싱 기능(260)의 나머지는 단계(13B-4)로 개시된다.
단계(13B-4)에서, ATM 디멀티플렉싱 기능(260)은 스위치 포트 인터페이스 회로(SPIC)(210)의 입력 셀 FIFO(250)로부터 대기 셀의 헤더를 판독한다. 셀 헤더가 판독되면, ATM 디멀티플렉싱 기능(260)은 조합된 VCI/CID 테이블(272)를 이용하여 입력 셀의 VCI를 조사한다(도 18 과 도 19a 및 도 19b 참조). 단계(13B-6)에서, 입력 셀의 VCI에 대해 유효성 체크가 수행된다. 입력 셀의 VCI가 유효하지 않은 경우(예를 들어, 범위 이상이거나 접속이 설정되지 않음), 단계(13B-7)에서 제거 ATM 셀 기능을 이용하여 입력 셀을 폐기한다. 제거 ATM 셀 기능은 도 13f-5와 관련하여 아래에서 상세히 기술된다. 제거 ATM 셀 기능의 종료시에, ATM 디멀티플렉싱 기능(260)은 종료된다(단계(13B-8)).
입력 셀의 VCI가 유효한 경우, 셀의 유형이 단계(13B-9)에서 체크된다. 이런 점에서, 유효한 VCI는 4개의 서로 다른 셀 포맷의 각각에 대한 4개의 개별적인 범위 내에 있다. 그래서, 단계(13B-9)에서, 수신된 VCI는 이런 범위에 대해 비교되어, 4개의 포맷 중 어느 것에 셀이 속하는지를 판정한다. 단계(13B-9)에서의 셀 유형 체크에 따라서, 아래의 4개의 기능, 즉, AAL2' 맵핑 기능(262)(도 13c 참조)(단계(13B-10)), ATM 맵핑 기능(264)(도 13d 참조)(단계(13B-11)), 최우선 순위 기능(266)(도 13e 참조)(단계(13B-12)), 및 AAL2 디멀티플렉싱 기능(268) 최우선 순위 기능(266) (도 13f 참조)(단계(13B-13)) 중 하나가 매크로 호출을 위해 선택된다. 이러한 기능들 중 적절한 기능의 실행 후에, ATM 디멀티플렉싱 기능(260)은 심볼(13B-14)로 나타낸 바와 같이 종료된다.
[셀 라우터 동작: AAL2' 맵핑 기능]
AAL2' 맵핑 기능(262)은 기본적으로 AAL2 프라임 프로토콜을 가진 ATM 셀로부터 ATM 포맷을 벗기고, 입력 셀 내에 포함된 AAL2 패킷을 큐 서버(230)(예를 들어, 큐 서버(230) 내의 정확한 DSP), 및 등급 큐의 정확한 AAL2 품질(예를 들어, 정확한 AAL2 VCI 큐잉 유니트(310)에 대한 입력 FIFO(312) 중 하나)로 경로지정하는 내부 인터페이스 헤더(IIH)를 가산하며, AAL2 패킷을 큐 서버(230)의 정확한 입력 FIFO(312)에 기록하는 역할을 한다.
ATM 디멀티플렉싱 기능(260)의 단계(13B-10)에서 셀 라우터(220)에 의해 초기화되는 AAL2' 맵핑 기능(262)(도 13b 참조)은 도 13c에 도시된 일반적인 단계를 갖는다. AAL2' 맵핑 기능(262)의 시점은 심볼(13C-1)로 나타낸다.
단계(13B-9)에서, AAL2' 맵핑 기능(262)은 조합된 VCI/CID 테이블(272)의 내부 인터페이스 헤더를 획득한다. 이런 내부 인터페이스 헤더(IIH)는 AAL2 패킷과 함께 내부 인터페이스 패키지(246)를 형성하는데 이용된다. 내부 인터페이스 헤더(IIH)는 또한 인-버퍼 메모리(242) 내의 적당한 어드레스에 내부 인터페이스 패키지(246)를 저장하는데 이용됨으로써, 큐 서버(230) 내의 링크 멀티플렉서(280) 중 적절한 멀티플렉서는 내부 인터페이스 패키지(246)를 획득할 수 있다. 특히, 이런 내부 인터페이스 헤더(IIH)는 내부 인터페이스 패키지(246)를 큐 서버(230) 내의 정확한 DSP로 경로지정하고, 또한 정확한 링크 멀티플렉서(280)의 정확한 AAL2 VCI 큐잉 유니트(310)에 대한 등급 큐의 정확한 AAL2 품질(예를 들어, 입력 FIFO(312)의 하나)로 경로지정하는데 이용된다(도 12 참조).
단계(13C-4)는 스위치 포트 인터페이스 회로(SPIC)(210)의 입력 셀 FIFO(250)로부터 AAL2 패킷을 획득하는 AAL2' 맵핑 기능(262)을 포함한다. AAL2 패킷이 단계(13C-4)에서 획득된 후, 단계(13C-3)에서 획득되는 내부 인터페이스 헤더(IIH)는 단계(13C-5)에서 가산되어 내부 AAL2 인터페이스 패키지(246)를 형성한다(도 11 참조). 단계(13C-6)에서, 단계(13C-5)에서 형성된 내부 AAL2 인터페이스 패키지(246)는 인-버퍼 메모리(242)로 이동됨으로써, 내부 인터페이스 헤더에 의해 어드레스되는 큐 서버(230)의 특정 입력 FIFO(312)에 의해 획득될 수 있다. 이와 같이 인-버퍼 메모리(242)로 이동된 내부 인터페이스 패키지(246)에 의해, 단계(13C-7)에서, 스위치 포트 인터페이스 회로(SPIC)(210)의 입력 셀 FIFO(250)의 대기 셀의 나머지는 소거된다. 심볼(13C-8)은 퇴장되는 AAL2' 맵핑 기능(262)을 나타낸 것이다.
[셀 라우터 동작: ATM 맵핑 기능]
ATM 맵핑 기능(264)은 ATM 셀의 헤더의 VCI 및 SPIC 태그에 대해 스위칭 동작을 수행하고, 내부 인터페이스 헤더(IIH)를 ATM 셀에 가산하며, ATM 셀 및 내부 인터페이스 헤더(IIH)를 포함하는 내부 인터페이스 패키지(246)를 인-버퍼 메모리(242)내에 기록함으로써, 적절한 링크 멀티플렉서(280)가 이를 획득할 수 있는 역할을 한다.
ATM 디멀티플렉싱 기능(260)의 단계(13B-11)에서 셀 라우터(220)에 의해 개시되는 ATM 맵핑 기능(264)(도 13b 참조)은 도 13d에 도시된 일반적인 단계를 갖는다. ATM 맵핑 기능(264)의 시점은 심볼(13D-1)로 나타낸다. 단계(13D-2)에서, ATM 맵핑 기능(264)은 스위치 포트 인터페이스 회로(SPIC)(210)의 입력 셀 FIFO(250)의 다음 대기 셀의 헤더에서 VCI 값을 획득한다. 더욱이, 단계(13D-2)에서, ATM 맵핑 기능(264)은 헤더로부터의 VCI 값을 인덱스로서 이용하여, 조합된 VCI/CID 테이블(272)로부터 새로운 VCI, 새로운 SPIC 태그 및 내부 인터페이스 헤더(IIH)를 획득한다. 그 후, 단계(13D-3)에서, ATM 맵핑 기능(264)은 출력 ATM 셀에 대한 새로운 ATM 헤더를 생성시킨다. 단계(13D-4)는 헤더가 단계(13D-2)에서 판독된 다음 대기 ATM 셀의 ATM 페이로드를 입력 셀 FIFO(250)로부터 획득하는 ATM 맵핑 기능(264)을 도시한 것이다. 단계(13D-5)에서, ATM 맵핑 기능(264)은 단계(13D-4)에서 획득된 SPIC 태그 및 새로운 ATM 헤더를 단계(13D-2)에서 인출된(fetched) 내부 인터페이스 헤더(IIH)에 가산하여 내부 인터페이스 패키지(246)를 형성한다(도 11 참조). 단계(13D-6)에서, 내부 인터페이스 패키지(246)는 내부 인터페이스 헤더에 의해 규정된 인-버퍼 메모리(242) 내의 장소로 이동됨으로써, 내부 인터페이스 패키지(246)는 큐 서버(230)의 정확한 링크 멀티플렉서(280)의 적당한 ATM 셀 입력 FIFO(320)에 의해 추출될 수 있다(도 12 참조). 심볼(13D-7)은 ATM 맵핑 기능(264)의 퇴장을 나타낸다.
[셀 라우터 동작: 최상위 우선 순위 기능]
최상위 우선 순위 기능(266)은 VCI 및 SPIC 태그 값을 스위칭하고, 최상위 우선 순위 셀을 출력 셀 FIFO(252)로 이동시키는 역할을 한다. 게다가, 최상위 우선 순위 기능(266)은 처리된 최상위 우선 순위 셀이 인가되는 ET 링크에 대한 표시를 링크 멀티플렉서(280)에 제공한다. 이런 표시는 그 ET 링크 상의 셀의 흐름을 제어하는데 이용된다.
ATM 디멀티플렉싱 기능(260)의 단계(13B-12)에서 셀 라우터(220)에 의해 개시되는 최상위 우선 순위 기능(266)(도 13b 참조)은 도 13e에 도시된 일반적인 단계를 갖는다. 최상위 우선 순위 기능(266)의 시점은 심볼(13E-1)로 나타낸다. 단계(13E-2)에서, 최상위 우선 순위 기능(266)은 스위치 포트 인터페이스 회로(SPIC)(210)의 입력 셀 FIFO(250)의 다음 대기 셀의 VCI를 획득한다. 더욱이, 단계(13E-2)에서, 최상위 우선 순위 기능(266)은 헤더로부터의 VCI 값을 인덱스로서 이용하여, 조합된 VCI/CID 테이블(272)로부터 새로운 VCI, 새로운 SPIC 태그 및 내부 인터페이스 헤더(IIH)를 획득한다. 그 후, 단계(13E-3)에서, 최상위 우선 순위 기능(266)은 입력 셀 FIFO(250)의 다음 대기 셀로부터 ATM 페이로드를 획득한다. 단계(13E-4)는 단계(13E-3)에서 획득된 ATM 페이로드를 단계(13E-2)에서 인출된 VCI 및 SPIC 태그에 가산하여 최상위 우선 순위 ATM 셀 패키지를 형성하는 최상위 우선 순위 기능(266)을 나타낸 것이다. 단계(13E-5)에서, 최상위 우선 순위 ATM 셀은 출력 셀 FIFO(252)로 이동된다. 단계(13E-5)에서 최상위 우선 순위 ATM 셀의 방출을 나타내게 하기 위하여, 단계(13E-6)에서, 최상위 우선 순위 표시자는 (도 11의 점선 및 도12의 최상위 우선 순위 표시자(322)로 도시된 바와 같이) 최상위 우선 순위 ATM 셀이 방출되는 ET 링크와 관련하여 설정된다. 심볼(13E-7)은 최상위 우선 순위 기능(266)의 퇴장을 나타낸다.
[셀 라우터 기능: AAL2 디멀티플렉싱 기능]
AAL2 디멀티플렉싱 기능(268)은 본래 AAL2 패킷을 지닌 ATM 셀의 AAL2 패킷을 AAL2 프라임 프로토콜을 가진 ATM 셀로 디멀티플렉싱하는 역할을 한다. ATM 디멀티플렉싱 기능(260)의 단계(13B-13)에서 셀 라우터(220)에 의해 개시되는 AAL2 디멀티플렉싱 기능(268)(도 13b 참조)은 도 13f에 도시된 일반적인 단계를 갖는다.
AAL2 디멀티플렉싱 기능(268)의 시점은 심볼(13F-1)로 표시된다. 단계(13F-2)는 개시 필드 핸들링 기능을 호출하는 단계를 포함한다. 단계(13F-2)의 개시 필드 핸들링 기능은 도 13g와 관련하여 아래에 기술된다. 실제로, 개시 필드 핸들링 기능은 AAL2 패킷을 지닌 ATM 셀의 개시 필드(24)를 추출하여 핸들링하는데 이용된다(도 3 및 3a 참조).
개시 필드 핸들링 기능이 에러 표시를 제공하는 경우(단계(13F-3)), (심볼(13F-6)로 나타낸 바와 같이) AAL2 디멀티플렉싱 기능(268)을 퇴장시키기 전에 단계(13F-4) 및 단계(13F-5)가 수행된다. 단계(13F-4)에서, 제거 ATM 셀 기능이 수행되어(도 13k 참조), 스위치 포트 인터페이스 회로(SPIC)(210)의 입력 셀 FIFO(250)의 다음 대기 셀을 제거한다. 단계(13F-5)는 에러 표시의 리셋을 발생시킨다.
개시 필드 핸들링 기능이 에러 표시를 복귀시키지 않을 때, 단계(13F-7)에서, 오버랩 핸들링 기능이 호출된다. 오버랩 핸들링 기능은 도 13h와 관련하여 더욱 상세히 기술된다. 오버랩 핸들링 기능의 퇴장 후에, 단계(13F-8)로 시작하는 루프가 수행된다.
단계(13F-8)에서 시작하는 루프는 입력 셀 FIFO(250)의 다음 대기 ATM 셀의 페이로드의 나머지를 판독하는 역할을 한다(개시 필드는 단계(13F-2)에서 이미 처리되었음). 단계(13F-8)에서, 페이로드의 다음 바이트가 판독된다. 단계(13F-9)는 AAL2 패킷이 여전히 페이로드에 남아있는지를 판정한다. 페이로드의 나머지가 패딩이라고 판명되는 경우(도 3 참조), 단계(13F-10)에서, 셀의 나머지는 입력 셀 FIFO(250)로부터 소거되고, AAL2 디멀티플렉싱 기능(268)은 (심볼(13F-11)로 나타낸 바와 같이) 퇴장된다. AAL2 패킷이 다음 대기 ATM 셀에 아직 있는 경우, 그 셀의 다음 AAL2 패킷은 단계(13F-12)에서 판독 AAL2 패킷 기능을 이용하여 판독된다. 판독 AAL2 패킷 기능은 도 13i와 관련하여 더욱 상세히 기술된다.
단계(13F-13)에서, 단계(13F-12)에서 판독된 다음 AAL2 패킷이 입력 셀 FIFO(250)의 다음 ATM 셀과 오버랩한다고 판정되는 경우, (심볼(13F-15)로 나타낸) AAL2 디멀티플렉싱 기능(268)을 퇴장시키기 전에 단계(13F-14)에서 오버랩 표시가 설정된다. 그렇지 않으면, 단계(13F-16)에서, 생성 AAL2' 셀 기능이 호출된다. 생성 AAL2' 셀 기능은 도 13j와 관련하여 더욱 상세히 기술된다. AAL2 프로토콜을 가진 ATM 셀이 단계(13F-16)에서 생성된 후, 단계(13F-17)에서는, 입력 셀 FIFO(250)의 다음 대기 셀이 종료되었는지를 판정한다. 종료된 경우, AAL2 디멀티플렉싱 기능(268)은 심볼(13F-18)로 나타낸 바와 같이 퇴장된다. 그렇지 않으면, AAL2 디멀티플렉싱 기능(268)은 입력 셀 FIFO(250)의 다음 대기 셀의 다음 바이트의 판독을 위해 단계(13F-18)로 루프백한다.
[셀 라우터 동작: 개시 필드 핸들링 기능]
개시 필드 핸들링 기능은 AAL2 패킷을 가진 ATM 셀의 개시 오프셋을 체크하는 역할을 한다(도 3및 도 3a). 개시 필드 핸들링 기능은 AAL2 디멀티플렉싱 기능(268)의 단계(13F-2)에서 호출된다(도 13f 참조). 개시 필드 핸들링 기능은 도 13g에 도시된 바와 같은 일반적인 단계를 갖는다.
개시 필드 핸들링 기능의 시점은 심볼(13G-1)로 표시된다. 단계(13G-2)는 스위치 포트 인터페이스 회로(SPIC)(210)의 입력 셀 FIFO(250)의 다음 대기 셀로부터 개시 필드(24)를 판독하는 단계를 포함한다. 단계(13G-3)에서, 개시 필드의 패리티가 체크된다. 개시 필드의 패리티가 정확하지 않은 경우, 단계(13G-4)로 나타낸 바와 같이 에러 표시가 설정된다. 패리티가 정확한 경우, 단계(13G-5)에서 오프셋 값이 48보다 작은지를 판정하도록 체크가 행해진다. 오프셋 값이 48보다 작지 않은 경우, 단계(13G-6)에서 시퀀스 수가 정확한지에 대한 최종적인 체크가 행해진다.. 시퀀스 수가 정확한 경우, 개시 필드 핸들링 기능은 단계(13G-7)로 나타낸 바와 같이 퇴장한다.
개시 필드 핸들링 기능이 시퀀스 수가 정확하지 않다라고 판정하는 경우, 단계(13G-8)에서 오버랩 표시가 설정되었는지를 질의한다. 오버랩 표시는 단계(13F-14)의 사전 실행에 의해 설정된다(도 13f 참조). 오버랩 표시가 설정되지 않은 경우, 개시 필드 핸들링 기능은 심볼(13G-9)로 나타낸 바와 같이 퇴장한다. 오버랩 표시가 설정된 경우, 단계(13G-10)는 오버랩 표시를 리셋하는 단계를 포함한다. 그 후, 단계(13G-11)에서, AAL2 패킷의 저장 부분이 개시 필드 핸들링 기능에서 퇴장하기 전에(단계(13G-12)) 제거된다.
[셀 라우터 동작: 오버랩 핸들링 기능]
AAL2 디멀티플렉싱 기능(268)의 단계(13F-7)에서 호출된 오버랩 핸들링 기능(도 13f 참조)은 도 13h에 나타낸 일반적인 단계를 갖는다. 오버랩 핸들링 기능의 시점은 심볼(13H-1)로 나타낸다. 단계(13H-2)에서 오버랩 표시가 설정되었는지를 단계(13G-8)에서 질의한다. 오버랩 표시는 단계(13F-14)의 사전 실행에 의해 설정된다(도 13f 참조).
오버랩 표시가 설정된 경우, 오버랩 핸들링 기능의 단계(13H-3)가 수행된다. 단계(13H-3)에서, 스위치 포트 인터페이스 회로(SPIC)(210)의 입력 셀 FIFO(250)의 다음 대기 셀의 개시 필드가 0보다 큰지가 판정된다. 개시 필드가 단계(13H-3)에서 0 보다 큰 것으로 판정되는 경우, 단계(13H-4) 내지 단계(13H-7)는 오버랩 핸들링 기능이 (심볼(13H-8)로 나타낸 바와 같이) 퇴장되기 전에 수행된다. 단계(13H-4)에서, AAL2 패킷의 오버랩 부분은 입력 셀 FIFO(250)로부터 판독된다. 그 후, 단계(13H-5)에서, AAL2 패킷은 어셈블(assemble)된다. 단계(13H-6)는 오버랩 표시를 리셋하는 단계를 포함한다. 그 후. 단계(13H-7)에서, 생성 AAL2' 셀 기능이 호출된다. 생성 AAL2' 셀 기능은 도 13j와 관련하여 아래에 더욱 상세히 기술된다. 생성 AAL2' 셀 기능에서 퇴장함과 동시에, 오버랩 핸들링 기능이 퇴장된다(심볼(13H-8)).
오버랩 표시가 설정되었지만, 개시 필드가 0 보다 크지 않은 경우, 단계(13H-9)가 수행된다. 단계(13H-9)에서, AAL2 패킷의 저장된 부분은 제거된다. 단계(13H-10)에서, 오버랩 표시는 리셋되고, 에러 표시는 단계(13H-11)에서 심볼(13H-12)로 나타낸 바와 같이 오버랩 핸들링 기능을 퇴장하기 전에 설정된다.
오버랩 핸들링 기능이 오버랩 표시가 설정되지 않았다고 판정할 때, 단계(13H-13)에서, 개시 필드가 0 보다 큰지를 체크한다. 개시 필드가 0 보다 크지 않은 경우, 오버랩 핸들링 기능은 심볼(13H-14)로 나타낸 바와 같이 퇴장된다. 그렇지 않으면, 단계(13H-15)에서, 패킷의 오버랩 부분은 입력 셀 FIFO(250)로부터 소거되고, 에러 표시는 단계(13H-16)에서 (심볼(13H-7)로 나타낸 바와 같이) 오버랩 핸들링 기능을 퇴장하기 전에 설정된다.
[셀 라우터 동작: 판독 AAL2 패킷 기능]
AAL2 디멀티플렉싱 기능(268)의 단계(13F-12)에서 호출된 판독 AAL2 패킷 기능(도 13f 참조)은 도 13i에 나타낸 일반적인 단계를 갖는다. 판독 AAL2 패킷 기능의 시점은 심볼(13I-1)로 나타낸다. 단계(13I-2)에서, AAL2 패킷 헤더가 ATM 셀의 나머지 보다 큰지가 판정된다. 단계(13I-2)의 판정이 긍정적일 경우, 셀의 나머지가 단계(13I-3)에서 입력 셀 FIFO(250)로부터 판독되어, 심볼(13I-4)로 나타낸 바와 같이 판독 AAL2 패킷 기능을 퇴장하기 전에 (AAL2 패킷을 오버랩하기 위한 [47 옥텟 길이의] 할당된 메모리 공간 내에) 저장된다. 한편, AAL2 패킷 헤더가 ATM 셀의 나머지보다 크지 않은 경우, 단계(13I-5)에서 오버랩 표시자를 체크함으로써 AAL2 패킷이 오버랩되었는지를 판정한다. 오버랩 표시자는 디멀티플렉싱 객체의 인스턴스(instance)를 보유한 데이터 구조에서 설정된다. 단계(13I-5)에서 AAL2 패킷 오버랩이 존재하는 것으로 판정되는 경우, 셀의 나머지가 단계(13I-6)에서 입력 셀 FIFO(250)로부터 판독됨으로써, AAL2 패킷은 심볼(13I-7)로 나타낸 바와 같이 판독 AAL2 패킷 기능을 퇴장하기 전에 리어셈블(reassemble)되어, AAL2 프라임 포맷을 가진 셀로 전송될 수 있다. AAL2 패킷 오버랩이 존재하지 않는 경우에, AAL2 패킷의 나머지 부분은 심볼(13I-9)로 나타낸 바와 같이 판독 AAL2 패킷 기능을 퇴장하기 전에 입력 셀 FIFO(250)로부터 판독된다.
[셀 라우터 동작: 생성 AAL2 셀 기능]
생성 AAL2 셀 기능은 AAL2 디멀티플렉싱 기능(268)의 단계(13F-16)(도 13f 참조), 및 오버랩 핸들링 기능의 단계(13H-7)(도 13H 참조)에서 호출된다. 생성 AAL2 셀 기능은 도 13j에 나타낸 일반적인 단계를 갖는다.
생성 AAL2 셀 기능의 시점은 심볼(13J-1)로 나타낸다. 단계(13J-2)에서, 생성 AAL2' 셀 기능은 CID 테이블로부터 새로운 VCI 및 새로운 SPIC 태그를 획득한다. CID 테이블은 VCI 및 CID 양자에 의해 인덱스된다. CID가 (단계(13J-3)에서 판정되는 바와 같이) 유효하지 않을 경우, 제거 AAL2 패킷 기능은 (단계(13J-5)로 나타낸 바와 같이) 생성 AAL2' 셀 기능에서 퇴장하기 전에 호출된다. CID가 유효한 경우, 단계(13J-6)에서, AAL2 패킷은 새로운 SPIC 태그 및 새로운 VCI에 가산되어 새로운 ATM 셀을 형성한다. 생성 AAL2' 셀 기능에 의해 형성된 새로운 ATM 셀이 AAL2 프라임 프로토콜을 가지므로, 페이로드의 나머지는 단계(13J-7)에서 0 으로 패드(pad)된다. 그 후, 단계(13J-8)에서, 새로이 생성된 AAL2 프라임 셀은 단계(13J-9)로 나타낸 바와 같이 생성 AAL2' 셀 기능에서 퇴장하기 전에 출력 셀 FIFO(252)로 이동된다.
[셀 라우터 동작: 제거 ATM 셀 기능]
제거 ATM 셀 기능은 기본적으로 셀이 유효하지 않은 VCI을 가지거나 접속이 설정되지 않을 경우에 입력 셀 FIFO(250)의 다음 대기 ATM 셀을 제거하는 역할을 한다. 제거 ATM 셀 기능은 ATM 디멀티플렉싱 기능(260)의 단계(13B-7)(도 13b 참조), 및 AAL2 디멀티플렉싱 기능(268)의 단계(13F-4)(도 13f 참조)에서 호출된다. 제거 ATM 셀 기능은 도 13k에 나타낸 일반적인 단계를 갖는다.
제거 ATM 셀 기능의 시점은 심볼(13K-1)로 나타낸다. 단계(13K-2)는 입력 셀 FIFO(250)의 다음 대기 ATM 셀의 헤더를 제거하는 단계를 포함한다. 그 후, 다음 대기 ATM 셀의 페이로드는 입력 셀 FIFO(250)로부터 제거된다. 에러 표시는 제거 ATM 셀 기능이 (단계(13K-5)로 나타낸 바와 같이) 퇴장되기 전에 설정된다(단계(13K-4)).
[셀 라우터 동작: 제거 AAL2 패킷 기능]
제거 AAL2 패킷 기능은 기본적으로, 셀이 유효하지 않은 VCI을 가지거나, 패킷이 유효하지 않은 CID를 가지거나, 또는 접속이 설정되지 않은 경우에 입력 셀 FIFO(250)의 다음 대기 ATM 셀의 AAL2 패킷을 제거하는 역할을 한다. 생성 AAL2' 셀 기능의 단계(13J-4)(도 13j 참조)에서 호출되는 제거 AAL2 패킷 기능은 도 13l에 나타낸 일반적인 단계를 갖는다. 제거 AAL2 패킷 기능의 시점은 심볼(13L-1)로 나타낸다. 단계(13L-2)는 입력 셀 FIFO(250)의 다음 대기 ATM 셀의 AAL2 패킷의 헤더를 제거하는 제거 AAL2 패킷 기능을 포함한다. 단계(13L-3)에서, 다음 대기 셀의 AAL2 패킷의 페이로드는 제거된다. 그 후, 에러 표시는 제거 AAL2 패킷 기능이 단계(13L-5)로 나타낸 바와 같이 퇴장되기 전에 단계(13L-4)에서 설정된다.
[큐 서버 동작: 스케쥴러 기능]
셀 라우터(220)의 각종 기능이 전술되었다. 다음에 기술되는 것은 큐 서버(230)에 의해 수행된 기능이다. 큐 서버(230)의 큐 서버 스케쥴러 기능(283)은 도 14에서 설명된 기본적인 단계를 갖는다. (단계(14-1)로 나타낸) 리셋과, (단계(14-2)로 나타낸) 시동, 적재 및 초기화 후에, 단계(14-3)로 시작하는 루프는 반복적으로 실행된다.
단계(14-3)에서, 큐 서버(230)의 큐 서버 스케쥴러 기능(283)은 아웃-버퍼 메모리(244)를 통해 셀을 셀 라우터(220)로 전송할 시간이 있는지를 판정한다. 특히, 단계(14-3)에서, 큐 서버 스케쥴러 기능(283)은 물리적 링크 중 어느 하나 상의 어느 셀 전송 레이트가 그 물리적 링크로 예정된 인-버퍼 메모리(242)로부터 ATM 셀의 방출을 허용하는지를 체크한다. 셀을 전송할 시간이 없는 경우, 단계(14-4)에서 큐 셀/ 패킷 기능(284)은 인-버퍼 메모리(242)로부터 내부 인터페이스 패킷(246)(예를 들어, ATM 셀 또는 AAL2 패킷)을 판독하여, 예를 들어, 내부 인터페이스 패킷(246)을 FIFO(312 또는 320) 중 적절한 하나로 이동하도록 호출된다. FIFO(312 또는 320) 중 적절한 하나는 (도 14a와 관련하여 더욱 상세히 기술된) 내부 인터페이스 패킷(246)을 수용한 내부 인터페이스 헤더(IIH) 내에 규정된다.
셀 전송 레이트를 체크하고, 인-버퍼 메모리(242)로부터 ATM 셀의 방출을 허용하는지를 판정하는 단계(14-3)는 링크 레이트 카운터 기능과 관련하여 아래에서 더욱 상세히 기술된다. 단계(14-3)에서, 특정한 물리적 링크가 (내선 단말기(ET)를 통해) ATM 셀을 수용하도록 할 시간이 있는지를 판정하는 경우, 큐 서버 스케쥴러 기능(283)은 단계(14-5)에서 시적절한 내선 단말기(ET)에 대응하는 링크 멀티플렉서(280) 중 특정한 하나의 표시를 획득한다. 그 후, 시적절한 ET 링크를 위해 링크 멀티플렉서(280)는 단계(14-6)에서 체크되어, 그의 큐(예를 들어, 입력 FIFO(312) 및 ATM 셀 입력 FIFO(320))이 셀을 형성하도록 적재되는지를 확인한다. 단계(14-6)에서의 판정이 긍정적인 경우, 멀티플렉싱 기능(286)은 단계(14-7)에서 호출된다. 다른 기능을 호출하는 멀티플렉싱 기능(286)을 호출함으로써, 시적절한 내선 단말기(ET) 링크에 대응하는 링크 멀티플렉서(280)로부터의 ATM 셀을 준비하여, 아웃-버퍼 메모리(244)로부터의 ATM 셀이 방출된다.
단계(14-6)에서, 선택된 링크 멀티플렉서(280)의 큐가 준비되지 않은 것으로 판정되는 경우, 백그라운드의 슬라이스가 단계(14-3)로 루프백하기 전에 (단계(14-8)로 나타낸 바와 같이) 실행된다.
따라서, 큐 서버 스케쥴러 기능(283)은 링크 멀티플렉서(280)내의 셀의 큐잉을 관리하는 역할을 한다. 큐잉 관리와 관련하여, 큐 서버 스케쥴러 기능(283)은 큐 셀/ 패킷 기능(284)을 호출한다. 셀 라우터(220)에 대한 셀 전송 관리와 관련하여, 큐 셀/ 패킷 기능(284)은 멀티플렉싱 기능(286)을 호출한다.
[큐 서버 동작: 큐 셀/ 패킷 기능]
셀 라우터(220)의 기능으로부터 (예를 들어, AAL2' 맵핑 기능(262) 및 ATM 맵핑 기능(264)으로부터) 수신된 모든 내부 인터페이스 패키지(246)는 인-버퍼 메모리(242) 내에 저장된다. 인-버퍼 메모리(242)로부터, 내부 인터페이스 패킷으로 반송된 내부 인터페이스 헤더(IIH)를 토대로 셀/패킷은 링크 멀티플렉서(280) 중 적절한 멀티플렉서로 분산된다.
큐 셀/ 패킷 기능(284)의 기본적인 단계는 도 14a에 도시된다. 심볼(14A-1)은 큐 셀/ 패킷 기능(284)의 초기화를 반영한다. 단계(14A-2)는 내부 인터페이스 패키지(246)(예를 들어, ATM 셀 또는 AAL2 패킷의 어느 하나를 가진 내부 인터페이스 헤더(IIH))가 인-버퍼 메모리(242)로부터 이용 가능한지를 질의하는 큐 셀/ 패킷 기능(284)을 나타낸다. 내부 인터페이스 패키지(246)가 이용 가능하지 않은 경우, 큐 셀/ 패킷 기능(284)은 심볼(14A-3)로 나타낸 바와 같이 퇴장한다. 내부 인터페이스 패키지(246)가 인-버퍼 메모리(242)로부터 이용 가능한 경우, 단계(14A-4)에서 큐 또는 FIFO(312 또는 320) 중 하나 내에 내부 인터페이스 패키지(246)를 위치시킬지를 판정한다(도 12 참조). 내부 인터페이스 패키지(246)가 큐 또는 FIFO내로 삽입되지 않은 경우, 적절한 폐기(discard) 기능, 즉 큐 폐기 ATM 셀 기능(도 14i 참조) 또는 폐기 ATM AAL2 패킷 기능(도 14j 참조)이 단계(14A-5)에서 호출된다. 적절한 폐기 기능의 종료시에, 큐 셀/ 패킷 기능(284)은 단계(14A-6)로 나타낸 바와 같이 퇴장된다.
내부 인터페이스 패키지(246)가 큐 셀/ 패킷 기능(284)에 의해 큐잉될 때, 단계(14A-7)에서 내부 인터페이스 패키지(246) 내에 포함되는 내부 인터페이스 헤더(IIH)는 시간 스탬프(TS)로 대체된다(도 12 참조). 그 후, 단계(14A-8)에서, 링크 멀티플렉서(280) 중 적절한 멀티플렉서의 내부 인터페이스 헤더 내에 규정되는 바와 같이, (셀 또는 패킷의 어느 하나를 포함하는) 내부 인터페이스 패키지(246)는 FIFO 중 적절한 하나, 예를 들어, AAL2 패킷용 입력 FIFO(312) 중 하나, 또는 ATM 셀용 ATM 셀 입력 FIFO(320)의 하나로 이동된다.
단계(14A-7)에서, 내부 인터페이스 헤더(IIH)에 대한 시간 스탬프(TS)의 치환(substitution)에 대하여, 도 12의 AAL2 VCI 큐잉 유니트(3101)의 서비스 등급 1의 입력 FIFO(312)는 AAL2 패킷을 포함하는 내부 인터페이스 패키지(246)는 시간 스탬프(TS)로 대체되어 그 입력 FIFO(312)의 헤드에 저장된 내부 인터페이스 헤더(IIH)를 갖는다. 이런 동작을 고려하여, 큐 셀/ 패킷 기능(284)는 또한 시간 스탬프 기능으로 공지되어 있다. 도 12에서 이와 같이 나타나 있을지라도, 도 12의 FIFO(312 및 320) 각각은 그 내에 저장된 많은 내부 인터페이스 패키지(246)를 가지며, 각각의 내부 인터페이스 패키지(246)는 도 12에 나타나 있는 바와 같이 대응하는 시간 스탬프(TS)를 갖는다는 것이 이해되어야 한다. 또한, 시간 스탬프(TS)는 내부 인터페이스 패키지(246)에 가산되거나 연결될 수 있어, 내부 인터페이스 헤더(IIH)를 대체할 필요가 없다는 것이 또한 이해되어야 한다.
단계(14A-9)에서, 큐 표시부(QI)가 단계(14A-8)에서 이동된 셀 또는 패킷을 수신한 FIFO에 설정되었는지를 체크한다. 도 12의 FIFO(312 및 320) 각각에는 메모리 내에 저장된 관련 FIFO에 대응하는 비트인 큐 표시부(QI)가 제공된다.
큐 표시부(QI)는 적절한 FIFO가 적어도 하나의 엔트리(예를 들어, 경우에 따라 셀 또는 패킷)를 갖는 한 설정된다. 큐 표시부(QI)가 설정되지 않은 경우, 큐 표시부(QI)는 (단계(14A-11)로 나타낸) 큐 셀/ 패킷 기능(284)을 퇴장하기 전에 단계(14A-10)에서 설정된다. 큐 표시부(QI)가 설정된 경우, 큐 셀/ 패킷 기능(284)은 단계(14A-12)에서 간단히 퇴장된다.
[큐 서버 동작: 멀티플렉싱 기능]
멀티플렉싱 기능(286)은 단계(14A-7)에서 큐 서버 스케쥴러 기능(283)에 의해 호출된다. 멀티플렉싱 기능(286)에 의해 수행된 기본적인 단계는 도 14b에 도시되어 있다. 심볼(14B-1)은 멀티플렉싱 기능(286)의 초기화를 나타낸다. 단계(14B-2)는 최우선 순위 표시부가 설정되었는지를 질의한다(도 12의 최우선 순위 표시부(322) 참조). ATM 셀에 대한 최우선 순위 표시부는 단계(13E-6)에서 셀 라우터(220)의 최우선 순위 기능(266)의 인-버퍼 메모리(242) 내에 표시되었다(도 13e 참조). 최우선 순위 표시부(322)가 설정되지 않은 경우, ATM 멀티플렉싱 기능(288)은 ATM 표시 애스팩트(304)상의 서로 다른 품질 등급에 속하는 ATM 셀을 멀티플렉싱하여, 멀티플렉싱된 AAL2 패킷(AAL2 표시 애스팩트(302))을 가진 ATM 셀을 형성하는 AAL2 멀티플렉싱 기능(290)을 호출한다. ATM 멀티플렉싱 기능(288)의 종료시에, 멀티플렉싱 기능(286)은 단계(14B-4)로 나타낸 바와 같이 퇴장된다. 최우선 순위 표시부(322)가 설정된 경우, 단계(14B-5)에서 최우선 순위 표시부(322)는 (단계(14B-6)로 나타낸 바와 같이) 멀티플렉싱 기능(286)으로부터 퇴장하기 전에 리셋된다.
[큐 서버 동작: ATM 멀티플렉싱 기능]
ATM 멀티플렉싱 기능(288)은 멀티플렉싱 기능(286)에 의해 호출된다(도 14b의 단계(14B-3) 참조). ATM 멀티플렉싱 기능(288)이 호출될 때, 멀티플렉싱 기능(286)은 셀이 멀티플렉스 아웃(multiplex out)되는 (대응하는 ET 링크를 서비스하는) 특정한 링크 멀티플렉서(280)를 선택한다. ATM 멀티플렉싱 기능(288)에 의해 수행된 기본적인 단계는 도 14c에 도시되어 있다.
심볼(14C-1)은 ATM 멀티플렉싱 기능(288)의 초기화를 나타낸다. 단계(14C-2)는 잠재적인 루프의 시점이다. 단계(14C-2)에서, ATM 멀티플렉싱 기능(288)은 링크 멀티플렉서(280)에 대한 비적재 테이블(336)을 참고하고, 특히, 이런 셀 전송 기회를 위해 지정된 열을 참고한다. 단계(14C-3)의 최초 실행시에, ATM 멀티플렉싱 기능(288)은 비적재 테이블(336)의 지정된 열에 대한 최고 우선 순위 레벨을 체크하여, FIFO가 비적재할 셀을 갖는지를 판정한다. 셀이 최고 우선 순위 레벨의 최고 순위 FIFO 내에 존재하지 않는 경우, 동일한 열의 내림 차순 우선 순위의 다른 FIFO는 (FIFO에 대한 큐 표시부(QI)를 참고로) 셀의 존재에 대해 체크된다. 예를 들어, 도 15a의 ATM 멀티플렉서 비적재 테이블(336)과 관련하여, 내부 인터페이스 패키지(246)가 (도 12의 ATM 멀티플렉서(330)에 대한 입력 "E" 에 대응하는) AAL2 VCI 큐잉 유니트(3101)의 서비스 등급 1에 대한 입력 FIFO(312)에서 이용 가능하지 않은 경우, 입력 "F" 에 대응하는 FIFO(312)는 한 세트의 큐 표시부(QI)가 발견될 때까지 체크된다.
따라서, 단계(14C-4)에서, 지정된 열의 최고 우선 순위 레벨의 FIFO가 셀을 가지지 않고, ATM 멀티플렉싱 기능(288)은 단계(14C-6)로 나타낸 바와 같이 동일한 열의 다음 하위 우선 순위 레벨로 이전하고, ATM 멀티플렉서 비적재 테이블(336)을 참고하여(단계(14C-2)), 동일한 열의 다음 하위 우선 순위 레벨에 액세스한다. 예를 들어, 도15a의 시나리오에서, 지정된 열의 링크 멀티플렉서(280)의 서비스 등급 2에 대한 FIFO는 (비적재 테이블(336)의 제 2 행에 도시된 바와 같이) 적재된 FIFO에 대해 체크된다. 따라서, 단계(14C-3) 내지 단계(14C-6)는 다음 하위 우선 순위 레벨을 위해 반복되어, 내부 인터페이스 패키지(246)를 가진 FIFO를 탐색한다.
최종으로, 링크 멀티플렉서(280)의 FIFO의 어느 것도 제공된 내부 인터페이스 패키지(246)를 갖지 않은 것으로 판정되는 경우, ATM 멀티플렉싱 기능(288)은 단계(14C-5)로 나타낸 바와 같이 퇴장된다. 그러나, 내부 인터페이스 패키지(246)가 이런 방법에 따라 FIFO에서 발견되지 않을 경우, 단계(14C-7)가 수행된다.
단계(14C-7)에서, 내부 인터페이스 패키지(246)가 단계(14C-3)에서 존재하는 것으로 발견된 큐가 큐 서버(230)의 AAL2 표시 액스팩트(302)의 큐, 즉, FIFO(312)의 하나인지가 판정된다(도 12 참조). 준비 큐가 실제로 AAL2 패킷을 핸들링하는 FIFO(312)의 하나일 경우, AAL2 멀티플렉싱 기능(290)은 (단계(14C-8)로 나타낸 바와 같이) 호출되어, 다중 AAL2 패킷을 가진 ATM 셀을 형성한다. ATM 멀티플렉싱 기능(288)은 도 14d와 관련하여 아래에서 상세히 기술된다. AAL2 멀티플렉싱 기능(290)의 종료시에, ATM 멀티플렉싱 기능(288)은 비적재 테이블(336)의 다음 열로 진행한다(도 15a 참조). 따라서, 포인터는 이런 테이블에 대한 다음 호출을 위해 설정되고, 처리는 ATM 멀티플렉싱 기능(288)의 다음 호출을 위해 이런 포인터에서 다시 시작한다. 그 후, ATM 멀티플렉싱 기능(288)은 단계(14C-10)로 나타낸 바와 같이 퇴장한다.
셀이 이용 가능한 단계(14C-7)에서 판정된 큐가 AAL2 큐가 아니라, 대신에 ATM 큐(즉, 큐(320)의 하나)인 경우, 단계(14C-11)가 수행된다. 단계(14C-11)에서, 이용 가능한 큐의 다음 대기 셀의 시간 스탬프(TS)는 체크된다. 전술된 바와 같이, 시간 스탬프(TS)는 다음 판독을 대기하는 큐의 셀 내용의 수명 표시를 제공한다. 단계(14C-12)에서, 선택된 큐의 시간 스탬프(TS)는 현재 시간을 나타내는 값과 비교된다. 시간 스탬프(TS)가 소정의 량 만큼 현재 시간값 보다 오래되었을 경우, AAL2 멀티플렉싱 기능(290)은 단계(14C-14)에서 큐의 지연량이 허용 가능한 소정의 최대 지연량 보다 크게 실현시킨다.
지연량이 허용된 것보다 클 경우, 단계(14C-13)에서 폐기 ATM 셀 기능은 수명이 다한 ATM 셀을 소거하도록 호출된다. 폐기 ATM 셀 기능은 도 14i를 참조로 기술된다. 수명이 다한 ATM 셀이 단계(14C-13)에서 폐기 ATM 셀 기능에 의해 폐기되 경우, AAL2 멀티플렉싱 기능(290)은 다른 (더욱 최근의) 셀이 동일한 큐에 존재하는지를 찾아 내도록 단계(14C-3)로 루프백한다.
단계(14C-12)에서, 선택된 큐의 셀이 과도하게 수명이 다하지 않은 것으로 판정되는 경우, 셀은 (도 14k에서 기술된) 디큐 ATM 셀 기능을 호출함으로써 단계(14C-14)에서 디큐잉된다. 셀의 디큐잉는 셀을 출력 ATM 셀 FIFO(340)으로 효과적으로 이동시킨다(도 12 참조). 셀의 디큐잉 후에, AAL2 멀티플렉싱 기능(290)은 퇴장(단계(14C-16)로 나타낸 퇴장)하기 전에 비적재 테이블(316)의 다음 열로 진행한다(도 15b 참조).
[큐 서버 동작: AAL2 멀티플렉싱 기능]
ATM 멀티플렉싱 기능(288)의 단계(14C-8)에서 호출된 AAL2 멀티플렉싱 기능(290)(도 14c 참조)은 도 14d에 도시된 기본적인 단계를 가지고 있다. 단계(14D-1)는 AAL2 멀티플렉싱 기능(290)의 초기화를 나타낸다. AAL2 멀티플렉싱 기능(290)은 기본적으로 FIFO(312)내에 저장되고, 서로 다른 품질 등급에 속하는 AAL2 패킷을 AAL2 프로토콜을 가진 ATM 셀(도 12 참조)로 멀티플렉싱하는 역할을 한다. 멀티플렉싱은 비적재 테이블(316)에 따라 수행된다(일례로서 도 15b 참조).
AAL2 멀티플렉싱 기능(290)이 AAL2 프로토콜을 가진 ATM 셀을 준비하므로, 형성한 셀의 ATM 헤더 및 개시 필드는 생성되어야 한다. 결국, 단계(14D-2)에서, AAL2 멀티플렉싱 기능(290)은 생성 ATM-헤더 및 개시 필드 기능을 호출한다. 생성 ATM-헤더 및 개시 필드 기능의 각종 상세 사항은 도 14e에 도시되어 있고, 아래에서 기술된다. 단계(14D-3)에서, AAL2 멀티플렉싱 기능(290)은 오버랩 표시가 있는지를 질의한다. 오버랩 표시는 AAL2 패킷의 부분이 메모리 내에 저장될 때 존재한다(VCI 마다 하나의 오버랩 표시의 잠재성이 있음). 오버랩 표시가 존재하는 경우, 2개의 동작이 취해진다. 즉, (1) 단계(14D-4)에서, AAL2 패킷의 저장 부분은 단계(14D-2)에서 생성된 ATM 헤더에 가산되고, (2) 단계(14D-5)에서, 오버랩 표시는 단계(14D-6)를 수행하기 전에 리셋된다.
단계(14D-6)에서, 비적재 테이블(316)의 다음 열로 전진한다(도 15b 참조). 그 후, AAL2 패킷을 획득하기 위하여, 단계(14D-7)에서 선택 AAL2 패킷 기능이 실행된다. 선택 AAL2 패킷 기능은 도 14f와 관련하여 아래에서 더욱 상세히 기술된다. 단계(14D-8)에서, AAL2 멀티플렉싱 기능(290)은 단계(14D-7)에서 선택 AAL2 패킷 기능의 호출로 어느 AAL2 패킷이 선택되는지를 (예를 들어, AAL2 패킷이 어느 FIFO(312)에 존재하는지를) 판정한다. AAL2 패킷이 존재하지 않을 경우, 단계(14D-9)에서 형성된 나머지 ATM 셀은 (단계(14D-10)로 나타낸 바와 같이) AAL2 멀티플렉싱 기능(290)을 퇴장하기 전에 패드된다(예를 들어, 0으로 필된다).
선택 AAL2 패킷 기능의 호출로 AAL2 패킷이 제공되는 경우, 단계(14D-11)에서 어떤 유형의 포맷이 실제로 있는지에 관해 판정이 행해진다. AAL2 프라임 포맷이 실제로 있는 경우, 즉, AAL2 프라임 프로토콜을 가진 ATM 셀이 형성되는 경우, 단계(14D-12)에서 AAL2' 페이로드 준비 기능이 AAL2 멀티플렉싱 기능(290)을 퇴장하기 전에 호출된다(단계(14D-13)). 도 14g와 관련하여 더욱 상세히 기술되는 AAL2' 페이로드 준비 기능은 필수적으로 AAL2 패킷을 FIFO(312)의 하나로부터 출력 ATM 셀 FIFO(340)로 이동시켜 셀의 나머지를 0으로 패드함으로써 AAL2 프라임 프로토콜을 가진 ATM 셀을 형성한다.
단계(14D-11)에서, AAL2 프라임 포맷이 사실상 없는 경우, 단계(14D-14)에서 AAL2 패킷을 위해 ATM 셀을 형성할 장소가 있는지를 체크한다. AAL2 패킷을 위해 형성한 ATM 셀 내에 룸(room)이 있을 경우, 단계(14D-15)에서 디큐 AAL2 패킷 기능은 비적재 테이블(316)의 다음 열로 이동하기 위해 단계(14D-6)로 복귀하기 전에 호출된다. 디큐 AAL2 패킷 기능은 도 14l과 관련하여 더욱 상세히 기술된다. AAL2 패킷을 위해 형성한 ATM 셀 내에 불충분한 룸이 있는 경우, 단계(14D-16)에서 AAL2 오버랩 포맷 기능은 AAL2 멀티플렉싱 기능(290)으로부터 퇴장(단계(14D-13)로 나타낸 퇴장)하기 전에 호출된다. AAL2 오버랩 포맷 기능은 도14h를 참조로 아래에서 더욱 상세히 기술된다.
[큐 서버 동작: 생성 ATM 헤더 및 개시 필드 기능]
생성 ATM-헤더 및 개시 필드 기능이 포함된 기본적인 단계는 도 14e에서 기술된다. 생성 ATM-헤더 및 개시 필드 기능은 도 14d의 단계(14D-2)에 의해 도시된 바와 같이 AAL2 멀티플렉싱 기능(290)에 의해 호출된다. 생성 ATM-헤더 및 개시 필드 기능의 초기화는 심볼(14E-1)로 나타낸다. 단계(14E-2)에서, 생성 ATM-헤더 및 개시 필드 기능은 멀티플렉서(330)를 통해 (VPI 및 VCI를 가진) 미리 구성된 ATM 헤더 및 SPAS 태그를 출력 ATM 셀 FIFO(340)으로 이동시킨다(도 12 참조). ATM 헤더 및 SPAS 플래그는 접속이 설정될 때, 예를 들어, 셀 핸들링 유니트(44-32) 및 내선 단말기(44-34) 간의 접속이 설정될 때, 미리 구성된다. 그 후, 단계(14E-3)에서, 오버랩 표시가 설정되는지를 체크한다. 오버랩 표시가 설정될 때, 단계(14E-4)에서 오프셋 값(OSF)(도 3a 참조)는 AAL2 패킷의 저장 부분의 길이와 같도록 설정된다. 오버랩 표시가 설정되지 않은 경우, 단계(14E-5)에서 리셋된다. 단계(14E-4) 또는 단계(14E-5) 후에, 셀 시퀀스 수(SN) 및 패리티(P)(도 3a 참조)는 단계(14E-6)에서 생성된다. 그 후, 단계(14E-7)에서, 전체 개시 필드- 오프셋 값(OSF), 셀 시퀀스 수(SN), 및 패리티(P)는 출력 ATM 셀 FIFO(340)으로 이동된다.
[큐 서버 동작: 선택 AAL2 패킷 기능]
선택 AAL2 패킷 기능이 포함된 기본적인 단계는 도 14f에 도시되어 있다. 선택 AAL2 패킷 기능은 단계(14D-7)에서 AAL2 멀티플렉싱 기능(290)에 의해 호출된다(도 14d 참조). 선택 AAL2 패킷 기능에 의해 수행된 동작은 (1) 다음 AAL2 패킷이 추출되는 품질 등급을 선택하는 것, 및 (2) 선택된 AAL2 패킷과 관련된 시간 스탬프를 체크하여, 너무 오래되지 않도록 하는 것을 포함한다. 선택 AAL2 패킷 기능의 초기화는 심볼(14F-1)로 나타낸다.
선택 AAL2 패킷 기능의 단계(14F-2)는 비적재 테이블(316)을 참고하는 것을 포함한다(도 12 및 도 15b 참조). 비적재 테이블(316) 내에 저장된 방법에 따라 AAL2 패킷이 추출되는 다음 큐(예를 들어, FIFO(312)의 하나)를 판정하는 것을 포함한다. 단계(14F-3)에서, AAL2 패킷이 비적재 테이블(316)로 나타낸 큐 내에 존재하지 않는 것으로 판정되는 경우, (비적재 테이블(316) 마다 식별된) 다음 최고 우선 순위 레벨의 큐가 준비 AAL2 패킷을 위해 체크된다. 다음 최고 우선 순위 레벨의 큐가 준비 AAL2 패킷을 갖지 않는 경우에는 다음 하위 우선 순위 레벨로 이전되고(단계(14F-5)), 단계(14F-2)로 시작하는 루프는 다음 하위 우선 순위 레벨에 대한 것을 제외하고는 다시 실행된다. 지정된 열의 모든 큐가 (단계(14F-4)에서 판정된) 이용 가능한 AAL2 패킷을 가지고 있지 않을 경우, 선택 AAL2 패킷 기능은 (단계(14F-6)로 나타낸 바와 같이) 퇴장된다.
이용 가능한 AAL2 패킷을 가진 큐가 단계(14F-3)에 위치될 때, 이용 가능한 AAL2 패킷과 관련된 시간 스탬프는 단계(14F-7)에서 조사된다. 시간 스탬프가 AAL2 패킷이 너무 오래되었다는 것을 나타내는 경우(단계(14F-8)), 폐기 AAL2 패킷 기능은 과도하게 수명이 다한 AAL2 패킷을 폐기하기 위하여 단계(14F-9)에서 호출된다. AAL2 패킷이 폐기될 때, 선택 AAL2 패킷 기능은 단계(14F-3)로 루프백하여, 다른 AAL2 패킷이 동일한 큐(FIFO(312))에서 이용 가능한지를 판정한다. 단계(14F-3)에서 판정된 큐에 존재하는 AAL2 패킷이 너무 오래되지 않은 경우, 선택 AAL2 패킷 기능은 단계(14F-10)로 나타낸 바와 같이 퇴장한다.
[큐 서버 동작: AAL2' 포맷 기능]
AAL2' 페이로드 준비 기능에 포함된 기본적인 단계는 도 14g에 도시되어 있다. AAL2' 페이로드 준비 기능은 AAL2 멀티플렉싱 기능(290)의 단계(14D-12)에서 호출된다(도 14d 참조). AAL2' 페이로드 준비 기능은 본래 AAL2 패킷을 FIFO(312)의 선택된 하나로부터 출력 ATM 셀 FIFO(340)로 이동시켜, ATM 셀의 나머지를 0으로 패드하는 역할을 한다. AAL2' 페이로드 준비 기능의 초기화는 심볼(14G-1)로 나타낸다. 단계(14G-2)는 (도 14l와 관련하여 더욱 상세히 기술되는) 디큐 AAL2 패킷 기능을 호출하는 단계를 포함한다. 디큐 AAL2 패킷 기능은 적절한 입력 FIFO(312)로부터 AAL2 패킷을 비적재하여, 비적재된 AAL2 패킷을 출력 ATM 셀 FIFO(340)로 이동시키는 역할을 한다. 디큐 AAL2 패킷 기능의 종료 후에, 출력 ATM 셀 FIFO(340)내에 형성된 ATM 셀의 나머지는 단계(14G-3)로 나타낸 바와 같이 패드된다(예를 들어, 0으로 패드된다). 그 후, 단계(14F-4)에서, AAL2' 페이로드 준비 기능은 퇴장된다.
[큐 서버 동작: AAL2 오버랩 포맷 기능]
AAL2 오버랩 포맷 기능은 도 14h에 도시된 기본적인 단계를 갖는다. 사실상, AAL2 오버랩 포맷 기능은 AAL2 패킷을 스플릿(split)하고, 출력 ATM 셀 FIFO(340)내에 형성된 ATM 셀의 종료(end)에서 AAL2 패킷의 시점을 위치시키며, AAL2 패킷의 나머지(형성된 ATM 셀 내에 맞지 않은 부분)를 전술된 메모리 내의 부분 패킷 또는 오버랩 패킷 유지 장소 내에 저장하는 역할을 한다. 심볼(14H-1)은 AAL2 오버랩 포맷 기능의 초기화를 나타낸다. 단계(14H-2)에서, 출력 ATM 셀 FIFO(340) 내에 형성된 ATM 셀의 종료에 알맞는 만큼의 AAL2 패킷이 출력 ATM 셀 FIFO(340)로 이동된다. 그 후, 단계(14H-3)에서, AAL2 패킷의 나머지(즉, 출력 ATM 셀 FIFO(340)에 알맞지 않은 부분)는 부분 패킷 유지 장소 내에 저장된다. AAL2 패킷이 2개의 셀로 스플릿되거나 오버랩되므로, 오버랩 표시는 (단계(14H-5)로 나타낸 바와 같이) AAL2 오버랩 포맷 기능을 퇴장하기 전에 단계(14H-4)에서 설정된다.
[큐 서버 동작: 폐기 ATM 셀 기능]
폐기 ATM 셀 기능은 도 14i에 도시된 기본적인 단계를 갖는다. 폐기 ATM 셀 기능은 큐 ATM 셀/AAL2 패킷 기능(284)의 단계(14A-5)(도 14a 참조) 또는 ATM 멀티플렉싱 기능(288)의 단계(14C-13)(도 14c 참조)의 어느 하나로부터 호출된다. 폐기 ATM 셀 기능은 폐기 ATM 셀 기능이 호출되는 특정한 큐(예를 들어, FIFO(320)의 하나)에서의 과도한 지연 또는 오버플로우로 인해 ATM 셀을 폐기하는 역할을 한다. 폐기 ATM 셀 기능의 초기화는 심볼(14I-1)로 나타낸다. 단계(14I-2)에서, 폐기 ATM 셀 기능은 폐기 ATM 셀 기능이 호출되는 특정한 큐(320)로부터 시간 스탬프 및 다음 대기 셀을 제거한다. 단계(14I-3)에서, 폐기된 셀이 그 FIFO(320)에서 마지막인 것으로 판정되는 경우, 그 FIFO에 대한 큐 표시(QI)는 단계(14I-4)에서 리셋된다. 그 후, 단계(14I-5)에서, 에러 카운터는 ATM 셀이 폐기되는 큐(예를 들어, FIFO(320))에 대해 증대된다. 그 후, 폐기 ATM 셀 기능은 단계(14I-6)로 나타낸 바와 같이) 퇴장된다.
[큐 서버 동작: 폐기 AAL2 패킷 기능]
폐기 AAL2 패킷 기능의 기본적인 단계는 도 14j에 도시되어 있다. 폐기 AAL2 패킷 기능은 큐 ATM 셀/AAL2 패킷 기능(284)의 단계(14A-5)(도 14a 참조) 또는 선택 AAL2 패킷 기능의 단계(14F-9)(도 14f 참조)의 어느 하나에서 호출된다. 폐기 AAL2 패킷 기능은 폐기 ATM 셀 기능이 호출되는 특정한 큐(예를 들어, FIFO(312)의 하나)에서의 과도한 지연 또는 오버플로우로 인해 AAL2 패킷을 폐기하는 역할을 한다. 폐기 AAL2 패킷 기능의 단계(14J-1) 내지 단계(14J-6)는 각각 도 14j의 폐기 ATM 셀 기능의 단계(14I-1) 내지 단계(14I-6)와 유사하며, 폐기 AAL2 패킷 기능은 FIFO(320)의 ATM 셀 보다도 FIFO(312)의 AAL2 패킷에 속하는 것이 이해된다.
[큐 서버 동작: 디큐 ATM 셀 기능]
디큐 ATM 셀 기능의 기본적인 단계는 도 14k에 도시되어 있다. 디큐 ATM 셀 기능은 ATM 멀티플렉싱 기능(280)의 단계(14C-14)(도 14 참조)에서 호출된다. 디큐 ATM 셀 기능의 초기화는 단계(14K-1)로 나타낸다. 단계(14K-2)에서, 시간 스탬프는 단계(14C-3)에서 선택된 큐(예를 들어, FIFO(320))에 대해 소거된다. 그 후, 단계(14K-3)에서, 선택된 큐(예를 들어, FIFO(320))로부터의 ATM 셀은 멀티플렉서(330)를 통해 출력 ATM 셀 FIFO(340)로 이동된다. 그렇게 이동된 ATM 셀은 (단계(14K-4)에서 판정된) 큐 내의 마지막 셀일 경우, 그 큐에 대한 큐 표시(QI)는 (단계(14K-6)로 나타낸) 디큐 ATM 셀 기능에서 퇴장하기 전에 리셋된다(단계(14K-5)). 출력 ATM 셀 FIFO(340)로 이동된 ATM 셀을 포함한 큐가 다른 셀을 가질 경우, 큐 표시(QI)는 리셋될 필요가 없어, 단계(14K-7)로 나타낸 바와 같이 디큐 ATM 셀 기능이 퇴장된다.
[큐 서버 동작: 디큐 AAL2 패킷 기능]
디큐 AAL2 패킷 기능의 기본적인 단계는 도 14l에 도시되어 있다. 디큐 AAL2 패킷 기능은 AAL2 멀티플렉싱 기능(290)의 단계(14D-15)(도 14d 참조) 또는 AAL2' 페이로드 준비 기능의 단계(14G-2)(도 14g 참조)의 어느 하나에서 호출된다. 디큐 AAL2 패킷 기능의 단계(14l-1) 내지 단계(14l-7)는 도 14k의 디큐 AAL2 패킷 기능의 단계(14k-1) 내지 단계(14k-7)와 유사하며, 디큐 AAL2 패킷 기능은 서로 다른 장소로부터 호출되고, FIFO(320)에서 이동된 ATM 셀 보다는 FIFO(312)에서 이동된 AAL2 패킷을 포함하는 것이 이해된다.
[CHU: 동작의 요약]
셀 핸들링 유니트(32)는 (1) AAL2 프로토콜을 가진 입력 ATM 셀(예를 들어, ATM 셀 페이로드의 AAL2 패킷의 가변수)을 AAL2 프라임 프로토콜을 가진 ATM 셀로 디멀티플렉싱하는 것, (2) AAL2 프라임 프로토콜을 가진 ATM 셀을 AAL2 프로토콜을 가진 ATM 셀로 큐잉 및 멀티플렉싱하는 것, (3) ATM 셀을 큐잉하는 것, (4) 최우선 순위를 조정하는 것을 포함한 많은 동작을 수행한다. 이런 동작 각각은 전술된 각종 기능을 참조로 아래에서 요약된다.
[동작 요약: AAL2 프로토콜 셀을 AAL2 프라임 프로토콜 셀로의 디멀티플렉싱]
AAL2 프로토콜을 가진 입력 ATM 셀의 디멀티플렉싱은 예를 들어 AAL2 프로토콜을 가진 ATM 셀이 super A 인터페이스(54)를 통해 기지국(42)으로부터의 기지국 제어기(44)에서 수신될 때(도 5 참조) 일어날 수 있다. 그런 경우에, AAL2 패킷은, ATM 스위치(44-30)를 통해 (예를 들어, 다이버시티 핸드오버(DHO) 유니트(60)와 같은) 다중 AAL2 패킷을 가진 ATM 셀을 핸들링할 수 없는 다른 유니트로 스위치될 수 있는 셀 포맷으로 추출될 필요가 있다.
AAL2 프로토콜을 가진 입력 ATM 셀의 디멀티플렉싱에서, 입력 셀이 스위치 포트 인터페이스 회로(SPIC)(210)의 입력 셀 FIFO(250)에서 대기하는 라우터 스케쥴러 기능의 단계(13-5)에서 판정될 때(도 13 참조), ATM 디멀티플렉싱 기능(260)은 호출된다(단계(13B-6)). (단계(13-6)에서) 입력 셀의 유효성을 체크하고, (단계(13B-9)에서) 입력 셀이 디멀티플렉싱을 필요로 할 때 AAL2 프로토콜을 가지는 것으로 판정한 후에, AAL2 디멀티플렉싱 기능(268)은 단계(13B-13)에서 호출된다. AAL2 디멀티플렉싱 기능(268)(도 13f 참조)은 개시 필드 핸들링 기능을 호출함으로써(도 13g 참조) 입력 ATM 셀의 페이로드에서의 개시 필드를 체크한다. 더욱이, (단계(13F-7)에서) 오버랩 핸들링 기능을 호출함으로써(도 13h 참조) 오버랩 표시가 설정되어, 이전의 입력 ATM 셀에 부분적으로 존재하는 AAL2 패킷 내용이 여전히 핸들링되어야 한다는 것을 나타내는 것으로 판정된다.
오버랩 표시가 설정되지 않았다면, AAL2 디멀티플렉싱 기능(268)(도 13f 참조)은 입력 ATM 셀의 페이로드에 존재하는 하나 이상의 전체 AAL2 패킷을 처리한다. 각각의 전체 AAL2 패킷이 단계(13F-8)에서 시작하는 동작 루프에 의해 처리된다. AAL2 패킷을 처리할 때, 단계(13F-12)에서 AAL2 디멀티플렉싱 기능(268)은 판독 AAL2 패킷 기능을 호출함으로써(도 13i 참조) AAL2 패킷을 판독한다. 그 후, 생성 AAL2' 셀 기능은 호출되어(단계(13F-16)), 단계(13F-12)에서 판독된 AAL2 패킷을 이용하여 AAL2 프라임 프로토콜 페이로드를 형성한다.
생성 AAL2' 셀 기능(도 13j 참조)은 AAL2 패킷 헤더내의 CID 값을 이용하여 조합된 VCI/CID 테이블(272)를 참고함으로써 (단계(13J-2) 와, 또한 도 18, 도 19a 및 도 19b 참조) 형성된 ATM 셀에 대한 새로운 VCI 및 SPIC 태그를 획득하는 역할을 한다. 단계(13J-6)에서 생성 AAL2' 셀 기능은 단계(13F-12)에서 획득된 AAL2 패킷을 새로운 VCI 및 SPIC 태그에 가산하여 AAL2 프라임 페이로드를 형성하고, 단계(13J-7)에서 페이로드의 나머지를 패드한다. 이와 같이 구성된 AAL2 프라임 프로토콜 페이로드를 가진 ATM 셀은 출력 셀 FIFO(252)로 이동된다(단계(13J-8)).
입력 ATM 셀에 존재하는 AAL2 패킷을 처리하는 절차는 (단계(13F-17)에서 판정된 바와 같이) 입력 셀의 종료까지 계속하여, 각 AAL2 패킷에 대한 AAL2 프라임 프로토콜를 가진 새로운 ATM 셀을 생성시킨다. 그러나, AAL2 프로토콜를 가진 입력 ATM 셀이 불완전한 AAL2 패킷으로 종료할 경우, 오버랩 표시는 설정된다(단계(13F-14)). 오버랩 표시를 설정함으로써. 불완전한 AAL2 패킷이 AAL2 프로토콜을 가진 다음 ATM 셀을 수신할 때 오버랩 핸들링 기능에 의해 완전해져 리어셈블될 수 있는 상황이 설정된다.
전술된 바와 같이, 입력 ATM 셀의 페이로드가 이런 입력 ATM 셀 및 이전의 ATM 셀을 브리지(bridge)하는 패킷의 일부로 시작할 경우에 오버랩이 생긴다. 오버랩 표시가 있을 경우, 오버랩 핸들링 기능(도 13h)은 각종 동작을 수행한다. 이런 동작 중에는 (1) (단계(13H-4)에서) 입력 셀 FIFO(250)으로부터 AAL2 패킷의 오버랩 부분을 판독하는 것, (2) (단계(13H-5)에서) 단계(13H-4)에서 판독된 부분 및 이전의 ATM 셀로부터 저장된 부분을 이용하여 AAL2 패킷을 리어셈블하는 것, (3) (단계(13H-7)에서) 생성 AAL2' 셀 기능을 호출하는 것이 있다. 오버랩 표시에 관하여, 생성 AAL2' 셀 기능은 전체 패킷과 유사한 방식으로 수행하며, 단계(13J-6)에서 형성된 ATM 페이로드는 단계(13H-2)에서 획득된 새로운 VCI 및 SPIC 태그를 이전의 ATM 셀로부터 남겨진 AAL2 패킷의 부분, 및 FIFO(250)에서 대기하는 ATM 셀의 시점에 획득된 AAL2 패킷의 부분으로부터 형성된 페이로드에 가산하는 것을 포함한다.
AAL2 패킷 헤더가 2개의 ATM 셀 간에 스플릿되는 경우에, 판독 AAL2 패킷 기능(도 13i 참조)은 호출된다.
[동작 요약: AAL2 패킷을 ATM 셀로의 멀티플렉싱]
AAL2 프라임 프로토콜을 가진 ATM 셀이 노드에서 수신되고, 수신된 셀의 페이로드의 전체 패킷이 AAL2 프로토콜을 가진 ATM 셀로 멀티플렉싱될 시기가 있다. 그러한 것은 예를 들어 인터페이스(58)를 통해 이동 스위칭 센터(MSC)(46)로부터 기지국 제어기(44)에서 수신된 AAL2 프라임 프로토콜을 가진 ATM 셀에 대하여 일어날 수 있다(도 5 참조). 이런 AAL2 프라임 프로토콜 패킷을 가진 ATM 셀의 페이로드는 인터페이스(54)를 통해 기지국(42)으로 인가하기 위해 AAL2 패킷을 가진 ATM 셀로 멀티플렉싱된다.
라우터 스케쥴러 기능의 단계(13-5)에서(도 13 참조) 입력 셀이 스위치 포트 인터페이스 회로(SPIC)(210)의 입력 셀 FIFO(250)에서 대기하고 있는 것으로 판정될 때, ATM 디멀티플렉싱 기능(260)이 호출된다(단계(13-6)). (단계(13B-6)에서) 입력 셀의 유효성을 체크하여, (단계(13B-9)에서) 입력 셀이 멀티플렉싱을 필요로 할 때 AAL2 패킷을 가진 AAL2 프라임 프로토콜을 가지는 것으로 판정한 후에, AAL2' 맵핑 기능은 단계(13B-10)에서 호출된다.
AAL2' 맵핑 기능(262)(도 13c 참조)은 큐 서버(230)로 전송하기 위해 (멀티플렉싱될 필요가 있는 AAL2 패킷을 포함하는) 내부 인터페이스 패키지(246)를 생성한다. 그렇게 할 때, AAL2' 맵핑 기능(262)은 인덱스로서 입력 ATM 셀의 VCI를 이용하여(단계(13C-3)) 조합된 VCI/CID 테이블(272)로부터 내부 인터페이스 헤더(IIH)를 획득한다. 내부 인터페이스 헤더(IIH) 및 AAL2 프라임 프로토콜 셀로부터의 AAL2 패킷은 어셈블되어 내부 인터페이스 패키지(246)를 형성하는데, 이는 인-버퍼 메모리(242)에 기록됨으로써(단계(13C-6)) 큐 서버(230)에 이용 가능할 수 있다.
큐 서버(230)는 인-버퍼 메모리(242)의 내부 인터페이스 패키지(246)내에 저장된 AAL2 패킷을 AAL2 포맷을 가진 ATM 셀로 멀티플렉싱하여, ATM 셀을 지정된 ET 링크로 지향시키는 헤더를 AAL2 포맷을 가진 ATM 셀에 제공하는 역할을 한다(도 5 참조). ATM 셀은 지정된 ET 링크에 대응하는 링크 멀티플렉서(280)의 출력 ATM 셀 FIFO(340)내에 형성되고, 출력 ATM 셀 FIFO(340)는 아웃-버퍼 메모리(244)내에 포함된다.
내부 인터페이스 패키지(246)가 인-버퍼 메모리(242)로부터 (단계(14-3)에서 판정된) 큐 서버(230)로 전송되도록 하는 시간을 가질 때. 큐 ATM 셀/AAL2 패킷 기능이 호출된다(도 14a 참조). AAL2 패킷을 가진 ATM 셀에 할당될 출력 VCI에 따라서, 내부 인터페이스 패키지(246)는 AAL2 VCI 큐잉 유니트(310)의 하나로 지향된다. 내부 인터페이스 패키지(246)와 관련된 서비스 등급을 고려하여, 내부 인터페이스 패키지(246)는 지향되는 AAL2 VCI 큐잉 유니트(310)의 등급 지정한 입력 FIFO(312) 내에 저장된다. 내부 인터페이스 패키지(246)가 적절한 입력 FIFO(312)내에 저장될 때, 현재 시간 스탬프(TS) 값은 내부 인터페이스 헤더(IIH)를 대신한다.
ATM 셀이 입력 FIFO(312) 내에 저장된 내부 인터페이스 패키지(246) 내에 포함되는 AAL2 패킷으로부터 구성될 때, 큐 서버 스케쥴러는 단계(14-7)에서 멀티플렉싱 기능을 호출하고, 차례로 도 14c의 ATM 멀티플렉싱 기능을 호출한다. ATM 멀티플렉싱 기능은 비적재 테이블(336)을 체크하여, 내부 인터페이스 패키지(246)이 저장된 특정한 AAL2 VCI 큐 유니트(310)가 비적재를 위해 탭될 수 있는 시기를 판정한다(단계(14C-7) 참조). 내부 인터페이스 패키지(246)내에 포함된 AAL2 패킷이 비적재되는 것으로 판정될 때, AAL2 멀티플렉싱 기능은 단계(14C-8)에서 호출된다. AAL2 멀티플렉싱 기능은(도 14d 참조) 생성 ATM 헤더 및 개시 필드 기능을 호출함으로써(도 14e 참조) 새로 형성한 셀을 위해 ATM 헤더를 형성하도록 진행한다. 그 후, 비적재 테이블(316)는 탭된 AAL2 VCI 큐잉 유니트(310)에 적재될 특정 입력 FIFO(312)를 판정하기 위해 참고된다. 이런 관계에서 내부 인터페이스 패키지(246)가 (큐 표시(QI)를 토대로) 선택된 입력 FIFO(312) 내에 존재하고, 내부 인터페이스 패키지(246)가 과도하게 수명이 다해지지 않는 것으로 가정한다( 단계(14F-8) 참조).
입력 FIFO(312)가 전술된 방식으로 선택될 때, AAL2 멀티플렉싱 기능은 형성된 셀이 그의 페이로드에서 내부 인터페이스 패키지(246)의 AAL2 패킷을 수용하기에 충분한 룸을 가지는지를 판정한다(단계(14D-4)). 룸이 존재할 때, 내부 인터페이스 패키지(246)의 AAL2 패킷은 (디큐 AAL2 패킷 기능을 호출함으로써(도 14l 참조) 입력 FIFO(312)로부터 비적재된다. AAL2 패킷의 비적재 단계는 AAL2 패킷을 셀이 형성되는 출력 ATM 셀 FIFO(340)로 이동시키는 단계, 내부 인터페이스 패키지(246)과 관련된 시간 스탬프(TS)를 소거하는 단계, 및 큐 표시가 AAL2 패킷을 비적재한 FIFO(312)에 설정될 필요가 있는지를 판정하는 단계를 포함한다(도 14l 참조). 그 후, AAL2 멀티플렉싱 기능은 다음 내부 인터페이스 패키지(246)의 AAL2 패킷가 형성된 ATM 셀내에 완전히 적합하지 않을 때까지 형성되는 셀의 페이로드를 계속 필(fill)한다. 그 적합도(fit)가 정확하지 않을 때, AAL2 멀티플렉싱 기능은 단계(14D-16)에서 AAL2 오버랩 포맷 기능을 호출한다. AAL2 오버랩 포맷 기능(도 14h 참조)은 페이로드내에 적합할 AAL2 패킷의 부분을 페이로드로 이동시켜, 그 나머지를 다음 ATM 셀로 사용하기 위해 저장한다.
따라서, 큐 서버(230)는 선택된 ET 링크에 대응하는 링크 멀티플렉서(280)의 출력 ATM 셀 FIFO(340) 내에 AAL2 프로토콜을 가진 출력 ATM 셀을 형성하는데, 출력 ATM 셀은 AAL2 프라임 프로토콜을 가진 입력 ATM 셀내에 수신된 AAL2 패킷으로부터 형성된다. 이와 같이 형성되고, 출력 ATM 셀 FIFO(340)내에 저장된 ATM 셀은 출력 ATM 셀 FIFO(340)에서 취해지는데, 이때 라우터 스케쥴러 기능은 그런 ATM 셀이 큐 서버(230)로부터 전송될 수 있는지를 (단계(13-3)에서) 판정한다. 그렇게 하기 위하여, 라우터 스케쥴러 기능은 전송 셀 기능을 호출하는데(도 13a 참조), 이런 전송 셀 기능은 ATM 셀이 추출되어 그런 ATM 셀을 출력 셀 FIFO(252)로 이동시키는 특정한 링크 멀티플렉서(280)를 선택한다.
[동작 요약: ATM 셀의 큐]
몇몇 ATM 셀은 ATM 스위치(30)를 통해, 예를 들어 ET 보드(34)와 같은 ATM 스위치(30)에 부착된 다른 보드로 경로지정되기 전에 멀티플렉싱되거나 디멀티플렉싱될 필요가 없다. 그럼에도 불구하고, 본 발명의 셀 핸들링 유니트(32)는 수많은 ET 링크에 대한 핸들링 큐잉 동작에 편리한 중앙 집중식 풀(pool)을 제공한다.
셀 라우터(220)가 내부 인터페이스 패키지(246)를 큐 서버(230)에 제공하는 방식은 전술된 멀티플렉싱에 대한 설명으로부터 이해되고, 제공된 내부 인터페이스 패키지(246)는 AAL2 패키지보다는 (내부 인터페이스 헤더(IIH)와 함께) ATM 셀을 포함한다. 이런 점에서, 라우터 스케쥴러 기능(도 13 참조)은 단계(13B-11)에서 ATM 맵핑 기능을 호출하는 ATM 디멀티플렉싱 기능을 호출한다(도 13B 참조). ATM 맵핑 기능(도 13d참조)은 내부 인터페이스 헤더(IIH)를 생성시키고, 출력 ATM 셀에 대한 새로운 ATM 헤더를 생성시키며(단계(13D-3)), 입력 ATM 셀, 새로운 ATM 헤더 및 내부 인터페이스 헤더(IIH)의 페이로드를 이용하여 내부 인터페이스 패키지(246)를 형성한다. 그 후, ATM 맵핑 기능은 내부 인터페이스 패키지(246)를 인-버퍼 메모리(242)로 이동시킨다.
큐 서버(230)는 인-버퍼 메모리(242)내의 내부 인터페이스 패키지(246)내에 저장된 ATM 셀을 적절한 링크 멀티플렉서(280)에 대해 도 12에 도시된 큐 시스템으로 분산시키는 역할을 한다. 멀티플렉싱의 경우에서와 같이, ATM 셀은 궁극적으로 적절한 링크 멀티플렉서(280)용 출력 ATM 셀 FIFO(340) 내에 존재한다.
내부 인터페이스 패키지(246)가 인-버퍼 메모리(242)로부터 (단계(14-3)에서 판정된) 큐 서버(230)로 전송되도록 하는 시간을 가질 때. 큐 ATM 셀/AAL2 패킷 기능은 호출된다(도 14a 참조). AAL2 패킷을 가진 ATM 셀에 할당될 출력 VCI에 따르면, 내부 인터페이스 패키지(246)는 새로운 ATM 헤더에 표시된 서비스 등급에 따라 ATM 셀 입력 FIFO(320)의 하나로 지향된다(도 12 참조). 내부 인터페이스 패키지(246)가 적절한 입력 FIFO(312)내에 저장될 때, 현재 시간 스탬프(TS) 값은 내부 인터페이스 헤더(IIH)를 대신한다.
ATM 셀이 큐 서버(230)로부터 추출될 때, 큐 서버 스케쥴러는 단계(14-7)에서 멀티플렉싱 기능을 호출하고, 차례로 도 14c의 ATM 멀티플렉싱 기능을 호출한다. ATM 멀티플렉싱 기능은 비적재 테이블(336)을 체크하여, 내부 인터페이스 패키지(246)이 저장된 특정한 ATM 셀 입력 FIFO(320)가 비적재를 위해 탭될 수 있는 시기를 판정한다(단계(14C-7) 참조). 이런 관계에서 내부 인터페이스 패키지(246)가 (큐 표시(QI)를 토대로) 선택된 입력 FIFO(320)내에 존재하고, 내부 인터페이스 패키지(246)가 과도하게 수명이 다해지지 않는 것으로 가정한다( 단계(14C-12) 참조).
입력 FIFO(320)가 전술된 식으로 선택될 때, ATM 멀티플렉싱 기능은 (디큐 ATM 패킷 기능을 호출함으로써(도 14k 참조) ATM 셀 입력 FIFO(320)로부터 내부 인터페이스 패키지(246)로부터의 ATM 셀을 비적재한다. ATM 셀의 비적재 단계는 ATM 셀을 셀이 형성되는 출력 ATM 셀 FIFO(340)로 이동시키는 단계, 내부 인터페이스 패키지(246)와 관련된 시간 스탬프(TS)를 소거하는 단계, 및 큐 표시가 ATM 셀을 비적재한 FIFO(320)에 리셋될 필요가 있는지를 판정하는 단계를 포함한다(도 14k 참조).
따라서, 큐 서버(230)는 새로이 형성된 ATM 셀을 선택된 ET 링크에 대응하는 링크 멀티플렉서(280)의 출력 ATM 셀 FIFO(340)로 경로지정한다. 이와 같이 형성되고, 출력 ATM 셀 FIFO(340)내에 저장된 ATM 셀은 출력 ATM 셀 FIFO(340)에서 취해지는데, 이때 라우터 스케쥴러 기능은 그런 ATM 셀이 큐 서버(230)로부터 전송될 수 있는지를 (단계(13-3)에서) 판정한다. 그렇게 하기 위하여, 라우터 스케쥴러 기능은 전송 셀 기능을 호출하는데(도 13a 참조), 이런 전송 셀 기능은 ATM 셀이 추출되어 그런 ATM 셀을 출력 셀 FIFO(252)로 이동시키는 특정한 링크 멀티플렉서(280)를 선택한다.
[동작 요약: 최상위 우선 순위 셀의 핸들링]
노드에 의해 핸들링된 대부분의 ATM 셀은 노드를 다른 노드에 접속하는 ET 링크의 하나 상으로 전송하기 전에 큐잉되지만, 몇몇 ATM 셀은 큐잉될 필요가 없을 수 있다. 그런 "최우선 순위" ATM 셀은 셀 핸들링 유니트(32)의 큐 서버(230)를 피할 수 있다. 이런 가능성을 제공하기 위하여, 셀 핸들링 유니트(32)의 셀 라우터(220)에는 최우선 순위 기능(266)이 제공된다. 셀 라우터(220)의 문맥(context)에서의 최우선 순위 기능(266)의 동작에 대해서 이제 설명된다.
셀 핸들링 유니트(32)에서의 최우선 순위 ATM 셀의 수신으로 초기에 전술된 다른 ATM 셀과 같은 방식으로 핸들링된다. 이런 점에서, 라우터 스케쥴러 기능의 단계(13-5)(도 13 참조)에서 입력 셀이 스위치 포트 인터페이스 회로(SPIC)(210)의 입력 셀 FIFO(250) 내에서 대기하는 것으로 판정될 때, ATM 디멀티플렉싱 기능(260)이 호출된다(단계(13-6)). (단계(13B-6)에서) 입력 셀의 유효성을 체크하고, (단계(13B-9)에서) 입력 셀이 최우선 순위 셀인 것으로 판정한 후, 최우선 순위 기능(266)은 단계(13B-12)에서 호출된다
최우선 순위 기능(266)(도 13e 참조)은 내부 인터페이스 헤더(IIH)와 함께 조합된 VCI/CID 테이블(272)로부터 출력 최우선 순위 ATM 셀에 대한 새로운 VCI 및 SPIC 태그를 획득한다. 최우선 순위 기능(266)이 페이로드를 큐 서버(230)로 전송하지 않지만, 최우선 순위 기능(266)은 인-버퍼 메모리(242)를 통해 큐 서버(230)로 전송하여 최우선 순위 표시부(322)의 설정에 이용되도록 하기 위하여(도 12 참조) 내부 인터페이스 패키지(246)를 획득한다. 본래, 최우선 순위 기능(266)은 입력 ATM 셀로부터 페이로드를 획득하여, 새로운 VCI 및 SPIC 태그를 가산하고(단계(13E-4) 참조), 이와 같이 재구성된 ATM 셀을 출력 셀 FIFO(252)로 이동시킨다(단계(13E-5) 참조). 그래서, 그런 최우선 순위 셀은 큐 서버(230)의 큐잉 방식으로 큐잉될 필요가 없다.
[CHU: 셀 경로지정 및 큐잉 관리]
전술된 바와 같이, 셀 핸들링 유니트(32)는 큐 서버(230)를 포함한다. 큐 서버(230)는 출력을 큐잉하기 위해 중앙 집중되거나 풀된 자원을 제공한다. 이런 점에서, 큐 서버(230)는 다수의 링크 멀티플렉서(280)를 포함하는데, 각 링크 멀티플렉서(280)는 도 12에 도시된 큐잉 방식을 갖는다. 관련된 큐잉 방식을 가진 링크 멀티플렉서(280)는 큐 관리를 필요로 하는 각 출력 ET 링크에 할당될 수 있다.
도 16a는 셀 핸들링 유니트(32)가 존재하는 ATM 스위칭 노드(1640)를 통해 ATM 셀의 잠재적인 경로지정을 도시한 것이다. ATM 스위칭 노드(1640)는 예를 들어 도 5의 기지국(42), 기지국 제어기(44) 또는 이동 스위칭 센터(MSC)(46)을 포함하는 전술된 노드들 중 어느 하나일 수 있고, (간단한 방식이지만) 전술된 구조 및 동작을 나타낸다. 도 16a의 셀 핸들링 유니트(32)는 ATM 스위치(1630)의 포트에 접속된다. 내선 단말기(ET)(1634(1) 내지 1634(5))는 노드(1640)에 대한 입력 링크를 ATM 스위치(1630)에 접속하는 것으로 도시되어 있다. 내선 단말기(ET)(1634(6) 및 1634(7))는 노드(1640)를 출력 링크에 접속하는 것으로 도시되어 있다. 일반적으로, 내선 단말기(ET)는 여기에 접속된 입력 및 출력 링크를 가지만, 본 기술에서 간략화를 위해 내선 단말기(ET)(1634(1) 내지 1634(5))에 의해 핸들링된 입력 링크, 및 내선 단말기(ET)(1634(6) 및 1634(7))에 의해 핸들링된 출력 링크가 강조된다. 더욱이, 각 입력 또는 출력 링크는 다수의 ATM-VCC를 핸들링할 수 있는 것이 이해되어야 한다.
도 16a의 특정한 시나리오에서, 내선 단말기(ET)(1634(7))에 의해 핸들링된 물리적 출력은 확장(advanced) 큐잉을 필요로 하지 않는다. 다른 한편, 내선 단말기(ET)(1634(6))에 의해 핸들링된 물리적 출력은 확장 큐잉을 필요로 한다. 내선 단말기(ET)(1634(6)) 또는 내선 단말기(ET)(1634(7))의 어느 것도 확장 큐잉 관리를 위한 온-보드(on-board) 준비를 할 필요가 없다. 내선 단말기(ET)(1634(6))에 의해 핸들링된 물리적 출력 링크가 큐잉을 필요로 하므로, 내선 단말기(ET)(1634(6))로 예정된 모든 ATM VCC는 도 16a의 스위칭 라인(16A-1)으로 나타낸 바와 같이 ATM 스위치(1630)를 통해 셀 핸들링 유니트(32)내에 제공된 중앙 집중 큐 서버(230)로 경로지정된다. 셀 핸들링 유니트(32) 내에서 큐잉 관리가 이루어진 후, 내선 단말기(ET)(1634(6))로 예정된 아웃바운드(outbound) ATM 셀은 스위칭 라인(16A-3)으로 나타낸 바와 같이 ATM 스위치(1630)를 통해 내선 단말기(ET)(1634(6))로 경로지정된다. 대조적으로, 큐잉 관리를 필요로 하지 않는 내선 단말기(ET)(1634(6))로 예정된 ATM VCC는 스위칭 라인(16A-2)으로 나타낸 바와 같이 ATM 스위치(1630)를 통해 내선 단말기(ET)(1634(7))로 직접 경로지정된다.
도 16a의 실시예에서, 큐 서버(230)는 그런 관리를 필요로 하는 출력 링크에 이용될 수 있는 중앙 집중화된 확장 큐 관리 자원을 제공하지만, 그런 관리를 필요로 하지 않는 출력 링크에 예정된 ATM 셀에 의해 바이패스된다.
도 16b의 실시예는 도 16a의 실시예와 동일한 노드 구조를 필수적으로 가지고 있지만, 셀을 경로지정할 때 약간 서로 다른 방법을 사용한다. 도 16b의 실시예에서, 모든 입력 ATM 셀은 필수적으로 ATM 스위치(1630)를 통해 셀 핸들링 유니트(32)로 경로지정된다. 셀 핸들링 유니트(32)에서, "최우선 순위" 로서 나타내는 ATM 셀은 큐 서버(230)로 전달되지 않지만, 최우선 순위 기능(266)에 의하여 신속한 핸들링이 제공된다. 최우선 순위 기능(266)은 필수적으로 큐가 불필요한 목적지(예를 들어, 내선 단말기(ET)(1634(7)))에 도달하기 위해 새로운 VCI 및 SPIC 태그를 가진 최우선 순위 ATM 셀을 제공하여, 큐 서버(230)의 큐잉 방식을 통해 경로지정하지 않고 그런 셀을 출력 셀 FIFO(252)로 전달한다(도 11 참조). 그러나, 최우선 순위 기능(266)와 관련하여, 최우선 순위 표시부(322)는 큐 서버(230)에 제공됨으로써, 큐 서버(230)는 다른 ATM 셀의 출력 조정시에 보상할 수 있다.
도 17a는 최우선 순위 셀의 경로지정과 관련하여 포인트 대 멀티포인트 능력을 이용하는 ATM 스위칭 노드(1740A)를 도시한 것이다. 포인트 대 멀티포인트 처리 시에, 입력 ATM 셀의 카피(copy)가 하나 이상의 ATM-VCC에 제공된다. 도 17a에서, ATM 스위칭 노드(1730A)는 카피 에이전트 역할을 한다. 내선 단말기(ET)(1734(1))로부터 인바운드된(inbound) ATM 셀은 ATM 스위치(1730)에 의해 카피되어, ATM 스위치(1730)를 통해 각 내선 단말기(ET)(1734(2)) 및 셀 핸들링 유니트(32)로 경로지정된다. 셀 핸들링 유니트(32)에서, ATM 셀의 수신된 카피는 큐 서버(230)의 큐들 중 어느 하나에 저장되지 않지만, 지정된 ATM-VCC로부터의 고 우선 순위 ATM 셀이 내선 단말기(ET)(1734(2))로 직접 경로지정되는 큐 서버(230)를 표시하는데 이용된다.
도 17b는 ATM 스위치(1730B)가 멀티포인트 카피 능력을 갖지 않은 경우에 도 17a의 실시예의 변형을 도시한 것이다. 도 17b의 노드(1740B)에서, 입력 최우선 순위 ATM 셀은 셀 핸들링 유니트(32)로 경로지정된다. 셀 핸들링 유니트(32)의 입력에서, 최우선 순위 모니터(TPM)는 각 입력 ATM 셀의 헤더를 모니터하여, 최우선 순위 VCC에 속하는지를 판정한다. 최우선 순위 모니터(TPM)에 의해 판정된 바와 같이, 셀이 최우선 순위 VCC에 속하는 경우, 최우선 순위 멀티플렉서(32M)는 그런 셀을 셀 핸들링 유니트(32)의 출력으로 직접 경로지정한다. 큐 서버(230)는 최우선 순위 셀이 단락 회로 큐 서버(230)를 갖는 것으로 되어야 한다.
따라서, 셀 핸들링 유니트(32)의 큐 서버(230)에 의해 제공되는 중앙 집중화 및 풀된 확장 큐잉 관리는 유용하게도, 각 출력 링크(예를 들어, 각 내선 단말기(ET))에서 확장 큐잉 관리를 필요로 하지 않는다.
[조합된 VCI/CID 테이블]
셀 라우터(220)내에 포함되는 것으로 설명된 조합된 VCI/CID 테이블(272)의 일례가 도 18에 도시되어 있다. 도 18에 도시되어 있는 바와 같이, 조합된 VCI/CID 테이블(272)은 열((1) 내지 (10))이라 칭하는 10개의 열을 갖는 것으로 개념화된다. 열((1))은 CID 값을 포함하고(도 2 참조), 열((2))은 입력 VCI 값을 포함하며, 열((3))은 접속형 표시자를 포함하고, 열((4))은 ET-링크 값을 포함하며, 열((5))은 AAL2-링크 값을 포함하고, 열((6))은 테이블 오프셋 값을 포함하며, 열((7))은 출력 VPI 값을 포함하고, 열((8))은 출력 VCI 값을 포함하며, 열((9))은 출력 (SPIC) 태그 값을 포함하고, 그리고 열((10))은 내부 인터페이스 헤더(IIH)를 포함한다. 조합된 VCI/CID 테이블(272)은 또한 테이블부 또는 간격, 특히 테이블부(18020) 및 테이블 간격(1802A 내지 1802H)으로 그룹화된 행을 갖는 것으로 개념화된다.
간략화를 위하여, 도 18의 조합된 VCI/CID 테이블(272)은 반드시 모든 열의 값을 나타내지는 않는다. 이런 값은 단지 본 발명의 원리를 설명하는데 유용한 열에 제공된다. 더욱이, 조합된 VCI/CID 테이블(272)내에 이용된 VCI 값은 노드-내부 VCI 값인 것으로 이해된다. 노드로 입력하는 셀에 대하여, 입력 셀의 VCI 값은 내선 단말기에서 예를 들어 노드 내에 이용하기 위한 내부 VCI 값으로 변경된다. 내부 VCI 값은 ATM 스위치(30)를 통해 셀을 셀 핸들링 유니트(32)로 경로지정할 수 있다. 셀 핸들링 유니트(32)는 조합된 VCI/CID 테이블(272)을 이용하여 셀이 셀 핸들링 유니트(32)에서 경로지정되게 하는 새로운 내부 VCI를 ATM 스위치(30)를 통해 노드의 다른 보드에 할당한다. 노드로부터 퇴장하기 전에, 마지막 이용된 내부 VCI 값은 셀을 ATM 망의 다른 노드로 경로지정할 수 있는 외부 VCI 값으로 변경된다.
도 19a는 AAL2 프로토콜을 가진 ATM 셀이 (예를 들어, 도 4에 의해 전술된 방식으로) AAL2 프라임 프로토콜을 가진 하나 이상의 ATM 셀로 디멀티플렉싱될 때 VPI/VCI 정보를 획득하는데 이용된 단계를 도시한 것이다. 디멀티플렉싱 동작 시에는 초기에 조합된 VCI/CID 테이블(272)의 AAL2 부가 참고된다. 단계(19A-1)에서, 입력 셀의 내부 VCI 값은 AAL2 테이블부(18020)내에 적당한 행을 위치시키는데 이용된다. 예를 들면, 입력 VCI 값이 "32"일 경우, 조합된 VCI/CID 테이블(272)의 제 1 행은 표시된다. 단계(19A-2)에서, 셀 라우터(220)는 표시된 행으로부터 (열(6)으로부터의) 테이블 오프셋을 판정한다. "32"의 입력 VCI의 예에서, 열(6)으로부터 획득된 테이블 오프셋은 "A"이다. 테이블 오프셋 "A"는 셀 라우터(220)가 오프셋 "A"에 의해 지정되는 조합된 VCI/CID 테이블(272)의 체크 간격(1802A)임을 나타낸다.
적당한 테이블 간격이 위치된다면, 단계(19A-3)에서, 셀 라우터(220)는 입력 ATM 셀의 제 1 AAL2 패킷의 CID를 이용하여, 적당한 테이블 간격 내에 특정 행을 위치시킨다. 찾아진 적당한 테이블 간격의 특정 행에 의해, 단계(19A-4)에서, 셀 라우터(220)는 필요한 정보, 예를 들어 각각 열(7) 및 열(8)로부터의 새로운 간격 VPI 값 및 새로운 VCI 값을 획득한다. 예를 들면, 제 1 AAL2 패킷의 CID가 "8"일 경우, 단계(19A-4)에서, 8의 CID 및 열(7)을 가진 부(1802A)의 행의 교차시에 찾아진 VPI 값은 복귀된 VPI 값이고, 동일한 행 및 열(8)의 교차시에 찾아진 VCI는 복귀된 VCI 값이다.
도 19a의 단계(19A-3) 및 단계(19A-4)는 디멀티플렉싱될 수 있는 ATM 셀의 각 AAL2 패킷에 대해 수행되는 것이 이해되어야 한다. 예를 들면, 도 4의 디멀티플렉싱 예와 관련하여, 단계(19A-3) 및 단계(19A-4)의 동작은 3번, 각각 셀(20'4-1 내지 20'4-3)의 형성을 위한 AAL2 패킷(264-1 내지 264-3)에 대해 한번 수행된다.
도 19b는 AAL2 패킷을 잠재적으로 다수의 AAL2 패킷을 가진 ATM 셀로 멀티플렉싱할 시에 포함된 단계를 도시한 것이다. 단계(19B-1)에서, 입력 ATM 셀의 VCI 값은 정확한 행을 조합된 VCI/CID 테이블(272) 내에 위치시키는데 이용된다. 예를 들면, 입력 VCI가 "49"일 경우, 테이블 간격(1802A)의 제 2 행이 표시된다. 단계(19B-2)에서, 단계(19B-1)에서 위치된 행으로부터의 ET-링크 값 및 AAL2-링크 값은 획득된다. 입력 VCI가 "49"인 예에서, ET-링크 값은 "0"이고, AAL2-링크 값은 "0"이다. 단계(19B-3)에서, 단계(19B-2)에서 찾아진 ET-링크 및 AAL2-링크 값을 가진 조합된 VCI/CID 테이블(272)의 AAL2 부, 예를 들어 테이블 부(18020)의 행이 찾아진다. 현재 예에서는 테이블 부(18020)의 제 1 행이 찾아진다. 그 후, 단계(19B-3)에서 찾아진 행으로부터의 VPI 및 VCI 값은 멀티플렉싱된 셀의 ATM 헤더에 이용된다.
[시간 스탬핑을 가진 큐]
어떤 입력 ATM 셀에 대하여, 셀 라우터(220)가 인-버퍼 메모리(242)를 통해 큐 서버(230)로 전송하기 위해 내부 인터페이스 패키지(246)를 준비하는 방법을 전술하였다. 내부 인터페이스 패키지(246)는 내부 인터페이스 헤더(IIH), 및 (1) 입력 ATM 셀의 페이로드 또는 (2) 입력 ATM 셀로부터의 AAL2 패킷 중 하나를 포함한다. ATM 셀을 이용하여 내부 인터페이스 패키지(246)를 준비할 시에 포함된 단계는 ATM 맵핑 기능(264)에 도시되어 있고(도 13d 참조), AAL2 패킷을 이용하여 내부 인터페이스 패키지(246)를 준비할 시에 포함된 단계는 AAL2' 맵핑 기능(262)에 도시되어 있다(도 13c 참조).
도 14a의 큐 셀/패킷 기능(284)은 또한 시간 스탬핑 기능이라 칭한다. 도 20a는, 도 14a의 큐 셀/패킷 기능(284)보다 더욱 간단한 형태로, ATM 패키지를 큐 서버(230)의 큐로 이동시키는 기본적인 단계를 도시한 것이다. 단계(20A-1)에서, 내부 인터페이스 패키지(246)는 인-버퍼 메모리(242)로부터 획득된다. 그 후, 단계(20A-2)에서, 내부 인터페이스 패키지(246)의 내부 인터페이스 헤더(IIH)는 시간 스탬프(TS)로 대체된다. 시간 스탬프(TS)는 내부 인터페이스 패키지(246)가 큐 서버(230)의 큐 내에 저장되는 시간에 관계된다. 단계(20B-3)는 큐 서버(230)의 적절한 큐 내에 저장되는 시간 스탬프(TS)를 가진 내부 인터페이스 패키지(246)를 나타낸 것이다. 내부 인터페이스 패키지(246)가 AAL2 패킷을 포함할 경우, 시간 스탬프(TS)는 내부 인터페이스 패키지(246)는 AAL2 VCI 큐잉 유니트(310) 중 하나의 입력 FIFO(312)의 하나 내에 저장된다. 패키지가 저장되는 큐잉 유니트(310)는 VCI에 의존하고, 큐잉 유니트(310)의 FIFO(312)는 서비스 등급에 의존한다. 내부 인터페이스 패키지(246)가 ATM 셀 페이로드를 포함하는 경우, 시간 스탬프를 가진 내부 인터페이스 패키지(246)는 (서비스 등급에 의존하는) ATM 셀 입력 FIFO(320)의 하나내에 저장된다. 도 12는 시간 스탬프(TS)를 포함할 시에 각 입력 FIFO(312) 및 ATM 셀 입력 FIFO(320)내에 비적재될 다음 패키지를 도시한 것이다. 입력 FIFO(312) 및 ATM 셀 입력 FIFO(320)내의 모든 엔트리는, 설명되지는 않았지만, 그런 시간 스탬프(TS)를 가지는 것으로 이해된다.
ATM 셀이 큐 서버(230)에서 판독되는 방법은 큐 서버 스케쥴러 기능(283) 과 이에 의해 호출된 기능, 특히 AAL2 패킷의 판독을 위한 도 14f의 선택 AAL2 패킷 기능, 및 ATM 페이로드의 판독을 위한 도 14C의 ATM 멀티플렉싱 기능(288)(이 중의 어느 하나는 판독 기능 또는 시간 스탬프 체크 기능인 것으로 고려됨)과 관련하여 기술되었다. 도 20b는 본 발명의 시간 스탬핑 특징이 관계되는 한 큐로부터 ATM 패키지를 디큐잉하기 위한 기본적인 단계를 더욱 간단한 형태로 도시한 흐름도이다. 단계(20B-1)는 참조되는 큐의 다음 패키지를 나타낸 것이다. 단계(20B-1)의 다음 패키지는 큐가 입력 FIFO(312)인 경우의 AAL2 패킷이나, 큐가 ATM 셀 입력 FIFO(320)인 경우의 ATM 페이로드일 수 있다. 단계(20B-2)에서, 단계(20B-1)에서 참조되는 다음 패키지의 시간 스탬프(TS)는 획득되어 체크된다. 단계(20B-3)에서, 단계(20B-2)에서 획득된 시간 스탬프(TS)는 현재 시간 값과 판정된 차와 비교된다. 그 차는 패키지의 저장 및 판독 간의 지연량을 나타낸다. 단계(20B-4)에서, 단계(20B-3)에서 판정된 지연량은 최대 허용 가능 지연량과 비교된다. 단계(20B-3)에서 판정된 지연량이 최대 허용 가능 지연량을 초과하는 경우, 패키지는 단계(20B-5)로 나타낸 바와 같이 폐기된다. 그렇지 않으면, 패키지는 단계(20B-6)로 나타낸 바와 같이 셀 형성을 위해 이용되는데, 예를 들어 디큐잉된다.
최대 허용 가능 지연량은 한 큐에서 다른 큐로 변할 수 있는 것이 이해되어야 한다. 즉, (예를 들어, 데이터 접속과 같은) 어떤 접속은 다른 접속(예를 들어, 음성 접속)보다 지연이 민감하지 않을 수 있어, 보다 작은 최대 허용 가능 지연값을 가질 수 있다. 마찬가지로, 최대 허용 가능 지연량은 예를 들어 서비스 등급의 품질과 같은 다른 요소에 따라 변할 수 있다.
도 20b의 동작은 시간 스탬프된 큐잉을 이용하여 큐의 패키지의 보유 기간이 허용 가능한 것보다 긴지를 판정하는 것을 설명한 것이다. 다른 설명은 가능한 버퍼 폭주 문제를 잠재적으로 치유하는 문맥에서 이루어진다. 이런 점에서, 도 20c는 시간 스탬프된 큐잉을 이용하여 큐 필을 모니터하기 위해 큐 서버(230)에 의해 실행 가능한 큐 모니터링 기능의 기본적인 단계를 도시한 흐름도이다. 도 20c의 큐 모니터링 기능은 큐 서버(230)의 각 큐, 예를 들어, 입력 FIFO(312) 및 ATM 셀 입력 FIFO(320)에 대해 각각 실행될 수 있다. 단계(20C-1)는 호출을 대기하는 큐 모니터링 기능을 나타낸 것이다. 큐 모니터링 기능의 호출은 주기적으로 일어나거나, 트리거링 이벤트(triggering event)의 발생 시에 일어날 수 있다. 호출된 후, 단계(20C-2)에서, 큐 모니터링 기능은 소정의 큐의 큐 필 레벨이 허용 가능한 임계치를 초과하는지를 판정한다. 이런 점에서, 각 필 레벨은 각 큐에 유지되는데, 이런 필 레벨은 큐의 이용 정도를 나타낸다. 허용 가능한 임계치는 큐의 능력의 고정 퍼센티지일 수 있다. 큐의 허용 가능한 임계치가 초과되지 않는 경우, 큐 모니터링 기능은 단계(20C-1)의 대기 상태로 복귀시킨다. 허용 가능한 임계치가 초과될 경우, 단계(20C-3)에서 큐 모니터링 기능은 큐내의 다음 패키지(예를 들어, 패킷 또는 ATM 페이로드)에 대한 시간 스탬프(TS)를 체크한다. 그 후, 단계(20C-4)에서, 시간 스탬프(TS)는 참조물(예를 들어, 현재 시간)과 비교되어, 큐내의 다음 패키지가 너무 오래되었는지를 판정한다. 대기 패키지가 너무 오래되지 않은 경우, 큐 모니터링 기능은 단계(20C-1)의 대기 상태로 복귀시킨다. 대기 패키지가 너무 오래된 경우, 단계(20C-5)에서 패키지는 폐기된다. 패키지 폐기는 전술된 각종 폐기 기능을 호출한다.
[큐로부터의 조정된 셀 방출]
전술된 바와 같이, 도 11의 셀 핸들링 유니트(32)의 셀 라우터(220)는 스위치 포트 인터페이스 회로(SPIC)(210)를 통해 ATM 셀을 ATM 스위치(30)에 인가한다. 셀 라우터(220)에 의해 ATM 스위치(30)에 인가된 어떤 ATM 셀은 링크 멀티플렉서(280)가 아웃-버퍼 메모리(244)내에 형성하는 ATM 셀을 출력하는 큐 서버(230)로부터 획득된다. 큐 서버(230)내에 형성되어 저장된 셀은 노드간 링크로 예정된다. 예를 들면, 도 5의 기지국 제어기(44)의 문맥에서, 큐 서버(230)내에 형성되어 저장된 ATM 셀은 ATM 스위치(44-30)를 통해 내선 단말기(44-34(0))로 경로지정되어, 물리적 링크(56)로 이동 스위칭 센터(MSC)(46)에 인가한다.
특정 물리적 링크에 의해 셀의 전송 레이트보다 더 빠른 레이트로 특정한 물리적 링크(예를 들어, 물리적 링크(56))에 예정된 ATM 셀을 큐 서버(230)가 형성하여, 셀 핸들링 유니트(32)이 출력시키는 것이 발생할 수 있다. 즉, 링크 멀티플렉서(280)의 처리 능력은 링크 멀티플렉서(280) 서버에 대한 물리적 링크의 처리 능력보다 클 수 있다. 그런 가능성을 교정(remedy)하기 위하여, 본 발명의 큐 서버(230)는 링크 멀티플렉서(280)로부터 ATM 셀을 대응하는 물리적 링크의 전송 레이트로 조정되는 레이트로 방출시킨다. 서로 다른 물리적 링크의 전송 레이트는 서로 달라, 큐 서버(230)가 서로 다른 링크 멀티플렉서(280)로부터 셀 방출 레이트를 서로 다르게 할 수 있다.
이런 점에서, 큐 서버 스케쥴러 기능(283)(도 14 참조)은 단계(14-3)에서 ATM 셀을 큐 서버(230)로부터 셀 라우터(22)(궁극적으로는 ATM 스위치(30))로 시간에 맞게 방출시키는지를 체크한다. 이런 적절한 방출 시간은 큐 서버(230)내에 존재하는 링크 레이트 카운터 기능에 의해 판정된다. 링크 레이트 카운터 테이블과 관련한 링크 레이트 카운터 기능은 아래에서 기술된다. (큐 서버(230)를 포함하는) 셀 핸들링 유니트(32)는 기지국 제어기(44)(도 5 참조)와 같은 노드의 ATM 스위치(30)에 접속된다. 노드는 또한 ATM 스위치(30)에 접속되는 주 처리기 보드(44-33)와 같은 노드 제어기 또는 주 제어기를 갖는다. 주 처리기 보드(44-33)는 도 22에 도시된 바와 같은 링크 레이트 카운터 테이블을 메모리 내에 저장한다. 링크 레이트 카운터 테이블은 노드의 각 물리적 링크에 대한 엔트리 세트를 갖는데, 이런 엔트리 세트는 (1) (다수의 셀 핸들링 유니트(32)가 제공될 수 있으므로) 물리적 링크를 핸들링하는 특정 셀 핸들링 유니트(32)의 어드레스(CHU＃); (2) (큐 서버(230)가 다수의 처리기를 포함할 수 있으므로) 물리적 링크를 핸들링하는 어드레스된 셀 핸들링 유니트(32)의 큐 서버(230)의 특정 디지털 신호 처리기(DSP＃)의 식별부; (3) 물리적 링크를 핸들링하는 어드레스된 큐 서버(230) 내의 특정 링크 멀티플렉서(280)의 식별부; 및 (4) 물리적 링크의 타이밍 특성(예를 들어, 전송 레이트)을 포함한다. 도 22는 특히 도 5의 물리적 링크(56)에 대한 엔트리, 즉, 값"56"을 포함한 링크 레이트 카운터 테이블의 "Link" 열, 값"44-32"을 포함한 "CHU＃" 열(이 경우에는 노드의 단일 셀 핸들링 유니트(32)를 나타냄), 제 1 처리기가 사용되는 것을 나타내는 "DSP＃" 열, 제 1 링크 멀티플렉서(280)가 이용되는 것을 나타내는 "LINK MUX＃" 열, 및 물리적 링크(56)에 대한 전송 레이트가 초당 1.5 메가비트인 것을 나타내는 "TIMING CHARACTERISTICS" 열을 도시한 것이다.
테이블(22)의 링크 레이트 카운터 테이블에 포함된 정보는 ATM 스위치(30)를 통해 노드 제어기, 예를 들어, 도 5의 주 처리기(44-33)로부터 셀 핸들링 유니트(32)로 전송된다. 셀 핸들링 유니트(32)에서, 링크 레이트 카운터 테이블의 정보는 입력 셀 멀티플렉서(254)를 통해 보드 처리기(200)로 전송된다. 보드 처리기(200)는 처리기 버스(240)를 통해 링크 레이트 카운터 테이블의 정보를 큐 서버(230)로 전송하는데, 큐 서버(230)는 백그라운드의 슬라이스를 처리할 시에 그런 정보를 획득하여 저장한다(도 14의 단계(14-8) 참조).
링크 레이트 카운터 기능의 기본적인 동작은 큐 서버(230)에 의해 유지된 링크 멀티플렉서(280)의 하나, 즉, 물리적 링크 q에 대응하는 링크 멀티플렉서(280)에 대해 도 21에 도시되어 있다. 링크 레이트 카운터 기능은 큐 서버(230)에 의해 유지된 각 링크 멀티플렉서(280)에 대해, 예를 들어, 다중 작업 문맥에서 수행되는 것이 이해되어야 한다.
단계(21-1)에서, 링크 레이트 카운터 기능은 링크 q에 대한 다운카운터를 설정한다. 링크 q에 대한 다운카운터 내로 적재될 값은 링크 q에 대한 링크 레이트 카운터 테이블내에 적재된 TIMING CHARACTERISTICS 값에 관하여 획득되거나 판정된다. 다운카운터의 적재 후에, 다운카운터의 감소는 단계(21-2)에서 행해질 수 있다. 이런 감소는 다운카운터에 대한 클럭 신호 입력에 알맞은 관계로 일어난다. 다운카운터의 값이 0으로 감소될 때, 단계(21-3)에서 신호 또는 인터럽트는 링크 q에 대한 링크 멀티플렉서(280)가 셀을 전송할 준비가 되어 있는 큐 서버 스케쥴러 기능(283)으로 전송된다. 이런 신호 또는 인터럽트는 단계(14-3)에서 긍정적인 결과를 유발시키는 역할을 한다. 게다가, 단계(21-3)에서 이런 신호 또는 인터럽트는 링크 q에 대한 링크 멀티플렉서(280)의 아이덴티티(identity)를 표시하는데, 이런 아이덴티티는 멀티플렉싱 기능이 호출될 수 있는 적절한 링크 멀티플렉서(280)를 선택하기 위해 단계(14-5)에서 큐 서버 스케쥴러 기능(283)에 의해 이용된다(도 14 참조). 신호 또는 인터럽트가 단계(21-3)에서 발생된 후, 단계(21-4)에서 링크 레이트 카운터 기능은 링크 레이트 카운터 테이블을 체크하여, 이로 부터 단계(21-1)에서 다운카운터내로 적재할 적절한 값을 획득한다.
단계(21-1) 내지 (21-4)에 의해 형성된 루프는 물리적 링크가 ATM 셀을 수용하는 능력에 알맞은 관계로 신호 또는 인터럽트를 큐 서버(230)를 계속 제공한다. 단계(21-3)에서 발생된 신호 또는 인터럽트는 큐 서버 스케쥴러 기능(283)이 단계(14-7)에서 멀티플렉싱 기능을 호출하게 하여, 궁극적으로 물리적 링크에 대한 링크 멀티플렉서(280)가 ATM 셀을 제공하여 물리적 링크로 경로지정시킨다. 따라서, 링크 레이트 카운터 기능은 어느 특정한 물리적 링크에 대해 셀 핸들링 유니트(32)가 물리적 링크가 셀을 다른 노드로 전송할 수 있는 것보다 큰 레이트로 ATM 셀을 전송할 수 없게 한다.
본 발명은 다음의 동시 출원된 미국 특허원에 기재된 ATM 시스템과 관련하여 이용될 수 있으며, 이의 모두는 여기서 참조로 포함된다.
미국 특허원 제 08/ - 호(서류 번호 2380-15) 및 미국 특허원 제 08/ - 호(서류 번호 2380-16) 양자는 명칭이 "비동기식 전송 모드 스위치"로서, 이는 1997년 12월 19일자로 출원된 미국 특허 출원 60/071,063 및 1998년 5월 22일자로 출원된 미국 특허 출원 60/086,619으로 최초 출원하고, 이의 양자 모두는 여기서 참고로 포함된다.
명칭이 "원격 통신 방법, 배치 및 장치"인 미국 특허 출원 제 호(서류 번호 2380-46).
본 발명이 양호한 실시예에 관련하여 기술되었지만, 본 발명은 이런 실시예로 제한되지 않고, 첨부한 청구의 범위의 정신 및 범주내에서 다양하게 변형시킬 수 있다.

Claims (15)

  1. ATM 스위칭 노드에 있어서:
    제 1 포트 및 제 2 포트를 가진 ATM 스위치;
    상기 ATM 스위치의 제 1 포트에 접속된 제 1 물리적 링크; 및
    상기 ATM 스위치의 제 2 포트에 접속된 셀 핸들링 유니트를 구비하며, 상기 셀 핸들링 유니트는 (1) 상기 유니트로 경로지정된 최소한 몇몇의 ATM 셀을 제 1 ATM 프로토콜에서 제 2 ATM 프로토콜로 변환하고, (2) 상기 변환된 ATM 셀을 큐잉시키며, (3) 상기 변환된 ATM 셀이 상기 ATM 스위치를 통해 상기 제 1 물리적 링크로 경로지정되어 상기 물리적 링크 상에서 상기 노드로부터 전송할 수 있도록 하기 위하여 상기 변환된 ATM 셀을 상기 ATM 스위치의 제 1 포트에 인가함으로써 상기 변환된 ATM 셀을 방출시키도록 하며, 상기 셀 핸들링 유니트는 상기 제 1 물리적 링크의 파라미터에 따라 상기 큐잉 자원으로부터 상기 변환된 ATM 셀을 방출시키는 ATM 스위칭 노드.
  2. 제 1 항에 있어서,
    상기 제 1 물리적 링크의 파라미터는 상기 제 1 물리적 링크의 용량인 것을 특징으로 하는 ATM 스위칭 노드.
  3. 제 2 항에 있어서,
    상기 셀 핸들링 유니트는 상기 셀 핸들링 유니트가 상기 제 1 물리적 링크의 전송 레이트로 조정된 레이트로만 상기 제 1 물리적 링크에 대한 ATM 셀을 방출시키도록 하는 링크 레이트 기능을 가지는 것을 특징으로 하는 ATM 스위칭 노드.
  4. 제 3 항에 있어서,
    상기 링크 레이트 기능은 상기 제 1 물리적 링크에 대한 타이밍 특성을 이용하고, 상기 타이밍 특성은 메모리 내에 저장되는 것을 특징으로 하는 ATM 스위칭 노드.
  5. 제 1 항에 있어서,
    상기 제 2 포트와 다른 상기 ATM 스위치의 포트에 접속된 제 2 물리적 링크를 더 포함하며,
    상기 셀 핸들링 유니트는 상기 ATM 스위치의 제 2 포트, 및 상기 제 1 물리적 링크의 전송 레이트에 따라 상기 ATM 스위치를 통해 상기 제 1 물리적 링크로 경로지정하도록 ATM 셀을 방출시키고,
    상기 셀 핸들링 유니트는 상기 ATM 스위치의 제 2 포트, 및 상기 제 2 물리적 링크의 전송 레이트에 따라 상기 ATM 스위치를 통해 상기 제 2 물리적 링크로 경로지정하도록 ATM 셀을 방출시키며,
    상기 제 1 물리적 링크의 전송 레이트 및 상기 제 2 물리적 링크의 전송 레이트는 서로 다른 것을 특징으로 하는 ATM 스위칭 노드.
  6. 제 5 항에 있어서,
    상기 셀 핸들링 유니트는 상기 제 1 및 2 물리적 링크의 각각에 대한 대응하는 링크 멀티플렉서를 가지는 것을 특징으로 하는 ATM 스위칭 노드.
  7. 제 1 항에 있어서,
    상기 ATM 스위치의 제 4 포트에 접속된 노드 주 처리기를 더 포함하며, 상기 노드 주 처리기 내에 링크 레이트 테이블이 저장되고, 상기 링크 레이트 테이블은 상기 제 1 물리적 링크의 용량을 나타내는 파라미터를 포함하며, 상기 파라미터는 상기 ATM 스위치를 통해 상기 셀 핸들링 유니트로 다운로드되는 것을 특징으로 하는 ATM 스위칭 노드.
  8. 제 1 항에 있어서,
    상기 노드는 셀룰러 원격 통신망의 다음 노드: 기지국, 기지국 제어기, 이동 스위칭 센터 중 하나인 것을 특징으로 하는 ATM 스위칭 노드.
  9. ATM 스위치의 제 1 포트에 접속된 제 1 물리적 링크로 ATM 셀을 방출시키기 위한 ATM 스위칭 노드 동작 방법에 있어서:
    상기 ATM 스위치의 제 2 포트에 접속된 셀 핸들링 유니트에서, 상기 셀 핸들링 유니트로 경로지정된 최소한 몇몇의 ATM 셀을 제 1 ATM 프로토콜에서 제 2 ATM 프로토콜로 변환하는 단계;
    상기 셀 핸들링 유니트에서 상기 변환된 ATM 셀을 큐잉시키는 단계;
    상기 변환된 ATM 셀이 상기 ATM 스위치를 통해 상기 제 1 물리적 링크로 경로지정되어 상기 제 1 물리적 링크 상에서 상기 노드로부터 전송할 있도록 하기 위하여 상기 변환된 ATM 셀을 상기 ATM 스위치의 제 1 포트에 인가함으로써 상기 변환된 ATM 셀을 방출시키는 단계를 포함하며,
    상기 셀 핸들링 유니트는 상기 제 1 물리적 링크의 파라미터에 따라 큐잉 자원으로부터 상기 변환된 ATM 셀을 방출시키는 ATM 스위칭 노드 동작 방법.
  10. 제 9 항에 있어서,
    상기 제 1 물리적 링크의 파라미터는 상기 제 1 물리적 링크의 용량인 것을 특징으로 하는 ATM 스위칭 노드 동작 방법.
  11. 제 10 항에 있어서,
    상기 셀 핸들링 유니트가 상기 제 1 물리적 링크의 전송 레이트로 조정된 레이트로만 ATM 셀을 방출시키도록 하는 링크 레이트 기능을 상기 셀 핸들링 유니트에 제공하는 단계를 더 포함하는 것을 특징으로 하는 ATM 스위칭 노드 동작 방법.
  12. 제 11 항에 있어서,
    상기 링크 레이트 기능은 상기 제 1 물리적 링크에 대한 타이밍 특성을 이용하고, 상기 타이밍 특성은 메모리 내에 저장되는 것을 특징으로 하는 ATM 스위칭 노드 동작 방법.
  13. 제 9 항에 있어서,
    제 2 물리적 링크는 상기 제 2 포트와 다른 포트에서 상기 ATM 스위치에 접속되고, 상기 방법은:
    상기 셀 핸들링 유니트가 상기 ATM 스위치의 제 2 포트, 및 상기 제 1 물리적 링크의 전송 레이트에 따라 상기 ATM 스위치를 통해 상기 제 1 물리적 링크로 경로지정하도록 상기 변환된 ATM 셀을 방출시키는 단계; 및
    상기 셀 핸들링 유니트가 상기 ATM 스위치의 제 2 포트, 및 상기 제 2 물리적 링크의 전송 레이트에 따라 상기 ATM 스위치를 통해 상기 제 2 물리적 링크로 경로지정하도록 상기 변환된 ATM 셀을 방출시키는 단계를 포함하며,
    상기 제 1 물리적 링크의 전송 레이트 및 상기 제 2 물리적 링크의 전송 레이트는 서로 다른 것을 특징으로 하는 ATM 스위칭 노드 동작 방법.
  14. 제 13 항에 있어서,
    상기 제 1 및 2 물리적 링크의 각각에 대한 대응하는 링크 멀티플렉서를 상기 셀 핸들링 유니트에 제공하는 단계를 더 포함하는 것을 특징으로 하는 ATM 스위칭 노드 동작 방법.
  15. 제 14 항에 있어서,
    상기 노드는 상기 ATM 스위치의 제 3 포트에 접속된 노드 주 처리기를 더 포함하고, 상기 방법은:
    상기 제 1 및 제 2 물리적 링크의 용량을 나타내는 파라미터를 포함하는 링크 레이트 테이블을 상기 노드 주 처리기에 저장하는 단계; 및
    상기 ATM 스위치를 통해 상기 파라미터를 상기 셀 핸들링 유니트로 다운로드하는 단계를 더 포함하는 것을 특징으로 하는 ATM 스위칭 노드 동작 방법.
KR1020007006823A 1997-12-19 1998-12-08 에이티엠 큐로부터의 조정된 셀 방출 KR100633379B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US7106397P 1997-12-19 1997-12-19
US60/071,063 1997-12-19
US09/188,344 1998-11-09
US09/188,344 US6597698B1 (en) 1997-12-19 1998-11-09 Coordinated cell discharge from ATM queue
US9/188,344 1998-11-09
PCT/SE1998/002262 WO1999033317A1 (en) 1997-12-19 1998-12-08 Coordinated cell discharge from atm queue

Publications (2)

Publication Number Publication Date
KR20010033356A KR20010033356A (ko) 2001-04-25
KR100633379B1 true KR100633379B1 (ko) 2006-10-16

Family

ID=26751792

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020007006823A KR100633379B1 (ko) 1997-12-19 1998-12-08 에이티엠 큐로부터의 조정된 셀 방출

Country Status (11)

Country Link
US (1) US6597698B1 (ko)
EP (1) EP1040725B1 (ko)
JP (1) JP2001527366A (ko)
KR (1) KR100633379B1 (ko)
CN (1) CN1130950C (ko)
AR (1) AR017913A1 (ko)
AU (1) AU752920B2 (ko)
CA (1) CA2315112C (ko)
DE (1) DE69841044D1 (ko)
TW (1) TW421945B (ko)
WO (1) WO1999033317A1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100318404B1 (ko) * 2000-02-22 2001-12-22 박종섭 아이엠티-2000 제어국의 기지국 정합 서브시스템
US7142558B1 (en) * 2000-04-17 2006-11-28 Cisco Technology, Inc. Dynamic queuing control for variable throughput communication channels
JP3570499B2 (ja) * 2000-05-19 2004-09-29 日本電気株式会社 音声信号傍受方式
ATE285647T1 (de) * 2000-06-09 2005-01-15 Nokia Corp Verfahren und system zum senden und/oder empfangen von information zwischen netzwerkelementen
US7006471B1 (en) * 2000-08-25 2006-02-28 Cisco Technology, Inc. Optimization of bearer traffic in radio networks
KR100446234B1 (ko) * 2000-12-21 2004-08-30 엘지전자 주식회사 차세대 통신 시스템에서 멀티 캐스트용 ａａｌ2 스위치
US6760335B1 (en) * 2001-01-09 2004-07-06 Telefonaktiebolaget Lm Ericsson (Publ) Dynamic AAL2 path configuration in ATM system
US20020131416A1 (en) * 2001-03-19 2002-09-19 Stefan Pudas Dynamic set-up of ATM bearers for AAL2 connections
US6961340B2 (en) 2001-04-06 2005-11-01 Texas Instruments Incorporated AAL2 receiver for filtering signaling/management packets in an ATM system
US7904931B2 (en) * 2001-09-12 2011-03-08 Cox Communications, Inc. Efficient software bitstream rate generator for video server
US7283535B2 (en) * 2002-10-28 2007-10-16 Telefonaktiebolaget Lm Ericsson (Publ) Concentrator for user AAL2 traffic carried on UBR virtual channels
EP1700402A1 (en) * 2003-12-19 2006-09-13 Nokia Corporation Selection of radio resources in a wireless communication device
US7613186B2 (en) * 2004-05-06 2009-11-03 Via Telecom Co., Ltd. Processing multiplex sublayer data unit data in hardware
CN114928899B (zh) * 2022-07-18 2022-10-28 荣耀终端有限公司 物理链路的建立方法和电子设备

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2837182B2 (ja) * 1989-08-04 1998-12-14 富士通株式会社 セルデータの伝送方法、送信要求処理方法及びスイッチ
JP3071007B2 (ja) * 1991-10-22 2000-07-31 富士通株式会社 通信ネットワーク制御方式
MX9308193A (es) 1993-01-29 1995-01-31 Ericsson Telefon Ab L M Conmutador atm de acceso controlado.
JP3211833B2 (ja) * 1993-07-21 2001-09-25 富士通株式会社 Ａｔｍ交換機
JP3044983B2 (ja) * 1993-08-25 2000-05-22 株式会社日立製作所 Ａｔｍスイッチングシステムのセル制御方法
US5390184A (en) * 1993-09-30 1995-02-14 Northern Telecom Limited Flexible scheduling mechanism for ATM switches
US5530695A (en) * 1993-12-15 1996-06-25 Nec Usa, Inc. UPC-based traffic control framework for ATM networks
DE69430627T2 (de) * 1994-06-28 2002-10-17 Hewlett Packard Co Verfahren und Gerät zur Plannung von Zellenübertragung von virtuellen Kanälen mit garantierter Bandbreite
SE505845C2 (sv) 1995-04-24 1997-10-13 Ericsson Telefon Ab L M Telekommunikationssystem och sätt att överföra mikroceller i detta
US5535201A (en) * 1995-05-10 1996-07-09 Mitsubishi Electric Research Laboratories, Inc. Traffic shaping system using two dimensional timing chains
US5963564A (en) 1995-06-13 1999-10-05 Telefonaktiebolaget Lm Ericsson Synchronizing the transmission of data via a two-way link
DE29517800U1 (de) * 1995-11-09 1996-01-18 Siemens AG, 80333 München ATM-Kommunikationsnetz mit netzinterner Konfiguration eines zusätzlichen ATM-Vermittlungsknotens
US5745477A (en) * 1996-01-25 1998-04-28 Mitsubishi Electric Information Technology Center America, Inc. Traffic shaping and ABR flow control
US5777984A (en) * 1996-04-01 1998-07-07 Motorola Inc. Method and apparatus for controlling cell transmission rate in a cell based network in the presence of congestion
US6279039B1 (en) * 1996-04-03 2001-08-21 Ncr Corporation Resource management method and apparatus for maximizing multimedia performance of open systems
US5754530A (en) * 1996-04-18 1998-05-19 Northern Telecom Limited Flow control of ABR traffic in ATM networks
US5946309A (en) 1996-08-21 1999-08-31 Telefonaktiebolaget Lm Ericsson Hybrid ATM adaptation layer
US6028840A (en) * 1996-10-04 2000-02-22 General Datacomm, Inc. Method and apparatus for connection admission control of variable bit rate traffic in ATM switch
US6229812B1 (en) * 1996-10-28 2001-05-08 Paxonet Communications, Inc. Scheduling techniques for data cells in a data switch
EP0944976A2 (en) * 1996-12-04 1999-09-29 Alcatel USA Sourcing, L.P. Distributed telecommunications switching system and method
US5867484A (en) * 1997-01-31 1999-02-02 Intellect Network Technologies Switchable multi-drop video distribution system
US6041059A (en) * 1997-04-25 2000-03-21 Mmc Networks, Inc. Time-wheel ATM cell scheduling
US6014367A (en) * 1997-04-25 2000-01-11 Mmc Networks, Inc Method for weighted fair queuing for ATM cell scheduling
US6104715A (en) * 1997-04-28 2000-08-15 International Business Machines Corporation Merging of data cells in an ATM network
JP3262029B2 (ja) * 1997-07-17 2002-03-04 ケイディーディーアイ株式会社 セル伝送交換機の呼接続制御装置
JP3437071B2 (ja) * 1997-10-28 2003-08-18 富士通株式会社 Ａｔｍセル多重装置
US6215763B1 (en) * 1997-10-29 2001-04-10 Lucent Technologies Inc. Multi-phase process for distributed precomputation of network signal paths
US6021113A (en) * 1997-10-29 2000-02-01 Lucent Technologies Inc. Distributed precomputation of network signal paths with table-based link capacity control
US6034960A (en) * 1997-12-04 2000-03-07 Nortel Networks Corporation ATM service scheduler using reverse-binary scattering and time-space mapping
US6198723B1 (en) * 1998-04-14 2001-03-06 Paxonet Communications, Inc. Asynchronous transfer mode traffic shapers
US5977928A (en) 1998-05-29 1999-11-02 Telefonaktiebolaget Lm Ericsson High efficiency, multi-band antenna for a radio communication device

Also Published As

Publication number Publication date
EP1040725A1 (en) 2000-10-04
CN1130950C (zh) 2003-12-10
CA2315112C (en) 2010-04-06
TW421945B (en) 2001-02-11
CN1285131A (zh) 2001-02-21
DE69841044D1 (de) 2009-09-17
JP2001527366A (ja) 2001-12-25
AR017913A1 (es) 2001-10-24
AU752920B2 (en) 2002-10-03
AU2079899A (en) 1999-07-12
EP1040725B1 (en) 2009-08-05
KR20010033356A (ko) 2001-04-25
US6597698B1 (en) 2003-07-22
CA2315112A1 (en) 1999-07-01
WO1999033317A1 (en) 1999-07-01

Similar Documents

Publication Publication Date Title
US6738381B1 (en) ATM time stamped queuing
US6504845B1 (en) Centralized queuing for ATM node
US6483838B1 (en) Combined header parameter table for ATM node
EP1040718B1 (en) Asynchronous transfer mode system handling differing aal protocols
KR100633379B1 (ko) 에이티엠 큐로부터의 조정된 셀 방출
AU751538B2 (en) Cell handling unit and method for ATM node

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee