KR100631965B1 - 비휘발성 고분자 쌍안정성 기억소자 - Google Patents

비휘발성 고분자 쌍안정성 기억소자 Download PDF

Info

Publication number
KR100631965B1
KR100631965B1 KR1020050010809A KR20050010809A KR100631965B1 KR 100631965 B1 KR100631965 B1 KR 100631965B1 KR 1020050010809 A KR1020050010809 A KR 1020050010809A KR 20050010809 A KR20050010809 A KR 20050010809A KR 100631965 B1 KR100631965 B1 KR 100631965B1
Authority
KR
South Korea
Prior art keywords
bistable
layer
thin film
forming
electrode
Prior art date
Application number
KR1020050010809A
Other languages
English (en)
Other versions
KR20060089536A (ko
Inventor
김태환
김영호
김재호
정재훈
윤영배
임성근
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to KR1020050010809A priority Critical patent/KR100631965B1/ko
Priority to US11/815,331 priority patent/US20090001346A1/en
Priority to PCT/KR2005/003194 priority patent/WO2006083068A1/en
Priority to JP2007554000A priority patent/JP2008530779A/ja
Priority to CN200580047811.6A priority patent/CN100565885C/zh
Publication of KR20060089536A publication Critical patent/KR20060089536A/ko
Application granted granted Critical
Publication of KR100631965B1 publication Critical patent/KR100631965B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • G11C13/0016—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material comprising polymers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/25—Multistable switching devices, e.g. memristors based on bulk electronic defects, e.g. trapping of electrons
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials

Abstract

본 발명은 고분자 박막 내에 자발형성된 Ni1-xFex 나노결정체를 이용한 쌍안정체층을 가지며 소오스와 드레인 전극이 없는 새로운 쌍안정성 기억소자 및 그 제조방법에 관한 것으로 종래의 플래쉬 메모리 소자의 나노 결정체의 형성과정보다 매우 간단하게 나노 결정체를 형성할 수 있으며 전체적으로 균일한 분포를 가지는 결정체들이 고분자층으로 둘러 쌓여있어 결정체의 응집현상 없이 나노 결정체의 크기나 밀도를 제어할 수 있으며 종래의 나노 플로팅 게이트를 갖는 플래쉬 메모리소자보다 전기적으로나 화학적으로 안정성을 갖는 고효율 저비용의 비휘발성 쌍안정성 기억소자를 제작할 수 있다. 또한, 본 발명에 따른 비휘발성 쌍안정성 기억소자는 소오스 및 드레인 전극의 제작과정이 필요 없으므로 비용 및 시간을 절감할 수 있는 효과가 있다.
쌍안정성, 기억소자, 나노 결정체, Ni1-xFex, 폴리이미드 박막

Description

비휘발성 고분자 쌍안정성 기억소자{Non-volatile Polymer Bistability Memory Device}
도 1은 폴리이미드 내에 형성된 Ni1-xFex 나노 결정체를 이용한 비휘발성 쌍안정 기억 소자의 개략도이다.
도 2는 폴리이미드 박막 내에 나노 결정체로 형성된 Ni1-xFex 나노 결정체의 평면 투과전자현미경 사진이다.
도 3은 Si 기판위에 성장한 폴리이미드 내에 형성된 다층의 Ni1-xFex 나노 결정체의 단면 투과전자 현미경 사진이다.
도 4는 Si 기판위에 성장한 폴리이미드 내에 형성된 단층의 Ni1-xFex 나노 결정체의 전자 회절상이다.
도 5는 본 발명의 일 실시예에서 제조된 쌍안정 기억 소자에 전압을 인가하지 않았을 경우의 에너지 밴드 개략도이다.
도 6은 본 발명의 일 실시예에서 제조된 쌍안정 기억 소자에 전압을 순방향으로 인가하였을 때와 이를 소거하였을 때의 에너지 밴드 개략도이다((a): 순방향 인가시, (b): 소거시).
도 7은 본 발명의 일 실시예에서 제조된 쌍안정 기억 소자에 전압을 순방향으로 인가하였다가 소거한 뒤 역방향으로 인가하였을 때와 이를 다시 소거하였을 때의 에너지 밴드 개략도이다((a): 역방향 인가시, (b): 소거시)
본 발명은 나노 플로팅 게이트를 갖는 비휘발성 기억 소자 및 그 제조방법에 관한 것으로, 보다 상세하게는, 고분자 박막 내에 자발형성된 Ni1-xFex 나노결정체를 이용한 소오스 및 드레인 전극이 필요 없는 고효율 저비용의 비휘발성 쌍안정성 기억소자 및 그 제조방법에 관한 것이다.
최근에는 절연층 내에 3차원적으로 갇힌 나노입자에 대한 연구가 나노스케일의 플로팅 게이트를 갖는 비휘발성 메모리 소자에 응용하기 위하여 폭넓게 연구되었다. 심지어 몇몇 연구들은 SiO2 내에 Si 입자들을 주사탐침기, e-빔 및 X-레이 방법을 사용하여 형성시키기 위한 것이다(S. Huang, S. Banerjee, R. T. Tung, and S. Oda, J. Appl. Phys. 94, 7261 (2003), S. J. Lee, Y. S. Shim, H. Y. Cho, D. Y. Kim, T. W. Kim, and K. L. Wang, Jpn. J. Appl. Phys. 42, 7180 (2003), S. Huang, S. Banerjee, R. T. Tung, and S. Oda, J. Appl. Phys. 93, 576 (2003))
그러나, 간단한 기술로 대체적인 절연층 내에 자가 형성된 나노입자들에 대 한 연구는 아직 보고된 바가 없다.
무기 재료는 기술적 상업적으로 성공적이나 복잡한 공정 및 높은 제조 비용과 같은 많은 단점들을 가지고 있기 때문에 최근 절연체로 현재 주로 사용되고 있는 SiO2를 대체할 새로운 물질들의 개발이 요구되어지고 있다. 그 중에서도 기존의 무기절연재료를 대체할 물질로 유기 절연재료인 폴리이미드가 등장하게 되었다. 폴리이미드는 독특한 열적, 기계적, 유전적 특성 때문에 집적회로의 절연 중간층, 고밀도 연결소자 패키지를 포함한 여러 분야의 초정밀 전자 공업에서 광범위하게 사용되고 있다. 특히, 폴리이미드의 유전율은 기존 무기재료에 비해 낮은 것으로 알려져 있다.
종래의 플래쉬 메모리 소자는 일반적으로 실리콘 기판 상부에 서로 이격된 드레인 영역 및 소오스 영역을 가지며, 상기 드레인 영역 및 상기 소오스 영역 사이의 채널 영역 상에 형성되는 박막의 터널 산화막과, 그 상부에 폴리실리콘으로 이루어진 플로팅 게이트와 플로팅 게이트 전극 상부에 형성되는 게이트 전극간 절연막과, 소정의 전압을 인가받는 콘트롤(control) 게이트 전극이 구비된다. 그러나 최근, 메모리 소자의 제조에 있어서, 두 개의 유기 층내에 초박막 금속층을 위치시키면 매우 뛰어난 전기적 쌍안정성을 보임이 밝혀졌고 이를 이용한 소오스 영역 및 드레인 영역이 필요 없는 쌍안정 기억 소자에 대한 연구가 있었다(Liping Ma et al. Appl. Phys. Lett. 82, 1419(2003)).
그러나, 이러한 쌍안정 기억 소자의 제조에 있어서 간단한 방법으로 나노 결 정체 층을 형성하며 나노 결정체의 밀도, 입도, 및 나노 결정체로 이루어진 층의 두께를 제어할 수 있는 방법은 아직 개시되지 않은 상태이다.
따라서, 차세대 메모리 소자인 비휘발성 쌍안정 기억 소자의 제조에 있어서, 유기 절연체 층 사이에 금속층이 위치하는 쌍안정체를 형성하는 기술이 요구되고 있으며, 특히 간단하게 금속층을 형성하는 나노 결정체의 입자의 크기나 밀도의 제어가 가능한 기술이 요구되어 왔다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로 그 일 양태에서 간단한 증착법과 열처리를 통해 고분자 내에 Ni1-xFex 나노 결정체를 간단하게 형성함으로써 소오스 영역 및 드레인 영역이 필요 없는 고효율 저비용의 쌍안정성 기억 소자 및 그 제조방법을 제공한다.
본 발명의 쌍안정 기억 소자는 적절한 전기적 전압을 가해줌으로서 낮은 저항(임피던스) 상태 및 높은 저항 상태에서 전환이 가능하다. 본 발명의 쌍안정 기억소자는 쌍안정체의 일측에 제 1 전극 및 다른 측면에 제 2전극을 구비한다. 상기 쌍안정체 내에는 나노입자형태의 전도성이 있는 금속 또는 전도성 산화물로 이루어진 하나 이상의 구별된 층들이 위치한다. 또한, 상기 쌍안정체에는 낮은 전도성 물 질인 고분자 물질이 절연체로 사용된다.
본 발명의 쌍안정 기억소자는 반도체 기판; 상기 반도체 기판상에 형성된 절연층; 상기 절연층상에 형성된 제 1전극; 상기 제 1 전극층 상부에 형성된 고분자 박막 내의 Ni1-xFex 나노 결정체로 구성된 쌍안정체, 상기 쌍안정체 상부에 상기 고문자 박막에 의해 전기적으로 분리되어 형성된 제 2 전극을 포함하여 구성된다. 상기 고분자 박막 내의 Ni1-xFex 나노 결정체로 이루어진 쌍안정체는 2 층 이상으로 형성된다.
바람직하게는, 상기 고분자 박막은 폴리이미드 박막이다.
상기 전극들은 알루미늄, 구리와 같은 종래의 전극물질이 바람직하며 인듐주석산화물(ITO), 인듐 산화물 및 그 밖의 적절한 금속 산화물일 수 있으며, PEDOT 및 도핑된 폴리아날린과 같은 전도성 고분자일 수 있다.
또한, 본 발명의 플래쉬 메모리 소자의 제조방법은 반도체 기판의 전면상에 절연층을 형성하는 단계, 상기 절연층상에 제 1 전극층을 형성하는 단계, 상기 제 1 전극층 상에 고분자 박막 내의 Ni1-xFex 나노 결정체로 구성된 쌍안정체를 형성하는 단계, 및 상기 쌍안정체 상에 제 2 전극층을 순차적으로 형성하는 단계를 포함한다.
바람직하게는, 상기 쌍안정체를 형성하는 단계는, a)상기 제 1 전극층상에 절연체 고분자 단량체를 포함하는 산성 전구체를 용매에 녹여 액상으로 만든 후, 이를 상기 코팅된 금속 상에 스핀 코팅하고 코팅된 산성 전구체로부터 용매를 제거 하는 단계와, b)상기 생성된 고분자층 위에 Ni1-xFex 을 코팅하는 단계 및 c)상기 a) 및 b) 단계를 1회 이상 반복하는 단계 및 d) 다시 절연체 고분자 단량체를 포함하는 산성 전구체를 용매에 녹여 스핀코팅하고 코팅된 산성전구체 내부에서 가교결합이 일어나도록, 상기 고분자 물질에 열을 가하는 단계를 포함한다.
상기 절연체 고분자 단량체를 포함하는 산성 전구체는 카르복실기를 포함하는 산성 전구체가 바람직하다.
상기 Ni1-xFex에서 x의 범위는 0<x<0.5인 것이 특히 바람직하다.
상기 Ni1-xFex을 코팅하는 방법은 금속을 코팅하는데 적합한 증착, 스퍼터링 등 공지된 방법들을 사용할 수 있다.
본 발명의 상기 용매는 절연체 전구체의 종류에 따라 N-Metyl-2-Pyrrolidone(NMP), 물, N-디메틸아세트아미드, 디글림(diglyme) 중에서 선택되는 하나 또는 하나 이상의 혼합물을 선택할 수 있다.
보다 더 바람직하게는, 상기 쌍안정체를 형성하는 단계는 절연층이 증착된 반도체 기판 상부에 금속전극을 증착하는 단계, N-Metyl-2-Pyrrolidone(NMP)을 용매로 하여 Biphenyltetracaboxylic Dianhydide-p-Phenylenediamine(BPDA-PDA)형의 폴리아믹산을 스핀 코팅하는 단계, 용매를 제거한 후 생성된 폴리이미드 층 위에 Ni1-xFex 층을 1 내지 30 nm 두께로 코팅하는 단계 및 상기 스핀 코팅 단계 및 Ni1-xFex 층 코팅 단계를 1회 이상 반복하고 경화작용을 위해 300~400℃정도에서 약 한 시간 정도 가열하는 단계를 포함한다.
본 발명에 의하면, 폴리이미드 박막 내에 분산된 Ni1-xFex 고밀도 나노 결정체가 형성된 쌍안정체를 형성할 수 있으며. 상기 Ni1-xFex의 초기 코팅 두께, 용매와 전구체의 혼합 비율, 경화작용 과정의 조건을 변화시킴으로써 형성되는 나노 결정체의 크기 및 밀도를 제어할 수 있으므로 전체적인 소자의 특성을 제어하는 것이 용이하다.
본 발명의 비휘발성 메모리 소자의 제조시 소오스 영역 및 드레인 영역을 형성할 필요가 없어 전체적인 메모리 소자의 부피가 감소되고 제조공정이 단순해진다.
본 발명에 따른 쌍안정 기억 소자의 전압-전류 특성은 도 1과 같이 전기적으로 히스테리시스(hysteresis) 거동을 보인다. 따라서 쓰기 읽기 동작이 가능하며 본 발명에 따른 비휘발성 기억 소자의 작동 메카니즘을 설명하면 다음과 같다.
도 2는 전압을 인가하지 않을 때의 비휘발성 쌍안정 기억 소자의 애너지 밴드 개략도이다.
상기 비휘발성 기억 소자에 쓰기를 하고자 하는 경우 순방향으로(VTH)를 전압을 인가하면 Ni1-xFex층 안에 있는 전자가 전계의 반대 방향으로 얇은 폴리이미드 층을 터널링하여 Ni1-xFex층에 양전하를 띤 정공을 축적시키고 바로 인접해 있는 폴리이미드 층에 음의 전하를 유기시킨다. 폴리이미드 층에 도핑 되어진 효과과가 나 타나는 현상으로 전체적인 저항 성분을 줄이고 전류를 많이 흐르게 하는 상태를 만들어 쓰기 동작을 하게 된다(도 3 (a)참조). 인가 전압을 소거하여도 폴리이미드 층이 Ni1-xFex입자층 사이에서 절연체 층 역할을 해주기 때문에 전하들의 재결합을 막을 수 있어 쌍자성이 형성되어 플래쉬 메모리의 비휘발성 쓰기가 가능하다(도 3 (b) 참조).
상기 비휘발성 기억 소자를 소거하고자 하는 경우 역방향으로 소거 전압(Verase)를 인가하면 쓰기와는 반대방향으로 Ni1-xFex층안에 축적되어진 전자가 Ni1-xFex층에서 폴리이미드 층을 터널링하여 이동하게 된다. 모든 Ni1-xFex 층의 극성을 중성화시켜 폴리이미드 층의 도핑효과도 사라지게 된다. 전체적인 저항 성분이 크게 늘어나 전류가 거의 흐르지 않게 되는 현상이 일어난다(도 4(a) 참조). 인가전압을 소거하면 다시 터널링을 통해 쓰기 동작을 할 수 있는 상태로 돌아가게 된다(도 4 (b) 참조).
상기 비휘발성 기억 소자를 읽는 경우에는 기억 소자의 양전극에 0과 VTH 사이의 Vread 전압을 인가하여 흐르는 전류를 확인하면 쓰여진 상태를 읽을 수 있다. ON 상태에서는 Vread 전압에서 OFF 상태에서 보다 많은 전류가 흐른다.
실시예
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.
실시예 1
실리콘 기판 상부에 N-Metyl-2-Pyrrolidone(NMP)을 용매로 하여 전구체 Biphenyltetracaboxylic Dianhydide-p-Phenylenediamine(BPDA-PDA)(PI2610D, 듀퐁)형의 폴리아믹산을 1: 3의 부피비로 스핀 코팅하였다. 135℃에서 30분 간 열을 가하여 잔여 용매를 증발제거하였다. 생성된 폴리이미드 층 위에 Ni0.8Fe0.2 층을 5nm두께로 스퍼터링 공정으로 형성한다. 그 위에 다시 상기와 동일한 방법을 폴리아믹산을 스핀 코팅 한 후 상온에서 2시간 둔다. 상기 PI/Ni0.8Fe0.2 /PI/Si 를 135℃에서 30분 간 열을 가하여 잔여 용매를 증발제거한 후 약 10-3Pa 의 압력하에서 400℃에서 한 시간 동안 열을 가하여 상기 폴리아믹산을 폴리이미드로 경화하였다.
상기에서 제조된 PI 박막 내의 Ni0.8Fe0.2 나노결정체를 JEM 2010 JEOL 투과전자 현미경(TEM)으로 관찰하여 도 5에 도시하였다. 도 5의 평면 명시야상에 따르면 폴리이미드 박막 내에 Ni1-xFex 나노결정체가 분산되어 형성되었으며 Ni0.8Fe 0.2 나노결정체의 크기는 4~6nm 이하였으며 나노결정체의 표면 밀도는 약 2×1012cm-2이다.
도 6은 폴리이미드 박막 내에 나노 결정체로 형성된 Ni1-xFex 나노 결정체의 제한시야 전자회절(Selected Area Electron Diffraction) 패턴 이미지이다. 이로부터 상기 나노 결정체가 면심 입방 구조임을 알 수 있으며 작은 입자 크기로 인한 회절고리가 나타난다.
실시예 2
실리콘 기판 상부에 N-Metyl-2-Pyrrolidone(NMP)을 용매로 하여 전구체 Biphenyltetracaboxylic Dianhydide-p-Phenylenediamine(BPDA-PDA)(PI2610D, 듀퐁)형의 폴리아믹산을 1: 3의 부피비로 스핀 코팅하였다. 135℃에서 30분 간 열을 가하여 잔여 용매를 증발제거하였다. 생성된 폴리이미드 층 위에 Ni0.8Fe0.2 층을 5nm두께로 스퍼터링 공정으로 형성한다. 상기와 같은 단계를 3번 더 반복하고 그 위에 다시 상기와 동일한 방법으로 폴리아믹산을 스핀 코팅 한 후 상온에서 2시간 둔다. 상기 PI/Ni0.8Fe0.2 /PI/Al/SiO2/Si 를 135℃에서 30분 간 열을 가하여 잔여 용매를 증발제거한 후 약 10-3Pa 의 압력하에서 400℃에서 한 시간 동안 열을 가하여 상기 폴리아믹산을 폴리이미드로 경화하여 Si 기판 상에 성장한 폴리이미드 내에 형성된 다층의 N1-xFex 나노 입자의 단면 명시야상을 JEM 2010 JEOL 투과전자 현미경(TEM)으로 관찰하여 도 7에 도시하였다. 도 7의 단면 명시야상에 따르면 Ni1-xFex 나노결정체는 다층으로 위치한다. Ni1-xFex 의 측면 크기는 약 4~6nm사이이다.
실시예 3
SiO2가 증착된 실리콘 기판 상부에 Al 전극을 증착한 후, 그 위에 N-Metyl-2-Pyrrolidone(NMP)을 용매로 하여 전구체 Biphenyltetracaboxylic Dianhydide-p- Phenylenediamine(BPDA-PDA)(PI2610D, 듀퐁)형의 폴리아믹산을 1: 3의 부피비로 스핀 코팅하였다. 135℃에서 30분 간 열을 가하여 잔여 용매를 증발제거하였다. 생성된 폴리이미드 층 위에 Ni0.8Fe0.2 층을 5nm두께로 스퍼터링 공정으로 형성한다. 상기 스핀 코팅 및 스퍼터링 공정을 두 번 더 반복하고 그 위에 다시 상기와 동일한 방법을 폴리아믹산을 스핀 코팅 한 후 상온에서 2시간 둔다. 상기 PI/Ni0.8Fe0.2 /PI/Ni0.8Fe0.2 /PI/Ni0.8Fe0.2 /PI/Al/SiO2/Si 를 135℃에서 30분 간 열을 가하여 잔여 용매를 증발제거한 후 약 10-3Pa 의 압력하에서 400℃에서 한 시간 동안 열을 가하여 상기 폴리아믹산을 폴리이미드로 경화하였다. 그 위에 다시 Al 전극을 증착하여 본 발명에 따른 Al/PI/Ni0.8Fe0.2/PI/Ni0.8Fe0.2/PI/Ni0.8 Fe0.2/PI/Al/SiO2/Si 의 비휘발성 쌍안정 기억 소자를 제조하였다(도 8 참조).
본 발명은 종래의 나노 결정체의 형성과정보다 매우 간단하게 나노 결정체를 형성할 수 있으며 전체적으로 균일한 분포를 가지는 결정체들이 고분자층으로 둘러 쌓여있어 결정체의 응집현상 없이 나노 결정체의 크기나 밀도를 제어할 수 있으며 소오스 및 드레인 전극을 별도로 필요로 하지 아니하므로 비용 및 제조시간을 감소시킬 수 있다. 또한, 전기적으로나 화학적으로 안정성을 갖는 나노 결정체를 이용함으로써 고효율 저비용의 비휘발성 쌍안정 기억 소자를 제공하는 우수한 효과가 있으며 정보 전자 통신분야에서 매우 유용한 발명이다.

Claims (10)

  1. 반도체 기판; 상기 반도체 기판상에 형성된 절연층; 상기 절연층상에 형성된 제 1전극; 상기 제 1 전극층 상부에 형성된 고분자 박막 내의 Ni1-xFex 나노 결정체층으로 구성된 복층의 쌍안정체, 상기 쌍안정체 상부에 상기 고문자 박막에 의해 전기적으로 분리되어 형성된 제 2 전극을 포함하여 구성되는 것을 특징으로 하는 비휘발성 쌍안정 소자.
  2. 제 1항에 있어서, 상기 고분자 박막은 폴리이미드 박막임을 특징으로 하는 비휘발성 쌍안정 소자.
  3. 제 1항 또는 제 2항에 있어서, 상기 Ni1-xFex 나노 결정체의 x는 0<x<0.5 범위인 것을 특징으로 하는 비휘발성 쌍안정 소자.
  4. 비휘발성 쌍안정 소자의 제조방법에 있어서, 반도체 기판의 전면상에 절연층을 형성하는 단계; 상기 절연층상에 제 1 전극층을 형성하는 단계; 상기 제 1 전극 층 상에 고분자 박막 내의 Ni1-xFex 나노 결정체로 구성된 쌍안정체를 복층으로 형성하는 단계; 상기 쌍안정체 상에 제 2 전극층을 순차적으로 형성하는 단계를 포함하는 것을 특징으로 하는 비휘발성 쌍안정 소자의 제조방법.
  5. 제 4항에 있어서, 상기 쌍안정체를 형성하는 단계는,
    a)상기 제 1 전극층상에 절연체 고분자 단량체를 포함하는 산성 전구체를 용매에 녹여 액상으로 만든 후, 이를 상기 코팅된 금속 상에 스핀 코팅하고 코팅된 산성 전구체로부터 용매를 제거하는 단계;
    b)상기 생성된 고분자층 위에 Ni1-xFex 을 코팅하는 단계;
    c) 상기 a) 및 b) 단계를 1회 이상 반복하는 단계; 및
    d) 다시 절연체 고분자 단량체를 포함하는 산성 전구체를 용매에 녹여 스핀코팅하고 코팅된 산성전구체 내부에서 가교결합이 일어나도록, 상기 고분자 물질에 열을 가하는 단계를 포함하는 것을 특징으로 하는 비휘발성 쌍안정 소자의 제조방법.
  6. 제 4항 또는 제 5항 에 있어서, 상기 고분자 박막은 폴리이미드 박막임을 특징으로 하는 비휘발성 쌍안정 소자의 제조방법.
  7. 제 4항 또는 제 5항 에 있어서, 상기 절연체 고분자 단량체를 포함하는 산성 전구체는 카르복실기를 포함하는 산성 전구체인 것을 특징으로 하는 비휘발성 쌍안정 소자의 제조방법.
  8. 제 4항 또는 제 5항 에 있어서, 상기 Ni1-xFex을 코팅방법은 스퍼터링인 것을 특징으로 하는 비휘발성 쌍안정 소자의 제조방법.
  9. 제 4항에 있어서, 상기 쌍안정체를 형성하는 단계는
    a) 절연층이 증착된 반도체 기판 상부에 제 1 전극을 형성하는 단계;
    b) 상기 제 1 전극상에 N-Metyl-2-Pyrrolidone(NMP)을 용매로 하여 Biphenyltetracaboxylic Dianhydide-p-Phenylenediamine(BPDA-PDA)형의 폴리아믹산을 스핀 코팅하고 용매를 제거하는 단계;
    c)상기에서 생성된 폴리이미드 층 위에 Ni1-xFex 층을 1 내지 30 nm 두께로 형성하는 단계;
    d) 상기 b) 및 상기 c) 단계를 1회 이상 반복하는 단계;
    e) 300~400℃정도에서 가열하여 상기 폴리이미드 층을 경화시키는 단계; 및
    f) 경화된 폴리이미드층 상에 제 2 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 비휘발성 쌍안정 소자의 제조방법.
  10. 제 9항에 있어서, 상기 N-Metyl-2-Pyrrolidone(NMP)와 전구체 Biphenyltetracaboxylic Dianhydide-p-Phenylenediamine (BPDA-PDA)의 혼합비는 1: 3의 부피비임을 특징으로 하는 비휘발성 쌍안정 소자의 제조방법.
KR1020050010809A 2005-02-04 2005-02-04 비휘발성 고분자 쌍안정성 기억소자 KR100631965B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020050010809A KR100631965B1 (ko) 2005-02-04 2005-02-04 비휘발성 고분자 쌍안정성 기억소자
US11/815,331 US20090001346A1 (en) 2005-02-04 2005-09-26 Non-Volatile Polymer Bistability Memory Device
PCT/KR2005/003194 WO2006083068A1 (en) 2005-02-04 2005-09-26 Non-volatile polymer bistability memory device
JP2007554000A JP2008530779A (ja) 2005-02-04 2005-09-26 不揮発性高分子双安定性記憶素子
CN200580047811.6A CN100565885C (zh) 2005-02-04 2005-09-26 非易失性聚合物双稳态存储器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050010809A KR100631965B1 (ko) 2005-02-04 2005-02-04 비휘발성 고분자 쌍안정성 기억소자

Publications (2)

Publication Number Publication Date
KR20060089536A KR20060089536A (ko) 2006-08-09
KR100631965B1 true KR100631965B1 (ko) 2006-10-04

Family

ID=36777420

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050010809A KR100631965B1 (ko) 2005-02-04 2005-02-04 비휘발성 고분자 쌍안정성 기억소자

Country Status (5)

Country Link
US (1) US20090001346A1 (ko)
JP (1) JP2008530779A (ko)
KR (1) KR100631965B1 (ko)
CN (1) CN100565885C (ko)
WO (1) WO2006083068A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005093837A1 (en) * 2004-03-29 2005-10-06 Industry-University Cooperation Foundation Hanyang University Flash memory device utilizing nanocrystals embeded in polymer
US7615446B2 (en) 2005-10-13 2009-11-10 Samsung Electronics Co., Ltd. Charge trap flash memory device, fabrication method thereof, and write/read operation control method thereof
KR100796643B1 (ko) 2006-10-02 2008-01-22 삼성전자주식회사 폴리머 메모리 소자 및 그 형성 방법
KR100777419B1 (ko) * 2006-11-14 2007-11-20 한양대학교 산학협력단 유기 쌍안정성 기억 소자 및 그 제조 방법
KR100996191B1 (ko) 2007-04-25 2010-11-24 주식회사 하이닉스반도체 비휘발성 메모리 소자 및 그 제조 방법
CN102227014A (zh) * 2011-03-28 2011-10-26 复旦大学 一种具有金属纳米晶电极的阻变存储器及其制备方法
US10319675B2 (en) * 2016-01-13 2019-06-11 Taiwan Semiconductor Manufacturing Company, Ltd. Capacitor embedded with nanocrystals

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1344223A4 (en) * 2000-10-31 2005-05-25 Univ California BISTABLE ORGANIC DEVICE AND ORGANIC MEMORY CELLS
US6768157B2 (en) * 2001-08-13 2004-07-27 Advanced Micro Devices, Inc. Memory device
WO2005093837A1 (en) * 2004-03-29 2005-10-06 Industry-University Cooperation Foundation Hanyang University Flash memory device utilizing nanocrystals embeded in polymer
US7615446B2 (en) * 2005-10-13 2009-11-10 Samsung Electronics Co., Ltd. Charge trap flash memory device, fabrication method thereof, and write/read operation control method thereof

Also Published As

Publication number Publication date
JP2008530779A (ja) 2008-08-07
CN100565885C (zh) 2009-12-02
CN101133494A (zh) 2008-02-27
KR20060089536A (ko) 2006-08-09
US20090001346A1 (en) 2009-01-01
WO2006083068A1 (en) 2006-08-10

Similar Documents

Publication Publication Date Title
Bertolazzi et al. Nonvolatile memories based on graphene and related 2D materials
Shan et al. Solution-processed resistive switching memory devices based on hybrid organic–inorganic materials and composites
Shih et al. Nanostructured materials for non-volatile organic transistor memory applications
KR100631965B1 (ko) 비휘발성 고분자 쌍안정성 기억소자
KR101157105B1 (ko) 그라핀 옥사이드의 저항 스위칭 특성을 이용한 비휘발성 메모리 소자 및 이의 제조 방법
CN1969386B (zh) 采用嵌入聚合物中的纳米晶体的闪存装置
WO2010010766A1 (ja) 電界効果型トランジスタおよび回路装置
US7858978B2 (en) Nonvolatile organic bistable memory device and method of manufacturing the same
JP2006186363A (ja) 不揮発性有機メモリ素子の製造方法およびこの不揮発性有機メモリ素子の製造方法により製造された不揮発性有機メモリ素子
KR20060070716A (ko) 유기 메모리 소자 및 제조 방법
Hou et al. 2D atomic crystals: a promising solution for next‐generation data storage
JP4668981B2 (ja) 重合体中のナノ結晶体を用いるフラッシュメモリ装置
CN104704565A (zh) 由单一聚合物材料制成的电阻式存储装置
KR100660160B1 (ko) 터널링 절연층 상에 형성된 고분자 박막 내의 나노결정체를이용한 플로팅 게이트를 포함하는 플래쉬 기억소자
Choi et al. Tip-enhanced electric field-driven efficient charge injection and transport in organic material-based resistive memories
Wu et al. Carrier transport in volatile memory device with SnO2 quantum dots embedded in a polyimide layer
Kim et al. Enhancements of the memory margin and the stability of an organic bistable device due to a graphene oxide: mica nanocomposite sandwiched between two polymer (9-vinylcarbazole) buffer layers
KR102636495B1 (ko) 단분자 트랜지스터
KR100660159B1 (ko) 고분자 박막 내에 형성된 Ｎｉ1-ｘＦｅｘ 나노결정체를이용한 플로팅 게이트 및 이를 이용한 플래쉬 기억소자
KR101497758B1 (ko) 양자점을 포함하는 저항 변화 메모리 소자 및 이의 제조방법
KR100744959B1 (ko) 유기 반도체 소자 및 그 제작 방법
Shu et al. A flexible floating-gate based organic field-effect transistor non-volatile memory based on F8BT/PMMA integrated floating-gate/tunneling layer
KR100660161B1 (ko) 고분자 박막 내에 형성된 나노 결정체의 아연 산화물을이용한 플로팅 게이트를 갖는 플래쉬 기억소자 및 그 제조방법
KR100783188B1 (ko) 저분자로 형성한 터널링 층과 고분자 박막 내에 형성된나노 입자를 사용한 플로팅 게이트를 갖는 플래시 기억소자및 그 제조방법
KR102592961B1 (ko) 수직 구조 메모리 소자 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120831

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130902

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150831

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180831

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190830

Year of fee payment: 14