JP2008530779A - 不揮発性高分子双安定性記憶素子 - Google Patents
不揮発性高分子双安定性記憶素子 Download PDFInfo
- Publication number
- JP2008530779A JP2008530779A JP2007554000A JP2007554000A JP2008530779A JP 2008530779 A JP2008530779 A JP 2008530779A JP 2007554000 A JP2007554000 A JP 2007554000A JP 2007554000 A JP2007554000 A JP 2007554000A JP 2008530779 A JP2008530779 A JP 2008530779A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- bistable
- nonvolatile
- electrode
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 229920000642 polymer Polymers 0.000 title claims abstract description 23
- 239000002159 nanocrystal Substances 0.000 claims abstract description 33
- 238000000034 method Methods 0.000 claims abstract description 27
- 239000010409 thin film Substances 0.000 claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 claims abstract description 19
- 239000004642 Polyimide Substances 0.000 claims description 31
- 229920001721 polyimide Polymers 0.000 claims description 31
- SECXISVLQFMRJM-UHFFFAOYSA-N N-Methylpyrrolidone Chemical compound CN1CCCC1=O SECXISVLQFMRJM-UHFFFAOYSA-N 0.000 claims description 28
- 239000002904 solvent Substances 0.000 claims description 21
- 239000002243 precursor Substances 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 15
- 230000002378 acidificating effect Effects 0.000 claims description 11
- 229920005575 poly(amic acid) Polymers 0.000 claims description 11
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 claims description 8
- 238000004528 spin coating Methods 0.000 claims description 7
- 239000011248 coating agent Substances 0.000 claims description 6
- 238000000576 coating method Methods 0.000 claims description 6
- 239000000178 monomer Substances 0.000 claims description 6
- 238000004544 sputter deposition Methods 0.000 claims description 6
- 125000003178 carboxy group Chemical group [H]OC(*)=O 0.000 claims description 2
- 238000004132 cross linking Methods 0.000 claims description 2
- 238000010438 heat treatment Methods 0.000 claims description 2
- 239000007788 liquid Substances 0.000 claims description 2
- 239000002861 polymer material Substances 0.000 claims 1
- 238000007667 floating Methods 0.000 abstract description 5
- 239000013078 crystal Substances 0.000 abstract description 3
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 238000009827 uniform distribution Methods 0.000 abstract description 2
- 238000004220 aggregation Methods 0.000 abstract 1
- 230000002776 aggregation Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 41
- 238000010586 diagram Methods 0.000 description 7
- 239000012212 insulator Substances 0.000 description 7
- 229910004298 SiO 2 Inorganic materials 0.000 description 6
- 239000002105 nanoparticle Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000011160 research Methods 0.000 description 3
- JVERADGGGBYHNP-UHFFFAOYSA-N 5-phenylbenzene-1,2,3,4-tetracarboxylic acid Chemical compound OC(=O)C1=C(C(O)=O)C(C(=O)O)=CC(C=2C=CC=CC=2)=C1C(O)=O JVERADGGGBYHNP-UHFFFAOYSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- NAMDIHYPBYVYAP-UHFFFAOYSA-N 1-methoxy-2-(2-methoxyethoxy)ethane Chemical compound COCCOCCOC.COCCOCCOC NAMDIHYPBYVYAP-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- FXHOOIRPVKKKFG-UHFFFAOYSA-N N,N-Dimethylacetamide Chemical compound CN(C)C(C)=O FXHOOIRPVKKKFG-UHFFFAOYSA-N 0.000 description 1
- 229920001609 Poly(3,4-ethylenedioxythiophene) Polymers 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 239000011247 coating layer Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000002003 electron diffraction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000012044 organic layer Substances 0.000 description 1
- 229920000767 polyaniline Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 238000004098 selected area electron diffraction Methods 0.000 description 1
- 239000011856 silicon-based particle Substances 0.000 description 1
- 238000004627 transmission electron microscopy Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0009—RRAM elements whose operation depends upon chemical change
- G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
- G11C13/0016—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material comprising polymers
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0009—RRAM elements whose operation depends upon chemical change
- G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/021—Formation of switching materials, e.g. deposition of layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/25—Multistable switching devices, e.g. memristors based on bulk electronic defects, e.g. trapping of electrons
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本発明は高分子薄膜内に自発形成されたＮｉ１−ＸＦｅＸナノ結晶体を利用した双安定体層を有し、ソースとドレイン電極がない新しい双安定性記憶素子及びその製造方法に関する。従来のフラッシュメモリ素子のナノ結晶体の形成過程より非常に簡単にナノ結晶体を形成することができる。全体的に均一な分布を有する結晶体が高分子層で取り囲まれ結晶体の凝集現象なくナノ結晶体の大きさや密度を制御することができる。従来のナノフローティングゲートを有するフラッシュメモリ素子より電気的また化学的に安定性を有する効率的低費用の不揮発性双安定性記憶素子を提供することができる。また、本発明による不揮発性双安定性記憶素子はソース及びドレイン電極の制作過程が必要ないため費用及び時間を節減することができる効果がある。
Description
本発明はナノフローティングゲートを有する不揮発性記憶素子およびその製造方法に係り、より詳細には高分子薄膜内に自発形成されたＮｉ１−ＸＦｅＸナノ結晶体を利用したソースおよびドレイン電極が必要ない高効率低費用の不揮発性記憶素子およびその製造方法に関する。
最近、絶縁層内に３次元的に閉じこめられているナノ粒子に対する研究が、ナノスケールのフローティングゲートを有する不揮発性メモリ素子に応用するために、幅広く行われてきている。幾つかの研究はＳｉＯ２内にＳｉ粒子を走査型プローブ、ｅ−ビーム、Ｘ線方法を使用して形成させるためのものである（非特許文献１、非特許文献２、非特許文献３を参照）。
しかし、簡単な技術で代替的に絶縁層内に自己形成されるナノ粒子に対する研究はいまだ報告されていない。
無機材料は技術的にも産業的にも成功しているが、複雑な工程および高い製造費用のような多くの短所を有しているため、最近、絶縁体として主に使用されているＳｉＯ２に代わる新しい物質の開発が求められている。その中でも無機絶縁材料に代わる物質として有機絶縁材料であるポリイミドが台頭してきた。ポリイミドは固有の熱的、機械的、誘電的特性のために集積回路の絶縁中間層、高密度連結素子パッケージを含む様々な分野の超精密電子工業で広範囲に使用されている。特にポリイミドの誘電率は既存の無機材料に比べ低いものとして知られている。
従来のフラッシュメモリ素子は一般的にシリコン基板上部に互いに離隔されたドレイン領域およびソース領域を有し、前記ドレイン領域および前記ソース領域の間のチャネル領域上に形成される薄膜のトンネル酸化膜と、その上部にポリシリコンで成されたフローティングゲートと、フローティングゲート電極上部に形成されるゲート電極間絶縁膜と、所定の電圧を印加されるコントロールゲート電極とを具備する。
しかし、最近メモリ素子の製造において二つの有機層内に超薄膜金属層を位置させれば非常に優れた電気的双安定性をみせることが明らかになり、これを利用したソース領域およびドレイン領域が必要ない双安定記憶素子に対する研究が報告された（非特許文献４）。
しかし、このような双安定記憶素子の製造において、簡単な方法でナノ結晶体層を形成し、ナノ結晶体の密度、粒度、およびナノ結晶体からなる層の厚さを制御することのできる方法はいまだ開示されていない状態である。
したがって、次世代メモリ素子である不揮発性双安定記憶素子の製造において、有機絶縁体層の間に金属層を位置する双安定体を形成する技術が求められており、特に簡単に金属層を形成するナノ結晶体の粒子の大きさや密度の制御が可能な技術が求められてきている。
Ｓ．Ｈｕａｎｇ、Ｓ．Ｂａｎｅｒｊｅｅ、Ｒ．Ｔ．Ｔｕｎｇ、Ｓ．Ｏｄａ、Ｊ．Ａｐｐｌ．Ｐｈｙｓ．、２００３年、第９４巻、ｐ．７２６１
Ｓ．Ｊ．Ｌｅｅ、Ｙ．Ｓ．Ｓｈｉｍ、Ｈ．Ｙ．Ｃｈｏ、Ｄ．Ｙ．Ｋｉｍ、Ｔ．Ｗ．Ｋｉｍ、Ｋ．Ｌ．Ｗａｎｇ、Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．、２００３年、第４２巻、ｐ．７１８０
Ｓ．Ｈｕａｎｇ、Ｓ．Ｂａｎｅｒｊｅｅ、Ｒ．Ｔ．Ｔｕｎｇ、Ｓ．Ｏｄａ、Ｊ．Ａｐｐｌ．Ｐｈｙｓ．、２００３年、第９３巻、ｐ．５７６
Ｌｉｐｉｎｇ Ｍａ外、Ａｐｐｌ．Ｐｈｙｓ．、２００３年、第９３巻、ｐ．５７６
本発明は前記のような問題点を解決するためのもので、その一形態では、簡単な蒸着法と熱処理を通し高分子内にＮｉ１−ＸＦｅＸナノ結晶体を簡単に形成することによってソース領域およびドレイン領域が必要ない高効率低費用の双安定性記憶素子およびその製造方法を提供する。
本発明の双安定記憶素子は適切な電圧を加えることによって低い抵抗（インピーダンス）状態及び高い抵抗状態に転換が可能である。本発明の双安定記憶素子は双安定体の一側に第１電極及び他の側面に第２電極を具備する。前記双安定体内には、ナノ粒子形態の導電性がある金属または導電性酸化物で成された１つ以上の区別された層が位置する。また、前記双安定体には低い導電性物質である高分子物質が絶縁体として使用される。
本発明の双安定記憶素子は、半導体基板と、前記半導体基板に形成された絶縁層と、前記絶縁層上に形成された第１電極と、前記第１電極層上部に形成された高分子薄膜内のＮｉ１−ＸＦｅＸナノ結晶体で構成された双安定体と、前記双安定体上部に前記高分子薄膜によって電気的に分離され形成された第２電極を含み構成される。前記高分子薄膜内のＮｉ１−ＸＦｅＸナノ結晶体で成された双安定体は２層以上で形成される。
好ましくは、前記高分子薄膜はポリイミド薄膜である。
前記電極は、アルミニウム、銅のような従来の電極物質が好ましく、インジウム錫酸化物、インジウム酸化物及びそれ以外の適切な金属酸化物であり得て、ＰＥＤＯＴ及びドーピングされたポリアニリンのような導電性高分子であり得る。
また、本発明のフラッシュメモリ素子の製造方法は、半導体基板の全面上に絶縁層を形成する段階、前記絶縁層に第１電極層を形成する段階、前記第１電極層上に高分子薄膜内のＮｉ１−ＸＦｅＸナノ結晶体で構成された双安定体を形成する段階、および前記双安定体上に第２電極層を順次に形成する段階を含む。
好ましくは、前記双安定体を形成する段階は、ａ）前記第１電極層上に絶縁体高分子単量体を含む酸性前駆体を溶媒に溶かし液状に作った後、これを前記コーティングされた金属上にスピンコーティングし、コーティングされた酸性前駆体から溶媒を除去する段階と、ｂ）前記生成されたコーティング層上にＮｉ１−ＸＦｅＸをコーティングする段階と、ｃ）前記ａ）段階および前記ｂ）段階を１回以上反復する段階と、ｄ）改めて絶縁体高分子単量体を含む酸性前駆体を溶媒に溶かしスピンコーティングし、コーティングされた酸性前駆体内部で架橋結合が起こるように前記高分子物質に熱を加える段階を含む。
前記絶縁体高分子単量体を含む酸性前駆体はカルボキシル基を含む酸性前駆体が好ましい。
前記Ｎｉ１−ＸＦｅＸにおいてｘの範囲は０＜ｘ＜０．５であるものが特に好ましい。
前記Ｎｉ１−ＸＦｅＸをコーティングする方法は金属をコーティングするが、適合した蒸着、スパッタリングなど公知の方法を使用し得る。
本発明の前記溶媒は絶縁体前駆体の種類によってＮ−メチル−２−ピロリドン（Ｎ−Ｍｅｔｙｌ−２−Ｐｙｒｒｏｌｉｄｏｎｅ，ＮＭＰ）、水、Ｎ−ジメチルアセトアミド、ジエチレングリコールジメチルエーテル（ｄｉｇｌｙｍｅ）中から選択された一つまたは一つ以上の混合物を選択し得る。
より好ましくは、前記双安定体を形成する段階は、絶縁層が蒸着された半導体基板上部に金属電極を蒸着する段階、Ｎ−メチル−２−ピロリドン（Ｎ−Ｍｅｔｙｌ−２−Ｐｙｒｒｏｌｉｄｏｎｅ，ＮＭＰ）を溶媒としてＢＰＤＡ−ＰＤＡ（Ｂｉｐｈｅｎｙｌｔｅｔｒａｃａｂｏｘｙｌｉｃ Ｄｉａｎｈｙｄｉｄｅ−ｐ−Ｐｈｅｎｙｌｅｎｅｄｉａｍｉｎｅ）型のポリアミド酸をスピンコーティングする段階、溶媒を除去した後、生成されたポリイミド層上にＮｉ１−ＸＦｅＸ層を１ないし３０ｎｍの厚さにコーティングする段階および前記スピンコーティング段階およびＮｉ１−ＸＦｅＸ層コーティング段階を１回以上反復し、硬化作用のために３００〜４００度程度で約１時間程度加熱する段階を含む。
本発明によれば、ポリイミド薄膜内に分散されたＮｉ１−ＸＦｅＸ高密度ナノ結晶体が形成された双安定体を形成することができ、前記Ｎｉ１−ＸＦｅＸの初期コーティング厚さ、溶媒と前駆体の混合比率、硬化作用過程の条件を変化させることによって形成されたナノ結晶体の大きさおよび密度を制御することができるため、全体的な素子の特性を制御することが容易である。
本発明の不揮発性メモリ素子の製造時、ソース領域およびドレイン領域を形成する必要がなく、全体的なメモリ素子の体積が減少し、製造工程が単純になる。
本発明による双安定記憶素子の電圧−電流特性は図１のように電気的にヒステリシス（ｈｙｓｔｅｒｅｓｉｓ）挙動をみせる。したがって、書き込み読み込み動作が可能である。本発明による不揮発性記憶素子の作動メカニズムを説明すれば次の通りである。
図２は電圧を印加しないときの不揮発性双安定記憶素子のエネルギーバンドの概略図である。
前記不揮発性記憶素子の書き込みをしようとする場合、順方向に（ＶＴＨ）電圧を印加すると、Ｎｉ１−ＸＦｅＸ層内にある電子が電界の反対方向に薄いポリイミド層をトンネリングし、Ｎｉ１−ＸＦｅＸ層に正電荷を帯びた正孔を蓄積させ、隣接しているポリイミド層に負電荷を誘起させる。ポリイミド層にドーピングされた効果が表れる現象として全体的な抵抗成分を減らし、電流を多く流れるようにする状態を作り、書き込み動作をするようになる（図３参照）。印加電圧を除去してもポリイミド層がＮｉ１−ＸＦｅＸ粒子層の間で絶縁体層の役割をしてくれるために電荷の再結合を防ぐことができ双安定性が形成されフラッシュメモリの不揮発性書き込みが可能である（図４参照）。
前記不揮発性記憶素子を除去しようとする場合、逆方向に除去電圧（Ｖｅｒａｓｅ）を印加すれば書き込みとは反対方向にＮｉ１−ＸＦｅＸ層内に蓄積された電荷がＮｉ１−ＸＦｅＸ層からポリイミド層をトンネリングして移動するようになる。すべてのＮｉ１−ＸＦｅＸ層の極性を中性化させポリイミド層のドーピング効果もなくなる。全体的な抵抗成分が大きく増え電流がほとんど流れなくなる現象が起きる（図５参照）。印加電圧を除去すれば改めてトンネリングによって書き込み動作をすることができる状態に戻るようになる（図６）。
前記不揮発性記憶素子を読み出す場合には記憶素子の両電極に０とＶＴＨの間のＶｅｒａｓｅ電圧を印加し流れる電流を確認すれば書き込まれた状態を読み出すことができる。ＯＮ状態ではＶｅｒａｓｅ電圧でＯＦＦ状態でより多くの電流が流れる。
以下添付図面を参照し本発明の好ましい実施形態をより詳細に説明する。
シリコン基板上部にＮ−メチル−２−ピロリドン（Ｎ−Ｍｅｔｙｌ−２−Ｐｙｒｒｏｌｉｄｏｎｅ，ＮＭＰ）を溶媒として前駆体ＢＰＤＡ−ＰＤＡ（Ｂｉｐｈｅｎｙｌｔｅｔｒａｃａｂｏｘｙｌｉｃ Ｄｉａｎｈｙｄｉｄｅ−ｐ−Ｐｈｅｎｙｌｅｎｅｄｉａｍｉｎｅ）型のポリアミド酸を１：３の体積比でスピンコーティングした。１３５℃で３０分間熱を加え残余溶媒を蒸発除去した。生成されたポリイミド層上にＮｉ０．８Ｆｅ０．２層を５ｎｍの厚さにスパッタリングで形成した。その上に改めて前記と同一な方法でポリアミド酸をスピンコーティングした後、常温で２時間置く。
前記ＰＩ／Ｎｉ０．８Ｆｅ０．２／ＰＩ／Ｓｉを１３５℃で３０分間熱を加え残余溶媒を蒸発除去した後、約１０−８Ｐａの圧力下で４００℃で１時間の間熱を加え、前記ポリアミド酸をポリイミドとして硬化させた。
前記で製造されたＰＩ薄膜内のＮｉ０．８Ｆｅ０．２ナノ結晶体をＪＥＭ ２０１０ ＪＥＯＬ透過型電子顕微鏡（ＴＥＭ）で観察したものを、図７に示す。図７によればポリイミド薄膜内にＮｉ１−ＸＦｅＸナノ結晶体が分散され形成されておりＮｉ０．８Ｆｅ０．２ナノ結晶体の大きさは４〜６ｎｍ以下でナノ結晶体の表面密度は約２×１０１２ｃｍ−２である。
図８はポリイミド薄膜内にナノ結晶体として形成された制限視野電子回折（ｓｅｌｅｃｔｅｄ ａｒｅａ ｅｌｅｃｔｒｏｎ ｄｉｆｆｒａｃｔｉｏｎ）パターンイメージである。これから前記ナノ結晶体が面心立方構造であることを知ることができ小さい粒子の大きさによる回折リングが表れる。
シリコン基板上部にＮ−メチル−２−ピロリドン（ＮＭＰ）を溶媒として前駆体ＢＰＤＡ−ＰＤＡ（Ｂｉｐｈｅｎｙｌｔｅｔｒａｃａｂｏｘｙｌｉｃ Ｄｉａｎｈｙｄｉｄｅ−ｐ−Ｐｈｅｎｙｌｅｎｅｄｉａｍｉｎｅ）型のポリアミド酸を１：３の体積比でスピンコーティングした。１３５℃で３０分間熱を加え残余溶媒を蒸発除去した。生成されたポリイミド層上にＮｉ０．８Ｆｅ０．２層を５ｎｍの厚さにスパッタリングで形成した。前記のような段階を３回さらに反復し、その上に改めて同一な方法でポリアミド酸をスパッタリングした後、常温で２時間置く。
前記ＰＩ／Ｎｉ０．８Ｆｅ０．２／ＰＩ／Ａｌ／ＳｉＯ２／Ｓｉを１３５℃で３０分間熱を加え残余溶媒を蒸発除去した後、約１０−８Ｐａの圧力下で、４００℃で１時間の間熱を加え、前記ポリアミド酸をポリイミドとして硬化させ、Ｓｉ基板上に成長したポリイミド内に形成された多層のＮｉ１−ＸＦｅＸナノ粒子をＪＥＭ ２０１０ ＪＥＯＬ透過電子顕微鏡（ＴＥＭ）で観察したものを、図９に示す。図９によればポリイミド薄膜内にＮｉ１−ＸＦｅＸナノ結晶体は多層に位置する。Ｎｉ１−ＸＦｅＸナノ結晶体の側面の大きさは４〜６ｎｍの間である。
ＳｉＯ２が蒸着されたシリコン基板上部にＡｌ電極を蒸着した後、その上にＮ−メチル−２−ピロリドン（ＮＭＰ）を溶媒として前駆体ＢＰＤＡ−ＰＤＡ（Ｂｉｐｈｅｎｙｌｔｅｔｒａｃａｂｏｘｙｌｉｃ Ｄｉａｎｈｙｄｉｄｅ−ｐ−Ｐｈｅｎｙｌｅｎｅｄｉａｍｉｎｅ）型のポリアミド酸を１：３の体積比でスピンコーティングした。１３５℃で３０分間熱を加え残余溶媒を蒸発除去した。生成されたポリイミド層上にＮｉ０．８Ｆｅ０．２層を５ｎｍの厚さで、スパッタリング工程で形成した。前記スピンコーティング及びスパッタリング工程を２回さらに反復し、その上に改めて同一な方法でポリアミド酸をスピンコーティングした後、常温で２時間置く。
前記ＰＩ／Ｎｉ０．８Ｆｅ０．２／ＰＩ／Ｎｉ０．８Ｆｅ０．２／ＰＩ／Ｎｉ０．８Ｆｅ０．２／ＰＩ／Ａｌ／ＳｉＯ２／Ｓｉを１３５℃で３０分間熱を加え残余溶媒を蒸発除去した後、約１０−８Ｐａの圧力下で、４００℃で１時間の間熱を加え、前記ポリアミド酸をポリイミドとして硬化させた。その上に改めてＡｌ電極を蒸着し本発明によるＡｌ／ＰＩ／Ｎｉ０．８Ｆｅ０．２／ＰＩ／Ｎｉ０．８Ｆｅ０．２／ＰＩ／Ｎｉ０．８Ｆｅ０．２／ＰＩ／Ａｌ／ＳｉＯ２／Ｓｉの不揮発性双安定記憶素子を製造した（図１０参照）。
本発明は従来のナノ結晶体の形成過程より非常に簡単にナノ結晶体を形成することができ、全体的に均一な分布を有する結晶体が高分子層で取り囲まれており結晶体の凝集現象なくナノ結晶体の大きさや密度を制御することができ、ソースおよびドレイン電極を別途に必要としないため費用および製造時間を減少させることができる。また、電気的にも化学的にも安定性を有するナノ結晶体を利用することによって、高効率低費用の不揮発性記憶素子を提供する優秀な効果があり、情報電子通信分野で非常に有用な発明である。
Claims (10)
- 半導体基板と、
前記半導体基板上に形成された絶縁層と、
前記絶縁層上に形成された第１電極と、
前記第１電極層の上部に形成された高分子薄膜内のＮｉ１−ＸＦｅＸナノ結晶体層で構成された複層の双安定体と、
前記双安定体上部に前記高分子薄膜によって電気的に分離され形成された第２電極とを含み構成されたことを特徴とする不揮発性双安定素子。 - 前記高分子薄膜はポリイミド薄膜であることを特徴とする請求項１に記載の不揮発性双安定素子。
- 前記Ｎｉ１−ＸＦｅＸナノ結晶体のＸは０＜Ｘ＜０．５の範囲であることを特徴とする請求項１または請求項２のいずれかに記載の不揮発性双安定素子。
- 不揮発性双安定素子の製造方法において、半導体基板の全面上に絶縁層を形成する段階と、前記絶縁層上に第１電極層を形成する段階と、前記第１電極層上に高分子薄膜内のＮｉ１−ＸＦｅＸナノ結晶体で構成された双安定体を複層で形成する段階と、前記双安定体上に第２電極層を順次に形成する段階を含むことを特徴とする不揮発性双安定素子の製造方法。
- 前記双安定体を形成する段階は、
ａ）前記第１電極層上に絶縁体高分子単量体を含む酸性前駆体を溶媒に溶かし液状にした後、これを前記コーティングされた金属上にスピンコーティングし、コーティングされた酸性前駆体から溶媒を除去する段階と、
ｂ）生成された高分子層上にＮｉ１−ＸＦｅＸをコーティングする段階と、
ｃ）前記ａ）段階および前記ｂ）段階を１回以上反復する段階、および
ｄ）改めて絶縁体高分子単量体を含む酸性前駆体を溶媒に溶かしスピンコーティングし、コーティングされた酸性前駆体内部で架橋結合が起きるように前記高分子物質に熱を加える段階を含むことを特徴とする請求項４に記載の不揮発性双安定素子の製造方法。 - 前記高分子薄膜はポリイミド薄膜であることを特徴とする請求項４または請求項５のいずれかに記載の不揮発性双安定素子の製造方法。
- 前記絶縁体高分子単量体を含む酸性前駆体はカルボキシル基を含む酸性前駆体であることを特徴とする請求項４または請求項５のいずれかに記載の不揮発性双安定素子の製造方法。
- 前記Ｎｉ１−ＸＦｅＸをコーティングする方法はスパッタリングであることを特徴とする請求項４または請求項５のいずれかに記載の不揮発性双安定素子の製造方法。
- 前記双安定体を形成する段階は、
ａ）絶縁層が蒸着された半導体基板に第１電極を形成する段階と、
ｂ）前記第１電極上にＮ−メチル−２−ピロリドン（ＮＭＰ）を溶媒とし、ＢＰＤＡ−ＰＤＡ型のポリアミド酸をスピンコーティングして溶媒を除去する段階と、
ｃ）生成されたポリイミド層上にＮｉ１−ＸＦｅＸ層を１ないし３０ｎｍの厚さで形成する段階と、
ｄ）前記ｂ）段階および前記ｃ）段階を１回以上反復する段階と
ｅ）３００〜４００℃程度で加熱し前記ポリイミド層を硬化させる段階、および
ｆ）硬化したポリイミド層上に第２電極を形成する段階を含むことを特徴とする請求項４に記載の不揮発性双安定素子の製造方法。 - 前記Ｎ−メチル−２−ピロリドン（ＮＭＰ）と前記ＢＰＤＡ−ＰＤＡの混合比は１：３の体積比であることを特徴とする請求項９に記載の不揮発性双安定素子の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050010809A KR100631965B1 (ko) | 2005-02-04 | 2005-02-04 | 비휘발성 고분자 쌍안정성 기억소자 |
| PCT/KR2005/003194 WO2006083068A1 (en) | 2005-02-04 | 2005-09-26 | Non-volatile polymer bistability memory device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2008530779A true JP2008530779A (ja) | 2008-08-07 |
Family
ID=36777420
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007554000A Withdrawn JP2008530779A (ja) | 2005-02-04 | 2005-09-26 | 不揮発性高分子双安定性記憶素子 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20090001346A1 (ja) |
| JP (1) | JP2008530779A (ja) |
| KR (1) | KR100631965B1 (ja) |
| CN (1) | CN100565885C (ja) |
| WO (1) | WO2006083068A1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4668981B2 (ja) * | 2004-03-29 | 2011-04-13 | インダストリー−ユニバーシティ・コーペレーション・ファウンデーション・ハンヤン・ユニバーシティ | 重合体中のナノ結晶体を用いるフラッシュメモリ装置 |
| US7615446B2 (en) | 2005-10-13 | 2009-11-10 | Samsung Electronics Co., Ltd. | Charge trap flash memory device, fabrication method thereof, and write/read operation control method thereof |
| KR100796643B1 (ko) | 2006-10-02 | 2008-01-22 | 삼성전자주식회사 | 폴리머 메모리 소자 및 그 형성 방법 |
| KR100777419B1 (ko) * | 2006-11-14 | 2007-11-20 | 한양대학교 산학협력단 | 유기 쌍안정성 기억 소자 및 그 제조 방법 |
| KR100996191B1 (ko) | 2007-04-25 | 2010-11-24 | 주식회사 하이닉스반도체 | 비휘발성 메모리 소자 및 그 제조 방법 |
| CN102227014A (zh) * | 2011-03-28 | 2011-10-26 | 复旦大学 | 一种具有金属纳米晶电极的阻变存储器及其制备方法 |
| US10319675B2 (en) * | 2016-01-13 | 2019-06-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Capacitor embedded with nanocrystals |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004513513A (ja) * | 2000-10-31 | 2004-04-30 | ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア | 有機物双安定デバイス及び有機物メモリセル |
| US6768157B2 (en) * | 2001-08-13 | 2004-07-27 | Advanced Micro Devices, Inc. | Memory device |
| JP4668981B2 (ja) * | 2004-03-29 | 2011-04-13 | インダストリー−ユニバーシティ・コーペレーション・ファウンデーション・ハンヤン・ユニバーシティ | 重合体中のナノ結晶体を用いるフラッシュメモリ装置 |
| US7615446B2 (en) * | 2005-10-13 | 2009-11-10 | Samsung Electronics Co., Ltd. | Charge trap flash memory device, fabrication method thereof, and write/read operation control method thereof |
-
2005
- 2005-02-04 KR KR1020050010809A patent/KR100631965B1/ko active IP Right Grant
- 2005-09-26 CN CN200580047811.6A patent/CN100565885C/zh active Active
- 2005-09-26 WO PCT/KR2005/003194 patent/WO2006083068A1/en active Application Filing
- 2005-09-26 JP JP2007554000A patent/JP2008530779A/ja not_active Withdrawn
- 2005-09-26 US US11/815,331 patent/US20090001346A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| CN101133494A (zh) | 2008-02-27 |
| US20090001346A1 (en) | 2009-01-01 |
| CN100565885C (zh) | 2009-12-02 |
| KR100631965B1 (ko) | 2006-10-04 |
| KR20060089536A (ko) | 2006-08-09 |
| WO2006083068A1 (en) | 2006-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Shih et al. | Nanostructured materials for non-volatile organic transistor memory applications | |
| Bertolazzi et al. | Nonvolatile memories based on graphene and related 2D materials | |
| Shan et al. | Solution-processed resistive switching memory devices based on hybrid organic–inorganic materials and composites | |
| JP5333777B2 (ja) | 有機メモリデバイス及びその製造方法 | |
| CN1969386B (zh) | 采用嵌入聚合物中的纳米晶体的闪存装置 | |
| KR100631965B1 (ko) | 비휘발성 고분자 쌍안정성 기억소자 | |
| JP4668981B2 (ja) | 重合体中のナノ結晶体を用いるフラッシュメモリ装置 | |
| Bhattacharjee et al. | Electrical reliability, multilevel data storage and mechanical stability of MoS2-PMMA nanocomposite-based non-volatile memory device | |
| JP2006186363A (ja) | 不揮発性有機メモリ素子の製造方法およびこの不揮発性有機メモリ素子の製造方法により製造された不揮発性有機メモリ素子 | |
| KR20060070716A (ko) | 유기 메모리 소자 및 제조 방법 | |
| Shim et al. | Memory mechanisms of nonvolatile organic bistable devices based on colloidal CuInS2/ZnS core–shell quantum dot–Poly (N-vinylcarbazole) nanocomposites | |
| KR20090058932A (ko) | 비휘발성 유기 쌍안정성 기억소자 및 그 제조방법 | |
| Li et al. | Formation and electrical bistability properties of ZnO nanoparticles embedded in polyimide nanocomposites sandwiched between two C60 layers | |
| Wu et al. | Carrier transport in volatile memory device with SnO2 quantum dots embedded in a polyimide layer | |
| KR100660160B1 (ko) | 터널링 절연층 상에 형성된 고분자 박막 내의 나노결정체를이용한 플로팅 게이트를 포함하는 플래쉬 기억소자 | |
| JP2005166742A (ja) | 積層体の製造方法及び有機電界効果トランジスタの製造方法 | |
| KR100744959B1 (ko) | 유기 반도체 소자 및 그 제작 방법 | |
| KR100660159B1 (ko) | 고분자 박막 내에 형성된 Ｎｉ1-ｘＦｅｘ 나노결정체를이용한 플로팅 게이트 및 이를 이용한 플래쉬 기억소자 | |
| KR20100123250A (ko) | 비휘발성 메모리 소자 및 그 제조 방법 | |
| KR102592961B1 (ko) | 수직 구조 메모리 소자 및 이의 제조 방법 | |
| KR100783188B1 (ko) | 저분자로 형성한 터널링 층과 고분자 박막 내에 형성된나노 입자를 사용한 플로팅 게이트를 갖는 플래시 기억소자및 그 제조방법 | |
| KR100660161B1 (ko) | 고분자 박막 내에 형성된 나노 결정체의 아연 산화물을이용한 플로팅 게이트를 갖는 플래쉬 기억소자 및 그 제조방법 | |
| KR100746137B1 (ko) | 전하저장층을 가진 유기 메모리 소자, 구동 방법 및 그제조 방법 | |
| KR100719047B1 (ko) | 고분자 박막 안에 자발 형성된 다층 구조의 나노 입자층을플로팅 게이트로 이용한 다중 준위 플래시 기억 소자와 그제작 방법 및 그의 쓰기/읽기 동작 제어 방법 | |
| Gayathri et al. | Bistable electrical switching and performance of a pentacene-based write once/read many memory device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080821 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20101119 |