KR102636495B1 - 단분자 트랜지스터 - Google Patents

단분자 트랜지스터 Download PDF

Info

Publication number
KR102636495B1
KR102636495B1 KR1020207026925A KR20207026925A KR102636495B1 KR 102636495 B1 KR102636495 B1 KR 102636495B1 KR 1020207026925 A KR1020207026925 A KR 1020207026925A KR 20207026925 A KR20207026925 A KR 20207026925A KR 102636495 B1 KR102636495 B1 KR 102636495B1
Authority
KR
South Korea
Prior art keywords
electrode
molecule
transistor
delete delete
metal
Prior art date
Application number
KR1020207026925A
Other languages
English (en)
Other versions
KR20200125638A (ko
Inventor
유타카 마지마
에이치 나카무라
하야토 츠지
쿄코 노자키
료 신타니
춘 오우양
유마 이토
승주 이
Original Assignee
재팬 사이언스 앤드 테크놀로지 에이전시
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 재팬 사이언스 앤드 테크놀로지 에이전시 filed Critical 재팬 사이언스 앤드 테크놀로지 에이전시
Publication of KR20200125638A publication Critical patent/KR20200125638A/ko
Application granted granted Critical
Publication of KR102636495B1 publication Critical patent/KR102636495B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/671—Organic radiation-sensitive molecular electronic devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/701—Organic molecular electronic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/481—Insulated gate field-effect transistors [IGFETs] characterised by the gate conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H10K10/84—Ohmic electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/114—Poly-phenylenevinylene; Derivatives thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/649—Aromatic compounds comprising a hetero atom
    • H10K85/657—Polycyclic condensed heteroaromatic hydrocarbons
    • H10K85/6574—Polycyclic condensed heteroaromatic hydrocarbons comprising only oxygen in the heteroaromatic polycondensed ring system, e.g. cumarine dyes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Thin Film Transistor (AREA)
  • Bipolar Transistors (AREA)

Abstract

단분자 트랜지스터는, 제1 전극층과 제1 전극층의 일 단부에 배치된 제1 금속 입자를 가지는 제1 전극과, 제2 전극층과 제2 전극층의 일 단부에 배치된 제2 금속 입자를 가지는 제2 전극과, 제1 전극 및 제2 전극으로부터 절연된 제3 전극과, π 공역 골격을 가지는 π 공역 분자를 포함하고, 제1 전극과 제2 전극은, 제1 금속 입자와 제2 금속 입자가 대향하여 간극을 가지고 배치되고, 제1 금속 입자 및 제2 금속 입자의 일단으로부터 타단까지의 폭이 10nm 이하이고, 제3 전극은 제1 금속 입자와 제2 금속 입자가 대향하는 간극에 인접하고, 제1 금속 입자 및 제2 금속 입자와 이격하여 배치되고, π 공역 분자는 제1 금속 입자와 제2 금속 입자와의 간극에 배치되어 있다.

Description

단분자 트랜지스터
본 발명은 분자 디바이스와 관련되며, 채널에 상당하는 영역이 분자로 구성되어, 양자효과에 의해 전자 또는 정공이 흐르는 트랜지스터에 관한 것이다.
반도체 집적회로는, 미세화 기술의 진보에 따라 현저한 발전을 이루고 있다. 그러나, 미세화에 따라 몇 가지의 문제도 표면화하고 있다. 예를 들면, 트랜지스터의 단채널 효과에 의한 오프 리크(leak) 전류의 증대, 게이트 절연막의 박막화에 의한 게이트 리크의 증대, CMOS(Complementary Metal Oxide Semiconductor) 구조에서의 동작 속도의 향상 한계, 소비 전력의 증대, 배선의 고밀도화에 의한 기생 용량 증대와 같은 다양한 문제가 지적되고 있다.
이러한 기술적 진보의 한계에 직면하여, 재료를 가공해 미세화하는 톱다운적 수법이 아니라, 물질의 최소 단위인 원자나 구조가 정의되어 있는 분자로부터 디바이스를 구성하는 바텀업적인 수법 또는 바텀업 수법과 톱다운 수법을 조합하는 것에 의한 새로운 전자 디바이스를 실현하는 연구가 진행되고 있다. 예를 들면, 수 나노미터의 갭 길이를 갖는 나노 갭 전극을 이용하여, 갭 사이에 단일한 나노 입자나 단분자를 배치한 나노 디바이스의 연구가 진행되고 있다(비특허 문헌 1~9 참조).
[선행 기술 문헌]
[비특허 문헌]
비특허 문헌 1: Pipit Uky Vivitasari1, Yasuo Azuma, Masanori Sakamoto, Toshiharu Teranishi, Yutaka Majima, "Molecular Single-Electron Transistor Device using Sn-Porphyrin Protected Gold Nanoparticles", 제63회 응용물리학회 춘계 학술 강연회 강연 예고집, 21a-S323-9, (2016년)
비특허 문헌 2: Chun Ouyang, Yousoo Kim, Kohei Hashimoto, Hayato Tsuji, Eiichi Nakamura, Yutaka Majima, "Coulomb Staircase on Rigid Carbon-bridged Oligo(phenylenevinylene) between Electroless Au Plated Nanogap Electrodes", 제63회 응용물리학회 춘계 학술 강연회 강연 예고집, 21a-S323-11, (2016년)
비특허 문헌 3: Yoonyoung Choi, Yasuo Azuma, Yutaka Majima, "Single-Electron Transistors made by Pt-based Narrow Line Width Nanogap Electrodes", 제77회 응용물리학회 추계 학술 강연회 강연 예고집, 13a-C42-2, (2016년)
비특허 문헌 4: 히가시 야스오, 오누마 하루토, 사카모토 마사노리, 데라니시 도시하루, 마지마 유타카, "나노 입자 단전자 트랜지스터에서의 게이트 용량의 나노 갭 전극 형상 의존성", 제77회 응용물리학회 추계 학술 강연회 강연 예고집, 13a-C42-3, (2016년)
비특허 문헌 5: Yoon Young Choi, Yasuo Azuma, Yutaka Majima, "Study of Single-Electron Transistor based on Platinum Nanogap Electrodes", KJF International Conference on Organic Materials for Electronics and Photonics, PS-004, (2016년)
비특허 문헌 6: Yoon Young Choi, Yasuo Azuma, Yutaka Majima, "Robust Pt-based Nanogap Electrodes for Single-Electron Transistors", 제64회 응용물리학회 춘계 학술 강연회 강연 예고집, 14p-E206-7, (2017년)
비특허 문헌 7: 이토 유마, Chun Ouyang, 하시모토 고헤이, 쓰지 하야토, 나카무라 에이이치, 마지마 유타카, "탄소 가교 올리고페닐렌비닐렌 단분자 와이어 트랜지스터", 제64회 응용물리학회 춘계 학술 강연회 강연 예고집, 14a-E 206-2, (2017년)
비특허 문헌 8: 우라야마 슈헤이, Seung Joo Lee, 쓰다 토모히로, 다카노 료, 신타니 료, 노자키 교코, 마지마 유타카, "퀴노이드형 축환 올리고시롤 단분자 디바이스의 전기 전도", 제64회 응용물리학회 춘계 학술 강연회 강연 예고집, 14a-E206-3, (2017년)
비특허 문헌 9: Pipit Uky Vivitasari, Yoon Young Choi, Ain Kwon, Yasuo Azuma, Masanori Sakamoto, Toshiharu Teranishi, Yutaka Majima, "Gate Oscillation of Chemically Assembled Single-Electron Transistor Using 2 nm Au Nanoparticle", 제78회 응용물리학회 추계 학술 강연회 강연 예고집, 7a-PB1-4, (2017년)
본 발명은, 공명 터널 효과를 발현하는 단분자 트랜지스터를 제공하는 것을 목적으로 한다.
본 발명의 일 실시 형태와 관련된 단분자 트랜지스터는, 제1 전극층과 제1 전극층의 일 단부에 배치된 제1 금속 입자를 가지는 제1 전극과, 제2 전극층과 제2 전극층의 일 단부에 배치된 제2 금속 입자를 가지는 제2 전극과, 제1 전극 및 제2 전극으로부터 절연된 제3 전극과, π 공역 골격을 가지는 π 공역 분자를 포함하고, 제1 전극과 제2 전극은, 제1 금속 입자와 제2 금속 입자가 대향하여 간극을 가지고 배치되고, 제1 금속 입자 및 제2 금속 입자의 일단으로부터 타단까지의 폭이 10nm 이하이고, 제3 전극은 제1 금속 입자와 제2 금속 입자가 대향하는 간극에 인접하고, 제1 금속 입자 및 제2 금속 입자와 이격하여 배치되고, π 공역 분자는 제1 금속 입자와 제2 금속 입자와의 간극에 배치되어 있다.
본 발명의 일 실시 형태와 관련된 단분자 트랜지스터는, 5nm 이하의 간극을 가지고 한 쌍의 금속 입자가 배치된 나노 갭 전극과, 한 쌍의 금속 입자의 간극에 배치된 기능 분자와, 한 쌍의 금속 입자의 간극에 인접하여 배치되고, 기능 분자에 전기장의 작용을 부여하는 게이트 전극을 포함하고, 나노 갭 전극 사이에 공명 터널 전류가 흐른다.
본 발명의 일 실시 형태에 의하면, 한 쌍의 금속 입자가 대립되는 나노 갭 전극의 간극에 π 공역 분자를 배치하는 것으로, 공명 터널 전류가 흐르는 트랜지스터를 실현할 수 있다.
[도 1] 본 발명의 일 실시 형태와 관련된 단분자 트랜지스터의 개념을 나타낸다.
[도 2a] 공명 터널 효과를 설명하는 밴드 모델을 나타내는 도면이며, Vg = 0의 상태를 나타낸다.
[도 2b] 공명 터널 효과를 설명하는 밴드 모델을 나타내는 도면이며, Vg ＞ 0의 상태를 나타낸다.
[도 3a] 올리고페닐렌비닐렌의 구조이며, 3개의 비닐렌 부위를 가지는 올리고페닐렌비닐렌(OPV3)를 나타낸다.
[도 3b] 올리고페닐렌비닐렌의 구조이며, 3개의 비닐렌 부위를 가지는 올리고페닐렌비닐렌에 있어서 OPV 유닛의 결합부를 탄소 원자로 가교한 구조(COPV3)를 나타낸다.
[도 4] 말단이 티올기로 치환된 탄소 가교 올리고페닐렌비닐렌의 분자 구조의 삼차원 이미지를 나타낸다.
[도 5] 말단을 티올기로 치환한 탄소 가교 올리고페닐렌비닐렌의 분자 궤도를, 범밀도 함수법을 이용하여 계산한 결과를 나타낸다.
[도 6a] 본 발명의 일 실시 형태와 관련된 단분자 트랜지스터의 평면도를 나타낸다.
[도 6b] 도 6a에서 점선으로 둘러싸인 영역 R의 확대도를 나타낸다.
[도 6c] 도 6a에서 A1-A2 사이에 대응하는 단면도를 나타낸다.
[도 7a] 본 발명의 일 실시 형태와 관련된 단분자 트랜지스터의 구성을 설명하는 도면이며, COPVn의 일단의 SH 결합이 끊기고, 유황(S)과 금(Au)이 화학 결합을 하여 전극 사이에 배치되는 형태를 나타낸다.
[도 7b] 본 발명의 일 실시 형태와 관련된 단분자 트랜지스터의 구성을 설명하는 도면이며, COPVn의 양단의 유황(S)이 금(Au)과 각각 화학 결합을 하여 전극 사이에 배치되는 형태를 나타낸다.
[도 7c] 본 발명의 일 실시 형태와 관련된 단분자 트랜지스터의 구성을 설명하는 도면이며, COPVn가 화학 결합을 형성하지 않고 전극 사이에서 유리한 상태로 배치되어 있는 상태를 나타낸다.
[도 8a] 본 발명의 일 실시 형태와 관련된 단분자 트랜지스터의 제작 방법을 설명하는 도면이며, 금속막을 형성하는 단계를 나타낸다.
[도 8b] 본 발명의 일 실시 형태와 관련된 단분자 트랜지스터의 제작 방법을 설명하는 도면이며, 금속막을 패터닝하고 나노 스케일의 간극을 가지는 전극을 형성하는 단계를 나타낸다.
[도 8c] 본 발명의 일 실시 형태와 관련된 단분자 트랜지스터의 제작 방법을 설명하는 도면이며, 금속 입자를 제작하는 단계를 나타낸다.
[도 9a] 실시예로 제작된 단분자 트랜지스터의 SEM상을 나타낸다.
[도 9b] 단분자 트랜지스터에 있어서, 나노 갭 전극의 간극에 단분자가 배치된 상태를 나타내는 개념도를 나타낸다.
[도 10] 실시예로 제작된 단분자 트랜지스터의 전기적 특성을 나타내고, (A)는 드레인 전류(Id) 대 드레인 전압(Vd) 특성을 나타내고, (B)는 미분 컨덕턴스 특성을 나타내는 그래프를 나타낸다.
[도 11] 실시예로 제작된 단분자 트랜지스터의 게이트 전압(Vg)을, 0V, 2V, 4V, 6V, -2V, -4V, -6V, -8V로 변화시킨 경우의 특성을 나타낸다.
[도 12] 실시예로 제작된 단분자 트랜지스터의 드레인 전압(Vd) 대 게이트 전압(Vg) 특성을 이차원 플롯한 결과를 나타낸다.
[도 13] 단전자 트랜지스터에서의 오서독스 모델을 사용한 이론 해석 결과와 실험 결과의 비교 결과를 나타낸다.
[도 14] 실시예로 제작된 단분자 트랜지스터의 드레인 전류(Id) 대 드레인 전압(Vd) 특성을 나타낸다.
[도 15] 실시예로 제작된 단분자 트랜지스터의 드레인 전류(Vd) 대 게이트 전압(Vg)을 이차원 플롯한 결과를 나타낸다.
[도 16a] 실시예로 제작된 단분자 트랜지스터의 전달 특성을 나타내는 그래프이며, 드레인 전압(Vd)이 -1.4V인 경우의 온도 의존성(9K, 80K)를 나타낸다.
[도 16b] 실시예로 제작된 단분자 트랜지스터의 전달 특성을 나타내는 그래프이며, 드레인 전압(Vd)이 -1.7V인 경우의 온도 의존성(9K, 80K)를 나타낸다.
[도 17] 실시예로 제작된 단분자 트랜지스터의 게이트 전압(Vg)을 +6V, -6V 인가한 경우의 드레인 전류(Id) 대 드레인 전압(Vd) 특성을 나타낸다.
[도 18] 단분자 트랜지스터의 9K과 120K의 에너지 다이어그램을 설명하는 개념도를 나타낸다.
[도 19] 실시예로 제작된 단분자 트랜지스터의 SEM상을 나타낸다.
[도 20] 실시예로 제작된 단분자 트랜지스터의 전기적 특성을 나타내고, (A)는 드레인 전류(Id) 대 드레인 전압(Vd) 특성을 나타내고, (B)는 드레인 전류(Id) 대 드레인 전압(Vd)의 대수 특성을 나타내고, (B)는 미분 컨덕턴스 특성을 나타내는 그래프를 나타낸다.
[도 21] COPV6(SH)2의 분자 궤도를, 범밀도 함수법을 이용하여 계산한 결과를 나타낸다.
[도 22a] 실시예로 제작된 단분자 트랜지스터의 드레인 전류(Id) 대 게이트 전압(Vg) 특성을 나타낸다.
[도 22b] 실시예로 제작된 단분자 트랜지스터의 드레인 전류(Id) 대 게이트 전압(Vg) 특성을 나타낸다.
[도 23] 실시예로 제작된 단분자 트랜지스터의 미분 컨덕턴스 특성의 게이트 전압 의존성을 나타낸다.
[도 24] 실시예로 제작된 단분자 트랜지스터의 드레인 전류(Id) 대 드레인 전압(Vd) 특성을 실온으로 측정한 결과를 나타낸다.
[도 25] 실시예로 제작된 단분자 트랜지스터의 실온으로 측정된 드레인 전류(Id) 대 게이트 전압(Vg) 특성을 나타낸다.
[도 26] Si-2×2 펜타티올 분자의 분자 궤도를, 범밀도 함수법을 이용하여 계산한 결과를 나타낸다.
[도 27] 실시예로 제작된 단분자 트랜지스터의 드레인 전류(Id) 대 드레인 전압(Vd) 특성을 나타낸다.
[도 28] 실시예로 제작된 단분자 트랜지스터의 9K에서의 드레인 전류(Id) 대 게이트 전압(Vg) 특성의 드레인 전압(Vd) 의존성을 나타낸다.
[도 29] 실시예로 제작된 단분자 트랜지스터의 실온에서의 드레인 전류(Id) 대 게이트 전압(Vg) 특성의 드레인 전압(Vd) 의존성을 나타낸다.
[도 30] 실시예로 제작된 단분자 트랜지스터의 9K에서의 드레인 전류(Id) 및 미분 컨덕턴스의 드레인 전압(Vd) 및 게이트 전압(Vg)에 대한 이차원 플롯을 나타낸다.
[도 31] 실시예로 제작된 단분자 트랜지스터의 실온에서의 드레인 전류(Id) 및 미분 컨덕턴스의 드레인 전압(Vd) 및 게이트 전압(Vg)에 대한 이차원 플롯을 나타낸다.
[도 32] 실시예로 제작된 단분자 트랜지스터의 실온에서의 드레인 전류(Id) 및 미분 컨덕턴스의 드레인 전압(Vd) 및 게이트 전압(Vg)에 대한 이차원 플롯을 나타낸다.
이하, 본 발명의 실시의 형태를 도면 등을 참조하면서 설명한다. 단, 본 발명은 많은 다른 형태로 실시하는 것이 가능하고, 이하에 예시하는 실시의 형태의 기재 내용으로 한정하여 해석되는 것은 아니다. 도면은 설명을 보다 명확하게 하기 위해, 실제의 형태와 비교해, 각부의 폭, 두께, 형태 등에 대해서 모식적으로 나타내어지는 경우가 있지만, 어디까지나 일례이고, 본 발명의 해석을 한정하는 것은 아니다. 또한, 본 명세서와 각 도면에서, 기 언급된 도면에 관해 전술한 것과 같은 요소에는, 동일한 부호(또는 숫자 후에 a, b 등을 붙인 부호)를 붙이고, 상세한 설명을 적절히 생략하는 경우가 있다. 또한, 각 요소에 대한 "제1", "제2"로 부기된 문자는 각 요소를 구별하기 위해서 이용되는 편의적인 표지이고, 특별한 설명이 없는 한 그 이상의 의미를 갖지 않는다.
본 명세서에 있어서, 나노 갭 전극이라는 것은, 특별히 부정하지 않는 한, 한 쌍의 전극 사이에 간극(갭)를 가지고, 간극의 길이(갭 길이)가 나노 갭 길이를 가지는 전극을 말하는 것으로 한다. 나노 갭 길이라는 것은 10nm 이하의 길이를 가리키는 것으로 한다.
1. 단분자 트랜지스터의 원리
1-1. 단분자 트랜지스터의 구조 모델
본 발명의 일 실시 형태와 관련된 단분자 트랜지스터에 대해서 도면을 참조하여 설명한다.
도 1은, 본 발명의 일 실시 형태와 관련된 단분자 트랜지스터의 개념도를 나타낸다. 단분자 트랜지스터 100은 나노 갭 전극 102와, 나노 갭 전극 102의 간극에 인접하여 배치되는 게이트 전극 112와, 간극에 배치되는 기능 분자 110을 포함한다. 단분자 트랜지스터 100은 게이트 전극 112에 게이트 전압이 인가되고, 나노 갭 전극 102에 게이트 전압에 따라 변조되는 전류가 흐른다. 기능 분자 110은 게이트 전극 112로부터 절연되고, 게이트 바이어스에 의해 생성되는 전기장이 작용하는 영역에 배치된다.
나노 갭 전극 102는 제1 전극 104a와 제2 전극 104b를 포함한다. 제1 전극 104a와 제2 전극 104b는 단분자를 배치할 수 있는 간극을 가지도록 각각의 일단이 대향하여 배치된다. 제1 전극 104a와 제2 전극 104b의 간극은, 예를 들면, 5nm 또는 그 이하의 길이로 배치된다. 나노 갭 전극 102는 제1 전극 104a가 소스 전극, 제2 전극 104b가 드레인 전극으로서 이용된다. 제1 전극 104a에는 소스 전압이 인가되고, 제2 전극 104b에는 드레인 전압이 인가되며, 게이트 전극 112에는 게이트 전압이 인가된다.
기능 분자 110은, 구조가 일의(一意)적으로 규정되는 단분자이며, 단분자 고유의 분자 궤도를 가진다. 기능 분자 110은, 강직성으로 플랫한 구조를 가지고, 뒤틀림에 강한 형태를 가지고 있는 것이 바람직하다. 기능 분자 110으로서는, 예를 들면, π 공역 분자이며, 탄소 가교 π 공역 분자인 것이 바람직하다. 기능 분자 110은 나노 갭 전극 102의 한 쪽 또는 양쪽의 전극(제1 전극 104a, 제2 전극 104b)에 화학 흡착하거나 결합을 형성하는 것으로 고정된다.
도 1은, 기능 분자 110의 일례로서, 탄소 가교 페닐렌비닐렌 화합물을 나타낸다. 예시되는 기능 분자 110에 있어서, n는, 예를 들면 0~9의 정수를 나타낸다. R1~R8은, 각각 동일할 수 있고 상이할 수도 있다. R1~R8은 각각 동일 또는 상이한, 치환되어 있을 수 있는 아릴기일 수 있다. 아릴기는, 페닐기 또는 나프틸기 등의 탄화수소계 아릴기인 것이 바람직하다. 그 중에서도 페닐기가 바람직하다. 아릴기는 하나 이상의 치환기를 가지고 있을 수 있다. 치환기의 예에는, C1~20(바람직하게는 C1~15 또는 C1~10)의 알킬기, C1~20(바람직하게는 C1~15 또는 C1~10)의 알콕시기 및 페닐기 등의 아릴기가 포함된다. 치환기로서의 아릴기도, 상기 알킬기 또는 알콕시기 등의 하나 이상의 치환기를 가지고 있을 수 있다. 또한, R1~R8이 각각 치환기를 가지는 페닐기인 예로는, 치환기의 결합 위치에 대해서는 특별히 제한이 없으나, 파라위(??)의 탄소 원자에 결합하고 있는 것이 바람직하다.
기능 분자 110은, 나노 갭 전극 102와 화학 흡착하는 앵커기(Z1 및 Z2)를 포함한다. 또한, 기능 분자 110은 앵커기(Z1 및 Z2)와 골격 부분 사이에 링커기(Y1 및 Y2)가 포함되어 있을 수 있다. 앵커기(Z1 및 Z2)는 나노 갭 전극 102와 화학 흡착하는 원자를 포함한다. 링커기(Y1 및 Y2)는 앵커기(Z1 및 Z2)와 기능 분자의 골격 부분을 연결하는 기이며, 예를 들면 직쇄에 의해 형성된다. 링커기(Y1 및 Y2)는 기능 분자 110의 골격부와 나노 갭 전극 102와의 거리를 제어하기 위해서 마련되고, 예를 들면, 링커기(Y1 및 Y2)로서는, 메틸렌기(-(CH2)n-), 퍼플루오로알킬기(-(CF2)n-)를 이용할 수 있다. 링커기(Y1 및 Y2)의 길이를 변경하는 것으로, 기능 분자 110의 골격 부분과 나노 갭 전극 102와의 거리를 변경할 수 있다. 기능 분자 110에 있어서, 앵커기(Z1 및 Z2)와 링커기(Y1 및 Y2)가 배치되는 부분에는, 실질적으로 터널 장벽 116이 형성된다.
본 실시 형태와 관련된 단분자 트랜지스터 100은, 강직성의 구조를 가지고, 뒤틀림에 강한 형태를 가지는 기능 분자 110과, 열적으로 안정적인 나노 갭 전극 102에 의해, 구조적 움직임과 상태 밀도 폭의 변동을 억제하고 있다. 단분자 트랜지스터 100은, 이러한 강직성의 구조를 가지는 것에 의해, 공명 터널 효과를 발현하고, 나노 갭 전극 102 사이에 공명 터널 전류가 흐른다.
1-2. 단분자 트랜지스터의 동작 원리
본 실시 형태에서 말하는 공명 터널 효과는, 어떤 분자가 2개의 포텐셜 장벽에 개입된 구조를 가지고, 입사하는 전자의 에너지가 분자 궤도에 기초한 에너지 준위와 일치한 때, 전자가 에너지의 감쇠 없이 장벽을 빠져 나가는 양자 현상을 말한다. 단분자 트랜지스터 100은 기능 분자 110이 가지는 고유의 분자 궤도의 에너지 준위를 게이트 전극 112에 인가하는 게이트 전압으로 변조하여, 나노 갭 전극 102의 페르미 준위와 일치시키는 것에 의해, 온과 오프의 상태가 제어된다.
도 2a 및 도 2b는, 공명 터널 효과를 설명하는 밴드 모델을 나타낸다. 도 2a는, 이산화한 2개의 에너지 준위(최고 피점 궤도(Highest Occupied Molecular Orbital: HOMO)와 최저 공 궤도(Lowest Unoccupied Molecular Orbital: LUMO))를 가지는 기능 분자 110이 2개의 터널 장벽 116에 개입되어 있는 계를 나타낸다. 세로축이 에너지, 가로축이 공간에 상당하는 거리를 나타낸다. 기능 분자 110의 우단에서 횡방향으로 연장한 선이, EHOMO, ELUMO에 대응하는 사선으로 둘러싸인 영역과 교차하는 위치에서의 우단으로부터의 선의 길이가, 그 에너지에서의 분자 궤도의 에너지 준위 밀도에 대응한다. 도 2a에서는, 2개의 터널 장벽 116이 같은 높이인 경우를 가정하고 있다. 전압이 인가되지 않을 때(V = 0), 전자는 터널 장벽 116을 넘지 못하고 전류는 흐르지 않는다. 한편, 도 2b에서 나타낸 것처럼, 나노 갭 전극 102에 전압이 인가되어, 페르미 준위가 기능 분자 110이 가지는 에너지 준위와 같아지면, 터널 확률이 증가하여 전류가 흐른다. 도 2b에서는, 나노 갭 전극 102의 페르미 준위가 기능 분자의 HOMO 준위와 같게 된 상태로, 공명 터널 전류가 흐르는 현상을 나타내고 있다.
공명 터널 효과를 효과적으로 발현시키려면, 이산화한 에너지 준위의 상태 밀도가 크고, 그 폭이 좁고, 요동이 작은 것이 요구된다. 분자는, 나노 스케일로 균일성과 이산화한 에너지 준위를 가지고, 그 에너지 준위는 분자 설계에 의해 제어하는 것이 가능하다. 분자의 가지는 에너지 준위는 상태 밀도에 폭이 있어, 분자 구조가 요동하면 상태 밀도의 폭도 요동해 버린다. 그리고, 분자 구조가 요동해 버리면, 상온에서 트랜지스터를 동작시킬 수 없다는 문제가 있다.
거기서, 본 실시 형태에서는, π 공역 분자의 구조가 강직성이고, π 궤도를 통해 전자 이동이 전망되는 것에 주목하여, 기능 분자 110으로서 π 공역 분자를 이용한다. 특히, 기능 분자 110으로서, 탄소(C)로 가교된 π 공역 골격을 가지는 π 공역 분자는 강직성 골격 구조를 가지고 있다고 생각되기 때문에, 공명 터널 효과를 발현하기에 바람직하다고 생각된다.
2. π 공역 분자
기능 분자 110으로서 이용할 수 있는, π 공역 분자의 일례를 나타낸다. 여기에서는, π 공역 결합에 의한 강직성 평면 구조를 가지는 탄소 가교 올리고페닐렌비닐렌을 예시한다.
2-1. 탄소 가교 올리고페닐렌비닐렌
기능 분자 110의 일례로서, 올리고페닐렌비닐렌(OPV)에 대해서 설명한다. 도 3a는 3개의 비닐렌 부위를 가지는 올리고페닐렌비닐렌(OPV3)를 나타낸다. OPV3은, 유닛을 연결하는 결합부가 인접하는 수소 원자에 의해 영향을 받아, 평면 구조를 취하기 어려운 구조를 가지고 있다. 즉, OPV3은, 수소 원자의 반발에 의해 결합이 뒤틀려, 평면 구조를 취하기 어려운 구조를 가지고 있다. 한편, 도 3b는 3개의 비닐렌 부위를 가지는 올리고페닐렌비닐렌에 있어서, OPV 유닛의 결합부를 탄소 원자로 가교한 구조를 가진다(COPV3). COPV3은, 이러한 구조를 가지는 것으로, 평면 구조를 가지고, 뒤틀리기 어려운 분자 구조를 실현하고 있다.
탄소 가교 올리고페닐렌비닐렌(COPV)를 유닛으로 하고, 이러한 유닛을 5개 결합시켜, 말단이 티올기로 치환된 탄소 가교 올리고페닐렌비닐렌(COPV5(SH)2)의 구조를 식(1)에서 나타낸다.
[화학식 1]
R1~R20은, 각각 동일할 수 있고 상이할 수도 있다. R1~R20은 각각 동일 또는 다른, 치환되어 있을 수 있는 아릴기일 수 있다. 아릴기는 페닐기 또는 나프틸기 등의 탄화수소계 아릴기인 것이 바람직하다. 그 중에서도 페닐기가 바람직하다. 아릴기는, 하나 이상의 치환기를 가지고 있을 수 있다. 치환기의 예에는, C1~20(바람직하게는 C1~15 또는 C1~10)의 알킬기, C1~20(바람직하게는 C1~15 또는 C1~10)의 알콕시기 및 페닐기 등의 아릴기가 포함된다. 치환기로서의 아릴기도, 상기 알킬기 또는 알콕시기 등의 하나 이상의 치환기를 가지고 있을 수 있다. 또한, R1~R20이 각각 치환기를 가지는 페닐기인 예에서는, 치환기의 결합 위치에 대해서는 특별히 제한이 없지만, 파라위의 탄소 원자에 결합하고 있는 것이 바람직하다. 예를 들면, 식(1)에서 R1~R4 및 R17~R20은 CH3이며, R5~R8 및 R13~R16은 C6H5이며, R9~R12는 4-C8H17C6H4일 수 있다.
식(1)에서, 말단기 Z1 및 Z2는 각각 동일 또는 다른 치환기이며, 티올기 이외의 것일 수 있다. 구체적으로는, 아미노기, 피리딘기, 호스호닐기 등, 고립 전자쌍(lone pair)으로 전극에 배위될 수 있는 것, 혹은 원소(산소(O), 질소(N), 유황(S), 셀렌(Se), 인(P) 등)를 통해 전극 원소와 공유결합을 형성하는 것을 나타낸다.
또한, 식(1)에서, 말단기 Y1 및 Y2는 각각 동일 또는 다른 링커기이며, 메틸렌기(-(CH2)n-), 퍼플루오로알킬기(-(CF2)n-) 등을 이용할 수 있다.
도 4는, COPV5(SH)2의 분자 구조의 삼차원 이미지를 나타낸다. COPV5(SH)2의 주사슬인 탄소 가교부가 중심에 위치하고, 그 주위에 측쇄의 탄소가 배치된 구조를 가지고, 사슬 형태로, 플랫한 결합이 형성되고 있는 것을 나타낸다. 골격부의 양단에는 앵커(Z1 및 Z2)로서 유황(S)이 배치되어 있다. 도 4에서 나타나는 COPV5(SH)2의 분자의 길이는 5nm 미만이다. 이와 같이, 기능 분자 110은, 5nm 이하의 길이를 가지는 것으로, 나노 갭 전극 102의 간극에 배치될 수 있고, 단전자 효과를 발현시킬 수 있다. 이러한 분자의 흡광 스펙트럼은 512nm이며, HOMO 준위와 LUMO 준위 사이의 에너지 갭은 2.42eV이다.
또한, 말단을 티올기로 치환한 탄소 가교 올리고페닐렌비닐렌(COPVn(SH)2)은 COPV 유닛의 수에 제한은 없지만, 1~10개의 범위인 것이 바람직하다.
2-2. DFT 계산에 의한 COPV5(SH)2의 분자 궤도 계산
도 5는, COPV5(SH)2의 분자 궤도를, 범밀도 함수법을 이용하여 계산한 결과를 나타낸다. 계산에는 소프트웨어로서 "gaussian09"를 이용하고 있다. 교환 상관범 함수에는 Becke의 혼성법에 의한 교환범 함수 B3과, Lee-Yanf-Parr의 상관범 함수를 조합한 B3LYP를 사용하고 있다(Becke and D. Axel, Phys. Rev. A, 38, 3098, (1988), C. Lee, W. Yang, and R. G. Parr, Phys. Rev. B, 37, 785, 1988). 또한, 기저 함수로는 6-31G를 사용하고 있다(W. J. Hehre, R. Ditchfield and J. A. Pople, J. Chem. Phys., 56, 2257, (1972)).
도 5는, 진공 준위를 에너지의 기준점으로 하여, (B)~(E)는 각각 COPV5(SH)2의 LUMO+1(-1.46eV), LUMO(-1.82eV), HOMO(-4.50eV), HOMO-1(-4.94eV)의 준위에서의 분자 궤도를 나타내고 있다. 도 5에서 도시된 바와 같이, 어느 준위에 있어서도 주사슬의 π 공역 결합계에 의해 전자 궤도가 공유되고 있는 모습이 명확히 확인된다. 또한, HOMO 준위와 LUMO 준위는, COPV5(SH)2의 SH 기가 결합하고 있는 탄소 원자와, 거기에 연결되는 탄소 원자는 다른 탄소기와 전자 궤도를 공유하지 않은 것을 알 수 있다. 이 계산 결과로부터 COPV5(SH)2의 HOMO-LUMO 사이의 에너지 갭은 2.67eV인 것으로 계산되고 있다.
3. 단분자 트랜지스터의 구성
3-1. 단분자 트랜지스터의 구조
도 6a는, 본 실시 형태와 관련된 단분자 트랜지스터 100의 평면도를 나타내고, 도 6b는 점선으로 둘러싸인 영역 R의 확대도를 나타내고, 도 6c는 A1-A2 사이에 대응하는 단면 구조를 나타낸다.
단분자 트랜지스터 100은, 기판 118 상에 마련된 나노 갭 전극 102와, 나노 갭 전극 102의 간극에 배치된 기능 분자 110과, 기능 분자 110에 인접하는 게이트 전극 112를 포함한다. 나노 갭 전극 102는 제1 전극 104a 및 제2 전극 104b의 일 단부가 대립되어 간극을 가지고 배치된다. 게이트 전극 112는 제3 전극 104c와 제4 전극 104d로 구성된다. 도 6a는, 제1 전극 104a 및 제2 전극 104b가 직사각형이며, 각각의 긴 방향의 일단이 대향하여, 나노 갭 길이의 간극을 가지고 배치되고, 해당 간극에 기능 분자 110이 배치된 구조를 나타낸다.
기판 118은, 실리콘 웨이퍼, 석영 기판, 알루미나 기판, 무알칼리 유리 기판 등이 이용된다. 기판 118로서, 실리콘 웨이퍼가 이용되는 경우, 제1 전극 104a, 제2 전극 104b, 제3 전극 104c 및 제4 전극 104d를 형성하는 표면의 절연성을 확보하기 위해서, 절연막 120이 마련되는 것이 바람직하다. 절연막 120으로서는, 산화 실리콘막, 질화 실리콘막, 산 질화 실리콘막, 산화 알루미늄막, 산화 마그네슘막 등의 무기 절연막이 형성된다.
도 6b는 단분자 트랜지스터 100을 구성하는 나노 갭 전극 102의 자세한 사항을 나타낸다. 제1 전극 104a는 제1 전극층 106a와 제1 금속 입자 108a를 포함하여 구성되고, 제2 전극 104b는 제2 전극층 106b와 제2 금속 입자 108b를 포함하여 구성된다. 또한, 전극층은 금속막 등의 전도성을 가지는 박막을 패터닝하여 전극으로서 기능할 수 있는 형태로 성형된 것을 말한다.
제1 금속 입자 108a 및 제2 금속 입자 108b는, 예를 들면, 주사 전자현미경 등으로 관찰되는 외관 형태의 적어도 일부 또는 전체가 반구 형상의 외형을 가지고 있다. 제1 금속 입자 108a는 제1 전극층 106a의 선단부에 제2 금속 입자 108b는 제2 전극층 106b의 선단부에 각각 배치된다. 제1 금속 입자 108a 및 제2 금속 입자 108b는, 예를 들면, 무전해 도금에 의해 형성된 것인 것이 바람직하다.
도 6b는, 제1 전극층 106a와 제2 전극층 106b와의 간격을 L1로 하고, 제1 금속 입자 108a와 제2 금속 입자 108b와의 간격을 L2로서 나타낸다. 나노 갭 전극 102는, 제1 전극층 106a와 제2 전극층 106b의 각각의 단부(선단부)의 간격 L1을 20nm 이하, 바람직하게는 15nm 이하의 길이로 배치하는 것이 바람직하다. 또한, 제1 금속 입자 108a와 제2 금속 입자 108b에서 형성되는 간극의 길이(갭 길이) L2는, 기능 분자 110을 배치할 수 있는 길이로 마련된다. 예를 들면, 제1 금속 입자 108a와 제2 금속 입자 108b에 의해 형성되는 간극의 길이(갭 길이) L2는, 5nm 이하의 길이로 마련된다. 제1 금속 입자 108a 및 제2 금속 입자 108b는, 나노 스케일의 크기를 가지고 있지만, 후술되는 것처럼, 무전해 도금에 있어서 자기 정지 기능을 발현시키는 것으로, 서로 접촉하는 것이 방지된다.
제1 금속 입자 108a 및 제2 금속 입자 108b는, 제1 전극층 106a 및 제2 전극층 106b의 각각의 표면에서 하나의 덩어리(또는 섬 형상의 영역)로서 마련된다. 제1 금속 입자 108a 및 제2 금속 입자 108b는, 소수성 표면에 적하된 수적과 같은 반구 형상의 외관 형태를 가진다. 여기서, 반구 형상은 곡면이 연속하는 구 형태의 표면을 말하는 것이며, 실제 구표면으로 한정되는 것은 아니다. 나노 갭 전극 102는, 제1 금속 입자 108a 및 제2 금속 입자 108b가 대입경화 하지 않는 것이 바람직하다. 또한, 제1 전극층 106a 상의 제1 금속 입자 108a 및 제2 전극층 106b 상의 제2 금속 입자 108b는, 평면시에 있어서, 일단으로부터 타단까지의 폭이 20nm 이하, 바람직하게는 15nm 이하, 보다 바람직하게는 10nm 이하인 것이 바람직하다. 또한, 제1 금속 입자 108a 및 제2 금속 입자 108b의 폭은, 제1 전극층 106a 및 제2 전극층 106b의 각각의 표면 상에서 관측되는 고립한 금속 입자의 최대폭을 의미하는 것으로 한다.
제1 전극층 106a 및 제2 전극층 106b의 폭은, 제1 금속 입자 108a 및 제2 금속 입자 108b의 폭과 대략 같은 폭을 가지고 있는 것이 바람직하다. 제1 전극층 106a 및 제2 전극층 106b의 폭 W는, 20nm 이하, 바람직하게는 15nm 이하로 하는 것으로, 보다 바람직하게는 10nm 이하로 하는 것으로, 선단부에 우선하여 금속 입자 108을 성장시킬 수 있다. 다시 말해, 제1 전극층 106a 및 제2 전극층 106b의 폭을 제1 금속 입자 108a 및 제2 금속 입자 108b의 폭과 동일한 폭으로 하는 것으로, 제1 전극층 106a 및 제2 전극층 106b의 일단에 형성되는 금속 입자의 수를 각각 하나로 제어할 수 있다. 만일, 제1 전극층 106a 및 제2 전극층 106b의 폭을 20nm 이상으로 하면, 금속 입자 108이 일단에 복수 병설되는 확률이 증가하기 때문에, 폭 W의 값은 20nm 이하로 하는 것이 바람직하다.
나노 갭 전극 102는, 제1 전극층 106a 및 제2 전극층 106b가 제1 금속으로 형성되고, 제1 금속 입자 108a 및 제2 금속 입자 108b가 제2 금속으로 형성된다. 제1 금속과 제2 금속의 조합은 적절히 선택될 수 있지만, 제1 금속과 제2 금속이 금속 결합을 형성하고, 또한, 합금을 형성하는 조합인 것이 바람직하다. 이러한 조합에 의해, 제1 전극층 106a의 표면에 반구 형상의 금속 입자 108a를 제2 전극층 106b의 표면에 제2 금속 입자 108b를 다른 금속 입자로부터 고립한 상태로 마련할 수 있다.
또한, 제1 금속 입자 108a 및 제2 금속 입자 108b는, 제1 금속과 제2 금속에 의해 형성된 고용체일 수 있다. 제1 금속 입자 108a 및 제2 금속 입자 108b가 고용체를 형성하는 것으로 고용 강화되어, 나노 갭 전극 102의 기계적 안정성을 높일 수 있다.
나노 갭 전극을 형성하기 위한 금속 재료로서, 금(Au)은 도전율, 화학적 안정성의 관점에서 적합하다고 생각된다. 그러나, 금(Au)은 나노 스케일이 되면 융점이 저하하여, 레일리 불안정성에 의해 불안정해지는 것이 알려져 있다. 예를 들면, 금(Au)은 직경이 10nm 이하의 나노 입자가 되면, 각각의 입자로서 형태를 유지할 수 없는 것이 알려져 있다. 한편, 나노 갭 전극 102를 이용하여 단분자 트랜지스터 100을 실현하려면, 열적인 안정성이 필요하다.
여기서, 나노 스케일의 곡률 반경을 가지는 금속 표면의 표면 에너지는, 곡률 반경의 역수에 비례한다. 곡률 반경이 다른 형태가 존재하면, 금속 원자는 레일리 불안정성에 의해, 표면 확산하여 에너지가 안정한 곡률 반경이 큰 구형이 되려고 한다. 표면 확산의 이동 속도는, 표면 자기 확산 계수에 비례하고, 온도의 역수에 반비례한다. 표면장력은, 곡률 반경의 역수에 비례한다. 금속 원자의 표면 확산은, 곡률 반경이 작아질수록 일어나기 쉬워진다.
예를 들면, 기판 상에 형성된 티탄(Ti) 막의 표면에, 전자선 증착에 의해 금(Au)을 성막하고, 선폭 20nm 이하의 전극을 제작하려고 하면, 레일리 불안정성에 의해 전극 형상이 상온에서 변화해 버린다. 이것은, 금(Au)의 상온에서의 표면 자기 확산 계수가 약 10-13cm2/sec로 높은 것에서 기인하는 것으로 생각된다(C. Alonso, C. Salvarezzo, J. M. Vara, and A. J. Arvia, J. Electrochem. Soc. Vol. 137, No. 7, 2161(1990)).
거기서, 나노 갭 전극 102는 제1 전극층 106a 및 제2 전극층 106b를 형성하는 제1 금속의 표면 자기 확산 계수가, 제1 금속 입자 108a 및 제2 금속 입자 108b를 형성하는 제2 금속의 표면 자기 확산 계수보다 작은 조합을 적용한다. 다시 말해, 제1 전극층 106a 및 제2 전극층 106b를 제1 금속으로 형성하고, 제1 금속 입자 108a 및 제2 금속 입자 108b를 제2 금속으로 형성하는 경우에 있어서, 제1 금속과 제2 금속과의 금속 결합이 존재하는 표면에서의 제2 금속의 표면 자기 확산 계수가, 제2 금속의 표면 자기 확산 계수보다 작아지는 조합을 적용한다. 이러한 조합에 의해, 제2 금속의 표면 확산이 억제되어, 제1 금속 입자 108a 및 제2 금속 입자 108b를 반구 형상의 형태를 가지는, 독립한 입자로서 형성할 수 있다.
제1 금속과 제2 금속의 조합의 일례는, 제1 금속으로서 백금(Pt)를 이용하고, 제2 금속으로서 금(Au)을 이용하는 것이다. 구체적으로는, 제1 전극층 106a 및 제2 전극층 106b를 백금(Pt)으로 형성하고, 제1 금속 입자 108a 및 제2 금속 입자 108b를 금(Au)으로 형성하는 것이 바람직한 한 종류로서 예시된다.
이것을 실현하기 위한 적합한 방법의 일례로서, 상온에서의 표면 자기 확산 계수가 10-13cm2/sec인 금(Au)과, 표면 자기 확산 계수가 약 10-18cm2/sec인 백금(Pt)을 조합하는 것으로, 레일리 불안정성의 영향을 해소하여, 구조적으로 안정한 나노 갭 전극 102를 얻을 수 있다. 즉, 전극 재료로서 적합한 금(Au)을 사용하면서, 금(Au)에 대해 표면 자기 확산 계수가 작은 백금(Pt)를 조합하는 것으로, 금(Au)의 성장 과정에서의 표면 자기 확산을 억제하고, 금 나노 입자의 형태 안정성을 대폭 개선할 수 있다. 백금(Pt)는, 융점이 1768℃으로 높고, 내열성에 뛰어나고, 경질이며, 화학적으로도 안정하여, 내구성이 높다는 특성을 가진다. 또한, 백금(Pt)은 금(Au)과 금속 결합을 형성하므로, 백금(Pt) 표면에 금(Au)의 입자를 성장시키는 과정으로, 금(Au)의 표면 확산이 억제되어, 반구 형상 표면을 가지는 금(Au) 입자를 안정적으로 존재시키는 것이 가능하게 된다.
또한, 금(Au)의 표면 자기 확산 계수가 약 10-13cm2/sec이며, 백금(Pt)의 표면 자기 확산 계수가 약 10-18cm2/sec로 5자리수 더 작고, 금(Au)과 백금(Pt)과의 합금이 존재하기 때문에, 백금(Pt) 표면 상의 금(Au) 원자의 표면 자기 확산 계수는, 금(Au) 상의 금(Au) 원자의 표면 자기 확산 계수와 비교해 커진다. 따라서, 백금(Pt)으로 형성되는 제1 전극층 106a 및 제2 전극층 106b의 표면에서, 금(Au)으로 형성되는 제1 금속 입자 108a 및 제2 금속 입자 108b의 횡방향(면내 방향) 확산이 억제되는 것이 기대된다.
제2 금속(금(Au))으로 형성되는 제1 금속 입자 108a 및 제2 금속 입자 108b는, 제1 금속(백금(Pt))으로 형성되는 제1 전극층 106a 및 제2 전극층 106b의 표면에서, 횡방향의 확산이 억제되게 되므로, 대입경화가 억제되어, 작은 반구 형상의 입자가 된다. 예를 들면, 금(Au)으로 형성되는 제1 금속 입자 108a 및 제2 금속 입자 108b는, 백금(Pt)으로 형성되는 제1 전극층 106a 및 제2 전극층 106b의 표면에서, 평면시에 있어서, 일단으로부터 타단까지의 폭이 20nm 이하, 바람직하게는 15nm 이하, 보다 바람직하게는 10nm 이하가 되어, 그 형태를 안정적으로 보지하는 것이 가능하게 된다. 또한, 이러한 반구 형상의 제1 금속 입자 108a 및 제2 금속 입자 108b는, 곡률 반경이 12nm 이하인 것이 바람직하다.
제1 금속 입자 108a 및 제2 금속 입자 108b는, 이러한 곡률 반경을 가지는 것으로, 나노 갭 전극 102에 인접하고 게이트 전극 112로서 기능하는 제3 전극 104c 및 제4 전극 104d 중 하나 또는 양자를 배치했을 때, 정전 용량을 크게 할 수 있다. 그것에 의해, 나노 갭 전극 102의 간극에 배치되는 기능 분자 110에 전기장을 작용시켜, 단분자 트랜지스터 100의 게이트 변조를 가능하게 할 수 있다.
또한, 본 실시 형태에서는, 제1 전극층 106a 및 제2 전극층 106b를 형성하는 제1 금속으로서 백금(Pt)를 이용하고, 제1 금속 입자 108a 및 제2 금속 입자 108b를 형성하는 제2 금속으로서 금(Au)을 이용하는 경우를 예시하지만, 본 발명은 이것으로 한정되지 않는다. 제1 금속과 제2 금속이 합금을 형성하고, 상기와 같은 표면 자기 확산 계수의 관계를 만족하는 것이면, 다른 금속 재료를 이용할 수도 있다.
제1 전극층 106a 및 제2 전극층 106b를 형성하는 백금(Pt) 층은 절연 표면에 마련된다. 제1 전극층 106a 및 제2 전극층 106b는, 백금(Pt) 층과 하지면 사이에서, 다른 금속층이 마련되어 있을 수 있다. 도 6c에서 나타낸 것처럼, 백금(Pt) 층의 밀착성을 향상시키기 위해서, 백금(Pt) 층과 하지면 사이에 티탄(Ti)층이 마련되어 있을 수 있다. 백금(Pt) 층의 밀착성을 향상시키는 층은 티탄(Ti)으로 한정되지 않고, 크롬(Cr), 탄탈(Ta) 등의 다른 천이 금속으로 형성되는 층이 적용될 수도 있다.
도 6c에서 나타낸 것처럼, 제1 금속 입자 108a 및 제2 금속 입자 108b의 단면은 반구 형상이며, 만곡 상태의 표면을 가지고 있다. 그 때문에, 제1 금속 입자 108a와 제2 금속 입자 108b가 대립하는 선단 부분은, 기판 118의 표면으로부터 떨어져서 떠 있으므로, 제3 전극 104c 및 제4 전극 105d 중 하나 또는 양자에게 전압을 인가하면, 강한 전계를 기능 분자 110에 작용시킬 수 있다.
기능 분자 110은, 예를 들면, COPVn(n = 4~6)가 이용된다. 기능 분자 110으로서 이용되는 COPVn는 와이어 형태의 분자이며, 양단에 SH 결합을 가지고 있다. 도 7a는 COPVn의 일단의 SH 결합이 끊어져, 유황(S)과 제2 금속 입자 108b를 형성하는 금(Au)이 화학 결합을 하여, 제1 전극 104a와 제2 전극 104b와의 간극에 고정되는 형태를 나타낸다. 유황(S)과 금(Au)의 결합 에너지는 높으므로, COPVn는 나노 갭 전극 102의 간극에 고정되어, 안정적으로 보지된다. 또한, 도 7b는 COPVn의 양단의 유황(S)가, 제1 금속 입자 108a 및 제2 금속 입자 108b를 형성하는 금(Au)과 각각 화학 결합을 하고 있을 수 있다. COPVn의 양단이 고정되는 것에 의해, 분자의 뒤틀림이 더 방지되어, 구조적인 안정성을 높일 수 있다. 다른 형태로서, 도 7c에서 나타낸 것처럼, COPVn는 제1 금속 입자 108a 및 제2 금속 입자 108b의 쌍방과 화학 결합을 형성하지 않고, 제1 전극 104a와 제2 전극 104b와의 간극에 유리한 상태로 배치되어 있을 수 있다.
도 6a에서 나타낸 것처럼, 게이트 전극 112로서 기능하는 제3 전극 104c 및 제4 전극 104d는 기능 분자 110으로부터 절연되고 있다. 제3 전극 104c 및 제4 전극 104d는, 게이트 전압이 인가되면, 제1 전극 104a와 제2 전극 104b 사이에서 공명 터널 전류가 흐르도록, 제1 전극 104a 및 제2 전극 104b의 페르미 준위와 기능 분자 110의 분자 궤도의 에너지 준위의 상대적인 관계를 변화시킨다.
게이트 전극 112로서 이용되는 제3 전극 104c 및 제4 전극 104d는, 한 쪽이 생략되어 있을 수 있다. 또한, 도 6a는, 게이트 전극 112로서 기능하는 제3 전극 104c 및 제4 전극 104d가 나노 갭 전극 102와 동일 평면에 마련되는 형태를 나타내지만, 본 발명은 이것으로 한정되지 않는다. 예를 들면, 제3 전극 104c 및 제4 전극 104d는 기능 분자 110과 중첩하도록, 절연막을 개재하여 나노 갭 전극 102의 하층 측 또는 상층 측에 배치되어 있을 수 있다.
또한, 도 6a에서 나타낸 것처럼, 제1 전극 104a는 제1 패드 114a와 접속되고, 제2 전극 104b는 제2 패드 114b와 접속되고 있을 수 있다. 제1 패드 114a 및 제2 패드 114b는 임의의 구성이며, 적절히 마련되어 있을 수 있다.
본 실시 형태와 관련된 단분자 트랜지스터 100은, 열적으로 안정한 나노 갭 전극 102와, 평면 골격을 가지며 구조적으로 안정한 π 공역 분자를 간극에 배치하는 기능 분자 110으로서 이용하는 것으로, 소스 전극으로서 이용되는 제1 전극 102a와 드레인 전극으로서 이용되는 제2 전극 102b 사이에서 공명 터널 전류를 흘릴 수 있고, 게이트 전극에 인가하는 게이트 전압으로 변조할 수 있다. 그리고, 이러한 동작을 실온에서도 실현할 수 있다.
3-2. 단분자 트랜지스터의 제작 방법
단분자 트랜지스터 100의 제작 방법의 일례를, 도면을 참조하여 설명한다. 단분자 트랜지스터 100의 제작 공정은, 나노 갭 전극 102를 제작하는 단계와, 나노 갭 전극 102의 간극에 기능 분자 110을 배치하는 단계를 포함한다.
3-2-1. 나노 갭 전극의 제작
도 8a는, 금속막을 형성하는 단계를 나타낸다. 기판 118로서는, 절연 표면을 가지는 것이 바람직하고, 미세한 패턴을 형성하기 위해서, 평탄성이 우수하고, 휨의 작은 것이 바람직하다. 예를 들면, 기판 118로서, 산화 실리콘막 등의 절연막 120이 표면에 형성된 실리콘 웨이퍼를 적합하게 이용할 수 있다. 실리콘 웨이퍼의 표면에 열 산화로 형성된 절연막 120은 치밀하고, 막두께의 균일성이 뛰어나기 때문에 적합하다. 또한, 기판 118로서, 석영 기판, 무알칼리 유리 기판, 알루미나, 지르코니아 등의 절연성을 가지는 산화물 재료로 형성되는 세라믹 기판 등을 이용할 수 있다.
도 8a에서 나타낸 것처럼, 절연막 120의 표면에, 제1 금속막 122a, 제2 금속막 122b가 형성된다. 예를 들면, 제1 금속막 122a는 티탄(Ti)로 형성되고, 제2 금속막 122b는 백금(Pt)으로 형성된다. 금속 입자를 부착시키는 모체가 되는 부분은 제2 금속막 122b에 의해 형성된다. 제1 금속막 122a는 필수의 구성이 아니고, 제2 금속막 122b의 하지면과의 밀착성을 높이기 위해서 적절하게 마련된다. 제1 금속막 122a 및 제2 금속막 122b는, 전자선 증착법, 스퍼터링법 등의 박막 제작 기술을 이용하여 제작된다. 제1 금속막 122a로서 티탄(Ti) 막을 2nm~10nm, 예를 들면, 5nm의 두께로, 제2 금속막 122b로서 백금(Pt) 막을 5nm~20nm, 예를 들면, 10nm의 두께로 형성한다.
도 8b는, 제1 금속막 122a, 제2 금속막 122b를 패터닝하고 나노 스케일의 간극(갭)을 가지는 제1 전극 104a 및 제2 전극 104b를 형성하는 단계를 나타낸다. 제1 금속막 122a 및 제2 금속막 122b의 패터닝은 포토리소그래피 또는 전자선리소그래피 기술을 이용하여 수행된다. 이러한 공정은, 레지스터 마스크를 형성하여, 제1 금속막 122a 및 제2 금속막 122b를 에칭하는 것에 의해, 제1 전극 104a와 제2 전극 104b가 제작된다. 레지스터 마스크는 에칭 후에 박리된다. 제1 전극 104a와 제2 전극 104b와의 간격 L1은 20nm 이하, 바람직하게는 15nm 이하, 예를 들면, 7.5nm로 제작된다. 또한, 제1 전극층 106a 및 제2 전극층 106b의 폭은, 20nm 이하, 바람직하게는 15nm 이하, 예를 들면, 17nm로 제작된다.
또한, 도시되지 않았지만, 금속막을 형성하기 전에, 기판 118 상에 레지스터 마스크를 형성하고, 그 후, 제1 금속막 122a 및 제2 금속막 122b를 형성하여, 레지스터 마스크를 박리하는 것에 의해, 제1 금속막 122a 및 제2 금속막 122b를 리프트 오프하고, 제1 전극 104a와 제2 전극 104b를 제작할 수도 있다.
도 8c는, 제1 금속 입자 108a 및 제2 금속 입자 108b를 제작하는 단계를 나타낸다. 제1 금속 입자 108a 및 제2 금속 입자 108b로서는, 예를 들면, 금(Au)의 입자가 형성된다. 금(Au) 입자는, 무전해 도금법에 의해 제작할 수 있다. 무전해 금 도금에서 이용하는 용액 및 환원제로서는, 유독 물질인 시안 화합물(cyanide)이 잘 알려져 있다. 그러나, 본 실시 형태에서는, 요오드팅크를 이용하여 무전해 금 도금을 실시한다. 무전해 금 도금에서는, 무전해 도금액으로서는 요오드팅크와 금박을 녹인 것을, 환원제는 L(+)-아스코르빈산(C6H8O6)을 이용한다.
무전해 도금에 의해, 제1 전극층 106a 및 제2 전극층 106b의 각각의 표면에 제1 금속 입자 108a 및 제2 금속 입자 108b를 각각 성장시킨다. 무전해 금 도금을 실시한 경우에는, 금(Au) 입자가 성장한다. 제1 금속 입자 108a와 제2 금속 입자 108b는 제1 전극층 106a와 제2 전극층 106b와의 표면의 임의의 위치에서 각각 성장한다. 그러나, 제1 전극층 106a 및 제2 전극층 106b의 일 단부는, 20nm 이하의 폭으로 형성되는 것에 의해, 단부에서 핵형성이 우선된다. 그 결과, 제1 전극층 106a의 단부에서 제1 금속 입자 108a를 성장시키고, 제2 전극층 106b의 단부에서 제2 금속 입자 108b를 성장시킬 수 있다.
무전해 금 도금의 과정에서는, 제1 전극층 106a 및 제2 전극층 106b의 표면에 아스코르빈산과 금의 1가의 플러스 이온이 존재하고, 아스코르빈산이 환원제로서 작용하므로, 전자가 있는 상태가 형성된다. 이때 제1 전극층 106a 및 제2 전극층 106b의 표면에서는, 표면 자기 촉매 반응에 의해, 금 이온이 환원되어 금이 되어 도금된다. 그것에 의해, 도 8c에서 나타낸 것처럼, 제1 전극 104a 및 제2 전극 104b의 각각의 단부에 제1 금속 입자 108a 및 제2 금속 입자 108b가 각각 성장한다. 그러나, 제1 금속 입자 108a 및 제2 금속 입자 108b가 성장해 커지면, 2개의 금속 입자의 간격이 좁아지게 된다. 그러면, 제1 금속 입자 108a와 제2 금속 입자 108b 사이에서 헬름홀츠층(전극 표면에 흡착한 용매나 용질 분자, 용질 이온의 층)이 형성되어, 금 이온이 간극 속에 들어갈 수 없는 상태가 형성된다. 따라서, 제1 금속 입자 108a와 제2 금속 입자 108b와의 간격이 좁아지면 도금이 진행되지 않게 된다. 즉, 확산 율속(律速)의 반응계를 이용하는 것으로, 자기 정지 기능이 동작하여 갭 간격의 제어를 하는 것이 가능하게 된다.
제1 금속 입자 108a 및 제2 금속 입자 108b의 각각은 반구 형상의 형태로, 제1 전극층 106a 및 제2 전극층 106b의 각각의 표면에서 생성된다. 반구 형상 표면을 가지는 제1 금속 입자 108a 및 제2 금속 입자 108b의 일단으로부터 타단까지의 폭은 20nm 이하로 하는 것이 바람직하다. 또한, 제1 금속 입자 108a 및 제2 금속 입자 108b의 곡률 반경은, 12nm 이하인 것이 바람직하다. 제1 금속 입자 108a 및 제2 금속 입자 108b의 단부에서 타단까지의 폭, 곡률 반경은, 무전해 도금의 처리 시간에 의해 제어하는 것이 가능하다.
제1 전극층 106a 및 제2 전극층 106b를 백금(Pt)에 의해 형성한 경우, 백금(Pt) 표면에서 환원되어 석출된 금(Au)은, 백금(Pt)과 금속 결합을 한다. 그것에 의해, 백금(Pt) 표면에서 금(Au)은 횡방향의 확산이 억제되어, 구형상 표면을 형성하도록 성장한다.
이와 같이, 종래에서는 그다지 이용되지 않는 백금(Pt) 표면에 대한 무전해 금 도금을 수행하는 것으로, 도 8c에서 나타낸 것처럼, 제1 금속 입자 108a와 제2 금속 입자 108b가 근접하여 간극을 가지고 배치되는 나노 갭 전극 102가 제작된다. 제1 금속 입자 108a와 제1 전극층 106a 및 제2 금속 입자 108b와 제2 전극층 106b는, 실질적으로, 금(Au)과 백금(Pt)가 금속 결합하고 있으므로, 제1 금속 입자 108a는 안정적으로 제1 전극층 106b의 표면에 배치되고, 제2 금속 입자 108b는 안정적으로 제2 전극층 106b의 표면에 배치된다.
3-2-2. 무전해 도금의 원리
본 실시 형태에서 이용되는 무전해 도금액으로서는, 요오드팅크액(에탄올 용매에 I2와 KI2-를 녹인 용액)에 금박을 녹인 것이 이용된다. 이러한 무전해 도금액을 이용하면, 금의 포화 상태에 의한 화학반응을 사용한 자기 촉매형의 무전해 금 도금을 수행할 수 있다.
이러한 무전해 도금의 원리는 이하와 같다. 요오드팅크에 녹인 금은 포화 상태가 되고, 다음의 평형 상태가 성립된다.
[화학식 2]
[화학식 3]
요오드팅크 용액 내에서는 이하의 평형 상태가 성립된다.
[화학식 4]
식(4)는 흡열 반응이며, 용액을 가열하는 것으로 평형은 오른쪽으로 기운다. 거기서, I-, I3-가 발생하고, 식(2)과 식(3)의 반응에 의해 3가의 금 이온(Au3+)이 생성된다. 이 상태에서, 환원제가 되는 l(+)-아스코르빈산(C6H8O6)를 투입하는 것으로, 식(4)의 환원 반응에 의해 I- 이온의 비율이 증가한다.
[화학식 5]
이러한 반응으로 전극을 용액에 침지시키면, 화학 평형인 식(2)과 식(3)의 반응은 금이 무전해 도금되는 좌측의 반응을 향하게 된다.
백금 전극 표면 위에서 1가의 금 이온(Au+)이 환원되어 핵이 된다. 또한, 핵이 되는 금 표면에서는 자기 촉매형의 무전해 금 도금이 진행된다. 이러한 도금 용액에서 L(+)-아스코르빈산은 과포화 상태로 있기 때문에, I3 -는 I-으로 계속 환원되고, 에칭은 억제된다.
상기와 같이, 도금조 안에서는, 백금 표면상에서의 1가의 금 이온(Au+)의 환원에 의한 핵형성 무전해 금 도금과, 금(Au) 핵 위의 무전해 금도금의 2개의 반응이 경쟁적으로 일어난다.
본 실시 형태에 의하면, 무전해 도금법을 이용하는 것으로, 나노 갭 전극의 간극의 길이(갭 길이)를 정밀하게 제어하는 것이 가능하게 된다. 보다 구체적으로는, 백금(Pt) 표면에서 무전해 금 도금을 실시하는 것으로, 간극의 길이(갭 길이)가 5nm 이하인 나노 갭 전극을 제작할 수 있다. 또한, 무전해 도금액으로서, 무독성의 요오드팅크와 금박을 녹인 것과, 환원제는 L(+)-아스코르빈산(C6H8O6)을 이용하는 것으로, 실온에서 한 번에 대량으로 나노 갭 전극을 제작할 수 있다.
3-2-3. 나노 갭 전극에 대한 기능 분자의 도입
나노 갭 전극 102의 간극에 기능 분자 110을 배치하는 방법에 제한은 없지만, 예를 들면, 딥 법에 의해 수행된다. 딥 법은, 기능 분자 110을 용액 안에 분산시키고, 나노 갭 전극 102가 형성된 기판 118을 해당 용액 안에 침지시킨다. 기능 분자 110이 분산된 용액은 기판 118 전체를 덮을 수 있는 것 이상의 기능 분자 110이 존재하도록 해 두는 것이 바람직하다. 그것에 의해, 나노 갭 전극 102의 간극에 확실히 기능 분자 110을 배치하는 것이 가능하게 된다.
그 후, 기판 118을 기능 분자 110이 분산된 용액에서 꺼내, 건조시키는 것으로, 도 6a, 도 6b, 도 6c에서 나타나는 단분자 트랜지스터 100이 완성된다.
이상, 설명한 것처럼, 본 실시 형태에 의하면, 수 나노미터의 길이의 간극을 가지는 나노 갭 전극을 이용하여, 해당 간극에 단일한 기능 분자를 배치한 나노 디바이스를 실현할 수 있다. 기능 분자로서, 강직성을 가지는 π 공역 분자를 적용하는 것으로, 양자효과를 발현시켜, 공명 터널 전류를 흘릴 수 있는 트랜지스터를 실현할 수 있다.
실시예 1
4. 단분자 트랜지스터의 제작 예
이하에서, 단분자 트랜지스터의 제작 예를 나타낸다. 본 실시예에서 제작되는 단분자 트랜지스터는, 도 6a, 도 6b, 도 6c에서 설명되는 단분자 트랜지스터와 같은 구성을 가진다.
4-1. 나노 갭 전극의 제작
나노 갭 전극을 제작하는 공정은, 제1 전극층 106a 및 제2 전극층 106b로서 백금 전극을 제작하는 단계와, 제1 금속 입자 108a 및 제2 금속 입자 108b로서 무전해 금 도금에 의해 백금 전극상에 금 입자를 성장시키는 단계를 포함한다.
4-1-1, 백금 전극의 제작
백금 전극을 제작하는 기판으로서, 표면에 산화 실리콘막이 형성된 실리콘 웨이퍼를 이용했다. 기판은, 아세톤, 에탄올을 사용한 초음파 세정, 자외선(UV) 오존 처리 등에 의해 세정을 실시하여 청정한 표면을 형성했다.
기판의 표면(산화 실리콘막의 표면)에, 전자선 레지스터 용액(ZEP-520A(일본 제온 주식회사)과 ZEP-A(일본 제온 주식회사)를 혼합한 레지스터 용액)를 스피너에서 도포하고 레지스터막을 형성하고, 프리베이크를 더 수행했다. 레지스터막이 형성된 기판을 전자선 묘화장치(ELIONIX 제조 ELS-7500EX)에 세트하고, 레지스터막에 전자선 묘화를 실시하여, 전극을 형성하기 위한 패턴이 형성된 레지스터막을 형성했다. 그 후, 현상 처리를 수행하고, 묘화 부분(전극 패턴에 대응하는 부분)이 개구하는 레지스터 패턴을 형성했다.
다음으로, 패턴이 형성된 레지스터막 위에서, 전자선 증착장치(시마즈 제작소 제조 E-400EBS)를 이용하여 티탄(Ti) 막을 형성하고, 더 백금(Pt) 막을 더 성막했다. 티탄(Ti) 막은 백금(Pt) 막의 밀착성을 개선하기 위해서 형성했다. 티탄(Ti) 막의 막두께는 3nm로 하고, 백금(Pt) 막의 막두께는 10nm로 했다.
티탄(Ti) 막과 백금(Pt) 막이 적층된 기판을 박리액(ZDMAC(일본 제온 주식회사 제조))에 침지하여 정치시킨, 버블링을 수행하는 것으로, 패턴이 형성된 레지스터막을 박리했다. 티탄(Ti) 막과 백금(Pt) 막이 적층된 금속층은, 레지스터막의 박리와 함께 리프트 오프했다. 이것에 의해, 레지스터막의 개구 패턴의 부분에 금속층이 잔존하고, 다른 부분은 레지스터막과 함께 박리되어 제거되었다. 이와 같이, 기판상에, 백금 전극(보다 정확하게는, 티탄/백금이 적층된 전극)을 제작했다.
4-1-2. 무전해 금 도금
백금 전극상에, 금(Au) 입자를 형성했다. 금(Au) 입자는, 백금 극 상에서, 무전해 금 도금에 의해 형성했다. 무전해 금 도금을 실시하는 데 있어서는, 무전해 도금액을 조정하고, 그 후 도금 처리를 수행했다.
4-1-2-1. 무전해 금 도금액의 제작
순도 99.99%의 금(Au)박을 용기에 넣고, 요오드팅크를 더하여 교반하고, 그 후 정치시켰다. 또한, L(+)-아스코르빈산(C6H8O6)를 더하여 가열 후 정치시켰다. 정치시킨 용액은 원심분리기로 분리시켰다. 원심분리 후의 용액의 상층액을 채취하여, L(+)-아스코르빈산(C6H8O6)이 들어간 다른 용기에 더하여 가열하고 교반했다. 그 후, 정치하여 무전해 도금에 이용하는 금(Au)을 함유하는 요오드팅크액을 제작했다.
4-1-2-2. 무전해 금 도금
무전해 금 도금을 수행하기 전에, 백금 전극의 세정을 수행했다. 세정은, 아세톤 및 에탄올에 의해 수행했다. 세정 후, 질소 블로우로 표면을 건조시키고, UV-오존 처리에 의해 표면의 유기물을 없앴다.
무전해 금 도금의 사전 처리를 수행했다. 백금(Pt) 전극의 사전 처리로서, 표면을 산으로 처리했다.
도금조에 초순수와 금(Au)을 함유하는 요오드팅크액을 넣고, 무전해 도금액의 농도를 조정했다. 도금조에, 금(Au)을 함유하는 요오드팅크액 8μl에 대해, 초순수를 8ml 더했다. 백금 전극이 형성된 기판을 10초간 침지시켰다. 도금조에서 꺼내진 기판은, 초순수로 린스한 후, 에탄올과 아세톤으로 순차적으로 보일링하였다. 그 후, 블로우를 하여 기판을 건조시켰다.
4-1-3. 나노 갭 전극에 대한 기능 분자의 도입
나노 갭 전극 102가 형성된 기판 118을 세정했다. 세정은 아세톤과 에탄올에 의한 보일링과 산소 플라스마 처리에 의해 수행했다.
기능 분자로서, 말단을 티올기로 치환한 탄소 가교 올리고페닐렌비닐렌(COPV5(SH)2)을 이용했다. COPV5(SH)2는 톨루엔에 가용(可溶)하기 때문에, 본 실시예에서는 톨루엔을 용매로서 이용했다. 50μM의 COPV5(SH)2를 녹인 톨루엔 용액을 제작하고, 그 용액 안에 나노 갭 전극이 형성된 기판을 침지했다. 구체적으로는, 나노 갭 전극이 형성된 기판을, COPV5(SH)2를 포함하는 톨루엔 용액 안에, 상온하에 4시간 함침시켰다. 그 후, 용액에서 꺼내진 기판을 질소 블로우에 의해 건조시켰다.
이상의 공정에 의해, 단분자 트랜지스터가 제작되었다. 도 9a는, 본 실시예에 의해 제작된 단분자 트랜지스터의 SEM상을 나타낸다. 도 9a는, 제1 전극(S)과 제2 전극(D)에 의해 간극(갭)이 형성되고, 제3 전극(SG1)과 제4 전극(SG2)가 게이트 전극으로서 마련되고 있는 구조를 나타낸다.
도 9b는, 나노 갭 전극 102의 간극에 COPV5(SH)2가 배치된 상태를 나타내는 개념도이다. 반구 형상 표면을 가지는 제1 금속 입자 108a와 제2 금속 입자 108b와의 간극에, COPV5(SH)2가 배치된다. COPV5(SH)2는, 일단의 유황(S)가 금속 입자 108의 금(Au)과 화학 결합을 형성하고 있다. 이미 일단은 SH 결합이 잔존하고, 금속 입자 108부터는 유리한 상태를 나타내고 있다. 유황(S)과 금(Au)은 결합이 안정하므로, COPV5(SH)2는, 일단과 타단이 제1 금속 입자 108a와 제2 금속 입자 108b를 가교하도록 배치된다.
5. 단분자 트랜지스터의 특성(COPV5(SH)2)
다음으로, 본 실시예로 제작된 단분자 트랜지스터의 전기적 특성을 나타낸다. 또한, 단분자 트랜지스터는, 도 9a에서 나타낸 것처럼, 나노 갭 전극의 한 쪽을 소스 전극으로 하고, 다른 쪽을 드레인 전극으로서 이용했다. 또한, 나노 갭 전극 사이에는 COPV5(SH)2가 배치되고, 나노 갭 전극의 간극을 개재하도록 배치된 게이트 전극에 의해 게이트 전압을 인가했다.
5-1. 드레인 전류 대 드레인 전압 특성(Id-Vd 특성)
도 10은, 단분자 트랜지스터의 전기적 특성을 나타내고, 그래프(A)는 드레인 전류(Id) 대 드레인 전압(Vd) 특성을 나타내고, 그래프(B)는 미분 컨덕턴스 특성을 나타낸다.
드레인 전류(Id) 대 드레인 전압(Vd) 특성은, 측정 온도를 9K로 하고, 게이트 전압(Vg)을 0V과 8V로 한 경우에 대해서 측정했다. 도 10에서, 그래프(A)에서 나타나는 특성으로부터 분명한 것처럼, 제작된 단분자 트랜지스터는, 드레인 전압(Vd)의 플러스 측과 마이너스 측에서 다른, 비대칭인 특성이 관측되었다. 특히, 드레인 전압(Vd)이 마이너스 측인 경우, 전류치가 현저하게 증가하는 특성이 관측되었다. 이러한 비대칭인 전류 전압 특성은, 게이트 전압(Vg)을 8V로 한 경우, 더 큰 변화로서 관측되었다. 단전자 효과에 의한 전류 전압 특성의 경우, 플러스 측, 마이너스 측에서의 전류 변화는 대칭인 특성이 되는 것으로부터, 이러한 동작은 단전자 효과 이외의 효과를 통한 전기 전도가 발생하고 있다고 생각되었다.
도 10에서, 그래프(B)에서 나타나는 미분 컨덕턴스 특성에서는, 드레인 전압(Vd)의 플러스 측에 2개 및 마이너스 측에 2개, 합계 4개의 컨덕턴스 피크가 확인되었다. 피크 위치는 게이트 전압에 따라 다르지만, 드레인 전압(Vd)이 1V 미만인 영역에서 나타나는 피크를 플러스 측의 제1 피크로 하고, 1.1V 이상인 영역에 나타나는 피크를 플러스 측의 제2 피크로서, 각각 동그라미 표시한 숫자로 나타낸다. 또한, 드레인 전압(Vd)이 마이너스 측인 영역에서도 마찬가지로 -1V 미만인 영역에 나타나는 피크를 마이너스 측의 제1 피크로 하고, -1V 이상인 영역에 나타나는 피크를 마이너스 측의 제2 피크로서 동그라미 표시한 숫자로 나타내고 있다.
플러스 측의 제1 피크, 제2 피크, 마이너스 측의 제1 피크, 제2 피크는 모두 게이트 전압(Vg)을 인가하는 것에 의해 피크의 위치가 변화하고, 각각의 피크가 시프트하고 있는 것이 관측되었다. 게이트 전압(Vg)로서 -8V를 인가하면, 3개의 피크(플러스 측의 제1 피크, 제2 피크 및 마이너스 측의 제1 피크)는, 피크 위치가 마이너스 측으로 시프트하고, 마이너스 측의 제2 피크만 피크 위치가 -1.47V에서-1.31V로 플러스 측으로 시프트하는 변화가 관측되었다. 이러한 플러스 측으로의 피크 위치의 시프트량의 절대치는, 다른 3개의 피크의 시프트량의 절대치보다 크고, 현저하게 변화하는 것이 관측되었다.
도 11은, 게이트 전압(Vg)을, 0V, 2V, 4V, 6V, -2V, -4V, -6V, -8V로 변화시킨 경우의, 단분자 트랜지스터의 특성을 나타낸다. 도 11에서, 그래프 A는, 드레인 전류(Id) 대 드레인 전압(Vd) 특성을 나타내고, 그래프 B는 그 부분 확대도를 나타내고, 그래프 C는 전달 곡선을 나타낸다.
도 11에서, 그래프 A에서 나타낸 것처럼, 게이트 전압(Vg)이 마이너스 측으로 증가함에 따라, 드레인 전압(Vd)이 -1.3V 부근에서 드레인 전류(Id)가 급격하게 증가하는 경향이 관측된다(화살표 A 참조). 또한, 드레인 전압(Vd)이 +0.8V 부근에서는 드레인 전류(Id)가 상승하는 형태로 킹크의 모양이 변화하고 있는 경향이 관측되고 있다(화살표 B 참조). 또한, 드레인 전류(Id)의 값이 변화하는 드레인 전압(Vd)의 값도, 게이트 전압(Vg)에 따라 변화하고 있고, 마이너스 측의 제1 피크는 게이트 전압(Vg)의 증가에 따라, 마이너스 측으로 그 외의 피크는 게이트 전압(Vg)의 증가에 따라 플러스 측으로 시프트하는 경향이 관측된다.
도 11에서, 그래프 B는, 드레인 전류(Id) 대 드레인 전압(Vd) 특성의 확대도를 나타낸다. 게이트 전압(Vg)에 따라 변화하는 드레인 전류(Id)는, 드레인 전압(Vd)이 -1.2V 부근에서 상승하는 경향이 관측되고 있다. 드레인 전압(Vd)의 변화에 의해, 드레인 전류(Id)는 4×10-10A에서 3×10-9A까지 증가하여, 포화하는 경향이 보여지고 있다. 단분자 트랜지스터는, 이 범위에서 게이트 전압(Vg)을 스윕(掃引)하는 것으로, 스위칭 동작을 시키는 것이 가능한 것이 나타나고 있다.
도 11에서, 그래프 C에서 나타나는 특성은, 드레인 전압(Vd)이 -1.35V, -1.40V, -1.45V에서의, 드레인 전류(|Id|)대 게이트 전압(Vg) 특성을 나타낸다. 이 특성은 트랜지스터에서의 전달 곡선으로서 이용된다. 그래프 C에서 나타내는 특성으로는, 드레인 전압(Vd)이 -1.35V, -1.40V, -1.45V인 3개의 전압 수준에 있어서, 게이트 전압(Vg)의 변화에 따라 드레인 전류(|Id|)이 변화하는 것이다. 단전자 트랜지스터의 경우, 쿨롱 오실레이션이 발생하기 때문에, 드레인 전류(Id)가 포화하는 거동은 생각하기 어렵다. 또한, 전계 효과 트랜지스터의 경우에는, 채널 영역의 깊이를 게이트 전압에 따라 제어하는 기구인 것이므로, 게이트 전압(Vg)이 마이너스의 영역에서 드레인 전류(|Id|)가 포화하고, 또한, 플러스의 영역에서 드레인 전류가 일정한 값이 되는 것을 설명할 수는 없다.
코히런트 공명 터널링의 경우, 드레인 전류(Id)는 소스 전극 및 드레인 전극의 페르미 준위로부터 진공 준위 방향으로의 파동관수의 중복의 적분에 비례한다. 분자가 형성하는 분자 궤도는, 반도체에서의 에너지 밴드 구조와 달리, 이산적인 에너지 준위를 가진다. 단분자 트랜지스터에 드레인 전압을 인가하고, 분자가 있는 에너지 준위에 소스 전극 및 드레인 전극의 페르미 준위가 가까워지면, 전류-전압 특성의 기울기는 전극-분자 간접 합의 컨덕턴스와 같아지게 되고, 전류치는 증가를 시작한다.
드레인 전압(Vd)를 더 증가시켜, 페르미 준위의 다음 에너지 준위가 가까워지면 컨덕턴스는 더 상승한다. 이러한 에너지 준위를 게이트 전압에 따라 변화시키는 것으로 드레인 전류(Id)를 변조시킬 수 있다. 이러한 드레인 전류(Id)는, 공명 터널 전류에 의한 것이라고 판단된다.
여기서 소스 전극 및 드레인 전극의 페르미 준위를 일정하게 유지하면, 게이트 전압을 변화시키는 것에 의해 드레인 전류(Id)가 포화하는 2개의 영역 사이에서 분자의 에너지 준위를 에너지 방향으로 변조할 수 있다. 도 11에서 그래프 C에서 나타내는 전달 특성은 이러한 코히런트 공명 터널링 동작을 이용한 전기 전도라고 생각된다. 동일한 도면에서의 온 오프 비(ON/OFF 비)는 약 5.5이다.
이상의 결과는, 본 실시예에 있어서, COPV5(SH)2를 이용하여 제작된 소자는, 공명 터널 전류를 게이트 전압으로 변조하는 트랜지스터인 것이 분명하게 되었다. 즉, 본 실시예에 의해 제작된 소자는, 단분자 공명 터널 트랜지스터인 것이 분명하게 되었다.
5-2. 드레인 전압 대 게이트 전압 특성(Vd-Vg 특성)
도 12는, 단분자 트랜지스터에 있어서 흐르는 드레인 전류의 드레인 전압(Vd) 대 게이트 전압(Vg) 특성의 이차원 플롯을 교시하고, 그래프 A는 Log |Id| 특성(Vd = 0.5~1.5V)을 나타내고, 그래프 B는 그래프 A의 대수 미분 컨덕턴스 특성을 나타내고, 그래프 C는 Log |Id| 특성(Vd = -0.5~-1.5V)을 나타내고, 그래프 D는 그래프 C의 대수 미분 컨덕턴스 특성을 나타낸다.
도 12에서, 그래프 A 및 그래프 C에서 나타내는 특성으로부터, 드레인 전류(Id)의 변화는, 드레인 전압(Vd)이 플러스인 경우와 마이너스인 경우의 쌍방에서 관측되고, 드레인 전압(Vd)의 증가에 대해 드레인 전류(Id)가 포화하는 특성이 관측되었다. 또한, 그래프 B 및 그래프 D에서 나타내는 특성으로부터, 드레인 전압(Vd)의 플러스 측 및 마이너스 측에서 관측되는 각각의 제1 컨덕턴스 피크는, 게이트 전압(Vg)의 변화에 대해 같은 값을 나타내고, 마이너스 측에서 관측되는 제2 컨덕턴스 피크는 명료하게 확인되었다. 이러한 결과에 의해, 단분자 트랜지스터에 게이트 전압을 인가하는 것으로, 드레인 전류를 변조시키는 것이 가능한 것이 나타났다.
5-3. 단일 분자 와이어 트랜지스터에서의 쿨롱 블록케이드 현상의 검토
도 13은, 단전자 트랜지스터에서의 오서독스 모델(A. Hanna and M. Tinkham, Phys. Rev. B, 44, 5919, 1991)를 사용한 이론 해석 결과와 실험 결과의 비교 결과를 나타낸다. 구체적으로는, 오서독스 모델에 의한 드레인 전류(Id) 대 드레인 전압(Vd) 특성의 이론치와 실험치의 비교를 나타내고, 각각의 게이트 전압(Vg)을 변화시킨 경우에서의 피팅 결과를 나타낸다. 도 13은, 이론치를 실선으로 나타내고, 실험치를 ○ 표시와 실선으로 플롯된 데이터로서 나타낸다.
도 13에서, (A)는 Vg = -8V, (B)는 Vg = -6V, (C)는 Vg = -4V, (D)는 Vg = -2V, (E)는 Vg = 0V, (F)는 Vg = +2V, (G)는 Vg = +4V, (H)는 Vg = +6V인 경우를 나타낸다.
게이트 전압(Vg)이 -6V인 경우에, 드레인 전압(Vd)이 -1.3V인 부근에서 발생하는 전류의 상승은, 오서독스 모델로는 피팅할 수 없고, 별도의 전도 기구, 즉, 코히런트 공명 터널 효과로 발생하고 있다고 생각된다. 이론치 산출에 사용한 터널 저항 Rd, Rs의 비율을 보면 드레인측의 터널 저항인 Rd가 소스 측의 터널 저항 Rs과 비교해 1/2 이하의 값인 것을 알 수 있다.
만일, COPV5(SH)2의 SH 기가 양측의 전극에 화학 흡착하고 있는 경우, 좌우의 터널 저항의 비율에 큰 차이가 나온다고는 생각하기는 어렵다. 따라서, 실시예로 제작된 단분자 트랜지스터는, COPV5(SH)2가 드레인측에 화학 흡착하고 있고, 한 쪽 편은 SH 기로부터 진공 준위를 통해 전기 전도가 이루어져, 여기서 관측된 터널 저항의 비율의 차이가 나타나고 있다고 생각된다.
5-4. 단분자 트랜지스터의 온도 의존성
본 실시예와 같은 조건으로 제작된 단분자 트랜지스터를 이용하여, 온도 특성을 평가한 결과를 나타낸다.
2-4-1. 드레인 전류(Id) 대 드레인 전압(Vd)의 온도 의존성
도 14는, 단분자 트랜지스터의 드레인 전류(Id) 대 드레인 전압(Vd) 특성을 나타내는 그래프, 그 드레인 전류(Id)를 대수 축에서 플롯한 그래프 및 컨덕턴스 특성의 온도 특성의 그래프를 나타낸다. 그래프 A는 9K, 그래프 B는 40K, 그래프 C는 80K, 그래프 D는 120K에서의 측정 결과를 나타낸다.
각 그래프에서 나타나는 세로로 그어진 2개의 직선은, 드레인 전압(Vd)의 증가에 따라 흐르기 시작하는 첫 번째의 약한 컨덕턴스 피크의 마이너스 측과 플러스 측의 드레인 전압(Vg)의 위치를 나타내고 있다. 이러한 컨덕턴스 피크의 전압 폭은, 온도 9K에서 3.24V, 온도 40K에서 2.91V, 온도 80K에서 2.69V, 온도 120K에서 2.35V이고, 온도가 상승함에 따라 컨덕턴스 피크 전압 폭이 좁아지는 방향으로 변화하고 있다. 또한, 온도가 120K에서는, 컨덕턴스 피크를 명확히 확인하는 것이 어렵게 되고 있다.
이들 2개의 작은 컨덕턴스 피크는 단전자 효과에 의해 발생하고 있다고 생각된다. 그러나, 이러한 컨덕턴스 피크 전압 폭은 단분자 트랜지스터에서의 차징 에너지로서 얻어지는 전류 제한대의 폭으로서는 매우 넓다. 또한 이러한 전압 폭은 COPV5(SH)2 분자의 HOMO 준위와 LUMO 준위의 갭 에너지의 값에 가까운 값을 나타내고 있으므로, 분자 궤도에서 기인하는 단전자 효과가 발생하고 있다고 생각된다.
한편, 드레인 전압(Vd)이 플러스 측에서는 컨덕턴스 피크가 약해지는 것에 비해 마이너스 측에서는 컨덕턴스 피크가 약해지지 않는 것으로부터, 이러한 전기 전도는 코히런트 공명 터널 효과에 의한 것이라고 생각된다.
2-4-2. 드레인 전압(Vd) 대 게이트 전압(Vg)의 온도 의존성
도 15는, 게이트 전압(Vg) 인가 시의 단분자 트랜지스터의 거동을 해석하기 위한, 드레인 전류(Vd) 대 게이트 전압(Vg)의 이차원 플롯의 그래프를 나타낸다. 도 15에서, 그래프 A는 9K에서의 Log |Id| 특성(Vd = 0.8~2.7V), 그래프 B는 그 대수 미분 컨덕턴스 특성, 그래프 C는 9K에서의 Log |Id| 특성(Vd = -0.8~-2.7V), 그래프 D는 그 대수 미분 컨덕턴스 특성을 나타낸다. 또한, 그래프 E는 80K에서의 Log |Id| 특성(Vd = 0.8~2.7V), 그래프 F는 그 대수 미분 컨덕턴스 특성, 그래프 G는 80K에서의 Log |Id|특성(Vd = -0.8~-2.7V), 그래프 H는 그 대수 미분 컨덕턴스 특성을 나타낸다.
도 15에서 나타내는 그래프 A~D에서는, 9K에서의 드레인 전압(Vd) 대 게이트 전압(Vg) 특성의 이차원 플롯을 나타내지만, 드레인 전압이 마이너스 측의 영역에서의 두 번째의 컨덕턴스 피크 근방의 게이트 변조 효과가 강하게 나타나고 있는 한편, 플러스 측의 영역에서는 완만한 변화밖에 보여지지 않는다. 그러나, 도 15에서 나타내는 그래프 E~H에서 나타내는 80K에서의 측정에 있어서는 플러스 측 및 마이너스 측의 쌍방의 영역에서 게이트 전압(Vg)에 의한 드레인 전류(Id)의 값에 큰 변조가 관측되고 있다. 또한, 그래프 D에서는, 명확히 확인되는 약한 제1의 피크가 80K의 Vg = -2V 이하에서는 확인되지 않는다.
2-4-3. 단분자 트랜지스터의 전달 특성의 온도 의존성
도 16a 및 도 16b는, 단분자 트랜지스터의 전달 특성을 나타낸다. 도 16a는 드레인 전압(Vd)이 -1.4V인 경우의 온도 의존성(9K, 80K)을 나타내고, 도 16b는 드레인 전압(Vd)이 -1.7V인 경우의 온도 의존성(9K, 80K)을 나타낸다. 도 16a 및 도 16b에서, 9K의 조건과 비교하여, 80K 쪽이 온 오프 비가 큰 것이 관측된다.
측정 온도가, 9K 및 80K의 어느 쪽인 경우에도, 게이트 전압(Vg)에 따라 드레인 전류(Id)가 변화하고 있는 것이 확인되지만, 도 16a에서 나타낸 것처럼 80K에서는, Vg = +4V 이상에서, 드레인 전류(Id)의 변화량이 작아지고, Vg가 4V보다 낮은 영역에서는 온 전류가 증가하여, 게이트 전압 Vg의 변화에 의해, 온 전류와 오프 전류를 명확히 구별할 수 있는 전달 특성을 얻을 수 있다. 도 16a에 삽입하여 나타낸 것처럼, 온 오프 비로 비교하면, 9K에서는 8.6이 얻어지고, 80K에서는 46이 얻어지고 있으므로, 온도 상승에 따라 온 오프 비가 향상하고 있는 결과를 얻을 수 있다.
도 16b는, 드레인 전압(Vd)이 -1.7V인 경우의 전달 특성을 나타낸다. 이러한 특성에서는, 80K에서 게이트와 전압(Vg)에 의한 드레인 전류(Id)의 변화가 커지고 있다. 도 16b에서 삽입하여 나타내도록, 온 오프 비는, 9K에서 1.7이었던 것이, 80K에서는 19인 것으로 되어 10배 이상 커지고 있다. 반도체 재료를 이용하여 제작되는 트랜지스터는, 온도 상승에 따라 온 오프 비가 저하하는 경향에 있지만, 본 실시예에서의 단분자 트랜지스터는 온도 상승에 따라 온 오프 비가 증가한다는 특이한 경향이 관측되고 있다.
도 17은, 게이트 전압(Vg)을 +6V, -6V 인가한 경우의 드레인 전류(Id) 대 드레인 전압(Vd) 특성을 나타낸다. 그래프 A는 9K의 측정 결과를 나타내고, 그래프 B는 120K의 측정 결과를 나타낸다. 또한, 그래프 C는 그래프 A의 부분 확대도를 나타내고, 그래프 D는 그래프 B의 부분 확대도를 나타낸다.
그래프 B에서 나타낸 것처럼, 120K에서는 드레인 전압(Vd)이 플러스 측 및 마이너스 측의 어느 영역에서도, 게이트 전압(Vg)에 의한 변조 효과가 관측되고, 드레인 전류(Id)가 게이트 전압(Vg)에 의존하여 변화하고 있다. 이것과 비교해, 9K의 경우에는, 게이트 전압(Vg)에 의한 변조 효과가 작게 되고 있다.
그래프 C 및 D의 확대도에 있어서, 게이트 전압(Vg)이 -6V인 경우를 온, +6V인 경우를 오프라고 가정했을 때의 온 오프 비를 비교하면, 9K에서 드레인 전압(Vd)이 1.4V인 때에는 3.3이 얻어지고, 120K에서는 63.1이 얻어지므로, 큰 온 오프 비가 관찰되고 있다. 또한, 이와 같이 드레인 전압(Vd)의 -1.7V에서 비교하면, 9K에서는 1.8인 것에 비해 120K에서는 124가 얻어지므로, 온도에 의한 차이는 한층 더 크게 되고 있다.
온도 상승에 의해 온 오프 비가 높아지게 되는 현상은, 단전자 효과나 전계 효과로는 설명할 수 없고, 단분자 트랜지스터에 공명 터널 전류가 흐르고 있는 것을 증명하고 있다. 이러한 온도 상승에 의한 트랜지스터 특성의 변화에 대해서 생각되는 메커니즘으로서, COPV5(SH)2 분자의 에너지 준위의 상태 밀도가, 온도 상승에 의해 자유도를 증가시키는 것을 들 수 있다.
도 18은, 본 실시예에 관련된 단분자 트랜지스터의 9K과 120K의 에너지 다이어그램의 개념도를 나타낸다. 온도가 9K과 비교해 120K에서는, 상태 밀도 함수의 에너지 폭(Density of States: DOS 폭)이 퍼지는 것에 의해, 분자 궤도 준위의 자유도가 늘어나, 상태 밀도 함수 내에서 움직이는 준위의 폭이 커지는 것으로, 게이트 전압(Vg)에 의한 분자 궤도 준위의 변화량이 커지는 것이 이러한 현상의 하나의 요인으로서 생각된다([0130]).
이상, 설명한 것처럼, 본 실시예에 의하면, 기능 분자로서, 말단을 티올기로 치환한 탄소 가교 올리고페닐렌비닐렌(COPV5(SH)2)을 이용하여 트랜지스터의 제작을 수행했다. 나노 갭 전극의 간극에 COPV5(SH)2를 배치한 단분자 트랜지스터는, 전기적 특성에 있어서, 코히런트 공명 터널링 효과가 관찰되었다. 또한, 게이트 전압을 인가하는 것에 의해, COPV5(SH)2에 의해 형성되는 분자 궤도의 준위를 변화시키는 것이 가능한 것을 확인했다. 이러한 결과로부터, 단분자 공명 터널링 트랜지스터(Single Molecular Resonant Tunneling Transistor: SMRT2)를 제작할 수 있는 것이 확인되었다.
실시예 2
본 실시예는, 실시예 1과는 다른 기능 분자를 사용한 단분자 트랜지스터의 특성을 나타낸다. 본 실시예에 있어서, 단분자 트랜지스터의 구조는 실시예 1과 같다. 나노 갭 전극의 제작은 실시예 1과 같은 순서로 수행했다. 본 실시예는, 기능 분자로서 말단이 티올기로 치환된 탄소 가교 올리고페닐렌비닐렌(COPV6(SH)2)을 이용했다. 나노 갭 전극에의 기능 분자의 도입은 실시예 1과 같은 순서로 수행했다.
6-1. 탄소 가교 올리고페닐렌비닐렌(COPV6(SH)2)의 구조
말단이 티올기로 치환된 탄소 가교 올리고페닐렌비닐렌(COPV6(SH)2)의 구조를 식(6)으로 나타낸다.
[화학식 6]
R1~R3은, 각각 동일할 수 있고 상이할 수도 있다. R1~R3은 각각 동일 또는 다른, 치환되어 있을 수 있는 아릴기일 수 있다. 아릴기는, 페닐기 또는 나프틸기 등의 탄화수소계 아릴기인 것이 바람직하다. 그 중에서도 페닐기가 바람직하다. 아릴기는, 하나 이상의 치환기를 가지고 있을 수 있다. 치환기의 예에는, C1~20(바람직하게는 C1~15 또는 C1~10)의 알킬기, C1~20(바람직하게는 C1~15 또는 C1~10)의 알콕시기 및 페닐기 등의 아릴기가 포함된다. 치환기로서의 아릴기도, 상기 알킬기 또는 알콕시기 등의 하나 이상의 치환기를 가지고 있을 수 있다. 또한, R1~R3이 각각 치환기를 가지는 페닐기인 예에서는, 치환기의 결합 위치에 대해서는 특별히 제한이 없으나, 파라위의 탄소 원자에 결합하고 있는 것이 바람직하다. 예를 들면, 식(6)에서 R1은 CH3이며, R2는 C6H5이며, R3은 4-C8H17C6H4일 수 있다.
식(6)에서 나타낸 것처럼, COPV6(SH)2는, 탄소 가교 올리고페닐렌비닐렌(COPV)를 유닛으로 하고, 이러한 유닛을 6개 결합시켜, 말단이 티올기로 치환된 구조를 가진다.
6-2. 시료의 구조
본 실시예로 제작된 시료의 평면 SEM상을 도 19에서 나타낸다. 나노 갭 전극의 갭 길이(소스-드레인 간격)는 3.8nm으로 되어 있다. 나노 갭 전극의 전극 사이에 배치된 COPV6(SH)2는, 한 쪽의 끝이 드레인 전극과 화학 흡착하고 있고(SAu), 다른 쪽의 끝은 SH 결합이 남은 상태로 소스 전극으로부터 유리한 상태에 있다고 생각된다. 이것은 이후에서 상세하게 설명하는 것처럼, 분자 궤도(HOMO-1, HOMO, LUMO, LUMO-1)에서 기인하는 4개의 컨덕턴스 피크가 관측되는 것으로부터 고찰할 수 있다.
6-3. 드레인 전류 대 드레인 전압 특성(Id-Vd 특성)
도 20은, 본 실시예로 제작된 단분자 트랜지스터의 드레인 전류(Id) 대 드레인 전압(Vd) 특성을 나타낸다. 도 20에서, 그래프(A)는 Id 특성을 교시, 그래프(B)는 Log |Id| 특성을 나타내고, 그래프(C)는 그래프(B)의 대수 미분 컨덕턴스 특성을 나타낸다. 측정은 9K에서 수행하고 있다.
도 20에서 나타내는 각 그래프로부터 분명한 것처럼, 본 실시예로 제작된 단분자 트랜지스터는, 드레인 전압을 -1.5~1.5V으로 스윕한 경우(실선)와, 1.5~-1.5V으로 스윕한 경우(점선)에서, 드레인 전류의 특성은 일치하고 있고, 드레인 바이어스의 쌍방의 스윕에 대해 히스테리시스가 없는 안정된 특성을 얻을 수 있다. 그래프(A) 및 (B)에서 나타낸 것처럼, 드레인 전류(Id)가 거의 흐르지 않는 바이어스 전압은 -1.08~1.11V의 범위이다. 한편, 그래프(C)에서 나타낸 것처럼 미분 컨덕턴스로부터 -1.7V, -1.55V, 1.35V, 1.7V에 피크가 관찰되고 있다. 이것들 4개의 미분 컨덕턴스의 피크는, 모두 4nS 이상의 값이 된다.
드레인 전류(Id) 대 드레인 전압(Vd) 특성이 음 전압 측에서 2배 정도 큰 것, 미분 컨덕턴스의 저전압 측의 2개의 피크 전압이 -1.55V과 1.35V이고, Vd = 0에 대해 대칭이 아닌 것으로부터, 이러한 실시예에서 제작된 단분자 트랜지스터는, COPV6(SH)2가 드레인 측에 화학 흡착하고 있고, 편측은 SH 기로부터 진공 준위를 통해 전기 전도가 이루어지고 있다고 생각된다.
도 20의 그래프(C)에서 나타내는 미분 컨덕턴스 특성에 있어서, 드레인 전압이 마이너스 측의 제1 피크(-1.16V)와 플러스 측의 제1 피크(1.19V)의 차이는 2.35V이고, 이 값은 2.3eV으로 보고되고 있는 포토 루미네슨스 에너지의 값에 가까운 값이다(Zhu, X.; Tsuji, H.; Navarrete, J. T. L.; Casado, J.; Nakamura, E. Carbon-bridged oligo(phenylenevinylene)s: stable π-systems with high responsiveness to doping and excitation. J. Am. Chem. Soc. 2012, 134, 19254.).
도 21은, COPV6(SH)2의 분자 궤도를 범밀도 함수법을 이용하여 계산한 결과를 나타낸다. 도 20의 미분 컨덕턴스 특성(그래프(C))에서 나타나는 -1.7V, -1.55V, 1.35V, 1.7V의 피크간의 전위차 0.15V, 2.9V, 0.35V는 도 21에 도시된 바와 같이, 범밀도 함수법으로 계산된, E HOMO-1-E HOMO, E HOMO-E LUMO 및 E LUMO-E LUMO+1의 각 에너지 갭 0.35, 2.74 및 0.29eV에 대응하는 것을 알 수 있다.
6-4.드레인 전류 대 게이트 전압 특성(Id-Vg 특성)
도 22(A) 및 도 22(B)는, 본 실시예로 제작된 단분자 트랜지스터의 드레인 전류(Id) 대 게이트 전압(Vg) 특성을 나타낸다. 도 22(A)는 양(正)의 드레인 전압이 인가되었을 때의 특성을 나타내고, 도 22(B)는 음의 드레인 전압이 인가되었을 때의 특성을 나타낸다. 또한, 시료의 구조는, 도 6(C)에서 나타내는 구조에서, 기판 118로서 실리콘 웨이퍼를 이용하고, 이러한 기판 118을 게이트 전극으로서 이용하고 있다.
도 22(A)에서 나타내는 특성에 의해, 드레인 전류의 값은, 도 20에서 나타내는 그래프(A)에 비해 1 자리수 정도 저하하여 200pA 정도가 된다. 드레인 전류의 이러한 변화는, 드레인 전극 측에서 화학 흡착하여 소스 전극 측이 유리하고 있는 COPV6(SH)2 분자가, 나노 갭 전극의 갭 사이에서 약간 배향 변화한 것으로 생각된다.
본 실시예에 있어서, COPV6(SH)2 분자는, 링커기(도 1, Y1, Y2)가 없고, COPV6와 편측만 드레인 전극과 직접 화학 결합하고 있는 앵커기(도 1, Z1, Z2)의 유황(S)이 드레인 전극의 금(Au)과 COPV6-S-Au 결합하고 있다. 따라서, 드레인 전극의 금(Au)의 궤도와 COPV6의 분자 궤도가 강하게 커플링되고 있고, 드레인 전압을 인가했을 때에, 분자 궤도의 에너지 준위는 드레인 전압의 페르미 준위에 강하게 구속되며, 드레인 전압에서 기인하는 전위차는 주로 소스 전극과 COPV6 분자 사이에 더해지게 된다. 또한, 편측에서 화학 흡착하는 전극이 소스 전극인 경우에는 드레인 전압에 기인하는 전위차는, 주로 드레인 전극과 COPV6 분자 사이에 더해진다.
도 22(A)에서, 양의 드레인 전압(Vd = 1.2V, 1.3V)에 있어서 드레인 전류(Id)의 게이트 변조가 관찰되어, 트랜지스터로서 동작하고 있는 것이 관찰된다. 드레인 전압(Vd)의 1.2V 및 1.3V에서 게이트 변조가 관측된다는 것은, 드레인 전극의 페르미 준위가 소스 전극의 페르미 준위에 대해 드레인 전압분 만큼 진공 준위에 대해 얕은 것, 또한, 양의 드레인 전압이 커질수록, 소스 전극의 페르미 준위와 HOMO 준위의 상태 밀도 함수의 오버랩이 커지게 되기 때문이라고 생각된다. 게이트 전압(Vg)이 음인 때에 드레인 전류(Id)가 증가하는 것으로부터, 분자 공명 터널 현상에 기여하는 분자 궤도의 상태 밀도가 드레인 전극의 페르미 준위에 대해 위로 오르는(진공 준위에 가까워지는) 때에, 전류가 증대한다고 생각된다.
드레인 전압(Vd)이 음인 경우에는, 전류치가 1pA 이하이며, 드레인 전압(Vd)이 양인 경우와 비교하면 100배 이상 작다. 게이트 전압(Vg)이 음인 때에 드레인 전류(Id)는 증가하는 경향이 관측된다. 이러한 경우에는, 전류가 작은 것으로부터, HOMO 준위의 상태 밀도 함수의 자락이 약간 오버랩하고 있을 뿐인 것으로, 분자 공명 터널 현상이 현저하지 않고, 분자 궤도의 상태 밀도가 소스 전극의 페르미 준위에 대해 게이트 전압(Vg)이 음인 때에 위로 오르는(진공 준위에 가까워지는) 때에, 드레인 전류(Id)가 증대하는 것으로 생각된다.
도 22(A) 및 도 22(B)의 특성을 비교하면, 본 실시예처럼 나노 갭 전극의 편측에에 기능 분자가 흡착한 구조의 단분자 트랜지스터는, 구조의 비대칭성과, 흡착하고 있는 전극의 페르미 준위에 대한 분자 궤도의 에너지 준위의 위치로부터 분자 공명 터널 전류가 드레인 전압(Vd)의 극성에 대해 비대칭으로 흐르는 것을 알 수 있다.
6-5. 미분 컨덕턴스 특성의 게이트 전압 의존성
도 23은, 미분 컨덕턴스 특성의 게이트 전압 의존성을 나타낸다. 도 23에서 나타내는 그래프는, 게이트 전압(Vg)이 0V인 경우의 미분 컨덕턴스 특성과, 게이트 전압(Vg)을 0.2V에서 2.0V까지 0.2V씩 증가시킨 특성(그룹 I)과, -0.2V에서 -2.0V까지 -0.2V씩 증가시켰을 때의 특성(그룹 II)을 나타낸다.
도 23에서 나타내는 그래프로부터 분명한 것처럼, 미분 컨덕턴스의 피크는 게이트 전압에 의존하여 변화하는 것을 알 수 있다. 특히, 드레인 전압(Vd)이 양에서의 미분 컨덕턴스의 피크 전압 Vd는, 게이트 전압(Vg)이 2V에서 -2V로 변경된 때에, 1.7V에서 1.4V로 연속적으로 변화되고 있는 것을 알 수 있다. 이러한 컨덕턴스 피크는, 분자 궤도의 준위를 통한 공명 터널 기구에 의해 발현되고 있다. 이것으로부터, COPV6(SH)2의 분자 궤도 준위가 게이트 전압에 따라 변조를 받아, 단분자 트랜지스터가 공명 터널 트랜지스터로서 동작하여, 게이트 변조 가능한 것을 나타내고 있다.
6-6. 실온 특성
도 24는, 본 실시예로 제작된 단분자 트랜지스터의 드레인 전류(Id) 대 드레인 전압(Vd) 특성을 실온으로 측정한 결과를 나타낸다. 도 24에서, 그래프(A)는 Id 특성을 나타내고, 그래프(B)는 Log |Id| 특성을 나타내고, 그래프(C)는 그래프(B)의 대수 미분 컨덕턴스 특성을 나타낸다. 도 24의 각 그래프로부터 분명한 것처럼, 단분자 트랜지스터의 드레인 전류(Id) 대 드레인 전압(Vd) 특성은, 실온에 있어서도 코히런트 터널링의 거동이 관측되고 있다. 한편, 드레인 전류(Id)가 거의 흐르지 않는 바이어스 전압의 범위는 9K의 측정(도 20 참조)에 비해 반감하고 있어, 분자 궤도의 에너지 준위가 열 요동에 의해 에너지 방향으로 브로드하게 된 분자 공명 터널링 현상을 반영하고 있다.
도 25는, 본 실시예로 제작된 단분자 트랜지스터의 실온으로 측정된 드레인 전류(Id) 대 게이트 전압(Vg) 특성을 나타낸다. 도 25는 양의 드레인 전압이 인가되었을 때의 특성을 나타내고, 드레인 전압(Vd)를 0.8V에서 1.2V까지 0.1V 씩 측정한 결과를 나타낸다. 또한, 드레인 전압(Vd)이 1.2V인 특성은 게이트 전압을 플러스 방향 및 마이너스 방향으로 3회 스윕하고 측정한 결과의 평균치를 나타낸다. 도 25로부터 분명한 것처럼, 실온에서의 측정에 있어서도, 드레인 전압(Vd)이 1.2V인 때 게이트 전압(Vg)의 음 전압 방향으로의 스윕에 의해 드레인 전류가 증가하는 게이트 변조가 관찰되고 있고, COPV6(SH)2 분자와 나노 갭 전극을 사용하는 단분자 트랜지스터는 분자 공명 터널링 현상을 동반하여 실온 동작하는 것이 나타나고 있다.
본 실시예에 의하면, COPV6(SH)2 분자와 같이 비교적(단분자로서는) 길이가 긴 기능 분자를 이용한 경우에도, 무전해 금 도금에 의해 백금 전극상에 금 입자를 성장시켜 형성된 나노 갭 전극과 조합하는 것으로, 9K에서는 물론 실온에 있어서도 분자 공명 터널링 현상에 의한 드레인 전류(Id)를 흘릴 수 있고, 또한, 드레인 전류(Id)를 게이트 변조 가능한 단분자 트랜지스터를 얻을 수 있는 것이 나타났다.
실시예 3
본 실시예는, 기능 분자로서 실리콘을 포함하는 강직성 π 공역 분자로서 Si 가교 퀴노이드형 축합 올리고시롤 유도체(Si-2×2)에, -O-(CH2)nSH를 양단 말에 포함하는 단분자를 사용한 단분자 트랜지스터에 대해서 나타낸다.
7-1. 단분자 트랜지스터의 제작 방법
실시예 1과 같이 하여 나노 갭 전극을 제작했다. 제작된 나노 갭 전극을 헥산티올(C6SH) 용액에 침지하고, 자체 조직화 단분자층(SAM: Self-Assembled Monolayer)를 제작했다. 이 SAM는, 침지 시간을 짧게 하고, 억지로 표면 피복률을 내리면, 링커기, 앵커기를 가지는 기능 분자의 도입률이 올라간다.
또한, 이러한 SAM는, 양 말단에 링커기, 앵커기를 가지는 기능 분자를, 소스 전극 표면과 드레인 전극 표면의 양쪽에서 앵커기를 통해 화학 결합을 하는 것에 의해 실현되는 가교 구조의 단분자 트랜지스터로 제작하기 위해서 유효하다. 링커기가 알칸이나 옥소알칸과 같은 유연한 구조를 가지는 경우, 기능 분자의 양 말단의 2개의 앵커기는 동일한 전극 표면에 화학 흡착할 가능성이 있다. SAM에서 나노 갭 전극 표면이 덮히면, 편측의 전극에 앵커기를 통해 화학 흡착한 링커기, 또한, 기능성 분자는 주위에 존재하는 SAM 분자에 의해 전극 표면의 법선 방향으로 일어서, 다른 일단의 앵커기는 주위에 존재하는 SAM 분자에 의한 입체 장해에 의해, 동일 전극 표면에 화학 흡착하는 것이 어렵게 된다.
한편, 나노 갭 전극의 갭부는 대향하고 있다. 편측의 앵커기가 갭부에서 SAM를 형성하는 분자와 앵커기, 링커기가 치환하여 화학 결합하거나 SAM의 간극으로부터 앵커기가 화학 결합한 기능성 분자가 전극 표면의 법선 방향으로 배향하면, 다른 한 쪽의 앵커기가, 대향하고 있는 반대쪽의 전극과 화학 흡착하여, 양 말단의 앵커기가 대향하는 전극에 화학 흡착한 교가 구조를 형성할 가능성이 높다. 이와 같이, 기능성 분자를 갭 사이에서 교가 구조(가교 구조)를 형성하려면, 나노 갭 전극 표면에 SAM가 형성되어 있는 것이 바람직하다.
7-2. Si-2×2 펜타티올 분자의 구조
Si-2×2 펜타티올 분자의 구조를 식(7)에서 나타낸다.
[화학식 7]
도 26은, Si-2×2 펜타티올 분자의 분자 궤도를 범밀도 함수법을 이용하여 계산한 결과를 나타낸다. 계산의 결과, Si-2×2 펜타티올 분자의 LUMO 준위는 -2.44eV, HOMO 준위는 -4.87eV가 얻어진다. 그 결과, HOMO 준위와 LUMO 준위의 에너지 차이는 2.43eV인 것을 알 수 있다.
7-3. 드레인 전류 대 드레인 전압 특성(Id-Vd 특성)
도 27은, 본 실시예로 제작된 단분자 트랜지스터의 드레인 전류(Id) 대 드레인 전압(Vd) 특성을 나타낸다. 도 27에서, 그래프(a)는 9K에서의 측정 결과를 나타내고, 그래프(b)는 실온에서 측정 결과를 나타낸다. 또한, 그래프 (a) 및 (b)에서, 상단은 Id 특성을 나타내고, 중단은 Log |Id| 특성을 나타내고, 하단은 대수 미분 컨덕턴스 특성을 나타낸다.
도 27에서, 그래프 (a) 및 (b)에서 분명한 것처럼, 드레인 전압 Vd = 0을 중심으로, 드레인 전류(Id)는 대칭인 특성을 나타내고 있다. 이러한 특성은, 소스-드레인 사이의 구조에 있어서, 대칭인 구조를 시사하고 있다고 생각된다. 또한, 드레인 전류(Id)가 9K과 실온에서 거의 차이가 없는 것으로부터, 터널 과정에 의해 전류가 흐르고 있는 것으로 추정된다. 쇼트키 등 열 활성형의 전도 기구로 전류가 흐르는 경우, 9K과 실온에서는 전류치가 현격한 차이가 나도록 다르게 되기 때문이다.
드레인 전류(Id) 대 드레인 전압(Vd) 특성은 게이트 전압(Vg)에 의존하는 것이 관찰된다. 또한, 드레인 전압(Vd)의 순방향의 스윕과 역방향의 스윕에서 거의 히스테리시스가 발생하지 않으므로 안정된 동작이 관찰된다. 도 27의 그래프 (a) 및 (b)에서는 게이트 전압(Vg)이 -4V인 9K에서의 드레인 전류(Id)과, 게이트 전압(Vg)이 -3V인 실온에서의 드레인 전류(Id)의 전류치가 거의 일치하고 있으므로, 열 요동 kT에 의존하지 않는 터널 기구에 의한 전도가 관찰되고 있다. 또한, 9K에 있어서 게이트 전압(Vg)이 0V 이상에서의 드레인 전류(Id) 대 드레인 전압(Vd) 특성 및 실온에 있어서 게이트 전압(Vg)이 1V 이상에서의 드레인 전류(Id) 대 게이트 전압(Vg) 특성은, 게이트 전압에 의존하지 않고 각각이 거의 일치하는 것이 시사된다.
본 실시예로 제작된 단분자 트랜지스터는, 게이트 전압(Vg)이 음(9K에서는 Vg = -4V, 실온에서는 Vg = -3V)인 온 상태에서, 드레인 전압(Vd) ±0.15V에서 약 1μA의 드레인 전류(Id)가 흐르고 있다. 이 컨덕턴스는 약 7μS가 된다. 이러한 온 상태에서의 컨덕턴스치는, 실시예 1 및 실시예 2로 제작된 단분자 트랜지스터의 특성과 비교하면 2자리수 이상 큰 값이다. 도 27에서 나타내는 그래프 (a) 및 (b)의 결과로부터, 본 실시예로 제작된 단분자 트랜지스터는, 기능 분자가 소스 전극 측 및 드레인 전극 측의 양쪽이 가교된(SAu)2 구조에서 분자 공명 터널 현상에 의해 동작하고 있다고 추측할 수 있다.
7-4. 드레인 전류 대 게이트 전압 특성(Id-Vg 특성)
도 28은, 9K에서의 드레인 전류(Id) 대 게이트 전압(Vg) 특성의 드레인 전압(Vd) 의존성을 나타낸다. 도 28은, 드레인 전압(Vd)이 ±50mV 및 100mV인 경우를 나타내고, 또한, 확대도에 있어서 드레인 전압(Vd)이 ±1mV, ±5mV, ±10mV인 경우를 나타낸다. 도 28에 의해, 게이트 전압(Vg)을 음 방향으로 스윕하면, 드레인 전류(Id)의 절대치가 증가하는 특성이 관찰된다. 드레인 전압(Vd)의 극성 의존성은 약간 관찰되지만, 드레인 전압(Vd)이 1mV인 경우라도 게이트 전압(Vg)이 4V인 때 1nA의 드레인 전류(Id)가 흐르고 있다. 게이트 전압(Vg)이 -4V인 온 상태에서의 드레인 전압(Vd) 100mV, 50mV, 10mV, 5mV, 1mV, -1mV, -5mV, -10mV, -50mV, -100mV에서의 컨덕턴스는 각각, 7μS, 3μS, 2μS, 2μS, 2μS, 2μS, 3μS, 3μS, 6μS, 6μS이고, 컨덕턴스는 2~7μS의 값이 된다. 이것으로부터, 본 실시예로 제작된 단분자 트랜지스터는, 양 말단이 가교된 구조이며, 분자 공명 터널 트랜지스터 동작하고 있는 것이 시사된다.
도 29는, 실온에서의 드레인 전류(Id) 대 게이트 전압(Vg) 특성의 드레인 전압(Vd) 의존성을 나타낸다. 9K의 경우와 같이, 게이트 전압(Vg)을 음 방향으로 스윕하면, 드레인 전류(Id)의 절대치는 증가한다. 게이트 전압(Vg)의 스윕에 대해 히스테리시스가 약간 관찰되며, 드레인 전류(Id)의 드레인 전압(Vd) 의존성도 약간 관찰되지만, 격차는 작은 범위에 해당하고 있다. 이것으로부터, 본 실시예로 제작된 단분자 트랜지스터는, 실온에 있어서도 분자 공명 터널 트랜지스터로 동작하고 있는 것으로 추측된다.
7-5. 메커니즘의 고찰
도 30은, 9K에서의 드레인 전류(Id) 및 미분 컨덕턴스의 드레인 전압(Vd) 및 게이트 전압(Vg)에 대한 이차원 플롯을 나타낸다. 도 30에서, 그래프 (A) 및 (C)는 드레인 전류(Id)의 이차원 플롯을 나타내고, 그래프 (B) 및 (D)는 미분 컨덕턴스의 이차원 플롯을 나타낸다. 또한, 그래프(A) 및 (B)는 게이트 전압(Vg)의 범위(가로축)가 -4V에서 +4V의 범위를 나타내고, 그래프 (C) 및 (D)는 게이트 전압(Vg)의 범위(가로축)가 -6V에서 +6V의 범위를 나타낸다.
도 30에서 나타내는 각 그래프로부터는, 단전자 트랜지스터에 특징적인, 두 쌍의 평행선으로 구성된 전류가 흐르기 시작하는 경계선을 포함하는 쿨롱 다이아몬드를 관찰할 수 있다. 여기서, 통상의 단전자 트랜지스터의 특성과 다른 것은 게이트 전압(Vg)이 -3V 이하인 영역이다. 통상의 단전자 트랜지스터에서는 다이아몬드 구조가 Vg 방향으로 반복해서 관찰된다(쿨롱 오실레이션). 이에 비해, 본 실시예에서는, 하나의 다이아몬드 후에, 추가로 음 방향으로의 게이트 전압(Vg)의 스윕 또는 쿨롱 블록케이드 경계를 넘어 드레인 전압(Vd)을 인가하면 전류가 흐르는 상태가 계속되고 있다. 이것은 게이트 전압(Vg)이 음으로, 기능 분자가 양(正)으로 대전한 상태, 즉, Si-2×2 분자가 양이온이 되어, SOMO(Singly Occupied Molecular Orbital) 준위가 드레인 전극의 페르미 준위와 오버랩하고, 게이트 변조하는 것에 의해 분자 공명 터널 전류가 흐르고 있는 것을 의미하고 있다고 생각된다.
드레인 전류(Id) 대 드레인 전압(Vd) 특성이 게이트 전압(Vg)이 0V 이하인 영역에서 대칭인 것으로부터, 단전자 트랜지스터로서 동작하고 있을 때의 R1과 R2는 거의 같은 값으로 되고 있다. R1 = R2가 될 때, 단전자 트랜지스터의 쿨롱 섬으로서 기능하는 기능 분자는, 드레인 전압의 극성에 따르지 않고, 플러스와 마이너스의 어느 쪽으로도 대전할 수 있다. 본 실시예로 제작된 단분자 트랜지스터는, 게이트 전압(Vg)이 약 -4V 이하인 음의 영역, 및 게이트 전압(Vg)이 0V 이하로 -4V 이상인 쿨롱 다이아몬드의 경계를 초과한 드레인 전압(Vd) 영역의 Vd가 양과 음의 양쪽의 극성으로, 기능 분자는 플러스로 대전하고 있다고 생각되며, 플러스로 대전한 때에, 분자 공명 터널 동작으로 변경되고 있다고 생각된다.
도 31은, 실온에서의, 드레인 전류(Id) 및 미분 컨덕턴스의 드레인 전압(Vd) 및 게이트 전압(Vg)에 대한 이차원 플롯을 나타낸다. 도 31에서, 그래프 (A) 및 (C)는 드레인 전류(Id)의 이차원 플롯을 나타내고, 그래프 (B) 및 (D)는 미분 컨덕턴스의 이차원 플롯을 나타낸다. 또한, 그래프 (A) 및 (B)는 드레인 전압(Vd)이 -0.15V에서 +0.15V까지 스윕된 특성을 나타내고, 그래프 (C) 및 (D)는 드레인 전압(Vd)이 +0.15V에서 -0.15V까지 스윕된 특성을 나타낸다.
도 32는, 실온에서의, 드레인 전류(Id) 및 미분 컨덕턴스의 드레인 전압(Vd) 및 게이트 전압(Vg)에 대한 이차원 플롯을 나타낸다. 도 32에서, 그래프 (A)는 드레인 전류(Id)의 이차원 플롯을 나타내고, 그래프 (B)는 미분 컨덕턴스의 이차원 플롯을 나타낸다. 또한, 그래프 (A)는 게이트 전압(Vg)이 -3V에서 +3V까지 스윕된 특성을 나타내고, 그래프 (B)는 게이트 전압(Vg)이 +3V에서 -3V까지 스윕된 특성을 나타낸다.
도 31 및 도 32에서 나타내는 실온에서 측정된 각 특성과, 도 30에서 나타내는 9K에서 측정된 특성을 비교하면, 실온에서 측정된 특성은 게이트 전압(Vg)의 전체 영역에서 드레인 전류(Id)의 값이 커지고 있다. 이러한 결과는, 단분자 트랜지스터 특성에 있어서, 실온의 에너지(kT = 26meV)에 의해, 쿨롱 블록케이드 특성이 애매하게 되는 것을 생각하면 타당하다고 말할 수 있다. 오히려 중요한 것은, 게이트 전압(Vg)이 음인 영역에서 드레인 전류(Id)가 증가하여, 트랜지스터 특성을 나타내고 있는 것이다. 이 게이트 전압(Vg)이 음인 영역에서 드레인 전류(Id)가 증가하는 특성은, 9K의 결과와 일치하고 있다. 실온에서는, 쿨롱 블록케이드 효과가 약해지기 때문에, 기능 분자는, 중성, 양이온, 음이온 상태를 오가고 있고, 트랜지스터로서의 동작이 애매해지고 있다. 그렇지만, 게이트 전압(Vg)을 음으로 하면, 강제적으로 기능 분자는 양이온이 되고, 그때의 실온에서 드레인 전류(Id) 대 드레인 전압(Vd) 특성은, 9K에서의 특성과 일치하고 있다. 이러한 결과로부터, 본 실시예에서 이용된 단분자 트랜지스터는, 단전자 트랜지스터로서의 특성과, 분자 공명 터널 트랜지스터로서의 특성이 혼재한 트랜지스터 특성을 나타내며, 실온에서 분자 공명 터널 현상으로 드레인 전류(Id)를 흘려, 분자 공명 터널 트랜지스터로서 동작하고 있다. 또한, 본 실시예에서는, 실리콘을 포함하는 강직성 π 공역 분자로서 Si 가교 퀴노이드형 축합 올리고시롤 유도체(Si-2×2)에 링커기로서 이용한 (-O-(CH2)5-)는 비교적 긴 분자이지만, 이것을 이용하더라도 충분히 분자 공명 터널 현상을 발현할 수 있는 것이 분명하게 되었다. 또한, 단분자 공명 터널 트랜지스터의 온 상태에서의 컨덕턴스는, 2μS 이상으로, 컨덕턴스가 큰 것이 분명하게 되었다.
실시예 1, 2, 3은 각각 다른 π 공역 기로 구성된 기능성 분자 골격을 가지고 있고, 편측만 화학 결합하고 있는 경우와, 가교 구조하고 있는 경우의 각각으로, 공명 터널 기구에 의해, 분자 공명 터널 트랜지스터 동작이 관찰되고 있다. 실시예 1, 2, 3의 π 공역 기는, 모두 π 공역 기가 강직성의 구조로 되어 있다. π 공역 기가 강직성이면, 분자 궤도의 상태 밀도 함수가, 열 요동에 의해 뒤틀리거나, 변형하거나 하는 것을 방해한다. 이것에 의해, 공명 터널 기구에 기여하는 상태 밀도 함수의 DOS 폭은 단락 0130에서 기술한 것처럼, 실온에서 약간 퍼지게 되지만, 자유롭게 회전이 가능한 골격으로 구성되는 강직성이 아닌 π 공역 기와 비교하면, 훨씬 상태 밀도(DOS) 폭의 요동이 적다. 따라서, 기능성 분자의 π 공역 골격은 강직성인 것이 실온 동작을 얻기 위해서 바람직하다.
강직성 π 공역 골격이며, 공명 터널 기구가 얻어지는 분자 궤도의 상태 밀도 함수와 전극의 페르미 준위의 관계라면 π 공역 골격은 어떠한 구조도 될 수 있다.
링커기는, 기능성 분자의 상태 밀도 함수와 전극 금속의 궤도와의 커플링을 조정하는 것에 도움이 된다. 링커기가 길어지면, 커플링이 약해진다. 커플링이 강하면, 분자 궤도의 준위를 변조하는데 충분한 게이트 용량이더라도, 전극에 의한 피닝 효과에 의해, 분자 궤도의 준위의 에너지 방향으로의 변조가 일어나기 어렵게 된다. 반대로, 링커기가 길어지면, 링커기는 절연성이기 때문에, 터널 배리어가 되기 때문에, 전극 사이의 공명 터널 기구가 일어나기가 어렵게 된다. 그러므로, 링커기의 길이는, 커플링 강도의 조정과 공명 터널 기구의 발현을 위해서 최적으로 조정될 필요가 있다. 가교 구조에서의 공명 터널 트랜지스터 동작이 Si-2×2 구조로 얻어지는 것으로부터, -O-(CH2)5-의 길이는, 공명 터널 기구를 얻을 수 있는 길이가 된다. 길이로서는, 메틸렌 사슬(CH2)n 상당으로, n이 1 이상 10 이하인 것이 바람직하고, 더 바람직하게는, n이 3 이상 7 이하인 것이 바람직하다.
가교 구조의 공명 터널 트랜지스터에 있어서는, 링커기는 직선 형상으로 신장하고 있는 것이 바람직하다. 링커기는 골격이 자유롭게 회전할 수 있기 때문에, 구조 요동이 발생하는 원인이 되기 때문에, 특히, 실온 이상에서의 트랜지스터 동작에는 불리하게 된다. 가교 구조를 형성할 때에는, 우선 일단의 앵커가 전극과 화학 결합하고, 다른 일단의 앵커가 대향하고 있는 다른 쪽의 전극과 화학 결합한다. 이러한 다른 쪽의 전극과 화학 결합할 때에, 링커기가 직선 상에서 신장하면, 본래 자유롭게 회전하는 링커기의 움직임이 저해되어, 열 요동에 의해 구조 요동이 발생하는 것을 경감할 수 있다.
전극의 페르미 준위에 대한 기능성 분자의 분자 궤도의 에너지 준위의 상대 위치는, 공명 터널 기구가 얻어지는 드레인 전압, 게이트 전압을 결정하는데 있어서 중요하다. 링커기를 알칸기(-(CH2)n-)로부터, 옥소메틸렌기(-O-(CH2)n-) 또는 아자알킬기(-NH-(CH2)n-)로 치환하면, 이들 2개의 기는 전자 공여성이기 때문에, 기능성 분자의 분자 궤도의 에너지 준위를 진공 준위에 대해 가까워지는 방향으로 움직이는(도핑하는) 것을 할 수 있다.
또한, SAM를 먼저 형성하면, 주위의 SAM 분자에 의해, 링커기가 유지되어 강직화될 수 있기 때문에, SAM과 앵커기, 링커기의 조합은, 공명 터널 트랜지스터의 안정 동작에는 유효하다.
실시예 3의 가교 구조의 단분자 공명 터널 트랜지스터에서는 1μS 이상의 컨덕턴스를 얻을 수 있다. 이러한 큰 전류치를 분자를 통해 흘려도 안정적으로 동작하는 것은 공명 터널 기구를 이용하고 있는 것이 기여하고 있다. 공명 터널 기구에서는, 전류가 흐를 때에, 기능성 분자의 분자 궤도의 준위를 이용하여, 양자 역학적인 공명 터널 과정에 의해 빠져나가기 때문에, 기능성 분자를 요란시키지 않는다. 즉, 공명 터널 과정에서는 분자를 가열시키지 않는다. 그 때문에, 1μA 오더의 전류가 흐르더라도 기능성 분자는 붕괴하지 않는다. 또한, 트랜지스터에 있어서, 컨덕턴스는 매우 중요한 파라미터이다. 공명 터널 기구를 이용하면, 1μS 이상의 컨덕턴스가 얻어지는 것은 새로운 식견이다. 또한, 공명 터널 기구를 게이트 전압으로 변조하는 단분자 공명 터널 트랜지스터는 1μS 이상의 컨덕턴스가 얻어지므로 내구성을 기대할 수 있는 트랜지스터이다.
100… 단분자 트랜지스터, 102… 나노 갭 전극, 104a… 제1 전극, 104b… 제2 전극, 106a… 제1 전극층, 106b… 제2 전극층, 108a… 제1 금속 입자, 108b… 제2 금속 입자, 110… 기능 분자, 112… 게이트 전극, 114a, 114b… 패드, 116… 터널 장벽, 118… 기판, 120… 절연막, 122a… 제1 금속막, 122b… 제2 금속막

Claims (28)

  1. 제1 전극층과, 상기 제1 전극층의 일 단부에 배치된 제1 금속 입자를 가지는 제1 전극과,
    제2 전극층과, 상기 제2 전극층의 일 단부에 배치된 제2 금속 입자를 가지는 제2 전극과,
    상기 제1 전극 및 상기 제2 전극으로부터 절연된 제3 전극과,
    π 공역 골격을 가지는 π 공역 분자를 포함하고,
    상기 제1 전극과 상기 제2 전극은, 상기 제1 금속 입자와 상기 제2 금속 입자가 대향하여, 간극을 가지고 배치되고,
    상기 제1 금속 입자 및 상기 제2 금속 입자의 일단으로부터 타단까지의 폭이 10nm 이하이고,
    상기 제3 전극은 상기 제1 금속 입자와 상기 제2 금속 입자가 대향하는 간극에 인접하고,
    상기 제1 금속 입자 및 상기 제2 금속 입자와 이격하여 배치되고,
    상기 π 공역 분자는 상기 제1 금속 입자와 상기 제2 금속 입자와의 간극에 배치되고,
    상기 π 공역 분자는, π 공역 골격의 일단과 타단에 상기 제1 금속 입자 또는 상기 제2 금속 입자와 화학 결합하는 원소를 포함하고, π 공역 골격과 상기 원소 사이에 메틸렌기, 퍼플루오로알킬기(-(CF2)n-), 옥소메틸렌기(-O-(CH2)n-) 또는 아자알킬기(-NH-(CH2)n-)를 포함하는 것을 특징으로 하는, 단분자 트랜지스터.
  2. 제1항에 있어서,
    상기 제1 금속 입자와 상기 제2 금속 입자와의 간극의 길이가 5nm 이하이고, 상기 π 공역 분자의 길이는 5nm 미만인, 단분자 트랜지스터.
  3. 제1항 또는 제2항에 있어서,
    상기 제1 전극층 및 상기 제2 전극층은 백금을 포함하고, 상기 제1 금속 입자 및 상기 제2 금속 입자가 금인, 단분자 트랜지스터.
  4. 제1항에 있어서,
    상기 π 공역 분자가, 말단이 티올기로 치환된 탄소 가교 올리고페닐렌비닐렌(COPVn(SH)2)이고, 상기 말단이 티올기로 치환된 탄소 가교 올리고페닐렌비닐렌의 유닛수가 1~10인, 단분자 트랜지스터.
  5. 제1항에 있어서,
    상기 제1 금속 입자 및 상기 제2 금속 입자는 금(Au)을 포함하고, 상기 π 공역 분자의 양단에서 유황(S)과 금(Au)이 화학 흡착하고 있는, 단분자 트랜지스터.
  6. 제1항에 있어서,
    상기 제1 전극과 상기 제2 전극 사이에 공명 터널 전류가 흐르는, 단분자 트랜지스터.
  7. 제1항에 있어서,
    상기 π 공역 분자가, 말단이 옥소메틸렌티올기(-O-(CH2)n-SH)로 치환된 Si 가교 퀴노이드형 축합 올리고시롤 유도체(Si-2×2)인, 단분자 트랜지스터.
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
KR1020207026925A 2018-03-02 2019-02-28 단분자 트랜지스터 KR102636495B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018038093 2018-03-02
JPJP-P-2018-038093 2018-03-02
PCT/JP2019/007941 WO2019168124A1 (ja) 2018-03-02 2019-02-28 単分子トランジスタ

Publications (2)

Publication Number Publication Date
KR20200125638A KR20200125638A (ko) 2020-11-04
KR102636495B1 true KR102636495B1 (ko) 2024-02-14

Family

ID=67805444

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207026925A KR102636495B1 (ko) 2018-03-02 2019-02-28 단분자 트랜지스터

Country Status (6)

Country Link
US (1) US11380861B2 (ko)
JP (1) JP6799880B2 (ko)
KR (1) KR102636495B1 (ko)
CN (1) CN112385056A (ko)
TW (1) TWI815865B (ko)
WO (1) WO2019168124A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023081627A (ja) * 2021-12-01 2023-06-13 キオクシア株式会社 有機分子メモリ

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3998122B2 (ja) * 2001-10-09 2007-10-24 独立行政法人科学技術振興機構 分子性スピン素子
IL156621A0 (en) * 2001-11-07 2004-01-04 Mitre Corp Monomolecular electronic device
US7081210B2 (en) * 2002-04-22 2006-07-25 Konica Minolta Holdings, Inc. Organic semiconductor composition
US6989290B2 (en) * 2003-11-15 2006-01-24 Ari Aviram Electrical contacts for molecular electronic transistors
ITTO20050830A1 (it) * 2005-11-24 2007-05-25 Consiglio Nazionale Ricerche Transistore biomolecolare ad effetto di campo comprendente di un film di polipeptidi, e procedimento per la sua realizzazione
JP5181962B2 (ja) * 2008-09-19 2013-04-10 ソニー株式会社 分子素子およびその製造方法ならびに集積回路装置およびその製造方法ならびに三次元集積回路装置およびその製造方法
WO2010096019A1 (en) * 2009-02-20 2010-08-26 Agency For Science, Technology And Research Planar conjugated compounds and their applications for organic electronics
DE102009041642A1 (de) * 2009-09-17 2011-03-31 Ohnesorge, Frank, Dr. Quantendrahtarray-Feldeffekt-(Leistungs-)-Transistor QFET (insbesondere magnetisch - MQFET, aber auch elektrisch oder optisch angesteuert) bei Raumtemperatur, basierend auf Polyacetylen-artige Moleküle
JP6281816B2 (ja) * 2014-03-14 2018-02-21 国立大学法人山形大学 半導体層の形成方法
JP6476708B2 (ja) * 2014-10-03 2019-03-06 富士通株式会社 電子装置及び電子装置の製造方法
CN109328301B (zh) * 2016-01-28 2021-03-12 罗斯韦尔生物技术股份有限公司 大规模并行dna测序装置
WO2017139493A2 (en) * 2016-02-09 2017-08-17 Roswell Biotechnologies, Inc. Electronic label-free dna and genome sequencing

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Chun Ouyang et al., 제63회응용물리학회춘계학술강연회 강연예고집, Coulomb Staircase on Rigid Carbon-bridged Oligo(phenylenevinylene) between Electroless Au plated Nanogap Electrodes(2016.3.3.)*
Yuma Ito et al., 제64회응용물리학회춘계학술강연회 강연예고집, Single-Molecular Wire Transistor Based on Carbon-Bridged Oligo-Phenylene Vinylene(2017.2.3.)*

Also Published As

Publication number Publication date
KR20200125638A (ko) 2020-11-04
TW201939754A (zh) 2019-10-01
US11380861B2 (en) 2022-07-05
JP6799880B2 (ja) 2020-12-16
CN112385056A (zh) 2021-02-19
WO2019168124A1 (ja) 2019-09-06
US20200395563A1 (en) 2020-12-17
JPWO2019168124A1 (ja) 2020-07-27
TWI815865B (zh) 2023-09-21

Similar Documents

Publication Publication Date Title
Lee Recent progress in gold nanoparticle-based non-volatile memory devices
JP6746586B2 (ja) 電子部品
KR101422857B1 (ko) 트랜지스터 구조 및 그 제조 방법
TWI528366B (zh) 有機分子記憶體
CN104303313B (zh) 纳米器件及其制作方法
Zhitenev et al. Chemical modification of the electronic conducting states in polymer nanodevices
JP4876520B2 (ja) 不揮発性半導体メモリ及びその製造方法
TWI334233B (en) A method of formingan organic transistor and devices comprising a transistor formed thereby
Zhang et al. Ambipolar quantum-dot-based low-voltage nonvolatile memory with double floating gates
Heidler et al. Ferroelectric field-effect transistors based on solution-processed electrochemically exfoliated graphene
KR102636495B1 (ko) 단분자 트랜지스터
KR100631965B1 (ko) 비휘발성 고분자 쌍안정성 기억소자
WO2019168123A1 (ja) ナノギャップ電極及びその作製方法、並びにナノギャップ電極を有するナノデバイス
Rathore et al. Self-assembled Sn nanocrystals as the floating gate of nonvolatile flash memory
KR102116978B1 (ko) 그래핀 소자 및 그 제조 방법
JP2006108627A (ja) 機能性分子素子及び機能性分子装置
CN102150274A (zh) 分子元件及其制造方法、集成电路装置及其制造方法、三维集成电路装置及其制造方法
US20100244938A1 (en) Functional molecular element, process for producing the same and functional molecular device
KR20060108088A (ko) 터널링 절연층 상에 형성된 고분자 박막 내의 나노결정체를이용한 플로팅 게이트를 포함하는 플래쉬 기억소자
JP6352243B2 (ja) 論理演算素子
Zan et al. Vertical-channel organic thin-film transistors with meshed electrode and low leakage current
Vuillaume Molecular Electronics: Electron
Hu Fabrication and study of molecular devices and photovoltaic devices by metal/dielectric/metal structures
황왕택 Electrical Characteristics of Organic Semiconductor and Molecular Junctions in Vertical Structure with Graphene Electrode
Stavarache et al. Annealing Effects on the Charging–Discharging Mechanism in Trilayer Al2O3/Ge/Al2O3 Memory Structures

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant