KR100624319B1 - 발광표시장치의 제조방법 - Google Patents

발광표시장치의 제조방법 Download PDF

Info

Publication number
KR100624319B1
KR100624319B1 KR1020050039532A KR20050039532A KR100624319B1 KR 100624319 B1 KR100624319 B1 KR 100624319B1 KR 1020050039532 A KR1020050039532 A KR 1020050039532A KR 20050039532 A KR20050039532 A KR 20050039532A KR 100624319 B1 KR100624319 B1 KR 100624319B1
Authority
KR
South Korea
Prior art keywords
layer
forming
region
light emitting
electrode
Prior art date
Application number
KR1020050039532A
Other languages
English (en)
Inventor
천필근
서창수
이승아
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020050039532A priority Critical patent/KR100624319B1/ko
Application granted granted Critical
Publication of KR100624319B1 publication Critical patent/KR100624319B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 마스크수를 줄여 생산성을 향상시킬 수 있는 발광표시장치의 제조방법에 관한 것이다.
본 발광표시장치의 제조방법은 기판 상에 반도체층을 형성하는 단계; 상기 반도체층 상에 게이트 절연막을 형성하고, 상기 게이트 절연막 상에서 상기 반도체층 중 제1 영역을 가리는 마스크를 이용하여 제1 도핑영역을 형성하는 단계; 상기 게이트 절연막 상에 금속층을 증착한 다음, 게이트전극을 형성하는 단계; 상기 게이트 전극과 상기 게이트절연막 상에서 상기 제1 영역 이외의 영역인 제2 영역을 가리는 마스크를 이용하여 상기 제1 도핑영역과 상이한 도핑영역인 제2 도핑영역을 형성하는 단계; 상기 게이트 전극 상에 층간 절연막을 형성한 다음, 상기 게이트 절연막과 상기 층간 절연막을 관통하여 상기 제1 및 상기 제2 도핑영역을 노출시키는 복수의 컨택홀을 형성하는 단계; 상기 층간절연막 상에 상기 제1 및 제2 도핑영역과 전기적으로 접촉되는 소스 및 드레인 전극을 형성하는 단계; 상기 소스 및 드레인 전극 상에 평탄화막과 화소정의막을 적층하는 단계; 상기 소스 및 드레인 전극 중 하나를 노출시키기 위해 상기 평탄화막과 상기 화소정의막을 동시에 패터닝하는 단계; 및 상기 소스 및 드레인 전극과 전기적으로 연결되도록 상기 평탄화막과 상기 화소정의막 상에 발광소자의 제1 전극을 형성하는 단계를 포함한다.
이에 따라, 발광표시장치의 제조공정에 소요되는 공정수를 줄일 수 있을 뿐만 아니라, 공정수 감소에 따른 원가 절감 및 생산성을 향상시킬 수 있다.

Description

발광표시장치의 제조방법{The Manufacturing Method of Light Emission Display}
도 1은 종래의 발광표시장치의 제조공정을 나타내는 블럭도이다.
도 2a 내지 도 2l은 도 1에 따른 발광표시장치의 형성 단계별 측단면도이다.
도 3은 본 발명의 실시예에 따른 발광표시장치의 제조공정을 나타내는 블럭도이다.
도 4a 내지 도 4l은 도 3의 제조공정에 따른 발광표시장치의 형성 단계별 측단면도이다.
도 5는 도 4i의 다른 실시예에 따른 측단면도이다.
♣ 주요 구성에 대한 도면 부호 ♣
401 : 기판 402 : 버퍼층
403 : 반도체층 404 : 게이트절연막
405 : 박막트랜지스터 406 : 제1 층간절연막
407 : 제2 층간절연막 408 : 콘택홀
409 : 발광소자 410 : 제1 전극
411 : 발광층 412 : 제2 전극
413 : 화소정의막
본 발명은 발광표시장치의 제조방법에 관한 것으로, 보다 구체적으로는 공정단계를 줄여 생산성을 향상시킬 수 있는 발광표시장치의 제조방법에 관한 것이다.
최근에는 음극선관과 비교하여 무게가 가볍고 부피가 작은 각종 평판 표시장치들이 개발되고 있으며, 특히, 발광효율, 휘도 및 시야각이 뛰어나고 응답속도가 빠른 발광표시장치가 주목받고 있다.
이하에서는 이러한 발광표시장치의 제조공정을 나타내는 블럭도인 도 1과, 도 1에 따른 발광표시장치의 형성단계별 측단면도인 도 2a 내지 도 2l을 참조하여, 발광표시장치의 제조공정을 설명한다.
도 1 및 도 2a 내지 도 2l을 참조하면, 종래의 발광표시장치(200)를 제조하기 위해서는, 우선, 기판(201)을 준비한다(P1). 기판(201)이 준비된 다음, 기판(201) 상에는 버퍼층(202)이 형성된다. 버퍼층(202)은 선택적 구성요소로 단일층 또는 다수의 층으로 형성할 수 있으며, 질화막 또는 산화막 등을 이용한다. 버퍼층(202) 상에는 비정질 실리콘층(a-si)이 형성되고, 형성된 비정질 실리콘층은 레이저 등에 의해 결정화한다. 비정질 실리콘층이 결정화되면, 결정화된 비정질 실 리콘층을 패터닝하여 반도체층(204)을 형성한다(P2, 도 2(a)참조).
반도체층(204)이 형성된 다음, 반도체층(204) 상에는 게이트 절연막(205)이 형성된다. 게이트 절연막(205)이 형성된 다음, 게이트 절연막(205) 상에 반도체층(204) 중 일영역(제1 영역)을 가리는 마스크(220)를 이용하여 반도체층(204)의 일영역을 도핑하여, 제1 도핑영역(204b)을 형성한다(P3, 도 2(b)참조). 그 다음, 제1 도핑영역(204b)이 형성되면, 마스크(220)를 제거한다. 게이트 절연막(205) 상에는 금속층(미도시)이 형성되며, 형성된 금속층을 패터닝함으로써 게이트 절연막(205) 상에 게이트전극(206a)을 형성한다(P4, 도 2(c)참조). 게이트전극(206a)이 형성된 다음, 게이트전극(206a)을 마스크로 이용하여 반도체층(204)에 제2 도핑영역(204c)을 형성한다. 제2 도핑영역(204c)은 제1 도핑영역(204b)과 반도체층(204)의 채널영역(204a) 사이에 형성되는 LDD(lightly doped drain) 도핑영역이다(P5, 도 2(d)참조). 그 다음, 게이트전극(206a) 상에는 제1 영역 이외의 다른 영역(제2 영역)을 가리는 마스크(225)를 이용하여 도핑공정을 수행함으로써, 제3 도핑영역(204d)을 형성한다(P6, 도 2(e)참조).
제3 도핑영역(204d)이 형성된 다음, 마스크(225)를 제거한다. 마스크(225)가 제거되고 나면, 게이트전극(206a) 상에는 제1 층간절연막(207)이 형성된다(P7). 다음, 제1 층간절연막(207)에는 제1 층간절연막(207)을 관통하며 제1 및 제3 도핑영역(204b,204d)을 노출시키는 복수의 제1 컨택홀(208)이 형성된다(P8, 도 2(f)참조). 제1 컨택홀(208)이 형성된 다음, 제1 층간절연막(207) 상에는 제1 컨택홀(208)을 통해 제1 및 제3 도핑영역(204b,204d)과 전기적으로 연결되는 박막트랜지 스터(206)의 소스 및 드레인전극(206b)이 형성된다(P9, 도 2(g)참조). 소스 및 드레인전극(206b)이 형성된 다음, 소스 및 드레인 전극(206b) 상에는 제2 층간절연막(209)이 형성된다(P10). 제2 층간절연막(209)에는 제1 비아홀(210)이 형성된다(P11,도 2(h)참조). 그 다음, 제2 층간절연막(209) 상에는 보호막(211)이 형성되며(P12), 보호막(211)에는 제1 비아홀(210)과 연결되는 제2 비아홀(212)이 형성된다(P13, 도 2(i)참조).
그 다음 단계에서는, 제1 비아홀(210) 및 제2 비아홀(212)과 소스 및 드레인 전극(206b) 중 어느 하나와 전기적으로 접촉되도록 발광소자(213)의 제1 전극(214; 애노드전극)이 형성된다. 발광소자(213)의 제1 전극(214)은 ITO전극층(214a), 반사가능한 금속(예를 들면, Ag, Al 등)으로 형성된 반사성 도전층(214b), 및 ITO전극층(214c)을 포함하는 다중층으로 이루어진다(P14, 도 2(j) 참조). 제1 전극(214)이 형성된 다음, 제1 전극(214) 상에는 발광층(215)을 노출시키는 개구부(217a)가 형성된 화소정의막(217)이 형성한다(P15, 도 2(k)참조). 그 다음, 화소정의막(217)상에는 발광소자(213)의 발광층(215), 제2 전극(216;캐소드전극)이 순차적으로 형성되는 공정이 진행된다(도 2(l)참조).
그러나, 전술한 종래의 제조공정을 이용하여 발광표시장치를 제조하는 경우, 상당히 많은 공정단계(예를 들면, 11개의 마스크)를 거쳐야 하며, 각 단계마다 별도의 마스크를 사용함으로써 공정수가 증가한다. 게다가, 각 단계마다 별도의 마스크를 사용하는 경우, 마스크를 사용하는 각 단계별로 세정공정, 에칭공정 및 스 트립(strip) 공정 등을 추가해야 하므로 세부적인 유사 공정이 반복되어 작업이 번거로워진다. 이에 따라, 불필요한 공정에 따라 작업수가 증가하게 되어, 제조단가를 높일 수 있을 뿐만 아니라 생산성을 떨어뜨릴 수 있다.
또한, 전술한 공정과 같이, 발광소자의 제1 전극을 다중층으로 형성하는 경우, 제1 전극을 구성하는 반사성 도전층(예를 들면, 은, 은합금)이 에천트에 대한 반응성이 좋지 않기 때문에, 에칭이 용이하지 않좋다는 문제점을 갖는다.
따라서, 본 발명은 전술한 종래의 문제점들을 해결하기 위해 고안된 발명으로, 제조 공정에 이용되는 마스크 수를 줄여, 불필요한 작업수를 줄이고 생산성을 향상시킬 수 있는 발광표시장치의 제조방법에 관한 것이다.
본 발명의 또 다른 목적은, 발광소자의 제1 전극을 이루는 반사성 도전층의 에칭공정을 제거할 수 있는 발광표시장치의 제조방법에 관한 것이다.
상술한 목적을 달성하기 위하여, 본 발명의 일측면에 따르면, 기판 상에 반도체층을 형성하는 단계; 상기 반도체층 상에 게이트 절연막을 형성하고, 상기 게이트 절연막 상에서 상기 반도체층 중 제1 영역을 가리는 마스크를 이용하여 제1 도핑영역을 형성하는 단계; 상기 게이트 절연막 상에 금속층을 증착한 다음, 게이트전극을 형성하는 단계; 상기 게이트 전극과 상기 게이트절연막 상에서 상기 제1 영역 이외의 영역인 제2 영역을 가리는 마스크를 이용하여 상기 제1 도핑영역과 상이한 도핑영역인 제2 도핑영역을 형성하는 단계; 상기 게이트 전극 상에 층간 절연막을 형성한 다음, 상기 게이트 절연막과 상기 층간 절연막을 관통하여 상기 제1 및 상기 제2 도핑영역을 노출시키는 복수의 컨택홀을 형성하는 단계; 상기 층간절연막 상에 상기 제1 및 제2 도핑영역과 전기적으로 접촉되는 소스 및 드레인 전극을 형성하는 단계; 상기 소스 및 드레인 전극 상에 평탄화막과 화소정의막을 적층하는 단계; 상기 소스 및 드레인 전극 중 하나를 노출시키기 위해 상기 평탄화막과 상기 화소정의막을 동시에 패터닝하는 단계; 및 상기 소스 및 드레인 전극과 전기적으로 연결되도록 상기 평탄화막과 상기 화소정의막 상에 발광소자의 제1 전극을 형성하는 단계를 포함한다.
바람직하게, 상기 화소정의막은 네가티브 포토 타입으로 형성한다. 상기 평탄화막과 상기 화소정의막을 패터닝하는 단계에서는 하프 톤 노광 공정을 이용한다. 상기 화소정의막에는 역테이퍼 형상의 개구부가 형성된다.
상기 화소정의막 상에 형성된 상기 제1 전극을 제거하는 단계를 더 포함한다. 상기 제1 전극을 제거하는 단계에서는 리프트오프(lift off) 공정을 이용한다. 상기 제1 전극과 상기 화소정의막 상에 상기 발광소자의 발광층과 제2 전극이 형성하는 단계를 더 포함한다.
상기 반도체층을 형성하는 단계는, 상기 기판 상에 버퍼층을 형성하는 단계, 상기 버퍼층 상에 비정질 실리콘층을 도포하는 단계, 상기 비정질 실리콘층을 결정화하는 단계 및 상기 결정화된 실리콘층을 마스크를 이용하여 패터닝하는 단계를 포함한다.
이하에서는 본 발명의 실시예를 도시한 도면들을 참조하여 본 발명에 따른 발광표시장치의 제조공정을 구체적으로 설명한다.
도 3은 본 발명의 실시예에 따른 발광표시장치의 제조공정을 나타내는 블럭도이다. 도 3을 참조하면, 본 발광표시장치(400)의 제조공정은 기판 상에 반도체층을 형성하는 단계(S2), 반도체층 상에 게이트 절연막을 형성하고 제1 도핑영역을 형성하는 단계(S3), 게이트 절연막 상에 게이트전극을 형성하는 단계(S4), 게이트전극을 이용하여 제2 도핑영역을 형성하는 단계(S5), 게이트전극과 게이트 절연막 상에서 제1 도핑영역 이외의 영역에 제3 도핑영역을 형성하는 단계(S6), 게이트전극 상에 층간절연막을 형성하는 단계(S7), 게이트 및 층간절연막을 관통하는 컨택홀을 형성하는 단계(S8), 소스 및 드레인전극을 형성하는 단계(S9), 소스 및 드레인 전극 상에 평탄화막과 화소정의막을 형성하는 단계(S10), 평탄화막 및 화소정의막을 패터닝하는 단계(S11), 발광소자의 제1 전극을 형성하는 단계(S12)를 포함한다.
이하에서는, 도 3의 제조공정에 따른 발광표시장치를 형성 단계별로 도시한 측단면도인 도 4a 내지 도 4l, 도 4i의 다른 실시예에 따른 측단면도인 도 5와 결부하여, 본 실시예에 따른 발광표시장치의 제조공정을 보다 구체적으로 설명한다.
본 발명의 일실시예에 따른 발광표시장치(400)를 제조하기 위해서는 우선 기판(401)을 준비한다(S1). S1단계에서 기판(401)이 준비되면, 기판(401) 상에 버퍼 층(402)을 형성한다. 버퍼층(402)은 선택적 구성요소로, 질화막 또는 산화막 등으로 형성된다. 그 다음, 버퍼층(402) 상에는 비정질 실리콘층(armorphous si)이 증착되고, 증착 형성된 비정질 실리콘층은 엑시머 레이저 방법 등에 의해 결정화된다. 비정질 실리콘층이 결정화되면, 마스크를 이용하여 반도체층(403)을 형성한다(S2, 도 4(a)참조).
반도체층(403)이 형성된 다음, 반도체층(403) 상에는 게이트 절연막(404)이 형성된다. 게이트 절연막(404)이 형성된 다음, 게이트 절연막(404) 상에 반도체층(403) 중 일부영역(제1 영역)을 가리는 마스크(420)를 형성하여 반도체층(403)을 도핑한다. 마스크(420)를 이용하여 반도체층(403)을 도핑함으로써, 제1 도핑영역(403b)이 형성된다(S3, 도 4(b)참조). 본 실시예에서는 제1 도핑영역(403b)을 형성하기 위해, n타입 도판트(n+)를 주입할 수 있다. 제1 도핑영역(403b)이 형성되면, 마스크(420)를 제거한다.
마스크(420)가 제거된 다음, 게이트 절연막(404) 상에는 금속층(미도시)이 형성되며, 게이트 절연막(404) 상에 형성된 금속층을 패터닝함으로써 게이트전극(405a)을 형성한다(S4). 그 다음 단계에서는 게이트전극(405a)을 마스크로 이용하여 반도체층(403)에 다른 도핑영역인 제3 도핑영역(403c)을 형성한다. 제3 도핑영역(403c)은 제1 도핑영역(403b)과 반도체층(403)의 채널영역(403a) 사이에 형성되는 영역으로 LDD(lightly doped drain)도핑영역이다(S5, , 도 4(c)참조).
그 다음, 게이트전극(405a) 및 게이트 절연막(404) 상에는 제1 영역 이외의 영역(제2 영역)을 가리는 마스크(425)를 이용하여 반도체층(403)을 도핑함으로써, 제2 도핑영역(403d)이 형성된다(S6, 도 4(d)참조). 본 실시예에서는 제2 도핑영역(403d)을 형성하기 위해서, p타입 도판트(p+)를 주입할 수 있다. 제2 도핑영역(403d)이 형성되면, 마스크(425)를 제거한다. 마스크(425)가 제거된 다음, 게이트전극(405a) 상에는 층간절연막(406)이 형성된다(S7, 도 4(e)참조). 층간절연막(406)은 실리콘, 벤조싸이클로부텐(benzocyclobutene : BCB), 아크릴, 폴리이미드 중 적어도 하나를 이용하여 형성한다.
그 다음, 게이트절연막(404)과 층간절연막(406)에는 제1 및 제2 도핑영역(403b, 403d)인 소스 및 드레인 영역을 노출시키는 다수의 컨택홀(406a)이 형성된다(S8, 도 4(f)참조). 이때, 컨택홀(406a)은 게이트절연막(404)과 층간절연막(406)을 동시에 식각함으로써 한번에 형성할 수 있다. 컨택홀(406a)이 형성된 다음, 층간절연막(406) 상에는 박막트랜지스터(405)의 소스 및 드레인 전극(405b)이 형성된다(S9, 도 4(g)참조).
소스 및 드레인 전극(405b)이 형성된 다음, 소스 및 드레인 전극(405b)과 층간 절연막(407) 상에는 평탄화막(407)과 화소정의막(408)이 순차적층된다(S10, 도 4(h)참조). 화소정의막(408) 상에는 소스 및 드레인 전극(405b) 중 어느 하나를 노출시키기 위해 네가티브 포토 타입(negative photoresist type)의 마스크(430)가 형성되고, 이 마스크(430)를 이용하여 평탄화막(407)과 화소정의막(408)을 패터닝한다(S11, 도 4(i)참조). 네거티브 포토 타입(빛을 받지 않으면 노광되는 것)의 마스크(430)를 사용하는 이유는 픽셀 영역에 별도의 마스크를 형성하지 않고, 그에 따른 에칭 불량을 제조하기 위한 것이다. 이와 같이, 네거티브 포토 타입의 마스 크(430)을 사용하는 경우, 역테이퍼 형태의 픽셀 개구부(408a)를 얻을 수 있다. 화소정의막(408)상부에서 조사되는 노광량을 적어도 부분적으로 다르게 하여, 2단 마스킹효과를 내는 하프톤 노광공정을 통해 화소정의막(408)과 평탄화막(407)을 동시에 패터닝할 수 있다. 하프톤 노광공정을 수행하는 경우, 화소정의막(408)은 마스크형상과 반대 형상인 역테이퍼 형상으로 패터닝되며, 평탄화막(407) 상에는 소스/드레인 전극(405b)을 노출시키는 비아홀(407a)이 형성된다(도 4(j)참조).
비아홀(407a)과 개구부(408a)가 형성된 다음, 평탄화막(407)과 화소정의막(408) 상에는 발광소자(미도시)의 제1 전극(410)이 형성된다(S12, 도 4(k) 참조). 이처럼, 역테이퍼 형상의 개구부(408a)가 형성된 화소정의막(408) 상에 발광소자의 제1 전극(410)을 형성하는 경우, 별도의 패터닝 공정이 필요없다. 제1 전극(410)은 ITO전극층(410a), 반사가능한 금속(예를 들면, Ag, Al 등)으로 형성된 반사성 도전층(410b), 및 ITO전극층(410c)을 포함하는 다중층으로 이루어진다.
제1 전극(410)이 형성된 다음, 역테이퍼 형상으로 패터닝된 회소정의막(408)의 개구부(408a)의 모서리 영역을 큐잉작업(cuing; 열을 이용하여 모서리 영역을 무디게 만드는 작업) 또는 아싱작업(ashing; 에칭 등을 이용하여 모서리 영역을 깍아내는 작업)을 통해 제거한다(S13, 도 4(k) 참조). 도 3 및 도 4(a) 내지 도 4(l)에는 구체적으로 개시되어 있지 않지만, 발광소자의 발광층(미도시) 및 제2 전극(미도시)을 형성하는 공정이 후속된다. 화소정의막(408)의 개구부(408a) 상에 형성된 제1 전극(410)을 큐잉하거나 아싱하는 작업을 수행하는 이유는, 발광층(미도시)과 제2 전극(미도시)을 제1 전극(410)상에 형성할 때, 이들이 단락되는 것, 특 히, 발광소자의 제2 전극이 단락되는 것을 방지하기 위한 것이다.
전술한 실시예에서는 역 사다리꼴 형상의 개구영역이 형성된 마스크(430)가 개시되어 있으나(도 (4i)), 이와 달리, 도 4i의 다른 실시예에 따른 측단면도인 도 5에는 사다리꼴 형상의 개구영역이 형성된 마스크(430)가 개시되어 있다. 도 5에 도시된 마스크(430)를 이용하여도, 화소정의막(408)을 역테이퍼 형상으로 패터닝할 수 있다. 또한, 전술한 바와 같이, 화소정의막(408) 상부에서 조사되는 노광량을 적어도 부분적으로 다르게 하는 하프톤 노광공정을 이용함으로써, 화소정의막(408)과 평탄화막(407)이 동시에 패터닝될 수 있다. 하프톤 노광공정을 수행하는 경우, 화소정의막(408)은 마스크형상과 반대 형상인 역테이퍼 형상으로 패터닝된다. 또한, 평탄화막(407) 상에는 소스/드레인 전극(405b)을 노출시키는 비아홀(407a)이 역테이퍼 형상으로 형성될 수 있다(도 4(j)참조).
전술한 실시예들에 따른 발광표시장치의 제조 공정에 나타난 바와 같이, 평탄화막과 화소정의막을 적층한 다음, 이들을 동시에 패터닝하기 때문에, 평탄화막에 비아홀을 형성하는 공정, 평탄화막에 형성되는 발광소자의 제1 전극을 패터닝하는 공정, 및 화소정의막에 개구부를 형성하는 공정 등을 줄일 수 있으므로, 기존의 발광표시장치의 제조공정에 비해 마스크 수가 현저히 줄어든다. 또한, 역테이퍼 형상의 개구부를 형성함으로써, 제1 전극을 구성하는 반사성 도전층을 에칭하는 단계를 줄일 수 있다.
전술한 실시예에서는 발광소자의 제1 전극이 화소정의막 상에 그대로 남아 있는 것이 개시되어 있으나, 이와 달리, 리프트 오프 방법 등을 이용하여 화소정의막 상에 형성된 다중층 제1전극을 제거할 수 있음은 물론이다.
전술한 실시예에서는 n타입 도핑을 먼저 수행하고 p타입 도핑을 수행하는 공정을 수행하였지만, 이들 공정 순서를 바꿀 수 있음은 물론이다. 또한, 전술한 실시예에서는 설명의 편의상 커패시터의 제조공정은 생략하고 있으나, 일반적으로, 반도체층과 박막트랜지스터 및 발광소자의 제조에 준하여 커패시터를 형성한다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주지해여 한다. 또한, 본 발명의 기술분야에서 당업자는 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
이상과 같이, 본 발명에 의하면, 발광표시장치의 제조공정에서 사용되던 마스크 개수에 비해 현저하게 적은 수의 마스크를 이용함으로써, 공정수를 현저하게 줄일 수 있다. 공정에 이용되는 마스크 수가 줄어드게 되므로, 각 마스크 단계에서 사용되는 세부적인 공정(예를 들면, 세정, 에칭, 스트립(strip) 등) 역시 줄일 수 있다. 이에 의해, 공정시간을 줄이고, 제조원가를 절감할 수 있어 생산성을 향상시킬 수 있다.

Claims (12)

  1. 기판 상에 반도체층을 형성하는 단계;
    상기 반도체층 상에 게이트 절연막을 형성하고, 상기 게이트 절연막 상에서 상기 반도체층 중 제1 영역을 가리는 마스크를 이용하여 제1 도핑영역을 형성하는 단계;
    상기 게이트 절연막 상에 금속층을 증착한 다음, 게이트전극을 형성하는 단계;
    상기 게이트 전극과 상기 게이트절연막 상에서 상기 제1 영역 이외의 영역인 제2 영역을 가리는 마스크를 이용하여 상기 제1 도핑영역과 상이한 도핑영역인 제2 도핑영역을 형성하는 단계;
    상기 게이트 전극 상에 층간 절연막을 형성한 다음, 상기 게이트 절연막과 상기 층간 절연막을 관통하여 상기 제1 및 상기 제2 도핑영역을 노출시키는 복수의 컨택홀을 형성하는 단계;
    상기 층간절연막 상에 상기 제1 및 제2 도핑영역과 전기적으로 접촉되는 소스 및 드레인 전극을 형성하는 단계;
    상기 소스 및 드레인 전극 상에 평탄화막과 화소정의막을 적층하는 단계;
    상기 소스 및 드레인 전극 중 하나를 노출시키기 위해 상기 평탄화막과 상기 화소정의막을 동시에 패터닝하는 단계; 및
    상기 소스 및 드레인 전극과 전기적으로 연결되도록 상기 평탄화막과 상기 화소정의막 상에 발광소자의 제1 전극을 형성하는 단계
    를 포함하는 발광표시장치의 제조방법.
  2. 제1항에 있어서,
    네가티브 포토 타입을 이용하여 상기 화소정의막을 형성하는 발광표시장치의 제조방법.
  3. 제2항에 있어서,
    상기 평탄화막과 상기 화소정의막을 패터닝하는 단계에서는 하프 톤 노광 공정을 이용하는 발광표시장치의 제조방법.
  4. 제3항에 있어서,
    상기 화소정의막에는 역테이퍼 형상의 개구부가 형성되는 발광표시장치의 제조방법.
  5. 제1항에 있어서,
    상기 화소정의막 상에 형성된 상기 제1 전극을 제거하는 단계를 더 포함하는 발광표시장치의 제조방법.
  6. 제5항에 있어서,
    상기 제1 전극을 제거하는 단계에서는 리프트오프(lift off) 공정을 이용하는 발광표시장치의 제조방법.
  7. 제1항에 있어서,
    상기 제1 전극과 상기 화소정의막 상에 상기 발광소자의 발광층과 제2 전극을 형성하는 단계를 더 포함하는 발광표시장치의 제조방법.
  8. 제1항에 있어서, 상기 반도체층을 형성하는 단계는,
    상기 기판 상에 버퍼층을 형성하는 단계, 상기 버퍼층 상에 비정질 실리콘층을 도포하는 단계, 상기 비정질 실리콘층을 결정화하는 단계 및 상기 결정화된 실리콘층을 마스크를 이용하여 패터닝하는 단계를 포함하는 발광표시장치의 제조방법.
  9. 제1항에 있어서,
    상기 제1 도핑영역을 형성하는 단계에서는 n 타입 도핑을 수행하는 발광표시장치의 제조방법.
  10. 제1항에 있어서,
    상기 제2 도핑영역을 형성하는 단계에서는 p 타입 도핑을 수행하는 발광표시장치의 제조방법.
  11. 제1항에 있어서,
    상기 게이트 전극을 형성한 다음, 상기 게이트 전극을 마스크로 이용하여 상기 제1 도핑영역과 상기 반도체층의 채널영역 사이에 제3 도핑영역을 형성하는 단계를 더 포함하는 발광표시장치의 제조방법.
  12. 제11항에 있어서,
    상기 제3 도핑영역은 LDD(lightly doped drain) 도핑영역인 발광표시장치의 제조방법.
KR1020050039532A 2005-05-11 2005-05-11 발광표시장치의 제조방법 KR100624319B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050039532A KR100624319B1 (ko) 2005-05-11 2005-05-11 발광표시장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050039532A KR100624319B1 (ko) 2005-05-11 2005-05-11 발광표시장치의 제조방법

Publications (1)

Publication Number Publication Date
KR100624319B1 true KR100624319B1 (ko) 2006-09-19

Family

ID=37631573

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050039532A KR100624319B1 (ko) 2005-05-11 2005-05-11 발광표시장치의 제조방법

Country Status (1)

Country Link
KR (1) KR100624319B1 (ko)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000340359A (ja) * 1999-05-28 2000-12-08 Tdk Corp 有機ｅｌ素子の駆動装置および有機ｅｌ表示装置
JP2002208477A (ja) * 2000-11-10 2002-07-26 Semiconductor Energy Lab Co Ltd 発光装置
KR20030013047A (ko) * 2001-08-06 2003-02-14 삼성에스디아이 주식회사 높은 캐패시턴스를 갖는 평판표시소자 및 그의 제조방법
KR20030096729A (ko) * 2002-06-17 2003-12-31 삼성에스디아이 주식회사 투과율이 향상된 평판표시장치 및 그의 제조방법
KR20040037889A (ko) * 2002-10-30 2004-05-08 삼성에스디아이 주식회사 유기 전계 발광 표시 장치의 제조 방법
KR20040083775A (ko) * 2003-03-25 2004-10-06 비오이 하이디스 테크놀로지 주식회사 박막트랜지스터 액정표시장치의 어레이 기판 제조방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000340359A (ja) * 1999-05-28 2000-12-08 Tdk Corp 有機ｅｌ素子の駆動装置および有機ｅｌ表示装置
JP2002208477A (ja) * 2000-11-10 2002-07-26 Semiconductor Energy Lab Co Ltd 発光装置
KR20030013047A (ko) * 2001-08-06 2003-02-14 삼성에스디아이 주식회사 높은 캐패시턴스를 갖는 평판표시소자 및 그의 제조방법
KR20030096729A (ko) * 2002-06-17 2003-12-31 삼성에스디아이 주식회사 투과율이 향상된 평판표시장치 및 그의 제조방법
KR20040037889A (ko) * 2002-10-30 2004-05-08 삼성에스디아이 주식회사 유기 전계 발광 표시 장치의 제조 방법
KR20040083775A (ko) * 2003-03-25 2004-10-06 비오이 하이디스 테크놀로지 주식회사 박막트랜지스터 액정표시장치의 어레이 기판 제조방법

Similar Documents

Publication Publication Date Title
KR101213708B1 (ko) 어레이 기판 및 이의 제조방법
KR101747341B1 (ko) 유기전계 발광소자용 기판 및 그 제조 방법
US6617203B2 (en) Flat panel display device and method of manufacturing the same
KR100462861B1 (ko) 블랙매트릭스를 구비한 평판표시장치 및 그의 제조방법
US8530268B2 (en) Organic light-emitting display device and method of manufacturing the same
JP6956008B2 (ja) 薄膜トランジスタ、表示基板及び表示基板を有する表示パネル、並びにそれらの製造方法
KR100579182B1 (ko) 유기 전계 발광 표시 장치의 제조 방법
KR101232736B1 (ko) 어레이 기판
US20050121673A1 (en) Manufacturing method of thin film transistor substrate
KR100600848B1 (ko) 평판표시장치 및 그 제조방법
JP2006114871A (ja) 半導体素子及びその製造方法
JP2005222068A (ja) 有機電界発光表示装置及びその製造方法
CN108198825B (zh) 一种阵列基板及其制备方法、显示面板
KR20170047473A (ko) 유기 발광 표시 장치 및 그 제조 방법
US7612377B2 (en) Thin film transistor array panel with enhanced storage capacitors
KR100846006B1 (ko) 액티브 매트릭스 표시 장치 및 박막 트랜지스터 집적 회로 장치
KR100307457B1 (ko) 박막 트랜지스터의 제조 방법
US9941313B2 (en) Method of manufacturing thin film transistor substrate
KR101246790B1 (ko) 어레이 기판 및 이의 제조방법
US20210175309A1 (en) Active device substrate and manufacturing method thereof
WO2016078248A1 (zh) 阵列基板及其制备方法、显示装置
KR100624319B1 (ko) 발광표시장치의 제조방법
KR20060097235A (ko) 발광표시장치의 제조방법
KR102142476B1 (ko) 어레이 기판 및 이의 제조방법
KR100534581B1 (ko) 골드 구조를 갖는 박막 트랜지스터를 제조하는 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120831

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130830

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160831

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee