KR100618693B1 - 캐패시터의 스토리지노드 전극 형성방법 - Google Patents

Abstract

본 발명은 캐패시터의 스토리지노드 전극 형성방법에 관해 개시한 것으로서, 반도체기판 위에 스토리지노드 콘택을 가진 스토리지노드전극 분리용 절연막을 형성하는 단계와, 절연막 전면에 실리콘막을 형성하는 단계와, 실리콘막을 에치백하고 나서, 상기 잔류된 실리콘막에 반구형입자를 형성하는 단계와, 반구형입자를 포함한 잔류된 실리콘막을 산화시켜 스토리지노드 콘택 측면에 반구형상의 산화막을 형성하는 단계와, 산화막을 포함한 기판 전면에 도전막을 증착하는 단계와, 도전막을 화학적 기계적 연마하여 측면이 상기 반구형상인 스토리지노드 전극을 형성하는 단계와, 산화막 및 절연막을 제거하는 단계를 포함한다.

Description

캐패시터의 스토리지노드 전극 형성방법{method for fabricating storage node electrode of capacitor}

도 1은 종래기술에 따른 캐패시터의 스토리지노드 전극의 평면도.

도 2는 도 1의 AB선을 따라 절단한 단면도.

도 3a 내지 도 3f는 본 발명에 따른 캐패시터의 스토리지노드 전극 형성방법을 설명하기 위한 공정단면도.

도 4은 본 발명에 따른 캐패시터의 스토리지노드 전극의 평면도.

도 5는 도 3의 CD선을 따라 절단한 단면도.

본 발명은 반도체 소자를 제조하는 기법에 관한 것으로, 더욱 상세하게는 반구형입자(Hemisheprical grain; 이하 HSG로 약칭함) 기술을 적용시켜 표면적을 증가시키고 스토리지노드 전극 간의 브릿지(bridge)를 방지하는 적층구조를 가진 캐패시터의 스토리지노드 전극 형성방법에 관한 것이다.

메모리 소자의 캐패시터는 정보를 저장하기 위해 사용된다. 특히 메모리 소자 중 DRAM(Dynamic random access memory)의 캐패시터 용량은 DRAM의 고집적화에 중요한 요소이다. 예를 들어 DRAM을 고집적을 위해 DRAM의 단위 셀(Cell) 면적이 축소되면 스토리지노드전극의 표면적이 감소되어 캐패시터의 용량이 감소된다. 이 결과 리프레쉬 타임(Refresh time) 감소되어 제품의 신뢰성이 저하된다. 이를 극복하기 위해 캐패시터의 스토리지노드 전극의 표면적을 증가시키기 위한 방법이 개발되고 있다.

도 1및 도 2는 종래기술에 따른 캐패시터의 스토리지노드 전극 형성방법을 설명하기 위한 도면으로서, 도 1은 종래기술에 따른 캐패시터의 스토리지노드 전극 평면도이고, 도 2는 도 1의 AB선을 따라 절단한 단면도이다.

종래의 기술에서는, 상기 캐패시터의 스토리지노드 표면적을 증가시키기 위해, 도 1및 도 2에 도시된 바와같이, 스토리지노드전극(S1)의 표면에 HSG(a)를 형성하는 방법을 이용하였다. 도 2에서, 미설명된 도면부호 1은 기판을, 도면부호 2는 절연막을, 그리고 도면부호 3은 개구부를, 도면부호 4는 플러그를 각각 나타낸 것이다.

그러나, 종래의 기술에서는 집적도가 증가함에 따라 단위면적은 제곱배로 작아지게 되어 실린더 캐패시터의 경우 HSG를 형성할 만한 공간이 작아지고, HSG가 형성된다고 해도 유전체막과 플레이트전극이 증착될 공간이 제대로 형성되지 않으므로, 캐패시터로 작용할 수 있는 유효 표면적은 평판대비 표면적 증가비(AEF:Area Enhancement Factor)만큼 증가할 수 밖에 없다.

유전체막과 플레이트전극을 위한 공간을 확보하기 위하여 HSG를 적용하지 않 으려면 캐패시터의 높이를 증가시키거나 유전상수가 큰 유전체막을 사용할 수 있으나, 전자의 방법은 캐패시터 패턴 공정 뿐만 아니라 후속공정에서 스토리지노드 콘택 높이를 증가시키게 되고 상기 스토리지노드 콘택 매립에도 어려움이 따랐다. 한편, 후자의 방법은 유전체막으로서 HfO2,ZrO2 또는 BST 등 고유전상수를 갖는 물질을 확보하는데 많은 어려움을 겪고 있다.

또한, 스토리지노드 전극으로서 HSG가 없는 구조를 채택할 수도 있으나, 캐패시터 높이와 대비하여 지지힘이 약해 스토리지노드 전극의 기울어짐에 의해 브릿지(bridge)가 발생된다.

상기 HSG(a)를 스토리지노드 전극(S1) 표면에 형성되면 HSG로 인해 스토리지 노드의 표면적은 증가되나 HSG를 형성하기 위한 공정의 재현성이 어려운 문제점이 있다.

따라서, 상기 문제점을 해결하고자, 본 발명의 목적은 HSG의 역상으로 올록볼록한 표면을 가진 스택 타입의 스토리지노드 전극을 형성함으로써, 스토리지노드콘택과의 접촉면적을 증가시키면서 지지하는 힘이 증가된 안정한 구조의 캐패시터의 스토리지노드 전극 형성방법을 제공하려는 것이다.

상기 목적을 달성하고자, 본 발명에 따른 캐패시터의 스토리지노드 전극 형성방법은 반도체기판 위에 스토리지노드 콘택을 가진 스토리지노드전극 분리용 절연막을 형성하는 단계와, 상기 절연막 전면에 실리콘막을 증착하고 에치백하여 상기 절연막의 측면에만 잔류하는 반구형입자를 갖는 실리콘막을 형성하는 단계와, 상기 반구형입자를 포함한 실리콘막을 산화시켜 반구형상의 산화막을 형성하는 단계와, 상기 스토리지노드 콘택 내에 도전막을 채워 측면이 반구형상인 스토리지노드 전극을 형성하는 단계와, 상기 산화막 및 절연막을 제거하는 단계를 포함한다.

상기 절연막을 SiO2막 및 불순물을 함유한 SiO2막 중 어느 하나로 형성하는 것이 바람직하다.

상기 반구형입자를 갖는 실리콘막을 불순물이 도핑된 비정질실리콘막을 100∼500Å두께로 증착하고 열처리하여 형성하는 것이 바람직하다.

상기 반구형입자를 갖는 실리콘막을 530∼570℃의 온도 및 0.9∼3토르의 압력 하에서, SiH4가스를 실리콘 소스가스로 사용하여 표면이 울퉁불퉁하도록 형성하는 증착하여 형성하는 것이 바람직하다.

상기 실리콘막을 비등방성 건식 방법으로 식각하는 것이 바람직하다.

상기 실리콘막의 식각공정 후에, 상기 잔류된 실리콘막에 제 1세정공정을 진행하여 자연산화막을 제거하고 결과물에 1E-4토르 이하의 압력에서 실리콘 소스가스를 이용하여 진공 어닐을 실시하는 단계를 더 포함하는 것이 바람직하다.

상기 도전막을 TiN, Ti, WN, W, Al, Cu 및 Pt 중 어느 하나의 금속막, 또는 TiSix 및 WSix 중 어느 하나의 금속실리사이드막으로 형성하는 것이 바람직하다.

상기 도전막을 형성하기 전에 제 2세정공정을 진행하여 자연산화막을 제거하는 단계를 더 포함하는 것이 바람직하다.

삭제

(실시예)

이하, 첨부된 도면을 참고로하여 본 발명에 따른 캐패시터의 스토리지노드 전극 형성방법을 설명하기로 한다.

도 3a 내지 도 3f는 본 발명에 따른 캐패시터의 스토리지노드 전극 형성방법을 설명하기 위한 공정단면도이다.

본 발명에 따른 캐패시터의 스토리지노드전극 형성방법은, 도 3a에 도시된 바와 같이, 반도체기판(10) 위에 제 1절연막(11)을 형성하고 나서, 상기 제1절연막(11)을 선택식각하여 기판의 일부위를 노출시키는 개구부(12)를 형성한다. 이때, 상기 기판(10)은, 도면에 도시되지 않았지만,소자의 활성영역을 정의하는 소자격리막 및 웰이 각각 형성되며, 게이트, 소오스/드레인을 포함한 트랜지스터가 구비된다. 또한, 상기 개구부(12)에 의해 노출된 부분은 소오스 또는 드레인이 된다. 이어, 상기 개구부(12)를 포함한 기판 상에 제 1다결정실리콘막(미도시)을 증착하고 나서, 상기 제 1다결정실리콘막을 화학적 기계적 연마(Chemical Mechanical Polishing)하여 개구부(12)를 매립시키는 플러그(13)를 형성한다.

그런 다음, 상기 플러그(13)를 포함한 기판 전면에 실리콘질화막(14) 및 제 2절연막(15)을 차례로 형성한 다음, 상기 제 2절연막(15) 위에 플러그(13)와 대응되는 부위를 노출시키는 감광막 패턴(16)을 형성한다. 이때, 상기 제2절연막(15)은 스토리지노드 전극 간을 분리시키기 위한 것으로서, SiO2막 및 불순물을 함유한 SiO2막 중 어느 하나를 이용한다.

이후, 도 3b에 도시된 바와 같이, 상기 감광막패턴을 마스크로 하여 상기 제 2절연막을 식각하여 스토리지노드 콘택(17)을 형성한다. 이때, 상기 제 2절연막 식각 공정에서 실리콘질화막(14)은 식각정지막으로서의 역할을 한다. 이어, 상기 감광막패턴을 제거하고 나서, 상기 스토리지노드 콘택(17)을 포함한 기판 전면에 불순물이 도핑된 비정질실리콘을 100∼500Å두께, 바람직하게는 300Å의 두께로 중착하여 실리콘막(18)을 형성한다.

그런 다음, 도 3c에 도시된 바와 같이, 실리콘막(18)을 상기 제 2절연막(15)의 표면이 노출되는 시점까지 비등방성 건식식각 방법으로 식각한다. 이 때, 실리콘막(18)은 스토리지노드 콘택(17)의 하부표면에 형성된 것도 식각되어 제 2절연막(15)의 측면에만 잔류하게 된다. 상기 잔류된 실리콘막(18)을 열처리하여 표면에 HSG(HemiSpheric Grain: 이하, 반구형 입자이라 칭함)(18a)를 성장시킨다.
또한, 실리콘막(18)을 형성하는 도 3b 단계에서 이 실리콘막(18)의 표면이 울퉁불퉁하여 반구형 입자(18a)를 갖도록 형성하는 것에 의해 열처리 과정을 생략할 수도 있다. 상기에서 표면에 반구형 입자(18a)를 갖는 실리콘막(18)은 530∼570℃의 온도 및 0.9∼3토르의 압력 하에서 SiH4가스를 소스가스로 사용하여 증착하는 것에 의해 형성될 수 있다.

이후, 도면에 도시되지 않았지만, 상기 잔류된 실리콘막에 제 1세정공정을 진행하여 자연산화막을 제거하고 나서, 세정공정이 완료된 결과물에 1E-4토르 이하의 압력에서 실리콘 소스가스를 이용하여 진공어닐을 실시한다. 이어, 상기 제 3산 화막을 포함한 기판 전면에 도전막을 증착하기 이전에, 먼저 제 2세정공정(미도시)을 진행하여 자연산화막을 제거한다.

그런 다음, 도 3d에 도시된 바와 같이, 상기 반구형입자를 포함한 잔류된 실리콘막을 산화시킨다. 미설명된 도면부호 18b는 반구형입자를 포함한 실리콘막이 상기 산화공정에 의해 산화막으로 변화된 것을 보인 것으로서, 이하에서는 산화막이라 칭한다. 여기서, 산화막(18b)은 표면이 HSG형태로서, 울퉁불퉁한 구조를 가진다. 이어, 상기 결과물 위에 스토리지노드 콘택(17)을 채우도록 도전막(19)을 증착한다. 이때, 상기 도전막(19)을 불순물이 도핑된 다결정실리콘막으로 형성하거나, 다결정실리막 대신 TiN, Ti, WN, W, Al, Cu 및 Pt 중 어느 하나의 금속막 또는 TiSix 및 WSix 중 어느 하나의 금속실리사이드막으로 형성한다.

이후, 도 3e에 도시된 바와 같이, 상기 도전막(19)을 화학적 기계적 연마하여 캐패시터의 스토리지노드 전극(S2)을 분리시킨다. 이때, 상기 스토리지노드 전극(S2)은 반구형입자의 역상 구조로서, 표면적이 반구형입자를 적용했을때 만큼 증가된 올록볼록한 표면을 갖는 스택(stack)타입이며, 스토리지노드 콘택과의 접촉면적 및 지지하는 힘이 증가된 안정한 구조를 가진다.

그런 다음, 도 3f에 도시된 바와 같이, 상기 스토리지노드 전극(S2) 측면의 산화막 및 제 2절연막을 제거한다. 이후, 도면에 도시되지는 않았으나, 상기 스토 리지노드 전극(S2) 구조 위에 유전체막을 개재시켜 플레이트전극을 형성하여 캐패시터 제조를 완료한다.

도 4 및 도 5는 기존의 스토리지노드 전극을 도시한 도 1및 도 2와 비교하여 본 발명에 따른 캐패시터의 스토리지노드 전극에 대한 이해를 돕기 위한 도면으로서, 도 4은 본 발명에 따른 캐패시터의 스토리지노드 전극의 평면도이고, 도 5는 도 3의 CD선을 따라 절단한 단면도이다.

도 4 및 도 5에 도시된 바와 같이, 본 발명의 방법을 적용시켜 형성된 캐패시터의 스토리지노드전극은 HSG의 역상 구조로 올록볼록한 표면을 갖는 스택타입을 가짐에 따라, 기존의 실린더형 스토리지노드 전극에 비해 캐패시턴스가 감소됨이 없이 스토리지노드 콘택과의 접촉면적이 증가되고 뿐만 아니라, 지지하는 힘 또한 증가된다.

이상에서와 같이, 본 발명은 올록볼록한 표면을 갖는 스택타입의 캐패시터의 스토리지노드 전극을 형성함으로써, 종횡비가 15이상이 되는 캐패시터 형성 시, 동일 부피에서 캐패시터를 형성한다고 가정할때, 기존의 실린더형 스토리지노드전극과 비교하여 캐패시턴스가 감소됨이 없이 스토리지노드 콘택과의 접촉면적 및 지지하는 힘이 증가된, 즉, 스토리지노드 전극의 강도(hardness)가 증가하게 된다. 따라서, 소자특성을 개선하여 수율을 향상시키고 디자인룰 감소에 대응할 수 있다.

또한, 본 발명은 스토리지노드 전극이 반구형 구조의 역상 형태를 가짐으로써, 제 2절연막 제거 시 스토리지노드 전극의 측면 일부가 떨어져 나갈 우려가 없 다.

기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

Claims (12)

1. 반도체기판 위에 스토리지노드 콘택을 가진 스토리지노드전극 분리용 절연막을 형성하는 단계와,

   상기 절연막 전면에 실리콘막을 증착하고 에치백하여 상기 절연막의 측면에만 잔류하는 반구형입자를 갖는 실리콘막을 형성하는 단계와,

   상기 반구형입자를 포함한 실리콘막을 산화시켜 반구형상의 산화막을 형성하는 단계와,

   상기 스토리지노드 콘택 내에 도전막을 채워 측면이 반구형상인 스토리지노드 전극을 형성하는 단계와,

   상기 산화막 및 절연막을 제거하는 단계를 포함하는 것을 특징으로 하는 캐패시터의 스토리지노드 전극 형성방법.
2. 제1항에 있어서, 상기 절연막을 SiO2막 및 불순물을 함유한 SiO2막 중 어느 하나로 형성하는 것을 특징으로 하는 캐패시터의 스토리지노드 전극 형성방법.
3. 제1항에 있어서, 상기 반구형입자를 갖는 실리콘막을 불순물이 도핑된 비정질실리콘막을 100∼500Å두께로 증착하고 열처리하여 형성하는 것을 특징으로 하는 캐패시터의 스토리지노드 전극 형성방법.
4. 제 1항에 있어서, 상기 반구형입자를 갖는 실리콘막을 530∼570℃의 온도 및 0.9∼3토르의 압력 하에서, SiH4가스를 실리콘 소스가스로 사용하여 표면이 울퉁불퉁하도록 형성하는 증착하여 형성하는 것을 특징으로 하는 캐패시터의 스토리지노드 전극 형성방법.
5. 제 1항에 있어서, 상기 실리콘막을 비등방성 건식 방법으로 식각하는 것을 특징으로 하는 캐패시터의 스토리지노드 전극 형성방법.
6. 제1항에 있어서, 상기 실리콘막의 식각공정 후에,

   상기 잔류된 실리콘막에 제 1세정공정을 진행하여 자연산화막을 제거하고 결과물에 1E-4토르 이하의 압력에서 실리콘 소스가스를 이용하여 진공 어닐을 실시하는 단계를 더 포함하는 것을 특징으로 하는 캐패시터의 스토리지노드 전극 형성방법.
7. 제 1항에 있어서, 상기 도전막을 TiN, Ti, WN, W, Al, Cu 및 Pt 중 어느하나의 금속막으로 형성하는 것을 특징으로 하는 캐패시터의 스토리지노드 전극 형성방법.
8. 삭제
9. 제 1항에 있어서, 상기 도전막을 TiSix 및 WSix 중 어느하나의 금속실리사이드막으로 형성하는 것을 특징으로 하는 캐패시터의 스토리지노드 전극 형성방법.
10. 삭제
11. 제 1항에 있어서, 상기 도전막을 형성하기 전에 제 2세정공정을 진행하여 자연산화막을 제거하는 단계를 더 포함하는 것을 특징으로 하는 캐패시터의 스토리지노드 전극 형성방법.
12. 삭제

Images