KR100611727B1 - 웨이퍼 건식 식각용 전극 및 건식 식각용 챔버 - Google Patents

웨이퍼 건식 식각용 전극 및 건식 식각용 챔버 Download PDF

Info

Publication number
KR100611727B1
KR100611727B1 KR1020050054795A KR20050054795A KR100611727B1 KR 100611727 B1 KR100611727 B1 KR 100611727B1 KR 1020050054795 A KR1020050054795 A KR 1020050054795A KR 20050054795 A KR20050054795 A KR 20050054795A KR 100611727 B1 KR100611727 B1 KR 100611727B1
Authority
KR
South Korea
Prior art keywords
wafer
electrode
protrusion
insulator
dry etching
Prior art date
Application number
KR1020050054795A
Other languages
English (en)
Inventor
김영렬
Original Assignee
주식회사 씨싸이언스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 씨싸이언스 filed Critical 주식회사 씨싸이언스
Priority to KR1020050054795A priority Critical patent/KR100611727B1/ko
Priority to PCT/KR2006/002284 priority patent/WO2006137653A1/en
Priority to TW095121973A priority patent/TW200723396A/zh
Application granted granted Critical
Publication of KR100611727B1 publication Critical patent/KR100611727B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H01J37/32642—Focus rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32541—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 반도체 집적 회로 소자 제조 공정에 사용되는 건식 식각용 전극과 이를 이용한 건식 식각 챔버의 구성에 관한 것으로, 본 발명에 따른 식각용 전극 및 챔버는 한쌍의 제1 및 제2전극으로 이루어지며, 상기 제1전극은 상기 웨이퍼 가장자리의 상면 및 하면중 어느 일측과 대향하는 환형의 제1돌출부 및 제1비돌출부를 구비하여 중심부로부터 제1돌출부 내경에 이르는 부위에 절연체가 부착되고, 상기 제2전극은 상기 웨이퍼 가장자리의 상면 및 하면중 다른 일측과 대향하면서 상기 제1돌출부 및 제1비돌출부의 외경보다 각각 치수가 작게 형성된 제2돌출부 및 제2비돌출부를 구비하며 중심부에는 웨이퍼를 재치하는 절연체 재질의 승강 플레이트가 승강자재하게 설치되고, 상기 제1전극의 제1비돌출부에는 절연체인 상부 포커스링이 설치되고, 상기 제2전극의 제2비돌출부에는 절연체인 아우터링과 하부 포커스링이 설치되며, 상기 승강 플레이트와 연동하여 승강하면서 상기 웨이퍼를 정위치에 정렬시키는 후핑링이 설치되어 있는 것을 특징으로 한다.
본 발명의 전극을 이용한 건식 식각용 챔버에 의하면, 반도체 제조 공정 중에서 별도의 추가 공정을 요하지 않으면서 웨이퍼 가장자리 부위의 상면과 측면은 물론 하면에 적층된 여러 가지 이물질들을 건식 식각 방식의 단일 공정으로 선택적으로 제거할 수 있으므로, 종래의 방식 대비하여 공정 싸이클 타임을 단축시킬 수 있어, 공정 비용의 절감과 수율, 품질 및 생산성 향상에 기여할 수가 있다.
웨이퍼, 가장자리 식각, 건식, 식각, 이물질, 파티클, 플라즈마, 전극, 돌출부, 비돌출부,　절연체, 후핑링

Description

웨이퍼 건식 식각용 전극 및 건식 식각용 챔버{Electrodes for Dry Etching of Wafer and Dry Etching Chamber}
도 1은 본 발명에 따른 웨이퍼 건식 식각용 전극의 부분 단면도.
도 2는 본 발명에 따른 한쌍의 돌출형 전극을 이용한 건식 식각용 챔버의 일예를 나타내는 도면으로서, 플라즈마 영역과 플라즈마 제한 영역을 설명하는 도면.
도 3은 본 발명에 따른 돌출형 전극을 이용한 건식 식각 장치의 챔버 구성을 나타내는 단면도.
도 4는 웨이퍼 이탈을 방지하기 위한 후핑링이 설치된 건식 식각 장치의 챔버 구성을 나타내는 단면도.
도 5는 후핑링을 이용하여 웨이퍼가 제2전극의 돌출부에 안착될 때 슬라이딩을 방지하기 위해 후핑링이 상승하여 위치하는 상태를 나타내는 단면도.
도 6은 후핑링의 구조를 상세하게 나타내는 도면.
도 7은 본 발명의 전극을 이용한 건식 식각용 챔버의 구성에 의한 웨이퍼의 식각 영역을 나타내는 도면.
도 8은 웨이퍼 가장자리 부분의 제거되어야 할 이물질의 적층상태를 나타내는 도면.
※ 도면의 주요 부분에 대한 부호의 설명 ※
10 : 제1전극 10a : 제1돌출부
10b : 제1비돌출부 20 : 제2전극
20a : 제2돌출부 20b : 제2비돌출부
90 : 상부 포커스링 100 : 아우터링
110 : 하부 포커스링 120 : 후핑링
본 발명은 반도체 집적 회로 소자 제조 공정에 사용되는 건식 식각용 전극과 이를 이용한 건식 식각 챔버의 구성에 관한 것으로, 보다 상세하게는 한쌍의 환형 돌출형 대향 전극을 이용하여 웨이퍼 가장자리에 제한적으로 플라즈마를 형성시켜 웨이퍼 상의 미세 패턴의 손상 없이 웨이퍼 가장자리 상면, 측면, 그리고 하면의 이물질을 단일의 공정으로 제거할 수 있는 건식 식각용 전극 및 건식 식각 챔버의 구성에 관한 것이다.
통상적으로, 고집적도 반도체 소자를 제조하는 과정에서는 도 7에서와 같이 웨이퍼(30)와 웨이퍼상의 미세패턴(31) 그리고 미세패턴이 형성되지 않는 가장자리 부위에 적층 되어진 폴리막, 산화막, 금속막 등(32, 33)이 에칭 또는 화학 증착 공정 후에 남게 된다. 또한 웨이퍼의 운송 또는 캐리어와의 접촉에 의하여 웨이퍼 (30)의 가장자리와 하면에 이물질이 발생되며, 공정 중 상기의 파티클 소스가 웨이퍼의 미세패턴이 형성된 영역으로 유입되어 패턴에 손상을 입히는 경우가 발생된다.
이외에도, 최근에 반도체 소자의 게이트 전극이 텅스텐 실리사이트에서 텅스텐 게이트 전극으로, 커패시터 절연막은 ONO구조에서 탄탈늄 옥사이드로 바뀌고, 포토 마스크 미세 패턴 형성을 위한 유기성 바텀 아크 및 무기성 아크층인 SiON, 베리어 메탈인 Ti, TiN층을 사용되어지고, 또한 비메모리 공정에서 절연층으로 사용되는 유전률이 낮은 물질을 이용한 공정 적용이 늘어나고 있다. 이러한 변화로 인해 에칭 또는 화학 증착 공정 후 발생되는 웨이퍼 가장자리의 폴리머(Polymer)나 스토퍼(Stopper) 막질의 리프팅 (Lifting) 현상 등으로 전/후 공정 중 가장자리 파티클 소소(Particle Source)가 미세패턴 부위에 유입되면서 수율 저하의 직접적인 원인으로 작용하고 있다. 특히 웨이퍼의 직경이 200mm(8inch)에서 300mm(12inch)로 늘어남에 따라 가장자리 부위의 면적 증가로 인한 파티클 오염 소스는 증가하고 있으며, 고집적 회로 구성에 따른 미세 파티클의 관리가 수율과 칩의 신뢰성에 직접적인 영향을 초래하므로 가장자리 이물질(파티클 소스)을 완전히 제거해야 할 필요성이 증가되고 있다.
상기 기술한 내용과 같이 웨이퍼 가장자리 이물질을 제거하기 위하여 종래에는 습식 식각에 의한 웨이퍼 가장자리 이물질 제거 방식을 사용하였으나, 습식 공정은 그 단계가 복잡하며 공정 수행에 있어서 산화막 증착, 감광제 도포, 감광막 건식 제거, 산화막 제거 습식 식각, 감광막 제거, 세정, 질화막 습식 식각 등을 위 한 여러 가지 장치가 필요하게 되는 것에 의한 비용 증가 및 다층 막질에 대한 단일 공정을 진행할 수 없다는 문제와, 공정 싸이클 타임(TAT : Turn Around Time)이 증가하는 문제, 그리고 습식 공정 적용에 따른 새로운 파티클 소스의 생성과 화학 용액을 사용함으로 인한 소모성 비용의 증가와 공정후의 용액은 반응성이 강하고 환경에 나쁜 공해물질로서 남겨져 별도의 처리 비용을 감수해야 하는 등의 단점이 있다.
종래의 또 다른 예로서, 건식 식각을 이용한 폴리 실리콘막 제거 공정에서도 선택적으로 웨이퍼 가장자리의 상면, 측면, 하면을 동시에 제거할 수 없다는 단점과 웨이퍼 측면과 하면의 경우 식각이 되지않거나, 식각률이 낮은 이유로 웨이퍼 측면 또는 하면의 이물질을 충분히 제거하기 위해서는 별도의 추가 공정이 요구되어 습식에서와 마찬가지로 추가 비용 부담이 증가되는 문제점을 가지고 있다.
본 발명은 상기와 같은 제반 문제점들을 해소하기 위해 안출된 것으로서, 그 목적은 반도체 제조 공정 중에서 웨이퍼 가장자리 부위의 상면과 측면은 물론 하면에 형성된 이물질들을 웨이퍼 미세패턴의 손상없이 건식 식각을 이용하여 단일 공정으로 효과적으로 제거할 수 있는 웨이퍼 건식 식각용 전극과 이를 이용한 건식 식각 챔버를 제공하는 데에 있다.
상기와 같은 목적을 달성하기 위하여, 본 발명에 따른 웨이퍼 건식 식각용 전극은, 플라즈마를 형성시켜 웨이퍼 가장자리의 이물질을 제거하는 제1 및 제2의 한쌍의 웨이퍼 건식 식각용 전극에 있어서, 상기 제1전극은 상기 웨이퍼 가장자리의 상면 및 하면중 어느 일측과 대향하는 환형의 제1돌출부 및 제1비돌출부를 구비하고, 상기 제2전극은 상기 웨이퍼 가장자리의 상면 및 하면중 다른 일측과 대향하면서 상기 제1돌출부 및 제1비돌출부의 외경보다 각각 치수가 작게 형성된 제2돌출부 및 제2비돌출부를 구비하며, 상기 제1전극의 중심부로부터 제1돌출부 내경에 이르는 부위에 절연체가 부착되고, 상기 제2전극의 중심부에는 웨이퍼를 재치하는 절연체 재질의 승강 플레이트가 승강할 수 있도록 개구부를 보유하는 것을 특징으로 한다.
여기서, 상기 제2전극의 제2돌출부의 직경은 안착되는 웨이퍼의 직경보다 작고, 상기 제1전극의 제1돌출부의 직경은 상기 웨이퍼의 직경보다 크며, 상기 절연체는 세라믹, 석영, 폴리마이드 중에서 선택된다.
또한, 본 발명은, 진공챔버 내에서 공급되는 공정가스와 RF파워에 의해 한쌍의 제1 및 제2전극 사이에 플라즈마를 형성시켜 웨이퍼 가장자리의 이물질을 제거하는 웨이퍼 건식 식각용 전극챔버에 있어서, 상기 제1전극은 상기 웨이퍼 가장자리의 상면 및 하면중 어느 일측과 대향하는 환형의 제1돌출부 및 제1비돌출부를 구비하여 중심부로부터 제1돌출부 내경에 이르는 부위에 절연체가 부착되고, 상기 제2전극은 상기 웨이퍼 가장자리의 상면 및 하면중 다른 일측과 대향하면서 상기 제1돌출부 및 제1비돌출부의 외경보다 각각 치수가 작게 형성된 제2돌출부 및 제2비돌 출부를 구비하며 중심부에는 웨이퍼를 재치하는 절연체 재질의 승강 플레이트가 승강자재하게 설치되고, 상기 제1전극의 제1비돌출부에는 절연체인 상부 포커스링이 설치되고, 상기 제2전극의 제2비돌출부에는 절연체인 아우터링과 하부 포커스링이 설치되며, 상기 승강 플레이트와 연동하여 승강하면서 상기 웨이퍼를 정위치에 정렬시키는 후핑링이 설치되어 있는 것을 특징으로 한다.
그리고, 상기 상하부 포커스링은 세라믹, 석영, 폴리마이드 중에서 선택되고, 상기 제1전극의 중심부에 설치되는 절연체와 상기 승강 플레이트 상에 재치되는 웨이퍼의 상면 사이의 거리는 0.3~0.5mm로 유지되는 것을 특징으로 한다.
이하 본 발명의 바람직한 실시예를 첨부도면에 의거하여 상세히 설명한다.
본 발명에 따른 웨이퍼 건식 식각용 전극은, 도 1과 같이 상/하로 대향하는 제1전극(10)과 제2전극(20)을 가지고 있으며 통상적인 전극 형태인 원형 평판 구조를 가진다. 제1전극(10)의 경우 환형 돌출부(10a)와 비돌출부(10b)의 형태를 구비하고 환형 돌출부(10a) 내측으로 절연체로 이루어진 상부 절연체(11)와 환형 돌출부(10a) 외측으로 절연체로 이루어진 상부 포커스링(90)을 가진다. 제2전극(20)은 제1전극(10)과 마찬가지로 환형 돌출부(20a)와 비돌출부(20b)를 구비하며, 웨이퍼가 안착되는 환형 돌출부(20a)의 직경은 웨이퍼의 직경보다 작은 것을 특징으로 한다. 환형 돌출부(20a) 내측에는 개구부(20c)가 형성되어 있으며, 이 영역에 절연체를 이용한 승강 플레이트(40)가 설치된다. 웨이퍼가 안착되는 제2전극(20)에 RF 파워(전력단)가 연결되어지고, 대향하는 제1전극(10)은 그라운드에 접지된다.
도 2에서 보여지듯이 RF 파워(50)가 연결되는 제2전극(20)의 환형 돌출부(20a)에 웨이퍼가 재치되고, 제1전극(10)은 그라운드에 접지되어 대향하는 전극의 돌출부 간에 전기장이 형성되고 상부 절연체(11)와 제1전극(10) 사이로 공정 가스(80)가 분사되어져, 도 2에 도시된 "B" 영역에 플라즈마가 제한적으로 형성되어진다. 이때 도시된 "A" 영역과 "C" 영역의 경우는 절연물질에 의해 전기장을 상쇄시키고 대향하는 두 전극(10, 20)의 환형 돌출부(10a, 20a) 간의 "B" 영역에 강한 전기장이 형성되어 "B" 영역에 한정된 플라즈마가 웨이퍼 가장자리를 따라 환형 도우넛 형태로 형성되는 식각 챔버 형태를 갖는다. 이때 웨이퍼 미세패턴이 형성되어있는 "A" 영역의 플라즈마 형성을 제한하기 위하여 제1전극(10)의 돌출부(10a) 내부에 구비된 절연체(11)와 웨이퍼(30) 간의 거리(도 6에서 "d" 영역)는 공정 중에 0.5mm 이상을 넘지 않는 범위에서 설정하고, 충분한 두께의 절연체를 부착한다. 이때 절연 물질로는 세라믹(Ceramic), 석영(Quartz), 폴리마이드(Polymide) 등을 사용할 수 있다. 도 2의 "C" 영역의 경우, 두 전극(10, 20)의 돌출부 외경부에 충분한 두께의 절연체를 구비함으로써 "C" 영역의 전기장을 상쇄시켜 플라즈마를 제한하여 플라즈마에 의한 진공 챔버 내벽의 손상이 방지된다.
도 3은 상술한 대향하는 환형의 돌출(10a, 20a) 전극을 이용한 건식 식각 챔버의 구성의 예를 보여 준다. 상부에 위치하는 제1전극의 중심부(80)로 공정 가스가 주입되고 제1전극(10)과 상부 절연체(11) 사이 공간을 통해 웨이퍼 가장자리로 균일하게 공정 가스가 분사된다. 이때 짧은 이동 거리에서의 공정 가스의 충분한 확산을 위해 상기의 공정 가스 분사 간격은 0.3mm 이상이 되도록 한다. 플라즈마를 웨이퍼(30) 가장자리로 제한하기 위하여 제 1 전극(10)의 돌출부 외곽에 상부 포커스링(90)을 구비하고, 상부 포커스링(90)의 재질은 전기장/전자기장을 상쇄시키기 위해 절연체를 사용한다.
RF 전력(50)이 인가되는 제2전극(20)의 환형 돌출부(20a)의 내경 개구부(40)에는 웨이퍼(30)를 이송장치(Robot)로부터 받아 제2전극(20)의 돌출부에 재치하기 위해 사용되는 승강 플레이트(40)가 설치된다. 또한 제2전극 (20)의 돌출부(20a) 외곽에는 아우터링(100)과 하부 포커스링(110)이 설치된다. 상기 아우터링(100)과 하부 포커스링(110)은 도 2의 "C" 영역의 전기장을 상쇄시켜 플라즈마를 "B" 영역에 한정하기 위해 절연체를 사용하고 절연물질로는 세라믹, 석영, 폴리마이드를 사용할 수 있다. 절연체의 두께는 전기장을 상쇄시킬 수 있는 충분한 두께를 사용하며 유전률이 낮은 절연물질을 사용한다. 이는 챔버 내에서 RF 파워(전력단)가 인가되어질 경우 스트레이 캐패시턴스(Stray Capacitance)를 낮추어 RF 효율을 높일 수 있다. 또한 절연체의 두께는 사용 전력에 따라 변경될 수 있다.
또한 웨이퍼가 챔버로 이송되어질 때, 제2전극(20)의 돌출부에 재치되면서 미세 슬라이딩이 발생될 우려가 있다. 이를 방지하기 위하여 도 4에 도시되어 있는 바와 같이 후핑링(120)을 아우터링(100) 외곽에 설치하고, 후핑링은 링의 내경부의 경사면에 의해 웨이퍼가 정위치에서 미세한 이탈이 발생할 경우 경사면을 따라 위치 보상이 이루어지는 기능을 갖는다.
즉, 도 6에 도시되어 있는 바와 같이, 후핑링(120)의 상부면이 중심에 가까운 내측은 평탄면(121a)으로 구성되어 있으나, 외측으로는 일정한 경사를 갖는 경 사면(121b)으로 이루어져 있고, 웨이퍼(30)의 직경과 평탄면(121a)과 경사면(121b)의 교차에 의해서 형성되는 교선(121c)의 직경이 동일하기 때문에, 기울어지거나 제2전극(20)의 중심과 웨이퍼(30)의 중심이 일치하지 않은 상태로 웨이퍼(30)가 하강하면, 기울어진 부분 또는 중심에서 많이 벗어난 부분이 먼저 후핑링(120)의 경사면(121b)에 닿게된다. 웨이퍼(30)의 기울어짐 또는 편심에 의해서 후핑링(120)의 경사면(121b)에 먼저 닿은 웨이퍼(30)의 하부 측면부분은 경사면을 타고 내려와서 후핑링(120) 상부면의 평탄면(121a)에 안착된다. 후핑링(120)의 상부면의 외측으로 경사면(121b)이 형성되어 있고 평탄면(121a)의 외경과 웨이퍼의 외경이 동일하기 때문에, 경사면(121b)에 웨이퍼의 일부분이 먼저 닿으면 경사면(121b)을 타고 내려와 평탄면(121a)에 정확하게 수평으로 안착하게 된다.
도 5에 도시되어 있는 바와 같이, 후핑링(120)은 진공 챔버(미도시) 외부에 설치된 실린더(130)에 의해 승강되어지고 웨이퍼가 승강 플레이트(40)에 의해 하강하여 스테이지에 재치될 때, 후핑링(120)은 제2전극(20)의 스테이지 높이까지 승강하여 후핑링(120)의 내경 홈 내에서 웨이퍼가 제2전극(20) 스테이지에 재치될 때 슬라이딩이 발생한 경우라도 내경 경사면에 의해 웨이퍼의 위치를 보정할 수 있도록 한 것을 특징으로 한다. 또한 후핑링(120)은 그라운드에 접지되고 공정에 따라 위치를 변경하여 웨이퍼 하면(30c) 영역의 식각률을 조절할 수 있게 구성한다.
도 7은 웨이퍼 가장자리 영역의 식각 영역을 제한하는 챔버 구성에 대해 나타내고 있다.
웨이퍼 상면(30a)의 경우 상부 절연체(11)의 외경(크기)에 의해 도시한 "b" 영역의 식각 범위를 결정할 수 있으며, 웨이퍼 하면(30c)의 경우 또한 제2전극(20)의 환형 돌출부 외곽에 구성된 아우터링(100)의 외경에 의해 도시한 "b+c" 영역의 식각 범위를 공정 조건에 따라 결정할 수 있다. 도시한 "d"의 거리는 상술한 바와 같이 공정에서의 웨이퍼(30)와 상부 절연체(11) 간의 거리다. "d"의 거리는 웨이퍼 미세패턴에 손상을 주지 않고 플라즈마를 제한하기 위해 0.3mm ~ 0.5mm 사이에서 선택적으로 사용할 수 있다. 상기 거리는 통상적인 플라즈마에서의 쉬스(Sheath) 영역의 2배 이하로 결정된다. 상기와 같이 식각 공정이 진행되는 동안 종래와 마찬가지로 웨이퍼(30)로부터 제거된 이물질들과 반응가스는 배출구(70)를 통하여 펌핑-아웃 된다.
본 발명에 의한 웨이퍼의 가장자리에 대한 건식 식각은 [표1]에 나타낸 식각용 반응가스의 조합을 이용하여 해당 물질들을 제거할 수 있다.
이물질 종류 식각용 반응가스
무기성 아크(SiON) CF4, SF6
유기성 아크(CxSiy) CF4, O2
산화막(SiO2) CF4, CHF3, C4F8, C2F6, Ar, O2, C4F8, CH2F2
질화막(Si3N4) CF4, SF6, CHF3, Ar, O2
폴리실리콘(Si) HBr, Cl2, CCl4, SF6, O2
텅스텐실리사이드(WSix) SF6, Cl2
텅스텐(W) SF6, CF4, Ar, O2
알루미늄(Al) Cl2, CCl4, BCl3
구리(Cu) Cl2
탄탈늄옥사이드(TaO2) SF6/Cl2/CF4
탄탈늄옥시나이트라이드(TaON) SF6/Cl2/CF4
타이타늄(Ti) CF4, SF6
타이타늄실리사이드(TiSix) SF6, CF4, O2
SOG,［RxSiOySiO2］n, H(SiO3/2)n SF6, CF4, O2
상술한 본 발명의 전극을 이용한 건식 식각용 챔버에 의하면, 반도체 제조 공정 중에서 별도의 추가 공정을 요하지 않으면서 웨이퍼 가장자리 부위의 상면과 측면은 물론 하면에 적층된 여러 가지 이물질들을 건식 식각 방식의 단일 공정으로 선택적으로 제거할 수 있으므로, 종래의 방식 대비하여 공정 싸이클 타임을 단축시킬 수 있어, 공정 비용의 절감과 수율, 품질 및 생산성 향상에 기여할 수가 있다.

Claims (6)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 진공챔버 내에서 공급되는 공정가스와 RF파워에 의해 한쌍의 제1 및 제2전극 사이에 플라즈마를 형성시켜 웨이퍼 가장자리의 이물질을 제거하는 웨이퍼 건식 식각용 전극챔버에 있어서,
    상기 제1전극은 상기 웨이퍼 가장자리의 상면 및 하면중 어느 일측과 대향하는 환형의 제1돌출부 및 제1비돌출부를 구비하여 중심부로부터 제1돌출부 내경에 이르는 부위에 절연체가 부착되고, 상기 제2전극은 상기 웨이퍼 가장자리의 상면 및 하면중 다른 일측과 대향하면서 상기 제1돌출부 및 제1비돌출부의 외경보다 각각 치수가 작게 형성된 제2돌출부 및 제2비돌출부를 구비하며 중심부에는 웨이퍼를 재치하는 절연체 재질의 승강 플레이트가 승강자재하게 설치되고, 상기 제1전극의 제1비돌출부에는 절연체인 상부 포커스링이 설치되고, 상기 제2전극의 제2비돌출부에는 절연체인 아우터링과 하부 포커스링이 설치되며, 상기 승강 플레이트와 연동하여 승강하면서 상기 웨이퍼를 정위치에 정렬시키는 후핑링이 설치되어 있는 것을 특징으로 하는 웨이퍼 건식 식각용 챔버.
  5. 제4항에 있어서, 상기 상하부 포커스링은 세라믹, 석영, 폴리마이드 중에서 선택되는 것을 특징으로 하는 웨이퍼 건식 식각용 챔버.
  6. 제4항에 있어서, 상기 제1전극의 중심부에 설치되는 절연체와 상기 승강 플레이트 상에 재치되는 웨이퍼의 상면 사이의 거리는 0.3~0.5mm로 유지되는 것을 특징으로 하는 웨이퍼 건식 식각용 챔버.
KR1020050054795A 2005-06-24 2005-06-24 웨이퍼 건식 식각용 전극 및 건식 식각용 챔버 KR100611727B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020050054795A KR100611727B1 (ko) 2005-06-24 2005-06-24 웨이퍼 건식 식각용 전극 및 건식 식각용 챔버
PCT/KR2006/002284 WO2006137653A1 (en) 2005-06-24 2006-06-15 Electrodes for dry etching of wafer and dry etching chamber
TW095121973A TW200723396A (en) 2005-06-24 2006-06-20 Electrodes for dry etching of wafer and dry etching chamber

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050054795A KR100611727B1 (ko) 2005-06-24 2005-06-24 웨이퍼 건식 식각용 전극 및 건식 식각용 챔버

Publications (1)

Publication Number Publication Date
KR100611727B1 true KR100611727B1 (ko) 2006-08-10

Family

ID=37570638

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050054795A KR100611727B1 (ko) 2005-06-24 2005-06-24 웨이퍼 건식 식각용 전극 및 건식 식각용 챔버

Country Status (3)

Country Link
KR (1) KR100611727B1 (ko)
TW (1) TW200723396A (ko)
WO (1) WO2006137653A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130137962A (ko) * 2012-06-08 2013-12-18 세메스 주식회사 기판처리장치

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8485128B2 (en) * 2010-06-30 2013-07-16 Lam Research Corporation Movable ground ring for a plasma processing chamber
KR20180080520A (ko) * 2017-01-04 2018-07-12 삼성전자주식회사 포커스 링 및 이를 포함하는 플라즈마 처리 장치

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3521587B2 (ja) * 1995-02-07 2004-04-19 セイコーエプソン株式会社 基板周縁の不要物除去方法及び装置並びにそれを用いた塗布方法
DE19622015A1 (de) * 1996-05-31 1997-12-04 Siemens Ag Verfahren zum Ätzen von Zerstörungszonen an einem Halbleitersubstratrand sowie Ätzanlage
KR100433008B1 (ko) * 2001-04-18 2004-05-31 (주)소슬 플라즈마 식각 장치
KR100442194B1 (ko) * 2002-03-04 2004-07-30 주식회사 씨싸이언스 웨이퍼 건식 식각용 전극
KR100585089B1 (ko) * 2003-05-27 2006-05-30 삼성전자주식회사 웨이퍼 가장자리를 처리하기 위한 플라즈마 처리장치,플라즈마 처리장치용 절연판, 플라즈마 처리장치용하부전극, 웨이퍼 가장자리의 플라즈마 처리방법 및반도체소자의 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130137962A (ko) * 2012-06-08 2013-12-18 세메스 주식회사 기판처리장치
KR101974420B1 (ko) * 2012-06-08 2019-05-02 세메스 주식회사 기판처리장치 및 방법

Also Published As

Publication number Publication date
TW200723396A (en) 2007-06-16
WO2006137653A1 (en) 2006-12-28

Similar Documents

Publication Publication Date Title
JP4152895B2 (ja) 半導体ウェーハ乾式蝕刻用電極
US8252140B2 (en) Plasma chamber for wafer bevel edge processing
KR100738850B1 (ko) 플라즈마 에칭 챔버에 대한 다단계 세정
KR100530246B1 (ko) 자체 세정가능한 에칭 공정
US9184043B2 (en) Edge electrodes with dielectric covers
KR102483741B1 (ko) 진보된 패터닝 프로세스에서의 스페이서 퇴적 및 선택적 제거를 위한 장치 및 방법들
TWI381440B (zh) 用以去除晶圓之斜邊與背側上之薄膜的設備及方法
TWI545647B (zh) 利用大於晶圓直徑之電漿禁區環來控制斜角蝕刻膜輪廓
US6796314B1 (en) Using hydrogen gas in a post-etch radio frequency-plasma contact cleaning process
US20150214101A1 (en) Methods for etching a dielectric barrier layer in a dual damascene structure
KR101299661B1 (ko) 정규형 저유전율 유전체 재료 및/또는 다공형 저유전율유전체 재료의 존재 시 레지스트 스트립 방법
JP2006303063A (ja) 半導体装置の製造方法
KR100676206B1 (ko) 반도체 디바이스 제조설비에서의 프로세스 챔버 세정 방법
WO2011068029A1 (ja) 半導体装置の製造方法
KR100611727B1 (ko) 웨이퍼 건식 식각용 전극 및 건식 식각용 챔버
US20050161435A1 (en) Method of plasma etching
TW200816305A (en) Plasma eetching method
JP2005353698A (ja) エッチング方法
JP3986808B2 (ja) ドライエッチング方法
KR100386453B1 (ko) 반도체 장치의 에지 비드 제거 방법
CN116457919A (zh) 用于半导体图案化应用的氧化锡及碳化锡材料
CN111406307A (zh) 在半导体晶片上制造厚氧化物特征的方法
KR20030012111A (ko) 반도체 장치의 플레이트 식각 방법
US20080303098A1 (en) Semiconductor Device Manufactured Using a Method to Reduce CMP Damage to Low-K Dielectric Material
KR20010011718A (ko) 그 측벽이 경사진 식각마스크를 이용한 반도체 소자의 패턴 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
O035 Opposition [patent]: request for opposition
O133 Decision on opposition [patent]: notification of invalidation of opposition
O132 Decision on opposition [patent]
O074 Maintenance of registration after opposition [patent]: final registration of opposition
FPAY Annual fee payment

Payment date: 20120802

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130806

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140805

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150803

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160805

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee