KR100609323B1 - 배선 기판, 전기 광학 장치 및 그 제조 방법, 전자 기기 - Google Patents

배선 기판, 전기 광학 장치 및 그 제조 방법, 전자 기기 Download PDF

Info

Publication number
KR100609323B1
KR100609323B1 KR1020040005003A KR20040005003A KR100609323B1 KR 100609323 B1 KR100609323 B1 KR 100609323B1 KR 1020040005003 A KR1020040005003 A KR 1020040005003A KR 20040005003 A KR20040005003 A KR 20040005003A KR 100609323 B1 KR100609323 B1 KR 100609323B1
Authority
KR
South Korea
Prior art keywords
wiring
bank
substrate
conductive layer
layer
Prior art date
Application number
KR1020040005003A
Other languages
English (en)
Other versions
KR20040071595A (ko
Inventor
아오키고지
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20040071595A publication Critical patent/KR20040071595A/ko
Application granted granted Critical
Publication of KR100609323B1 publication Critical patent/KR100609323B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/22—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of auxiliary dielectric or reflective layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 목적은 뱅크의 좌우 비대칭성을 감소시키는데 있다.
배선 기판은 기판(10)과, 기판(10)의 위쪽에 설치되고 복수의 영역을 구획하기 위한 뱅크(30)와, 뱅크(30)와 기판(10) 사이에 병렬로 형성된 도전층(52)과 제 1 및 제 2 배선(54, 62)을 갖는다. 제 1 배선(54)은 제 2 배선(62)보다도 기판(10)에 가까운 위치에 형성되어 있다. 제 1 및 제 2 배선(54, 62)은 폭 방향으로 어긋나게 배치되어 있다. 도전층(52)은 제 2 배선(62)보다도 기판(10)에 가까운 위치에 형성되어 있다. 도전층(52) 및 제 2 배선(62)은 폭 방향으로 어긋나게 배치되어 있다. 도전층(52) 및 제 1 배선(54)은 각각 반대의 폭 방향으로 제 2 배선(62)으로부터 비어져 나오는 부분을 갖도록 배치되어 이루어진다.
배선 기판, 버퍼층, 뱅크, 동작 영역

Description

배선 기판, 전기 광학 장치 및 그 제조 방법, 전자 기기{WIRING BOARD, ELECTRO-OPTICAL DEVICE, METHOD OF MANUFACTURING THE ELECTRO-OPTICAL DEVICE, AND ELECTRONIC INSTRUMENT}
도 1은 본 발명의 실시예에 따른 전기 광학 장치를 설명하는 도면.
도 2는 도 1의 II-II선 단면도.
도 3은 뱅크의 평면도.
도 4는 반도체막을 나타내는 도면.
도 5는 복수 층으로 이루어지는 배선층의 1개의 층에 위치하는 배선 패턴을 설명하는 도면.
도 6은 복수 층으로 이루어지는 배선층의 다른 층에 위치하는 배선 패턴을 설명하는 도면.
도 7은 본 발명의 실시예에 따른 전기 광학 장치의 동작을 설명하는 회로도.
도 8은 본 발명의 실시예에 따른 전기 광학 장치의 변형예를 설명하는 도면.
도 9는 본 발명의 실시예에 따른 전자 기기를 나타내는 도면.
도 10은 본 발명의 실시예에 따른 전자 기기를 나타내는 도면.
*도면의 주요 부분에 대한 부호의 설명*
1 : 전기 광학 장치
2 : 배선 기판
3 : 집적 회로 칩
10 : 기판
12 : 동작 영역
14 : 구동 회로
16 : 보조 회로
20 : 동작 소자
22 : 기능층
24 : 제 1 버퍼층
26 : 제 2 버퍼층
30 : 뱅크(bank)
31 : 상면(上面)
32 : 제 1 전극
33 : 측면(側面)
34 : 제 2 전극
35 : 측면
36 : 제 1 뱅크부
38 : 제 2 뱅크부
40 : 반도체막
42 : 베이스막
44 : 불순물 확산막
46 : 절연층
50 : 배선 패턴
52 : 도전층
54 : 제 1 배선
60 : 배선 패턴
62 : 제 2 배선
64 : 배선
66 : 밀봉 부재
71 : 배선
72 : 배선
80, 82, 84, 86 : 스위칭 소자
88 : 커패시터(커패시터)
110 : 기판
112 : 오목부
본 발명은 배선 기판, 전기 광학 장치 및 그 제조 방법, 전자 기기에 관한 것이다.
일렉트로루미네선스 패널에서는, 이웃끼리의 발광층을 구획하기 위해 뱅크가 형성된다. 뱅크 아래에는 배선이 형성되는 경우가 있다. 2개의 배선을 가능한 한 사이를 두어 배치하기 위해, 서로 다른 높이로서 다소라도 어긋난 위치에 배치하면, 그 위에 형성하는 뱅크가 좌우 비대칭으로 된다. 그 결과, 뱅크의 경사가 좌우 비대칭으로 되기 때문에, 각 발광층의 막 두께가 불균일해지는 경우가 있었다. 이것은 일렉트로루미네선스 패널에 한정되지 않으며, 복수의 기능층을 구획하기 위한 뱅크를 형성하고, 뱅크 아래에 복수의 배선이 지나가는 구조를 갖는 장치에 해당되는 것이다.
본 발명의 목적은 뱅크의 좌우 비대칭성을 감소시키는데 있다.
(1) 본 발명에 따른 배선 기판은, 기판과, 상기 기판의 위쪽에 설치되고, 복수의 영역을 구획하기 위한 뱅크와, 상기 뱅크와 상기 기판 사이에 형성된 도전층과 제 1 및 제 2 배선을 가지며, 상기 뱅크는 상면과 상기 상면을 사이에 끼우는 한 쌍의 측면을 포함하고, 상기 한 쌍의 측면은 상기 기판에 대하여 대칭 각도로 경사져 이루어진다. 본 발명에 의하면, 뱅크가 좌우 대칭으로 되어 있기 때문에, 뱅크에 의해 구획된 영역에 균일한 막을 형성할 수 있다.
(2) 이 배선 기판에 있어서, 상기 제 1 배선은 상기 제 2 배선보다도 상기 기판에 가까운 위치에 형성되어, 상기 제 1 및 제 2 배선은 폭 방향으로 어긋나게 배치되고, 상기 도전층은 상기 제 2 배선보다도 상기 기판에 가까운 위치에 형성되 어, 상기 도전층 및 상기 제 2 배선은 폭 방향으로 어긋나게 배치되며, 상기 도전층 및 상기 제 1 배선은 각각 반대의 폭 방향으로 상기 제 2 배선으로부터 비어져 나오는 부분을 갖도록 배치되어 이루어진다. 이것에 의하면, 제 2 배선의 양측으로부터 도전층 및 제 1 배선이 비어져 나오기 때문에, 그 위의 뱅크의 좌우 비대칭성을 감소시킬 수 있다.
(3) 이 배선 기판에 있어서, 상기 도전층이 상기 제 2 배선으로부터 비어져 나오는 길이와 상기 제 1 배선이 상기 제 2 배선으로부터 비어져 나오는 길이가 동일할 수도 있다.
(4) 이 배선 기판에 있어서, 상기 제 2 배선은 상기 한 쌍의 측면 사이의 방향에서 상기 뱅크의 중앙을 지나가도록 형성되어 있을 수도 있다.
(5) 이 배선 기판에 있어서, 상기 뱅크는 무기(無機) 재료로 이루어지는 제 1 뱅크부와, 유기(有機) 재료로 이루어지고 상기 제 1 뱅크부 위에 형성되는 제 2 뱅크부를 포함하며, 상기 제 2 배선은 상기 한 쌍의 측면 사이의 방향에서 상기 제 1 및 제 2 뱅크부의 각각의 중앙을 지나가도록 형성되어 있을 수도 있다.
(6) 이 배선 기판에 있어서, 상기 기판에는 오목부가 형성되고, 상기 도전층 및 상기 제 1 배선은 상기 오목부 내에 상기 기판의 표면을 초과하지 않는 높이로 배치되어 있을 수도 있다.
(7) 이 배선 기판에 있어서, 상기 도전층은 커패시터의 한쪽 전극일 수도 있다.
(8) 이 배선 기판에 있어서, 상기 제 1 및 제 2 배선은 각각 신호선 및 전원 선일 수도 있다.
(9) 이 배선 기판에 있어서, 상기 제 1 배선은 제 1 구동 회로의 일부를 구성하고, 상기 도전층 및 상기 제 2 배선은 제 2 구동 회로의 일부를 구성할 수도 있다.
(10) 본 발명에 따른 전기 광학 장치는, 상기 배선 기판과, 상기 배선 기판의 상기 뱅크에 의해 구획된 상기 복수의 영역의 각각에 배치된 기능층을 포함한다.
(11) 본 발명에 따른 전자 기기는, 상기 전기 광학 장치를 구비한 것이다.
(12) 본 발명에 따른 전기 광학 장치의 제조 방법은, 상기 배선 기판을 제작하는 것, 및 상기 배선 기판의 상기 뱅크에 의해 구획된 상기 복수의 영역의 각각에 기능층 재료를 함유하는 액체 재료를 배치함으로써 기능층을 형성하는 것을 포함한다. 본 발명에 의하면, 뱅크가 좌우 대칭으로 되어 있기 때문에, 액체 재료를 사용하여도, 균일한 기능층을 형성할 수 있다.
이하, 본 발명의 실시예에 대해서 도면을 참조하여 설명한다.
도 1은 본 발명의 실시예에 따른 전기 광학 장치를 설명하는 도면이다. 도 2는 도 1의 II-II선 단면도이다. 전기 광학 장치(1)는 표시 장치(예를 들어, 표시 패널) 등의 전기 광학 장치나 기억 장치일 수도 있다. 도 1에 나타낸 전기 광학 장치(1)는 유기 EL(Electroluminescence) 장치(예를 들어, 유기 EL 패널)이다. 전기 광학 장치(1)에는 배선 기판(예를 들어, 플렉시블(flexible) 기판)(2)이 부착되어, 전기적으로 접속되어 있다. 그 부착 및 전기적인 접속에는 이방성(異方性) 도 전 필름이나 이방성 도전 페이스트 등의 이방성 도전 재료를 사용할 수도 있다. 전기적인 접속은 접촉하는 것도 포함한다. 이것은 이하의 설명에서도 동일하다. 배선 기판(2)에는 도시하지 않은 배선 패턴 및 단자가 형성되어 있다. 배선 기판(2)에는 집적 회로 칩(또는 반도체 칩)(3)이 실장(實裝)되어 있다. 집적 회로 칩(3)은 전원 회로나 제어 회로 등을 갖고 있을 수도 있다. 그 실장에는 TAB(Tape Automated Bonding) 또는 C0F(Chip 0n Film)를 적용할 수도 있고, 그 패키지 형태는 TCP(Tape Carrier Package)일 수도 있다. 집적 회로 칩(3)이 실장된 배선 기판(2)을 갖는 전기 광학 장치(1)를 전자 모듈(예를 들어, 액정 모듈이나 EL 모듈 등의 표시 모듈)이라고 할 수 있다.
전기 광학 장치(1)는 기판(10)을 갖는다. 기판(10)은 리지드(rigid) 기판(예를 들어, 유리 기판, 실리콘 기판)일 수도 있고, 플렉시블 기판(예를 들어, 필름 기판)일 수도 있다. 기판(10)은 광투과성을 갖고 있을 수도 있고, 차광성을 갖고 있을 수도 있다. 예를 들면, 보텀 이미션(bottom-emission)(또는 백 이미션(back-emission))형의 표시 장치(예를 들어, 유기 EL 패널)에서는, 광투과성의 기판(10)을 사용하여, 기판(10) 측으로부터 광을 취출(取出)할 수도 있다. 탑 이미션(top-emission)형의 유기 EL 패널에서는, 차광성의 기판(10)을 사용할 수도 있다. 또한, 기판(10)은 플레이트 형상의 것에 한정되지 않고, 그 이외의 형상일지라도, 다른 부재를 지지할 수 있는 것을 포함한다.
기판(10)은 동작 영역(예를 들어, 표시 영역)(12)을 포함한다. 동작 영역(12)에는 복수(예를 들어, m행 n열(예를 들어, 매트릭스 형상))의 화소가 형성 되어 있을 수도 있다. 컬러 표시 장치에서는, 1개의 컬러 표시용 화소가 복수의 서브화소(R, G, B)로 구성되어 있을 수도 있다.
기판(10)에는 1개 또는 복수의 구동 회로(예를 들어, 주사선 구동 회로)(14)가 설치될 수도 있다. 구동 회로(14)는 동작 영역(12)에서의 동작(예를 들어, 표시 동작)을 구동한다. 한 쌍의 구동 회로(14)가 동작 영역(12)의 양쪽 이웃에 배치되어 있을 수도 있다. 기판(10)에는 보조 회로(16)가 설치될 수도 있다. 보조 회로(16)는 동작 영역(12)에서의 동작(예를 들어, 표시 동작)이 정상적으로 실행되는지의 여부를 검사하기 위한 검사 회로일 수도 있고, 동작 영역(12)에서의 동작 속도(표시 속도)를 빠르게 하기 위한 프리차지 회로일 수도 있다. 구동 회로(14) 및 보조 회로(16)의 적어도 한쪽은 기판(10) 위에 폴리실리콘막 등을 사용하여 형성된 것일 수도 있고, 기판(10) 위에 실장된 집적 회로 칩일 수도 있다. 또한, 기판(10)의 외부에 있는 집적 회로 칩(3)이 동작 영역(12)에서의 동작 구동을 제어하도록 되어 있을 수도 있다.
기판(10)에는 복수의 동작 소자(20)가 설치되어 있다. 복수의 동작 소자(20)가 설치된 영역이 동작 영역(12)이다. 1개의 화소(예를 들어, 서브화소)에 1개의 동작 소자(20)가 설치되어 있다. 도 2에 나타낸 바와 같이, 복수의 동작 소자(20)는 복수의 기능층(22)을 갖는다. 복수의 기능층(22)은 복수의 발광색(예를 들어, 적색, 녹색, 청색)을 갖는 복수의 발광층일 수도 있다. 그 경우, 각각의 기능층(22)은 어느 하나의 발광색의 발광층이다. 기능층(22)으로서의 발광층을 구성하는 재료는 폴리머계 재료나 저분자계 재료 또는 양자를 복합적으로 이용한 재 료 중의 어느 쪽이어도 좋다. 기능층(22)으로서의 발광층은 전류가 흐름으로써 발광한다. 기능층(22)으로서의 발광층은 발광색에 따라 발광 효율이 상이할 수도 있다. 또한, 기능층(22)은 기능층 재료를 함유하는 액체 재료를 배치함(예를 들어, 잉크젯법 등의 액체방울 토출법)으로써 형성할 수도 있다. 뱅크(30)가 좌우 대칭으로 되어 있기 때문에, 액체 재료를 사용하여도, 균일한 두께의 복수의 기능층(22)을 형성할 수 있다.
동작 소자(20)는 제 1 및 제 2 버퍼층(24, 26)의 적어도 한쪽을 갖고 있을 수도 있다. 제 1 버퍼층(24)은 기능층(22)으로의 정공 주입을 안정화시키는 정공 주입층일 수도 있고, 정공 주입층을 갖고 있을 수도 있다. 제 1 버퍼층(24)은 정공 수송층을 갖고 있을 수도 있다. 정공 수송층은 기능층(22)과 정공 주입층 사이에 설치될 수도 있다. 제 2 버퍼층(26)은 기능층(22)으로의 전자 주입을 안정화시키는 전자 주입층일 수도 있고, 전자 주입층을 갖고 있을 수도 있다. 제 2 버퍼층(26)은 전자 수송층을 갖고 있을 수도 있다. 전자 수송층은 기능층(22)과 전자 주입층 사이에 설치될 수도 있다.
이웃끼리의 기능층(22)은 뱅크(30)에 의해 구획(전기적으로 절연)되어 있다. 도 3은 뱅크의 평면도이다. 뱅크(30)는 복수의 기능층(22)을 구획하도록 되어 있다. 뱅크(30)는 격자 형상으로 형성될 수도 있다. 뱅크(30)는 각각의 기능층(22)이 형성되는 영역이 우묵해지도록 형성되어 있다. 뱅크(30)는 수지로 형성할 수도 있다.
뱅크(30)는 상면(31)과 상면(31)을 사이에 끼우는 한 쌍의 측면(33, 35)을 포함한다. 도 2에 나타낸 바와 같이, 한 쌍의 측면(33, 35)은 기판(10)(예를 들어, 그 표면)에 대하여 대칭 각도로 경사져 있다. 즉, 기판(10)(예를 들어, 그 표면)에 대하여 한 쌍의 측면(33, 35)이 상면(31) 측(뱅크(30)의 내부 측)에서 이루는 각 α, β가 동일하다.
뱅크(30)는 제 1 뱅크부(36)를 포함할 수도 있다. 제 1 뱅크부(36)는 무기 재료(예를 들어, SiO2, SiNX)로 형성되어 있을 수도 있다. 제 1 뱅크부(36)는 복수 층(예를 들어, 모든 제 2 배선(62)을 연속적으로 덮도록 형성된 층의 일부와, 각각의 제 2 배선(62) 위에 설치된 층)으로 형성되어 있을 수도 있다. 뱅크(30)는 제 1 뱅크부(36) 위에 형성된 제 2 뱅크부(38)를 포함할 수도 있다. 제 2 뱅크부(38)는 유기 재료(예를 들어, 아크릴 등의 유기 수지)로 형성되어 있을 수도 있다.
전기 광학 장치(1)는 복수의 제 1 전극(32)을 갖는다. 각각의 제 1 전극(32)은 어느 하나의 동작 소자(20)에 전기 에너지를 공급하기 위한 것이다. 제 1 전극(32)은 동작 소자(20)(예를 들어, 제 1 버퍼층(24)(예를 들어, 정공 주입층))에 접촉하고 있을 수도 있다.
전기 광학 장치(1)는 복수 또는 1개의 제 2 전극(34)을 갖는다. 제 2 전극(34)은 동작 소자(20)에 전기 에너지를 공급하기 위한 것이다. 제 2 전극(34)은 동작 소자(20)(예를 들어, 제 2 버퍼층(26)(예를 들어, 전자 주입층))에 접촉하고 있을 수도 있다. 제 2 전극(34)은 제 1 전극(32)에 대향하는 부분을 갖는다. 복수의 제 1 전극(32), 복수 또는 1개의 제 2 전극(34)으로 이루어지는 한 쌍의 전 극은 적어도 복수의 기능층(22) 각각을 사이에 끼워 이루어진다. 제 2 전극(34)은 제 1 전극(32)의 위쪽에 배치될 수도 있다.
기판(10)에는 반도체막(40)이 형성되어 있을 수도 있다. 도 4는 반도체막의 평면도이다. 반도체막(40)은 반도체 재료(예를 들어, 실리콘)로 형성할 수도 있다. 반도체막(40)은 단결정, 다결정 또는 비정질 중 어느 쪽의 구조를 갖고 있어도 좋다. 반도체막(40)은 공지의 저온(예를 들어, 600℃ 이하) 프로세스에서 형성된, 이른바 저온 다결정 실리콘막 또는 비정질 실리콘막일 수도 있다. 반도체막(40)은 베이스막(42)을 갖는다. 베이스막(42)에는 N형 또는 P형의 불순물이 확산되어 있을 수도 있다. 반도체막(40)은 불순물 확산막(44)을 갖는다. 불순물 확산막(44)은 베이스막(42)보다도 고농도의 불순물이 주입되어 있을 수도 있다. 불순물 확산막(44)은 베이스막(42)의 영역 내에 형성되어 있다. 불순물 확산막(44)은 베이스막(42)으로 되는 부분 및 불순물 확산막(44)으로 되는 부분을 포함하는 전구막(前驅膜)에 불순물을 주입하여 형성할 수도 있다. 불순물 확산막(44)의 적어도 일부는 MOSFET의 소스 또는 드레인으로 될 수도 있고, 커패시터(88)(도 7 참조) 등의 전자 부품의 전극으로 될 수도 있다.
전기 광학 장치(1)는 복수 층으로 이루어지는 배선층을 갖는다. 도 5는 복수 층으로 이루어지는 배선층의 1개의 층에 위치하는 배선 패턴을 설명하는 도면이다. 배선 패턴(50)은 절연층(예를 들어, SiO2 등의 산화막)(46)(도 2 참조)을 통하여 반도체막(40) 위에 형성되어 있을 수도 있다. 배선 패턴(50)은 도전층(52)을 포함한다. 도전층(52)은 절연층(46)을 통하여 반도체막(40)(예를 들어, 그 불순물 확산막(44))에 대향하도록 형성되어 있을 수도 있다. 도전층(52)은 전기적으로 복수의 개소를 접속하는 배선일 수도 있고, 전극(또는 단자)일 수도 있으며, 일부가 배선이고 다른 일부가 전극으로 되어 있을 수도 있다. 도전층(52)은 커패시터(88)(도 7 참조)의 한쪽 전극일 수도 있다. 도전층(52)은, 도 2 및 도 3에 나타낸 바와 같이, 뱅크(30) 아래에 형성되어 있다. 도전층(52)은 한 쌍의 기능층(22) 사이에 형성되어 있다. 표시 장치에서는, 도전층(52)은 화소 사이에 형성되어 있다.
배선 패턴(50)은 제 1 배선(54)을 포함한다. 제 1 배선(54)은 도전층(52)과 나란히 연장되어 있을 수도 있다. 제 1 배선(54)은, 도 2 및 도 3에 나타낸 바와 같이, 뱅크(30) 아래에 형성되어 있다. 제 1 배선(54)은 한 쌍의 기능층(22) 사이를 지나가도록 형성되어 있다. 표시 장치에서는, 제 1 배선(54)은 화소 사이를 지나간다. 제 1 배선(54)은 그 길이 방향에서 이웃의 제 1 배선(54)과 전기적으로 접속되어, 예를 들어, 기능층(22)을 구동하기 위한 신호선을 구성할 수도 있다. 또한, 도 7에서는 제 1 배선(54)은 신호선으로서 나타냈지만, 제 1 배선(54)은 기능층(22)을 구동하기 위한 주사선 또는 전원선일 수도 있다.
도 6은 복수 층으로 이루어지는 배선층의 다른 층에 위치하는 배선 패턴을 설명하는 도면이다. 상술한 배선 패턴(50) 위에 절연층(56)(도 2 참조)을 통하여 배선 패턴(60)이 형성되어 있을 수도 있다. 배선 패턴(60)은 제 2 배선(62)을 포함한다. 제 2 배선(62)은, 도 2 및 도 3에 나타낸 바와 같이, 뱅크(30) 아래에 형 성되어 있다. 제 2 배선(62)은 뱅크(30)의 한 쌍의 측면(33, 35) 사이의 방향에서 뱅크(30)의 중앙을 지나가도록 형성될 수도 있다. 그 경우, 뱅크(30)는 제 2 배선(62)으로부터 측면(33)의 방향으로 비어져 나오는 길이(평면적 길이)와 제 2 배선(62)으로부터 측면(35)의 방향으로 비어져 나오는 길이(평면적 길이)가 동일해진다. 또한, 제 2 배선(62)은 뱅크(30)의 한 쌍의 측면(33, 35) 사이의 방향에서 제 1 뱅크부(36)의 중앙을 지나가도록 형성될 수도 있고, 제 2 뱅크부(38)의 중앙을 지나가도록 형성될 수도 있다. 그 경우, 제 1 뱅크부(36)(또는 제 2 뱅크부(38))는 제 2 배선(62)으로부터 측면(33)의 방향으로 비어져 나오는 길이(평면적 길이)와 제 2 배선(62)으로부터 측면(35)의 방향으로 비어져 나오는 길이(평면적 길이)가 동일해진다.
제 2 배선(62)은 한 쌍의 기능층(22) 사이를 지나가도록 형성되어 있다. 표시 장치에서는, 제 2 배선(62)은 화소 사이를 지나간다. 제 2 배선(62)은 기능층(22)을 구동하기 위한 전원선일 수도 있다. 또한, 도 7에서는 제 2 배선(62)은 전원선으로서 나타냈지만, 제 2 배선(62)은 기능층(22)을 구동하기 위한 주사선 또는 신호선일 수도 있다. 배선 패턴(60)은 이웃끼리의 제 1 배선(54)을 그 길이 방향으로 접속하는 배선(64)을 갖고 있을 수도 있다.
도 2에 나타낸 바와 같이, 도전층(52)과 제 1 및 제 2 배선(54, 62)은 뱅크(30) 아래에 병렬로 형성되어 있다. 제 1 배선(54)은 이웃끼리(병렬하는 도전층(52)과 제 1 및 제 2 배선(54, 62)을 사이에 끼워 이웃끼리, 이하 동일)의 기능층(22, 22)의 한쪽(예를 들어, 제 1 기능층) 구동 회로의 일부를 구성하고, 도전층(52)은 이웃끼리의 기능층(22, 22)의 다른쪽(예를 들어, 제 2 기능층) 구동 회로의 일부를 구성한다. 그 경우, 제 2 배선(62)은 이웃끼리의 기능층(22, 22)의 다른쪽(예를 들어, 제 2 기능층) 구동 회로의 일부를 구성한다. 병렬하는 도전층(52) 및 제 2 배선(62)은 동일한 기능층(22)의 구동 회로의 일부를 구성한다.
도전층(52)은 제 2 배선(62)보다도 낮은(기판(10)에 가까운) 위치에 형성되어 있다. 제 1 배선(54)은 제 2 배선(62)보다도 낮은(기판(10)에 가까운) 위치에 형성되어 있다. 도 2 및 도 3에 나타낸 바와 같이, 제 1 및 제 2 배선(54, 62)은 폭 방향으로 어긋나게 배치되어 있다. 도전층(52) 및 제 2 배선(62)은 폭 방향으로 어긋나게 배치되어 있다. 도전층(52) 및 제 1 배선(54)은 각각 반대의 폭 방향으로 제 2 배선(62)으로부터 비어져 나오는 부분을 갖도록 배치되어 있다. 도전층(52)이 제 2 배선(62)으로부터 비어져 나오는 길이 L1과 제 1 배선(54)이 제 2 배선(62)으로부터 비어져 나오는 길이 L2가 동일하게 되어 있을 수도 있다.
예를 들면, 제 1 및 제 2 배선(54, 62)이 도 2에서 우측 정렬로 배치되면, 제 2 배선(62)의 우단(右端)의 높이와 그 우측 이웃에 위치하는 절연층(56)의 높이 차가 커지게 되어, 제 2 배선(62) 및 절연층(56) 위의 절연막에 비교적 큰 요철(凹凸)이 생기는 경우가 있다. 본 실시예에 의하면, 제 1 및 제 2 배선(54, 62)을 폭 방향으로 시프트시키고, 도전층(52) 및 제 2 배선(62)을 폭 방향으로 시프트시킴으로써, 제 1 및 제 2 배선(54, 62)과 도전층(52) 위의 절연막의 요철을 적게 할 수 있어, 그 결과, 뱅크(30)의 좌우 비대칭성을 감소시킬 수 있다.
또한, 본 실시예에 의하면, 제 2 배선(62)의 양측으로부터 도전층(52) 및 제 1 배선(54)이 비어져 나오기 때문에, 그 위의 뱅크(30)의 좌우 비대칭성을 감소시킬 수 있다. 그 결과, 기능층(22)의 막 두께의 불균일성을 감소시킬 수 있다. 또한, 도전층(52)의 위쪽에 제 2 배선(62)을 형성하기 때문에, 제 2 배선(62)을 제 1 배선(54)으로부터 떼어 놓을 수 있다. 그리고, 제 1 및 제 2 배선(54, 62) 사이에 형성되는 커패시터를 작게 하거나, 또는 없앨 수 있다.
도 1 및 도 2에 나타낸 바와 같이, 전기 광학 장치(1)는 동작 소자(20)의 밀봉 부재(66)를 갖는다. 동작 소자(20)의 적어도 일부가 수분이나 산소 등에 의해 열화(劣化)되기 쉬울 경우에는, 밀봉 부재(66)에 의해 동작 소자(20)를 보호할 수 있다.
도 7은 본 실시예에 따른 전기 광학 장치의 동작을 설명하는 회로도이다. 전기 광학 장치(1)는 도 7에 나타낸 회로에 대응하는 소자를 갖는다. 소자는 동작 소자(20)마다 설치된다. 회로 구성(소자의 접속 상태)은 도 7에 나타낸 바와 같으므로 설명을 생략한다. 본 실시예에서는, 제 1 배선(54)에는 신호 전압 Vdata가 공급된다. 신호 전압 Vdata는 동작 소자(20)에 공급하는 전류에 따른 신호이다. 제 2 배선(62)에 전원 전압 Vdd가 공급된다. 배선(주사선)(71, 72)에는 서로 반대의 선택 신호가 입력된다. 선택 신호는 고(高)전위의 H 신호 또는 저(低)전위의 L 신호이다.
프로그래밍 기간에서는 배선(71)에 H 신호가 입력되고, 배선(72)에 L 신호가 입력된다. 그리고, 스위칭 소자(80)가 온(on)으로 되어, 제 1 및 제 2 배선(54, 62) 사이의 전위차에 따라, 스위칭 소자(80, 86)를 통과하여 전류가 흐른다. 그 전류에 따른 스위칭 소자(86)의 제어 전압(스위칭 소자(86)가 MOS 트랜지스터인 경우는 게이트 전압)이 커패시터(88)에 축적된다. 또한, 커패시터(88)는, 도 5에 나타낸 바와 같이, 도전층(52)과, 불순물 확산막(44)과, 양자 사이의 절연층(46)을 포함한다.
동작 기간(예를 들어, 발광 기간)에서는 배선(71)에 L 신호가 입력되고, 배선(72)에 H 신호가 입력된다. 그리고, 스위칭 소자(80, 84)는 오프(off)로 되고, 스위칭 소자(82)가 온으로 된다. 그 결과, 프로그래밍 기간에서 커패시터(88)에 축적된 전하에 따른 제어 전압(스위칭 소자(86)가 MOS 트랜지스터인 경우는 게이트 전압)에 의해 스위칭 소자(86)가 제어(예를 들어, 온)되고, 제어 전압에 따른 전류가 제 2 배선(62)으로부터 스위칭 소자(86, 82)를 통과하여 동작 소자(20)(또는 기능층(22))를 흐르게 되어 있다.
도 8은 본 발명의 실시예에 따른 전기 광학 장치의 변형예를 설명하는 도면이다. 이 변형예에서는 기판(10)에 오목부(또는 홈)(112)가 형성되어 있다. 오목부(112)는 에칭에 의해 형성할 수 있다. 오목부(112) 내에 도전층(52) 및 제 1 배선(54)이 형성되어 있다. 도전층(52) 및 제 1 배선(54)은 기판(110)의 표면을 초과하지 않는 높이로(예를 들어, 오목부(112)의 깊이보다도 얇게) 형성되어 있을 수도 있다. 또한, 반도체막(40)도 오목부(112) 내에 형성되어 있다. 절연층(46)은 오목부(112)의 내면에도 형성되어 있다.
도전층(52) 및 제 1 배선(54)은 절연층(156)으로 덮일 수도 있다. 절연층(156)은 오목부(112)에서 도전층(52) 및 제 1 배선(54) 주위의 스페이스를 메우도록 형성된다. 절연층(156)은 도전층(52) 및 제 1 배선(54)을 덮을 수도 있다. 그 경우, 절연층(156)의 상면은 기판(110) 또는 그 위의 절연층(46) 표면과 일면(一面)일 수도 있다. 이렇게 함으로써, 도전층(52) 및 제 1 배선(54)의 형상(뱅크(30)에 대하여 좌우 비대칭의 형상)에 관계없이, 뱅크(30)를 좌우 대칭의 형상으로 형성할 수 있다.
그 이외의 내용은 상술한 실시예에서 설명한 내용이 해당된다. 도 8의 변형예에 의하면, 오목부(112) 내에 도전층(52) 및 제 1 배선(54)을 형성하기 때문에, 장치의 박형화가 가능하다. 다른 변형예로서, 절연층(156)의 상면이 기판(110) 또는 그 위의 절연층(46) 표면과 일면이면, 동작 소자(20)를 도전층(52) 및 제 1 배선(54)의 적어도 일부와 중첩시킬 수 있다. 동작 소자(20)의 점유 면적을 도 2의 경우와 비교하여 넓게 할 수 있기 때문에, 고휘도의 전기 광학 장치를 실현할 수 있다.
본 발명의 실시예에 따른 전기 광학 장치를 갖는 전자 기기로서, 도 9에는 노트북형 퍼스널 컴퓨터(1000)가 도시되고, 도 10에는 휴대 전화(2000)가 도시되어 있다.
본 발명은 상술한 실시예에 한정되지 않고, 다양한 변형이 가능하다. 예를 들면, 본 발명은 실시예에서 설명한 구성과 실질적으로 동일한 구성(예를 들어, 기 능, 방법 및 결과가 동일한 구성, 또는 목적 및 결과가 동일한 구성)을 포함한다. 또한, 본 발명은 실시예에서 설명한 구성의 본질적이지 않은 부분을 치환한 구성을 포함한다. 또한, 본 발명은 실시예에서 설명한 구성과 동일한 작용 효과를 나타내는 구성 또는 동일한 목적을 달성할 수 있는 구성을 포함한다. 또한, 본 발명은 실시예에서 설명한 구성에 공지 기술을 부가한 구성을 포함한다.
본 발명에 의하면, 뱅크의 좌우 비대칭성을 감소시킬 수 있다.

Claims (12)

  1. 기판과,
    상기 기판의 위쪽에 설치되고, 복수의 영역을 구획하기 위한 뱅크(bank)와,
    상기 뱅크와 상기 기판 사이에 형성된 도전층과 제 1 및 제 2 배선을 가지며,
    상기 뱅크는 상면(上面)과 상기 상면을 사이에 끼우는 한 쌍의 측면을 포함하고,
    상기 한 쌍의 측면은 상기 기판에 대하여 대칭 각도로 경사져 이루어지는 배선 기판.
  2. 제 1 항에 있어서,
    상기 제 1 배선은 상기 제 2 배선보다도 상기 기판에 가까운 위치에 형성되어, 상기 제 1 및 제 2 배선은 폭 방향으로 어긋나게 배치되고,
    상기 도전층은 상기 제 2 배선보다도 상기 기판에 가까운 위치에 형성되어, 상기 도전층 및 상기 제 2 배선은 폭 방향으로 어긋나게 배치되며,
    상기 도전층 및 상기 제 1 배선은 각각 반대의 폭 방향으로 상기 제 2 배선으로부터 비어져 나오는 부분을 갖도록 배치되어 이루어지는 배선 기판.
  3. 제 2 항에 있어서,
    상기 도전층이 상기 제 2 배선으로부터 비어져 나오는 길이와 상기 제 1 배선이 상기 제 2 배선으로부터 비어져 나오는 길이가 동일한 배선 기판.
  4. 제 2 항에 있어서,
    상기 제 2 배선은 상기 한 쌍의 측면 사이의 방향에서 상기 뱅크의 중앙을 지나가도록 형성되어 이루어지는 배선 기판.
  5. 제 4 항에 있어서,
    상기 뱅크는 무기(無機) 재료로 이루어지는 제 1 뱅크부와, 유기(有機) 재료로 이루어지고 상기 제 1 뱅크부 위에 형성되는 제 2 뱅크부를 포함하며,
    상기 제 2 배선은 상기 한 쌍의 측면 사이의 방향에서 상기 제 1 및 제 2 뱅크부의 각각의 중앙을 지나가도록 형성되어 이루어지는 배선 기판.
  6. 제 4 항에 있어서,
    상기 기판에는 오목부가 형성되고,
    상기 도전층 및 상기 제 1 배선은 상기 오목부 내에 상기 기판의 표면을 초과하지 않는 높이로 배치되어 이루어지는 배선 기판.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 도전층은 커패시터의 한쪽 전극인 배선 기판.
  8. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 제 1 및 제 2 배선은 각각 신호선 및 전원선인 배선 기판.
  9. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 제 1 배선은 제 1 구동 회로의 일부를 구성하고,
    상기 도전층 및 상기 제 2 배선은 제 2 구동 회로의 일부를 구성하는 배선 기판.
  10. 제 1 항 내지 제 6 항 중 어느 한 항에 기재된 배선 기판과,
    상기 배선 기판의 상기 뱅크에 의해 구획된 상기 복수의 영역의 각각에 배치된 기능층을 포함하는 전기 광학 장치.
  11. 제 10 항에 기재된 전기 광학 장치를 구비한 전자 기기.
  12. 제 1 항 내지 제 6 항 중 어느 한 항에 기재된 배선 기판을 제작하는 것, 및 상기 배선 기판의 상기 뱅크에 의해 구획된 상기 복수의 영역의 각각에 기능층 재료를 함유하는 액체 재료를 배치함으로써 기능층을 형성하는 것을 포함하는 전기 광학 장치의 제조 방법.
KR1020040005003A 2003-02-06 2004-01-27 배선 기판, 전기 광학 장치 및 그 제조 방법, 전자 기기 KR100609323B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2003029656 2003-02-06
JPJP-P-2003-00029656 2003-02-06
JPJP-P-2003-00379939 2003-11-10
JP2003379939A JP3791616B2 (ja) 2003-02-06 2003-11-10 配線基板、電気光学装置及びその製造方法並びに電子機器

Publications (2)

Publication Number Publication Date
KR20040071595A KR20040071595A (ko) 2004-08-12
KR100609323B1 true KR100609323B1 (ko) 2006-08-03

Family

ID=33133719

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040005003A KR100609323B1 (ko) 2003-02-06 2004-01-27 배선 기판, 전기 광학 장치 및 그 제조 방법, 전자 기기

Country Status (5)

Country Link
US (1) US7177136B2 (ko)
JP (1) JP3791616B2 (ko)
KR (1) KR100609323B1 (ko)
CN (1) CN100411187C (ko)
TW (1) TWI244056B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4899333B2 (ja) * 2005-04-12 2012-03-21 セイコーエプソン株式会社 電気光学装置、電気光学装置の製造方法及び電子機器
US20070210992A1 (en) * 2006-03-06 2007-09-13 Schein Gary M Electroluminescent wire display device
JP5131446B2 (ja) * 2007-09-19 2013-01-30 カシオ計算機株式会社 表示パネル及びその製造方法
JP5151802B2 (ja) * 2008-08-25 2013-02-27 カシオ計算機株式会社 発光装置及びその製造方法
JP2015072770A (ja) * 2013-10-02 2015-04-16 株式会社ジャパンディスプレイ 有機エレクトロルミネッセンス装置及びその製造方法
KR20180097808A (ko) * 2017-02-23 2018-09-03 삼성디스플레이 주식회사 표시 장치 및 그것의 제조 방법
KR20220014426A (ko) * 2020-07-27 2022-02-07 삼성디스플레이 주식회사 표시 장치

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5631446A (en) * 1995-06-07 1997-05-20 Hughes Electronics Microstrip flexible printed wiring board interconnect line
EP0793406B1 (en) * 1996-02-29 2005-12-28 Tokyo Ohka Kogyo Co., Ltd. Process for producing multilayer wiring boards
US6084778A (en) * 1997-04-29 2000-07-04 Texas Instruments Incorporated Three dimensional assembly using flexible wiring board
JP3520396B2 (ja) 1997-07-02 2004-04-19 セイコーエプソン株式会社 アクティブマトリクス基板と表示装置
KR100660384B1 (ko) * 1998-03-17 2006-12-21 세이코 엡슨 가부시키가이샤 표시장치의 제조방법
JP3601716B2 (ja) * 1998-03-17 2004-12-15 セイコーエプソン株式会社 有機ｅｌ装置の製造方法
JP3770368B2 (ja) * 1999-06-14 2006-04-26 セイコーエプソン株式会社 表示装置、回路基板、回路基板の製造方法
TW515109B (en) * 1999-06-28 2002-12-21 Semiconductor Energy Lab EL display device and electronic device
JP2001075127A (ja) * 1999-09-03 2001-03-23 Matsushita Electric Ind Co Ltd アクティブマトッリクス型液晶表示素子及びその製造方法
JP3980807B2 (ja) * 2000-03-27 2007-09-26 株式会社東芝 半導体装置及び半導体モジュール
JP4860052B2 (ja) * 2000-05-12 2012-01-25 株式会社半導体エネルギー研究所 発光装置
US6692845B2 (en) * 2000-05-12 2004-02-17 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
KR100695612B1 (ko) 2000-05-27 2007-03-14 엘지전자 주식회사 플라즈마 디스플레이 소자용 격벽의 형상
JP2002083974A (ja) * 2000-06-19 2002-03-22 Semiconductor Energy Lab Co Ltd 半導体装置
JP4254023B2 (ja) * 2000-07-07 2009-04-15 セイコーエプソン株式会社 電流駆動素子用基板、及びその製造方法
JP3864678B2 (ja) * 2000-07-28 2007-01-10 セイコーエプソン株式会社 電気光学装置の製造方法及び電気光学装置
JP3943900B2 (ja) * 2000-11-09 2007-07-11 株式会社東芝 自己発光型表示装置
TW535137B (en) * 2000-11-09 2003-06-01 Toshiba Corp Self-illuminating display device
US6720198B2 (en) * 2001-02-19 2004-04-13 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
US6744198B2 (en) * 2001-03-19 2004-06-01 Seiko Epson Corporation Method for manufacturing display device, display device, and electronic apparatus
JP4096585B2 (ja) * 2001-03-19 2008-06-04 セイコーエプソン株式会社 表示装置の製造方法及び表示装置並びに電子機器
CN1229655C (zh) * 2001-06-01 2005-11-30 精工爱普生株式会社 滤色膜层及电光学装置
JP4152665B2 (ja) * 2001-07-11 2008-09-17 株式会社半導体エネルギー研究所 発光装置及びその作製方法
CN1209662C (zh) 2001-12-17 2005-07-06 精工爱普生株式会社 显示装置及电子机器
JP2004127933A (ja) * 2002-09-11 2004-04-22 Semiconductor Energy Lab Co Ltd 発光装置およびその作製方法
CN100466285C (zh) * 2002-09-11 2009-03-04 株式会社半导体能源研究所 发光装置及其制造方法

Also Published As

Publication number Publication date
US20040253425A1 (en) 2004-12-16
TWI244056B (en) 2005-11-21
JP2004259692A (ja) 2004-09-16
TW200421911A (en) 2004-10-16
US7177136B2 (en) 2007-02-13
JP3791616B2 (ja) 2006-06-28
KR20040071595A (ko) 2004-08-12
CN100411187C (zh) 2008-08-13
CN1535078A (zh) 2004-10-06

Similar Documents

Publication Publication Date Title
CN112820763B (zh) 电致发光显示面板及显示装置
KR100537653B1 (ko) 발광 장치 및 전자 기기
CN100403576C (zh) 双面板型有机电致发光显示器件及其制造方法
JP3536301B2 (ja) 表示装置
US20160190180A1 (en) Array substrate and display panel
US20160233459A1 (en) Display device
KR100745760B1 (ko) 유기 전자발광 디스플레이 및 그 제조방법
KR100609323B1 (ko) 배선 기판, 전기 광학 장치 및 그 제조 방법, 전자 기기
CN113646826B (zh) 显示基板及其制备方法、走线负载的补偿方法
JP4639662B2 (ja) 電気光学装置および電子機器
US7034442B2 (en) Electro-optical device, method of manufacturing the same, and electronic instrument
KR100609324B1 (ko) 배선 기판 및 전기 광학 장치와 이들의 제조 방법, 전자기기
KR100731044B1 (ko) 듀얼패널타입 유기전계발광 소자 및 그 제조방법
KR20130133501A (ko) 평판표시장치
JP5240454B2 (ja) 電気光学装置及び電子機器
JP2006073520A (ja) 電気光学装置及びその製造方法並びに電子機器
WO2022266932A1 (zh) 显示基板和显示装置
JP3906930B2 (ja) 電気光学装置及びその製造方法並びに電子機器
JP3945525B2 (ja) 電気光学装置
JP2004177972A (ja) アクティブマトリクス基板、及び表示装置
JP2004046210A (ja) 表示装置
JP4586997B2 (ja) 電気光学装置
JP2004171007A (ja) アクティブマトリクス基板、及び表示装置
JP4475379B2 (ja) 電気光学装置及び電子機器
JP2004046209A (ja) 表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130701

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140716

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150630

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160701

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170704

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180719

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190722

Year of fee payment: 14