JP2009194269A - 固体撮像装置およびその製造方法 - Google Patents

Abstract

【課題】斜め入射光により浮遊電荷が発生した場合でも、浮遊電荷が隣接光電変換素子に流れ込むことを抑制し、混色を防止することを目的とする。
【解決手段】複数形成された光電変換素子間の素子分離領域に、深い界面準位となる欠陥層９を形成することにより、斜め入射光により発生した浮遊電荷が欠陥層９でトラップされるため、浮遊電荷が発生した場合でも、浮遊電荷が隣接光電変換素子に流れ込むことを抑制し、混色を防止することができる。
【選択図】図１

Description

本発明は、光電変換素子で入射光を電荷に変換する固体撮像装置およびその製造方法に関する。

近年、ＣＣＤ型やＭＯＳ型の固体半導体装置の高集積化に伴うセルサイズの微細化が進む中で、光の入射開口寸法が小さくなってきているが、可視光、特に長波長の赤色を光電変換するために半導体基板表面に形成する光電変換素子は深さを浅くできず、特に斜め入射光の光電変換に不具合を生じさせている。

従来のＣＣＤの固体撮像装置では、斜め入射光による比較的深い光電変換素子で発生した電荷が垂直転送部に流れ込むモードのスミアを改善するため、半導体基板内部の光電変換素子を２段以上に分け、光の入射角度に合わせてポテンシャルプロファイルをずらして配置し、斜め入射光を有効に光電変換する技術が提案されている（例えば、特許文献１参照）。

また、不活性元素を用いて欠陥層を形成する事例では、光電変換により発生した電荷の一部がＣＣＤの電荷転送領域に取り込まれてスミアを発生することを防止するため、光電変換素子中に欠陥層を形成する技術も提案されている（例えば、特許文献２参照）。
特開２００３−７８１２５号公報 特開平７−１８３４８１号公報

しかしながら、特許文献１の方法では光電変換素子のセル自体が大きくなり、また２段以上に分けた光電変換素子のずらし量が注入用マスク工程でのアライメントバラツキに依存するため、約２０ｎｍ以下のアライメント精度が要求される光電変換素子間の分離距離を精度よく確保できない等、微細化しにくいという短所を有している。このような分離特性の悪化は特に混色に対する影響が大きく、隣接光電変換素子に電荷が浮遊して流れ込まない様な対策が必要となる。

また、前記特許文献１の例でなくとも、固体撮像装置の微細化が進んで光の入射開口寸法が小さくなると、図６の従来の固体撮像装置における浮遊電荷が隣接光電変換素子に流れ込む様子を示す図に示すように、斜め入射光の、特に光電変換素子深部で発生した浮遊電荷が微細化により分離距離が小さくなった隣接光電変換素子に流れ込み、混色の原因となる誤信号が発生するという問題が生じやすい。

赤色光などの長波長可視光は光電変換素子の深部で光電変換されるため、光電変換素子が集まった受光領域全体の中で特に端部に位置する光電変換素子においては、入射する斜め入射光に対して光電変換素子でなく分離領域やその境界領域にて光電変換されることとなり、変換された浮遊電荷がより隣接光電変換素子に流れ込みやすくなる。

前記に鑑み、本発明は、斜め入射光により浮遊電荷が発生した場合でも、浮遊電荷が隣接光電変換素子に流れ込むことを抑制し、混色を防止することを目的とする。

前記の目的を達成するため、本発明に係る固体撮像素子は、半導体基板表面に設けられる複数の光電変換素子と、前記光電変換素子と隣接して設けられる複数の電荷転送素子と、隣接する前記光電変換素子の間に設けられる素子分離領域と、前記素子分離領域に設けられ、前記光電変換素子の底部と同じ深さまでを含む領域に設けられる電気的に不活性な欠陥層による深い界面準位を有することを特徴とする。

また、前記欠陥層は前記半導体基板表面から２．０〜３．０μｍの位置が中心となるように形成されることを特徴とする。
また、前記欠陥層の上部側の前記素子分離領域に溝型素子分離が形成されることを特徴とする。

また、前記光電変換素子，前記素子分離領域および前記電荷転送素子と前記半導体基板との間に前記素子分離領域と接続される底部分離領域を備えることを特徴とする。
また、前記素子分離領域と前記底部分離領域との導電型がＰ型であることを特徴とする。

また、前記欠陥層が非晶質であることを特徴とする。
また、前記欠陥層を前記半導体基板の材料元素または炭素を注入することにより形成することを特徴とする。

また、前記欠陥層を酸素または窒素を注入し、前記半導体基板の材料元素と前記酸素または前記窒素とを化学結合させることにより形成することを特徴とする。
さらに、本発明の固体撮像装置の製造方法は、光電変換素子，素子分離領域および電荷転送素子からなる固体撮像装置の前記素子分離領域を形成するに際し、隣接する前記光電変換素子形成領域の間の半導体基板表面に素子分離用の溝を形成する工程と、前記溝に元素を注入して前記溝の下に欠陥層を形成する工程と、前記溝および前記欠陥層を含むように前記半導体基板に前記素子分離領域を形成する工程とを有することを特徴とする。

また、前記元素が不活性元素であることを特徴とする。
また、前記元素が前記半導体基板の材料元素と同一元素，炭素，酸素または窒素であることを特徴とする。

また、前記欠陥層を形成する工程の後に、８００℃以下の熱処理を行うことを特徴とする。
以上により、斜め入射光により浮遊電荷が発生した場合でも、浮遊電荷が隣接光電変換素子に流れ込むことを抑制し、混色を防止することができる。

以上のように、複数形成された光電変換素子間の素子分離領域に、深い界面準位となる欠陥層を形成することにより、斜め入射光により発生した浮遊電荷が欠陥層でトラップされるため、浮遊電荷が発生した場合でも、浮遊電荷が隣接光電変換素子に流れ込むことを抑制し、混色を防止することができる。

以下、本発明の固体撮像装置とその製造方法について、図１〜図５を参照しながら説明する。
図１は本発明の固体撮像装置の構造を示す断面図、図２は本発明の固体撮像装置における浮遊電荷が欠陥層にトラップされる様子を示す図、図３は本発明の固体撮像装置における浮遊電荷が欠陥層を介して基板に排出される様子を示す図、図４，図５は本発明の固体撮像装置の製造方法を示す工程断面図である。

まず、図１に示すように本発明の固体撮像素子は、隣接する光電変換素子４−１および４−２を分離するＰ型領域３−３，３−４中に電荷をトラップするための欠陥層９を有する。

Ｎ型の光電変換素子とＰ型の素子分離領域の界面では空乏層（図示せず）が発生するため、欠陥層９はこの空乏層を避け、よりＰ型領域深部に形成されている。
図６に示す従来の固体撮像装置は欠陥層９が無い従来構造であり、光電変換素子４−１，４−２または素子分離領域であるＰ型領域３−４で発生した浮遊電荷が隣接光電変換素子に流れ込む様子を示している。

これに対して、図２は本発明に係る固体撮像装置であり、分離領域であるＰ型領域３−４に欠陥層９が形成されている。光電変換素子４−１，４−２または分離領域であるＰ型領域３−４で浮遊電荷が発生したとしても、浮遊電荷が欠陥層９での電荷の再結合によりトラップされることを示した図である。不活性元素等を注入することにより形成された欠陥層９が深い界面準位となることにより、欠陥層９に侵入した浮遊電荷が欠陥層９にトラップされ、欠陥層９を越えて隣接光電変換素子へ移動することを防止できる。

また、このような欠陥層は不純物ゲッタリング効果も有し、白キズに代表される微小リークの原因である金属不純物のゲッタリングサイトとしての機能も備え、白キズ等を抑制する効果も期待できる。

欠陥層９が形成される基板内深さの位置は、入射光波長に応じて設定し、特に赤色長波長が光電変換されるために必要な基板表面から約２．０〜２．５μｍ深さ付近を中心に形成されることが効果的であり、斜め入射光による光電変換がより分離領域にかかりやすく、浮遊電荷を発生しやすいこの深さでの形成が最も効果的である。

素子分離領域上部には溝型素子分離であるＳＴＩ８を形成しても良い。その場合、欠陥層上端がＳＴＩ８による酸化膜分離領域底部にまで達していても問題はない。また、欠陥層９下端は底部分離領域であるＰ型注入領域２に接触、若しくはその内部にまで入って形成されていても良く、この場合はトラップした電荷を基板１側へ排出するのに有効となる（図３参照）。

図４，図５は本発明による固体撮像装置の製造方法を例示したものである。
まず、図４（ａ）に示すように、Ｐ型シリコン基板１表面にシリコン酸化膜５１を堆積した後、光電変換素子やトランジスタの分離領域に酸化膜埋め込み構造のＳＴＩを形成するために、Ｐ型シリコン基板１表面にレジスト５０を用いたドライエッチにより上端開口幅寸法約１８０ｎｍ、深さ約５００ｎｍの段差穴部８−１を形成する。さらに、ドライエッチ時に使用したレジスト５０を除去せずそのまま活用し、不活性元素Ａｒをイオン注入条件２．５ＭｅＶで少なくとも１．０Ｅ１２ｃｍ^−２により注入するか、若しくは不活性元素ではないが、原子価４価である炭素をイオン注入条件１．８ＭｅＶで少なくとも１．０Ｅ１２ｃｍ^−２により基板内深さ２．０μｍ〜２．５μｍ深さに注入することで深い界面準位となる欠陥層９を形成する。深い界面準位となる欠陥層９を設けることにより、欠陥層９に侵入した浮遊電荷が欠陥層９にトラップされ、欠陥層９を越えて隣接光電変換素子へ移動することを防止できる。

次に、図４（ｂ）に示すように、光電変換素子を形成するＮ型ウェル領域４０をリン種にて、２６０ＫｅＶ １．０Ｅ１３ｃｍ^−２と６００ＫｅＶ １．０Ｅ１３ｃｍ^−２の多段階注入にて形成し、Ｐ型基板１との境界領域にはボロン種を１．６ＭｅＶ ３．０Ｅ１１ｃｍ^−２条件にて注入して光電変換素子底部の底部分離領域であるＰ型領域２を形成する。

また、光電変換素子上部には電荷転送用トランスファーゲート用トランジスタのソース、ドレインとなる、Ｎ型拡散層６，７を形成するとともに、光電変換素子上部のＰ型領域５をイオン注入条件をボロン種５ＫｅＶ ５．０Ｅ１３ｃｍ^−２にて形成する。さらに、段差穴部８−１に酸化膜を埋め込み、ウェーハ基板表面の余剰酸化膜をＣＭＰ手法により除去することによりＳＴＩ素子分離領域８を形成する。

次に、図５（ａ）に示すように、光電変換素子の分離領域であるＰ型領域３−１から３−４までをボロン種を２８０ＫｅＶから１．４ＭｅＶまでの加速エネルギーと５．０〜７．０Ｅ１１ｃｍ^−２の注入量を組み合わせた多段階注入することで形成する。特に欠陥層９が形成される領域の３−３，３−４においては、ＳＴＩ開口幅とほぼ同じ欠陥層幅１８０ｎｍに形成される空乏層（片側１０ｎｍ）に接しないことを考慮した幅２００ｎｍ幅にて形成する。本実施形態では、Ｐ型領域３−１はＰ型領域３−３と同時に形成され、同様にＰ型領域３−２はＰ型領域３−４と同時に形成される。その後８００℃以下、好ましくは７８０℃の低温熱処理を窒素の不活性ガス雰囲気中で処理し、欠陥層９を維持したまま不純物を活性化させ、その後、電荷転送素子であるトランスファーゲート部１０のトランジスタを形成する。

最後に、図５（ｂ）に示すように、最終形状であるＣｕ配線２１〜２３、及びコンタクト２０等が形成されて固体撮像装置が完成する。
本発明に係る固体撮像装置の製造方法によると、混色を抑制すると共に、ＳＴＩ素子分離用段差穴部を利用して不活性元素の注入を行うため、加速エネルギーを押さえることができる。これにより基板深くにバラツキの少ない深い界面準位の欠陥層を形成することができ、質量数が大きい不活性元素（たとえばＡｒ等）の注入による基板へのダメージも抑えることができ、注入用マスクレジストの厚みも薄くすることができる。

本実施形態では、Ｐ型基板におけるＮ型光電変換素子の形成方法を示したがＮ型基板におけるＰ型光電変換素子においても同様である。
また、ＳＴＩ段差穴を形成するドライエッチ時のレジストをそのまま活用したが、一旦レジストを除去し、ＳＴＩ内壁に酸化膜を成長させてから注入することでＳＴＩ側壁の注入ダメージを低減させることも可能である。

不活性元素以外の元素によって欠陥層を形成することもでき、炭素または半導体基板材料元素として本実施形態では原子価４価のシリコンにより非晶質欠陥層を形成することでも同様に浮遊電荷のトラップ効果が得られる。また、酸素または窒素注入して欠陥層を形成すると、例えばシリコン基板と酸素または窒素とが化学反応するが、この時、酸素または窒素の供給量を少なくすることにより欠陥が生じ、欠陥層として作用させることができる方法も考えられる。

また、特許文献２の方法ではＣＣＤ撮像素子のスミア対策として光電変換素子の下部領域、又は信号転送素子の下部領域の中間深さに欠陥層を形成しているのに対し、本発明では、素子分離領域の中に、光電変換底部と同等な深さにまで形成し、電子−正孔対の再結合による余剰電子の消滅のみならず、基板へ余剰電子を引き抜く効果も備えており、よりいっそう隣接画素素子や光電変換素子への余剰電子の浮遊を防止する効果を有する。

また、上記固体撮像装置は、ＣＣＤ型固体撮像体装置であっても、ＭＯＳ型固体撮像装置であってもかまわない。

本発明は、斜め入射光により浮遊電荷が発生した場合でも、浮遊電荷が隣接光電変換素子に流れ込むことを抑制し、混色を防止することができ、光電変換素子で入射光を電荷に変換する固体撮像装置とその製造方法等に有用である。

本発明の固体撮像装置の構造を示す断面図 本発明の固体撮像装置における浮遊電荷が欠陥層にトラップされる様子を示す図 本発明の固体撮像装置における浮遊電荷が欠陥層を介して基板に排出される様子を示す図 本発明の固体撮像装置の製造方法を示す工程断面図 本発明の固体撮像装置の製造方法を示す工程断面図 従来の固体撮像装置における浮遊電荷が隣接光電変換素子に流れ込む様子を示す図

符号の説明

１ 基板
２ Ｐ型注入領域
３−１ 〜 ３−４ Ｐ型領域
４−１ 第１の光電変換素子
４−２ 光電変換素子
５ Ｐ型領域
６ Ｎ型拡散層
７ Ｎ型拡散層
８ ＳＴＩ
８−１ 段差穴部
９ 欠陥層
１０ トランスファーゲート部
２０ コンタクト
２１ Ｃｕ配線
２２ Ｃｕ配線
２３ Ｃｕ配線
４０ Ｎ型ウェル領域
５０ レジスト
５１ シリコン酸化膜

Claims (12)

1. 半導体基板表面に設けられる複数の光電変換素子と、
   前記光電変換素子と隣接して設けられる複数の電荷転送素子と、
   隣接する前記光電変換素子の間に設けられる素子分離領域と、
   前記素子分離領域に設けられ、前記光電変換素子の底部と同じ深さまでを含む領域に設けられる電気的に不活性な欠陥層による深い界面準位を有することを特徴とする固体撮像装置。
2. 前記欠陥層は前記半導体基板表面から２．０〜３．０μｍの位置が中心となるように形成されることを特徴とする請求項１記載の固体撮像装置。
3. 前記欠陥層の上部側の前記素子分離領域に溝型素子分離が形成されることを特徴とする請求項１または請求項２のいずれかに記載の固体撮像装置。
4. 前記光電変換素子，前記素子分離領域および前記電荷転送素子と前記半導体基板との間に前記素子分離領域と接続される底部分離領域を備えることを特徴とする請求項１〜請求項３のいずれかに記載の固体撮像装置。
5. 前記素子分離領域と前記底部分離領域との導電型がＰ型であることを特徴とする請求項４記載の固体撮像装置。
6. 前記欠陥層が非晶質であることを特徴とする請求項１〜請求項５のいずれかに記載の固体撮像装置。
7. 前記欠陥層を前記半導体基板の材料元素または炭素を注入することにより形成することを特徴とする請求項１〜請求項６のいずれかに記載の固体撮像装置。
8. 前記欠陥層を酸素または窒素を注入し、前記半導体基板の材料元素と前記酸素または前記窒素とを化学結合させることにより形成することを特徴とする請求項１〜請求項６のいずれかに記載の固体撮像装置。
9. 光電変換素子，素子分離領域および電荷転送素子からなる固体撮像装置の前記素子分離領域を形成するに際し、
   隣接する前記光電変換素子形成領域の間の半導体基板表面に素子分離用の溝を形成する工程と、
   前記溝に元素を注入して前記溝の下に欠陥層を形成する工程と、
   前記溝および前記欠陥層を含むように前記半導体基板に前記素子分離領域を形成する工程と
   を有することを特徴とする固体撮像装置の製造方法。
10. 前記元素が不活性元素であることを特徴とする請求項９記載の固体撮像装置の製造方法。
11. 前記元素が前記半導体基板の材料元素と同一元素，炭素，酸素または窒素であることを特徴とする請求項９記載の固体撮像装置の製造方法。
12. 前記欠陥層を形成する工程の後に、８００℃以下の熱処理を行うことを特徴とする請求項９〜請求項１１のいずれかに記載の固体撮像装置の製造方法。

Images