KR100792335B1 - 이미지 센서 및 이의 제조 방법 - Google Patents
이미지 센서 및 이의 제조 방법 Download PDFInfo
- Publication number
- KR100792335B1 KR100792335B1 KR1020060079320A KR20060079320A KR100792335B1 KR 100792335 B1 KR100792335 B1 KR 100792335B1 KR 1020060079320 A KR1020060079320 A KR 1020060079320A KR 20060079320 A KR20060079320 A KR 20060079320A KR 100792335 B1 KR100792335 B1 KR 100792335B1
- Authority
- KR
- South Korea
- Prior art keywords
- photodiode
- gate
- low concentration
- spacer
- epitaxial growth
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 14
- 125000006850 spacer group Chemical group 0.000 claims abstract description 36
- 238000000034 method Methods 0.000 claims abstract description 16
- 239000010409 thin film Substances 0.000 claims abstract description 6
- 239000004065 semiconductor Substances 0.000 claims description 30
- 239000000758 substrate Substances 0.000 claims description 30
- 239000010408 film Substances 0.000 claims description 23
- 150000002500 ions Chemical class 0.000 claims description 15
- 238000005468 ion implantation Methods 0.000 claims description 4
- 238000011109 contamination Methods 0.000 abstract description 3
- 230000007547 defect Effects 0.000 abstract description 2
- 239000012535 impurity Substances 0.000 description 13
- 238000002955 isolation Methods 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 6
- 238000007667 floating Methods 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000001154 acute effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
이미지 센서 및 이의 제조 방법이 개시되어 있다. 이미지 센서의 제조 방법은 반도체 기판의 포토 다이오드 영역에 저농도 이온을 주입하여 포토 다이오드를 형성하는 단계, 포토 다이오드로부터 전하를 제공받기 위해 반도체 기판상에 적어도 1 개의 게이트 절연막 패턴 및 상기 각 게이트 절연막 패턴 상에 게이트 전극을 형성하는 단계, 게이트 전극의 측벽에 스페이서를 형성하는 단계, 포토 다이오드상에 선택적 에피텍셜 성장층을 형성하는 단계, 게이트 전극의 일측 및 타측에 저농도 이온을 경사 이온 주입하여 상기 스페이서의 하부로 연장된 저농도 소오스 및 저농도 드레인을 형성하는 단계 및 상기 게이트 전극의 양쪽에 고농도 소오스 및 고농도 드레인을 형성하는 단계를 포함한다. 이미지 센서의 제조 공정을 보다 단순화시키고, 이미지 센서의 포토 다이오드의 오염에 따른 불량을 방지하며, 이미지 센서에 포함된 트랜지스터의 소오스 및 드레인의 얕은 접합 특성을 구현할 수 있는 효과를 갖는다.
Description
도 1은 본 발명의 일실시예에 의한 이미지 센서의 회로도이다.
도 2는 도 1의 이미지 센서의 평면 레이 아웃도이다.
도 3은 도 2의 포토 다이오드, 트랜스퍼 트랜지스터 및 리셋 트랜지스터의 단면을 도시한 단면도이다.
도 4은 도 2의 포토 다이오드, 트랜스퍼 트랜지스터 및 리셋 트랜지스터의 단면을 도시한 단면도이다.
도 5 내지 도 10들은 도 4의 이미지 센서를 제조하는 공정을 도시한 단면도들이다.
본 발명은 이미지 센서 및 이의 제조 방법에 관한 것이다.
일반적으로, 이미지 센서(Image sensor)는 광학적 영상(optical image)을 전기적 신호로 변환시키는 반도체 소자로써, 크게, 전하 결합 소자(charge coupled device: CCD)와 씨모스(CMOS; Complementary Metal Oxide Silicon) 이미지 센 서(Image Sensor)로 구분된다.
상기 전하 결합 소자(charge coupled device: CCD)는 빛의 신호를 전기적 신호로 변환하는 복수개의 포토 다이오드(Photo diode; PD)가 매트릭스 형태로 배열되고, 상기 매트릭스 형태로 배열된 각 수직 방향의 포토 다이오드 사이에 형성되어 상기 각 포토 다이오드에서 생성된 전하를 수직방향으로 전송하는 복수개의 수직 방향 전하 전송 영역(Vertical charge coupled device; VCCD)과, 상기 각 수직 방향 전하 전송 영역에 의해 전송된 전하를 수평방향으로 전송하는 수평방향 전하전송영역(Horizontal charge coupled device; HCCD) 및 상기 수평방향으로 전송된 전하를 센싱하여 전기적인 신호를 출력하는 센스 증폭기(Sense Amplifier)를 구비하여 구성된 것이다.
그러나, 이와 같은 CCD는 구동 방식이 복잡하고, 전력 소비가 클 뿐만 아니라, 다단계의 포토 공정이 요구되므로 제조 공정이 복잡한 단점을 갖고 있다. 또한, 상기 전하 결합 소자는 제어회로, 신호처리회로, 아날로그/디지털 변환회로(A/D converter) 등을 전하 결합 소자 칩에 집적시키기가 어려워 제품의 소형화가 곤란한 단점을 갖는다.
최근에는 전하 결합 소자의 단점을 극복하기 위한 차세대 이미지 센서로서 씨모스 이미지 센서가 주목을 받고 있다. 씨모스 이미지 센서는 제어회로 및 신호처리회로 등을 주변회로로 사용하는 씨모스 기술을 이용하여 단위 화소의 수량에 해당하는 모스 트랜지스터들을 반도체 기판에 형성함으로써 모스 트랜지스터들에 의해 각 단위 화소의 출력을 순차적으로 검출하는 스위칭 방식을 채용한 소자이다. 즉, 씨모스 이미지 센서는 단위 화소 내에 포토 다이오드와 모스 트랜지스터를 형성시킴으로써 스위칭 방식으로 각 단위 화소의 전기적 신호를 순차적으로 검출하여 영상을 구현한다.
씨모스 이미지 센서는 씨모스 제조 기술을 이용하므로 적은 전력 소모, 적은 포토공정 스텝에 따른 단순한 제조공정 등과 같은 장점을 갖는다. 또한, 상기 씨모스 이미지 센서는 제어회로, 신호처리회로, 아날로그/디지털 변환회로 등을 씨모스 이미지 센서 칩에 집적시킬 수가 있으므로 제품의 소형화가 용이하다는 장점을 갖고 있다. 따라서, 씨모스 이미지 센서는 현재 디지털 정지 카메라(digital still camera), 디지털 비디오 카메라 등과 같은 다양한 응용 부분에 널리 사용되고 있다.
한편, CMOS 이미지 센서는 트랜지스터의 개수에 따라 3 개의 트랜지스터를 갖는 3T형 CMOS 이미지 센서, 4개의 트랜지스터를 갖는 4T형 CMOS 이미지 센서, 5개의 트랜지스터를 갖는 5T형 CMOS 이미지 센서 등으로 구분된다.
그러나 종래 이미지 센서는 광량에 따른 전하를 발생하는 포토 다이오드가 외부에 노출되어 있기 때문에 외부 파티클과 물리 화학적으로 쉽게 결합 되어 포토 다이오드의 특성이 크게 저하되는 문제점이 있다.
본 발명의 하나의 목적은 포토 다이오드의 오염을 방지한 이미지 센서를 제공함에 있다.
본 발명의 다른 목적은 상기 이미지 센서의 제조 방법을 제공함에 있다.
이와 같은 본 발명의 하나의 목적을 구현하기 위한 이미지 센서는 입사된 광에 의하여 전하를 발생하는 포토 다이오드, 포토 다이오드의 상면에 배치된 선택적 에피텍셜 성장층 및 포토 다이오드로부터 출력된 전하량에 대응하는 전압을 출력하기 위한 복수개의 박막 트랜지스터들을 포함한다.
본 발명의 다른 목적을 구현하기 위한 이미지 센서의 제조 방법은 반도체 기판의 포토 다이오드 영역에 저농도 이온을 주입하여 포토 다이오드를 형성하는 단계, 포토 다이오드로부터 전하를 제공받기 위해 반도체 기판상에 적어도 1 개의 게이트 절연막 패턴 및 상기 각 게이트 절연막 패턴 상에 게이트 전극을 형성하는 단계, 게이트 전극의 측벽에 스페이서를 형성하는 단계, 포토 다이오드상에 선택적 에피텍셜 성장층을 형성하는 단계, 게이트 전극의 일측 및 타측에 저농도 이온을 경사 이온 주입하여 상기 스페이서의 하부로 연장된 저농도 소오스 및 저농도 드레인을 형성하는 단계 및 상기 게이트 전극의 양쪽에 고농도 소오스 및 고농도 드레인을 형성하는 단계를 포함한다.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예들에 따른 이미지 센서 및 이의 제조 방법에 대하여 상세하게 설명하지만, 본 발명이 하기의 실시예들에 제한되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명을 다양한 다른 형태로 구현할 수 있을 것이다.
이미지 센서(
Image
Sensor
)
도 1은 본 발명의 일실시예에 의한 이미지 센서의 회로도이다. 도 2는 도 1의 이미지 센서의 평면 레이 아웃도이다.
도 1 및 도 2를 참조하면, 이미지 센서의 복수개의 화소들 중 하나의 화소(Pixel, P)는 외부의 광을 감지하는 포토 다이오드(PD) 및 포토 다이오드(PD)에 저장된 전하들의 전송 및/또는 출력 등을 제어하는 복수개의 트랜지스터들을 포함한다. 본 실시예에서, 이미지 센서(100)의 화소(P)는, 예를 들어, 4개의 트랜지스터들을 포함하는 경우에 대해 설명한다.
화소(P)는 광을 감지하는 포토 다이오드(PD), 트랜스퍼 트랜지스터(Tx), 리셋 트랜지스터(Rx), 셀렉트 트랜지스터(Sx) 및 억세스 트랜지스터(Ax)를 포함한다.
포토 다이오드(PD)에는 트랜스퍼 트랜지스터(Tx) 및 리셋 트랜지스터(Rx)가 직렬로 접속된다. 트랜스퍼 트랜지스터(Tx)의 소오스는 포토 다이오드(PD)와 접속하고, 트랜스퍼 트랜지스터(Tx)의 드레인은 리셋 트랜지스터(Sx)의 소오스와 접속한다. 리셋 트랜지스터(Sx)의 드레인에는 전원 전압(Vdd)이 인가된다.
트랜스퍼 트랜지스터(Tx)의 드레인은 플로팅 확산층(FD, floating diffusion) 역할을 한다. 부유 확산층(FD)은 셀렉트 트랜지스터(Sx)의 게이트에 접속된다. 셀렉트 트랜지스터(Sx) 및 억세스 트랜지스터(Ax)는 직렬로 접속된다. 즉, 셀렉트 트랜지스터(Sx)의 소오스와 억세스 트랜지스터(Ax)의 드레인은 서로 접속한다. 억세스 트랜지스터(Ax)의 드레인 및 리셋 트랜지스터(Rx)의 소오스에는 전원 전압(Vdd)이 인가된다. 셀렉트 트랜지스터(Sx)의 드레인은 출력단(Out)에 해당하 고, 셀렉트 트랜지스터(Sx)의 게이트에는 선택 신호(Row)가 인가된다.
상술한 구조의 이미지 센서(100)의 화소(P)의 동작을 간략히 설명한다. 먼저, 리셋 트랜지스터(Rx)를 턴 온(turn on)시켜 부유 확산층(FD)의 전위를 상기 전원 전압(Vdd)과 동일하게 한 후에, 리셋 트랜지스터(Rx)를 턴 오프(turn off)시킨다. 이러한 동작을 리셋 동작이라 정의한다.
외부의 광이 포토 다이오드(PD)에 입사되면, 포토 다이오드(PD)내에 전자-홀 쌍(EHP; electron-hole pair)들이 생성되어 신호 전하들이 포토 다이오드(PD)내에 축적된다. 이어서, 트랜스퍼 트랜지스터(Tx)가 턴 온됨에 따라 포토 다이오드(PD)내 축적된 신호 전하들은 부유 확산층(FD)으로 출력되어 부유 확산층(FD)에 저장된다. 이에 따라, 부유 확산층(FD)의 전위는 포토 다이오드(PD)에서 출력된 전하의 전하량에 비례하여 변화되고, 이로 인해 억세스 트랜지스터(Ax)의 게이트의 전위가 변한다. 이때, 선택 신호(Row)에 의해 셀렉트 트랜지스터(Sx)가 턴 온되면, 데이타가 출력단(Out)으로 출력된다. 데이타가 출력된 후에, 화소(P)는 다시 리셋 동작을 수행한다. 화소(P)는 이러한 과정들을 반복하여 광을 전기적 신호로 변환시켜 출력한다.
도 3은 도 2의 포토 다이오드, 트랜스퍼 트랜지스터 및 리셋 트랜지스터의 단면을 도시한 단면도이다.
도 3을 참조하면, 반도체 기판(SB)에는 복수개의 소자 분리부(1)가 배치된다. 본 실시예에서, 소자 분리부(1)는 반도체 기판(SB)에 트랜치(trench)를 형성한 후 트랜치 내부에 산화물을 배치하여 형성할 수 있다.
포토 다이오드(PD)는 반도체 기판(SB)에 형성된 포토 다이오드 영역(PDR)에 배치된다. 포토 다이오드(PD)는 저농도 도핑된 n 타입 이온을 포함한다.
본 실시예에서, 포토 다이오드 영역(PDR)에 배치된 포토 다이오드(PD) 상에는 선택적 에피텍셜 성장층(SEG)이 형성되며, 선택적 에피텍셜 성장층(SEG)은 포토 다이오드(PD)를 완전히 덮어 포토 다이오드(PD)가 외부 파티클 및 도전성 불순물 등에 의하여 오염되는 것을 방지한다.
한편, 반도체 기판(SB) 중 포토 다이오드 영역(PDR)과 인접한 영역에는 구동 영역(DR)이 배치된다. 구동 영역(DR)에는 복수개의 트랜지스터가 배치될 수 있다.
본 실시예에서, 복수개의 트랜지스터들은, 도 1 및 도 2에 도시된 바와 같이 트랜스퍼 트랜지스터(Tx), 리셋 트랜지스터(Rx), 셀렉트 트랜지스터(Sx) 및 억세스 트랜지스터(Ax)일 수 있다. 본 실시예에서, 도 3에는 트랜스퍼 트랜지스터(Tx) 및리셋 트랜지스터(Rx)가 도시되어 있다.
상술된 각 박막 트랜지스터(Tx, Rx, Sx, Ax)는 공통적으로, 게이트(3), 게이트 절연막(4), 저농도 소오스(5), 고농도 소오스(7), 저농도 드레인(9) 및 고농도 드레인(11)을 포함한다.
게이트(3)는 게이트 절연막(4)상에 배치되며, 게이트(3)의 양쪽에는 각각 n 형 불순물을 저농도 이온 주입한 저농도 소오스(5) 및 n형 불순물을 저농도 이온 주입한 저농도 드레인(9)이 배치된다.
게이트(3)의 측벽에는 게이트 스페이서(13)가 배치되고, 게이트 스페이서(13)를 이온 주입 마스크로 이용하여 n 형 고농도 불순물이 반도체 기판(SB)의 구동 영역(DR)에 선택적으로 주입되어 고농도 소오스(7) 및 고농도 드레인(11)이 각각 형성되어 도 1 및 도 2에 도시된 박막 트랜지스터(Tx, Rx, Sx, Ax)가 제조된다.
도 4은 도 2의 포토 다이오드, 트랜스퍼 트랜지스터 및 리셋 트랜지스터의 단면을 도시한 단면도이다.
도 4을 참조하면, 반도체 기판(SB)에는 복수개의 소자 분리부(1)가 배치된다. 본 실시예에서, 소자 분리부(1)는 반도체 기판(SB)에 트랜치(trench)를 형성한 후 트랜치 내부에 산화물을 배치하여 형성할 수 있다.
포토 다이오드(PD)는 반도체 기판(SB)에 형성된 포토 다이오드 영역(PDR)에 배치된다. 포토 다이오드(PD)는 저농도 도핑된 n 타입 이온을 포함한다.
본 실시예에서, 포토 다이오드 영역(PDR)에 배치된 포토 다이오드(PD) 상에는 선택적 에피텍셜 성장층(SEG)이 형성되며, 선택적 에피텍셜 성장층(SEG)은 포토 다이오드(PD)를 완전히 덮어 포토 다이오드(PD)가 외부 파티클 및 도전성 불순물 등에 의하여 오염되는 것을 방지한다.
한편, 반도체 기판(SB) 중 포토 다이오드 영역(PDR)과 인접한 영역에는 구동 영역(DR)이 배치된다. 구동 영역(DR)에는 복수개의 트랜지스터가 배치될 수 있다.
본 실시예에서, 복수개의 트랜지스터들은, 도 1 및 도 2에 도시된 바와 같이 트랜스퍼 트랜지스터(Tx), 리셋 트랜지스터(Rx), 셀렉트 트랜지스터(Sx) 및 억세스 트랜지스터(Ax)일 수 있다. 본 실시예에서, 도 3에는 트랜스퍼 트랜지스터(Tx) 및리셋 트랜지스터(Rx)가 도시되어 있다.
상술된 각 박막 트랜지스터(Tx, Rx, Sx, Ax)는 공통적으로, 게이트(3), 게이트 절연막(4), 저농도 소오스(5), 고농도 소오스(7), 저농도 드레인(9) 및 고농도 드레인(11)을 포함한다.
게이트(3)는 게이트 절연막 패턴(4) 상에 배치되며, 게이트(3)의 양쪽 측벽에는 게이트 스페이서(13)가 배치된다.
한편, 게이트(3)의 상면 및 게이트 스페이서(13)에 의하여 덮이지 않은 반도체 기판(SB)상에는 추가적으로 추가 선택적 에피텍셜 성장층(ASEG)이 배치될 수 있다. 이때, 추가 선택적 에피텍셜 성장층(ASEG)는, 예를 들어, 저농도 소오스(5), 고농도 소오스(7), 저농도 드레인(9) 및 고농도 드레인(11)에 대응하여 형성된다.
한편, 반도체 기판(SB)에는 n 형 불순물을 경사 이온 주입에 의하여 게이트 스페이서(13)의 하부로 저농도 이온 주입한 저농도 소오스(5) 및 n형 불순물을 저농도 이온 주입한 저농도 드레인(9)이 배치된다. 이때, 저농도 소오스(5) 및 저농도 드레인(9)은 경사 이온 주입되어 게이트 스페이서(13)의 하부로 연장된다.
게이트 스페이서(13)의 표면에는 추가 게이트 스페이서(15)가 배치된다. 추가 게이트 스페이서(15)는 게이트 스페이서(13)의 표면 및 추가 선택적 에피텍셜 성장층(ASEG) 상에 배치된다.
고농도 소오스(7) 및 고농도 드레인(11)은 고농도 n 형 불순물을 포함하며, 고농도 n형 불순물은 추가 게이트 스페이서(15)를 이온 주입 마스크로 하여 반도체 기판(SB)에 주입된다.
이와 같이 본 실시예에서, 포토 다이오드(PD) 상에 선택적 에피텍셜 성장 층(SEG)을 형성할 뿐만 아니라 저농도 소오스(5), 고농도 소오스(7), 저농도 드레인(9) 및 고농도 드레인(11) 상에 추가 선택적 에피텍셜 성장층(ASEG)을 형성함으로써 결과적으로 추가 선택적 에피텍셜 성장층(ASEG)이 저농도 소오스(5), 고농도 소오스(7), 저농도 드레인(9) 및 고농도 드레인(11)에 주입되는 n형 불순물의 주입 깊이를 감소킨다. 이로써, 저농도 소오스(5), 고농도 소오스(7), 저농도 드레인(9) 및 고농도 드레인(11)들의 얕은 접합 특성을 쉽게 구현할 수 있다.
이미지 센서의 제조 방법
도 5 내지 도 10들은 도 4의 이미지 센서를 제조하는 공정을 도시한 단면도들이다.
도 5를 참조하면, 반도체 기판(SB)에는 소자 분리부(1)가 형성된다. 소자 분리부(1)는 반도체 기판(SB)에 트랜치를 형성한 후 트랜치 내에 산화물을 배치하여 형성할 수 있다.
소자 분리부(1)가 형성된 후, 반도체 기판(SB) 중 트랜지스터들이 형성될 예정인 구동 영역(DR)에는 P형 이온이 저농도 도핑되어 P 웰(2)이 형성된다.
이어서, 반도체 기판(SB)의 전면적에 걸쳐 게이트 절연막 및 게이트 실리콘막이 순차적으로 형성된 후, 게이트 절연막 및 게이트 실리콘막은 패터닝 되어 게이트 절연막 패턴(4) 및 게이트 절연막 패턴(4) 상에 형성된 게이트(3)가 형성된다.
이어서, 구동 영역(DR)은 포토레지스트 패턴(PR)에 의하여 덮인 상태에서 포 토 다이오드 영역(PDR)에 선택적으로 n 형 불순물이 저농도 이온 주입되어, 포토 다이오드 영역(PDR)에 n 형 불순물이 저농도 이온 주입된 포토 다이오드(PD)가 형성된다.
도 6을 참조하면, 포토 다이오드(PD)가 형성된 후, 구동 영역(DR)을 덮고 있던 포토레지스트 패턴(PR)은 제거되고, 반도체 기판(SB) 상면에는 포토 다이오드(PD) 및 게이트(3)를 덮는 절연막(미도시)이 형성된다. 본 실시예에서, 절연막은 산화막 및/또는 질화막을 포함할 수 있다.
절연막은 에치 백(etch back) 등의 공정에 의하여 식각 되어 게이트(3)의 측면에는 게이트 스페이서(13)가 형성된다.
도 7을 참조하면, 게이트 스페이서(13)가 형성된 후, 반도체 기판(SB) 중 실리콘이 노출된 부분에 에피텍셜 성장 공정을 이용하여 선택적 에피텍셜 성장층(SEG)을 형성한다. 본 실시예에서, 선택적 에피텍셜 성장층(SEG)은 반도체 기판(SB) 중 실리콘이 형성된 부분에만 선택적으로 형성하기 때문에 선택적 에피텍셜 성장층(SEG)은 게이트 스페이서(13) 및 소자 분리부(1) 등에는 형성되지 않고 포토 다이오드(PD) 상면, 게이트(3) 상면, 소오스 및 드레인에 형성된다.
본 실시예에서, 선택적 에피텍셜 성장층(SEG)은 포토 다이오드(PD) 상에만 선택적으로 형성되거나, 게이트(3)의 양쪽에 배치된 소오스 및 드레인에 형성될 수 있다. 이하, 소오스 및 드레인에 형성된 선택적 에피텍셜 성장층을 추가 선택적 에피텍셜 성장층(ASEG)으로 정의하기로 한다.
도 8을 참조하면, 포토 다이오드(PD) 상에 선택적 에피텍셜 성장층(SEG) 및 소오스 및 드레인 상에 추가 선택적 에피텍셜 성장층(ASEG)가 형성된 후, 포토 다이오드 영역(PDR)은 포토레지스트 패턴(PR)에 의하여 덮인 상태에서, 저농도 소오스(5) 및 저농도 드레인(9)이 형성된다.
저농도 소오스(5) 및 저농도 드레인(9)을 형성하기 위해서, 추가 선택적 에피텍셜 성장층(ASEG)에는 n형 저농도 불순물이 반도체 기판(SB)에 대하여 예각의 각도로 경사 이온 주입 방법에 의하여 반도체 기판(SB) 상에 주입된다. n형 저농도 불순물이 반도체 기판(SB)에 대하여 경사 이온 주입됨에 따라, 저농도 소오스(5) 및 저농도 드레인(9)이 형성될 뿐만 아니라 저농도 소오스(5) 및 저농도 드레인(9)은 게이트 스페이서(13)의 하부로 연장된다. 본 실시예에서, 저농도 소오스(5) 및 저농도 드레인(9)은 추가 선택적 에피텍셜 성장층(ASEG)을 통해 형성되기 때문에 저농도 소오스(5) 및 저농도 드레인(9)은 얕은 접합 특성을 갖게 된다.
도 9를 참조하면, 저농도 소오스(5) 및 저농도 드레인(9)이 형성된 후, 반도체 기판(SB) 상에는 전면적에 걸쳐 절연막이 형성된다. 본 실시예에서, 절연막은 산화막 및/또는 질화막 일 수 있다.
본 실시예에서, 반도체 기판(SB) 상에 형성된 절연막은 에치 백 공정 등에 의하여 식각되어 추가 게이트 스페이서(15)가 형성된다. 추가 게이트 스페이서(15)는 게이트 스페이서(13)를 덮고 추가 게이트 스페이서(15)는 추가 선택적 에피텍셜 성장층(ASEG) 상에 형성된다.
도 10을 참조하면, 추가 게이트 스페이서(15)가 형성된 후, 포토 다이오드 영역(PDR)은 포토레지스트 패턴(PR)에 의하여 덮이고, 구동 영역(DR)에는 n 형 불 순물이 고농도 주입되고, 이로써 구동 영역에는 고농도 소오스(7) 및 고농도 드레인(11)이 형성된다. 이때, 고농도 소오스(7) 및 고농도 드레인(11)은 추가 선택적 에피텍셜 성장층(ASEG)을 통해 이온 주입되기 때문에 비교적 얕은 접합 특성을 가질 수 있다.
이후, 포토 다이오드 영역(PDR)을 덮고 있던 포토레지스트 패턴(PR)을 덮음으로써 도 4에 도시된 바와 같은 이미지 센서가 제작된다.
이상에서 상세하게 설명한 바에 의하면, 이미지 센서의 제조 공정을 보다 단순화시키고, 이미지 센서의 포토 다이오드의 오염에 따른 불량을 방지하며, 이미지 센서에 포함된 트랜지스터의 소오스 및 드레인의 얕은 접합 특성을 구현할 수 있는 효과를 갖는다.
앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
Claims (8)
- 입사된 광에 의하여 전하를 발생하는 포토 다이오드;상기 포토 다이오드의 상면에 배치된 선택적 에피텍셜 성장층;상기 포토 다이오드의 일측에 배치되어 상기 포토다이오드로부터 출력된 전하량에 대응하는 전압을 출력하기 위한 복수개의 박막 트랜지스터의 게이트;상기 게이트의 양쪽에 배치된 저농도 소오스 및 저농도 드레인;상기 저농도 소오스와 접합된 고농도 소오스 및 상기 저농도 드레인과 접합된 고농도 드레인;상기 게이트의 양측벽에 배치된 스페이서; 및상기 스페이서를 덮는 추가 게이트 스페이서를 포함하는 이미지 센서.
- 삭제
- 제1항에 있어서, 상기 고농도 소오스 및 고농도 드레인과 대응하는 부분에는 추가 선택적 에피텍셜 성장층이 배치된 것을 특징으로 하는 이미지 센서.
- 제3항에 있어서, 상기 게이트 스페이서는 상기 추가 선택적 에피텍셜 성장층들 및 상기 게이트 사이에 배치되고,상기 추가 게이트 스페이서는 상기 추가 에피텍셜 성장층 상에 배치된 이미지 센서.
- 제1항에 있어서,상기 저농도 소오스 및 상기 저농도 드레인은 상기 게이트 스페이서의 하부면과 중첩된 것을 특징으로 하는 이미지 센서.
- 반도체 기판의 포토 다이오드 영역에 저농도 이온을 주입하여 포토 다이오드를 형성하는 단계;상기 포토 다이오드로부터 전하를 제공받기 위해 상기 반도체 기판상에 적어도 1 개의 게이트 절연막 패턴 및 상기 각 게이트 절연막 패턴 상에 게이트 전극을 형성하는 단계;상기 게이트 전극의 측벽에 스페이서를 형성하는 단계;상기 포토 다이오드상에 선택적 에피텍셜 성장층을 형성하는 단계;상기 스페이서 상에 추가 게이트 스페이서를 형성하는 단계;상기 게이트 전극의 일측 및 타측에 저농도 이온을 경사 이온 주입하여 상기 스페이서의 하부로 연장된 저농도 소오스 및 저농도 드레인을 형성하는 단계; 및상기 게이트 전극의 양쪽에 고농도 소오스 및 고농도 드레인을 형성하는 단계를 포함하는 것을 특징으로 하는 이미지 센서의 제조 방법.
- 제6항에 있어서, 상기 선택적 에피텍셜 성장층을 형성하는 단계에서, 상기 게이트 전극의 양쪽에 추가적으로 추가 선택적 에피텍셜 성장층이 형성되는 것을 특징으로 하는 이미지 센서의 제조 방법.
- 삭제
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060079320A KR100792335B1 (ko) | 2006-08-22 | 2006-08-22 | 이미지 센서 및 이의 제조 방법 |
| US11/841,029 US20080048221A1 (en) | 2006-08-22 | 2007-08-20 | Image sensor and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060079320A KR100792335B1 (ko) | 2006-08-22 | 2006-08-22 | 이미지 센서 및 이의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100792335B1 true KR100792335B1 (ko) | 2008-01-07 |
Family
ID=39112538
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060079320A KR100792335B1 (ko) | 2006-08-22 | 2006-08-22 | 이미지 센서 및 이의 제조 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20080048221A1 (ko) |
| KR (1) | KR100792335B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100741877B1 (ko) * | 2005-12-29 | 2007-07-23 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서 및 이의 제조 방법 |
| KR100814417B1 (ko) * | 2006-10-02 | 2008-03-18 | 삼성전자주식회사 | 단결정 실리콘 패턴 형성 방법 및 이를 이용한 불 휘발성 메모리 소자의 형성 방법 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010093670A (ko) * | 2000-03-28 | 2001-10-29 | 니시무로 타이죠 | 고체 촬상 장치 및 그 제조 방법 |
| KR20030097648A (ko) * | 2002-06-20 | 2003-12-31 | 삼성전자주식회사 | 이미지 센서 및 그 제조방법 |
| KR20060004461A (ko) * | 2004-07-09 | 2006-01-12 | 매그나칩 반도체 유한회사 | 씨모스 이미지 센서의 제조방법 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2367945B (en) * | 2000-08-16 | 2004-10-20 | Secr Defence | Photodetector circuit |
| US6845034B2 (en) * | 2003-03-11 | 2005-01-18 | Micron Technology, Inc. | Electronic systems, constructions for detecting properties of objects, and assemblies for identifying persons |
| US7285796B2 (en) * | 2004-06-02 | 2007-10-23 | Micron Technology, Inc. | Raised photodiode sensor to increase fill factor and quantum efficiency in scaled pixels |
-
2006
- 2006-08-22 KR KR1020060079320A patent/KR100792335B1/ko not_active IP Right Cessation
-
2007
- 2007-08-20 US US11/841,029 patent/US20080048221A1/en not_active Abandoned
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010093670A (ko) * | 2000-03-28 | 2001-10-29 | 니시무로 타이죠 | 고체 촬상 장치 및 그 제조 방법 |
| KR20030097648A (ko) * | 2002-06-20 | 2003-12-31 | 삼성전자주식회사 | 이미지 센서 및 그 제조방법 |
| KR20060004461A (ko) * | 2004-07-09 | 2006-01-12 | 매그나칩 반도체 유한회사 | 씨모스 이미지 센서의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20080048221A1 (en) | 2008-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7510896B2 (en) | CMOS image sensor and method for manufacturing the same | |
| KR100672669B1 (ko) | Ｃｍｏｓ 이미지 센서 및 그의 제조 방법 | |
| KR100778854B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100672701B1 (ko) | 씨모스(ｃｍｏｓ) 이미지 센서 및 그의 제조 방법 | |
| KR100685892B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100720534B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100606910B1 (ko) | Ｃｍｏｓ 이미지 센서 및 그의 제조 방법 | |
| KR100606906B1 (ko) | 씨모스 이미지 센서의 포토다이오드 및 그 제조방법 | |
| KR100792335B1 (ko) | 이미지 센서 및 이의 제조 방법 | |
| KR100752182B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100778858B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100792334B1 (ko) | 이미지 센서 및 이의 제조 방법 | |
| KR100672668B1 (ko) | Ｃｍｏｓ 이미지 센서 및 그의 제조 방법 | |
| JP4115446B2 (ja) | Ｃｍｏｓイメージセンサの製造方法 | |
| KR100769124B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100606908B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR100672665B1 (ko) | 씨모스 이미지 센서의 제조 방법 | |
| KR100649001B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR100672700B1 (ko) | Ｃｍｏｓ 이미지 센서의 제조 방법 | |
| KR100731066B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100720523B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100672689B1 (ko) | 씨모스 이미지 센서 | |
| KR100606909B1 (ko) | Ｃｍｏｓ 이미지 센서의 제조 방법 | |
| KR20070084920A (ko) | 트랜지스터 영역으로 한정된 ｐ웰을 갖는 ｃｍｏｓ 이미지소자 | |
| KR20070045668A (ko) | 씨모스 이미지 센서 및 이의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| G170 | Publication of correction | ||
| FPAY | Annual fee payment |
Payment date: 20111121 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |