KR100604670B1 - Apparatus for wire bonding and method for bonding using the same - Google Patents

Apparatus for wire bonding and method for bonding using the same Download PDF

Info

Publication number
KR100604670B1
KR100604670B1 KR1019990066326A KR19990066326A KR100604670B1 KR 100604670 B1 KR100604670 B1 KR 100604670B1 KR 1019990066326 A KR1019990066326 A KR 1019990066326A KR 19990066326 A KR19990066326 A KR 19990066326A KR 100604670 B1 KR100604670 B1 KR 100604670B1
Authority
KR
South Korea
Prior art keywords
bonding
chips
work area
wire bonding
chip
Prior art date
Application number
KR1019990066326A
Other languages
Korean (ko)
Other versions
KR20010058950A (en
Inventor
구자현
이용희
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019990066326A priority Critical patent/KR100604670B1/en
Priority to US09/749,796 priority patent/US20010007084A1/en
Priority to JP2001000218A priority patent/JP2001291735A/en
Publication of KR20010058950A publication Critical patent/KR20010058950A/en
Application granted granted Critical
Publication of KR100604670B1 publication Critical patent/KR100604670B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/787—Means for aligning
    • H01L2224/78703—Mechanical holding means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 와이어본딩의 시간을 단축시키도록 한 와이어본딩 장치 및 그를 이용한 와이어본딩 방법에 관한 것으로, 이를 위한 본 발명은 카메라를 구비한 본드헤드, 다수개의 칩이 부착된 리드프레임, 작업지역이 위치하는 윈도우클램퍼를 이용하여 와이어본딩하는 방법에 있어서, 상기 리드프레임에 부착된 모든 칩에 대해 상기 윈도우클램퍼에 위치되는 순서대로 일련번호를 부여하는 단계, 상기 일련번호가 부여된 칩중 하나를 상기 윈도우클램퍼의 제1작업지역으로 이동시키는 단계, 상기 본드헤드의 제1,2 카메라를 동시에 상기 윈도우클램퍼의 제1,2작업지역으로 이동시켜 각각 상기 제1,2작업지역에 위치한 칩의 영상을 획득하는 단계, 상기 제1작업지역에 위치한 칩의 영상을 분석해서 본딩포인트를 인식하는 단계, 상기 제1작업지역에 위치한 칩을 본딩함과 동시에 상기 제2작업지역에 위치한 칩의 영상을 분석해서 본딩포인트를 인식하는 단계, 상기 제2작업지역의 칩을 본딩하고 나머지 다른 칩을 상기 윈도우클램퍼로 이동시키는 단계를 포함하여 이루어진다.The present invention relates to a wire bonding apparatus and a wire bonding method using the same to shorten the time of wire bonding, the present invention for this purpose is a bond head having a camera, a lead frame with a plurality of chips, a work area A method of wire bonding using a window clamper, the method comprising: assigning serial numbers to all chips attached to the lead frame in the order of being located in the window clamper, and assigning one of the chips assigned the serial number to the window clamper. Moving the first and second cameras of the bond head to the first and second working areas of the window clamper simultaneously to obtain images of chips located in the first and second working areas, respectively. Step, Recognizing the bonding point by analyzing the image of the chip located in the first work area, Chip located in the first work area Bonding and at the same time comprises the step of the second method comprising: by analyzing the image of the chips located in the work area recognize the bonding points, the bonding of the second chip of the working area and the other to move the other chip in the window clamper.

와이어본딩, 리드프레임, 윈도우클램퍼, 본딩포인트인식Wire bonding, lead frame, window clamper, bonding point recognition

Description

와이어본딩 장치 및 그를 이용한 본딩 방법{APPARATUS FOR WIRE BONDING AND METHOD FOR BONDING USING THE SAME} Wire bonding apparatus and bonding method using the same {APPARATUS FOR WIRE BONDING AND METHOD FOR BONDING USING THE SAME}             

도 1 은 종래기술에 따른 비병렬 와이어본딩 장치를 나타낸 구성 블록도,1 is a block diagram showing a non-parallel wire bonding apparatus according to the prior art,

도 2 는 본 발명의 실시예에 따른 병렬 와이어본딩 장치를 나타낸 구성 블록도,2 is a block diagram illustrating a parallel wire bonding apparatus according to an embodiment of the present invention;

도 3 은 본 발명의 실시예에 따른 병렬 와이어본딩 방법을 나타낸 플로우챠트.3 is a flow chart showing a parallel wire bonding method according to an embodiment of the present invention.

*도면의 주요부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

21a : 주 카메라 21b : 서브 카메라21a: main camera 21b: sub camera

22 : 트랜스듀서 23 : 본드 헤드22: transducer 23: bond head

24a,24b,24c : 칩 25 : 리드프레임24a, 24b, 24c: Chip 25: Leadframe

26 : 윈도우 클램퍼 26a : 주 작업지역26: window clamper 26a: main working area

26b : 서브 작업지역 27 : 히터블록26b: Sub working area 27: Heater block

본 발명은 반도체 소자의 패키지 제조 방법에 관한 것으로, 특히 단위시간당 본딩하는 칩의 개수를 증가시키는데 적합한 병렬 와이어본딩 장치와 그를 이용한 와이어본딩 방법에 관한 것이다.The present invention relates to a method for manufacturing a package of a semiconductor device, and more particularly, to a parallel wire bonding apparatus suitable for increasing the number of chips bonded per unit time and a wire bonding method using the same.

일반적으로 반도체소자의 제조 공정중 와이어 본딩장치는 하나의 리드프레임 (Leadframe)에 부착된 각각의 반도체 칩에 대하여 본딩할 칩의 본딩포인트 (Bonding point)와 리드프레임의 본딩포인트(bonding point)를 인식하고, 인식된 본딩포인트를 와이어(Wire)로 연결한다. 즉 와이어 본딩장치에 있어서 본딩포인트를 인식하는 패턴인식저장시간(Pattern Recognition time Saving)과 본딩포인트를 와이어로 연결하는 본딩과정에서 대부분 공정 시간이 소요된다.In general, a wire bonding apparatus recognizes a bonding point of a chip to be bonded and a bonding point of a lead frame with respect to each semiconductor chip attached to one leadframe during a semiconductor device manufacturing process. Then, connect the recognized bonding point with a wire. That is, in the wire bonding apparatus, a process time is mostly required in a pattern recognition time saving for recognizing a bonding point and a bonding process for connecting a bonding point with a wire.

도 1 은 종래기술의 비병렬 와이어본딩 장치를 나타내고 있는 구성 블록도로서, 단일 X-Y 스테이지 상에 본딩포인트 인식을 위한 하나의 카메라(1)와 와이어본딩을 위한 하나의 트랜스듀서(Transducer)(2)로 구성되는 본드헤드(Bond Head)(3)와 다수의 반도체칩(4a,4b,4c)이 부착된 리드프레임(5)을 핸들링하기 위한 하나의 윈도우클램퍼(Window clamper)(6)와 하나의 히터블록(Heater block)(7)으로 구성되며, 상기 윈도우클램퍼(6)는 하나의 작업지역(6a)이 구비되어 있다.1 is a block diagram showing a conventional non-parallel wire bonding apparatus, one camera (1) for bonding point recognition and one transducer (2) for wire bonding on a single XY stage. One window clamper 6 and one window for handling the bond head 3 and the lead frame 5 to which the semiconductor chips 4a, 4b, and 4c are attached. It consists of a heater block (7), the window clamper (6) is provided with one working area (6a).

상기와 같이 구성된 비병렬 와이어본딩 장치는 리드프레임(5)의 반도체칩 (4a,4b,4c)중 하나가 윈도우클램퍼(6)의 작업지역(6a)에 위치하면 카메라(1)를 이용해 반도체칩(4a,4b,4c)중의 하나와 리드프레임(5)의 영상을 획득하고 본딩포인트 를 인식하기 위한 장치가 그 영상을 분석해서 본딩포인트를 인식하고 트랜스듀서 (2)를 이용해 와이어본딩한다. 그리고 예를들어 특정 칩(4a)에 대한 와이어본딩이 끝나면 리드프레임(5)을 움직여 다음 칩(4b)을 윈도우클램퍼(6)의 작업지역(6a)에 위치시키고 본딩포인트인식(PRS)과 와이어본딩 과정을 반복한다.In the non-parallel wire bonding apparatus configured as described above, when one of the semiconductor chips 4a, 4b, and 4c of the lead frame 5 is located in the work area 6a of the window clamper 6, the semiconductor chip is used by the camera 1. A device for acquiring an image of one of (4a, 4b, 4c) and the lead frame 5 and recognizing the bonding point analyzes the image to recognize the bonding point and wirebonds using the transducer (2). For example, when wire bonding is completed for a specific chip 4a, the lead frame 5 is moved to place the next chip 4b in the work area 6a of the window clamper 6, and bonding point recognition (PRS) and wire Repeat the bonding process.

이와같이 종래의 비병렬 와이어본딩 장치는 본딩과정 중에는 본딩포인트인식시간을 저장하지 않으므로, 하나의 칩에 대하여 본딩포인트인식에 소요되는 시간이 P, 본딩과정에 소요되는 시간이 Q 라고 가정하고, 하나의 리드프레임(6)에 부착된 칩(4a,4b,4c)의 개수가 N이라면, 그 리드프레임(6)에 부착된 모든 칩을 본딩하기 위해서는 총 N(P+Q)의 시간이 소요된다.As described above, since the conventional non-parallel wire bonding device does not store the bonding point recognition time during the bonding process, it is assumed that the time required for the bonding point recognition is P and the bonding process is Q for one chip. If the number of chips 4a, 4b, 4c attached to the leadframe 6 is N, the total time N (P + Q) is required to bond all the chips attached to the leadframe 6.

대부분의 와이어본딩 장치는 와이어본딩 과정을 제어하는 중앙처리장치(CPU)와 본딩포인트인식을 수행하는 중앙처리장치가 구분되어 있다. 하지만 종래의 비병렬 와이어본딩 장치는 본딩과정중에는 본딩포인트인식을 하지 않는다. 즉 본딩과정 중에는 패턴인식을 담당하는 중앙처리장치가 동작하지 않는다.Most wire bonding apparatuses are divided into a central processing unit (CPU) that controls the wire bonding process and a central processing unit that performs bonding point recognition. However, the conventional non-parallel wire bonding device does not recognize the bonding point during the bonding process. That is, during the bonding process, the central processing unit responsible for pattern recognition does not operate.

본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로서, 다음에 본딩할 칩의 영상을 미리 획득하고 본딩과정을 제어하는 중앙처리장치가 현재 칩을 본딩하는 과정중에 본딩포인트인식을 수행하는 중앙처리장치는 기획득한 다음 본딩 칩에 대한 영상을 분석해서 본딩포인트를 인식하는데 적합한 와이어본딩 장치 및 그를 이용한 본딩 방법을 제공하는데 그 목적이 있다.The present invention has been made to solve the above problems, and the central processing unit for acquiring the image of the chip to be bonded next and controlling the bonding process in advance performs a bonding point recognition during the bonding process of the current chip. The purpose of the present invention is to provide a wire bonding apparatus suitable for recognizing a bonding point by analyzing an image of a bonding chip and planning a bonding method using the same.

상기의 목적을 달성하기 위한 본 발명의 와이어본딩 장치는 다수의 칩이 부착된 리드프레임; 주작업지역과 서브작업지역으로 이루어진 작업지역을 두고 인접한 상기 주작업지역과 서브작업지역의 중심점간의 거리가 상기 칩들의 중심점간의 거리와 동일하게 구성된 윈도우클램퍼; 및 상기 다수의 칩 중에서 두개의 칩을 각각 상기 주작업지역과 서브작업지역에 위치시킨 상태에서 상기 두개의 칩에 대한 영상을 동시에 획득하도록 두개의 카메라를 구비한 본드헤드를 포함하는 것을 특징으로 하고, 이를 이용한 와이어본딩 방법은 카메라를 구비한 본드헤드, 다수개의 칩이 부착된 리드프레임, 작업지역이 위치하는 윈도우클램퍼를 이용하여 와이어본딩하는 방법에 있어서, 상기 리드프레임에 부착된 모든 칩에 대해 상기 윈도우클램퍼에 위치되는 순서대로 일련번호를 부여하는 단계, 상기 일련번호가 부여된 칩중 하나를 상기 윈도우클램퍼의 제1작업지역으로 이동시키는 단계, 상기 본드헤드의 제1,2카메라를 상기 윈도우클램퍼의 제1,2작업지역으로 이동시켜 각각 상기 제1,2작업지역에 위치한 칩의 영상을 획득하는 단계, 상기 제1작업지역에 위치한 칩의 영상을 분석해서 본딩포인트를 인식하는 단계, 상기 제1작업지역에 위치한 칩을 본딩함과 동시에 상기 제2작업지역에 위치한 칩의 영상을 분석해서 본딩포인트를 인식하는 단계, 상기 제2작업지역의 칩을 본딩하고 나머지 다른 칩을 상기 윈도우클램퍼로 이동시키는 단계를 포함하여 이루어짐을 특징으로 한다.Wire bonding device of the present invention for achieving the above object is a lead frame having a plurality of chips attached; A window clamper having a work area consisting of a main work area and a sub work area, wherein a distance between a center point of the adjacent main work area and a sub work area is equal to a distance between center points of the chips; And a bond head having two cameras for simultaneously acquiring images of the two chips while two chips among the plurality of chips are located in the main work area and the sub work area, respectively. The wire bonding method using the same includes a bond head having a camera, a lead frame having a plurality of chips attached thereto, and a wire bonding method using a window clamper at which a work area is located, for all chips attached to the lead frame. Assigning serial numbers in the order of being located in the window clamper, moving one of the serialized chips to a first work area of the window clamper, and moving the first and second cameras of the bond head to the window clamper. Moving to the first and second working areas of and acquiring images of chips located in the first and second working areas, respectively; Recognizing the bonding point by analyzing the image of the chip located in the first working area, Recognizing the bonding point by analyzing the image of the chip located in the second working area while bonding the chip located in the first working area And bonding the chips of the second work area and moving the other chips to the window clamper.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.Hereinafter, the preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. .

도 2 는 본 발명의 실시예에 따른 병렬 와이어본딩 장치를 나타낸 구성 블록 도로서, 윈도우 클램퍼(26)에 형성된 작업지역의 개수와 본드 헤드(23)에 구비된 카메라의 개수를 제외한 다른 구성은 종래기술과 동일하다.FIG. 2 is a block diagram illustrating a parallel wire bonding apparatus according to an exemplary embodiment of the present invention, in which a configuration other than the number of working regions formed in the window clamper 26 and the number of cameras provided in the bond head 23 is conventional. Same as technology.

도 2 에 도시된 바와 같이, 본 발명의 실시예에 따른 병렬 와이어본딩 장치는 복수개의 반도체 칩(24a,24b,24c)이 부착된 리드프레임(25)과, 동시에 복수개의 상기 반도체 칩(24a,24b,24c)에 대한 영상 획득을 위한 주 카메라(21a), 서브 카메라(21b) 및 와이어본딩을 위한 트랜스듀서(22)로 구성된 본드 헤드(23)와, 상기 리드프레임(25)을 핸들링하기 위한 하나의 윈도우 클램퍼(26)와 하나의 히터블록(27)으로 구성된다. As shown in FIG. 2, a parallel wire bonding apparatus according to an exemplary embodiment of the present invention includes a lead frame 25 having a plurality of semiconductor chips 24a, 24b, and 24c attached thereto, and a plurality of the semiconductor chips 24a, simultaneously. Bond head 23 composed of a main camera 21a, a sub-camera 21b, and a transducer 22 for wire bonding, and the lead frame 25 for handling images of 24b and 24c. It consists of one window clamper 26 and one heater block 27.

또한 윈도우 클램퍼(26)에 두개의 작업지역 즉 주 작업지역(26a)과 서브 작업지역(26b)이 있고, 인접한 두 작업지역(26a,26b)의 중심점간의 거리(A)는 리드프레임(25)에 부착되어 있는 인접한 칩(24a,24b)의 중심점간의 거리(A')와 동일하다. 또한 상기 주 카메라(21a)와 서브 카메라(21b)의 중심점간의 거리(A")는 상기 인접한 칩(24a,24b)의 중심점간의 거리(A')과 동일하다. 그리고 본딩포인트인식을 위한 와이어본딩 중앙처리장치(도 3의 100)는 서브 및 주 작업지역(26a,26b)에 있는 칩의 영상을 동시에 가지고 있으며, 첫번째 작업지역에 있는 칩의 영상부터 차례대로 분석해서 본딩포인트를 인식하고 그 결과를 와이어본딩 중앙처리장치(도 3의 200)에 알려준다. In addition, the window clamper 26 has two working areas, namely, the main working area 26a and the sub working area 26b, and the distance A between the center points of two adjacent working areas 26a and 26b is the lead frame 25. It is equal to the distance A 'between the center points of adjacent chips 24a and 24b attached to it. Also, the distance A ″ between the center points of the main camera 21a and the sub camera 21b is equal to the distance A ′ between the center points of the adjacent chips 24a and 24b. And wire bonding for recognition of the bonding point The central processing unit (100 in FIG. 3) simultaneously has images of the chips in the sub and main working areas 26a and 26b, and analyzes the images of the chips in the first working area in order to recognize the bonding points and the result. To the wirebonding central processing unit (200 in FIG. 3).

그리고 본드 헤드(23)는 본딩포인트인식을 위한 PRS 중앙처리장치(200)가 인식한 본딩포인트를 바탕으로 트랜스듀서(22)를 이용하여 병렬적으로 와이어본딩을 한다. 또한 리드프레임(25)에 부착된 칩의 개수와 작업지역의 개수가 다르기 때문 에, 칩(24a,24b,24c)이 윈도우 클램퍼(26)에 들어갈 때는 윈도우 클램퍼(26)에 있는 서브 및 주 작업지역(26a,26b)의 개수만큼 즉 두 칩단위로 움직인다.The bond head 23 is wire-bonded in parallel using the transducer 22 based on the bonding point recognized by the PRS central processing unit 200 for the recognition of the bonding point. In addition, since the number of chips attached to the lead frame 25 and the number of working areas are different, when the chips 24a, 24b, and 24c enter the window clamper 26, the sub and main operations of the window clamper 26 are performed. It moves by the number of zones 26a and 26b, i.e. by two chips.

상기와 같이 구성된 본 발명의 실시예에 따른 병렬 와이어본딩 장치의 동작에 대해 첨부도면 도 3 을 참조하여 설명하기로 한다.An operation of the parallel wire bonding apparatus according to the embodiment of the present invention configured as described above will be described with reference to FIG. 3.

도 3 은 본 발명의 실시예에 따른 병렬 와이어본딩 장치의 동작을 나타낸 플로우챠트로서, 윈도우 클램퍼(26)의 작업지역 개수를 n(1∼ n개), 작업지역 번호를 b(1∼n개), 일련번호가 부여된 칩의 번호를 i 라 한다. 3 is a flowchart showing the operation of the parallel wire bonding apparatus according to the embodiment of the present invention, in which the number of working areas of the window clamper 26 is n (1 to n) and the working area number is b (1 to n pieces). ), I is the number of the chip assigned the serial number.

먼저 와이어본딩 중앙처리장치(100)는 리드프레임(25)에 부착된 모든 칩 (24a,24b,24c)에 대해 각 칩이 윈도우 클램퍼(26)에 들어가는 순서대로 1,2,3,...과 같이 일련번호를 부여한다(101). 그리고 상기 일련번호가 부여된 칩의 번호 i 를 1 로 초기화한다.First, the wire-bonding central processing unit (100) is used for all chips (24a, 24b, 24c) attached to the lead frame (25) in order that each chip enters the window clamper (26). Serial number is assigned as shown (101). And the number i of the chip assigned the serial number is initialized to 1.

이어 i 번째 칩을 윈도우 클램퍼(26)의 주 작업지역(26a)으로 이동시킨다 (102). 이 때 i+1번째 칩은 자동으로 서브 작업지역(26b)에 위치함과 동시에 주 카메라(21a)와 서브 카메라(21b)는 각각 주 작업지역(26a)과 서브 작업지역(26b)에 위치한다. 여기서 리드프레임(25)에 부착된 칩의 개수는 윈도우 클램퍼(26)의 작업지역의 개수보다 많다.The i th chip is then moved to the main work area 26a of the window clamper 26 (102). At this time, the i + 1th chip is automatically located in the sub working area 26b, and the main camera 21a and the sub camera 21b are located in the main working area 26a and the sub working area 26b, respectively. . Here, the number of chips attached to the lead frame 25 is larger than the number of working regions of the window clamper 26.

이어 PRS 중앙처리장치(200)는 각각 주 카메라(21a)와 서브 카메라(21b)를 사용하여 주 작업지역(26a)에 위치한 i번째 칩에 대한 영상을 획득함과 동시에 서브 작업지역(26b)에 위치한 i+1 번째 칩에 대한 영상을 획득한다(103). Subsequently, the PRS central processing unit 200 acquires an image of the i-th chip located in the main work area 26a using the main camera 21a and the sub camera 21b, respectively, and simultaneously enters the sub work area 26b. An image of the located i + 1 th chip is acquired (103).

이어 주 작업지역(26a)에 있는 i번째 칩의 영상을 분석해서 본딩포인트를 인 식한다(104).Then, the bonding point is recognized by analyzing the image of the i-th chip in the main work area 26a (104).

이어 와이어본딩 중앙처리장치(100)는 상기 주 작업지역(26a)에 위치한 i번째 칩을 와이어본딩함(105)과 동시에 병렬적으로 본딩포인트인식을 위한 PRS 중앙처리장치(200)는 서브 작업지역(26b)에 위치한 i+1 번째 칩의 영상을 분석해서 본딩포인트를 인식한다(106). Subsequently, the wire bonding central processing unit 100 wire-bonds the i-th chip located in the main working area 26a, 105 and the PRS central processing unit 200 for recognizing the bonding points in parallel to the sub working area. An image of the i + 1 th chip positioned at 26b is analyzed to recognize a bonding point (106).

이어 와이어본딩 중앙처리장치(100)는 주 작업지역(26a)에 위치한 i번째 칩의 와이어본딩이 마무리되기를 기다리고(107), i번째 칩의 와이어본딩이 끝나면 서브 작업지역(26b)에 위치한 i+1번째 칩의 와이어본딩을 실시한다(108).Subsequently, the wire bonding central processing unit 100 waits for the wire bonding of the i-th chip located in the main work area 26a to be finished (107), and when the wire bonding of the i-th chip is completed, i + located in the sub work area 26b. Wire bonding of the first chip is performed (108).

이어 와이어본딩이 끝나지 않은 칩이 있으면 i의 값을 2(두 칩단위) 증가시키고 즉, 리드프레임(25)에 부착된 모든 칩을 윈도우 클램퍼(26)에 구성된 주 작업지역(26a)및 서브 작업지역(26b)으로 이동시킨 후, 상기의 과정을 반복하여 모든 칩에 대한 와이어본딩을 완료한다(109). 이 때 상기 윈도우 클램퍼(26)에 구성되는 작업지역이 두 개이기 때문에 리드프레임에 부착된 다수개의 칩은 두 칩단위로 이동된다.Then, if there is a chip that has not finished wire bonding, the value of i is increased by 2 (in units of two chips), that is, all the chips attached to the lead frame 25 are moved to the main work area 26a and the sub work configured in the window clamper 26. After moving to area 26b, the above process is repeated to complete wire bonding for all chips (109). At this time, since there are two working regions formed in the window clamper 26, a plurality of chips attached to the lead frame are moved in units of two chips.

이와 같이 종래기술의 비병렬 와이어본딩 장치가 특정 칩에 대한 와이어본딩이 끝나면 리드프레임을 움직여 다음 칩을 윈도우 클램퍼의 작업지역에 위치시키고 본딩포인트 인식 과정과 와이어본딩 과정을 반복하는 반면, 본 발명의 병렬 와이어본딩 장치는 본딩포인트인식을 위한 PRS 중앙처리장치(200)와 와이어본딩 중앙처리장치(100)가 병렬적으로 동작하므로써 패키지의 와이어본딩을 위한 시간을 단축할 수 있다.As described above, when the non-parallel wire bonding device of the prior art finishes the wire bonding of a specific chip, the lead frame is moved to place the next chip in the work area of the window clamper, and the bonding point recognition process and the wire bonding process are repeated. The parallel wire bonding apparatus may reduce the time for wire bonding of a package by operating the PRS central processing unit 200 and the wire bonding central processing unit 100 in parallel for bonding point recognition.

이어 상기의 패키지의 와이어본딩을 위한 시간 단축에 대해 상세하게 종래기술과 본 발명의 실시예를 비교하여 설명하기로 한다.Next, the time reduction for the wire bonding of the package will be described in detail by comparing the embodiment of the present invention with the prior art.

우선 리드프레임이 이동되는 시간은 무시하며 종래기술의 비병렬 와이어본딩 장치는 하나의 칩을 처리하는데 필요한 전체 시간의 60%정도를 실제로 와이어본딩을 하는데 소요하고 나머지 약 40%정도를 PRS 중앙처리장치(200)가 소요한다. First of all, the time that the lead frame is moved is ignored, and the prior art non-parallel wire bonding device actually takes about 60% of the total time required to process one chip, and the remaining 40% of the PRS central processing unit. 200 takes.

예를 들어, 하나의 QFP(Quadruple Flat Package) 리드 칩을 처리하는데 소요되는 예상 시간은 본딩포인트인식 시간은 20초, 본딩시간은 30초가 되므로 하나의 QFP리드칩을 처리하는데 소요되는 총 시간은 20+30=50초가 된다. For example, the estimated time to process one Quadruple Flat Package (QFP) lead chip is 20 seconds for the bonding point recognition time and 30 seconds for the bonding time, so the total time for processing one QFP lead chip is 20 + 30 = 50 seconds.

그러나 본 발명에서 제시한 병렬 와이어본딩 장치는 첫 번째 작업지역에 있는 칩을 제외한 두 번째 작업지역 이후의 칩에 대한 본딩포인트인식 과정은 첫번째 작업지역에 있는 칩의 와이어본딩 과정 중에 수행된다. 따라서 윈도우 클램퍼(26)에 있는 작업지역의 개수가 n 개라면 n-1번의 PRS 시간이 절약된다. 즉 평균적으로 본 발명의 병렬 와이어본딩 장치는 본딩포인트인식 시간을 약 1/n로 단축하므로 특정 반도체칩에 대한 본딩포인트 인식시간이 P, 와이어본딩시간이 Q 라 하면 그 반도체 칩을 처리하는데 소요되는 평균시간은 (P/n + Q)가 된다. 이로써 처리할 수 있는 반도체 칩의 개수가 많아지게 된다.However, in the parallel wire bonding apparatus of the present invention, the bonding point recognition process for the chip after the second work area except for the chip in the first work area is performed during the wire bonding process of the chip in the first work area. Therefore, if the number of working areas in the window clamper 26 is n, n-1 PRS times are saved. That is, on average, the parallel wire bonding apparatus of the present invention shortens the bonding point recognition time to about 1 / n, so that if the bonding point recognition time for a specific semiconductor chip is P and the wire bonding time is Q, it is necessary to process the semiconductor chip. The average time is (P / n + Q). This increases the number of semiconductor chips that can be processed.

예를 들면, 하나의 QFP 리드칩을 처리하는데 소요되는 예상 시간은 본딩포인트인식 시간은 20/n 초가 되고, 본딩시간은 30초가 되어 윈도우 클램퍼(26)에 있는 작업지역의 개수가 3 개일 때 하나의 반도체칩에 대한 본딩포인트인식과 와이어본딩을 위한 시간은 평균적으로 (20/3+30)=36.66초가 된다. For example, the estimated time required to process one QFP lead chip is 20 / n seconds for the bonding point recognition time, and 30 seconds for the bonding time, which is one when the number of work areas in the window clamper 26 is three. The time for bonding point recognition and wire bonding for the semiconductor chip is (20/3 + 30) = 36.66 seconds on average.

따라서 본 발명의 병렬 와이어본딩 장치는 반도체 제조 공정 중 와이어본딩 시간을 현저히 감소시키는 시간단축효과(r)가 있다. Therefore, the parallel wire bonding apparatus of the present invention has a time shortening effect r that significantly reduces the wire bonding time during the semiconductor manufacturing process.

Figure 111999018908545-pat00001
Figure 111999018908545-pat00001

상기 본딩포인트인식 시간(20초), 와이어본딩 시간(30초) 및 작업지역의 개수(3개)을 상기 수학식에 대입하면 시간단축효과 r = 40/150 = 26.66% 이다.When the bonding point recognition time (20 seconds), wire bonding time (30 seconds) and the number of working areas (3) are substituted into the above equation, the time reduction effect r = 40/150 = 26.66%.

즉 작업지역의 개수가 3 개일 때 병렬 와이어본딩 장치는 종래기술의 비병렬 와이어본딩 장치에 비해 QFP 리드칩을 처리하는 시간을 약 26% 단축할 수 있으므로 단위시간 동안 본딩하는 반도체칩의 개수를 늘릴 수 있다.In other words, when the number of working areas is three, the parallel wire bonding device can reduce the processing time of the QFP lead chip by about 26% compared to the non-parallel wire bonding device of the prior art, thus increasing the number of bonding semiconductor chips for the unit time. Can be.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical idea of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.

상술한 바와 같은 본 발명의 병렬 와이어본딩 장치는 와이어본딩 과정중에 본딩포인트인식을 동시에 수행하므로써 작업지역의 개수가 두개일때 본딩포인트인 식을 위한 본딩포인트인식 시간이 1/2 만큼 감소되므로 반도체칩의 패키지 공정에 소요되는 공정시간을 감소시킬수 있는 효과가 있다.In the parallel wire bonding apparatus of the present invention as described above, since the bonding point recognition is simultaneously performed during the wire bonding process, the bonding point recognition time for the expression of the bonding point is reduced by 1/2 when the number of working regions is two, so that There is an effect that can reduce the process time required for the packaging process.

Claims (4)

다수의 칩이 부착된 리드프레임;A lead frame having a plurality of chips attached thereto; 주작업지역과 서브작업지역으로 이루어진 작업지역을 두고 인접한 상기 주작업지역과 서브작업지역의 중심점간의 거리가 상기 칩들의 중심점간의 거리와 동일하게 구성된 윈도우클램퍼; 및A window clamper having a work area consisting of a main work area and a sub work area, wherein a distance between a center point of the adjacent main work area and a sub work area is equal to a distance between center points of the chips; And 상기 다수의 칩 중에서 두개의 칩을 각각 상기 주작업지역과 서브작업지역에 위치시킨 상태에서 상기 두개의 칩에 대한 영상을 동시에 획득하도록 두개의 카메라를 구비한 본드헤드Bond heads having two cameras for acquiring images of the two chips simultaneously with two chips of the plurality of chips respectively positioned in the main work area and the sub work area. 를 포함하는 와이어본딩 장치.Wire bonding apparatus comprising a. 제 1 항에 있어서,The method of claim 1, 상기 두개의 카메라의 중심점간 거리는 상기 칩의 중심점간의 거리와 동일함을 특징으로 하는 와이어본딩 장치.The distance between the center point of the two cameras is the same as the distance between the center point of the chip. 제 1 항에 있어서,The method of claim 1, 상기 본드헤드는, The bond head, 상기 칩의 와이어본딩을 위한 중앙처리장치;A central processing unit for wire bonding the chip; 상기 와이어본딩의 본딩포인트인식을 위한 중앙처리장치; 및A central processing unit for recognizing a bonding point of the wire bonding; And 상기 칩에 대한 와이어본딩을 실시하는 트랜스듀서Transducer for Wire Bonding to the Chip 를 더 포함하는 와이어본딩 장치.Wire bonding apparatus further comprising. 카메라를 구비한 본드헤드, 다수개의 칩이 부착된 리드프레임, 작업지역이 위치하는 윈도우 클램퍼를 이용하여 와이어본딩하는 방법에 있어서, A method of wire bonding using a bond head having a camera, a lead frame having a plurality of chips attached thereto, and a window clamper in which a work area is located, 상기 리드프레임에 부착된 모든 칩에 대해 상기 윈도우 클램퍼에 위치되는 순서대로 일련번호를 부여하는 단계, Assigning serial numbers to all chips attached to the lead frame in the order of being located in the window clamper; 상기 일련번호가 부여된 칩중 하나를 상기 윈도우 클램퍼의 제 1 작업지역으로 이동시키는 단계, Moving one of the serialized chips to a first work area of the window clamper, 상기 본드 헤드의 제 1, 2 카메라를 동시에 상기 윈도우 클램퍼의 제 1, 2 작업지역으로 이동시켜 각각 상기 제 1, 2 작업지역에 위치한 칩의 영상을 획득하는 단계, Simultaneously moving the first and second cameras of the bond head to the first and second working areas of the window clamper to obtain images of chips located in the first and second working areas, respectively; 상기 제 1 작업지역에 위치한 칩의 영상을 분석해서 본딩포인트를 인식하는 단계, Recognizing a bonding point by analyzing an image of a chip located in the first work area; 상기 제 1 작업지역에 위치한 칩을 본딩함과 동시에 상기 제 2 작업지역에 위치한 칩의 영상을 분석해서 본딩포인트를 인식하는 단계, Bonding a chip located in the first work area and simultaneously analyzing an image of the chip located in the second work area to recognize a bonding point; 상기 제 2 작업지역의 칩을 본딩하고 나머지 다른 칩을 상기 윈도우 클램퍼로 이동시키는 단계Bonding the chips of the second work area and moving the other chips to the window clamper 를 포함하여 이루어짐을 특징으로 하는 와이어본딩 방법.Wire bonding method comprising a.
KR1019990066326A 1999-12-30 1999-12-30 Apparatus for wire bonding and method for bonding using the same KR100604670B1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019990066326A KR100604670B1 (en) 1999-12-30 1999-12-30 Apparatus for wire bonding and method for bonding using the same
US09/749,796 US20010007084A1 (en) 1999-12-30 2000-12-28 Automatic wire bonder and method for implementing thereof
JP2001000218A JP2001291735A (en) 1999-12-30 2001-01-04 Apparatus and method of automatic wire bonding

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990066326A KR100604670B1 (en) 1999-12-30 1999-12-30 Apparatus for wire bonding and method for bonding using the same

Publications (2)

Publication Number Publication Date
KR20010058950A KR20010058950A (en) 2001-07-06
KR100604670B1 true KR100604670B1 (en) 2006-07-25

Family

ID=19633465

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990066326A KR100604670B1 (en) 1999-12-30 1999-12-30 Apparatus for wire bonding and method for bonding using the same

Country Status (1)

Country Link
KR (1) KR100604670B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100616497B1 (en) * 1999-12-30 2006-08-28 주식회사 하이닉스반도체 Apparatus for wire bonding and method for bonding using the same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS551101A (en) * 1977-11-10 1980-01-07 Nec Corp Method and device for detecting position of semiconductor pellet
JPS61111551A (en) * 1985-09-27 1986-05-29 Hitachi Ltd Wire bonder
JPH0348434A (en) * 1989-07-17 1991-03-01 Marine Instr Co Ltd Wire bonding device
JPH04123446A (en) * 1990-09-13 1992-04-23 Fujitsu Ltd Control of positioning
KR20010058948A (en) * 1999-12-30 2001-07-06 박종섭 Apparatus for wire bonding and method for bonding using the same
KR100329738B1 (en) * 1999-12-30 2002-03-21 박종섭 Apparatus for wire bonding and method for wire bonding using the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS551101A (en) * 1977-11-10 1980-01-07 Nec Corp Method and device for detecting position of semiconductor pellet
JPS61111551A (en) * 1985-09-27 1986-05-29 Hitachi Ltd Wire bonder
JPH0348434A (en) * 1989-07-17 1991-03-01 Marine Instr Co Ltd Wire bonding device
JPH04123446A (en) * 1990-09-13 1992-04-23 Fujitsu Ltd Control of positioning
KR20010058948A (en) * 1999-12-30 2001-07-06 박종섭 Apparatus for wire bonding and method for bonding using the same
KR100329738B1 (en) * 1999-12-30 2002-03-21 박종섭 Apparatus for wire bonding and method for wire bonding using the same

Also Published As

Publication number Publication date
KR20010058950A (en) 2001-07-06

Similar Documents

Publication Publication Date Title
US6467672B2 (en) Methods for clamping and wire-bonding the leads of a lead frame one set at a time
KR20050023972A (en) Wire bonding method of semiconductor device
US5816477A (en) Wire bonding apparatus and method
KR100604670B1 (en) Apparatus for wire bonding and method for bonding using the same
KR100616497B1 (en) Apparatus for wire bonding and method for bonding using the same
KR100329738B1 (en) Apparatus for wire bonding and method for wire bonding using the same
KR100329740B1 (en) Apparatus for wire bonding and method for wire bonding using the same
US20010007084A1 (en) Automatic wire bonder and method for implementing thereof
KR100252732B1 (en) Method and apparatus for inner lead bonding
KR100629272B1 (en) wire bonding method
JPH05136195A (en) Wire bonding apparatus
US20010017182A1 (en) Method of preventing roping phenomenon of bonding paste for bonding die on lead frame
KR100273881B1 (en) Wire bonding method
JP3567644B2 (en) Coordinate detection order determination device for wire bonder
KR100585601B1 (en) Method for revising wire bonding position
KR0134166Y1 (en) Wire bonding apparatus of semiconductor manufacturing apparatus
KR100348830B1 (en) Image recognition method for preventing double bonding
KR100348828B1 (en) Staggered wire bonding method
KR20020088269A (en) Wire bonding method for ball grid array package skipping reject unit
JP2005129553A (en) Semiconductor device manufacturing method and equipment used for manufacturing semiconductor device
JPH06140453A (en) Wire bonding method
KR19990010137A (en) Inner lead clamp structure of wire bonding equipment for semiconductor package manufacturing and wire bonding method using same
KR930009005A (en) Bonding Control Method of Semiconductor Assembly Equipment
JPS60235431A (en) Semiconductor assembling apparatus
JPH031550A (en) Wire bonder

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100624

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee