KR100599214B1 - 보호기능을 구비한 반도체 장치 - Google Patents

보호기능을 구비한 반도체 장치 Download PDF

Info

Publication number
KR100599214B1
KR100599214B1 KR1020037004532A KR20037004532A KR100599214B1 KR 100599214 B1 KR100599214 B1 KR 100599214B1 KR 1020037004532 A KR1020037004532 A KR 1020037004532A KR 20037004532 A KR20037004532 A KR 20037004532A KR 100599214 B1 KR100599214 B1 KR 100599214B1
Authority
KR
South Korea
Prior art keywords
transistor
main
electrode
mosfet
protection
Prior art date
Application number
KR1020037004532A
Other languages
English (en)
Other versions
KR20030048051A (ko
Inventor
노베타케시
아키야마시게오
후루모토노리테루
수나다타쿠야
Original Assignee
마츠시다 덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마츠시다 덴코 가부시키가이샤 filed Critical 마츠시다 덴코 가부시키가이샤
Publication of KR20030048051A publication Critical patent/KR20030048051A/ko
Application granted granted Critical
Publication of KR100599214B1 publication Critical patent/KR100599214B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/78—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled
    • H03K17/785—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled controlling field-effect transistor switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K2017/0806—Modifications for protecting switching circuit against overcurrent or overvoltage against excessive temperature

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electronic Switches (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

전원과 부하 사이에 반도체 장치가 삽입된다. 외부 드레인단자(D)와 외부 소스단자(S) 사이에 흐르는 전류는 외부 게이트단자(G)와 외부 소스단자(S) 사이에 인가되는 제어전압에 따라 제어된다. 게다가, 반도체 장치는 각각이 외부 드레인단자(D)와 외부 소스단자(S) 사이에 삽입되어지는 메인 MOSFET(1)과 검출 MOSFET(2), 비정상 상태가 검출될 때 보호 트랜지스터(5)로 메인 MOSFET(1)을 보호하는 보호회로(3) 및 보호 MOSFET(5)과, 외부 게이트단자(G)를 검출 MOSFET(2)의 게이트전극(G)에 접속하는 접점 사이에 삽입된 임피던스 소자(4)를 포함한다.

Description

보호기능을 구비한 반도체 장치{SEMICONDUCTOR DEVICE WITH PROTECTIVE FUNCTIONS}
본 발명은 매우 작은 게이트 구동 전류로 동작할 수 있고, 또한 메인 트랜지스터의 비정상적인 동작이 종료되면 그 보호기능을 자동적으로 해제하는 보호기능을 구비한 반도체 장치에 관한 것이다.
예컨대 도 11에 나타낸 바와 같은 회로구성의, 보호기능을 구비한 반도체 장치가 종래부터 알려져 있다. 도 11에 도시된, 3단자 반도체 장치중의 일례인 보호기능을 구비한 반도체 장치에는 외부 드레인단자(제1 메인단자, D), 외부 소스단자(제2 메인단자, S), 및 외부 게이트단자(제어단자, G)가 형성되어 있다. 반도체 장치는 전원(power source)과 부하 사이에 삽입된다. 이 반도체 장치에서, 외부 드레인단자(D)와 외부 소스단자(S) 사이를 흐르는 전류는 외부 게이트단자(G)와 외부 소스단자(S) 사이에 인가된 제어전류에 따라 제어된다.
도 11에 도시된 반도체 장치에는, 제어전압에 따라 ON 또는 OFF되고 외부 드레인단자(D)와 외부 소스단자(S) 사이에 삽입되는 메인 MOSFET(1) 및 이 메인 MOSFET(1)을 보호하기 위한 보호회로(3')가 설치된다. 여기에서, 보호회로(3')에는 메인 MOSFET(1)의 게이트전극과 소스전극 사이에 삽입된 보호 MOSFET(5'), 메인 MOSFET(1)에 열적으로 접속되어 온도검출기로 작동하는 다이오드 어레이(31), 다이오드 어레이(31)에 게이트전극과 소스전극이 접속된 다른 하나의 MOSFET(35), MOSFET(37)의 드레인전극이 MOSFET(38)의 게이트전극에 접속되는 방식으로 서로 접속되어 있는 또 다른 MOSFET(37,38), 및 MOSFET(37)의 드레인전극과 소스전극 사이에 삽입되고 MOSFET(36)의 게이트전극이 MOSFET(35)의 드레인전극에 접속되어 있는 또 다른 MOSFET(36)이 설치된다. 이 회로구성에 따르면, 다이오드 어레이(31)에 의해 검출된 온도가 소정값 이상일 때에는 메인 MOSFET(1)이 차단되고, 외부 게이트단자(G)의 입력이 리셋될 때까지 메인 MOSFET(1)의 차단상태가 유지된다. 즉, 다이오드 어레이(31)에 의해 검출된 온도가 소정값 이상일 때에는, MOSFET(35)의 게이트 전압은 임계전압 보다 낮아진다. 따라서, MOSFET(35)이 OFF 되고, MOSFET(36)이 ON으로 되며, 각 MOSFETs(37,38)이 OFF 된다. 그 결과, 보호 MOSFET(5')이 ON 되어 메인 MOSFET(1)의 게이트전극과 소스전극이 쇼트되고, 그 다음 메인 MOSFET(1)이 OFF 된다.
상술한 바와 같은 보호기능을 구비한 종래 반도체 장치에 있어서, 보호회로(3')는 MOSFET(1)의 게이트전극에 인가된 전압을 그 전원으로 하여 동작한다. 따라서, 보호회로(3')와 메인 MOSFET(1)에 모두 전력을 공급할 필요가 있다. 이 경우, 예컨대 적어도 0.1mA의 게이트 구동 전류를 공급할 수 있는 드라이버가 필요하다. 따라서, 매우 작은 게이트 구동전류만을 공급할 수 있는 광전지 소자의 기전력을 사용하여 반도체 장치를 구동하거나, 또는 캐패시터를 통해 전달된 교류신호를 정류하여 얻어진 전력을 사용하여 반도체 장치를 구동하기 어렵다는 단점이 발생한다.
한편, 상술한 보호 기능을 구비한 종래의 반도체 장치에 있어서, 메인 MOSFET(1)이 과열되었을 때 다이오드 어레이(31)에 의해 검출된 온도가 소정값 이상이라면, 메인 MOSFET(1)은 차단된다. 메인 MOSFET(1)의 차단상태는 외부 게이트단자(G)에 대한 입력이 리셋될 때까지 계속된다. 따라서, 반도체 장치가 재시작(복귀)하면, 외부 게이트단자(G)에 인가된 제어전압은 0V로 리셋될 필요가 있다.
여기에서, 또한 도 11에 도시된 보호기능을 구비한 반도체 장치를 2개 제공하고 서로간에 외부 소스단자(S)를 공통으로 접속하면서, 서로간에 외부 게이트단자(G)를 공통으로 접속하여 양방향 스위칭을 수행하는 것이 가능하다. 그러나, 이 경우, 전류가 외부 소스단자(S)로부터 외부 드레인단자(D)로 흐르면 보호회로(3')의 보호 MOSFET(5')이 오동작할 우려가 있다.
본 발명은 상술한 종래의 문제점을 해결하기 위한 것으로, 매우 작은 게이트 구동 전류로 동작가능하고 메인 트랜지스터의 비정상적인 상태가 종료되면 그 보호 기능을 자동으로 해제하는, 보호기능(또는 보호상태)을 구비한 반도체 장치를 제공하는 것을 목적으로 한다.
본 발명의 제1 특징에 의한 보호기능을 구비한 반도체 장치는, 전원과 부하 사이에 삽입되고, 제1 메인단자와 제2 메인단자 사이를 흐르는 전류가 제어단자와 제2 메인단자 사이에 인가된 제어전압에 따라 제어되는 보호기능을 구비한 반도체 장치로서, (i)제어 전압에 따라 ON 또는 OFF 동작되고, 제1 메인단자와 제2 메인단자 사이에 삽입되어 있는 전압구동식 메인 트랜지스터, (ii) 메인 트랜지스터의 제어전극과 메인 트랜지스터의 기준전극 사이에 삽입되는 전압 구동식의 보호 트랜지스터, (iii) 비정상 상태가 검출될 때 보호 트랜지스터에 의해 메인 트랜지스터를 보호하도록 제1 메인단자와 제2 메인단자 사이에 삽입되어 있는 보호회로, (iv) 제어 전압에 따라 ON 또는 OFF 동작되고 제1 메인단자와 보호회로 사이에 삽입되어 있는 전압 구동식의 검출 트랜지스터, 및 (v) 보호 트랜지스터와, 제어단자를 검출 트랜지스터의 제어단자에 접속하는 접점 사이에 삽입된 임피던스 소자를 포함하고, (vi) 전원으로부터 제1 메인단자 및 검출 트랜지스터를 통하여 보호회로에 전력이 공급되는 것을 특징으로 한다.
이 반도체 장치에 따르면, 제1 메인단자와 검출 트랜지스터를 통해 전원으로부터 제1 메인단자와 제2 메인단자 사이에 삽입된 보호회로에 전력이 공급되고, 상기 보호회로는 비정상 상태가 검출될 때 보호 트랜지스터를 사용하여 메인 트랜지스터를 보호한다. 따라서, 종래의 경우와는 다르게 드라이버로부터 보호회로와 메인 트랜지스터 모두에 전력을 공급할 필요가 없다. 결과적으로, 반도체 장치가 매우 작은 게이트 구동전류로 구동 가능하다. 한편, 메인 트랜지스터의 비정상 상태가 종료되면, 메인 트랜지스터를 보호하던 보호기능은 자동으로 해제된다.
또한, 반도체 장치를 구성하는 각 트랜지스터는 바이폴라 트랜지스터와 같은 전류 구동식의 트랜지스터가 아닌 전압 구동식 트랜지스터이기 때문에, 상기 트랜지스터들은 단일(동일) 기판상에 형성될 수 있다.
본 발명의 제2 특징에 따른 보호기능을 구비한 반도체 장치는, 제1 특징에 따른 반도체 장치에 있어서, 제2 메인단자와, 보호회로를 보호 트랜지스터의 기준전극에 접속하는 접점 사이에, 제2 메인단자로부터 보호 트랜지스터와 보호회로로 전류가 흐르는 것을 방지하도록 극성을 갖는 방식으로 삽입되는 넌리턴 다이오드를 더 포함하는 것을 특징으로 한다.
이 반도체 장치에 의하면, 제2 메인단자로부터 제1 메인단자로 전류가 흐를 때 전류가 보호회로로 흐르는 것이 방지된다. 결과적으로, 보호회로가 오동작하는 것을 방지할 수도 있다.
본 발명의 제3 특징에 따른 보호기능을 구비한 반도체 장치는, 전원과 부하 사이로 삽입되는 2개의 반도체 장치 소자를 포함하고, 이들 각각은 제1 메인단자와 제2 메인단자 사이를 흐르는 전류가 제어단자와 제2 메인단자 사이에 인가된 제어전압에 따라 제어되고, 이들 2개의 반도체 장치 소자의 제2 메인단자들이 서로 공통 접속되어 있으며, 이들 2개의 반도체 장치 소자의 제어단자들이 서로 공통 접속되어 있다. 각 반도체 장치 소자는, (i) 제어전압에 따라 ON 또는 OFF 동작되고 제1 메인단자와 제2 메인단자 사이에 삽입되어 있는 전압 구동식의 메인 트랜지스터, (ii) 메인 트랜지스터의 제어전극과 메인 트랜지스터의 기준전극 사이에 삽입된 전압 구동식의 보호 트랜지스터, (iii) 제1 메인단자와 제2 메인단자 사이에 삽입되어 비정상 상태가 검출될 때 보호 트랜지스터에 의해 메인 트랜지스터를 보호하는 보호회로, (iv) 제1 메인단자와 보호회로 사이에 삽입되어 제어 전압에 따라 ON 또는 OFF 되는 전압 구동식의 검출 트랜지스터, (v) 트랜지스터와, 제어단자를 검출 트랜지스터의 제어전극에 접속하는 접점 사이에 삽입된 임피던스 소자, 및 (vi)제2 메인단자와, 보호 트랜지스터의 기준전위에 보호회로를 접속하는 접점 사이에 접속되어, 제2 메인단자로부터 트랜지스터와 보호회로로 전류가 흐르는 것을 방지하도록 극성을 갖는 넌리턴 다이오드를 포함하는 것을 특징으로 한다.
이 반도체 장치에 따르면, 양방향 스위칭이 수행될 때, 보호회로가 오동작하는 것이 방지된다. 한편, 제1 메인단자와 검출 트랜지스터를 통하여, 전원으로부터, 제1 메인단자와 제2 메인단자 사이에 삽입된 보호회로에 전력이 공급되며, 보호회로는 비정상 상태가 검출될 때 보호 트랜지스터에 의해 메인 트랜지스터를 보호한다. 따라서, 종래의 경우와는 다르게, 드라이버로부터 보호회로와 메인 트랜지스터 모두에 전력을 공급할 필요가 없다. 결과적으로, 반도체 장치는 매우 작은 게이트 구동전류로 동작 가능하다. 한편, 메인 트랜지스터의 비정상 상태가 종료되면, 메인 트랜지스터를 보호하던 보호기능이 자동적으로 해제된다.
본 발명의 제3 특징에 따른 반도체 장치에 있어서, 이 반도체 장치는, (a) 입력된 신호에 따라 ON 또는 OFF 되는 발광소자, 및 (b) 발광 소자와 광학결합하여 기동력을 생성하는 광전지 소자를 더 포함하고, (c) 이 기동력이 제어단자와 제2 메인단자 사이에 인가된다. 이 경우, 입력단자와 출력단자는 서로 절연되어도 좋다.
본 발명의 제3 특징에 따른 반도체 장치에 있어서, 교류신호를 정류하여 얻어진 전압이 제어단자와 제2 메인단자 사이에 인가되는 것이 바람직하다. 이 경우, 입력단자와 출력단자는 직류에 대해 서로 절연되어도 좋다.
본 발명의 제1 특징에 따른 반도체 장치에 있어서, (a) 메인 트랜지스터, 검출 트랜지스터 및 보호 트랜지스터 각각에 대하여, 일측전극과 기준전극으로 작용하는 타측전극 사이의 도전성은 타측전극과 제어전극 사이의 전위차에 의해 활성화(구동)되고, (b) 보호회로는, 반도체 소자로 구성되고 네거티브 온도 특성을 가지며 메인 트랜지스터와 열적으로 접속되어 있는 열감지 소자 및 보호회로 트랜지스터를 포함하고, 이 보호회로 트랜지스터의 일측전극이 보호 트랜지스터의 제어전극에 접속되어 있고, 그 타측전극이 열감지 소자의 일단부와 보호 트랜지스터의 타측전극에 접속되어 있으며, 그 제어전극이 감열 소자의 타단부에 접속되어 있는 것이 바람직하고, (c) 보호회로 트랜지스터는 제1 메인단자와 제2 메인단자 사이에 삽입되어 검출 트랜지스터 소자들 중 어느 하나를 통해 전력이 제공되고, 보호회로 트랜지스터의 제어전극은 그 양측 전극 사이의 도전성이 제1 메인단자와 제2 메인단자 사이의 전위상승에 따라 차단되도록 접속되어 있다. 이 경우, 반도체 장치는, 제2 메인단자로부터 보호트랜지스터와 보호회로로 전류가 흐르는 것을 방지하기 위해 넌리턴 다이오드가 극성을 갖는 방식으로, 제2 메인단자와, 보호 트랜지스터와 보호회로 트랜지스터 각각의 타측전극 사이에 접속되는 것이 바람직하다. 여기에서, 메인 트랜지스터, 검출 트랜지스터 및 보호 트랜지스터 각각은 일측전극으로서 드레인전극을, 타측전극으로서 소스전극을, 그리고 제어전극으로서 게이트전극을 갖는 MOSFET으로 구성되어도 좋다.
본 발명의 제1 특징에 따른 반도체 장치에 있어서, (a) 검출 트랜지스터는 둘 이상의 검출 트랜지스터 소자로 이루어는 한편, (b) 메인 트랜지스터, 검출 트랜지스터 소자, 및 보호 트랜지스터 각각에 대하여, 일측전극과 기준전극으로서 작용하는 타측전극 사이의 도전성은 타측전극과 제어전극 사이의 전위차에 의해 활성화(구동)되며, (c) 보호회로는, 반도체 소자로 구성되고 네거티브 온도 특성을 가지며 메인 트랜지스터와 열적으로 접속되어 있는 열감지 소자 및 보호회로 트랜지스터를 포함하고, 이 보호회로 트랜지스터의 일측전극이 보호 트랜지스터의 제어전극에 접속되어 있고, 그 타측전극이 열감지 소자의 일단부와 보호 트랜지스터의 타측전극에 접속되어 있으며, 그 제어전극이 감열 소자의 타단부에 접속되어 있는 것이 바람직하고, (d) 보호회로 트랜지스터는 제1 메인단자와 제2 메인단자 사이에 삽입되어 검출 트랜지스터 소자들 중 어느 하나를 통해 전력이 제공되고, 보호회로 트랜지스터의 제어전극은 그 양측 전극 사이의 도전성이 제1 메인단자와 제2 메인단자 사이의 전위상승에 따라 차단되도록 접속되어 있다. 이 경우, 반도체 장치는, 제2 메인단자로부터 보호트랜지스터와 보호회로로 전류가 흐르는 것을 방지하기 위해 넌리턴 다이오드가 극성을 갖는 방식으로, 제2 메인단자와, 보호 트랜지스터와 보호회로 트랜지스터 각각의 타측전극 사이에 접속되는 것이 바람직하다. 여기에서, 메인 트랜지스터, 검출 트랜지스터 및 보호 트랜지스터 각각은 일측전극으로서 드레인전극을, 타측전극으로서 소스전극을, 그리고 제어전극으로서 게이트전극을 갖는 MOSFET으로 구성되어도 좋다.
본 발명의 제1 특징에 따른 반도체 장치에 있어서, (a) 메인 트랜지스터, 검출 트랜지스터, 및 보호 트랜지스터 각각을 MOSFET으로 구성하는 한편, (b) 보호회로가 제2, 제3, 제4 임피던스 소자를 포함하고, 임피던스 소자의 각각의 일단부가 검출 트랜지스터의 소스전극에 공통으로 접속되며, 제1, 제2, 제3 MOSFET 각각의 소스전극이 제2 메인단자에 공통으로 접속되며, 메인 트랜지스터에 열적으로 접속되는 다이오드 어레이가 다이오드 어레이의 에노드측이 제2 MOSFET의 드레인전극에 접속하도록 제2 MOSFET의 드레인전극과 제2 MOSFET의 소스전극 사이에 삽입되며, (c) 제2 임피던스 소자의 타단부가 제1 MOSFET의 드레인전극에 접속되고, 제3 임피던스 소자의 타단부는 제2 MOSFET의 드레인전극에 접속되어 있으며, 제4 임피던스 소자의 타단부는 제3 MOSFET의 드레인전극에 접속되어 있고, 제1 MOSFET의 게이트전극은 제2 MOSFET의 드레인전극에 접속되어 있으며, 제2 MOSFET의 게이트전극은 제3 MOSFET의 드레인전극에 접속되어 있고, 제3 MOSFET의 게이트전극은 제1 MOSFET의 드레인전극에 접속되어 있으며, 보호 트랜지스터의 게이트전극은 제1 MOSFET의 드레인전극에 접속되어 있고, 보호 트랜지스터의 소스전극은 메인 트렌지스터의 소스전극에 접속되어 있으며, 보호 트랜지스터의 드레인전극은 메인 트랜지스터의 게이트전극에 접속되어 있다. 이 경우, 각각의 임피던스 소자 및 다이오드 어레이를 구성하는 각각의 다이오드를 MOSFET의 게이트전극의 재료를 이용하여 형성한다면, 다이오드 어레이, 각 임피던스 소자 및 각 MOSFET을 단일공정의 수단에 의해 단일 기판상에 형성할 수 있다.
본 발명의 제2 특징에 따른 반도체 장치에 있어서, (a) 메인 트랜지스터, 검출 트랜지스터, 보호 트랜지스터 각각을 MOSFET으로 구성하는 한편, (b) 보호회로가 제2, 제3, 제4 임피던스 소자를 포함하고, 각 임피던스 소자의 일단부가 검출 트랜지스터의 소스전극에 공통으로 접속되며, 제1, 제2, 제3 MOSFET 각각의 소스전극이 넌리턴 다이오드의 에노드에 공통으로 접속되며, 메인 트랜지스터에 열적으로 접속되는 다이오드 어레이가 다이오드 어레이의 에노드측이 제2 MOSFET의 드레인전극에 접속하도록 제2 MOSFET의 드레인전극과 메인 트랜지스터의 소스전극 사이에 삽입되며, (c) 제2 임피던스 소자의 타단부가 제1 MOSFET의 드레인전극에 접속되고, 제3 임피던스 소자의 타단부는 제2 MOSFET의 드레인전극에 접속되어 있으며, 제4 임피던스 소자의 타단부는 제3 MOSFET의 드레인전극에 접속되어 있고, 제1 MOSFET의 게이트전극은 제2 MOSFET의 드레인전극에 접속되어 있으며, 제2 MOSFET의 게이트전극은 제3 MOSFET의 드레인전극에 접속되어 있고, 제3 MOSFET의 게이트전극은 제1 MOSFET의 드레인전극에 접속되어 있으며, 보호 트랜지스터의 게이트전극은 제1 MOSFET의 드레인전극에 접속되어 있고, 보호 트랜지스터의 소스전극은 넌리턴 다이오드를 통해 메인 트렌지스터의 소스전극에 접속되어 있으며, 보호 트랜지스터의 드레인전극은 메인 트랜지스터의 게이트전극에 접속되어 있다. 이 경우, 넌리턴 다이오드, 각 임피던스 소자, 및 다이오드 어레이를 구성하는 각 다이오드를 MOSFET의 게이트전극의 재료를 이용하여 형성한다면, 다이오드 어레이, 각 임피던스 소자 및 각 MOSFET은 단일공정의 수단에 의해 단일 기판상에 형성될 수 있다.
본 발명의 제1 특징에 따른 반도체 장치에 있어서, (a) 검출 트랜지스터를 제1 및 제2 검출 트랜지스터로 구성하고, (b) 메인 트랜지스터, 제1 검출 트랜지스터, 제2 검출 트랜지스터, 및 보호 트랜지스터가 MOSFET으로 구성되며, (c) 임피던스 소자는 제1 임피던스 소자로서 규정되며, (d) 보호회로는 제2 및 제3 임피던스 소자를 포함하고, 이들 제2 및 제3 임피던스 소자의 각각의 일단부가 제1 검출 트랜지스터의 소스전극에 공통으로 접속되어 있으며, 제1 및 제2 MOSFET 각각의 소스전극이 메인 트랜지스터의 소스전극에 공통으로 접속되어 있고, 메인 트랜지스터에 열적으로 접속된 다이오드 어레이가 제2 MOSFET의 드레인전극과 제2 MOSFET의 소스전극 사이에 다이오드 어레이의 에노드측이 제2 MOSFET의 드레인전극에 접속하는 방식으로 삽입되며, 제4 임피던스 소자는 그 일단부가 제2 검출 트랜지스터의 소스전극에 접속되고 그 타단부가 메인 트랜지스터의 소스전극에 있는 것이 바람직하며, (e) 제2 임피던스 소자의 타단부가 제1 MOSFET의 드레인전극에 접속되고, 제3 임피던스 소자의 타단부가 제2 MOSFET의 드레인전극에 접속되어 있으며, 제1 MOSFET의 게이트전극이 제2 MOSFET의 드레인전극에 접속되어 있고, 제2 MOSFET의 게이트전극이 제2 검출 트랜지스터의 소스전극에 접속되어 있으며, 보호 트랜지스터의 게이트전극은 제1 MOSFET의 드레인전극에 접속되어 있고, 보호 트랜지스터의 소스전극이 메인 트랜지스터의 소스전극에 접속되어 있으며, 보호 트랜지스터의 드레인전극은 메인 트랜지스터의 게이트전극에 접속하여 있고, 제1 검출 트랜지스터의 게이트전극이 제1 임피던스 소자를 통해 메인 트랜지스터의 게이트전극에 접속되어 있으며, 제2 검출 트랜지스터의 게이트전극은 메인 트랜지스터의 게이트전극에 접속되어 있다. 이 경우, 각 임피던스 소자와 다이오드 어레이를 구성하는 각 다이오드를 MOSFET의 게이트전극의 재료를 이용하여 형성하면, 이들은 단일공정의 수단에 의해 단일 기판상에 형성될 수 있다.
본 발명의 제2 특징에 따른 반도체 장치에 있어서, (a) 검출 트랜지스터를 제1 및 제2 검출 트랜지스터로 구성하고, (b) 메인 트랜지스터, 제1 검출 트랜지스터, 제2 검출 트랜지스터, 및 보호 트랜지스터가 MOSFET으로 구성되며, (c) 임피던스 소자는 제1 임피던스 소자로서 규정되며, (d) 보호회로는 제2 및 제3 임피던스 소자를 포함하고, 이들 제2 및 제3 임피던스 소자의 각각의 일단부가 제1 검출 트랜지스터의 소스전극에 공통으로 접속되어 있으며, 제1 및 제2 MOSFET 각각의 소스전극이 넌리턴 다이오드의 에노드에 공통으로 접속되어 있고, 메인 트랜지스터에 열적으로 접속된 다이오드 어레이가 제2 MOSFET의 드레인전극과 메인 트랜지스터의 소스전극 사이에 다이오드 어레이의 에노드측이 제2 MOSFET의 드레인전극에 접속하는 방식으로 삽입되며, 제4 임피던스 소자는 그 일단부가 제2 검출 트랜지스터의 소스전극에 접속되고 그 타단부가 메인 트랜지스터의 소스전극에 있는 것이 바람직하며, (e) 제2 임피던스 소자의 타단부가 제1 MOSFET의 드레인전극에 접속되고, 제3 임피던스 소자의 타단부가 제2 MOSFET의 드레인전극에 접속되어 있으며, 제1 MOSFET의 게이트전극이 제2 MOSFET의 드레인전극에 접속되어 있고, 제2 MOSFET의 게이트전극이 제2 검출 트랜지스터의 소스전극에 접속되어 있으며, 보호 트랜지스터의 게이트전극은 제1 MOSFET의 드레인전극에 접속되어 있고, 보호 트랜지스터의 소스전극이 넌리턴 다이오드를 통해 메인 트랜지스터의 소스전극에 접속되어 있으며, 보호 트랜지스터의 드레인전극은 메인 트랜지스터의 게이트전극에 접속하여 있고, 제1 검출 트랜지스터의 게이트전극이 제1 임피던스 소자를 통해 메인 트랜지스터의 게이트전극에 접속되어 있으며, 제2 검출 트랜지스터의 게이트전극은 메인 트랜지스터의 게이트전극에 접속되어 있다. 이 경우, 넌리턴 다이오드, 각 임피던스 소자와 다이오드 어레이를 구성하는 각 다이오드를 MOSFET의 게이트전극의 재료를 이용하여 형성하면, 이들은 단일공정의 수단에 의해 단일 기판상에 형성될 수 있다.
본 발명의 제1 또는 제2 특징에 따른 반도체 장치에 있어서, 메인 트랜지스터, 검출 트랜지스터, 보호 트랜지스터, 보호회로 및 임피던스 소자는 하나의 기판에 형성되는 것이 바람직하다. 이 경우, 이산 부품을 결합하여 구성된 경우의 것과 비교하여 반도체 장치의 크기는 감소될 수 있다. 또한, 반도체 장치를 구성하는 소자의 특성이 균일할 수도 있다. 한편, 메인 트랜지스터, 검출 트랜지스터 및 보호 트랜지스터 각각을 MOSFET으로서 형성하면, 각 임피던스 소자는 MOSFET의 게이트전극의 재료인 다결정 실리콘을 사용하여 형성될 수 있다. 결과적으로, 반도체 장치를 제조하기 위한 공정이 간단해 질 수 있다. 또한, 온도를 검출하는 소자와 같은 다이오드 어레이를 보호회로에 설치하면, 다이오드 어레이를 구성하는 각각의 다이오드는 MOSFET의 게이트전극의 제료인 다결정 실리콘을 사용하여 형성될 수 있다.
도 1은 본 발명의 제1 실시예에 따른 보호기능을 구비한 반도체 장치의 개략적인 회로도;
도 2는 도 1에 나타낸 반도체 장치의 구체적인 회로도;
도 3은 도 1에 나타낸 반도체 장치의 정단면도;
도 4는 본 발명의 제2 실시예에 따른 보호기능을 구비한 반도체 장치의 개략적인 회로도;
도 5는 본 발명의 제3 실시예에 따른 보호기능을 구비한 반도체 장치의 개략적인 회로도;
도 6은 도 5에 나타낸 반도체 장치의 구체적인 회로도;
도 7은 도 5에 나타낸 반도체 장치의 정단면도;
도 8은 본 발명의 제4 실시예에 따른 보호기능을 구비한 반도체 장치의 구체적인 회로도;
도 9는 본 발명의 제5 실시예에 따른 보호기능을 구비한 반도체 장치의 개략적인 회로도;
도 10은 본 발명의 제6 실시예에 따른 보호기능을 구비한 반도체 장치의 개략적인 회로도; 및
도 11은 종래의 보호기능을 구비한 반도체 장치의 회로도이다.
본 출원은 일본 특허출원 2000-300894호를 기초하고 있으며, 그 내용을 본 명세서에 포함하고 있다.
(실시예 1)
이하, 본 발명의 제1 실시예를 설명한다.
도 1에 나타낸 바와 같이, 제1 실시예에 따른 보호기능을 구비한 반도체 장치는, 3단자 반도체 장치 중 하나로서, 외부 드레인단자(D), 외부 소스단자(S), 및 외부 게이트단자(G)가 설치되어 있다. 반도체 장치는 전원과 부하 사이에 삽입된다. 이 반도체 장치에 있어서, 외부 드레인단자(D)와 외부 소스단자(S) 사이를 흐르는 전류는 외부 게이트단자(G)와 외부 소스단자(S) 사이의 제어전압에 따라 제어된다. 제1 실시예에 있어서, 외부 드레인단자(D)는 제1 메인단자, 제2 메인단자를 이루는 외부 소스단자(S), 및 제어단자를 이루는 외부 게이트단자(G)를 구성한다.
반도체 장치에는 메인 MOSFET(1), 검출 MOSFET(2), 보호회로(3), 제1 임피던스 소자(4) 및 보호 MOSFET(5)이 제공된다. 메인 MOSFET(1)은 외부 드레인단자(D)와 외부 소스단자(S) 사이에 삽입되는 한편, 제어전압에 따라 ON 또는 OFF 된다. 보호 MOSFET(5)은 메인 MOSFET(1)의 게이트전극(제어전극)과 소스전극(기준전극) 사이에 삽입된다. 보호회로(3)는 외부 드레인단자(D)와 외부 소스단자(S) 사이에 삽입되어 비정상 상태가 검출될 때 보호 MOSFET(5)에 의해 메인 MOSFET(1)을 보호한다. 검출 MOSFET(2)은 외부 드레인단자(D)와 보호회로(3) 사이에 삽입되고 제어 전압에 따라 ON 또는 OFF 된다. 제1 임피던스 소자(4)는 저항부재로 이루어지고, 보호 MOSFET(5)과, 외부 게이트단자(G)를 검출 MOSFET(2)의 게이트전극(제어전극)에 접속하는 접점(또는 포인트) 사이에 삽입된다.
여기에서, 전력은 전원으로부터 외부 드레인단자(D)와 검출 MOSFET(2)을 통해 보호회로(3)에 공급된다. 제1 실시예에서, MOSFET(1)은 전압구동식의 메인 트랜지스터, 전압구동식의 검출 트랜지스터를 구성하는 검출 MOSFET(2), 및 보호 트랜지스터를 구성하는 보호 MOSFET(5)을 구성한다.
도 2는 도 1에 나타낸 회로도를 더욱 구체적으로 도시하고 있다. 보호회로(3)에는 다이오드 어레이(31), 제2~제4 임피던스 소자(32~34) 및 제1~제3 MOSFET(44~46)이 제공된다. 제2~제4 임피던스 소자(32~34) 각각은 저항부재로 이루어지고, 그 일단부가 검출 MOSFET(2)의 소스전극에 공통으로 접속된다. 제1~제3 MOSFET(44~46) 각각은 그 소스전극에서 외부 소스단자에 공통으로 접속된다. 여기에서, 제1 MOSFET(44)은 보호회로 트랜지스터를 구성한다. 다이오드 어레이(31)는 메인 MOSFET(1)과 열적으로 접속되고 다이오드 어레이(31)의 에노드측이 제2 MOSFET(45)의 드레인전극에 접속되도록 제2 MOSFET의 드레인전극과 소스전극 사이에 삽입된다.
보호회로(3)에 있어서, 제2 임피던스 소자(32)의 타단부는 제1 MOSFET(44)의 드레인전극에 접속된다. 제3 임피던스 소자(33)의 타단부는 제2 MOSFET(45)의 드레인전극에 접속된다. 제4 임피던스 소자(34)의 타단부는 제3 MOSFET(46)의 드레인전극에 접속된다. 제1 MOSFET(44)의 게이트전극은 제2 MOSFET(45)의 드레인전극에 접속된다. 제2 MOSFET(45)의 게이트전극은 제3 MOSFET(46)의 드레인전극에 접속된다. 제3 MOSFET(46)의 게이트전극은 제1 MOSFET(44)의 드레인전극에 접속된다.
보호 MOSFET(5)의 게이트전극(제어전극)은 제1 MOSFET(44)의 드레인전극에 접속된다. 보호 MOSFET(5)의 소스전극(기준전극)은 메인 MOSFET(1)의 소스전극에 접속된다. 보호 MOSFET(5)의 드레인전극은 메인 MOSFET(1)의 게이트전극에 접속된다.
이하에는, 제1 실시예에 따른 보호기능을 구비한 반도체 장치의 동작에 대하여 설명한다. 외부 게이트 단자(G)와 외부 소스단자(S) 사이에 제어전압이 인가되지 않을 때에는, 메인 MOSFET(1)과 검출 MOSFET(2)이 모두 OFF되어 외부 드레인단자(D)와 외부 소스단자(S) 사이에 전류가 흐르지 않는다. 즉, 부하전류가 흐르지 않는다.
한편, 외부 게이트 단자(G)와 외부 소스단자(S) 사이에 제어전압이 인가될 때, 메인 MOSFET(1)과 검출 MOSFET(2) 각각의 게이트 전압(즉, 게이트전극과 소스전극 사이의 전압)이 그 임계값 이상이라면, 메인 MOSFET(1)과 검출 MOSFET(2)이 각각 ON된다. 결과적으로, 외부 드레인단자(D)와 외부 소스단자(S) 사이에 부하전류가 흐른다. 여기에서, 외부 게이트단자(G)와 외부 소스단자(S) 사이의 제어전압의 인가가 중지되면, 메인 MOSFET(1)과 검출 MOSFET(2) 각각이 OFF된다. 이 경우, 외부 드레인단자(D)와 외부 소스단자(S)가 상호 차단되어 부하전류가 흐르지 않는다.
보호회로(3)에는 임피던스 소자(32~34)와 MOSFET(44~46)이 제공된다. 각각의 임피던스 소자(32~34)의 상수는, 외부 드레인단자(D)와 외부 소스단자(S) 사이에 특정 전압 이상의 전압이 인가될 때 각 MOSFET(44~46)의 기생용량(parasitic capacitance)을 이용하여 발진이 일어나도록 설정된다. 따라서, 보호회로(3)에서, 특정전압 이상의 전압이 외부 드레인단자(D)와 외부 소스단자(S) 사이에 인가되어 검출 MOSFET(2)의 소스전극과 외부 소스단자(S) 사이에 발생된 전압이 각 MOSFET(44~46)의 게이트 전압의 임계값 보다 크다면 각각의 MOSFET(44~46)이 발진하기 시작하고, 외부 게이트단자(G)와 외부 소스단자(S) 사이에 제어전압이 인가될 때 메인 MOSFET(1)과 검출 MOSFET(2)이 ON된다. 따라서 보호 MOSFET(5)이 ON/OFF 동작을 (반복)수행한다.
여기에서, 보호 MOSFET(5)이 ON되면, 메인 MOSFET(1)의 게이트전극과 소스전극이 상호 단락되어 메인 MOSFET(1)이 OFF된다. 한편, 보호 MOSFET(5)이 OFF되면, 메인 MOSFET(1)은 ON된다. 즉, 메인 MOSFET(1)과 검출 MOSFET(2)이 ON일 때 특정 전압 이상의 전압이 외부 드레인단자(D)와 외부 소스단자(S) 사이에 인가되면, 보호회로(3)는 보호 MOSFET(5)을 통해 메인 MOSFET(1)이 ON/OFF 동작을 하도록 한다. 결과적으로, 메인 MOSFET(1)을 통하여 흐르는 전류가 제한되어 메인 MOSFET(1)이 보호된다.
한편, 보호회로(3)에 있어서, 다이오드 어레이(31)가 메인 MOSFET(1)에 열적으로 접속된다. 여기에서, 다이오드 어레이(31)를 구성하는 각 다이오드의 순방향 전압은 네거티브 온도 특성을 갖는다. 결과적으로, 메인 MOSFET(1)이 열을 생성하여 그 온도가 상승하고, 다이오드 어레이(31)의 엔드투엔드(end-to-end) 전압이 강하된다. 여기에서, 다이오드 어레이(31)의 엔드투엔드 전압이 제1 MOSFET(44)의 임계 전압보다 낮은 경우에는, 제1 MOSFET(44)은 OFF를 유지한다. 결과적으로, 보호 MOSFET(5)이 ON을 유지하고, 따라서 메인 MOSFET(1)의 게이트전극과 소스전극이 서로 단락되어 메인 MOSFET(1)이 OFF를 유지한다.
이 경우, 보호 MOSFET(5)의 드레인전극과, 외부 게이트단자(G)를 검출 MOSFET(2)의 게이트단자에 접속하고 있는 접점 사이에 제1 임피던스 소자(4)가 삽입되기 때문에, 보호 MOSFET(5)이 ON이라면 검출 MOSFET(2)은 ON을 유지한다. 여기에서, 메인 MOSFET(1)이 OFF되고, 다음으로 메인 MOSFET(1)의 온도가 내려가 다이오드 어레이(31)의 엔드투엔드 전압이 제2 MOSFET(45)의 임계전압 이상으로 되면, 각 MOSFET(44~46)이 재발진한다. 그 결과, 메인 MOSFET(1)도 그 ON/OFF 동작을 반복한다.
따라서, 외부 드레인단자(D)와 외부 소스단자(S) 사이의 전압이 특정 전압 아래로 낮아지고, 보호회로(3)의 작동이 정지되어 메인 MOSFET(1)이 ON된다. 여기에서, 메인 MOSFET(1)과 검출 MOSFET(2)이 모두 안정상태에서 ON이라면, 검출 MOSFET(2)을 통해 흐르는 전류는 메인 MOSFET(1)을 통해 흐르는 전류에 비해 매우 작다. 따라서, 검출 MOSFET(2)에 인가되는 전력이 메인 MOSFET(1)에 인가된 전력에 비해 대단히 작다.
즉, 보호회로(3)는 이하의 기능을 갖는다. 제1 실시예에서, 다이오드 어레이(31)는 온도 검출부를 구성한다.
(a) 제1 보호기능: 메인 MOSFET(1)이 ON인 상태에서, 특정전압 이상의 전압이 외부 드레인단자(D)와 외부 소스단자(S) 사이에 인가될 때(메인 MOSFET(1)을 통해 과전류가 흐를 때), 보호회로(3)가 발진하여 보호 MOSFET(5)이 그 ON/OFF 동작을 수행하도록 하고, 따라서 메인 MOSFET(1)이 그 ON/OFF 동작을 수행하게 하여 메인 MOSFET(1)을 보호한다.
(b) 제2 보호기능: 다이오드 어레이(31)에 의해 검출된 온도가 특정값 이상으로 상승할 때(다이오드 어레이(31)의 엔드투엔드 전압이 제1 MOSFET(44)의 임계전압에 도달할 때), 보호회로(31)가 보호 MOSFET(5)을 ON으로 유지하고, 따라서 메인 MOSFET(1)을 OFF로 유지하여 메인 MOSFET(1)을 보호한다.
(c) 자체 복귀 기능: 검출온도가 특정값 아래로 내려갈 때(즉, 다이오드 어레이(31)의 엔드투엔드 전압이 제1 MOSFET(44)의 임계전압 보다 낮아질 때), 메인 MOSFET(1)을 보호하는 제2 보호기능이 자동 해제된다.
상술한 바와 같이, 제1 실시예에 따른 보호기능을 구비한 반도체 장치에 있어서, 외부 드레인단자(D)와 검출 MOSFET(2)을 통해, 전원으로부터 외부 드레인단자(D)와 외부 소스단자(S) 사이에 삽입된 보호회로에 전력이 공급되고, 이 보호회로는 비정상 상태가 검출됨에 따라 검출 MOSFET(5)으로 메인 MOSFET(1)을 보호한다. 따라서, 도 11에 도시된 종래의 보호기능을 구비한 반도체 장치와는 달리, 드라이버로부터 보호회로(3)와 메인 MOSFET(1) 모두에 전력을 공급할 필요가 없다. 결과적으로, 제1 실시예에 따른 반도체 장치는 매우 작은 게이트 구동 전류로 동작할 수 있다. 한편, 메인 MOSFET(1)의 비정상상태가 종료되면, 메인 MOSFET(1)을 보호하던 보호기능이 자동으로 해제된다.
도 3에 나타낸 바와 같이, 제1 실시예에 따른 보호기능을 구비한 반도체 장치에 있어서, 메인 MOSFET(1), 검출 MOSFET(2), 보호회로(3), 제1 임피던스 소자(4), 및 보호 MOSFET(5)이 n형 실리콘 기판(10) 상에 함께 형성된다. 보호 MOSFET(5)과, 제2 및 제3 MOSFET(45,46)은 도 3에 도시되지는 않았지만, 이들 MOSFET 각각의 구조는 제1 MOSFET(44)과 동일하다. 또한 제1, 제3 및 제4 임피던스 소자(4,33,34)도 도 3에 도시되지는 않았지만, 이들 소자 각각의 구조는 제2 임피던스 소자(32)의 구조와 동일하다. 게다가, n형 실리콘 기판(10)의 배면상에는, 외부 드레인단자(D)에 접속되는 드레인전극(미도시)이 형성되어 있다.
반도체 장치의 메인 MOSFET(1)에 있어서, 다수의 소신호 MOSFET이 서로 병렬로 접속된다. 각 소신호 MOSFET에 있어서, 소스영역(12)은 n형 실리콘 기판(10)상에 형성된 p형 웰영역(11)내에 형성된다. 소신호 MOSFET의 게이트(13)는 상호 공통으로 접속되는 반면, 소스전극(14)은 각 소스영역(12)에 접속된다.
검출 MOSFET(2)에 있어서, 소스영역(22)은 n형 실리콘 기판(10)상에 형성된 p형 웰영역(21)내에 형성된다. 소스전극(24)이 소스영역(22)에 접속하는 반면, 게이트전극(23)은 외부 게이트단자(G)에 접속된다.
제1 MOSFET(44)에서, 드레인 영역(52) 및 소스 영역(53)은 n형 실리콘 기판상에 간격을 두고 형성된다. 드레인전극(55)은 드레인 영역(52) 상에 형성되는 반면, 소스전극(56)은 소스 영역(53) 상에 형성된다.
메인 MOSFET(1), 검출 MOSFET(2) 및 제1 MOSFET(32) 각각의 게이트전극(13,23 또는 53)은 다결정 실리콘으로 이루어진다. 제2 임피던스 소자(32)는 다결정 실리콘층(32a)과, 다결정 실리콘층(32a) 상에 형성된 한쌍의 전극(32b,32c)을 포함한다. 다이오드 어레이(31)를 구성하는 각 다이오드는 제1 전도형(예컨대, n형)의 다결정 실리콘층(31a), 제2 전도형(예컨대, p형)의 다결정 실리콘층(31b), 다결정 실리콘층(31a) 상에 형성된 전극(31c), 및 다결정 실리콘층(31b) 상에 형성된 또 다른 전극(31d)를 포함한다.
제1 실시예에 의하면, 메인 MOSFET(1), 검출 MOSFET(2), 보호 MOSFET(5), 보호회로(3) 및 제1 임피던스 소자(4)가 단일 기판(10)상에 형성되기 때문에, 이산 부품들을 결합하여 구성한 경우에 비교하여 반도체 장치의 크기를 감소시킬 수도 있다. 게다가, 반도체 장치를 구성하는 소자의 특성은 균일화될 수도 있다(에컨대 보호 MOSFET(5)과 각각의 MOSFET(44~46)의 특성은 균일화될 수도 있다). 또한, 제1 임피던스 소자(4), 다이오드 어레이(31)를 구성하는 각 다이오드, 및 보호회로 내의 각각의 임피던스 소자(32~34)는 MOSFET의 게이트전극의 재료인 다결정 실리콘으로 구성된다. 결과적으로, 도 2에 도시된 구성의 보호기능을 구비한 반도체 장치를 통상적인 반도체 제조 기술을 사용하여 제조할 수 있어 반도체 장치의 제조공정이 간단해 질 수 있다. 그러나, 도 2에 도시된 구성의 보호기능을 구비한 반도체 장치는, 물론 이산 부품의 결합에 의해 구성될 수도 있다.
여기에서, 반도체 장치를 구성하는 각각의 MOSFET은 바이폴라 트랜지스터와 같은 전류 구동식의 트랜지스터가 아닌 전압 구동식의 트랜지스터이므로, MOSFET은 단일 기판(11)상에 형성될 수 있다.
메인 MOSFET(1)의 입력 용량이 커서 메인 MOSFET(1)이 보호회로(3)의 발진을 따라가지 못할 경우, 특정전압 이상의 전압이 외부 드레인단자(D)와 외부 소스단자(S) 사이에 인가된다면, 보호회로(3)는 외부 드레인단자(D)와 외부 소스단자(S) 사이의 배선을 흐르는 전류를 제한하도록 동작한다. 게다가, 반도체 장치가 열을 생성하여 그 온도가 소정 온도 이상으로 상승하면 상기 반도체 장치는 OFF된다. 그 다음 반도체 장치의 온도가 소정온도 아래로 낮아지면, 반도체 장치는 자체복귀하도록 동작한다.
(제2 실시예)
본 발명의 제2 실시예에 대하여 이하에 설명한다.
도 4에 도시된 바와 같이, 제2 실시예에 따른 보호기능을 구비한 반도체 장치는 3단자 반도체 장치 중 하나이고, 외부 드레인단자(D), 외부 소스단자(S), 및 외부 게이트단자(G)가 형성되어 있다. 이 반도체 장치는 전원과 부하 사이에 삽입된다. 이 반도체 장치에 있어서, 외부 드레인단자(D)와 외부 소스단자(S) 사이를 흐르는 전류는 외부 게이트단자(G)와 외부 소스단자(S) 사이에 인가된 제어전압을 따라 제어된다. 제2 실시예에 있어서, 외부 드레인단자(D)는 제1 메인단자를 구성하고, 외부 소스단자(S)는 제1 메인단자를 구성하며, 외부 게이트단자(G)는 제어단자를 구성하고 있다.
반도체 장치에는 메인 MOSFET(1), 제1 및 제2 검출 MOSFET(2a,2b), 보호회로(3), 제1 임피던스 소자(4) 및 보호 MOSFET(5)이 설치된다. 메인 MOSFET(1)은 외부 드레인단자(D)와 외부 소스단자(S) 사이에 삽입되는 동시에 제어 전압에 따라 ON 또는 OFF된다. 보호 MOSFET(5)은 기준전극(5)의 게이트전극(제어전극)과 소스전극(기준전극) 사이에 삽입된다. 외부 드레인단자(D)와 외부 소스단자(S) 사이에 삽입된 보호회로(3)는 비정상상태가 검출될 때 보호 MOSFET(5)으로 메인 MOSFET(1)을 보호한다. 외부 드레인단자(D)와 보호회로(3) 사이에 삽입된 각각의 보호 MOSFET(2a,2b)은 제어 전압에 따라 ON 또는 OFF된다. 저항부재로 이루어진 제1 임피던스 소자(4)는 보호 MOSFET(5)과, 외부 게이트단자(G)를 제1 보호 MOSFET(2a)의 게이트전극(제어전극)에 접속하는 접점(또는 포인트) 사이에 삽입된다.
반도체 장치에 있어서, 전원으로부터 외부 드레인단자(D)와 검출 MOSFET(2a,2b)을 통하여 보호회로(3)에 전력이 공급된다. 제2 실시예에 있어서, 메인 MOSFET(1)은 전압 구동식의 메인 트랜지스터를 포함하고, 제1 검출 MOSFET(2a)은 전압 구동식의 제1 검출 트랜지스터를 포함하며, 제2 검출 MOSFET(2b)은 전압 구동식의 제2 검출 트랜지스터를 포함하고, 보호 MOSFET(5)은 보호 트랜지스터를 포함하고 있다.
보호회로(3)에는 다이오드 어레이(31), 제2~제4 임피던스 소자(32~34), 그리고 제1 및 제2 MOSFET(44,45)이 제공된다. 저항 부재로 이루어져 있는 제2 및 제3 임피던스 소자(32,33) 각각은 그 일단부가 제1 검출 MOSFET(2a)의 소스전극에 공통으로 접속된다. 저항 부재로 이루어진 제4 임피던스 소자(34)는 그 일단부가 제2 검출 MOSFET(2b)의 소스전극에 접속됨과 아울러 그 타단부는 메인 MOSFET(1)의 소스전극에 접속된다. 제1 및 제2 MOSFET(44) 각각은 그 소스전극이 메인 MOSFET(1)의 소스전극에 공통으로 접속된다. 메인 MOSFET(1)과 열적으로 접속하고 있는 다이오드 어레이(31)는 다이오드 어레이(31)의 에노드측이 제2 MOSFET(45)의 드레인전극에 접속하는 방식으로 제2 MOSFET(45)의 드레인전극과 소스전극 사이에 삽입된다.
보호회로(3)에 있어서, 제2 임피던스 소자(32)의 타단부가 제1 MOSFET(44)의 드레인전극에 접속된다. 제3 임피던스 소자(33)의 타단부는 제2 MOSFET(45)의 드레인전극에 접속된다. 제1 MOSFET(44)의 게이트전극은 제2 MOSFET(45)의 드레인전극에 접속된다. 제2 MOSFET(45)의 게이트전극은 제2 검출 MOSFET(2b)의 소스전극에 접속된다.
보호 MOSFET(5)의 게이트전극(제어전극)은 제1 MOSFET(44)의 드레인전극에 접속된다. 보호 MOSFET(5)의 소스전극(기준전극)은 메인 MOSFET(1)의 소스전극에 접속된다. 보호 MOSFET(5)의 드레인전극은 메인 MOSFET(1)의 게이트전극에 접속된다. 제1 검출 MOSFET(2a)의 게이트전극은 제1 임피던스 소자(4)를 통해 메인 MOSFET(1)의 게이트전극에 접속된다. 제2 검출 MOSFET(2b)의 게이트전극은 메인 MOSFET(1)의 게이트전극에 접속된다.
이하에는, 제2 실시예에 따른 보호기능을 구비한 반도체 장치의 동작에 대하여 설명한다. 외부 게이트단자(G)와 외부 소스단자(S) 사이에 제어전압이 인가되지 않을 때, 메인 MOSFET(1)과 검출 MOSFET(2a,2b)이 모두 OFF되어 외부 드레인단자(D)와 외부 소스단자(S) 사이에는 전류가 흐르지 않게 된다. 즉, 부하 전류가 흐르지 않는다.
한편, 외부 게이트단자(G)와 외부 소스단자(S) 사이에 제어전압이 인가될 때, 메인 MOSFET(1)과 검출 MOSFET(2a,2b) 각각의 게이트 전압(즉, 게이트전극과 소스전극 사이의 전압)이 그 임계값 이상이면 메인 MOSFET(1)과 검출 MOSFET(2a,2b) 각각이 ON된다. 결과적으로, 부하전류는 외부 드레인단자(D)와 외부 소스단자(S) 사이에 흐른다. 여기서 외부 게이트단자(G)와 외부 소스단자(S) 사이에 제어전압의 인가가 중지되면, 메인 MOSFET(1)과 검출 MOSFET(2a,2b) 각각은 OFF된다. 이 경우, 외부 드레인단자(D)와 외부 소스단자(S)가 서로 차단되어 부하전류가 흐르지 않는다.
외부 게이트단자(G)와 외부 소스단자(S) 사이에 제어 전압이 인가되어 메인 MOSFET(1)과 검출 MOSFET(2a,2b)이 ON될 때, 외부 드레인단자(D)와 외부 소스단자(S) 사이에 특정 전압 이상의 전압이 인가되어 제1 검출 MOSFET(2a)의 소스전극과 외부 소스단자(S) 사이에 발생한 전압이 보호 MOSFET(5)과 제1 MOSFET(44) 각각의 게이트 전압의 임계값 이상으로 되면, 보호 MOSFET(5), 제1 및 제2 MOSFET(44,45), 그리고 제2 MOSFET(2b) 각각이 발진하기 시작한다.
여기에서, 보호 MOSFET(5)이 ON되면, 메인 MOSFET(1)의 게이트전극과 소스전극이 서로 단락되어 메인 MOSFET(1)이 OFF된다. 한편, 보호 MOSFET이 OFF될 때에는 메인 MOSFET(1)이 ON된다. 즉, 메인 MOSFET(1)과 검출 MOSFET(2a,2b)이 ON일 때, 특정전압 이상의 전압이 외부 드레인단자(D)와 외부 소스단자(S) 사이에 인가되면, 보호회로(3)가 메인 MOSFET(1)으로 하여금 ON/OFF 동작을 수행하도록 한다. 결과적으로, 메인 MOSFET(1)을 통해 흐르는 전류가 제한되어 메인 MOSFET(1)이 보호된다.
보호회로(3)에 있어서, 다이오드 어레이(31)는 메인 MOSFET(1)에 열적으로 접속된다. 여기에서, 다이오드 어레이(31)를 구성하는 각 다이오드의 순방향 전압은 네거티브 온도 특성을 갖는다. 결과적으로, 메인 MOSFET(1)이 열을 생성하여 그 온도가 상승하면, 다이오드 어레이(31)의 엔드투엔드 전압이 낮아진다. 여기에서, 다이오드 어레이(31)의 엔드투엔드 전압은 제1 MOSFET(44)의 임계전압 아래로 낮아지고, 제1 MOSFET(44)은 OFF를 유지한다. 그 결과, 보호 MOSFET(5)이 ON을 유지하고, 그 다음 메인 MOSFET(1)의 게이트전극과 소스전극이 상호 단락되어 메인 MOSFET(1)이 OFF를 유지한다.
이 경우, 제1 임피던스 소자(4)가 보호 MOSFET(5)의 드레인전극과, 외부 게이트단자(G)를 제1 검출 MOSFET(2a)의 게이트전극에 접속하는 접점 사이에 삽입되기 때문에, 보호 MOSFET(5)이 ON이면 제1 검출 MOSFET(2a)은 ON을 유지한다. 여기에서, 메인 MOSFET(1)이 OFF되고, 그 다음으로 메인 MOSFET(1)의 온도가 낮아져서 다이오드 어레이(31)의 엔드투엔드 전압이 제1 MOSFET(44)의 임계 전압 이상으로 될 때, 보호 MOSFET(5), 제1 및 제2 MOSFET(44,45), 그리고 제2 검출 MOSFET(2) 각 각이 발진하기 시작한다. 결과적으로, 메인 MOSFET(1)도 그 ON/OFF 동작을 반복한다.
따라서, 외부 드레인단자(D)와 외부 소스단자(S) 사이의 전압이 특정 전압 아래로 낮아지면, 보호회로(3)의 작동이 정지되어 메인 MOSFET(1)이 ON된다. 여기에서, 메인 MOSFET(1) 및 검출 MOSFET(2a,2b)이 모두 안정상태에서 ON될 때, 각 검출 MOSFET(2a,2b)을 통해 흐르는 전류가 메인 MOSFET(1)을 통해 흐르는 전류에 비해 대단히 작다.
즉, 보호회로(3)는 제1 실시예에서의 보호회로와 마찬가지로, 제1 보호기능, 제2 보호기능 및 자체복귀 기능을 갖는다. 제1 실시예에 있어서도, 다이오드 어레이(31)는 온도 검출 부재를 구성한다.
따라서, 제2 실시예에 따른 보호기능을 구비한 반도체 장치에 있어서, 외부 드레인단자(D)와 검출 MOSFET(2a,2b)를 통하여, 전원으로부터 외부 드레인단자(D)와 외부 소스단자(S) 사이에 삽입된 보호회로(3)에 전력이 공급되고, 이 보호회로는, 비정상상태가 검출될 때 보호 MOSFET(5)을 통해 메인 MOSFET(1)을 보호한다. 따라서, 도 11에 도시된 보호기능을 구비한 종래의 반도체 장치와는 달리, 드라이버로부터 보호회로(3)와 메인 MOSFET(1) 양측 모두에 전력을 공급할 필요가 없다. 결과적으로, 제2 실시예에 따른 반도체 장치는 매우 작은 게이트 구동 전류에 의해 구동될 수 있다. 한편, 메인 MOSFET(1)의 비정상 상태가 종료되면, 메인 MOSFET(1)을 보호하던 보호기능이 자동으로 해제된다.
제2 실시예에 따른 보호기능을 구비한 반도체 장치를 도시하지는 않았지만 제1 실시예의 경우와 동일하게 단일 기판상에 형성할 수 있다.
(제3 실시예)
이하, 본 발명의 제3 실시예를 설명한다.
도 5에 도시된 바와 같이, 제3 실시예에 따른 보호기능을 구비한 반도체 장치의 기본구성은 제1 실시예의 기본구성과 거의 동일하다. 그러나, 이 반도체 장치에는, 외부 소스단자(S)와, 보호 MOSFET(5)을 보호회로(3)에 접속하는 접점 사이에, 외부 소스단자(S)로부터 보호 MOSFET(5)과 보호 회로(3)로 전류가 흐르는 것을 방지하도록 극성을 갖는 방식으로 삽입된 넌리턴 다이오드(6)가 제공된다. 여기에서, 제1 실시예와 공통인 각 구성 부재에는 제1 실시예와 동일한 참조번호를 부여하고 그에 대한 설명은 생략한다. 또한, 상술한 부재의 동작에 관한 설명도 제1 실시예의 동작과 동일하기 때문에 생략하도록 한다.
삭제
도 6에 도시된 바와 같이, 제3 실시예에 따른 보호기능을 구비한 반도체 장치에 있어서, 보호 MOSFET(5)과 제1~제3 MOSFET(44~46) 마다의 전극은 넌리턴 다이오드(6)의 에노드에 공통으로 접속된다. 넌리턴 다이오드(6)의 캐서드는 외부 소스단자(S)에 접속된다. 다이오드 어레이(31)에 대해서는, 그 에노드측 단자가 제1 MOSFET(44)의 게이트전극에 접속되는 동시에, 그 캐서드측 단자는 메인 MOSFET(1)의 소스전극에 접속된다. 메인 MOSFET(1)의 소스전극은 외부 소스단자(S)에 접속된다.
도 7에 도시된 바와 같이, 제3 실시예에 따른 보호기능을 구비한 반도체 장치는 또한, 메인 MOSFET(1), 검출 MOSFET(2), 보호회로(3), 제1 임피던스 소자(4), 보호 MOSFET(5) 및 넌리턴 다이오드(6)가 제1 실시예의 경우와 거의 마찬가지로 하나의 n형 실리콘 기판(10)상에 함께 형성된다.
보호 MOSFET(5)과 제2, 제3 MOSFET(45,46)을 도 7에 도시하지는 않았지만, 이들 MOSFET 각각의 구조는 제1 MOSFET(44)과 동일하다. 제1, 제3, 및 제4 임피던스 소자(4,33,34)도 도 7에 도시하지는 않았지만, 이들 소자 각각의 구성은 제2 임피던스 소자(32)와 동일하다. 한편, 다이오드 어레이(31)를 구성하는 각 다이오드의 구조는 제1 실시예(도 3 참조)와 동일하다. 게다가, n형 실리콘 기판(10)의 배면상에는, 외부 드레인단자(D)에 접속되는 드레인전극(미도시)이 형성된다. 도 7에 있어서, 제1 실시예의 구성부재와 공통인 구성부재 각각은 제1 실시예의 참조번호와 동일한 참조번호를 갖는다.
넌리턴 다이오드(6)는 제1 전도형(예컨대, n형)의 다결정 실리콘층(61), 제2 전도형(예컨대, p형)의 다결정 실리콘층(62), 다결정 실리콘층(61) 상에 형성된 전극(63), 및 다결정 실리콘층(62) 상에 형성된 다른 전극(64)을 포함한다.
제3 실시예에 따른 보호기능을 구비한 2개의 반도체 소자가 설치되는 한편, 그들의 외부 소스단자(S)는 상호 공통으로 접속되어 있으며, 넌리턴 다이오드(6)가 설치되기 때문에 보호회로(3)내의 각 MOSFET(44~46)의 기생 바이폴라 트랜지스터의 작동이 방지된다. 도 7에 제1 MOSFET(44)의 기생 바이폴라 트랜지스터(Tr)가 개략적으로 도시되어 있다.
(제4 실시예)
이하, 본 발명의 제4 실시예에 대하여 설명한다.
도 8에 도시된 바와 같이, 제4 실시예에 따른 보호기능을 구비한 반도체 장치의 기본구성은 제2 실시예의 기본구성과 거의 동일하다. 그러나, 이 반도체 장치에는, 외부 소스단자(S)와, 보호 MOSFET(5)을 보호회로(3)에 접속하는 접점 사이에, 외부 소스단자(S)로부터 보호 MOSFET(5)과 보호회로(3)로 전류가 흐르는 것을 방지하도록 극성을 갖는 방식으로 삽입된 넌리턴 다이오드(6)가 제공된다. 여기에서, 제2 실시예와 공통인 각 구성부재에는 제2 실시예와 동일한 참조번호를 부여하고 그에 대한 설명은 생략한다. 또한, 상술한 부재의 동작에 관한 설명도 제2 실시예의 동작과 동일하기 때문에 생략하도록 한다.
도 8에서 알 수 있듯이, 제4 실시예에 따른 보호기능을 구비한 반도체 장치에 있어서, 보호 MOSFET(5), 제1 및 제2 MOSFET(44,46) 각각의 소스전극이 넌리턴 다이오드(6)의 에노드에 공통으로 접속된다. 넌리턴 다이오드(6)의 캐서드는 외부 소스단자(S)에 접속된다. 다이오드 어레이(31)에 대해서는, 그 에노드측 단자가 제1 MOSFET(44)의 게이트전극에 접속되는 동시에, 그 캐서드측 단자는 메인 MOSFET(1)의 소스전극에 접속된다. 메인 MOSFET(1)의 소스전극은 외부 소스단자(S)에 접속된다.
제4 실시예에 따른 보호기능을 구비한 반도체 장치에 있어서도, 메인 MOSFET(1), 검출 MOSFET(2a,2b), 보호회로(3), 제1 임피던스 소자(4), 보호 MOSFET(5) 및 넌리턴 다이오드(6)가 제1 실시예의 경우와 마찬가지로 하나의 n형 실리콘 기판(10)상에 함께 형성된다.
제4 실시예에 따른 보호기능을 구비한 2개의 반도체 소자가 설치되는 한편, 그들의 외부 소스단자(S)는 상호 공통으로 접속되어 있으며, 넌리턴 다이오드(6)가 설치되기 때문에 보호회로(3)내의 제1 및 제2 MOSFET(44,45) 각각의 기생 바이폴라 트랜지스터의 작동이 방지된다.
(제5 실시예)
이하, 본 발명의 제5 실시예를 설명한다.
도 9에 도시된 바와 같이, 제5 실시예에 따른 보호기능을 구비한 반도체 장치에는 제3 실시예를 따른 보호기능을 구비한 반도체 장치 소자가 2개 설치된다. 이 2개의 반도체 장치 소자에 대하여, 그들의 외부 소스전극(S)이 상호 공통으로 접속되는 동시에, 그들 외부 게이트전극(G)이 상호 공통으로 접속된다. 여기에서, 제3 실시예와 공통인 각 구성부재에는 제3 실시예와 동일한 참조번호를 부여하고 그에 대한 설명은 생략한다.
또한, 제5 실시예에 따른 보호기능을 구비한 반도체 장치에는 입력 단자(T1)와 다른 입력 단자(T2) 사이에 인가된 입력신호에 따라 ON 또는 OFF 되는 발광소자(7), 및 기전력(또는 전기력)을 생성하기 위해 발광소자(7)와 광학 결합하는 광다이오드 어레이로 구성된 광전지(또는 광전도, 광전기)소자(8)가 구비된다. 광전지소자(8)의 기전력(또는 전기력)이 외부 게이트단자(G)와 외부 소스단자(S) 사이에 인가된다. 또한, 충전-방전회로(9)가 광전지 소자(8)의 양단자와, 외부 게이트단자(G) 및 외부 소스단자(S)의 양단자 사이에 제공된다. 광전지 소자(8)가 광 기전력을 생성할 때, 광전지 소자(8)의 광기전력이 소정 전압에 도달하면, 충전-방전회로(9)는 광전지 소자(8)의 양단자 사이에서 높은 임피던스를 생성한다. 이러한 경우에, 광전지 소자(8)의 광기전력은 외부 게이트단자(G)와 외부 소스단자(S) 사이에 인가된다. 한편, 광전지 소자(8)의 광기전력이 사라지면, 충전-방전회로(9)는, 외부 게이트단자(G)와 외부 소스단자(S) 사이의 전압을 신속하게 강하시키기 위해 메인 MOSFET(1)의 게이트 용량 만큼 저장된 전하가 방전되는 경로를 형성한다.
따라서, 제5 실시예에 따른 보호기능을 구비한 반도체 장치가 전원과 부하 사이에 설치하는 한편 양측의 외부 드레인단자(D) 사이를 통해 흐르는 전류가 두방향에서 스위치되는 경우, 외부 소스단자(S)로부터 외부 드레인단자(D)로 전류가 흐르도록 설계되지 않는 한 상기 전류는 보호회로(3)나 넌리턴 다이오드(6)의 에노드에 접속된 보호 MOSFET(5)으로 흐르지 않는다. 결과적으로, 보호회로(3) 또는 보호 MOSFET(5)이 오동작하는 것이 방지된다. 게다가, 전력은 전원으로부터 각 보호회로(3)로 공급되기 때문에, 반도체 장치는 광전지 소자(8)의 광기전력을 이용하여 매우 작은 게이트 구동 전류에 의해 동작될 수 있다. 한편, 발광소자(7)와 광전지 소자(8)가 설치되기 때문에, 입력측과 출력측이 상호 절연될 수 있다.
(제6 실시예)
이하, 본 발명의 제6 실시예에 대하여 설명한다.
도 10에 나타낸 바와 같이, 제6 실시예에 따른 보호기능을 구비한 반도체 장치에는 제3 실시예를 따른 보호기능을 구비한 반도체 장치 소자가 2개 설치된다. 이 2개의 반도체 장치 소자에 대하여, 그들의 외부 소스전극(S)이 상호 공통으로 접속되는 동시에, 그들 외부 게이트전극(G)이 상호 공통으로 접속된다. 여기에서, 제3 실시예와 공통인 각 구성부재에는 제3 실시예와 동일한 참조번호를 부여하고 그에 대한 설명은 생략한다.
또한, 제6 실시예에 따른 보호기능을 구비한 반도체 장치에는, 다이오드(D1~D4)를 포함하는 정류회로가 설치되고, 이 정류회로로는 입력 단자(T1)와 다른 입력 단자(T2) 사이에 인가된 AC(교류)신호가 캐패시터(C1,C2)를 통해 입력된다. 정류회로에 의해 정류된 DC(직류) 전압이 외부 게이트단자(G)와 외부 소스단자(S) 사이에 입력된다. 여기에서, 캐패시터(C1)의 일단부가 입력 단자(T1)에 접속되는 동시에 타단부는 정류회로의 입력단자에 접속된다. 한편, 캐패시터(C2)의 일단부는 입력단자(T2)에 접속되는 동시에 타단부는 정류회로의 다른 입력단자에 접속된다.
게다가, 충전-방전회로(9)가 정류회로의 DC 출력 단자의 양측과, 외부 게이트단자(G) 및 외부 소스단자(S)의 양측 사이에 설치된다. 정류회로의 DC 출력전압이 소정 전압에 도달할 때, 충전-방전회로(9)는 정류회로(8)의 양측의 DC 출력 단자 사이에서 높은 임피던스를 생성한다. 결과적으로, 정류회로의 DC 출력전압이 외부 게이트단자(G)와 외부 소스단자(S) 사이에 인가된다. 한편, 정류회로의 DC출력 전압이 사라지면, 충전-방전회로(9)는, 외부 게이트단자(G)와 외부 소스단자(S) 사이의 전압을 신속하게 강하시키기 위해 메인 MOSFET(1)의 게이트 용량 만큼 저장된 전하가 방전되는 경로를 형성한다.
따라서, 제6 실시예에 따른 보호기능을 구비한 반도체 장치를 전원과 부하 사이에 설치하는 한편 양측의 외부 드레인단자(D) 사이를 통해 흐르는 전류가 두방향에서 스위치되는 경우, 외부 소스단자(S)로부터 외부 드레인단자(D)로 전류가 흐르도록 설계되지 않는 한 상기 전류는 보호회로(3)나 넌리턴 다이오드(6)의 에노드에 접속된 보호 MOSFET(5)으로 흐르지 않는다. 결과적으로, 보호회로(3) 또는 보호 MOSFET(5)이 오동작하는 것이 방지된다. 게다가, 전력은 전원으로부터 각 보호회로(3)로 공급되기 때문에, 반도체 장치는 AC신호를 정류하여 얻어진 DC 전압을 이용하여 매우 작은 게이트 구동 전류에 의해 동작될 수 있다.
상술한 제1~제6 실시예에 있어서, 메인 트랜지스터, 검출 트랜지스터 등의 트랜지스터는 MOSFET으로 구성된다. 그러나, 이들 트랜지스터는 MOSFET으로 제한되지 않고 전압구동식의 모든 트랜지스터를 사용할 수 있다. 예컨대 MOSFET을 대신하여, IGBT등의 MOS 게이트 장치가 사용될 수도 있다.
본 발명을 상술한 실시예를 통해 설명하였지만, 본 발명의 요지 내에서 당업자들에 의해 각종 변경이 가능함으로 본 발명은 상술한 실시예에 한정되지 않고 청구항에 의해 규정되어야 한다.
상술한 바와 같이, 본 발명에 따른 보호기능을 구비한 반도체 장치는 반도체장치의 보호에 특히 유용하며, 과열에 대항하여 매우 작은 게이트 구동전류만을 얻을 수 있고 전력장치 등에 사용되는 것이 바람직하다.

Claims (16)

  1. 삭제
  2. 삭제
  3. 전원과 부하 사이에 삽입된 2개의 반도체 장치 소자를 구비하고, 상기 반도체 장치 소자 각각에 있어서의 제1 메인단자와 제2 메인단자 사이에 흐르는 전류가 제어단자와 상기 제2 메인단자 사이에 인가된 전압을 따라 제어되며, 상기 2개의 반도체 장치 소자의 상기 제2 메인단자가 서로 공통으로 접속되어 있고, 상기 2개의 반도체 장치 소자의 상기 제어단자가 서로 공통으로 접속되어 있는, 보호기능을 구비한 반도체 장치로서:
    상기 반도체 장치 소자 각각은,
    상기 제어전압에 따라 ON 또는 OFF 동작되고, 상기 제1 메인단자와 상기 제2 메인단자 사이에 삽입되어 있는, 전압 구동식의 메인 트랜지스터;
    상기 메인 트랜지스터의 제어전극과 상기 메인 트랜지스터의 기준전극 사이에 삽입된, 전압 구동식의 보호 트랜지스터;
    상기 제1 메인단자와 상기 제2 메인단자 사이에 삽입되고, 상기 제1 메인단자와 상기 제2 메인단자 사이에 규정전압 이상의 전압이 인가된 때에 발진동작하여 상기 보호 트랜지스터를 ON 또는 OFF시켜 상기 메인 트랜지스터를 보호하는 보호회로;
    상기 제어 전압에 따라 ON 또는 OFF 동작되고, 상기 제1 메인단자와 상기 보호회로 사이에 삽입되어 있는, 전압구동식의 검출 트랜지스터;
    상기 보호 트랜지스터와, 상기 제어단자를 상기 검출 트랜지스터의 제어전극에 접속하는 접점 사이에 삽입된 임피던스 소자; 및
    상기 제2 메인단자와, 상기 보호회로를 상기 보호 트랜지스터의 기준전극에 접속하는 접점 사이에, 상기 제2 메인단자로부터 상기 보호 트랜지스터와 상기 보호회로로 전류가 흐르는 것을 방지하도록 극성을 갖는 방식으로 삽입되는 넌리턴 다이오드를 포함하는 것을 특징으로 하는 보호기능을 구비한 반도체 장치.
  4. 제3항에 있어서, 입력되는 신호에 따라 ON 또는 OFF 동작되는 발광소자; 및
    상기 발광소자와 광학적으로 결합하여 기전력을 생성하는 광전지 소자를 더 포함하고, 상기 기전력은 상기 제어단자와 상기 제2 메인단자 사이에 인가되는 것을 특징으로 하는 보호기능을 구비한 반도체 장치.
  5. 제4항에 있어서, 교류신호를 정류하여 얻어진 전압이 상기 제어단자와 상기 제2 메인단자 사이에 인가되는 것을 특징으로 하는 보호기능을 구비한 반도체 장치.
  6. 전원과 부하 사이에 삽입되고, 제1 메인단자와 제2 메인단자 사이에 흐르는 전류가 제어단자와 상기 제2 메인단자 사이에 인가된 제어전압에 의해 제어되는, 보호기능을 구비한 반도체 장치로서:
    상기 반도체 장치는, 상기 제어전압에 따라 ON 또는 OFF 동작되고, 상기 제1 메인단자와 상기 제2 메인단자 사이에 삽입되어 있는, 전압 구동식의 메인 트랜지스터;
    상기 메인 트랜지스터의 제어전극과 상기 메인 트랜지스터의 기준전극 사이에 삽입된 전압 구동식의 보호 트랜지스터;
    상기 제1 메인단자와 상기 제2 메인단자 사이에 삽입되고, 상기 제1 메인단자와 상기 제2 메인단자 사이에 규정전압 이상의 전압이 인가된 때에 발진동작하여 상기 보호 트랜지스터를 ON 또는 OFF시켜 상기 메인 트랜지스터를 보호하는 보호회로;
    상기 제어전압에 따라 ON 또는 OFF 동작되고, 상기 제1 메인단자와 상기 보호회로 사이에 삽입되어 있는, 전압구동식의 검출 트랜지스터; 및
    상기 보호 트랜지스터와, 상기 제어단자를 상기 검출 트랜지스터의 제어전극에 접속하는 접점 사이에 삽입되고, 전력이 상기 전원으로부터 상기 제1 메인단자와 상기 검출 트랜지스터를 통해 상기 보호회로에 공급되는 임피던스 소자를 포함하고:
    상기 보호회로는, 네거티브 온도 특성을 갖고, 반도체로 구성되며, 상기 메인 트랜지스터에 열적으로 접속되어 있는 열감지 소자; 및
    그 일측전극이 상기 보호 트랜지스터의 제어전극에 접속되어 있고, 그 타측전극이 상기 열감지 소자의 일단부와 상기 보호 트랜지스터의 타측전극에 접속되어 있으며, 그 제어전극이 상기 열감지 소자의 타단부에 접속되어 있는, 전압구동식의 보호회로 트랜지스터를 포함하며,
    상기 보호회로 트랜지스터는 상기 제1 메인단자와 상기 제2 메인단자 사이에 삽입되어 상기 검출 트랜지스터를 통해 전력을 제공 받는 것을 특징으로 하는 보호기능을 구비한 반도체 장치.
  7. 제6항에 있어서, 상기 제2 메인단자와, 상기 보호 트랜지스터와 상기 보호회로 트랜지스터 각각의 타측전극 사이에 삽입되는 넌리턴 다이오드를 더 포함하며, 상기 넌리턴 다이오드는 상기 제2 메인단자로부터 상기 보호 트랜지스터와 상기 보호회로로 전류가 흐르는 것을 방지하도록 극성을 갖는 방식으로 삽입되는 것을 특징으로 하는 보호기능을 구비한 반도체 장치.
  8. 제6항 또는 제7항에 있어서, 상기 메인 트랜지스터, 상기 검출 트랜지스터 및 상기 보호 트랜지스터 각각은 상기 일측전극으로서의 드레인전극, 상기 타측전극으로서의 소스전극 및 제어전극으로서의 게이트전극을 갖는 MOSFET으로 이루어지는 것을 특징으로 하는 보호기능을 구비한 반도체 장치.
  9. 전원과 부하 사이에 삽입되고, 제1 메인단자와 제2 메인단자 사이에 흐르는 전류가 제어단자와 상기 제2 메인단자 사이에 인가된 제어전압에 의해 제어되는, 보호기능을 구비한 반도체 장치로서:
    상기 반도체 장치는, 상기 제어전압에 따라 ON 또는 OFF 동작되고, 상기 제1 메인단자와 상기 제2 메인단자 사이에 삽입되어 있는, 전압 구동식의 메인 트랜지스터;
    상기 메인 트랜지스터의 제어전극과 상기 메인 트랜지스터의 기준전극 사이에 삽입된 전압 구동식의 보호 트랜지스터;
    상기 제1 메인단자와 상기 제2 메인단자 사이에 삽입되고, 상기 제1 메인단자와 상기 제2 메인단자 사이에 규정전압 이상의 전압이 인가된 때에 발진동작하여 상기 보호 트랜지스터를 ON 또는 OFF시켜 상기 메인 트랜지스터를 보호하는 보호회로;
    상기 제어전압에 따라 ON 또는 OFF 동작되고, 상기 제1 메인단자와 상기 보호회로 사이에 삽입되어 있는, 전압구동식의 검출 트랜지스터; 및
    상기 보호 트랜지스터와, 상기 제어단자를 상기 검출 트랜지스터의 제어전극에 접속하는 접점 사이에 삽입되고, 전력이 상기 전원으로부터 상기 제1 메인단자와 상기 검출 트랜지스터를 통해 상기 보호회로에 공급되는 임피던스 소자를 포함하고:
    상기 검출 트랜지스터는 2개 이상의 검출 트랜지스터 소자로 이루어지는 한편,
    상기 보호회로는, 네거티브 온도 특성을 갖고, 반도체로 구성되며, 상기 메인 트랜지스터에 열적으로 접속되어 있는 열감지 소자; 및
    그 일측전극이 상기 보호 트랜지스터의 제어전극에 접속되어 있고, 그 타측전극이 상기 열감지 소자의 일단부와 상기 보호 트랜지스터의 타측전극에 접속되어 있으며, 그 제어전극이 상기 열감지 소자의 타단부에 접속되어 있는, 전압구동식의 보호회로 트랜지스터를 포함하며,
    상기 보호회로 트랜지스터는 상기 제1 메인단자와 상기 제2 메인단자 사이에 삽입되어 상기 검출 트랜지스터 소자 중 어느 하나를 통하여 전력을 제공받는 것을 특징으로 하는 보호기능을 구비한 반도체 장치.
  10. 제9항에 있어서, 상기 제2 메인단자와, 상기 보호 트랜지스터와 상기 보호회로 트랜지스터 각각의 타측전극 사이에 삽입되는 넌리턴 다이오드를 더 포함하며, 상기 넌리턴 다이오드는 상기 제2 메인단자로부터 상기 보호 트랜지스터와 상기 보호회로로 전류가 흐르는 것을 방지하도록 극성을 갖는 방식으로 삽입되는 것을 특징으로 하는 보호기능을 구비한 반도체 장치.
  11. 제9항 또는 제10항에 있어서, 상기 메인 트랜지스터, 상기 검출 트랜지스터 소자 및 상기 보호 트랜지스터 각각은 상기 일측전극으로서의 드레인전극, 상기 타측전극으로서의 소스전극 및 제어전극으로서의 게이트전극을 갖는 MOSFET으로 이루어지는 것을 특징으로 하는 보호기능을 구비한 반도체 장치.
  12. 전원과 부하 사이에 삽입되고, 제1 메인단자와 제2 메인단자 사이에 흐르는 전류가 제어단자와 상기 제2 메인단자 사이에 인가된 제어전압에 의해 제어되는, 보호기능을 구비한 반도체 장치로서:
    상기 반도체 장치는, 상기 제어전압에 따라 ON 또는 OFF 동작되고, 상기 제1 메인단자와 상기 제2 메인단자 사이에 삽입되어 있는, 전압 구동식의 메인 트랜지스터;
    상기 메인 트랜지스터의 제어전극과 상기 메인 트랜지스터의 기준전극 사이에 삽입된 전압 구동식의 보호 트랜지스터;
    상기 제1 메인단자와 상기 제2 메인단자 사이에 삽입되고, 상기 제1 메인단자와 상기 제2 메인단자 사이에 규정전압 이상의 전압이 인가된 때에 발진동작하여 상기 보호 트랜지스터를 ON 또는 OFF시켜 상기 메인 트랜지스터를 보호하는 보호회로;
    상기 제어전압에 따라 ON 또는 OFF 동작되고, 상기 제1 메인단자와 상기 보호회로 사이에 삽입되어 있는, 전압구동식의 검출 트랜지스터; 및
    상기 보호 트랜지스터와, 상기 제어단자를 상기 검출 트랜지스터의 제어전극에 접속하는 접점 사이에 삽입되고, 전력이 상기 전원으로부터 상기 제1 메인단자와 상기 검출 트랜지스터를 통해 상기 보호회로에 공급되는 임피던스 소자를 포함하고:
    상기 메인 트랜지스터, 상기 검출 트랜지스터 및 상기 보호 트랜지스터 각각은 MOSFET으로 이루어지는 한편,
    상기 보호회로는, 각기 일단부가 상기 검출 트랜지스터의 소스전극에 공통으로 접속되어 있는 제2, 제3, 및 제4 임피던스 소자;
    각기 소스전극이 상기 제2 메인단자에 공통으로 접속되어 있는 제1, 제2 및 제3 MOSFET; 및
    상기 메인 트랜지스터에 열적으로 접속되며, 상기 제2 MOSFET의 드레인전극과 상기 제2 MOSFET의 소스전극 사이에 삽입되는 다이오드 어레이로서, 에노드측이 상기 제2 MOSFET의 드레인전극에 접속하는 방식으로 삽입되는 다이오드 어레이를 포함하며,
    상기 제2 임피던스 소자의 타단부가 상기 제1 MOSFET의 드레인전극에 접속되고, 상기 제3 임피던스 소자의 타단부가 상기 제2 MOSFET의 드레인전극에 접속되며, 상기 제4 임피던스 소자의 타단부가 상기 제3 MOSFET의 드레인전극에 접속되고, 상기 제1 MOSFET의 게이트전극이 상기 제2 MOSFET의 드레인전극에 접속되며, 상기 제2 MOSFET의 게이트전극이 상기 제3 MOSFET의 드레인전극에 접속되고, 상기 제3 MOSFET의 게이트전극이 상기 제1 MOSFET의 드레인전극에 접속되며, 상기 보호 트랜지스터의 게이트전극이 상기 제1 MOSFET의 드레인전극에 접속되고, 상기 보호 트랜지스터의 소스전극이 상기 메인 트랜지스터의 소스전극에 접속되며, 상기 보호 트랜지스터의 드레인전극이 상기 메인 트랜지스터의 게이트전극에 접속되어 있는 것을 특징으로 하는 보호기능을 구비한 반도체 장치.
  13. 전원과 부하 사이에 삽입되고, 제1 메인단자와 제2 메인단자 사이에 흐르는 전류가 제어단자와 상기 제2 메인단자 사이에 인가된 제어전압에 의해 제어되는, 보호기능을 구비한 반도체 장치로서:
    상기 반도체 장치는, 상기 제어전압에 따라 ON 또는 OFF 동작되고, 상기 제1 메인단자와 상기 제2 메인단자 사이에 삽입되어 있는, 전압 구동식의 메인 트랜지스터;
    상기 메인 트랜지스터의 제어전극과 상기 메인 트랜지스터의 기준전극 사이에 삽입된 전압 구동식의 보호 트랜지스터;
    상기 제1 메인단자와 상기 제2 메인단자 사이에 삽입되고, 상기 제1 메인단자와 상기 제2 메인단자 사이에 규정전압 이상의 전압이 인가된 때에 발진동작하여 상기 보호 트랜지스터를 ON 또는 OFF시켜 상기 메인 트랜지스터를 보호하는 보호회로;
    상기 제어전압에 따라 ON 또는 OFF 동작되고, 상기 제1 메인단자와 상기 보호회로 사이에 삽입되어 있는, 전압구동식의 검출 트랜지스터; 및
    상기 보호 트랜지스터와, 상기 제어단자를 상기 검출 트랜지스터의 제어전극에 접속하는 접점 사이에 삽입되고, 전력이 상기 전원으로부터 상기 제1 메인단자와 상기 검출 트랜지스터를 통해 상기 보호회로에 공급되는 임피던스 소자를 포함하고:
    상기 검출 트랜지스터는 제1 검출 트랜지스터 및 제2 검출 트랜지스터로 이루어지고, 상기 메인 트랜지스터, 상기 제1 검출 트랜지스터, 상기 제2 검출 트랜지스터 및 상기 보호 트랜지스터 각각은 MOSFET으로 구성되며, 상기 임피던스 소자가 제1 임피던스 소자로서 규정되어 있으며:
    상기 보호회로는, 각기 일단부가 상기 제1 검출 트랜지스터의 소스전극에 공통으로 접속되어 있는 제2 및 제3 임피던스 소자;
    각기 소스전극이 상기 메인 트랜지스터의 소스전극에 공통으로 접속되어 있는 제1 및 제2 MOSFET;
    상기 메인 트랜지스터에 열적으로 접속되며 상기 제2 MOSFET의 드레인전극과 상기 제2 MOSFET의 소스전극 사이에 삽입되는 다이오드 어레이로서, 에노드측이 상기 제2 MOSFET의 드레인전극에 접속하는 방식으로 삽입되는 다이오드 어레이; 및
    일단부가 상기 제2 검출 트랜지스터의 소스전극에 접속되고, 타단부가 상기 메인 트랜지스터의 소스전극에 접속되어 있는 제4 임피던스 소자를 포함하며,
    상기 제2 임피던스 소자의 타단부가 상기 제1 MOSFET의 드레인전극에 접속되고, 상기 제3 임피던스 소자의 타단부가 상기 제2 MOSFET의 드레인전극에 접속되며, 상기 제1 MOSFET의 게이트전극이 상기 제2 MOSFET의 드레인전극에 접속되고, 상기 제2 MOSFET의 게이트전극이 상기 제2 검출 트랜지스터의 소스전극에 접속되며, 상기 보호 트랜지스터의 게이트전극이 상기 제1 MOSFET의 드레인전극에 접속되고, 상기 보호 트랜지스터의 소스전극이 상기 메인 트랜지스터의 소스전극에 접속되며, 상기 보호 트랜지스터의 드레인전극이 상기 메인 트랜지스터의 게이트전극에 접속되고, 상기 제1 검출 트랜지스터의 게이트전극이 상기 제1 임피던스 소자를 통해 상기 메인 트랜지스터의 게이트전극에 접속되며, 상기 제2 검출 트랜지스터의 게이트전극이 상기 메인 트랜지스터의 게이트전극에 접속되는 것을 특징으로 하는 보호기능을 구비한 반도체 장치.
  14. 전원과 부하 사이에 삽입되고, 제1 메인단자와 제2 메인단자 사이에 흐르는 전류가 제어단자와 상기 제2 메인단자 사이에 인가된 제어전압에 의해 제어되는, 보호기능을 구비한 반도체 장치로서:
    상기 반도체 장치는, 상기 제어전압에 따라 ON 또는 OFF 동작되고, 상기 제1 메인단자와 상기 제2 메인단자 사이에 삽입되어 있는, 전압 구동식의 메인 트랜지스터;
    상기 메인 트랜지스터의 제어전극과 상기 메인 트랜지스터의 기준전극 사이에 삽입된 전압 구동식의 보호 트랜지스터;
    상기 제1 메인단자와 상기 제2 메인단자 사이에 삽입되고, 상기 제1 메인단자와 상기 제2 메인단자 사이에 규정전압 이상의 전압이 인가된 때에 발진동작하여 상기 보호 트랜지스터를 ON 또는 OFF시켜 상기 메인 트랜지스터를 보호하는 보호회로;
    상기 제어전압에 따라 ON 또는 OFF 동작되고, 상기 제1 메인단자와 상기 보호회로 사이에 삽입되어 있는, 전압구동식의 검출 트랜지스터;
    상기 보호 트랜지스터와, 상기 제어단자를 상기 검출 트랜지스터의 제어전극에 접속하는 접점 사이에 삽입되고, 전력이 상기 전원으로부터 상기 제1 메인단자와 상기 검출 트랜지스터를 통해 상기 보호회로에 공급되는 임피던스 소자; 및
    상기 제2 메인단자와, 상기 보호회로를 상기 보호 트랜지스터의 기준전극에 접속하는 접점 사이에 삽입되는 넌리턴 다이오드로서, 상기 제2 메인단자로부터 상기 보호 트랜지스터와 상기 보호회로로 전류가 흐르는 것을 방지하도록 극성을 갖는 방식으로 삽입되는 넌리턴 다이오드를 포함하고,
    상기 메인 트랜지스터, 상기 검출 트랜지스터 및 상기 보호 트랜지스터 각각은 MOSFET으로 구성되며,
    상기 보호회로는, 각기 일단부가 상기 검출 트랜지스터의 소스전극에 공통으로 접속되어 있는 제2, 제3, 및 제4 임피던스 소자;
    각기 소스전극이 상기 넌리턴 다이오드의 에노드에 공통으로 접속되어 있는 제1, 제2 및 제3 MOSFET; 및
    상기 메인 트랜지스터에 열적으로 접속되며, 상기 제2 MOSFET의 드레인전극과 상기 메인 트랜지스터의 소스전극 사이에 삽입되는 다이오드 어레이로서, 에노드측이 상기 제2 MOSFET의 드레인전극에 접속하는 방식으로 삽입되는 다이오드 어레이를 포함하며,
    상기 제2 임피던스 소자의 타단부가 상기 제1 MOSFET의 드레인전극에 접속되고, 상기 제3 임피던스 소자의 타단부가 상기 제2 MOSFET의 드레인전극에 접속되며, 상기 제4 임피던스 소자의 타단부가 상기 제3 MOSFET의 드레인전극에 접속되고, 상기 제1 MOSFET의 게이트전극이 상기 제2 MOSFET의 드레인전극에 접속되며, 상기 제2 MOSFET의 게이트전극이 상기 제3 MOSFET의 드레인전극에 접속되고, 상기 제3 MOSFET의 게이트전극이 상기 제1 MOSFET의 드레인전극에 접속되며, 상기 보호 트랜지스터의 게이트전극이 상기 제1 MOSFET의 드레인전극에 접속되고, 상기 보호 트랜지스터의 소스전극이 상기 넌리턴 다이오드를 통하여 상기 메인 트랜지스터의 소스전극에 접속되며, 상기 보호 트랜지스터의 드레인전극이 상기 메인 트랜지스터의 게이트전극에 접속되어 있는 것을 특징으로 하는 보호기능을 구비한 반도체 장치.
  15. 전원과 부하 사이에 삽입되고, 제1 메인단자와 제2 메인단자 사이에 흐르는 전류가 제어단자와 상기 제2 메인단자 사이에 인가된 제어전압에 의해 제어되는, 보호기능을 구비한 반도체 장치로서:
    상기 반도체 장치는, 상기 제어전압에 따라 ON 또는 OFF 동작되고, 상기 제1 메인단자와 상기 제2 메인단자 사이에 삽입되어 있는, 전압 구동식의 메인 트랜지스터;
    상기 메인 트랜지스터의 제어전극과 상기 메인 트랜지스터의 기준전극 사이에 삽입된 전압 구동식의 보호 트랜지스터;
    상기 제1 메인단자와 상기 제2 메인단자 사이에 삽입되고, 상기 제1 메인단자와 상기 제2 메인단자 사이에 규정전압 이상의 전압이 인가된 때에 발진동작하여 상기 보호 트랜지스터를 ON 또는 OFF시켜 상기 메인 트랜지스터를 보호하는 보호회로;
    상기 제어전압에 따라 ON 또는 OFF 동작되고, 상기 제1 메인단자와 상기 보호회로 사이에 삽입되어 있는, 전압구동식의 검출 트랜지스터;
    상기 보호 트랜지스터와, 상기 제어단자를 상기 검출 트랜지스터의 제어전극에 접속하는 접점 사이에 삽입되고, 전력이 상기 전원으로부터 상기 제1 메인단자와 상기 검출 트랜지스터를 통해 상기 보호회로에 공급되는 임피던스 소자; 및
    상기 제2 메인단자와, 상기 보호회로를 상기 보호 트랜지스터의 기준전극에 접속하는 접점 사이에 삽입되는 넌리턴 다이오드로서, 상기 제2 메인단자로부터 상기 보호 트랜지스터와 상기 보호회로로 전류가 흐르는 것을 방지하도록 극성을 갖는 방식으로 삽입되는 넌리턴 다이오드를 포함하고:
    상기 검출 트랜지스터는 제1 검출 트랜지스터 및 제2 검출 트랜지스터로 이루어지고, 상기 메인 트랜지스터, 상기 제1 검출 트랜지스터, 상기 제2 검출 트랜지스터 및 상기 보호 트랜지스터 각각은 MOSFET으로 구성되며, 상기 임피던스 소자가 제1 임피던스 소자로서 규정되어 있으며:
    상기 보호회로는, 각기 일단부가 상기 제1 검출 트랜지스터의 소스전극에 공통으로 접속되어 있는 제2 및 제3 임피던스 소자;
    각기 소스전극이 상기 넌리턴 다이오드의 에노드에 공통으로 접속되어 있는 제1 및 제2 MOSFET;
    상기 메인 트랜지스터에 열적으로 접속되며, 상기 제2 MOSFET의 드레인전극과 상기 메인 트랜지스터의 소스전극 사이에 삽입되는 다이오드 어레이로서, 에노드측이 상기 제2 MOSFET의 드레인전극에 접속하는 방식으로 삽입되는 다이오드 어레이; 및
    일단부가 상기 제2 검출 트랜지스터의 소스전극에 접속되고, 타단부가 상기 메인 트랜지스터의 소스전극에 접속되어 있는 제4 임피던스 소자를 포함하며,
    상기 제2 임피던스 소자의 타단부가 상기 제1 MOSFET의 드레인전극에 접속되고, 상기 제3 임피던스 소자의 타단부가 상기 제2 MOSFET의 드레인전극에 접속되며, 상기 제1 MOSFET의 게이트전극이 상기 제2 MOSFET의 드레인전극에 접속되고, 상기 제2 MOSFET의 게이트전극이 상기 제2 검출 트랜지스터의 소스전극에 접속되며, 상기 보호 트랜지스터의 게이트전극이 상기 제1 MOSFET의 드레인전극에 접속되고, 상기 보호 트랜지스터의 소스전극이 상기 넌리턴 다이오드를 통해 상기 메인 트랜지스터의 소스전극에 접속되며, 상기 보호 트랜지스터의 드레인전극이 상기 메인 트랜지스터의 게이트전극에 접속되고, 상기 제1 검출 트랜지스터의 게이트전극이 상기 제1 임피던스 소자를 통해 상기 메인 트랜지스터의 게이트전극에 접속되며, 상기 제2 검출 트랜지스터의 게이트전극이 상기 메인 트랜지스터의 게이트전극에 접속되는 것을 특징으로 하는 보호기능을 구비한 반도체 장치.
  16. 삭제
KR1020037004532A 2000-09-29 2001-09-27 보호기능을 구비한 반도체 장치 KR100599214B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2000-00300894 2000-09-29
JP2000300894 2000-09-29
PCT/JP2001/008419 WO2002029949A2 (en) 2000-09-29 2001-09-27 Semiconductor device with protective functions

Publications (2)

Publication Number Publication Date
KR20030048051A KR20030048051A (ko) 2003-06-18
KR100599214B1 true KR100599214B1 (ko) 2006-07-12

Family

ID=18782508

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020037004532A KR100599214B1 (ko) 2000-09-29 2001-09-27 보호기능을 구비한 반도체 장치

Country Status (5)

Country Link
US (1) US6930870B2 (ko)
EP (1) EP1366552B1 (ko)
JP (1) JP4529353B2 (ko)
KR (1) KR100599214B1 (ko)
WO (1) WO2002029949A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101752044B1 (ko) * 2015-01-21 2017-06-28 주식회사 엘지화학 전계 효과 트랜지스터 제어 장치 및 방법

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003096387A2 (en) 2002-05-08 2003-11-20 Phoseon Technology, Inc. High efficiency solid-state light source and methods of use and manufacture
US6800802B2 (en) * 2002-11-09 2004-10-05 Novaest Optitronix Inc. Circuit device for solar energy application
US7524085B2 (en) * 2003-10-31 2009-04-28 Phoseon Technology, Inc. Series wiring of highly reliable light sources
US7819550B2 (en) 2003-10-31 2010-10-26 Phoseon Technology, Inc. Collection optics for led array with offset hemispherical or faceted surfaces
JP4765252B2 (ja) * 2004-01-13 2011-09-07 株式会社豊田自動織機 温度検出機能付き半導体装置
US7638808B2 (en) * 2004-03-18 2009-12-29 Phoseon Technology, Inc. Micro-reflectors on a substrate for high-density LED array
EP1743384B1 (en) 2004-03-30 2015-08-05 Phoseon Technology, Inc. Led array having array-based led detectors
WO2005100961A2 (en) 2004-04-19 2005-10-27 Phoseon Technology, Inc. Imaging semiconductor strucutures using solid state illumination
JP4706462B2 (ja) * 2005-12-07 2011-06-22 トヨタ自動車株式会社 電流検出機能を有する半導体装置
DE102006008292B4 (de) * 2006-02-22 2011-09-15 Infineon Technologies Ag Überlastschutz für steuerbare Stromverbraucher
JP4887180B2 (ja) * 2007-02-27 2012-02-29 新日本無線株式会社 短絡保護機能付き半導体装置
JP5027680B2 (ja) * 2008-01-18 2012-09-19 パナソニック株式会社 半導体リレーモジュール
DE112013007361B4 (de) 2013-08-23 2019-07-04 Mitsubishi Electric Corporation Halbleitervorrichtung
WO2017141560A1 (ja) 2016-02-18 2017-08-24 富士電機株式会社 絶縁ゲート半導体装置
CN108871608B (zh) * 2017-05-12 2020-08-25 中芯国际集成电路制造(上海)有限公司 半导体装置和检测器件发热的方法
JP6922563B2 (ja) * 2017-08-31 2021-08-18 富士電機株式会社 半導体装置
US11063465B2 (en) * 2018-01-30 2021-07-13 Novatel Inc. Switching mode front end surge protection circuit
WO2019169611A1 (en) 2018-03-08 2019-09-12 Texas Instruments Incorporated Adaptive thermal overshoot and current limiting protection for mosfets
US10833668B2 (en) * 2019-03-07 2020-11-10 Analog Devices International Unlimited Company Integrated and distributed over temperature protection for power management switches
JP2023032984A (ja) * 2021-08-27 2023-03-09 富士電機株式会社 半導体モジュール

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4893158A (en) * 1987-06-22 1990-01-09 Nissan Motor Co., Ltd. MOSFET device
US5303110A (en) * 1991-03-22 1994-04-12 Fuji Electric Co., Ltd. Insulated-gate controlled semiconductor device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04365373A (ja) * 1991-06-13 1992-12-17 Nec Corp 半導体集積回路装置
JP2801825B2 (ja) * 1993-01-14 1998-09-21 株式会社東芝 フォトカプラ装置
JP3982842B2 (ja) * 1993-08-18 2007-09-26 株式会社ルネサステクノロジ 半導体装置
US6392859B1 (en) * 1999-02-14 2002-05-21 Yazaki Corporation Semiconductor active fuse for AC power line and bidirectional switching device for the fuse

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4893158A (en) * 1987-06-22 1990-01-09 Nissan Motor Co., Ltd. MOSFET device
US5303110A (en) * 1991-03-22 1994-04-12 Fuji Electric Co., Ltd. Insulated-gate controlled semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101752044B1 (ko) * 2015-01-21 2017-06-28 주식회사 엘지화학 전계 효과 트랜지스터 제어 장치 및 방법

Also Published As

Publication number Publication date
JP4529353B2 (ja) 2010-08-25
WO2002029949A2 (en) 2002-04-11
US20040051145A1 (en) 2004-03-18
EP1366552A2 (en) 2003-12-03
US6930870B2 (en) 2005-08-16
JP2004515911A (ja) 2004-05-27
KR20030048051A (ko) 2003-06-18
WO2002029949A3 (en) 2003-10-09
EP1366552B1 (en) 2011-11-09

Similar Documents

Publication Publication Date Title
KR100599214B1 (ko) 보호기능을 구비한 반도체 장치
US7924084B2 (en) Semiconductor device
US4581540A (en) Current overload protected solid state relay
JP2008533734A (ja) 温度感知機能を有するｍｏｓｆｅｔ
US6545515B2 (en) Semiconductor switch having a voltage detection function
JP2011091694A (ja) 異常検出時急速放電回路
JP2000012853A (ja) 半導体装置
KR100271690B1 (ko) 보호회로를 구비하는 반도체 장치 및 전자시스템
EP1137068B1 (en) Power semiconductor device having a protection circuit
JP3583803B2 (ja) 半導体デバイス
US8045311B2 (en) Load driving and diagnosis system and control method
GB2384632A (en) A power MOSFET with integrated short-circuit protection
JP2007173493A (ja) 半導体装置
JP4006902B2 (ja) 半導体装置
JPH0834222B2 (ja) 半導体装置
JP2681990B2 (ja) 保護機能を備えた半導体装置
JP2007095848A (ja) 半導体装置
JP2023516382A (ja) 低インダクタンスパワーモジュールのための駆動回路および短絡強度を高めた低インダクタンスパワーモジュール
JPH10233669A (ja) 半導体リレー
JPH09246930A (ja) Ｍｏｓゲート形電力用集積回路装置
KR102377401B1 (ko) 전력 반도체 소자의 쇼트 서킷 검출 장치 및 전력 반도체 시스템
JP2001028437A (ja) 過電流保護装置
US20240113706A1 (en) Semiconductor switch
US20240204773A1 (en) Current driver
JP2003133925A (ja) 過熱保護機能付きスイッチング回路及びこれを備えた半導体リレー

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee