KR100587644B1

KR100587644B1 - 유효입력신호 발생회로

Info

Publication number: KR100587644B1
Application number: KR1020040029318A
Authority: KR
Inventors: 유범선
Original assignee: 매그나칩 반도체 유한회사
Priority date: 2004-04-28
Filing date: 2004-04-28
Publication date: 2006-06-08
Also published as: KR20050104084A

Abstract

본 발명은 저전압 차동 시그널링(low voltage differential signaling) 인터페이스를 사용하는 소오스 드라이버에 있어서 전력소모를 감소시킬 수 있는 칩에서 칩으로(chip-to-chip) 전달되는 신호를 발생하기 위한 회로를 개시한다.

본 발명은 N번째 소오스 드라이버와 N+1번째 소오스 드라이버를 구비하는 액정표시장치에 있어서, N+1번째 소오스 드라이버는 상기 N번째 소오스 드라이버로부터 발생되는 EI 신호에 의해 인에이블되어 직렬로 LVDS신호를 입력하여 로직레벨의 신호로 변환시켜 주기위한 LVDS인터페이스회로와; 상기 EI신호와 클럭신호를 입력하여 N번째 소오스 드라이버와 N+1번째 소오스 드라이버간의 연속적인 유효 입력신호가 제공되도록 제어하기 위한 유효 EI 신호를 발생하는 유효 EI 신호 발생기와; 상기 유효 EI 신호발생기의 출력신호를 소정시간만큼 딜레이시켜주기 위한 딜레이수단과; 상기 딜레이수단의 출력신호와 클럭신호에 의해 각 시프트레지스터를 통해 소정의 출력신호를 발생하는 시프트레지스터수단과; 시프트 레지스터수단의 각 시프터 레지스터로부터 출력되는 출력신호에 따라 상기 LVDS인터페이스회로를 통해 입력되는 데이터를 각 래치에 저장하기 위한 래치수단을 구비한다.

액정표시장치, 저전압, 차동, 시그널링, 인터페이스, 소오스드라이버

Description

유효입력신호 발생회로{Effective Input signal generator}

도 1은 종래의 다수의 소오스 드라이버를 구비하는 액정표시장치의 구성도,

도 2는 도 1에 도시된 액정표시장치의 소오스 드라이버의 동작파형도,

도 3은 본 발명의 실시예에 따른 다수의 소오스 드라이버를 구비하는 액정표시장치의 구성도,

도 4는 본 발명의 실시예에 따른 액정표시장치에 있어서, 소오스 드라이버에 사용되는 유효입력신호 발생회로의 상세도,

도 5는 도 3에 도시된 액정표시장치의 소오스 드라이버의 동작파형도,

*도면의 주요부분에 대한 부호의 설명*

100 : N번째 소오스 드라이버 200 : N+1번째 소오스 드라이버

110, 210 : LVDS 인터페이스회로 120, 220 : 시프트 레지스터수단

130, 230 : 래치수단 140, 240 : 로직부

본 발명은 액정표시장치에 관한 것으로서, 보다 구체적으로는 저전압 차동 시그널링(low voltage differential signaling) 인터페이스를 사용하는 소오스 드라이버에 있어서 칩에서 칩으로(chip-to-chip) 전달되는 신호를 발생하기 위한 회로에 관한 것이다.

도 1은 종래의 저전압 차동 시그널링 (LVDS) 인터페이스방식의 소오스 드라이버를 구비한 액정표시장치의 구성도를 도시한 것이다. 도 1은 2개의 소오스 드라이버(100), (200)가 액정패널에 부착된 것을 도시한 것으로서, 각 소오스 드라이버(100), (200)의 구성은 개략적으로 도시한다.

도 1을 참조하면, 각 소오스 드라이버(100), (200)는 미니 저전압 차동 시그널링(mini low voltage differential signaling) 인터페이스회로(110)와 (210), 시프트 레지스터수단(120)와 (220), 래치수단(130)과 (230) 그리고 로직부(140)와 (240)를 구비한다.

N번째 소오스 드라이버(100)는 칩에서 칩으로 전달되는 신호(EI)를 발생하는 EI 신호 발생기(150)를 더 구비한다. 상기 EI 신호는 N번째 소오스 드라이버(100)와 N+1번째 소오스 드라이버(200)에 연속적으로 데이터가 제공되도록 하기 위한 제어신호로서, N+1번째 소오스 드라이버(200)에 유효입력데이터가 안정적으로 공급되도록 제어하는 신호이다.

상기 N+1번째 소오스 드라이버(200)는 상기 N번째 소오스 드라이버(100)의 EI 신호발생기(150)로부터 발생되는 EI신호를 한클럭만큼 지연시켜 주기위한 딜레이수단(250)을 더 구비한다.

상기한 바와같은 구성을 갖는 소오스 드라이버의 동작을 도 2의 동작파형도를 참조하여 설명하면 다음과 같다.

N번째 소오스 드라이버(100)에서, 1번째 클럭신호부터 76번째 클럭신호가 입력되어 인터페이스회로(100)를 통해 입력되는 데이터가 시프트레지스터수단(120)의 각 시프트 레지스터(SR)로부터 출력되는 출력신호 EN1부터 EN77에 의해 래치수단(130)의 각 래치(LA)에 저장된 다음, 77번째 클럭신호가 인가되면 EI 신호발생기(150)는 EI신호 EI(N)를 발생한다.

상기 EI 신호발생기(150)는 77번째 클럭신호(CLK)의 상승에지에 동기되어 N+1번째 소오스 드라이버(200)에 첫 번째 유효입력신호가 인가될 때까지 하이레벨의 EI(N) 신호를 발생한다. 하는데, 이는 N+1번째 소오스 드라이버(200)에 첫 번째 유효 입력신호(D1)가 제공되기 전에 인터페이스회로(110)의 LVDS 바이어스회로(111)를 구동시켜 LVDS 리시버(112)의 바이어스전압을 인에이블시켜 주기 위함이다.

따라서, 종래에는 4클럭사이클의 폭을 갖는 EI신호 EI(N)가 N번째 소오스 드라이버(100)에서 EI 신호발생기(150)를 통해 발생되면, EI신호는 N+1번째 소오스 드라이버(200)의 LVDS 바이어스회로(211)의 데이터 인에이블신호(DEN)로 작용하고, 이와 동시에 시프트 fp지스터수단(220)의 80개의 시프트 레지스터(SR)로 제공된다.

그러므로, 도 2에 도시된 바와같이 시프트레지스터수단(220)도 4클럭사이클의 폭을 갖는 EI신호 EI(N)에 따라 그의 출력신호(EN1, EN2, ...)도 마찬가지로 4클럭사이클의 폭을 갖는 신호를 발생한다. 상기 시프트레지스터수단(220)의 출력신 호(EN1 - EN80)는 래치수단(130)의 각 래치(LA)의 인에이블신호로 작용하므로, 불필요한 4클럭사이클을 갖는 인에이블신호(EN1-EN80)가 래치수단(130)과 로직부(140)를 구동시켜 줌으로써, 전력소모가 커다란 문제점이 있었다. 이는 패널에 부착된 모든 소오스 드라이버에서 공통적으로 발생된다.

본 발명은 상기한 바와같은 종래 기술의 문제점을 해결하기 위한 것으로서, 구성을 단순화하고 불필요한 데이터저장에 따른 전력소모를 감소시킬 수 있는 LCD 소오스 드라이버를 제공하는 데 그 목적이 있다.

이와 같은 목적을 달성하기 위한 본 발명은 N번째 소오스 드라이버와 N+1번째 소오스 드라이버를 구비하는 액정표시장치에 있어서, 상기 N번째 소오스 드라이버는 직렬로 LVDS신호를 입력하여 로직레벨의 신호로 변환시켜 주기위한 제1 LVDS인터페이스회로와, 제1 다수의 시프트레지스터를 구비하고, 상기 제1 다수의 시프트레지스터 각각을 통해 소정의 출력신호를 발생하는 제1 시프트레지스터수단과, 제1 다수의 래치를 구비하고, 상기 제1 다수의 시프트레지스터 각각으로부터 출력되는 출력신호에 따라 상기 제1 LVDS인터페이스회로를 통해 입력되는 데이터를 상기 제1 다수의 래치에 각각 저장하기 위한 제1 래치수단과, 상기 N번째 소오스 드라이버와 상기 N+1번째 소오스 드라이버간의 연속적인 유효 입력신호가 제공되도록 제어하기 위한 EI 신호를 발생하는 EI 신호 발생기를 구비하고, 상기 N+1번째 소오스 드라이버는, 상기 EI 신호에 의해 인에이블되어 직렬로 LVDS신호를 입력하여 로직레벨의 신호로 변환시켜 주기위한 제2 LVDS인터페이스회로와, 상기 EI신호와 클럭신호를 입력하여 상기 N번째 소오스 드라이버와 상기 N+1번째 소오스 드라이버간의 연속적인 유효 입력신호가 제공되도록 제어하기 위한 유효 EI 신호를 발생하는 유효 EI 신호 발생기와, 상기 유효 EI 신호발생기의 출력신호를 소정시간만큼 딜레이시켜주기 위한 딜레이수단와, 제2 다수의 시프트레지스터로 구성되며, 상기 딜레이수단의 출력신호와 클럭신호에 의해 상기 제2 다수의 시프트레지스터 각각을 통해 소정의 출력신호를 발생하는 제2 시프트레지스터수단과, 제2 다수의 래치로 구성되며, 상기 제2 다수의 시프터레지스터 각각으로부터 출력되는 출력신호에 따라 상기 제2 LVDS인터페이스회로를 통해 입력되는 데이터를 상기 제2 다수의 래치 각각에 저장하기 위한 제2 래치수단을 구비하는 것을 특징으로 하는 액정표시장치를 제공한다.

삭제

본 발명의 실시예에 있어서, 상기 유효 EI신호발생기는 상기 EI 신호에 비하여 작은 폭을 갖는 유효 EI신호를 발생한다.

본 발명의 실시예에 있어서, 상기 유효 EI 신호발생기는 상기 클럭신호에 동기되어 상기 EI신호를 소정시간만큼 지연시켜주기 위한 제1플립플롭과; 상기 클럭신호에 동기되어 상기 제1플립플롭의 출력신호를 소정시간만큼 지연시켜주기 위한 제2플립플롭과; 상기 클럭신호에 동기되어 상기 제2플립플롭의 출력신호를 소정시간만큼 지연시켜주기 위한 제3플립플롭과; 상기 제1 내지 제3플립플롭의 출력신호를 입력하여 유효 EI 신호를 발생하는 앤드 게이트로 구성된다.

이하, 본 발명을 보다 구체적으로 설명하기 위하여 본 발명에 따른 실시예를 첨부 도면을 참조하면서 보다 상세하게 설명하고자 한다.

도 3은 본 발명의 실시예에 따른 미니 LVDS 인터페이스방식의 소오스 드라이버를 구비하는 액정표시장치의 성도를 도시한 것이다. 도 3은 2개의 소오스 드라이버(100), (200)가 액정패널에 부착된 것을 도시한 것으로서, 각 소오스 드라이버(100), (200)의 구성은 개략적으로 도시한다. 본 발명의 실시예에 따른 액정표시장치는 적어도 2개이상의 LVDS 인터페이스방식의 소오스 드라이버를 구비하는 액정표시장치에 적용가능하다.

도 3을 참조하면, N번째 소오스 드라이버(100)는 LVDS 인터페이스회로(110)와, 시프트 레지스터수단(120)와, 래치수단(130)과 그리고 로직부(140)를 구비한다. 또한, N번째 소오스 드라이버(100)는 칩에서 칩으로 전달되는 신호(EI)를 발생하는 EI 신호 발생기(150)를 더 구비한다.

N+1번째 소오스 드라이버(200)는 LVDS 인터페이스회로(210)와, 시프트 레지스터수단(220)와, 래치수단(230)과 로직부(240)를 구비한다. 또한 N+!번쩨 소오스 드라이버(200)는 상기 N번째 소오스 드라이버(100)의 EI신호 발생기(150)로부터 발생되는 EI 신호를 입력하여 유효 EI신호(E_EI)를 발생하는 유효 EI 신호발생기(260)와, 상기 유효 EI 신호발생기(260)로부터 발생되는 유효 EI신호(E_EI)를 한 클럭만큼 지연시켜 주기위한 딜레이수단(250)을 더 구비한다.

소오스 드라이버(100)의 LVDS 인터페이스회로(110)는 LVDS 리시버(112)에 바이어스전압을 제공하기 위한 바이어스회로(111)와, 상기 바이어스회로(111)로부터 제공되는 바이어스에 의해 구동되어 직렬로 인가되는 소정진폭을 갖는 아날로그레벨의 LVDS 데이터신호를 입력하여 로직레벨의 데이터신호로 변환하기 위한 데이터 리시버(112)를 구비한다.

한편, N+1번째 소오스 드라이버(200)의 LVDS 인터페이스회로(210)는 상기 N번째 소오스 드라이버(100)의 EI 신호 발생기(150)로부터 제공되는 EI신호를 데이터 인에이블신호로 입력하여 LVDS 리시버(112)에 바이어스전압을 제공하기 위한 바이어스회로(111)와, 상기 바이어스회로(111)로부터 제공되는 바이어스에 의해 구동되어 직렬로 인가되는 소정진폭을 갖는 아날로그레벨의 LVDS 데이터신호를 입력하여 로직레벨의 데이터신호로 변환하기 위한 데이터 리시버(112)를 구비한다.

각 소오스 드라이버(100), (200)에 있어서, 레지스터수단(120), (220)과 래치수단(130), (230) 및 로직부(140), (240)의 구성 및 동작은 통상적인 소오스 드라이버에 사용되는 것과 동일한 구성 및 동작을 하므로 여기서는 그의 구성 및 동작에 대한 설명은 생략한다.

한편, N+1번째 소오스 드라이버(200)는 N번째 소오스 드라이버(100)의 EI 신호 발생기(150)로부터 발생되는 EI신호를 데이터 인에이블신호로 하여 바이어스를 제공하기 위한 LVDS 바이어스회로(211)와, 상기 바이어스회로(211)로부터 제공되는 바이어스에 의해 인에이블되어 소정진폭을 갖는 아날로그 레벨의 LVDS 데이터 입력신호를 로직레벨의 신호로 변환시켜 주기위한 LVDS 리시버(212)를 구비한다.

도 4는 N+1번째 소오스 드라이버(200)에서, 클럭신호(CLK)와 상기 N번째 소오스 드라이버(100)의 EI 신호발생기(150)로부터 발생되는 EI 신호를 입력하여 유효EI신호를 발생하는 유효 EI신호 발생기(260)의 상세구성도를 도시한 것이다

도 4를 참조하면, 클럭신호(CLK)를 클럭신호로 하고 EI 신호를 입력신호로 하여 출력신호(temp1)를 발생하는 제1D플립플롭(261)과, 상기 클럭신호(CLK)를 클럭신호로 하고 상기 제1D플립플롭(261)의 출력신호(temp1)를 입력신호로 하여 출력신호(temp2)를 발생하는 제2플립플롭(263)과, 상기 클럭신호(CLK)를 클럭신호로 하고 상기 제2플립플롭(262)의 출력신호(temp2)를 입력신호로 하여 출력신호(temp3)를 발생하는 제3플립플롭(263)과, 상기 제1 내지 제3플립플롭(261-263)의 출력신호(temp1), (temp2), (temp3)를 3입력으로 하여 유효 EI신호를 발생하는 앤드게이트(264)를 구비한다.

상기한 바와같은 구성을 갖는 소오스 드라이버의 동작을 도 5의 동작파형도를 참조하여 설명하면 다음과 같다.

N번째 소오스 드라이버(100)의 인터페이스회로(110)는 바이어스회로(111)로부터 제공되는 바이어스에 의해 LVDS 리시버(112)가 구동되어 200 내자 600mV 정도의 진폭을 갖는 아날로그레벨의 LVDS 입력신호를 로직레벨의 입력신호로 레벨변환한다. 레벨변환된 입력신호는 시프트 레지스터수단(120)의 각 레지스터(SR)로부터 출력되는 출력신호(EN1-EN80)에 의해 래치수단(130)의 각 래치(LA)가 인에이블되어 LVDS 리시버(212)의 출력신호를 저장한다.

N번째 소오스 드라이버(110)의 래치수단(120)에 데이터가 저장되면 연속하여 N+1번째 소오스 드라이버(200)에 N번째 소오스 드라이버(100)로부터 EI신호를 발생한다. 이때, 상기 EI 신호는 칩에서 칩으로 전달되는 유일한 신호로서, N번째 소오스 드라이버(100)와 N+1번째 소오스 드라이버(200)에 연속적으로 데이터가 제공되도록 하기 위한 제어신호로서 사용된다. 즉, N번째 소오스 드라이버(100)에 마지막 데이터(D80)가 제공된 후, N+1번째 소오스 드라이버(200)에 첫 번째 데이터(D0)가 연속하여 제공되도록 제어하는 신호이다. 이때, N+1번째 소오스 드라이버(200)의 첫 번째 유효 입력데이터(D0)는 N번째 소오스 드라이버의 마지막 유효데이타(D80)가 한클럭사이클만큼의 지연차를 갖고 제공되어 시프트레지스터수단(120)의 첫 번째 시프트레지스터(SR)의 스타트신호로 작용한다. 또한 EI신호는 데이터 인에이블신호(DEN)로 작용하여, LVDS 인터페이스회로(210)의 바이어스회로(211)를 구동시켜 LVDS 리시버(212)로 바이어스를 제공한다.

이때, 유효데이타가 안정적으로 공급되도록 DI 신호발생기(150)는 N번째 소오스 드라이버(100)의 77번째 클럭신호CLK)의 상승에지에서 N+1번째 소오스 드라이버의 첫 번째 유효데이타(D0)가 제공될 때까지 하이레벨(로직 1)을 유지하는 4클럭싸이클의 폭을 갖는 신호를 발생한다.

N+1번째 소오스 드라이버(200)는 상기 EI 신호를 데이터 인에이블신호로 하여 LVDS 인터페이스회로(210)가 동작하여 LVDS 데이터신호를 입력하여 로직레벨의 신호로 레벨변환한다. 또한, 유효 EI신호발생기(260)는 상기 EI신호를 입력하여 1클럭사이클의 폭을 갖는 유효 EI신호(E_EI)를 발생한다. 즉, 도 4에 도시된 바와같이 제1 내지 제3D플립플롭(261-263)을 통해 상기 EI신호를 1클럭만큼 지연시킨 다음 제1 내지 제3플립플롭(261-263)의 출력신호(temp1-temp3)를 앤드게이트(264)를 통해 로직앤드시켜 1클럭사이클의 폭을 갖는 유효 EI신호(E_EI)를 발생한다.

즉, 종래에는 도 2에 도시된 바와같이 래치수단(230)의 각 래치(LA)가 인에이블되는 시간(T_en)이 4클럭사이클의 폭을 갖음에 반하여, 본 발명에서는 도 5에 도시된 바와같이 래치수단(230)의 각 래치(LA)가 인에이블되는 시간(T_en)이 1클럭사이클의 폭을 가지므로, 각 래치수단이 불필요한 데이터의 저장에 따른 전력소모의 감소를 가져올 수 있다.

구체적으로 말하면, 각 래치에는 2번의 데이터가 저장되는데 첫 번째는 불필요한 데이터가 저장되고 두 번째는 유효한 데이터가 저장된다. 그러므로, 종래에는 각 래치에 총 5개의 데이터가 저장되는데, 이중 4개의 데이터는 불필요한 데이터이고 1개의 데이터만이 필요한 데이터이다. 반면에, 본 발명에서는 총 2개의 데이터가 저장되는데, 1개의 불필요한 데이터와 하나의 필요한 데이터가 저장된다. 따라서, 종래에는 불필요한 데이터가 4번 저장됨에 반하여 본 발명에서는 불필요한 데이터가 1번만 저장되므로, 불필요한 데이터의 저장횟수의 감소에 따라 소비전력을 감소시킬 수 있다.

도 5에서, T_set_up은 (N+1)번째 소오스 드라이버(200)의 유효입력신호에 대한 바이어스회로(211)의 인에이블신호(DEN)의 셋업시간을 나타내며, EN1, EN2 .. 는 시프트레지스터수단(120), (220)의 각 시프트레지스터(SR)의 출력신호로서, 래치수단(130), (230)의 각 래치(LA)의 인에이블신호로 작용한다. t1은 N+1번째 소오스 드라이버의 제1유효데이타가 입력되는 시간을 나타내고, CLK는 소오스 드라이버 내부의 시스템클럭이다.

상기한 바와같은 소오스 드라이버는 N번째 소오스 드라이버로부터 발생되는 EI신호를 이용하여 유표데이타의 저장에 필요한 유효 EI신호를 발생하여 줌으로써 불필요한 데이터 저장에 따른 전력소모문제를 해결할 수 있는 이점이 있다.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims

N번째 소오스 드라이버와 N+1번째 소오스 드라이버를 구비하는 액정표시장치에 있어서,

상기 N번째 소오스 드라이버는 직렬로 LVDS신호를 입력하여 로직레벨의 신호로 변환시켜 주기위한 제1 LVDS인터페이스회로;

제1 다수의 시프트레지스터를 구비하고, 상기 제1 다수의 시프트레지스터 각각을 통해 소정의 출력신호를 발생하는 제1 시프트레지스터수단;

제1 다수의 래치를 구비하고, 상기 제1 다수의 시프트레지스터 각각으로부터 출력되는 출력신호에 따라 상기 제1 LVDS인터페이스회로를 통해 입력되는 데이터를 상기 제1 다수의 래치에 각각 저장하기 위한 제1 래치수단; 및

상기 N번째 소오스 드라이버와 상기 N+1번째 소오스 드라이버간의 연속적인 유효 입력신호가 제공되도록 제어하기 위한 EI 신호를 발생하는 EI 신호 발생기를 구비하고,

상기 N+1번째 소오스 드라이버는,

상기 EI 신호에 의해 인에이블되어 직렬로 LVDS신호를 입력하여 로직레벨의 신호로 변환시켜 주기위한 제2 LVDS인터페이스회로;

상기 EI신호와 클럭신호를 입력하여 상기 N번째 소오스 드라이버와 상기 N+1번째 소오스 드라이버간의 연속적인 유효 입력신호가 제공되도록 제어하기 위한 유효 EI 신호를 발생하는 유효 EI 신호 발생기;

상기 유효 EI 신호발생기의 출력신호를 소정시간만큼 딜레이시켜주기 위한 딜레이수단;

제2 다수의 시프트레지스터로 구성되며, 상기 딜레이수단의 출력신호와 클럭신호에 의해 상기 제2 다수의 시프트레지스터 각각을 통해 소정의 출력신호를 발생하는 제2 시프트레지스터수단; 및

제2 다수의 래치로 구성되며, 상기 제2 다수의 시프터레지스터 각각으로부터 출력되는 출력신호에 따라 상기 제2 LVDS인터페이스회로를 통해 입력되는 데이터를 상기 제2 다수의 래치 각각에 저장하기 위한 제2 래치수단을 구비하는 것을 특징으로 하는 액정표시장치.
제 1 항에 있어서,

상기 유효 EI신호발생기는 상기 EI 신호에 비하여 작은 폭을 갖는 유효 EI신호를 발생하는 것을 특징으로 하는 액정표시장치.
제 1 항에 있어서,

상기 유효 EI 신호발생기는

상기 클럭신호에 동기되어 상기 EI신호를 소정시간만큼 지연시켜주기 위한 제1플립플롭;

상기 클럭신호에 동기되어 상기 제1플립플롭의 출력신호를 소정시간만큼 지연시켜주기 위한 제2플립플롭;

상기 클럭신호에 동기되어 상기 제2플립플롭의 출력신호를 소정시간만큼 지연시켜주기 위한 제3플립플롭; 및

상기 제1 내지 제3플립플롭의 출력신호를 입력하여 유효 EI 신호를 발생하는 앤드 게이트로 구성되는 것을 특징으로 하는 액정표시장치.