JP2004085927A - 表示駆動回路及び表示装置 - Google Patents
表示駆動回路及び表示装置 Download PDFInfo
- Publication number
- JP2004085927A JP2004085927A JP2002247299A JP2002247299A JP2004085927A JP 2004085927 A JP2004085927 A JP 2004085927A JP 2002247299 A JP2002247299 A JP 2002247299A JP 2002247299 A JP2002247299 A JP 2002247299A JP 2004085927 A JP2004085927 A JP 2004085927A
- Authority
- JP
- Japan
- Prior art keywords
- data
- shift register
- mask
- clock
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0281—Arrangement of scan or data electrode driver circuits at the periphery of a panel not inherent to a split matrix structure
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/08—Details of timing specific for flat panels, other than clock recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2370/00—Aspects of data communication
- G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
Abstract
【解決手段】データ入力制御回路50を基準に右側の領域に配置され、第1〜第Mの階調データを保持する第1〜第MのSRブロックBLK1〜BLKMと、左側の領域に配置され、第(M+1)〜第(M+N)の階調データを保持する第(M+1)〜第(M+N)のSRブロックBLKM+1〜BLKM+Nを含む。第1〜第(M+N)のSRブロックBLK1〜BLKM+Nは、各SRブロックにおいてシフトされるデータイネーブル信号に基づきマスク制御される第1〜第(M+N)の階調データを保持する。第1〜第Mの階調データは、第1〜第Mのデータマスク回路521〜52Mの順にマスクを非解除状態に設定される。第(M+1)〜第(M+N)の階調データは、第(M+1)〜第(M+N)のデータマスク回路52M+1〜52M+Nの順にマスクを解除状態に設定される。
【選択図】 図5
Description
【発明の属する技術分野】
本発明は、表示駆動回路及び表示装置に関する。
【0002】
【背景技術及び発明が解決しようとする課題】
例えば液晶パネル(広義には、表示パネル)では、階調表示によりカラー表現が行われる。そのため液晶パネルの信号電極を駆動する信号ドライバ(広義には、表示駆動回路)は、信号電極に対応する信号電極駆動回路を有する。各信号電極駆動回路は、対応するラッチに保持された階調データに応じた駆動電圧を出力する。
【0003】
ところで一般に、信号ドライバは、駆動対象の表示パネルの信号電極数が多い。したがって、表示パネルの縁に効率的に実装できるように、信号ドライバは信号電極の配列方向を長辺方向とし、該配列方向と交差する方向を短辺方向となるようにレイアウトされ、回路が形成される。このため、階調データを供給する階調バスは、信号ドライバの長辺方向に長くなり、階調バスの負荷が増大する。したがって、階調バスの駆動に伴う電力消費が大きくなる。
【0004】
本発明は、以上のような技術的課題に鑑みてなされたものであり、その目的とするところは、階調データの供給に伴う消費電力を削減することができる表示駆動回路及び表示装置を提供することにある。
【0005】
【課題を解決するための手段】
上記課題を解決するために本発明は、階調データに基づいて表示装置の信号電極を駆動する表示駆動回路であって、第1〜第(M+N)(M、Nは正の整数)のシフトレジスタブロックに供給される階調データの入力制御を行うデータ入力制御回路と、前記第1〜第(M+N)のシフトレジスタブロックに供給される階調データに対してマスク制御を行った第1〜第(M+N)の階調データを出力する第1〜第(M+N)のデータマスク回路と、前記データ入力制御回路を基準に第1の方向側の領域に配置され、前記第1〜第Mの階調データを保持する第1〜第Mのシフトレジスタブロックと、前記データ入力制御回路を基準に前記第1の方向と反対の第2の方向側の領域に配置され、前記第(M+1)〜第(M+N)の階調データを保持する第(M+1)〜第(M+N)のシフトレジスタブロックと、前記第1〜第(M+N)のシフトレジスタブロックに保持された階調データに対応した駆動電圧を用いて信号電極を駆動する信号電極駆動回路とを含み、前記第1〜第Mのシフトレジスタブロックは、第1のシフトレジスタブロックに入力される所与のデータイネーブル信号をシフトして前記第2の方向に隣接するシフトレジスタブロックに出力すると共に、シフトされるデータイネーブル信号に基づいて前記第1〜第Mの階調データを保持し、前記第(M+1)〜第(M+N)のシフトレジスタブロックは、第(M+1)のシフトレジスタブロックに入力される前記第Mのシフトレジスタブロックからのデータイネーブル信号をシフトして前記第2の方向に隣接するシフトレジスタブロックに出力すると共に、シフトされるデータイネーブル信号に基づいて前記第(M+1)〜第(M+N)の階調データを保持し、前記第1〜第Mのデータマスク回路は、前記第2の方向に沿って第1〜第Mのデータマスク回路の順に接続され、前記第1〜第Mのデータマスク回路の順に前記第1〜第Mの階調データのマスクを非解除状態に設定し、前記第(M+1)〜第(M+N)のデータマスク回路は、前記第2の方向に沿って第(M+1)〜第(M+N)のデータマスク回路の順に接続され、前記第(M+1)〜第(M+N)のデータマスク回路の順に前記第(M+1)〜第(M+N)の階調データのマスクを解除状態に設定する表示駆動回路に関係する。
【0006】
本発明においては、データ入力制御回路により入力制御が行われる階調データが各シフトレジスタブロックに取り込まれる。
【0007】
この場合に、データ入力制御回路を基準として第1の方向側の領域に第2の方向に沿って順に接続された第1〜第Mのデータマスク回路を、第1〜第Mのデータマスク回路の順にマスクを非解除状態に設定しながら、第1〜第Mのシフトレジスタブロックは、第2の方向にシフトされるデータイネーブル信号に基づいて第1〜第Mの階調データを保持する。これにより、既に階調データを取り込んだシフトレジスタブロックに対する階調データの不要な駆動を回避することができる。すなわち、階調データの供給に必要なタイミングのみ、階調データが供給されるバスを駆動すればよいので不要な電力消費を削減することができる。
【0008】
一方、データ入力制御回路を基準として第2の方向側の領域に第2の方向に沿って順に接続された第(M+1)〜第(M+N)のデータマスク回路を、第(M+1)〜第(M+N)のデータマスク回路の順にマスクを解除状態に設定することにより、第(M+1)〜第(M+N)のシフトレジスタブロックは、第2の方向にシフトされるデータイネーブル信号に基づいて第(M+1)〜第(M+N)の階調データを保持する。これにより、これから階調データを取り込むシフトレジスタブロックに対してのみ、順次階調データを駆動していくことができる。すなわち、階調データの供給に必要なタイミングのみ、階調データが供給されるバスを駆動すればよいので不要な電力消費を削減することができる。
【0009】
また本発明に係る表示駆動回路は、前記第1〜第(M+N)の階調データのマスク制御を行うための第1〜第(M+N)のデータマスク制御信号を生成する第1〜第(M+N)のデータマスク制御回路を含み、第a(1≦a≦M、aは整数)のデータマスク制御回路は、前記第aのシフトレジスタブロックから出力されたデータイネーブル信号に基づいて前記第aのデータマスク制御信号を生成し、第b(M+1≦b≦M+N、bは整数)のデータマスク制御回路は、前記第(b−1)のシフトレジスタブロックから出力されたデータイネーブル信号に基づいて前記第bのデータマスク制御信号を生成することができる。
【0010】
本発明によれば、順次シフトされるデータイネーブル信号を用いてデータマスク制御信号を生成することができるので、不要な電力消費を削減する表示駆動回路を簡素な回路構成で実現することができる。
【0011】
また本発明に係る表示駆動回路は、第c(1≦c≦M+N、cは整数)のシフトレジスタブロックは、所与のシフト信号が第1のレベルのとき、前記データイネーブル信号を前記第1の方向にシフトすると共に、該データイネーブル信号に基づいて第cの階調データを保持し、前記シフト信号が第2のレベルのとき、前記データイネーブル信号を前記第2の方向にシフトすると共に、該データイネーブル信号に基づいて第cの階調データを保持し、前記第cのデータマスク制御回路は、前記シフト信号のレベルに応じて、前記第cのデータマスク制御信号を生成することができる。
【0012】
本発明によれば、実装状態に応じて最適な配線長を得ることができるシフト方向の制御が可能であって、かつ不要な電力消費を削減する表示駆動回路を提供することができる。
【0013】
また本発明に係る表示駆動回路は、前記第1〜第(M+N)のシフトレジスタブロックに供給され前記データイネーブル信号のシフトタイミングを規定するクロックの入力制御を行うクロック入力制御回路と、前記第1〜第(M+N)のシフトレジスタブロックに供給されるクロックに対してマスク制御を行った第1〜第(M+N)のクロックを出力する第1〜第(M+N)のクロックマスク回路とを含み、前記第1〜第Mのシフトレジスタブロックは、前記クロック入力制御回路を基準に前記第1の方向側の領域に配置され、前記第1〜第Mのクロックに基づいて前記データイネーブル信号をシフトし、前記第(M+1)〜第(M+N)のシフトレジスタブロックは、前記クロック入力制御回路を基準に前記第2の方向側の領域に配置され、前記第(M+1)〜第(M+N)のクロックに基づいて前記データイネーブル信号をシフトし、前記第1〜第Mのクロックマスク回路は、前記第2の方向に沿って第1〜第Mのクロックマスク回路の順に接続され、前記第1〜第Mのクロックマスク回路の順に前記第1〜第Mのクロックのマスクを非解除状態に設定し、前記第(M+1)〜第(M+N)のクロックマスク回路は、前記第2の方向に沿って第(M+1)〜第(M+N)のクロックマスク回路の順に接続され、前記第(M+1)〜第(M+N)のクロックマスク回路の順に前記第(M+1)〜第(M+N)のクロックのマスクを解除状態に設定することができる。
【0014】
本発明によれば、データイネーブル信号のシフトタイミングを規定し、かつ各シフトレジスタブロックに供給されるクロックについても、上述の階調データと同様にマスク制御を行うようにしたので、表示駆動回路における階調データの取り込みの際の不要な電力消費を大幅に削減することができる。
【0015】
また本発明に係る表示駆動回路は、前記第1〜第(M+N)のクロックをマスク制御するための第1〜第(M+N)のクロックマスク制御信号を生成する第1〜第(M+N)のクロックマスク制御回路を含み、第d(1≦d≦M、dは整数)のクロックマスク制御回路は、前記第dのシフトレジスタブロックから出力されたデータイネーブル信号に基づいて前記第dのクロックマスク制御信号を生成し、第e(M+1≦e≦M+N、eは整数)のクロックマスク制御回路は、前記第(e−1)のシフトレジスタブロックから出力されたデータイネーブル信号に基づいて前記第eのクロックマスク制御信号を生成することができる。
【0016】
本発明によれば、順次シフトされるデータイネーブル信号を用いてクロックマスク制御信号を生成することができるので、不要な電力消費を削減する表示駆動回路を簡素な回路構成で実現することができる。
【0017】
また本発明に係る表示駆動回路は、第f(1≦f≦M+N、fは正の整数)のシフトレジスタブロックは、所与のシフト信号が第1のレベルのとき、前記データイネーブル信号を前記第1の方向にシフトすると共に、前記第1の方向にシフトされるデータイネーブル信号に基づいて第fの階調データを保持し、前記シフト信号が第2のレベルのとき、前記データイネーブル信号を前記第2の方向にシフトすると共に、前記第2の方向にシフトされるデータイネーブル信号に基づいて第fの階調データを保持し、前記第fのクロックマスク制御回路は、前記シフト信号のレベルに応じて、前記第fのクロックマスク制御信号を生成することができる。
【0018】
本発明によれば、実装状態に応じて最適な配線長を得ることができるシフト方向の制御が可能であって、かつ不要な電力消費を削減する表示駆動回路を提供することができる。
【0019】
また本発明は、階調データに基づいて表示装置の信号電極を駆動する表示駆動回路であって、第1〜第(M+N)(M、Nは正の整数)のシフトレジスタブロックに供給されシフトタイミングを規定するクロックの入力制御を行うクロック入力制御回路と、第1〜第(M+N)のシフトレジスタブロックへ供給されるクロックに対してマスク制御を行った前記第1〜第(M+N)のクロックを出力する第1〜第(M+N)のクロックマスク回路と、前記クロック入力制御回路を基準に第1の方向側の領域に配置され、第1〜第Mの階調データを保持する第1〜第Mのシフトレジスタブロックと、前記クロック入力制御回路を基準に前記第1の方向と反対の第2の方向側の領域に配置され、第(M+1)〜第(M+N)の階調データを保持する第(M+1)〜第(M+N)のシフトレジスタブロックと、前記第1〜第(M+N)のシフトレジスタブロックに保持された階調データに対応した駆動電圧を用いて信号電極を駆動する信号電極駆動回路とを含み、前記第1〜第Mのシフトレジスタブロックは、第1のシフトレジスタブロックに入力される所与のデータイネーブル信号を前記第1〜第Mのクロックに基づいてシフトして前記第2の方向に隣接するシフトレジスタブロックに出力すると共に、該データイネーブル信号に基づいて第1〜第Mの階調データを保持し、前記第(M+1)〜第(M+N)のシフトレジスタブロックは、第(M+1)のシフトレジスタブロックに入力される前記第Mのシフトレジスタからのデータイネーブル信号を前記第(M+1)〜第(M+N)のクロックに基づいてシフトして前記第2の方向に隣接するシフトレジスタブロックに出力すると共に、該データイネーブル信号に基づいて第(M+1)〜第(M+N)の階調データを保持し、前記第1〜第Mのクロックマスク回路は、前記第2の方向に沿って第1〜第Mのクロックマスク回路の順に接続され、前記第1〜第Mのクロックマスク回路の順に前記第1〜第Mのクロックのマスクを非解除状態に設定し、前記第(M+1)〜第(M+N)のクロックマスク回路は、前記第2の方向に沿って第(M+1)〜第(M+N)のクロックマスク回路の順に接続され、前記第(M+1)〜第(M+N)のクロックマスク回路の順に前記第(M+1)〜第(M+N)のクロックのマスクを解除状態に設定する表示駆動回路に関係する。
【0020】
本発明においては、クロック入力制御回路により入力制御が行われるクロックが各シフトレジスタブロックに供給される。
【0021】
この場合に、クロック入力制御回路を基準として第1の方向側の領域に第2の方向に沿って順に接続された第1〜第Mのクロックマスク回路を、第1〜第Mのクロックマスク回路の順にマスクを非解除状態に設定しながら、第1〜第Mのシフトレジスタブロックは、供給されるクロックに基づき第2の方向にシフトされるデータイネーブル信号に基づいて第1〜第Mの階調データを保持する。これにより、既に階調データを取り込んだシフトレジスタブロックに対するクロックの不要な駆動を回避することができる。すなわち、階調データの供給に必要なタイミングのみクロックを供給すればよいので不要な電力消費を削減することができる。
【0022】
一方、クロック入力制御回路を基準として第2の方向側の領域に第2の方向に沿って順に接続された第(M+1)〜第(M+N)のクロックマスク回路を、第(M+1)〜第(M+N)のクロックマスク回路の順にマスクを解除状態に設定することにより、第(M+1)〜第(M+N)のシフトレジスタブロックは、供給されるクロックに基づき第2の方向にシフトされるデータイネーブル信号に基づいて第(M+1)〜第(M+N)の階調データを保持する。これにより、これから階調データを取り込むシフトレジスタブロックに対してのみ、順次クロックを駆動していくことができる。すなわち、階調データの供給に必要なタイミングのみクロックを供給すればよいので不要な電力を削減することができる。
【0023】
また本発明は、階調データに基づいて表示装置の信号電極を駆動する表示駆動回路であって、第1〜第M(Mは正の整数)のシフトレジスタブロックに供給される階調データの入力制御を行うデータ入力制御回路と、前記第1〜第Mのシフトレジスタブロックへ供給される階調データに対してマスク制御を行った第1〜第Mの階調データを出力する第1〜第Mのデータマスク回路と、前記データ入力制御回路を基準に第1の方向側の領域に配置され、前記第1〜第Mの階調データを保持する第1〜第Mのシフトレジスタブロックと、前記第1〜第Mのシフトレジスタブロックに保持された階調データに対応した駆動電圧を用いて信号電極を駆動する信号電極駆動回路とを含み、前記第1〜第Mのシフトレジスタブロックは、第1のシフトレジスタブロックに入力される所与のデータイネーブル信号をシフトして前記第1の方向と反対の第2の方向に隣接するシフトレジスタブロックに出力すると共に、前記第1〜第Mのデータマスク回路によりマスク制御された第1〜第Mの階調データを該データイネーブル信号に基づいて保持し、前記第1〜第Mのデータマスク回路は、前記第2の方向に沿って第1〜第Mのデータマスク回路の順に接続され、前記第1〜第Mのデータマスク回路の順に前記第1〜第Mの階調データのマスクを非解除状態に設定する表示駆動回路に関係する。
【0024】
本発明においては、データ入力制御回路を基準として第1の方向側の領域に第2の方向に沿って順に接続された第1〜第Mのデータマスク回路を、第1〜第Mのデータマスク回路の順にマスクを非解除状態に設定しながら、第1〜第Mのシフトレジスタブロックは、第2の方向にシフトされるデータイネーブル信号に基づいて第1〜第Mの階調データを保持する。これにより、既に階調データを取り込んだシフトレジスタブロックに対する階調データの不要な駆動を回避することができる。すなわち、階調データの供給に必要なタイミングのみ、階調データが供給されるバスを駆動すればよいので不要な電力消費を削減することができる。
【0025】
また本発明は、階調データに基づいて表示装置の信号電極を駆動する表示駆動回路であって、第1〜第N(Nは正の整数)のシフトレジスタブロックに供給される階調データの入力制御を行うデータ入力制御回路と、前記第1〜第Nのシフトレジスタブロックへ供給される階調データに対してマスク制御を行った第1〜第Nの階調データを出力する第1〜第Nのデータマスク回路と、前記データ入力制御回路を基準に第2の方向側の領域に配置され、第1〜第Nの階調データを保持する第1〜第Nのシフトレジスタブロックと、前記第1〜第Nのシフトレジスタブロックに保持された階調データに対応した駆動電圧を用いて信号電極を駆動する信号電極駆動回路とを含み、前記第1〜第Nのシフトレジスタブロックは、第1のシフトレジスタブロックに入力される所与のデータイネーブル信号をシフトして前記第2の方向に隣接するシフトレジスタブロックに出力すると共に、前記第1〜第Nのデータマスク回路によりマスク制御された第1〜第Nの階調データを該データイネーブル信号に基づいて保持し、前記第1〜第Nのデータマスク回路は、前記第2の方向に沿って第1〜第Nのデータマスク回路の順に接続され、前記第1〜第Nのデータマスク回路の順に前記第1〜第Nの階調データのマスクを解除状態に設定する表示駆動回路に関係する。
【0026】
本発明においては、データ入力制御回路を基準として第2の方向側の領域に第2の方向に沿って順に接続された第1〜第Nのデータマスク回路を、第1〜第Nのデータマスク回路の順にマスクを解除状態に設定することにより、第1〜第Nのシフトレジスタブロックは、第2の方向にシフトされるデータイネーブル信号に基づいて第1〜第Nの階調データを保持する。これにより、これから階調データを取り込むシフトレジスタブロックに対してのみ、順次階調データを駆動していくことができる。すなわち、階調データの供給に必要なタイミングのみ、階調データが供給されるバスを駆動すればよいので不要な電力消費を削減することができる。
【0027】
また本発明は、階調データに基づいて表示装置の信号電極を駆動する表示駆動回路であって、第1〜第M(Mは正の整数)のシフトレジスタブロックに供給されシフトタイミングを規定するクロックの入力制御を行うクロック入力制御回路と、前記第1〜第Mのシフトレジスタブロックへ供給されるクロックに対してマスク制御を行った第1〜第Mのクロックを出力する第1〜第Mのクロックマスク回路と、前記クロック入力制御回路を基準に第1の方向側の領域に配置され、第1〜第Mの階調データを保持する第1〜第Mのシフトレジスタブロックと、前記第1〜第Mのシフトレジスタブロックに保持された階調データに対応した駆動電圧を用いて信号電極を駆動する信号電極駆動回路とを含み、前記第1〜第Mのシフトレジスタブロックは、第1のシフトレジスタブロックに入力される所与のデータイネーブル信号を前記第1〜第Mのクロックに基づいてシフトして該第1の方向と反対の第2の方向に隣接するシフトレジスタブロックに出力すると共に、該データイネーブル信号に基づいて第1〜第Mの階調データを保持し、前記第1〜第Mのクロックマスク回路は、前記第2の方向に沿って第1〜第Mのクロックマスク回路の順に接続され、前記第1〜第Mのクロックマスク回路の順に前記第1〜第Mのクロックのマスクを非解除状態に設定する表示駆動回路に関係する。
【0028】
本発明においては、クロック入力制御回路を基準として第1の方向側の領域に第2の方向に沿って順に接続された第1〜第Mのクロックマスク回路を、第1〜第Mのクロックマスク回路の順にマスクを非解除状態に設定しながら、第1〜第Mのシフトレジスタブロックは、供給されるクロックに基づき第2の方向にシフトされるデータイネーブル信号に基づいて第1〜第Mの階調データを保持する。これにより、既に階調データを取り込んだシフトレジスタブロックに対するクロックの不要な駆動を回避することができる。すなわち、階調データの供給に必要なタイミングに対応してクロックを供給すればよいので不要な電力消費を削減することができる。
【0029】
また本発明は、階調データに基づいて表示装置の信号電極を駆動する表示駆動回路であって、第1〜第N(Nは正の整数)のシフトレジスタブロックに供給されシフトタイミングを規定するクロックの入力制御を行うクロック入力制御回路と、前記第1〜第Nのシフトレジスタブロックへ供給されるクロックに対してマスク制御を行った前記第1〜第Nのクロックを出力する第1〜第Nのクロックマスク回路と、前記クロック入力制御回路を基準に第2の方向側の領域に配置され、第1〜第Nの階調データを保持する第1〜第Nのシフトレジスタブロックと、前記第1〜第Nのシフトレジスタブロックに保持された階調データに対応した駆動電圧を用いて信号電極を駆動する信号電極駆動回路とを含み、前記第1〜第Nのシフトレジスタブロックは、第1のシフトレジスタブロックに入力される所与のデータイネーブル信号を前記第1〜第Nのクロックに基づいてシフトして前記第2の方向に隣接するシフトレジスタブロックに出力すると共に、該データイネーブル信号に基づいて第1〜第Nの階調データを保持し、前記第1〜第Nのクロックマスク回路は、前記第2の方向に沿って第1〜第Nのクロックマスク回路の順に接続され、前記第1〜第Nのクロックマスク回路の順に前記第1〜第Nのクロックのマスクを解除状態に設定する表示駆動回路に関係する。
【0030】
本発明においては、クロック入力制御回路を基準として第2の方向側の領域に第2の方向に沿って順に接続された第1〜第Nのクロックマスク回路を、第1〜第Nのクロックマスク回路の順にマスクを解除状態に設定することにより、第1〜第Nのシフトレジスタブロックは、供給されるクロックに基づき第2の方向にシフトされるデータイネーブル信号に基づいて第1〜第Nの階調データを保持する。これにより、これから階調データを取り込むシフトレジスタブロックに対してのみ、順次クロックを駆動していくことができる。すなわち、階調データの供給に必要なタイミングに対応してクロックを供給すればよいので不要な電力消費を削減することができる。
【0031】
また本発明に係る表示装置は、互いに交差する複数の走査電極及び複数の信号電極により特定される画素と、前記走査電極を走査駆動する走査電極駆動回路と、階調データに基づいて、前記信号電極を駆動する上記いずれか記載の表示駆動回路とを含むことができる。
【0032】
また本発明に係る表示装置は、互いに交差する複数の走査電極及び複数の信号電極により特定される画素を含む表示パネルと、前記走査電極を走査駆動する走査電極駆動回路と、階調データに基づいて、前記信号電極を駆動する上記いずれか記載の表示駆動回路とを含むことができる。
【0033】
本発明によれば、大幅に低消費電力化を図る表示装置を提供することができる。
【0034】
【発明の実施の形態】
以下、本発明の好適な実施の形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。
【0035】
1. 液晶装置
図1に、液晶装置の構成の概要を示す。
【0036】
液晶装置(広義には、電気光学装置、表示装置)10は、液晶パネル(広義には、表示パネル)20を含む。
【0037】
液晶パネル20は、例えばガラス基板上に形成される。このガラス基板上には、Y方向に複数配列されそれぞれX方向に伸びる第1〜第A(Aは2以上の整数)の走査電極(ゲートライン)G1〜GAと、X方向に複数配列されそれぞれY方向に伸びる第1〜第B(Bは2以上の整数)の信号電極(ソースライン)S1〜SBとが配置されている。
【0038】
第k(1≦k≦A、kは整数)の走査電極Gkと第j(1≦j≦B、jは整数)の信号電極Sjとの交差位置に対応して、画素(画素領域)が配置される。該画素は、TFT(広義には、画素スイッチ素子)22jkを含む。
【0039】
TFT22jkのゲート電極は、第kの走査電極Gkに接続されている。TFT22jkのソース電極は、第jの信号電極Sjに接続されている。TFT22jkのドレイン電極は、液晶容量(広義には液晶素子)24jkの画素電極26jkに接続されている。
【0040】
液晶容量24jkにおいては、画素電極26jkに対向する対向電極28jkとの間に液晶が封入されて形成され、これら電極間の印加電圧に応じて画素の透過率が変化するようになっている。対向電極28jkには、対向電極電圧Vcomが供給される。
【0041】
液晶装置10は、信号ドライバ30を含むことができる。信号ドライバ30として、以下の実施形態における表示駆動回路を適用することができる。信号ドライバ30は、階調データに基づいて、液晶パネル20の第1〜第Bの信号電極S1〜SBを駆動する。
【0042】
液晶装置10は、走査ドライバ32を含むことができる。走査ドライバ32は、一垂直走査期間内に、液晶パネル20の第1〜第Aの走査電極G1〜GAを順次駆動する。
【0043】
液晶装置10は、電源回路34を含むことができる。電源回路34は、信号電極の駆動に必要な電圧を生成し、信号ドライバ30に対して供給する。また電源回路34は、走査電極の駆動に必要な電圧を生成し、走査ドライバ32に対して供給する。
【0044】
液晶装置10は、図示しないコモン電極駆動回路を含むことができる。コモン電極駆動回路は、電源回路34によって生成された対向電極電圧Vcomが供給され、該対向電極電圧Vcomを液晶パネル20の対向電極に出力する。
【0045】
液晶装置10は、LCDコントローラ36を含むことができる。LCDコントローラ36は、図示しない中央処理装置(Central Processing Unit:以下、CPUと略す。)等のホストにより設定された内容にしたがって、信号ドライバ30、走査ドライバ32、電源回路34を制御する。例えば、LCDコントローラ36は、信号ドライバ30及び走査ドライバ32に対し、動作モードの設定、内部で生成した垂直同期信号や水平同期信号の供給を行い、電源回路34に対し、極性反転タイミングの制御を行う。
【0046】
また液晶装置10には、例えば図示しないホストから画素単位でRGB各色6ビットの計18ビットの階調データが順次入力される。信号ドライバ30は、該階調データをラッチして第1〜第Bの信号電極S1〜SBを駆動する。
【0047】
なお、ここでは液晶装置10はTFT型液晶装置して説明したが、液晶装置10が単純マトリクス型液晶装置であってもよい。
【0048】
また図1では、液晶装置10に走査ドライバ32、電源回路34、コモン電極駆動回路又はLCDコントローラ36を含めて構成するようにしているが、これらのうち少なくとも1つを液晶装置10の外部に設けて構成するようにしてもよい。或いは、液晶装置10に、ホストを含めるように構成することも可能である。
【0049】
また、少なくとも信号ドライバ30を、液晶パネル20のガラス基板上に形成することも可能である。すなわち、液晶パネル20の上述した画素が形成される画素形成領域と信号ドライバ30とが同一ガラス基板上に形成されるようにしてもよい。また、図2に示すように、走査ドライバ32を、信号ドライバ30と共に該ガラス基板上に設けてもよい。
【0050】
2. 信号ドライバ
次に、図1又は図2に示した信号ドライバ30について説明する。
【0051】
図3に、信号ドライバ30の構成の概要を示す。
【0052】
信号ドライバ30は、シフトレジスタ部40、ラインラッチ回路42、DAC回路44、信号電極駆動回路46を含む。
【0053】
シフトレジスタ部40には、階調データDATAがシリアルに入力される。より具体的には、階調データDATAは、クロックCLKに同期してシフトするデータイネーブル信号EIOに基づいて取り込まれる。この結果、シフトレジスタ部40には、例えば一水平走査期間に対応する階調データが取り込まれる。
【0054】
図3においてシフトレジスタ部40に入力されるシフト信号SHLは、シフトレジスタのシフト方向を規定する信号である。すなわち、シフトレジスタ部40は、シフト信号SHLのレベルに応じてシフト方向が切り替えられるようになっている。したがって、信号ドライバ30の実装状態に応じて、信号ドライバ30と駆動対象となるLCDパネル20の信号電極との位置関係が変化する場合に、シフト信号SHLのレベルを変更することで、両者を接続する配線の長さを最適化することができる。またシフトレジスタ部40に入力されるリセット信号XRESは、内部の各回路を初期化する信号である。更に水平同期信号Hsyncは、水平走査タイミングを規定する信号である。例えば水平同期信号Hsyncを用いることで、水平走査周期で行われるシフトされるシフトレジスタ内の状態を初期化することができる。
【0055】
ラインラッチ回路42は、ラッチパルス信号LPにより、シフトレジスタ部40に取り込まれた階調データをラッチする。
【0056】
DAC(Digital−to−Analog Converter)回路44は、ラインラッチ回路42にラッチされた階調データに対応した駆動電圧を信号電極ごとに生成する。このようなDAC回路44は、例えば信号電極単位で、ラインラッチ回路42にラッチされた階調データを読み出し、多値の駆動電圧の中から階調データのデコード結果に対応する駆動電圧を選択する。
【0057】
信号電極駆動回路46は、第1〜第Bの信号電極S1〜SBそれぞれに対応して、ボルテージフォロワ接続されたオペアンプ回路を含む。そして、各信号電極は、DAC回路44で生成された駆動電圧が入力される該オペアンプ回路により駆動される。
【0058】
ところで信号ドライバ30は、駆動すべき信号電極の数が多い。したがって、図4(A)に示すように、信号ドライバ30の形状は信号電極の配列方向に長く、該配列方向と交差する方向に短くなることが一般的である。このような信号ドライバ30では、階調データを供給するための階調バスは信号ドライバ30の長辺方向に長くならざるを得ない。例えば各信号電極への配線長の差を小さくしたり、各種制御に必要な制御回路が中央部に設けられたりするため、図4(B)に示すように信号ドライバ30の中央部付近から階調バスを各信号電極に向けて配線することが行われる。しかし、この場合でも信号電極数の増加により、信号ドライバの長辺方向に長くなる傾向は変わらない。
【0059】
このように負荷が重い階調バスの駆動には、電力消費が多く、携帯機器等に搭載される場合に問題となっている。また、高精細プロセス等によりパッドピッチや配線ピッチが狭くなったとしても、表示パネルの大きさは大きくなる傾向にあるため、階調バスの駆動に伴う電力消費を大幅に削減することができない。
【0060】
そこで信号ドライバ30に適用される表示駆動回路は、シリアルに入力される階調データを階調バスに供給する場合に、不要な部分の駆動を行わないようにすることで、無駄な電力消費を削減することができる。
【0061】
図5に、信号ドライバに適用される表示駆動回路のシフトレジスタ部の構成の概要を示す。
【0062】
なおここでは、各回路の接続関係に加えて、レイアウト配置も模式的に示している。すなわち図5では、シフトレジスタ部40は、信号電極の配列方向である信号ドライバの長辺方向に沿って形成されている状態を示している。
【0063】
シフトレジスタ部40は、複数画素単位に分割されたシフトレジスタ(Shift Register:以下、SRと略す。)ブロックBLK1〜BLKM+N(M、Nは正の整数)を含む。以下では説明を簡略化するために、シフトレジスタ部40の各SRブロックは4画素単位に分割されているものとし、シフトレジスタ部40はSRブロックBLK1〜BLK8(すなわちM=N=4)を含むものとする。例えばSRブロックBLK1は、1画素当たり18ビットからなる階調データ(例えばD01)を4画素分(D01〜D31)ラッチして出力することを意味している。
【0064】
シフトレジスタ部40に取り込まれる階調データは、データ入力制御回路50により入力制御される。データ入力制御回路50は、一水平走査期間が開始されると、例えば画素単位でシリアルに入力される階調データをSRブロックBLK1〜BLK8に順次供給し、一水平走査期間分の階調データの取り込みが終了するとSRブロックBLK1〜BLK8への階調データの出力を固定して無駄な電力消費を抑える。このようなデータ入力制御回路50は、信号ドライバ30の長辺方向について、ほぼ中央部に配置される。
【0065】
すなわち、SRブロックBLK1〜BLK4(すなわちM=4)は、データ入力制御回路50を基準として右(広義には第1の方向)側の領域に配置されている。SRブロックBLK5〜BLK8(すなわちN=4)は、データ入力制御回路50を基準として左(広義には第1の方向と反対の第2の方向)側の領域に配置されている。
【0066】
信号ドライバ30の長辺方向について、ほぼ中央部から入力されたデータイネーブル信号EIOは、データイネーブル信号EIO0としてSRブロックBLK1に入力される。
【0067】
SRブロックBLKi(1≦i≦8)は、データイネーブル信号EIOi−1(第(i−1)のデータイネーブル信号)をクロックCLKに同期してシフトし、左方向に隣接して配置されたSRブロックBLKi+1に出力する。SRブロックBLKiからシフト出力されるデータイネーブル信号は、データイネーブル信号EIOi(第iのデータイネーブル信号)として出力される。
【0068】
SRブロックBLKiは、第iのデータイネーブル信号EIOi及び内部で第iのデータイネーブル信号EIOiがシフトされたデータイネーブル信号に基づいて第iの階調データDATAiをラッチする。例えばSRブロックBLK1では、クロックCLKに同期して第0のデータイネーブル信号EIO0をシフトすると共に、各シフトタイミングに同期してシリアルに入力される第1の階調データDATA1を各データイネーブル信号に基づいてラッチする。こうすることで、SRブロックBLK1は、4画素分の階調データをラッチすることができる。なおSRブロックBLK1は、クロックCLKの次のタイミングで第1のデータイネーブル信号EIO1をシフト出力することになる。
【0069】
なお、SRブロックBLK8からシフト出力された第8のデータイネーブル信号EIO8は、データ入力制御回路50に入力される。こうすることでデータ入力制御回路50は、第0のデータイネーブル信号EIO0に同期してSRブロックBLK1に第1の階調データDATA1を出力させて階調データの供給を開始し、第8のデータイネーブル信号EIO8に基づいて階調データの供給を終了させることができる。したがって、SRブロックBLK1〜BLK8に取り込まれる第1〜第8の階調データDATA1〜DATA8が入力されるときの階調データを出力し、それ以外の階調データの取り込みが行われない期間では階調データの出力を固定することで、階調データの不要な駆動を削除し、電力消費を削減することができる。
【0070】
またシフトレジスタ部40は、SRブロックBLK1〜BLK8それぞれに対応して第1〜第8のデータマスク回路521〜528を含む。第1〜第4のデータマスク回路521〜524は、データ入力制御回路50を基準として右側の領域に、右方向に第4のデータマスク回路524、第3のデータマスク回路523、・・・、第1のデータマスク回路521の順に接続されて配置されている。すなわち、第4のデータマスク回路524が出力する第4の階調データDATA4は、第3のデータマスク回路523に入力される。第3のデータマスク回路523が出力する第3の階調データDATA3は、第2のデータマスク回路522に入力される。第2のデータマスク回路522が出力する第2の階調データDATA2は、第1のデータマスク回路521に入力される。
【0071】
また第5〜第8のデータマスク回路525〜528は、データ入力制御回路50を基準として左側の領域に、左方向に第5のデータマスク回路525、第6のデータマスク回路526、・・・、第8のデータマスク回路528の順に接続されて配置されている。すなわち、第5のデータマスク回路525が出力する第5の階調データDATA5は、第6のデータマスク回路526に入力される。第6のデータマスク回路526が出力する第6の階調データDATA6は、第7のデータマスク回路527に入力される。第7のデータマスク回路527が出力する第7の階調データDATA7は、第8のデータマスク回路528に入力される。
【0072】
第1〜第8のデータマスク回路521〜528は、SRブロックBLK1〜BLK8に供給される階調データに対してマスク制御を行った第1〜第8の階調データDATA1〜DATA8を出力する。ここで階調データに対するマスク制御とは、当該データマスク回路からの出力を固定する制御を行うことをいう。このようなマスク制御において、マスクの解除状態ではデータマスク回路からは入力された階調データがそのまま出力され、マスクの非解除状態ではデータマスク回路からの出力が論理レベル「H」又は「L」等に固定される。
【0073】
図5において、データ入力制御回路50から出力された階調データ(第0の階調データDATA0)は、第4のデータマスク回路524に入力される。第4のデータマスク回路524は、第0の階調データDATA0に対してマスク制御を行って第4の階調データDATA4を出力する。第4の階調データDATA4は、SRブロックBLK4と第3のデータマスク回路523とに入力される。第4の階調データDATA4がSRブロックBLK4に入力された場合、第3のデータイネーブル信号EIO3がシフト出力されているときに該階調データがラッチされる。一方、第3のデータマスク回路523は、第4の階調データDATA4に対してマスク制御を行って第3の階調データDATA3を生成する。第3の階調データDATA3は、SRブロックBLK3と第2のデータマスク回路522とに入力される。
【0074】
したがって、第4及び第3のデータマスク回路524、523のマスク制御タイミングを工夫することで、データ入力制御回路50を介してシリアルに入力されるSRブロックBLK3への階調データを、第3のデータマスク回路523から第3の階調データDATA3として供給することができる。
【0075】
第2及び第1のデータマスク回路522、521についても同様である。ただし、第1のデータマスク回路521で生成された第1の階調データDATA1は、SRブロックBLK1にのみ供給される。
【0076】
図5において、データ入力制御回路50から出力された階調データ(第0の階調データDATA0)は、第5のデータマスク回路525に入力される。第5のデータマスク回路525は、第0の階調データDATA0に対してマスク制御を行って第5の階調データDATA5を出力する。第5の階調データDATA5は、SRブロックBLK5と第6のデータマスク回路526とに入力される。第5の階調データDATA5がSRブロックBLK5に入力された場合、第4のデータイネーブル信号EIO4がシフト出力されているときに該階調データがラッチされる。一方、第6のデータマスク回路526は、第5の階調データDATA5に対してマスク制御を行って第6の階調データDATA6を生成する。第6の階調データDATA6は、SRブロックBLK6と第7のデータマスク回路527とに入力される。
【0077】
第7及び第8のデータマスク回路527、528についても同様である。ただし、第8のデータマスク回路528で生成された第8の階調データDATA8は、SRブロックBLK8にのみ供給される。
【0078】
ところで、図5においては、データ入力制御回路50を基準とした右側の領域では、左方向にシフトされるデータイネーブル信号に基づいてラッチされる第1〜第4の階調データは右方向に転送される。したがって、SRブロックBLK1〜BLK4については、データイネーブル信号のブロック単位のシフトタイミングに応じて、第1のデータマスク回路521、第2のデータマスク回路522、・・・、第4のデータマスク回路524の順にその出力である階調データのマスクを非解除状態にする(出力を固定する)ようにしている。これにより、階調データが供給される階調バスを、各SRブロックのシフトタイミングを考慮して順次不要となった部分を駆動しなくて済み、駆動に伴う無駄な電力消費を大幅に抑えることができる。
【0079】
また、データ入力制御回路50を基準とした左側の領域では、左方向にシフトされるデータイネーブル信号に基づいてラッチされる第5〜第8の階調データは左方向に転送される。したがって、SRブロックBLK5〜BLK8については、データイネーブル信号のブロック単位のシフトタイミングに応じて、第5のデータマスク回路525、第6のデータマスク回路526、・・・、第8のデータマスク回路528の順にその出力である階調データのマスクを解除状態にするようにしている。これにより、階調データが供給される階調バスを、各SRブロックのシフトタイミングを考慮して順次必要となった部分から駆動することで、駆動に伴う無駄な電力消費を大幅に抑えることができる。
【0080】
なお、図5では階調データのマスク制御を行うことで低消費化を図るようにしていたが、信号電極の配列方向に配置され各SRブロックに共通に接続される制御信号やその他のバスについても同様のマスク制御を行うことで低消費化を図ることができる。
【0081】
以下では、構成についてより具体的に説明する。
【0082】
2.1 第1の実施形態
図6に、第1の実施形態における表示駆動回路のシフトレジスタ部の構成の概要を示す。
【0083】
なお図6に示すシフトレジスタ部と同一部分には同一符号を付し、適宜説明を省略する。
【0084】
第1の実施形態における表示駆動回路は、図3に示す信号ドライバに適用することができる。この場合、図6のシフトレジスタ部は図3のシフトレジスタ部40に相当する。
【0085】
図6においては、第1〜第8のデータマスク回路521〜528のそれぞれに対応して、第1〜第8のデータマスク制御回路541〜548が設けられている。第1〜第8のデータマスク制御回路541〜548は、第1〜第8のデータマスク制御信号DM1〜DM8を生成する。第1〜第8のデータマスク回路521〜528は、第1〜第8のデータマスク制御信号DM1〜DM8に基づいて階調データのマスク制御を行って、第1〜第8の階調データDATA1〜DATA8を出力する。
【0086】
データ入力制御回路50を基準として右側の領域では、SRブロックを含む第1の系の第1〜第4の回路ブロックを形成することができる。またデータ入力制御回路50を基準とした左側の領域では、SRブロックを含む第2の系の第5〜第8の回路ブロックを形成することができる。第1及び第2の系では、上述したようにマスク制御方法が異なり、データマスク制御信号の生成方法が異なる。
【0087】
2.1.1 第1の系
図7に、第1の実施形態における第1の系の回路ブロックの構成の概要を示す。
【0088】
ここでは、第a(1≦a≦M(=4)、aは整数)の回路ブロック60aを示す。第aの回路ブロックは、SRブロックBLKa、第aのデータマスク回路52a、第aのデータマスク制御回路54aを含む。
【0089】
第aのデータマスク制御回路54aは、SRブロックBLKaからシフト出力されたデータイネーブル信号EIOa(第aのデータイネーブル信号)に基づいて第aのデータマスク制御信号DMaを生成する。
【0090】
第aのデータマスク回路52aは、第aのデータマスク制御信号DMaにより、第(a+1)の階調データDATAa+1に対しマスク制御を行った第aの階調データDATAaを生成する。
【0091】
このような構成により、第1の系では、第1〜第4のデータマスク回路521〜524は、順次マスクの解除状態から非解除状態に設定することになる。
【0092】
このようにマスク制御された第aの階調データDATAaは、SRブロックBLKaにおいて、第(a−1)のデータイネーブル信号EIOa−1をシフトしたタイミングでラッチされる。そして、SRブロックBLKaから4画素分の階調データが読み出され、ラインラッチにラッチされる。その後、ラッチされた階調データに対応した駆動電圧が生成され、信号電極駆動回路から出力される。
【0093】
2.1.2 第2の系
図8に、第1の実施形態における第2の系の回路ブロックの構成の概要を示す。
【0094】
ここでは、第b(M+1(=5)≦b≦M+N(=8)、bは整数)の回路ブロック60bを示す。第bの回路ブロックは、SRブロックBLKb、第bのデータマスク回路52b、第bのデータマスク制御回路54bを含む。
【0095】
第bのデータマスク制御回路54bは、SRブロックBLKb−1からシフト出力されたデータイネーブル信号EIOb−1(第(b−1)のデータイネーブル信号)に基づいて第bのデータマスク制御信号DMbを生成する。
【0096】
第bのデータマスク回路52bは、第bのデータマスク制御信号DMbにより、第(b−1)の階調データDATAb−1に対しマスク制御を行った第bの階調データDATAbを生成する。
【0097】
このような構成により、第2の系では、第5〜第8のデータマスク回路525〜528は、前段の階調データに対して順次マスクを非解除状態から解除状態に設定することになる。
【0098】
このようにマスク制御された第bの階調データDATAbは、SRブロックBLKbにおいて、第(b−1)のデータイネーブル信号EIOb−1をシフトしたタイミングでラッチされる。そして、SRブロックBLKbから4画素分の階調データが読み出され、ラインラッチにラッチされる。その後、ラッチされた階調データに対応した駆動電圧が生成され、信号電極駆動回路から出力される。
【0099】
2.1.3 タイミング例
図9に、図6に示した表示駆動回路の階調データの取り込みタイミングの一例を示す。
【0100】
SRブロックBLK1〜BLK8には、第0〜第7のデータイネーブル信号EIO0〜EIO7が入力される。各SRブロックでは、入力されたデータイネーブル信号をシフトし、隣接するSRブロックに順次データイネーブル信号を出力していく。各SRブロック内では、シフトされたデータイネーブル信号の立ち下がりエッジで、入力される階調データをラッチする。
【0101】
データ入力制御回路50は、第0のデータイネーブル信号EIO0の入力タイミングに合わせて階調データを第4及び第5のデータマスク回路524、525に出力する。第4のデータマスク回路524は、マスクが解除状態に設定されているため、入力された階調データがそのまま第3のデータマスク回路523に出力される。同様にして、第3、第2及び第1のデータマスク回路523、522、521を介して出力された階調データは、第1の階調データDATA1としてSRブロックBLK1に出力される。SRブロックBLK1では、4画素分の階調データが順次取り込まれる。
【0102】
一方、第5のデータマスク回路525は、マスクが非解除状態に設定されているため、その出力が論理レベル「L」に固定された状態となっており、第6のデータマスク回路526以降にデータ入力制御回路50からの階調データが供給されることはない。
【0103】
続くSRブロックBLK2に対応する階調データについては、第2のデータマスク回路522までは上述と同様である。第1のデータマスク制御回路541は、SRブロックBLK1からシフト出力された第1のデータイネーブル信号EIO1に基づいて第1のデータマスク制御信号DM1を生成する。そして、第1のデータマスク回路521は、次のデータイネーブル信号のシフトタイミング以降、第1のデータマスク制御信号DM1を用いてその出力を論理レベル「L」に固定する。
【0104】
同様にして第3及び第4のデータマスク回路523、524は、順次その出力が論理レベル「L」に固定していく。
【0105】
この結果、図9に示すように、第1の系の第1〜第4の階調データDATA1〜DATA4は、次のようになる。
【0106】
第1の階調データDATA1は、SRブロックBLK1に取り込まれるまでの間だけマスクが解除され、その後マスクが非解除状態に設定される。第2の階調データDATA2は、SRブロックBLK1、BLK2に取り込まれるまでの間だけマスクが解除され、その後マスクが非解除状態に設定される。第3の階調データDATA3は、SRブロックBLK1〜BLK3に取り込まれるまでの間だけマスクが解除され、その後マスクが非解除状態に設定される。第4の階調データDATA4は、SRブロックBLK1〜BLK4に取り込まれるまでの間だけマスクが解除され、その後マスクが非解除状態に設定される。
【0107】
SRブロックBLK4から第4のデータイネーブル信号EIO4がシフト出力されると、第5のデータマスク制御回路545において生成された第5のデータマスク制御信号DM5により、第5のデータマスク回路525の出力のマスクが解除状態に設定される。このときデータ入力制御回路50からは、SRブロックBLK5に対応する階調データが入力される。したがって、SRブロックBLK5は、第5の階調データDATA5をラッチすることができる。しかし、この時点で第6のデータマスク回路526の出力は、マスクが非解除状態のままである。
【0108】
次に、SRブロックBLK5から第5のデータイネーブル信号EIO5がシフト出力されると、第6のデータマスク制御回路546において生成された第6のデータマスク制御信号DM6により、第6のデータマスク回路526の出力のマスクが解除状態に設定される。このときデータ入力制御回路50からは、解除状態のままに設定された第5のデータマスク回路525を介してSRブロックBLK6に対応する階調データが入力される。したがって、SRブロックBLK6は、第6の階調データDATA6をラッチすることができる。しかし、この時点で第7のデータマスク回路527の出力は、マスクが非解除状態のままである。
【0109】
同様にして、SRブロックBLK7、BLK8では、順次第7及び第8の階調データDATA7、DATA8がラッチされる。
【0110】
この結果、図9に示すように、第2の系の第5〜第8の階調データDATA5〜DATA8は、次のようになる。
【0111】
第8の階調データDATA8は、SRブロックBLK8に取り込まれるまでの間だけマスクが解除され、その後マスクが非解除状態に設定される。第7の階調データDATA7は、SRブロックBLK7、BLK8に取り込まれるまでの間だけマスクが解除され、その後マスクが非解除状態に設定される。第6の階調データDATA6は、SRブロックBLK6〜BLK8に取り込まれるまでの間だけマスクが解除され、その後マスクが非解除状態に設定される。第5の階調データDATA5は、SRブロックBLK5〜BLK8に取り込まれるまでの間だけマスクが解除され、その後マスクが非解除状態に設定される。
【0112】
2.1.4 比較例
ここで、比較例を挙げ、上述した第1の実施形態の効果を説明する。
【0113】
図10(A)に、比較例におけるシフトレジスタ部の構成の一例を示す。
【0114】
比較例におけるシフトレジスタ部70では、データイネーブル信号EIOをシフトし、シフトされたデータイネーブル信号に基づいて、各フリップフロップに共通に接続された階調バス上の階調データを順次取り込んでいく。
【0115】
図10(B)に、比較例におけるシフトレジスタ部の動作タイミングの一例を示す。
【0116】
階調バス上には、画素単位で階調データがシリアルに供給される。したがって、各フリップフロップは、データイネーブル信号EIOがシフトするたびに、順次階調バス上の階調データを取り込んでいくことになる。
【0117】
ところで、図10(A)に示すように、階調バスはシフトレジスタ部70の各フリップフロップに共通に接続されている。そのため、一水平走査周期分の階調データをラッチし終わるまで、階調バスは、保持すべき階調データの値に応じて論理レベル「H」、「L」の駆動を繰り返すことになる。すなわち、1画素目の階調データのラッチが終了すると、1画素目のフリップフロップに接続される階調バスへの駆動は不要であるにも関わらず、1水平走査期間分の最終画素の階調データのラッチが終了するまで駆動されることになる。
【0118】
これに対して、第1の実施形態では、図9に示すように、第1の系では不要になった部分の駆動を行うことなく、第2の系では必要になった部分から駆動を開始していくことで、階調バスの駆動に伴う無駄な電力消費を大幅に削減することができる。
【0119】
2.1.5 詳細な回路構成例
図11に、第1の実施形態における表示駆動回路のシフトレジスタ部の詳細な構成例の全体ブロック図を示す。
【0120】
シフトレジスタ部90は、図3に示したシフトレジスタ部40に相当する。このシフトレジスタ部90は、図7に示した構成の第1の系の第1〜第4の回路ブロック601〜604と、図8に示した構成の第2の系の第5〜第8の回路ブロック605〜608を含む。
【0121】
シフトレジスタ部90には、シフト信号SHLが入力され、第1〜第8の回路ブロック601〜608に供給されている。第1〜第8の回路ブロック601〜608は、シフト信号SHLの論理レベルに応じて、シフト方向を第1又は第2の方向に切り替えられるようになっている。
【0122】
シフトレジスタ部90に入力される水平同期信号Hsyncに基づき、第1〜第8の回路ブロック601〜608のフリップフロップの初期化が行われる。また、シフトレジスタ部90に入力されるリセット信号XRESに基づき、第1〜第8の回路ブロック601〜608の内部状態が初期化される。
【0123】
シフトレジスタ部90に入力される階調データは、データ入力制御回路50によりその出力が制御される。データ入力制御回路50は、データ端子Dが電源電位に接続されたフリップフロップを有し、反転出力端子XQにより階調データDATAの出力が制御される。このフリップフロップは、シフト信号SHLに応じてデータイネーブル信号EIO8又はデータイネーブル信号EIO8´に基づいてデータ端子Dのレベルをラッチする。
【0124】
ここで、第8のデータイネーブル信号EIO8は、第1の回路ブロック601に入力された第0のデータイネーブル信号EIO0がシフトされて第8の回路ブロック608からシフト出力されたものである。また、データイネーブル信号EIO8´は、第8の回路ブロック608に入力されたデータイネーブル信号EIO0´がシフトされて第1の回路ブロック601からシフト出力されたものである。第1〜第8の回路ブロック601〜608は、シフト信号SHLが第1のレベルのときデータイネーブル信号を第1の方向にシフトし、第2のレベルのときデータイネーブル信号を第2の方向にシフトするようになっている。
【0125】
図12に、第1の回路ブロックに含まれるSRブロックの回路構成の一例を示す。
【0126】
第1〜第8の回路ブロック601〜608に含まれるSRブロックは、全て同一構成とすることができる。実際には1画素当たり18ビットで構成されるが、図12では画素単位に回路を簡素化して示している。
【0127】
SRブロック100は、画素単位に設けられた階調データ保持部1020〜1023を含む。階調データ保持部102i(0≦i≦3、iは整数)は、ラッチ回路104i−1、104i−2、106i−1、106i−2を含む。各ラッチ回路は、C端子に入力された信号の論理レベルが「H」の期間、D端子から入力された信号をM端子から出力させて、C端子に入力された信号の論理レベルが「L」に変化した時点のD端子の論理レベルを保持するレベルラッチ回路である。
【0128】
階調データ保持部102iでは、ラッチ回路104i―1のM端子とラッチ回路104i−2のD端子とが接続される。そして、ラッチ回路104i−1のM端子がセレクタ回路108iの一方の入力端子に入力される。
【0129】
入力端子EI1から階調データ保持部1020のラッチ回路1040−1のD端子に入力されたデータイネーブル信号は、図12に示すように、クロックCLKの半周期ごとに各ラッチ回路で保持され、最終的に階調データ保持部1023のラッチ回路1043−2のM端子から出力される。
【0130】
また階調データ保持部102iでは、ラッチ回路106i―1のM端子とラッチ回路106i−2のD端子とが接続される。そして、ラッチ回路106i−1のM端子がセレクタ回路108iの他方の入力端子に入力される。
【0131】
入力端子EI2から階調データ保持部1023のラッチ回路1063−1のD端子に入力されたデータイネーブル信号は、図12に示すように、クロックCLKの半周期ごとに各ラッチ回路で保持され、最終的に階調データ保持部1020のラッチ回路1060−2のM端子から出力される。
【0132】
セレクタ回路1080〜1083は、シフト信号SHLの論理レベルが「H」のときラッチ回路1060−1〜1063−1のM端子からの出力を選択し、シフト信号SHLの論理レベルが「L」のときラッチ回路1040−1〜1043−1のM端子からの出力を選択する。セレクタ回路1080〜1083の出力は、階調データラッチ回路1100〜1101のC端子に接続される。階調データラッチ回路1100〜1101のD端子には階調データDATAが供給される階調バスが接続され、そのM端子から保持された階調データD0〜D3が出力される。
【0133】
このようにSRブロックは、クロックCLKの半周期ごとに、データイネーブル信号をシフトし、シフトされたデータイネーブル信号に基づいて階調バス上の階調データを保持する。
【0134】
なお、第2の系における各回路ブロックのSRブロックでも、図12に示す構成と同様の構成で実現することができる。
【0135】
図13に、データマスク制御回路及びデータマスク回路の回路構成例を示す。
【0136】
ここでは第1の系の第2のデータマスク制御回路541と、第2のデータマスク回路522の構成例を示すが、第1の系の他のデータマスク制御回路、他のデータマスク回路、又は第2の系の場合でも同様の構成で実現することができる。
【0137】
第2のデータマスク制御回路542では、シフト信号SHLの論理ベルに応じて、SRブロックBLK2、BLK3のいずれかからシフト出力されたデータイネーブル信号を、シフト信号SHLを反転させた反転シフト信号XSHLに応じて位相を反転させて、フリップフロップFF2のC端子に入力させる。フリップフロップFF2のD端子は電源電位Vddに接続され、R端子は水平同期信号Hsyncが入力される。フリップフロップFF2のQ端子からの出力は、反転シフト信号XSHLに応じて位相を反転させて、第2のデータマスク制御信号DM2として出力される。
【0138】
第2のデータマスク回路522では、第3の階調データDATA3と、第2のデータマスク制御信号DM2との論理積をとり、第2の階調データDATA2として出力させる。
【0139】
このように第2のデータマスク制御回路542は、シフト方向に応じてSRブロックBLK2、BLK3のいずれかからシフト出力されたデータイネーブル信号によりフリップフロップFF2をセットし、当該水平走査期間においてそれ以降、第2のデータマスク回路522により第3の階調データDATA3に対するマスクを非解除状態に設定することができる。
【0140】
図14に、第1の系の回路ブロックの動作タイミングの一例を示す。
【0141】
データイネーブル信号EIOが入力され、画素単位で順次階調データDATAが入力されると、データ入力制御回路50は第4及び第5の回路ブロック604、605に対して、第0の階調データDATA0を出力する。
【0142】
第1〜第4の回路ブロック601〜604に着目すると、例えばデータイネーブル信号EIOは第0のデータイネーブル信号EIO0として第1の回路ブロック601から第4の回路ブロック604の方向にシフトされる。したがって、第2のデータマスク回路521は、第1のデータイネーブル信号EIO1がシフト出力されるまで第1の階調データDATA1のマスクを解除状態にし、第1のデータイネーブル信号EIO1がシフト出力されると第1の階調データDATA1のマスクを非解除状態に設定する(T1)。
【0143】
同様に、第2の回路ブロック602の第2のデータマスク回路522は、第2のデータイネーブル信号EIO2がシフト出力されるまで第2の階調データDATA2のマスクを解除状態にし、第2のデータイネーブル信号EIO2がシフト出力されると第2の階調データDATA2のマスクを非解除状態に設定する(T2)。
【0144】
第3及び第4の回路ブロック603、604でも同様に上述のマスク制御が行われる。このように第1〜第4のデータマスク回路521〜524は、第1〜第4のデータイネーブル信号EIO1〜EIO4がシフト出力されるまで第1〜第4の階調データDATA1〜DATA4のマスクを解除状態にし、第1〜第4のデータイネーブル信号EIO1〜EIO4がシフト出力されると第1〜第4の階調データDATA1〜DATA4のマスクを非解除状態に設定する(T1〜T4)。したがって、階調データの供給に必要なタイミングのみ、バスを駆動すればよいので不要な電力消費を大幅に削減することができる。
【0145】
図15に、第2の系の動作タイミングの一例を示す。
【0146】
データイネーブル信号EIOが入力され、画素単位で順次階調データDATAが入力されると、データ入力制御回路50は第4及び第5の回路ブロック604、605に対して、第0の階調データDATA0を出力する。
【0147】
ここでは、第2の系の第5〜第8の回路ブロック605〜608が、第4の回路ブロック604からシフト出力された第4のデータイネーブル信号EIO4を、第5の回路ブロック605から第8の回路ブロック604の方向にシフトする場合について説明する。
【0148】
第5のデータマスク回路525は、第4のデータイネーブル信号EIO4がシフト出力されてから第0の階調データDATA0のマスクを解除状態にして第5の階調データDATA5を出力し、少なくとも第8のデータイネーブル信号EIO8が出力されるまで(図15では一水平走査期間が終了するまで)マスクの解除状態を維持する(T5)。
【0149】
同様に、第6の回路ブロック606の第6のデータマスク回路526は、第5のデータイネーブル信号EIO5がシフト出力されてから、第5の階調データDATA5のマスクを解除状態にして第6の階調データDATA6を出力し、少なくとも第8のデータイネーブル信号EIO8が出力されるまで(図15では一水平走査期間が終了するまで)マスクの解除状態を維持する(T6)。
【0150】
第7及び第8の回路ブロック607、608でも同様に上述のマスク制御が行われる。このように第5〜第8のデータマスク回路525〜528は、第4〜第7のデータイネーブル信号EIO4〜EIO7がシフト出力されてから、第0の階調データDATA0、第5〜第7の階調データDATA5〜DATA7のマスクを解除状態にして第5〜第8の階調データDATA5〜DATA8を出力し、少なくとも第8のデータイネーブル信号EIO8が出力されるまで(図15では一水平走査期間が終了するまで)マスクの解除状態を維持する(T5〜T8)。したがって、階調データの供給に必要なタイミングのみ、バスを駆動すればよいので不要な電力消費を大幅に削減することができる。
【0151】
またデータ入力制御回路50により、一水平走査期間(1H)の全期間にわたって階調データを駆動する必要がなくなる。すなわち、第8のデータイネーブル信号EIO8がシフト出力されてから次の水平走査期間が開始されるまでの間、階調データを駆動する必要がなくなり、その分の電力消費を削減することができる。
【0152】
2.2 第2の実施形態
第1の実施形態では各SRブロックに供給される階調データについてマスク制御を行っていたが、これに限定されるものではない。第2の実施形態では各SRブロックに供給される階調データ及びクロックについてマスク制御を行うことができる。
【0153】
図16に、第2の実施形態における表示駆動回路のシフトレジスタ部の構成の概要を示す。
【0154】
ただし、図6に示す第1の実施形態における表示駆動回路のシフトレジスタ部と同一の部分には同一符号を付し、適宜説明を省略する。この第2の実施形態における表示駆動回路は、図3に示す信号ドライバに適用することができる。この場合、図16のシフトレジスタ部は図3のシフトレジスタ部40に相当する。
【0155】
図16では、まず第1〜第8のデータマスク回路521〜528のそれぞれに対応して、第1〜第8のクロックマスク回路1181〜1188が設けられている。また、第1〜第8のデータマスク回路521〜528のそれぞれに対応して、第1〜第8のマスク制御回路1201〜1208が設けられている。
【0156】
第1〜第8のマスク制御回路1201〜1208は、第1の実施形態における第1〜第8のデータマスク制御回路541〜548と同様の機能を有し、かつ第1〜第8のクロックマスク制御信号CM1〜CM8を生成することができるようになっている。第1〜第8のクロックマスク回路1181〜1188は、第1〜第8のクロックマスク制御信号CM1〜CM8に基づいてマスク制御を行った第1〜第8のクロックCLK1〜CLK8を生成する。
【0157】
また図6と同様に、第1〜第8のクロックマスク回路1181〜1188は、クロック入力制御回路124を基準に右側に配置されるか、左側に配置されるかにより、マスク制御方法が異なり、クロックマスク制御信号の生成方法が異なる。したがって、クロックCLKのマスク制御についても、図7及び図8と同様に第1及び第2の系に分けて制御することができる。
【0158】
2.2.1 第1の系
図17に、第2の実施形態における第1の系の回路ブロックの構成の概要を示す。
【0159】
ただし、図7に示す第1の系の回路ブロック60a(1≦a≦M(=4)、aは整数)と同一部分には同一符号を付し適宜説明を省略する。
【0160】
第2の実施形態における第1の系の回路ブロック130aが第1の実施形態における第1の系の回路ブロック60aと異なる点は、第aのクロックマスク制御回路132aと、第aのクロックマスク回路118aとを含む点である。
【0161】
第aのクロックマスク制御回路132aは、SRブロックBLKaからシフト出力されたデータイネーブル信号EIOa(第aのデータイネーブル信号)に基づいて第aのクロックマスク制御信号CMaを生成する。
【0162】
第aのクロックマスク回路118aは、第aのクロックマスク制御信号CMaにより、第(a+1)のクロックCLKa+1に対しマスク制御を行った第aのクロックCLKaを生成する。
【0163】
2.2.2 第2の系
図18に、第2の実施形態における第2の系の回路ブロックの構成の概要を示す。
【0164】
ただし、図8に示す第2の系の回路ブロック60b(M+1(=5)≦b≦M+N(=8)、bは整数)と同一部分には同一符号を付し適宜説明を省略する。
【0165】
第2の実施形態における第2の系の回路ブロック130bが第1の実施形態における第1の系の回路ブロック60bと異なる点は、第bのクロックマスク制御回路132bと、第bのクロックマスク回路118bとを含む点である。
【0166】
第bのクロックマスク制御回路132bは、SRブロックBLKb−1からシフト出力されたデータイネーブル信号EIOb−1(第(b−1)のデータイネーブル信号)に基づいて第bのクロックマスク制御信号CMbを生成する。
【0167】
第bのクロックマスク回路118bは、第bのクロックマスク制御信号CMbにより、第(b−1)のクロックCLKb−1に対しマスク制御を行った第bのクロックCLKbを生成する。
【0168】
2.2.3 タイミング例
図19に、図16に示した表示駆動回路の階調データの取り込みタイミングの一例を示す。
【0169】
ここで、データのマスク制御については図9と同様であるため説明を省略し、クロックのマスク制御についてのみ説明する。
【0170】
SRブロックBLK1〜BLK8には、第0〜第7のデータイネーブル信号EIO0〜EIO7が入力される。各SRブロックでは、入力されたデータイネーブル信号をシフトし、隣接するSRブロックに順次データイネーブル信号を出力していく。各SRブロック内では、シフトされたデータイネーブル信号の立ち下がりエッジで、入力される階調データをラッチする。
【0171】
クロック入力制御回路124には、データイネーブル信号のシフトタイミングを規定するクロックCLKが入力される。クロック入力制御回路124は、階調データの取り込み期間(例えば第0のデータイネーブル信号EIO0が入力されて第8のデータイネーブル信号EIO8が出力されるまでの期間)において、第0のクロックCLK0を第4及び第5のクロックマスク回路1184、1185に対して出力する。
【0172】
第4のクロックマスク回路1184は、マスクが解除状態に設定されており、入力されたクロックがそのまま第3のクロックマスク回路1183に出力される。同様にして、第2及び第1のクロックマスク回路1182、1181を介して出力されたクロックは、第1のクロックCLK1としてSRブロックBLK1に出力される。SRブロックBLK1では、第1のクロックCLK1に同期して第0のデータイネーブル信号EIO0をシフトし、階調データを取り込む。
【0173】
一方、第5のクロックマスク回路1185は、マスクが非解除状態に設定されており、その出力が論理レベル「L」に固定された状態となっている。したがって、第6のクロックマスク回路1186以降にクロック入力制御回路124からのクロックが供給されることはない。
【0174】
続くSRブロックBLK2に対応するクロックについては、第2のクロックマスク回路1182までは上述と同様である。第1のマスク制御回路1201は、SRブロックBLK1からシフト出力された第1のデータイネーブル信号EIO1に基づいて第1のデータマスク制御信号DM1の他に第1のクロックマスク制御信号CM1を生成する。そして、第1のクロックマスク回路1181は、次のデータイネーブル信号のシフトタイミング以降、第1のクロックマスク制御信号CM1を用いてその出力が論理レベル「L」に固定する。
【0175】
同様にして第3及び第4のクロックマスク回路1183、1184は、順次その出力を論理レベル「L」に固定していく。
【0176】
この結果、図19に示すように、第1の系の第1〜第4のクロックCLK1〜CLK4は、次のようになる。
【0177】
第1のクロックCLK1は、SRブロックBLK1に取り込まれるまでの間だけマスクが解除され、その後マスクが非解除状態に設定される。第2のクロックCLK2は、SRブロックBLK1、BLK2に取り込まれるまでの間だけマスクが解除され、その後マスクが非解除状態に設定される。第3のクロックCLK3は、SRブロックBLK1〜BLK3に取り込まれるまでの間だけマスクが解除され、その後マスクが非解除状態に設定される。第4のクロックCLK4は、SRブロックBLK1〜BLK4に取り込まれるまでの間だけマスクが解除され、その後マスクが非解除状態に設定される。
【0178】
SRブロックBLK4から第4のデータイネーブル信号EIO4がシフト出力されると、第5のマスク制御回路1205において生成された第5のクロックマスク制御信号CM5により、第5のクロックマスク回路1185の出力のマスクを解除状態に設定される。したがって、SRブロックBLK5は、マスクが解除されて出力された第5のクロックCLK5に基づいてシフトしたデータイネーブル信号により、第5の階調データDATA5をラッチすることができる。しかし、この時点で第6のクロックマスク回路1186の出力は、マスクが非解除状態のままである。
【0179】
次に、SRブロックBLK5からデータイネーブル信号EIO5がシフト出力されると、第6のマスク制御回路1206において生成された第6のクロックマスク制御信号CM6により、第6のクロックマスク回路1186の出力マスクが解除状態に設定される。このときクロック入力制御回路124からは、解除状態のままに設定された第5のクロックマスク回路1185を介してSRブロックBLK6に対応する第6のクロックCLK6に基づいて第6の階調データDATA6をラッチすることができる。しかし、この時点で第7のクロックマスク回路1187の出力は、マスクが非解除状態のままである。
【0180】
同様にして、SRブロックBLK7、BLK8では、第7及び第8のクロックCLK7、CLK8に基づき、順次第7及び第8の階調データDATA7、DATA8がラッチされる。
【0181】
この結果、図19に示すように、第2の系の第5〜第8のクロックCLK5〜CLK8は、次のようになる。
【0182】
第8のクロックCLK8は、SRブロックBLK8に階調データが取り込まれるまでの間だけマスクが解除され、その後マスクが非解除状態に設定される。第7のクロックCLK7は、SRブロックBLK7、BLK8に階調データが取り込まれるまでの間だけマスクが解除され、その後マスクが非解除状態に設定される。第6のクロックCLK6は、SRブロックBLK6〜BLK8に階調データが取り込まれるまでの間だけマスクが解除され、その後マスクが非解除状態に設定される。第5のクロックCLK5は、SRブロックBLK5〜BLK8に階調データが取り込まれるまでの間だけマスクが解除され、その後マスクが非解除状態に設定される。
【0183】
2.2.4 詳細な回路構成例
図20に、第2実施形態における表示駆動回路のシフトレジスタ部の詳細な構成例の全体ブロック図を示す。
【0184】
ただし、図11に示す第1の実施形態における表示駆動回路のシフトレジスタ部90と同一部分には同一符号を付し、適宜説明を省略する。
【0185】
シフトレジスタ部140は、図3に示したシフトレジスタ部40に相当する。このシフトレジスタ部140は、図17に示した構成の第1の系の第1〜第4の回路ブロック1301〜1304と、図18に示した構成の第2の系の第5〜第8の回路ブロック1305〜1308とを含む。
【0186】
クロック入力制御回路124は、データ端子Dが電源電位に接続されたフリップフロップの反転出力端子XQからの信号により、クロックCLKの入力制御が行われる。
【0187】
図21に、データマスク制御回路、データマスク回路、クロック制御回路及びクロックマスク回路の回路構成例を示す。
【0188】
ここでは第1の系の第2のデータマスク制御回路542、第2のデータマスク回路522、第2のクロックマスク制御回路1322及び第2のクロックマスク回路1182の構成例を示す。第2のマスク制御回路1202は、第2のデータマスク制御回路542と、第2のクロックマスク制御回路1322とを含む。ここで、図13に示した第2のデータマスク制御回路542及び第2のデータマスク回路522については同様であるため説明を省略する。
【0189】
第2のクロックマスク制御回路1322は、第2のデータマスク制御回路542のフリップフロップFF2のQ端子の出力を用いて、第2のクロックマスク制御信号CM2を生成する。そのため第2のクロックマスク制御回路1322は、フリップフロップFF3、FF4を含む。フリップフロップFF3、FF4のD端子に、フリップフロップFF2のQ端子が接続される。フリップフロップFF3のC端子には、第3のクロックCLK3の反転信号が入力される。フリップフロップFF4のC端子には、第2のクロックCLK2が入力される。こうすることで、データマスクのタイミングと、クロックマスクのタイミングとを半周期ずらし、ひげの発生しないクロックマスク制御信号でクロックのマスク制御を行うことができる。この場合、発生したヒゲによりデータイネーブル信号がシフトされてしまう事態を回避する。
【0190】
図22に、図21に示した回路によるクロックマスクの動作タイミングの一例を示す。
【0191】
ここではシフト信号SHLの論理レベルが「H」に固定されている場合について説明する。左方向を第2の方向とすると、シフト信号SHLの論理レベルが「H」(第2のレベル)のとき、データイネーブル信号は左方向にシフトされることを意味する。
【0192】
まず第3のクロックマスク回路1182に第3のクロックCLK3が入力され、クロックマスクが解除状態であるものとする。したがって、第2のクロックマスク回路1182は、入力された第3のクロックCLK3をそのまま第2のクロックCLK2として出力する。
【0193】
SRブロックBLK2から第2のデータイネーブル信号EIO2がシフト出力されると(T20)、第2のデータマスク制御回路542では、フリップフロップFF2のQ端子から論理レベル「H」に設定される(T21)。これにより、第2のデータマスク制御信号DM2は論理ベル「L」になり、それ以降第2の階調データDATA2はマスクされる。
【0194】
第2のクロックマスク制御回路1322では、フリップフロップFF3において、第3のクロックCLK3の立ち下がりに同期してXQ2信号の論理レベルが「L」となる。一方、フリップフロップFF2において、第2のクロックCLK2の立ち上がりに同期して、XQ3信号の論理レベルが「L」となる(T22)。ここで、反転シフト信号XSHLの論理レベルが「L」に固定されているため、第2のクロックマスク制御信号CM2は論理レベル「L」となる(T23)。これにより、第2のクロックCLK2は、第2のクロックマスク制御信号CM2によりマスクが非解除状態に設定され、これ以降第2のクロックCLK2は固定される(T24)。
【0195】
なお第2のクロックCLK2は短いパルス状になるが、既に第2のデータイネーブル信号EIO2をシフト出力しているため回路の誤動作を招くことはない。
【0196】
図23に、第1の系の回路ブロックの動作タイミングの一例を示す。
【0197】
以下では、階調データのマスク制御については図14と同様であるため、クロックのマスク制御についてのみ説明する。
【0198】
例えばデータイネーブル信号EIOは第0のデータイネーブル信号EIO0として第1の回路ブロック1301から第4の回路ブロック1304の方向にシフトされる。したがって、第1のクロックマスク回路1181は、第1のデータイネーブル信号EIO1がシフト出力されるまで第1のクロックCLK1のマスクを解除状態にし、第1のデータイネーブル信号EIO1がシフト出力されると第1のクロックCLK1のマスクを非解除状態に設定する。
【0199】
同様に、第2の回路ブロック1302の第2のクロックマスク回路1182は、第2のデータイネーブル信号EIO2がシフト出力されるまで第2のクロックCLK2のマスクを解除状態にし、第2のデータイネーブル信号EIO2がシフト出力されると第2のクロックCLK2のマスクを非解除状態に設定する。
【0200】
第3及び第4の回路ブロック1303、1304でも同様に上述のマスク制御が行われる。このように第1〜第4のクロックマスク回路1181〜1184は、第1〜第4のデータイネーブル信号EIO1〜EIO4がシフト出力されるまで第1〜第4のクロックCLK1〜CLK4のマスクを解除状態にし、第1〜第4のデータイネーブル信号EIO1〜EIO4がシフト出力されると第1〜第4のクロックCLK1〜CLK4のマスクを非解除状態に設定する。したがって、階調データの供給に必要なタイミングのみ、クロックを駆動すればよいので不要な電力消費を大幅に削減することができる。
【0201】
図24に、第2の系の動作タイミングの一例を示す。
【0202】
ここでは、第5〜第8の回路ブロック1305〜1308が、第4の回路ブロック1304からシフト出力された第4のデータイネーブル信号EIO4を、第5の回路ブロック1305から第8の回路ブロック1304の方向にシフトする場合について説明する。
【0203】
第5のクロックマスク回路1185は、第4のデータイネーブル信号EIO4がシフト出力されてから第0のクロックCLK0のマスクを解除状態にして第5のクロックCLK5を出力し、少なくとも第8のデータイネーブル信号EIO8が出力されるまで(図24では一水平走査期間が終了するまで)マスクの解除状態を維持する。
【0204】
同様に、第6の回路ブロック1306の第6のクロックマスク回路1186は、第5のデータイネーブル信号EIO5がシフト出力されてから、第5のクロックCLk5のマスクを解除状態にして第6のクロックCLK6を出力し、少なくとも第8のデータイネーブル信号EIO8が出力されるまで(図24では一水平走査期間が終了するまで)マスクの解除状態を維持する。
【0205】
第7及び第8の回路ブロック1307、1308でも同様に上述のマスク制御が行われる。このように第5〜第8のクロックマスク回路1185〜1188は、第4〜第7のデータイネーブル信号EIO4〜EIO7がシフト出力されてから、第0のクロックCLK0、第5〜第7のクロックCLK5〜CLK7に対するマスクを解除状態にして第5〜第8のクロックCLK5〜CLK8を出力し、少なくとも第8のデータイネーブル信号EIO8が出力されるまで(図24では一水平走査期間が終了するまで)マスクの解除状態を維持する。したがって、階調データの供給に必要なタイミングのみ、クロックを駆動すればよいので不要な電力消費を大幅に削減することができる。
【0206】
またクロック入力制御回路124により、一水平走査期間(1H)の全期間にわたってクロックを駆動する必要がなくなる。すなわち、第8のデータイネーブル信号EIO8がシフト出力されてから次の水平走査期間が開始されるまでの間、階調データを駆動する必要がなくなり、その分の電力消費を削減することができる。
【0207】
なお、本発明は上述した実施の形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。
【0208】
例えば上述した実施形態では、M、Nを4としたがこれに限定されるものではなく、4以上又は4未満であってもよい。またMとNを同数にしたが、MがNより大きく、又は小さくしてもよい。
【0209】
また例えば表示駆動回路を図25に示すように第1の系の回路ブロックのみで構成した場合であっても不要な電力消費を抑えることができる。また、表示駆動回路を、図26に示すように第2の系の回路ブロックのみで構成した場合であっても同様である。図25においては、図7又は図17に示した回路ブロックを用いて容易に構成することができる。図26においては、図8又は図18に示した回路ブロックを用いて容易の構成することができる。
【0210】
更に図27に示すように、階調データのマスク制御を行うことなく、各SRブロックに供給されるクロックのみのマスク制御を行うようにしてもよい。更にまた図28(A)に示すようにクロックのマスク制御のみを図17に示した回路ブロックを応用した第1の系の回路ブロックのみで構成してもよいし、図28(B)に示すようにクロックのマスク制御のみを図18に示した回路ブロックを応用した第2の系の回路ブロックのみで構成してもよい。
【0211】
また上述の実施形態では、TFT型液晶装置を駆動する場合について説明したが、単純マトリクス型液晶装置や、有機EL素子を含む有機ELパネル、プラズマディスプレイ装置にも適用可能である。
【図面の簡単な説明】
【図1】液晶装置の構成の概要を示すブロック図である。
【図2】同一ガラス基板上に信号ドライバが形成される液晶パネルの概要を示す構成図である。
【図3】信号ドライバの構成の概要を示すブロック図である。
【図4】図4(A)は、信号ドライバの形状を模式的に示す図である。図4(B)は、階調バスの配線の様子を模式的に示す図である。
【図5】信号ドライバに適用される表示駆動回路のシフトレジスタ部の構成の概要を示すブロック図である。
【図6】第1の実施形態における表示駆動回路のシフトレジスタ部の構成の概要を示すブロック図である。
【図7】第1の実施形態における第1の系の回路ブロックの構成の概要を示すブロック図である。
【図8】第1の実施形態における第2の系の回路ブロックの構成の概要を示すブロック図である。
【図9】第1の実施形態における階調データの取り込みタイミングの一例を示すタイミングチャートである。
【図10】図10(A)は、比較例におけるシフトレジスタ部の構成の概要を示すブロック図である。図10(B)は、比較例におけるシフトレジスタ部の動作タイミングの一例を示すタイミングチャートである。
【図11】第1の実施形態における表示駆動回路のシフトレジスタ部の詳細な構成例の全体ブロック図である。
【図12】SRブロックの構成の一例を示す回路図である。
【図13】データマスク制御回路及びデータマスク回路の構成例を示す回路図である。
【図14】第1の実施形態における第1の系の回路ブロックの動作タイミングの一例を示すタイミングチャートである。
【図15】第1の実施形態における第2の系の回路ブロックの動作タイミングの一例を示すタイミングチャートである。
【図16】第2の実施形態における表示駆動回路のシフトレジスタ部の構成の概要を示すブロック図である。
【図17】第2の実施形態における第1の系の回路ブロックの構成の概要を示すブロック図である。
【図18】第2の実施形態における第2の系の回路ブロックの構成の概要を示すブロック図である。
【図19】第2の実施形態における階調データの取り込みタイミングの一例を示すタイミングチャートである。
【図20】第2の実施形態における表示駆動回路のシフトレジスタ部の詳細な構成例の全体ブロック図である。
【図21】データマスク制御回路、データマスク回路、クロックマスク制御回路及びクロックマスク回路の構成例を示す回路図である。
【図22】データマスク制御回路、データマスク回路、クロックマスク制御回路及びクロックマスク回路の動作タイミングの一例を示すタイミングチャートである。
【図23】第2の実施形態における第1の系の回路ブロックの動作タイミングの一例を示すタイミングチャートである。
【図24】第2の実施形態における第2の系の回路ブロックの動作タイミングの一例を示すタイミングチャートである。
【図25】第1の系の回路ブロックのみで構成した表示駆動回路の概要を示す構成図である。
【図26】第2の系の回路ブロックのみで構成した表示駆動回路の概要を示す構成図である。
【図27】各SRブロックに供給されるクロックのみのマスク制御を行う表示駆動回路の構成例を示す構成図である。
【図28】図28(A)は、クロックのマスク制御を第1の系の回路ブロックのみで構成した表示駆動回路の概要を示す構成図である。図28(B)は、クロックのマスク制御を第2の系の回路ブロックのみで構成した表示駆動回路の概要を示す構成図である。
【符号の説明】
10 液晶装置
20 LCDパネル
22jk TFT
24jk 液晶容量
26jk 画素電極
28jk 対向電極
30 信号ドライバ(広義には表示駆動回路)
32 走査ドライバ
34 電源回路
36 LCDコントローラ
40、70、90、140 シフトレジスタ部
42 ラインラッチ回路
44 DAC回路
46 信号電極駆動回路
50 データ入力制御回路
521〜52M+N 第1〜第(M+N)のデータマスク回路
541〜54M+N 第1〜第(M+N)のデータマスク制御回路
601〜60M+N、1301〜130M+N 第1〜第(M+N)の回路ブロック
100 SRブロック
1020〜1023 階調データ保持部
1040〜1043、1060〜1063 ラッチ回路
1080〜1083 セレクタ回路
1100〜1103 階調データラッチ回路
1181〜118M+N 第1〜第(M+N)のクロックマスク回路
124 クロック入力制御回路
1321〜132M+N 第1〜第(M+N)のクロックマスク制御回路
BLK1〜BLKM+N SRブロック
CM1〜CMM+N 第1〜第(M+N)のクロックマスク制御信号
DM1〜DMM+N 第1〜第(M+N)のデータマスク制御信号
EIO0〜EIOM+N 第0〜第(M+N)のデータイネーブル信号
Claims (13)
- 階調データに基づいて表示装置の信号電極を駆動する表示駆動回路であって、
第1〜第(M+N)(M、Nは正の整数)のシフトレジスタブロックに供給される階調データの入力制御を行うデータ入力制御回路と、
前記第1〜第(M+N)のシフトレジスタブロックに供給される階調データに対してマスク制御を行った第1〜第(M+N)の階調データを出力する第1〜第(M+N)のデータマスク回路と、
前記データ入力制御回路を基準に第1の方向側の領域に配置され、前記第1〜第Mの階調データを保持する第1〜第Mのシフトレジスタブロックと、
前記データ入力制御回路を基準に前記第1の方向と反対の第2の方向側の領域に配置され、前記第(M+1)〜第(M+N)の階調データを保持する第(M+1)〜第(M+N)のシフトレジスタブロックと、
前記第1〜第(M+N)のシフトレジスタブロックに保持された階調データに対応した駆動電圧を用いて信号電極を駆動する信号電極駆動回路と、
を含み、
前記第1〜第Mのシフトレジスタブロックは、
第1のシフトレジスタブロックに入力される所与のデータイネーブル信号をシフトして前記第2の方向に隣接するシフトレジスタブロックに出力すると共に、シフトされるデータイネーブル信号に基づいて前記第1〜第Mの階調データを保持し、
前記第(M+1)〜第(M+N)のシフトレジスタブロックは、
第(M+1)のシフトレジスタブロックに入力される前記第Mのシフトレジスタブロックからのデータイネーブル信号をシフトして前記第2の方向に隣接するシフトレジスタブロックに出力すると共に、シフトされるデータイネーブル信号に基づいて前記第(M+1)〜第(M+N)の階調データを保持し、
前記第1〜第Mのデータマスク回路は、
前記第2の方向に沿って第1〜第Mのデータマスク回路の順に接続され、前記第1〜第Mのデータマスク回路の順に前記第1〜第Mの階調データのマスクを非解除状態に設定し、
前記第(M+1)〜第(M+N)のデータマスク回路は、
前記第2の方向に沿って第(M+1)〜第(M+N)のデータマスク回路の順に接続され、前記第(M+1)〜第(M+N)のデータマスク回路の順に前記第(M+1)〜第(M+N)の階調データのマスクを解除状態に設定することを特徴とする表示駆動回路。 - 請求項1において、
前記第1〜第(M+N)の階調データのマスク制御を行うための第1〜第(M+N)のデータマスク制御信号を生成する第1〜第(M+N)のデータマスク制御回路を含み、
第a(1≦a≦M、aは整数)のデータマスク制御回路は、
前記第aのシフトレジスタブロックから出力されたデータイネーブル信号に基づいて前記第aのデータマスク制御信号を生成し、
第b(M+1≦b≦M+N、bは整数)のデータマスク制御回路は、
前記第(b−1)のシフトレジスタブロックから出力されたデータイネーブル信号に基づいて前記第bのデータマスク制御信号を生成することを特徴とする表示駆動回路。 - 請求項2において、
第c(1≦c≦M+N、cは整数)のシフトレジスタブロックは、
所与のシフト信号が第1のレベルのとき、前記データイネーブル信号を前記第1の方向にシフトすると共に、該データイネーブル信号に基づいて第cの階調データを保持し、
前記シフト信号が第2のレベルのとき、前記データイネーブル信号を前記第2の方向にシフトすると共に、該データイネーブル信号に基づいて第cの階調データを保持し、
前記第cのデータマスク制御回路は、
前記シフト信号のレベルに応じて、前記第cのデータマスク制御信号を生成することを特徴とする表示駆動回路。 - 請求項1乃至3のいずれかにおいて、
前記第1〜第(M+N)のシフトレジスタブロックに供給され前記データイネーブル信号のシフトタイミングを規定するクロックの入力制御を行うクロック入力制御回路と、
前記第1〜第(M+N)のシフトレジスタブロックに供給されるクロックに対してマスク制御を行った第1〜第(M+N)のクロックを出力する第1〜第(M+N)のクロックマスク回路と、
を含み、
前記第1〜第Mのシフトレジスタブロックは、
前記クロック入力制御回路を基準に前記第1の方向側の領域に配置され、前記第1〜第Mのクロックに基づいて前記データイネーブル信号をシフトし、
前記第(M+1)〜第(M+N)のシフトレジスタブロックは、
前記クロック入力制御回路を基準に前記第2の方向側の領域に配置され、前記第(M+1)〜第(M+N)のクロックに基づいて前記データイネーブル信号をシフトし、
前記第1〜第Mのクロックマスク回路は、
前記第2の方向に沿って第1〜第Mのクロックマスク回路の順に接続され、前記第1〜第Mのクロックマスク回路の順に前記第1〜第Mのクロックのマスクを非解除状態に設定し、
前記第(M+1)〜第(M+N)のクロックマスク回路は、
前記第2の方向に沿って第(M+1)〜第(M+N)のクロックマスク回路の順に接続され、前記第(M+1)〜第(M+N)のクロックマスク回路の順に前記第(M+1)〜第(M+N)のクロックのマスクを解除状態に設定することを特徴とする表示駆動回路。 - 請求項4において、
前記第1〜第(M+N)のクロックをマスク制御するための第1〜第(M+N)のクロックマスク制御信号を生成する第1〜第(M+N)のクロックマスク制御回路を含み、
第d(1≦d≦M、dは整数)のクロックマスク制御回路は、
前記第dのシフトレジスタブロックから出力されたデータイネーブル信号に基づいて前記第dのクロックマスク制御信号を生成し、
第e(M+1≦e≦M+N、eは整数)のクロックマスク制御回路は、
前記第(e−1)のシフトレジスタブロックから出力されたデータイネーブル信号に基づいて前記第eのクロックマスク制御信号を生成することを特徴とする表示駆動回路。 - 請求項5において、
第f(1≦f≦M+N、fは正の整数)のシフトレジスタブロックは、
所与のシフト信号が第1のレベルのとき、前記データイネーブル信号を前記第1の方向にシフトすると共に、前記第1の方向にシフトされるデータイネーブル信号に基づいて第fの階調データを保持し、
前記シフト信号が第2のレベルのとき、前記データイネーブル信号を前記第2の方向にシフトすると共に、前記第2の方向にシフトされるデータイネーブル信号に基づいて第fの階調データを保持し、
前記第fのクロックマスク制御回路は、
前記シフト信号のレベルに応じて、前記第fのクロックマスク制御信号を生成することを特徴とする表示駆動回路。 - 階調データに基づいて表示装置の信号電極を駆動する表示駆動回路であって、
第1〜第(M+N)(M、Nは正の整数)のシフトレジスタブロックに供給されシフトタイミングを規定するクロックの入力制御を行うクロック入力制御回路と、
第1〜第(M+N)のシフトレジスタブロックへ供給されるクロックに対してマスク制御を行った前記第1〜第(M+N)のクロックを出力する第1〜第(M+N)のクロックマスク回路と、
前記クロック入力制御回路を基準に第1の方向側の領域に配置され、第1〜第Mの階調データを保持する第1〜第Mのシフトレジスタブロックと、
前記クロック入力制御回路を基準に前記第1の方向と反対の第2の方向側の領域に配置され、第(M+1)〜第(M+N)の階調データを保持する第(M+1)〜第(M+N)のシフトレジスタブロックと、
前記第1〜第(M+N)のシフトレジスタブロックに保持された階調データに対応した駆動電圧を用いて信号電極を駆動する信号電極駆動回路と、
を含み、
前記第1〜第Mのシフトレジスタブロックは、
第1のシフトレジスタブロックに入力される所与のデータイネーブル信号を前記第1〜第Mのクロックに基づいてシフトして前記第2の方向に隣接するシフトレジスタブロックに出力すると共に、該データイネーブル信号に基づいて第1〜第Mの階調データを保持し、
前記第(M+1)〜第(M+N)のシフトレジスタブロックは、
第(M+1)のシフトレジスタブロックに入力される前記第Mのシフトレジスタからのデータイネーブル信号を前記第(M+1)〜第(M+N)のクロックに基づいてシフトして前記第2の方向に隣接するシフトレジスタブロックに出力すると共に、該データイネーブル信号に基づいて第(M+1)〜第(M+N)の階調データを保持し、
前記第1〜第Mのクロックマスク回路は、
前記第2の方向に沿って第1〜第Mのクロックマスク回路の順に接続され、前記第1〜第Mのクロックマスク回路の順に前記第1〜第Mのクロックのマスクを非解除状態に設定し、
前記第(M+1)〜第(M+N)のクロックマスク回路は、
前記第2の方向に沿って第(M+1)〜第(M+N)のクロックマスク回路の順に接続され、前記第(M+1)〜第(M+N)のクロックマスク回路の順に前記第(M+1)〜第(M+N)のクロックのマスクを解除状態に設定することを特徴とする表示駆動回路。 - 階調データに基づいて表示装置の信号電極を駆動する表示駆動回路であって、
第1〜第M(Mは正の整数)のシフトレジスタブロックに供給される階調データの入力制御を行うデータ入力制御回路と、
前記第1〜第Mのシフトレジスタブロックへ供給される階調データに対してマスク制御を行った第1〜第Mの階調データを出力する第1〜第Mのデータマスク回路と、
前記データ入力制御回路を基準に第1の方向側の領域に配置され、前記第1〜第Mの階調データを保持する第1〜第Mのシフトレジスタブロックと、
前記第1〜第Mのシフトレジスタブロックに保持された階調データに対応した駆動電圧を用いて信号電極を駆動する信号電極駆動回路と、
を含み、
前記第1〜第Mのシフトレジスタブロックは、
第1のシフトレジスタブロックに入力される所与のデータイネーブル信号をシフトして前記第1の方向と反対の第2の方向に隣接するシフトレジスタブロックに出力すると共に、前記第1〜第Mのデータマスク回路によりマスク制御された第1〜第Mの階調データを該データイネーブル信号に基づいて保持し、
前記第1〜第Mのデータマスク回路は、
前記第2の方向に沿って第1〜第Mのデータマスク回路の順に接続され、前記第1〜第Mのデータマスク回路の順に前記第1〜第Mの階調データのマスクを非解除状態に設定することを特徴とする表示駆動回路。 - 階調データに基づいて表示装置の信号電極を駆動する表示駆動回路であって、
第1〜第N(Nは正の整数)のシフトレジスタブロックに供給される階調データの入力制御を行うデータ入力制御回路と、
前記第1〜第Nのシフトレジスタブロックへ供給される階調データに対してマスク制御を行った第1〜第Nの階調データを出力する第1〜第Nのデータマスク回路と、
前記データ入力制御回路を基準に第2の方向側の領域に配置され、第1〜第Nの階調データを保持する第1〜第Nのシフトレジスタブロックと、
前記第1〜第Nのシフトレジスタブロックに保持された階調データに対応した駆動電圧を用いて信号電極を駆動する信号電極駆動回路と、
を含み、
前記第1〜第Nのシフトレジスタブロックは、
第1のシフトレジスタブロックに入力される所与のデータイネーブル信号をシフトして前記第2の方向に隣接するシフトレジスタブロックに出力すると共に、前記第1〜第Nのデータマスク回路によりマスク制御された第1〜第Nの階調データを該データイネーブル信号に基づいて保持し、
前記第1〜第Nのデータマスク回路は、
前記第2の方向に沿って第1〜第Nのデータマスク回路の順に接続され、前記第1〜第Nのデータマスク回路の順に前記第1〜第Nの階調データのマスクを解除状態に設定することを特徴とする表示駆動回路。 - 階調データに基づいて表示装置の信号電極を駆動する表示駆動回路であって、
第1〜第M(Mは正の整数)のシフトレジスタブロックに供給されシフトタイミングを規定するクロックの入力制御を行うクロック入力制御回路と、
前記第1〜第Mのシフトレジスタブロックへ供給されるクロックに対してマスク制御を行った第1〜第Mのクロックを出力する第1〜第Mのクロックマスク回路と、
前記クロック入力制御回路を基準に第1の方向側の領域に配置され、第1〜第Mの階調データを保持する第1〜第Mのシフトレジスタブロックと、
前記第1〜第Mのシフトレジスタブロックに保持された階調データに対応した駆動電圧を用いて信号電極を駆動する信号電極駆動回路と、
を含み、
前記第1〜第Mのシフトレジスタブロックは、
第1のシフトレジスタブロックに入力される所与のデータイネーブル信号を前記第1〜第Mのクロックに基づいてシフトして該第1の方向と反対の第2の方向に隣接するシフトレジスタブロックに出力すると共に、該データイネーブル信号に基づいて第1〜第Mの階調データを保持し、
前記第1〜第Mのクロックマスク回路は、
前記第2の方向に沿って第1〜第Mのクロックマスク回路の順に接続され、前記第1〜第Mのクロックマスク回路の順に前記第1〜第Mのクロックのマスクを非解除状態に設定することを特徴とする表示駆動回路。 - 階調データに基づいて表示装置の信号電極を駆動する表示駆動回路であって、
第1〜第N(Nは正の整数)のシフトレジスタブロックに供給されシフトタイミングを規定するクロックの入力制御を行うクロック入力制御回路と、
前記第1〜第Nのシフトレジスタブロックへ供給されるクロックに対してマスク制御を行った前記第1〜第Nのクロックを出力する第1〜第Nのクロックマスク回路と、
前記クロック入力制御回路を基準に第2の方向側の領域に配置され、第1〜第Nの階調データを保持する第1〜第Nのシフトレジスタブロックと、
前記第1〜第Nのシフトレジスタブロックに保持された階調データに対応した駆動電圧を用いて信号電極を駆動する信号電極駆動回路と、
を含み、
前記第1〜第Nのシフトレジスタブロックは、
第1のシフトレジスタブロックに入力される所与のデータイネーブル信号を前記第1〜第Nのクロックに基づいてシフトして前記第2の方向に隣接するシフトレジスタブロックに出力すると共に、該データイネーブル信号に基づいて第1〜第Nの階調データを保持し、
前記第1〜第Nのクロックマスク回路は、
前記第2の方向に沿って第1〜第Nのクロックマスク回路の順に接続され、前記第1〜第Nのクロックマスク回路の順に前記第1〜第Nのクロックのマスクを解除状態に設定することを特徴とする表示駆動回路。 - 互いに交差する複数の走査電極及び複数の信号電極により特定される画素と、
前記走査電極を走査駆動する走査電極駆動回路と、
階調データに基づいて、前記信号電極を駆動する請求項1乃至11いずれか記載の表示駆動回路と、
を含むことを特徴とする表示装置。 - 互いに交差する複数の走査電極及び複数の信号電極により特定される画素を含む表示パネルと、
前記走査電極を走査駆動する走査電極駆動回路と、
階調データに基づいて、前記信号電極を駆動する請求項1乃至11いずれか記載の表示駆動回路と、
を含むことを特徴とする表示装置。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002247299A JP4175058B2 (ja) | 2002-08-27 | 2002-08-27 | 表示駆動回路及び表示装置 |
US10/644,795 US7304631B2 (en) | 2002-08-27 | 2003-08-21 | Display driver circuit and display device |
CNB2006100568068A CN100565649C (zh) | 2002-08-27 | 2003-08-27 | 显示驱动电路及显示装置 |
CNB031560326A CN1275216C (zh) | 2002-08-27 | 2003-08-27 | 显示驱动电路及显示装置 |
KR1020030059619A KR100575517B1 (ko) | 2002-08-27 | 2003-08-27 | 표시 구동회로 및 표시 장치 |
US11/898,025 US20080055341A1 (en) | 2002-08-27 | 2007-09-07 | Display driver circuit and display device |
US11/898,026 US20080062114A1 (en) | 2002-08-27 | 2007-09-07 | Display driver circuit and display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002247299A JP4175058B2 (ja) | 2002-08-27 | 2002-08-27 | 表示駆動回路及び表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004085927A true JP2004085927A (ja) | 2004-03-18 |
JP4175058B2 JP4175058B2 (ja) | 2008-11-05 |
Family
ID=32054985
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002247299A Expired - Fee Related JP4175058B2 (ja) | 2002-08-27 | 2002-08-27 | 表示駆動回路及び表示装置 |
Country Status (4)
Country | Link |
---|---|
US (3) | US7304631B2 (ja) |
JP (1) | JP4175058B2 (ja) |
KR (1) | KR100575517B1 (ja) |
CN (2) | CN1275216C (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007086736A (ja) * | 2005-08-24 | 2007-04-05 | Seiko Epson Corp | 電気光学装置、及びこれを備えた電子機器 |
JP2007272127A (ja) * | 2006-03-31 | 2007-10-18 | Nec Electronics Corp | 半導体集積回路装置、シフトレジスタ回路および表示装置の駆動回路 |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100959780B1 (ko) * | 2003-09-08 | 2010-05-27 | 삼성전자주식회사 | 액정 표시 장치와, 이의 구동 장치 및 방법 |
JP2008083448A (ja) * | 2006-09-28 | 2008-04-10 | Sanyo Electric Co Ltd | 表示装置の集積化駆動装置 |
JP4973482B2 (ja) * | 2007-12-20 | 2012-07-11 | セイコーエプソン株式会社 | 集積回路装置、電気光学装置及び電子機器 |
WO2010050543A1 (ja) * | 2008-10-30 | 2010-05-06 | ローム株式会社 | レベルシフタ回路、負荷駆動装置、液晶表示装置 |
US9196218B2 (en) * | 2010-12-27 | 2015-11-24 | Silicon Works Co., Ltd. | Display device having driving control circuit operating as master or slave |
KR101337897B1 (ko) * | 2010-12-27 | 2013-12-06 | 주식회사 실리콘웍스 | 표시장치의 구동 제어회로 |
KR101350737B1 (ko) * | 2012-02-20 | 2014-01-14 | 엘지디스플레이 주식회사 | 타이밍 컨트롤러 및 이를 포함하는 액정 표시 장치 |
CN103295539B (zh) * | 2012-04-24 | 2015-07-22 | 上海天马微电子有限公司 | 液晶显示面板 |
CN109559671A (zh) * | 2018-12-26 | 2019-04-02 | 惠科股份有限公司 | 显示面板及其控制方法、控制装置和显示设备 |
CN109509421A (zh) * | 2018-12-26 | 2019-03-22 | 惠科股份有限公司 | 显示设备及其控制方法、装置 |
KR20220000022A (ko) * | 2020-06-24 | 2022-01-03 | 삼성디스플레이 주식회사 | 스캔 구동 회로 및 그것을 포함하는 표시 장치 |
CN114664230B (zh) * | 2020-12-22 | 2023-11-14 | 西安钛铂锶电子科技有限公司 | 显示驱动芯片和led显示板 |
KR20220141366A (ko) * | 2021-04-12 | 2022-10-20 | 삼성디스플레이 주식회사 | 전자 장치 및 이의 구동 방법 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0654421B2 (ja) * | 1987-12-07 | 1994-07-20 | シャープ株式会社 | マトリクス型液晶表示装置の列電極駆動回路 |
US5192945A (en) * | 1988-11-05 | 1993-03-09 | Sharp Kabushiki Kaisha | Device and method for driving a liquid crystal panel |
JP2892444B2 (ja) * | 1990-06-14 | 1999-05-17 | シャープ株式会社 | 表示装置の列電極駆動回路 |
JP3582082B2 (ja) * | 1992-07-07 | 2004-10-27 | セイコーエプソン株式会社 | マトリクス型表示装置,マトリクス型表示制御装置及びマトリクス型表示駆動装置 |
TW247359B (en) * | 1993-08-30 | 1995-05-11 | Hitachi Seisakusyo Kk | Liquid crystal display and liquid crystal driver |
JPH0850465A (ja) * | 1994-05-30 | 1996-02-20 | Sanyo Electric Co Ltd | シフトレジスタ及び表示装置の駆動回路 |
TW340937B (en) * | 1995-09-28 | 1998-09-21 | Toshiba Co Ltd | Display controller and display control method |
TW373115B (en) * | 1997-02-07 | 1999-11-01 | Hitachi Ltd | Liquid crystal display device |
KR100236333B1 (ko) * | 1997-03-05 | 1999-12-15 | 구본준, 론 위라하디락사 | 액정표시장치의 데이터 구동 장치 및 구동 방법 |
JP3914756B2 (ja) * | 2000-12-19 | 2007-05-16 | 株式会社東芝 | 表示装置 |
WO2002052536A2 (en) * | 2000-12-22 | 2002-07-04 | Koninklijke Philips Electronics N.V. | Display device with freely programmable multiplex rate |
JP2002297112A (ja) * | 2001-03-30 | 2002-10-11 | Minolta Co Ltd | 液晶表示素子の駆動装置 |
-
2002
- 2002-08-27 JP JP2002247299A patent/JP4175058B2/ja not_active Expired - Fee Related
-
2003
- 2003-08-21 US US10/644,795 patent/US7304631B2/en not_active Expired - Fee Related
- 2003-08-27 KR KR1020030059619A patent/KR100575517B1/ko not_active IP Right Cessation
- 2003-08-27 CN CNB031560326A patent/CN1275216C/zh not_active Expired - Fee Related
- 2003-08-27 CN CNB2006100568068A patent/CN100565649C/zh not_active Expired - Fee Related
-
2007
- 2007-09-07 US US11/898,025 patent/US20080055341A1/en not_active Abandoned
- 2007-09-07 US US11/898,026 patent/US20080062114A1/en not_active Abandoned
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007086736A (ja) * | 2005-08-24 | 2007-04-05 | Seiko Epson Corp | 電気光学装置、及びこれを備えた電子機器 |
JP2007272127A (ja) * | 2006-03-31 | 2007-10-18 | Nec Electronics Corp | 半導体集積回路装置、シフトレジスタ回路および表示装置の駆動回路 |
Also Published As
Publication number | Publication date |
---|---|
KR20040019253A (ko) | 2004-03-05 |
CN1489125A (zh) | 2004-04-14 |
US7304631B2 (en) | 2007-12-04 |
CN100565649C (zh) | 2009-12-02 |
US20080062114A1 (en) | 2008-03-13 |
CN1275216C (zh) | 2006-09-13 |
US20080055341A1 (en) | 2008-03-06 |
CN1835062A (zh) | 2006-09-20 |
US20040070589A1 (en) | 2004-04-15 |
JP4175058B2 (ja) | 2008-11-05 |
KR100575517B1 (ko) | 2006-05-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4055572B2 (ja) | 表示システム及び表示コントローラ | |
KR100859467B1 (ko) | 액정표시장치 및 그 구동방법 | |
US20080055341A1 (en) | Display driver circuit and display device | |
US7573454B2 (en) | Display driver and electro-optical device | |
KR100862602B1 (ko) | 화상표시장치 | |
KR100365500B1 (ko) | 도트 인버젼 방식의 액정 패널 구동 방법 및 그 장치 | |
JP2004334105A (ja) | データドライバ及び電気光学装置 | |
JP3821110B2 (ja) | データドライバ及び電気光学装置 | |
JP2008512717A (ja) | マトリクス型lcdパネルを駆動するための装置及びそれに基づく液晶ディスプレイ | |
JP3637898B2 (ja) | 表示駆動回路及びこれを備えた表示パネル | |
JP2006171034A (ja) | 表示装置および携帯端末 | |
JP2004272097A (ja) | 表示ドライバ及び電気光学装置 | |
US20070159439A1 (en) | Liquid crystal display | |
KR101061631B1 (ko) | 액정표시장치의 구동장치 및 방법 | |
JP2004177595A (ja) | 表示ドライバ、電気光学装置及び表示ドライバの制御方法 | |
JP3726910B2 (ja) | 表示ドライバ及び電気光学装置 | |
JP2008225494A (ja) | 表示ドライバ及び電気光学装置 | |
US20190340994A1 (en) | Source driver and a display driver integrated circuit | |
JP2002328659A (ja) | 表示装置 | |
JP3669514B2 (ja) | 液晶表示装置の駆動回路 | |
JP2001356737A (ja) | 表示装置とその制御方法 | |
US20090046044A1 (en) | Apparatus for driving a display panel | |
KR100880934B1 (ko) | 액정표시장치 및 구동방법 | |
KR100973822B1 (ko) | 액정 표시 장치의 구동 장치 | |
JPH03221989A (ja) | マトリクス型ディスプレイ装置及びその駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050318 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080729 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080811 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110829 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120829 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130829 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |