KR100580391B1 - Polycrystalline silicon thin film transistor and thin film transistor substrate for liquid crystal display including the same and manufacturing method thereof - Google Patents
Polycrystalline silicon thin film transistor and thin film transistor substrate for liquid crystal display including the same and manufacturing method thereof Download PDFInfo
- Publication number
- KR100580391B1 KR100580391B1 KR1019980036231A KR19980036231A KR100580391B1 KR 100580391 B1 KR100580391 B1 KR 100580391B1 KR 1019980036231 A KR1019980036231 A KR 1019980036231A KR 19980036231 A KR19980036231 A KR 19980036231A KR 100580391 B1 KR100580391 B1 KR 100580391B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- semiconductor layer
- electrode
- substrate
- line
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 43
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 37
- 239000010409 thin film Substances 0.000 title claims description 38
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 26
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 238000000034 method Methods 0.000 claims abstract description 47
- 239000004065 semiconductor Substances 0.000 claims abstract description 47
- 238000000059 patterning Methods 0.000 claims abstract description 13
- 239000012535 impurity Substances 0.000 claims abstract description 8
- 229910052751 metal Inorganic materials 0.000 claims abstract description 7
- 239000002184 metal Substances 0.000 claims abstract description 7
- 239000010408 film Substances 0.000 claims description 25
- 229920002120 photoresistant polymer Polymers 0.000 claims description 11
- 238000002161 passivation Methods 0.000 claims description 10
- 238000005468 ion implantation Methods 0.000 claims description 4
- 239000004020 conductor Substances 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims 1
- 238000009413 insulation Methods 0.000 claims 1
- 238000000206 photolithography Methods 0.000 abstract description 15
- 238000003860 storage Methods 0.000 abstract description 11
- 229910021417 amorphous silicon Inorganic materials 0.000 abstract description 7
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 4
- 229920005591 polysilicon Polymers 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/13625—Patterning using multi-mask exposure
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Optics & Photonics (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
투명한 절연 기판에 마스크를 이용한 패터닝 공정을 통하여 세로 방향의 데이터선 및 소스 및 드레인 전극을 형성한다. 이어, 투명한 도전막을 적층한 후 마스크를 이용한 패터닝 공정을 통하여 드레인 전극과 직접 연결되는 화소 전극을 형성한다. 이때, 화소 전극과 드레인 전극은 직접 연결되도록 형성하여 이들을 연결하기 위하여 접촉 구멍을 형성하는 공정은 필요없다. 다음, 비정질 규소를 적층하고 비정질 규소를 다결정화한 다음, 마스크를 이용한 패터닝 공정을 통하여 다결정 규소의 반도체층을 형성한 다음, 산화 규소 또는 질화 규소를 적층하여 게이트 절연막을 형성한다. 이때에도 반도체층은 소스 및 드레인 전극과 직접 연결되어 이들을 연결하기 위한 접촉 구멍을 형성하는 공정은 필요없다. 이어, 게이트 절연막 위에 게이트 배선용 금속막을 증착하고 마스크를 이용한 사진 공정으로 패터닝하여 게이트선, 게이트 전극을 포함하는 게이트 배선 및 유지 전극선을 형성한다. 이때, 게이트 전극은 반도체층 상부에 형성되며, 유지 전극선은 그 일부가 화소 전극과 중첩된다. 다음, 게이트 배선을 마스크로 반도체층에 N형 불순물을 이온을 주입하여 고농도로 도핑된 소스 및 드레인 영역 및 채널 영역을 형성한다.The data line and the source and drain electrodes in the vertical direction are formed through a patterning process using a mask on a transparent insulating substrate. Subsequently, a transparent conductive film is stacked and a pixel electrode directly connected to the drain electrode is formed through a patterning process using a mask. In this case, the pixel electrode and the drain electrode are formed to be directly connected to each other, so that a process of forming contact holes for connecting them is not necessary. Next, amorphous silicon is laminated, amorphous silicon is polycrystalline, and then a semiconductor layer of polycrystalline silicon is formed through a patterning process using a mask, and then silicon oxide or silicon nitride is laminated to form a gate insulating film. In this case, the semiconductor layer does not need to be directly connected to the source and drain electrodes to form contact holes for connecting them. Subsequently, a gate wiring metal film is deposited on the gate insulating film and patterned by a photolithography process using a mask to form a gate line including the gate line and the gate electrode and the storage electrode line. In this case, the gate electrode is formed on the semiconductor layer, and a part of the storage electrode line overlaps the pixel electrode. Next, N-type impurities are implanted into the semiconductor layer using the gate wiring as a mask to form highly doped source and drain regions and channel regions.
Description
본 발명은 박막 트랜지스터 및 이를 포함하는 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법에 관한 것으로서, 특히 다결정 규소를 반도체층으로 사용하는 다결정 규소 박막 트랜지스터 및 이를 포함하는 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film transistor, a thin film transistor substrate for a liquid crystal display including the same, and a method for manufacturing the same. In particular, a polycrystalline silicon thin film transistor using polycrystalline silicon as a semiconductor layer, and a thin film transistor substrate for a liquid crystal display including the same It relates to a manufacturing method.
액정 표시 장치는 화상 신호를 전달하는 데이터선, 게이트를 열어주는 주사 신호를 전달하는 게이트선, 스위칭(switching) 소자인 박막 트랜지스터, 화상 신호 전압이 인가되는 액정 축전기, 그리고 유지 축전기를 포함한다.The liquid crystal display includes a data line for transmitting an image signal, a gate line for transmitting a scan signal for opening a gate, a thin film transistor as a switching element, a liquid crystal capacitor to which an image signal voltage is applied, and a storage capacitor.
박막 트랜지스터의 게이트에 열림 전압이 인가되면 박막 트랜지스터가 턴온(turn-on)되면서 액정 축전기에 전하가 충전되고, 이 충전된 전하는 게이트에 닫힘 전압이 인가되어 박막 트랜지스터가 닫힌 이후에도 유지 축전기에 의해 다시 박막 트랜지스터가 열리는 다음 주기(frame)까지 전하가 유지된다.When the open voltage is applied to the gate of the thin film transistor, the thin film transistor is turned on and the charge is charged to the liquid crystal capacitor. The charged charge is applied to the gate and the closing voltage is applied again by the holding capacitor even after the thin film transistor is closed. The charge remains until the next frame in which the transistor is opened.
박막 트랜지스터의 반도체층으로는 비정질 또는 다결정 규소가 주로 이용되는데, 다결정 규소를 이용하는 경우, 비정질 실리콘을 이용하는 경우보다 전계 효과 이동도가 커서 보다 좋은 표시 화질을 확보할 수가 있으며, 기판 내에 구동 회로를 화소 부분 형성과 동시에 집적할 수 있어서 칩(chip) 가격을 줄일 수 있다.Amorphous or polycrystalline silicon is mainly used as a semiconductor layer of the thin film transistor. When polycrystalline silicon is used, the field effect mobility is greater than that of amorphous silicon, so that a better display image quality can be obtained. Integration at the same time as part formation reduces chip prices.
그러나, 다결정 규소 박막 트랜지스터를 가지는 액정 표시 장치용 기판의 제조 방법은 구동 회로 부분에 N 형 박막 트랜지스터와 P 형 박막 트랜지스터를 같이 제작해야 하므로, 포토레지스트를 이용한 패터닝 공정이 추가되어 마스크의 수가 증가하여 전체 공정 비용은 증가하게 된다. 다결정 규소층 상부에 접촉구를 형성하는 식각 과정에서 다결정 규소층이 제거되어 신뢰성이 떨어지는 것을 막기 위해 다결정 규소층 하부에 버퍼(buffer)층을 질화규소층이나 금속층으로 형성하는 별도의 공정을 실시한다. 또한, 박막 트랜지스터의 다결정 규소층이나 게이트 배선을 형성할 때, 유지 축전기의 유지 전극이 될 부분을 별도의 금속 패턴으로 형성하거나 규소층에 이온 도핑을 실시해야 하기 때문에 마스크의 수가 증가한다.However, in the method of manufacturing a substrate for a liquid crystal display device having a polysilicon thin film transistor, an N-type thin film transistor and a P-type thin film transistor must be manufactured together in the driving circuit portion. Thus, a patterning process using a photoresist is added to increase the number of masks. The overall process cost will increase. In the etching process of forming a contact hole on the polycrystalline silicon layer, a separate process of forming a buffer layer as a silicon nitride layer or a metal layer is performed under the polycrystalline silicon layer in order to prevent the polycrystalline silicon layer from being removed. In addition, when forming the polycrystalline silicon layer or the gate wiring of the thin film transistor, the number of masks increases because the portion to be the sustain electrode of the storage capacitor must be formed in a separate metal pattern or the ion doping is performed on the silicon layer.
본 발명의 과제는 다결정 규소 박막 트랜지스터 및 이를 포함하는 액정 표시 장치용 다결정 규소 박막 트랜지스터 기판의 제조 공정을 단순화하여 공정 비용을 최소화하는 것이다.An object of the present invention is to simplify the manufacturing process of a polycrystalline silicon thin film transistor and a polycrystalline silicon thin film transistor substrate for a liquid crystal display including the same, thereby minimizing the process cost.
이러한 과제를 해결하기 위한 본 발명에 따른 다결정 규소 박막 트랜지스터 및 그 제조 방법에서는 소스 및 드레인 전극을 반도체층과 직접 접하도록 형성한다.In the polycrystalline silicon thin film transistor and a method of manufacturing the same according to the present invention for solving the above problems, the source and drain electrodes are formed in direct contact with the semiconductor layer.
더욱 상세하게, 기판 위에 서로 분리되어 있는 소스 및 드레인 전극을 형성하고 일부가 소스 및 드레인 전극을 덮도록 다결정 규소로 이루어진 반도체층을 형성한다. 이어, 반도체층 및 소스 및 드레인 전극을 덮는 게이트 절연막을 형성하고 반도체층의 게이트 절연막 상부에 게이트 전극을 형성한다.More specifically, a semiconductor layer made of polycrystalline silicon is formed so as to form source and drain electrodes separated from each other on a substrate and partially cover the source and drain electrodes. Next, a gate insulating film covering the semiconductor layer and the source and drain electrodes is formed, and a gate electrode is formed on the gate insulating film of the semiconductor layer.
여기서, 다결정 규소의 반도체층은 비정질 규소를 이용하여 형성할 수 있다.Here, the semiconductor layer of polycrystalline silicon can be formed using amorphous silicon.
이러한 본 발명에 따른 다결정 박막 트랜지스터의 제조 방법에서는 반도체층과 소스 및 드레인 전극이 직접 연결되어 있기 때문에 이들을 연결하기 위한 접촉 구멍을 형성하는 공정이 필요없다.In the method of manufacturing a polycrystalline thin film transistor according to the present invention, since the semiconductor layer and the source and drain electrodes are directly connected, a process of forming contact holes for connecting them is unnecessary.
또한, 이러한 다결정 규소 박막 트랜지스터를 포함하는 액정 표시 장치용 기판의 제조 방법에서는 드레인 전극과 직접 연결되도록 화소 전극을 형성하고 게이트 배선은 마스크를 이용한 두 번의 패터닝 공정으로 형성한다. 이때, 각각의 패터닝 공정 이후에 게이트 배선을 마스크로 하여 구동 회로 부분에 N형 또는 P형 박막 트랜지스터에 도전 영역을 형성한다.In addition, in the method for manufacturing a liquid crystal display substrate including the polysilicon thin film transistor, the pixel electrode is formed to be directly connected to the drain electrode, and the gate wiring is formed by two patterning processes using a mask. At this time, after each patterning process, the conductive region is formed in the N-type or P-type thin film transistor in the driving circuit portion using the gate wiring as a mask.
더욱 상세하게, 본 발명에 따른 액정 표시 장치용 다결정 규소 박막 트랜지스터 기판 및 그 제조 방법에서는, 투명한 절연 기판에 제1 마스크를 이용한 사진 공정을 통하여 데이터선, 데이터선의 분지인 소스 전극 및 소스 전극과 분리되어 있는 드레인 전극으로 이루어진 데이터 배선을 형성한다. 이어, 제2 마스크를 이용한 사진 공정을 통하여 화소 영역에 투명한 도전 물질로 이루어져 있으며, 드레인 전극과 연결되어 있는 화소 전극을 형성한다. 다음, 소스 및 드레인 전극과 직접 접하며 제3 마스크를 이용한 사진 공정을 통하여 다결정 규소의 반도체층을 형성하고 데이터 배선, 화소 전극 및 반도체층을 덮는 게이트 절연막을 형성한다. 이어, 게이트 절연막의 상부에 데이터선과 교차하여 화소 영역을 정의하는 게이트선 및 게이트선의 분지인 게이트 전극을 포함하는 게이트 배선을 제4 마스크를 이용한 사진 공정으로 형성한다. 이어 게이트 배선을 마스크로 하여 반도체층에 N형 또는 P형 중 하나의 불순물을 이온 주입하여 반도체층에 소스 및 드레인 영역을 형성한다. 마지막으로 기판의 상부에 산화 규소 또는 질화 규소를 적층하여 반도체층을 형성한다.More specifically, in the polycrystalline silicon thin film transistor substrate for a liquid crystal display device according to the present invention and a method of manufacturing the same, separation from the data line, the source electrode and the source electrode which is a branch of the data line through a photo process using a first mask on a transparent insulating substrate A data line formed of the drain electrode is formed. Subsequently, a pixel electrode made of a transparent conductive material in the pixel region and connected to the drain electrode is formed through the photolithography process using the second mask. Next, a semiconductor layer of polycrystalline silicon is formed through a photolithography process using a third mask directly in contact with the source and drain electrodes, and a gate insulating film covering the data line, the pixel electrode, and the semiconductor layer is formed. Subsequently, a gate line including a gate line defining a pixel region crossing the data line and a gate electrode which is a branch of the gate line is formed on the gate insulating layer by a photolithography process using a fourth mask. Next, an N-type or P-type impurity is ion-implanted into the semiconductor layer using the gate wiring as a mask to form source and drain regions in the semiconductor layer. Finally, silicon oxide or silicon nitride is laminated on the substrate to form a semiconductor layer.
여기서, 게이트선과 데이터선을 연결시키기 위해서는 게이트 절연막을 형성하는 단계이후 데이터선 상부의 게이트 절연막에 제5 마스크를 이용한 제1 접촉 구멍을 형성하는 공정을 추가할 수 있다.Here, in order to connect the gate line and the data line, after forming the gate insulating film, a process of forming a first contact hole using a fifth mask in the gate insulating film on the data line may be added.
또한, 게이트선 및 데이터선에 각각 연결되어 게이트 패드 및 데이터 패드를 더 포함하며, 제6 마스크를 이용한 사진 공정을 통하여 보호막 또는 게이트 절연막을 식각하여 게이트 패드 및 데이터 패드를 노출시키는 제2 접촉 구멍을 형성하는 공정을 추가할 수 있다.The second contact hole may further include a gate pad and a data pad connected to the gate line and the data line, respectively, and expose the gate pad and the data pad by etching the passivation layer or the gate insulating layer through a photolithography process using a sixth mask. Forming process can be added.
또한, 기판의 상부에 N형 및 P형의 트랜지스터를 형성하는 경우에 제4 마스크를 이용한 사진 공정 전 후에 제7 마스크를 이용한 사진 공정을 추가하고 게이트 배선을 두 번의 사진 공정을 통하여 형성할 수 있다. 이때, 제4 마스크를 이용한 사진 공정을 통하여 형성된 게이트 배선을 마스크로 하여 둘 중 하나의 불순물을 이온 주입하여 N형 또는 P형 트랜지스터를 형성하고, 나머지 다른 도전형의 트랜지스터는 제7 마스크를 이용한 사진 공정을 통하여 형성된 포토레지스트를 이용하여 게이트 배선의 일부를 패터닝하고 포토레지스트를 마스크로 하여 이온 주입을 실시한다.In addition, in the case of forming the N-type and P-type transistors on the substrate, the photolithography process using the seventh mask may be added before and after the photolithography process using the fourth mask, and the gate wiring may be formed through two photolithography processes. . In this case, an N-type or P-type transistor is formed by ion-implanting one of two impurities using a gate wiring formed through a photolithography process using a fourth mask as a mask, and the other conductive transistor is a photo using a seventh mask. A portion of the gate wiring is patterned using the photoresist formed through the process, and ion implantation is performed using the photoresist as a mask.
따라서, 본 발명에 따른 액정 표시 장치용 다결정 규소 박막 트랜지스터 기판의 제조 방법에서는 화소 전극과 소스 및 드레인 전극이 직접 연결되어 있어 이들을 연결하기 위한 접촉 구멍을 형성하는 공정을 생략할 수 있다. 또한, 게이트 배선 및 포토레지스트를 이온 주입용 마스크로 이용하여 N형 또는 P형 트랜지스터의 도전 영역을 형성함으로써 제조 마스크의 수를 줄일 수 있다.Therefore, in the method of manufacturing a polycrystalline silicon thin film transistor substrate for a liquid crystal display according to the present invention, the pixel electrode, the source, and the drain electrode are directly connected, and thus the process of forming contact holes for connecting them can be omitted. In addition, the number of manufacturing masks can be reduced by forming the conductive region of the N-type or P-type transistor using the gate wiring and the photoresist as the ion implantation mask.
그러면, 첨부한 도면을 참고로 하여 본 발명의 실시예에 따른 액정 표시 장치의 제조 방법에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세하게 설명한다.Next, a method of manufacturing a liquid crystal display according to an exemplary embodiment of the present invention will be described in detail with reference to the accompanying drawings so that a person skilled in the art may easily implement the present invention.
먼저, 도 1 및 도 2를 참고로 하여 본 발명의 한 실시예에 따른 다결정 규소 액정 표시 장치의 구조에 대하여 설명한다.First, a structure of a polysilicon liquid crystal display according to an exemplary embodiment of the present invention will be described with reference to FIGS. 1 and 2.
도 1은 본 발명에 따른 액정 표시 장치에 대한 배치도이고, 도 2는 도 1의 II-II' 선에 대한 단면도이다. 여기서, 도 1 및 도 2는 본 발명에 따른 액정 표시 장치용 다결정 규소 박막 트랜지스터 기판의 구조는 단위 화소만을 도시한 도면이다.1 is a layout view of a liquid crystal display according to the present invention, and FIG. 2 is a cross-sectional view taken along the line II-II 'of FIG. 1. 1 and 2 are views illustrating only a unit pixel in the structure of a polysilicon thin film transistor substrate for a liquid crystal display according to the present invention.
도 1 및 도 2에 도시한 바와 같이, 투명한 절연 기판(100) 위에 버퍼용 절연막(200)이 전면적으로 형성되어 있다.1 and 2, a buffer insulating film 200 is formed over the transparent insulating substrate 100.
버퍼용 절연막(200) 위에는 세로 방향의 데이터선(300), 데이터선(300)의 일부인 소스 전극(310) 및 소스 전극(310)과 분리되어 있는 드레인 전극(320)으로 이루어진 데이터 배선이 형성되어 있다. 또한, 버퍼용 절연막(200) 위에는 도핑되지 않은 채널 영역(430) 및 채널 영역(430)의 양쪽에 N형 불순물이 고농도로 도핑되어 있으며 각각 소스 및 드레인 전극(310, 320)을 직접 덮는 소스 및 드레인 영역(420, 410)을 가지며, 다결정 규소로 이루어진 반도체층(400)이 형성되어 있다. 또한, 화소 영역(P)의 버퍼용 절연막(200) 위에는 드레인 전극(320)과 직접 연결되어 있으며, 투명한 도전 물질로 이루어진 화소 전극(800)이 형성되어 있다.On the buffer insulating layer 200, a data line including a vertical data line 300, a source electrode 310 which is a part of the data line 300, and a drain electrode 320 separated from the source electrode 310 is formed. have. In addition, an N-type impurity is heavily doped in both the undoped channel region 430 and the channel region 430 on the buffer insulating layer 200 and directly covers the source and drain electrodes 310 and 320, respectively. A semiconductor layer 400 having drain regions 420 and 410 and made of polycrystalline silicon is formed. In addition, a pixel electrode 800 directly connected to the drain electrode 320 and formed of a transparent conductive material is formed on the buffer insulating layer 200 of the pixel region P.
반도체층(400), 화소 전극(800) 및 반도체층과 화소 전극으로 가리지 않은 데이터 배선(300, 310, 320) 상부에는 게이트 절연막(500)이 형성되어 있다.The gate insulating layer 500 is formed on the semiconductor layer 400, the pixel electrode 800, and the data lines 300, 310, and 320 not covered by the semiconductor layer and the pixel electrode.
게이트 절연막(500) 상부에는 가로 방향의 게이트선(600), 게이트선(600)의 분지이며 채널 영역(430)과 중첩되어 있는 게이트 전극(610)으로 이루어진 게이트 배선이 형성되어 있으며, 유지 전극선(620)이 가로 방향으로 형성되어 있다. 유지 전극선(620)은 화소 전극(800)과 일부 중첩되도록 형성되어 있어서, 이 유지 전극선(620)과 화소 전극(800) 사이에 유지 용량이 형성된다.On the gate insulating layer 500, a gate line including a gate electrode 600 in a horizontal direction and a branch of the gate line 600 and overlapping the channel region 430 is formed, and the storage electrode line ( 620 is formed in the horizontal direction. The storage electrode line 620 is formed to partially overlap the pixel electrode 800, so that a storage capacitor is formed between the storage electrode line 620 and the pixel electrode 800.
게이트 절연막(500) 상부에는 게이트 배선(600, 610)과 유지 전극선(620)을 덮는 보호막(700)이 형성되어 있다.A passivation layer 700 is formed on the gate insulating layer 500 to cover the gate lines 600 and 610 and the storage electrode line 620.
이러한 본 발명에 따른 액정 표시 장치용 다결정 규소 박막 트랜지스터 기판에서, 다결정 규소 박막 트랜지스터는 게이트 전극(610), 소스 전극(310), 드레인 전극(320), 게이트 절연막(500) 및 반도체층(400)으로 이루어진다.In the polycrystalline silicon thin film transistor substrate for a liquid crystal display device according to the present invention, the polycrystalline silicon thin film transistor includes a gate electrode 610, a source electrode 310, a drain electrode 320, a gate insulating film 500, and a semiconductor layer 400. Is done.
여기서는, 단위 화소만을 도시한 도 1 및 도 2는 도시되어 있지 않지만, 실제로 게이트 절연막(500)에는 게이트선(600)과 데이터선(300)을 전기적으로 연결하기 위한 접촉 구멍이 형성되어 있다. 또한, 게이트 절연막(500) 또는 보호막(700)에는 게이트선(600) 및 데이터선(300)과 연결되어 있으며, 주사 신호 및 데이터 신호를 전달하는 경로인 게이트 패드 및 데이터 패드를 노출시키는 접촉 구멍이 형성되어 있다.Although FIG. 1 and FIG. 2 which show only a unit pixel are not shown here, a contact hole for electrically connecting the gate line 600 and the data line 300 is formed in the gate insulating film 500. In addition, the gate insulating layer 500 or the passivation layer 700 is connected to the gate line 600 and the data line 300, and has a contact hole exposing a gate pad and a data pad, which are paths for transmitting a scan signal and a data signal. Formed.
또한, 도면에 도시되어 있지 않지만, 액정 표시 장치용 다결정 규소 박막 트랜지스터 기판에는 구동 집적회로를 직접 형성할 수 있어, N형 및 P형의 트랜지스터가 형성되어 있다.In addition, although not shown in the drawing, a drive integrated circuit can be directly formed on the polycrystalline silicon thin film transistor substrate for a liquid crystal display device, and N-type and P-type transistors are formed.
그러면, 이러한 액정 표시 장치용 다결정 규소 박막 트랜지스터 기판의 제조 방법에 대하여 도 3a 내지 도 3e를 참조하여 설명하기로 한다.Next, a method of manufacturing the polysilicon thin film transistor substrate for a liquid crystal display device will be described with reference to FIGS. 3A to 3E.
도 3a 내지 도 3e는 본 발명의 제1 실시예에 따른 액정 표시 장치의 제조 방법을 공정 순서에 따라 나타낸 단면도이다.3A to 3E are cross-sectional views illustrating a method of manufacturing a liquid crystal display device according to a first embodiment of the present invention according to a process sequence.
도 3a에 도시한 바와 같이, 투명한 절연 기판(100) 위에 산화규소 또는 질화 규소를 적층하여 버퍼용 절연막(200)을 형성한다. 다음, 데이터 배선용 금속막을 증착하고 제1 마스크를 이용한 사진 공정으로 패터닝하여 세로 방향의 데이터선(300) 및 소스 및 드레인 전극(310, 320)을 형성한다.As shown in FIG. 3A, silicon oxide or silicon nitride is laminated on the transparent insulating substrate 100 to form an insulating film for buffer 200. Next, a metal layer for data wiring is deposited and patterned by a photolithography process using a first mask to form vertical data lines 300 and source and drain electrodes 310 and 320.
이어, 도 3b에서 보는 바와 같이, 투명한 도전막인 ITO(indium tin oxide)를 적층한 후 제2 마스크를 이용한 사진 공정으로 패터닝하여 드레인 전극(320)과 직접 연결되는 화소 전극(800)을 형성한다.Subsequently, as shown in FIG. 3B, an indium tin oxide (ITO), which is a transparent conductive layer, is stacked and patterned by a photolithography process using a second mask to form a pixel electrode 800 directly connected to the drain electrode 320. .
이때, 화소 전극(800)과 드레인 전극(320)은 직접 연결되도록 형성함으로써 이들을 연결하기 위한 접촉 구멍을 형성하는 사진 공정이 필요없다.In this case, the pixel electrode 800 and the drain electrode 320 are formed to be directly connected, so that a photo process for forming contact holes for connecting them is unnecessary.
다음, 도 3c에 도시한 바와 같이, 비정질 규소를 적층하고 비정질 규소를 다결정화한 다음, 제3 마스크를 이용한 사진 공정으로 패터닝하여 다결정 규소의 반도체층(400)을 형성한 다음, 산화 규소 또는 질화 규소를 적층하여 게이트 절연막(500)을 형성한다.Next, as shown in FIG. 3C, amorphous silicon is laminated, amorphous silicon is polycrystalline, and then patterned by a photolithography process using a third mask to form a semiconductor layer 400 of polycrystalline silicon, and then silicon oxide or nitride Silicon is stacked to form a gate insulating film 500.
이때에도 반도체층(400)을 소스 및 드레인 전극(310, 320)과 직접 연결되도록 형성함으로써 이들을 연결하는 위한 접촉 구멍을 형성하는 공정을 생략할 수 있다.In this case, the process of forming the contact hole for connecting the semiconductor layer 400 by connecting the source and drain electrodes 310 and 320 may be omitted.
여기서, 도면에는 나타나지 않았지만, 제3 마스크를 이용하여 반도체층(400)을 형성할 때, 기판(100) 위에 직접 형성할 수 있는 구동 집적 회로의 N형 및 P형 트랜지스터의 반도체층도 함께 형성한다.Here, although not shown in the drawing, when the semiconductor layer 400 is formed using the third mask, the semiconductor layers of the N-type and P-type transistors of the driving integrated circuit that can be directly formed on the substrate 100 are also formed. .
또한, 이후에 형성되는 게이트선과 데이터선(300)을 전기적으로 연결하기 위해서는 데이터선(300)의 일부를 노출시키기 위해서는 제4 마스크를 추가하여 게이트 절연막(500)에 접촉 구멍을 형성하는 패터닝 공정을 추가할 수도 있다.Further, in order to electrically connect the gate line and the data line 300 to be formed later, a patterning process of forming a contact hole in the gate insulating film 500 by adding a fourth mask to expose a portion of the data line 300 is performed. You can also add
여기서, 단위 화소만을 고려한다면, 제4 마스크를 이용한 공정은 생략할 수 있다.If only the unit pixel is considered, the process using the fourth mask may be omitted.
이어, 도 3d에 도시한 바와 같이, 게이트 절연막(500) 위에 게이트 배선용 금속막을 증착하고 제5 마스크를 이용한 사진 공정으로 패터닝하여 게이트선(600), 게이트 전극(610)을 포함하는 게이트 배선 및 유지 전극선(620)을 형성한다. 이때, 게이트 전극(610)은 반도체층(400) 상부에 형성되며, 유지 전극선(620)은 그 일부가 화소 전극(800)과 중첩된다.Subsequently, as shown in FIG. 3D, a gate wiring metal film is deposited on the gate insulating film 500, and patterned by a photolithography process using a fifth mask, thereby forming and maintaining the gate wiring including the gate line 600 and the gate electrode 610. The electrode line 620 is formed. In this case, the gate electrode 610 is formed on the semiconductor layer 400, and a part of the storage electrode line 620 overlaps the pixel electrode 800.
다음, 게이트 배선(600, 610)을 마스크로 반도체층(400)에 N형 불순물을 이온을 주입하여 고농도로 도핑된 소스 및 드레인 영역(410, 420) 및 채널 영역(430)을 형성한다.Next, N-type impurities are implanted into the semiconductor layer 400 using the gate lines 600 and 610 as masks to form the heavily doped source and drain regions 410 and 420 and the channel region 430.
여기서, 구동 집적 회로의 P형 및 N형 트랜지스터를 기판(100)에 함께 형성하는 공정을 추가할 수 있다. 이 경우에는 게이트 배선에 P형 트랜지스터가 형성되는 부분을 가릴 수 있도록 패턴을 더 포함시키고, 소스 및 드레인 영역(410, 420)을 형성할 때 구동 집적 회로 중에서 N형 트랜지스터의 반도체층에 N형 고농도 영역만 함께 형성한다. 이때, 게이트 배선은 P형 트랜지스터가 형성되는 부분을 가리는 패턴을 가지고 있기 때문에 P형 트랜지스터의 반도체층은 도핑되지 않은 상태이다. 다음, 기판(100)의 상부에 포토레지스트를 도포하고, 제6 마스크를 이용한 사진 공정으로 패터닝을 실시하여 게이트 배선에서 추가된 P형 트랜지스터용 패턴을 제거한다. 여기서, 남겨진 포토레지스트는 P형 트랜지스터가 형성되는 부분만을 노출시킬 수 있도록 형성한다. 다음, 남겨진 포토레지스트를 이온 주입 마스크로 사용하여 P형 트랜지스터의 반도체층에 P형 고농도 영역을 형성한다.Here, a process of forming the P-type and N-type transistors of the driving integrated circuit together on the substrate 100 may be added. In this case, a pattern is further included to cover a portion where the P-type transistor is formed in the gate wiring, and when the source and drain regions 410 and 420 are formed, the N-type high concentration in the semiconductor layer of the N-type transistor among the driving integrated circuits is formed. Only areas are formed together. At this time, since the gate wiring has a pattern covering a portion where the P-type transistor is formed, the semiconductor layer of the P-type transistor is in an undoped state. Next, a photoresist is applied on the substrate 100 and patterned by a photolithography process using a sixth mask to remove the added P-type transistor pattern from the gate wiring. Here, the remaining photoresist is formed so as to expose only the portion where the P-type transistor is formed. Next, using the remaining photoresist as an ion implantation mask, a P-type high concentration region is formed in the semiconductor layer of the P-type transistor.
여기서, 단위 화소만을 고려한다면, 제6 마스크를 이용한 사진 공정은 생략할 수 있다.If only the unit pixel is considered, the photo process using the sixth mask may be omitted.
다음, 도 3e에 도시한 바와 같이, 게이트선(600) 및 게이트 전극(610) 및 유지 전극선(620)을 덮는 보호막(700)을 게이트 절연막(500) 상부에 형성한다.Next, as shown in FIG. 3E, a passivation layer 700 covering the gate line 600, the gate electrode 610, and the storage electrode line 620 is formed on the gate insulating film 500.
여기서, 도면에는 도시되어 있지 않지만, 게이트선(600) 및 데이터선(300)과 연결되어 있는 게이트 패드 및 데이터 패드를 노출시키는 공정을 추가할 수 있다. 이때에는 제7 마스크를 이용한 사진 공정을 통하여 게이트 패드를 덮는 보호막(700)을 제거하고, 데이터 패드를 덮는 보호막(700) 및 게이트 절연막(500)을 제거한다.Although not shown in the drawing, a process of exposing the gate pad and the data pad connected to the gate line 600 and the data line 300 may be added. In this case, the passivation layer 700 covering the gate pad is removed through the photolithography process using the seventh mask, and the passivation layer 700 and the gate insulating layer 500 covering the data pad are removed.
물론, 여기서도 단위 화소만을 고려한다면, 제7 마스크를 이용한 사진 공정은 생략할 수 있다.Of course, if only the unit pixel is considered, the photographic process using the seventh mask may be omitted.
앞에서 설명한 바와 같이, 본 발명의 실시예에 따른 다결정 규소 박막 트랜지스터 및 이를 포함하는 액정 표시 장치용 다결정 규소 박막 트랜지스터 및 그 제조 방법에서는 제1, 제3 및 제5 마스크의 3매 마스크만을 이용하여 다결정 규소 박막 트랜지스터를 형성할 수 있다. 또한, 제1, 제2, 제3 및 제5 마스크의 4매 마스크만을 이용하여 단위 화소를 형성할 수 있으며, 전체적으로는 제1 내지 제7 마스크의 7매의 마스크를 이용하여 액정 표시 장치용 다결정 규소 박막 트랜지스터 기판을 형성할 수 있다.As described above, the polycrystalline silicon thin film transistor according to the embodiment of the present invention, the polycrystalline silicon thin film transistor for a liquid crystal display including the same, and a method of manufacturing the same, using only three masks of the first, third, and fifth masks Silicon thin film transistors can be formed. In addition, unit pixels may be formed using only four masks of the first, second, third, and fifth masks, and in total, seven crystals of the first to seventh masks may be used to form a polycrystal for a liquid crystal display device. A silicon thin film transistor substrate can be formed.
이상에서와 같이, 본 발명에 따른 액정 표시 장치용 다결정 규소 박막 트랜지스터 기판의 제조 방법에서는 별도의 소스 및 드레인 전극과 반도체층을 연결하거나 화소 전극과 드레인 전극을 연결하기 위한 접촉 구멍을 형성하는 공정이 필요없다. 따라서, 공정 수가 줄어들어 비용을 절감할 수 있다.As described above, in the method of manufacturing a polysilicon thin film transistor substrate for a liquid crystal display according to the present invention, a process of forming a contact hole for connecting a separate source and drain electrode and a semiconductor layer or connecting a pixel electrode and a drain electrode is performed. Not required. Therefore, the number of processes can be reduced and the cost can be saved.
도 1은 본 발명의 실시예에 따른 액정 표시 장치용 다결정 규소 박막 트랜지스터 기판의 배치도이고,1 is a layout view of a polysilicon thin film transistor substrate for a liquid crystal display according to an exemplary embodiment of the present invention.
도 2는 도 1의 II-II 선을 따라 절단한 단면도이고,2 is a cross-sectional view taken along the line II-II of FIG. 1,
도 3a 내지 도 3e는 본 발명의 실시예에 따른 액정 표시 장치용 다결정 규소 박막 트랜지스터 기판의 제조 방법을 그 공정 순서에 따라 도시한 단면도이다.3A to 3E are cross-sectional views illustrating a method of manufacturing a polysilicon thin film transistor substrate for a liquid crystal display according to an exemplary embodiment of the present invention according to a process sequence thereof.
Claims (10)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980036231A KR100580391B1 (en) | 1998-09-03 | 1998-09-03 | Polycrystalline silicon thin film transistor and thin film transistor substrate for liquid crystal display including the same and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980036231A KR100580391B1 (en) | 1998-09-03 | 1998-09-03 | Polycrystalline silicon thin film transistor and thin film transistor substrate for liquid crystal display including the same and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000018585A KR20000018585A (en) | 2000-04-06 |
| KR100580391B1 true KR100580391B1 (en) | 2007-03-02 |
Family
ID=19549434
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980036231A KR100580391B1 (en) | 1998-09-03 | 1998-09-03 | Polycrystalline silicon thin film transistor and thin film transistor substrate for liquid crystal display including the same and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100580391B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1326273B1 (en) | 2001-12-28 | 2012-01-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6173373A (en) * | 1984-09-19 | 1986-04-15 | Asahi Glass Co Ltd | Thin-film transistor |
| JPS63137472A (en) * | 1986-11-28 | 1988-06-09 | Fujitsu Ltd | Forming method of thin-film transistor |
| JPH06194689A (en) * | 1992-11-04 | 1994-07-15 | Seiko Epson Corp | Active matrix substrate and its production |
| JPH08101401A (en) * | 1994-09-30 | 1996-04-16 | Sanyo Electric Co Ltd | Liquid crystal display device |
-
1998
- 1998-09-03 KR KR1019980036231A patent/KR100580391B1/en not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6173373A (en) * | 1984-09-19 | 1986-04-15 | Asahi Glass Co Ltd | Thin-film transistor |
| JPS63137472A (en) * | 1986-11-28 | 1988-06-09 | Fujitsu Ltd | Forming method of thin-film transistor |
| JPH06194689A (en) * | 1992-11-04 | 1994-07-15 | Seiko Epson Corp | Active matrix substrate and its production |
| JPH08101401A (en) * | 1994-09-30 | 1996-04-16 | Sanyo Electric Co Ltd | Liquid crystal display device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000018585A (en) | 2000-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101267499B1 (en) | Method for fabricating thin film transistor plate and thin film transistor plate fabricated by the same | |
| KR100307456B1 (en) | Method for manufacturing Thin Film Transistor | |
| KR100205373B1 (en) | Manufacturing method of liquid crystal display element | |
| US10468533B2 (en) | Semiconductor device and method for manufacturing same | |
| US6767772B2 (en) | Active matrix substrate, electrooptical device, and method of producing active matrix substrate | |
| KR100288772B1 (en) | Liquid Crystal Display and Manufacturing Method Thereof | |
| JP2004518278A (en) | Active matrix substrate manufacturing method | |
| JP4038309B2 (en) | Manufacturing method of semiconductor device and manufacturing method of active matrix substrate | |
| JPH11282012A (en) | Active matrix substrate and liquid crystal display device | |
| US6589826B2 (en) | Thin film transistor and a method of forming the same | |
| KR100307457B1 (en) | Method for manufacturing Thin Film Transistor | |
| JP3702696B2 (en) | Active matrix substrate, electro-optical device, and manufacturing method of active matrix substrate | |
| US20050082530A1 (en) | Thin film transistor | |
| JPH11282011A (en) | Production of active matrix substrate and liquid crystal display device | |
| KR100580391B1 (en) | Polycrystalline silicon thin film transistor and thin film transistor substrate for liquid crystal display including the same and manufacturing method thereof | |
| JP2690067B2 (en) | Active matrix substrate | |
| KR100569736B1 (en) | Liquid Crystal Display and Manufacturing Method Thereof | |
| US10396213B2 (en) | Active device array substrate and manufacturing method thereof | |
| KR100709703B1 (en) | Thin film transistor substrate for liquid crystal display and manufacturing method thereof | |
| JP3391176B2 (en) | Method for manufacturing thin film transistor | |
| KR100362703B1 (en) | A METHOD OF FORMING TFTs | |
| JPH0864830A (en) | Active matrix substrate and method of fabrication thereof | |
| KR100552286B1 (en) | Thin film transistor liquid crystal display device and manufacturing method thereof | |
| KR19980021815A (en) | LCD and its manufacturing method | |
| JP2006259241A (en) | Method for manufacturing electro-optical device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| J201 | Request for trial against refusal decision | ||
| AMND | Amendment | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130430 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20140430 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20150430 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20180502 Year of fee payment: 13 |
|
| EXPY | Expiration of term |